TW202420600A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202420600A
TW202420600A TW112130560A TW112130560A TW202420600A TW 202420600 A TW202420600 A TW 202420600A TW 112130560 A TW112130560 A TW 112130560A TW 112130560 A TW112130560 A TW 112130560A TW 202420600 A TW202420600 A TW 202420600A
Authority
TW
Taiwan
Prior art keywords
source
drain region
horizontal direction
disposed
drain
Prior art date
Application number
TW112130560A
Other languages
English (en)
Inventor
黃東勳
姜明一
崔道永
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202420600A publication Critical patent/TW202420600A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明提供一種半導體裝置，包含：主動圖案，位於基底上，在第一水平方向上延伸；閘極電極，位於主動圖案上，在第二水平方向上延伸；源極/汲極區，位於主動圖案上；上部源極/汲極區，與下部源極/汲極區隔開；下部源極/汲極接點，位於上部源極/汲極區與下部源極/汲極區之間且連接至下部源極/汲極區；上部源極/汲極接點，連接至上部源極/汲極區；層間絕緣層，環繞上部源極/汲極區；穿孔，位於第二水平方向上的相對側壁上，在豎直方向上延伸穿過層間絕緣層，穿孔在第二水平方向上與上部源極/汲極區及上部源極/汲極接點間隔開，穿孔連接至下部源極/汲極接點；以及障壁結構，位於上部源極/汲極區在水平方向上的相對側壁中的各者上。

Description

半導體裝置
[相關申請案的交叉參考]
本申請案主張2022年11月1日在韓國智慧財產局申請的韓國專利申請案第10-2022-0143716號的優先權，所述申請案的內容以全文引用的方式併入本文中。
本揭露是關於一種半導體裝置。更具體言之，本揭露是關於一種包含多橋通道場效電晶體（Multi-Bridge Channel Field Effect Transistor；MBCFET™）的半導體裝置。
用於增加積體電路裝置的整合密度的縮放方案中的一者為採用多閘極電晶體，其中呈鰭或奈米線的形狀的矽主體形成於基底上，且閘極形成於矽主體的表面上。
本發明的目的為提供具有上部通道區堆疊於下部通道區上的結構的半導體裝置，其中障壁結構安置於連接至下部源極/汲極接點及上部源極/汲極區的穿孔之間，藉此防止穿孔與上部源極/汲極區之間出現短路。
根據一些實施例，提供一種半導體裝置，包含：基底；主動圖案，安置於基底上且在第一水平方向上延伸；閘極電極，安置於主動圖案上且在不同於第一水平方向的第二水平方向上延伸；下部源極/汲極區，安置於主動圖案上及閘極電極的至少一側上；上部源極/汲極區，在豎直方向上與下部源極/汲極區間隔開；下部源極/汲極接點，安置於下部源極/汲極區與上部源極/汲極區之間且連接至下部源極/汲極區；上部源極/汲極接點，安置於上部源極/汲極區上且連接至上部源極/汲極區；層間絕緣層，環繞上部源極/汲極區；穿孔，安置於上部源極/汲極區在第二水平方向上的兩個相對側壁中的一者上且在豎直方向上延伸穿過層間絕緣層，穿孔在第二水平方向上與上部源極/汲極區及上部源極/汲極接點中的各者間隔開，穿孔連接至下部源極/汲極接點，以及障壁結構，安置於上部源極/汲極區在第二水平方向上的兩個相對側壁中的各者上，障壁結構與上部源極/汲極區接觸，且障壁結構在第二水平方向上與穿孔間隔開。
根據本揭露的一些實施例，提供一種半導體裝置，包含：基底；主動圖案，安置於基底上且在第一水平方向上延伸；閘極電極，安置於主動圖案上且在不同於第一水平方向的第二水平方向上延伸；下部源極/汲極區，安置於主動圖案上及在閘極電極的至少一側上，上部源極/汲極區，在豎直方向上與下部源極/汲極區間隔開；下部源極/汲極接點，安置於下部源極/汲極區與上部源極/汲極區之間且連接至下部源極/汲極區；穿孔，在第二水平方向上與上部源極/汲極區間隔開且連接至下部源極/汲極接點；以及障壁結構，安置於上部源極/汲極區在第二水平方向上的兩個相對側壁中的各者上，障壁結構與上部源極/汲極區接觸，障壁結構在第二水平方向上與穿孔間隔開，障壁結構在豎直方向上與下部源極/汲極接點交疊，其中障壁結構包含：第一部分，與上部源極/汲極區的第一側壁接觸；以及第二部分，與上部源極/汲極區的第二側壁接觸，所述第二側壁在第二水平方向上與上部源極/汲極區的第一側壁相對，第二部分在第二水平方向上與第一部分間隔開。
根據本揭露的一些實施例，提供一種半導體裝置，包含：基底；主動圖案，安置於基底上且在第一水平方向上延伸；多個下部奈米片，堆疊於主動圖案上以在豎直方向上彼此間隔開；隔離層，安置於多個下部奈米片上；多個上部奈米片，堆疊於隔離層上以在豎直方向上彼此間隔開；閘極電極，安置於主動圖案上且在不同於第一水平方向的第二水平方向上延伸，閘極電極環繞多個下部奈米片中的各者、隔離層以及多個上部奈米片；下部源極/汲極區，安置於主動圖案上及多個下部奈米片中的各者的至少一側上；上部源極/汲極區，安置於下部源極/汲極區上及多個上部奈米片中的各者的至少一側上；下部源極/汲極接點，安置於下部源極/汲極區與上部源極/汲極區之間且連接至下部源極/汲極區；上部源極/汲極接點，安置於上部源極/汲極區上且連接至上部源極/汲極區；層間絕緣層，環繞上部源極/汲極區；穿孔，安置於上部源極/汲極區在第二水平方向上的兩個相對側壁中的一者上且在豎直方向上延伸穿過層間絕緣層，穿孔在第二水平方向上與上部源極/汲極區及上部源極/汲極接點中的各者間隔開，穿孔連接至下部源極/汲極接點，以及障壁結構，安置於上部源極/汲極區在第二水平方向上的兩個相對側壁中的各者上，障壁結構與上部源極/汲極區及上部源極/汲極接點中的各者接觸，障壁結構在第二水平方向上與穿孔間隔開，障壁結構在豎直方向上與下部源極/汲極接點交疊，其中障壁結構包含：第一部分，與上部源極/汲極區的第一側壁接觸；以及第二部分，與上部源極/汲極區的第二側壁接觸，所述第二側壁在第二水平方向上與上部源極/汲極區的第一側壁相對，第二部分在第二水平方向上與第一部分間隔開。
根據本揭露的目的不限於上文所提及的目的。根據本揭露的未提及的其他目的及優勢可基於以下描述而理解，且可基於根據本揭露的實施例而更清楚地理解。此外，將容易理解的是，根據本揭露的目的及優點可使用申請專利範圍中所繪示的方式或其組合來實現。
在根據如下文所描述的一些實施例的半導體裝置的圖式中，描述了其中半導體裝置包含電晶體（多橋通道場效電晶體（MBCFET TM），所述電晶體包含奈米片或鰭式電晶體（FinFET），所述FinFET包含鰭樣圖案形通道區的實例。在一些實施中，半導體裝置可包含穿隧電晶體（tunneling transistor；FET）或三維（three-dimensional；3D）電晶體。在又另一實例中，根據一些實施例的半導體裝置可包含雙極接面電晶體或橫向雙擴散電晶體（lateral double diffusion transistor；LDMOS）。
在下文中，將參考圖1至圖6描述根據本揭露的一些實施例的半導體裝置。
圖1為示出根據一些實施例的半導體裝置的示意性佈局圖。圖2為用以示出如圖1中所示的半導體裝置的下部結構的佈局圖。圖3為用以示出如圖1中所示的半導體裝置的上部結構的佈局圖。圖4為沿著圖1至圖3中的各者的線A-A'截取的橫截面視圖。圖5為沿著圖1至圖3中的各者的線B-B'截取的橫截面視圖。圖6為沿著圖1至圖3中的各者的線C-C'截取的橫截面視圖。參考圖1至圖6，根據一些實施例的半導體裝置包含基底100、第一主動圖案F1及第二主動圖案F2、場絕緣層105、第一多個下部奈米片BNW1、第二多個下部奈米片BNW2以及第三多個下部奈米片BNW3、第一多個上部奈米片UNW1、第二多個上部奈米片UNW2以及第三多個上部奈米片UNW3、第一隔離層111、第二隔離層112以及第三隔離層113、第一閘極電極G1及第二閘極電極G2、閘極間隔件121、閘極絕緣層122、封蓋圖案123、第一下部源極/汲極區BSD1及第二下部源極/汲極區BSD2、第一上部源極/汲極區USD1及第二上部源極/汲極區USD2、第一層間絕緣層130、第二層間絕緣層140、第一下部源極/汲極接點BCA1及第二下部源極/汲極接點BCA2、第一上部源極/汲極接點UCA1及第二上部源極/汲極接點UCA2、第一矽化物層SL1及第二矽化物層SL2、第一穿孔TV1及第二穿孔TV2、閘極接點CB、第一障壁結構150、第二障壁結構160、蝕刻終止層170、第三層間絕緣層180以及第一通孔V1、第二通孔V2以及第三通孔V3。
基底100可實施為矽基底或絕緣層上矽（silicon-on-insulator；SOI）。在一些實施中，作為非限制性實例，基底100可包含矽鍺、絕緣層上矽鍺（silicon germanium on insulator；SGOI）、銻化銦、碲化鉛化合物、砷化銦、磷化銦、砷化鎵或銻化鎵。
在下文中，第一水平方向DR1及第二水平方向DR2中的各者可定義為平行於基底100的頂部表面的方向。第二水平方向DR2可定義為不同於第一水平方向DR1的方向。豎直方向DR3可定義為垂直於第一水平方向DR1及第二水平方向DR2中的各者的方向。
第一主動圖案F1及第二主動圖案F2中的各者可在豎直方向DR3上自基底100突起。第一主動圖案F1及第二主動圖案F2中的各者可在安置於基底100上時在第一水平方向DR1上延伸。第二主動圖案F2可在第二水平方向DR2上與第一主動圖案F1間隔開。第一主動圖案F1及第二主動圖案F2中的各者可為基底100的一部分或可包含自基底100生長的磊晶層。
場絕緣層105可安置於基底100上。場絕緣層105可環繞第一主動圖案F1及第二主動圖案F2中的各者的側壁。舉例而言，作為非限制性實例，第一主動圖案F1及第二主動圖案F2中的各者的頂部表面可在豎直方向DR3上向上突起超出場絕緣層105的頂部表面。在一些其他實施例中，第一主動圖案F1及第二主動圖案F2中的各者的頂部表面可與場絕緣層105的頂部表面共面。
第一多個下部奈米片BNW1可安置於第一主動圖案F1上。第一多個下部奈米片BNW1可在安置於第一主動圖案F1上時包含堆疊於彼此的頂部上且在豎直方向DR3上彼此間隔開的多個奈米片。第一多個下部奈米片BNW1可安置於其中第一主動圖案F1與第一閘極電極G1彼此相交的區中。
第二多個下部奈米片BNW2可安置於第一主動圖案F1上。第二多個下部奈米片BNW2可在安置於第一主動圖案F1上時包含堆疊於彼此的頂部上且在豎直方向DR3上彼此間隔開的多個奈米片。第二多個下部奈米片BNW2可在第一水平方向DR1上與第一多個下部奈米片BNW1間隔開。第二多個下部奈米片BNW2可安置於其中第一主動圖案F1與第二閘極電極G2彼此相交的區中。
第三多個下部奈米片BNW3可安置於第二主動圖案F2上。第三多個下部奈米片BNW3可在安置於第二主動圖案F2上時包含堆疊於彼此的頂部上且在豎直方向DR3上彼此間隔開的多個奈米片。第三多個下部奈米片BNW3可在第二水平方向DR2上與第一多個下部奈米片BNW1間隔開。第三多個下部奈米片BNW3可安置於其中第二主動圖案F2與第一閘極電極G1彼此相交的區中。
儘管未示出，第四多個下部奈米片可安置於第二主動圖案F2上。第四多個下部奈米片可在安置於第二主動圖案F2上時包含堆疊於彼此的頂部上且在豎直方向DR3上彼此間隔開的多個奈米片。第四多個下部奈米片可在第一水平方向DR1上與第三多個下部奈米片BNW3間隔開。第四多個下部奈米片可安置於其中第二主動圖案F2與第二閘極電極G2彼此相交的區中。
在圖4及圖6中，示出了第一多個下部奈米片BNW1、第二多個下部奈米片BNW2、第三多個下部奈米片BNW3中的各者包含堆疊於豎直方向DR3上的兩個奈米片。然而，此描述僅意欲用於方便圖示。在一些實施中，第一多個下部奈米片BNW1、第二多個下部奈米片BNW2以及第三多個下部奈米片BNW3中的各者可包含在豎直方向DR3上堆疊的三個或大於三個奈米片。
第一多個上部奈米片UNW1可安置於第一多個下部奈米片BNW1上。第一多個上部奈米片UNW1可在安置於第一多個下部奈米片BNW1上時包含堆疊於彼此的頂部上且在豎直方向DR3上彼此間隔開的多個奈米片。第一多個上部奈米片UNW1可安置於其中第一主動圖案F1與第一閘極電極G1彼此相交的區中。
第二多個上部奈米片UNW2可安置於第二多個下部奈米片BNW2上。第二多個上部奈米片UNW2可在安置於第二多個下部奈米片BNW2上時包含堆疊於彼此的頂部上且在豎直方向DR3上彼此間隔開的多個奈米片。第二多個上部奈米片UNW2可在第一水平方向DR1上與第一多個上部奈米片UNW1間隔開。第二多個上部奈米片UNW2可安置於其中第一主動圖案F1與第二閘極電極G2彼此相交的區中。
第三多個上部奈米片UNW3可安置於第三多個下部奈米片BNW3上。第三多個上部奈米片UNW3可在安置於第三多個下部奈米片 BNW3上時包含堆疊於彼此的頂部上且在豎直方向DR3上彼此間隔開的多個奈米片。第三多個上部奈米片UNW3可在第二水平方向DR2上與第一多個上部奈米片UNW1間隔開。第三多個上部奈米片UNW3可安置於其中第二主動圖案F2與第一閘極電極G1彼此相交的區中。
儘管未圖示，但第四多個上部奈米片可安置於第四多個下部奈米片上。第四多個上部奈米片可在安置於第四多個下部奈米片上時包含堆疊於彼此的頂部上且在豎直方向DR3上彼此間隔開的多個奈米片。第四多個上部奈米片可在第一水平方向DR1上與第三多個上部奈米片UNW3間隔開。第四多個上部奈米片可安置於其中第二主動圖案F2與第二閘極電極G2彼此相交的區中。
圖4及圖6示出第一多個上部奈米片UNW1、第二多個上部奈米片UNW2以及第三多個上部奈米片UNW3中的各者包含在豎直方向上DR3堆疊的兩個奈米片。然而，此描述僅意欲方便圖示。在一些其他實施例中，第一多個上部奈米片UNW1、第二多個上部奈米片UNW2以及第三多個上部奈米片UNW3中的各者可包含在豎直方向DR3上堆疊的三個或大於三個奈米片。
舉例而言，作為非限制性實例，第一多個下部奈米片BNW1、第二多個下部奈米片BNW2以及第三多個下部奈米片BNW3中的各者以及第一多個上部奈米片UNW1、第二多個上部奈米片UNW2以及第三多個上部奈米片UNW3中的各者可包含矽（Si）。在一些其他實施例中，第一多個下部奈米片BNW1、第二多個下部奈米片BNW2以及第三多個下部奈米片BNW3中的各者以及第一多個上部奈米片UNW1、第二多個上部奈米片UNW2以及第三多個上部奈米片UNW3中的各者可包含矽鍺（SiGe）。
第一隔離層111可安置於第一多個下部奈米片BNW1與第一多個上部奈米片UNW1之間。舉例而言，作為非限制性實例，第一隔離層111可在豎直方向DR3上與第一多個下部奈米片BNW1及第一多個上部奈米片UNW1中的各者間隔開。第二隔離層112可安置於第二多個下部奈米片BNW2與第二多個上部奈米片UNW2之間。舉例而言，作為非限制性實例，第二隔離層112可在豎直方向DR3上與第二多個下部奈米片BNW2及第二多個上部奈米片UNW2中的各者間隔開。
第三隔離層113可安置於第三多個下部奈米片BNW3與第三多個上部奈米片UNW3之間。舉例而言，作為非限制性實例，第三隔離層113可在豎直方向DR3上與第三多個下部奈米片BNW3及第三多個上部奈米片UNW3中的各者間隔開。儘管未示出，但第四隔離層可安置於第四多個下部奈米片與第四多個上部奈米片之間。舉例而言，作為非限制性實例，第四隔離層可在豎直方向DR3上與第四多個下部奈米片及第四多個上部奈米片中的各者間隔開。
第一隔離層111、第二隔離層112以及第三隔離層113中的各者可包含絕緣材料。舉例而言，作為非限制性實例，第一隔離層111、第二隔離層112以及第三隔離層113中的各者可包含例如氮化矽（SiN）、碳氮氧化矽（SiOCN）、碳氮化矽硼（SiBCN）、碳氮化矽（SiCN）、氮氧化矽SiON中的至少一者或其組合。
第一閘極電極G1可在安置於第一主動圖案F1、第二主動圖案F2以及場絕緣層105上時在第二水平方向DR2上延伸。第一閘極電極G1可環繞第一多個下部奈米片BNW1、第三多個下部奈米片BNW3、第一隔離層111、第三隔離層113、第一多個上部奈米片UNW1以及第三多個上部奈米片UNW3中的各者。在一些其他實施例中，第一閘極電極G1可劃分成第一下部閘極電極及第一上部閘極電極。在此情況下，第一下部閘極電極可環繞第一多個下部奈米片BNW1中的一些、第三多個下部奈米片BNW3中的一些、第一隔離層111的部分以及第三隔離層113的一部分。此外，第一上部閘極電極可環繞第一多個上部奈米片UNW1的剩餘部分、第三多個上部奈米片UNW3的剩餘部分、第一隔離層111的剩餘部分以及第三隔離層113的剩餘部分。
第二閘極電極G2可在安置於第一主動圖案F1、第二主動圖案F2以及場絕緣層105上時在第二水平方向DR2上延伸。第二閘極電極G2可在第一水平方向DR1上與第一閘極電極G1間隔開。作為非限制性實例，第二閘極電極G2可環繞第二多個下部奈米片BNW2、第四多個下部奈米片、第二隔離層112、第四隔離層、第二多個上部奈米片UNW2以及第四多個上部奈米片中的各者。
在一些其他實施例中，第二閘極電極G2可劃分成第二下部閘極電極及第二上部閘極電極。在此情況下，第二下部閘極電極可環繞第二多個下部奈米片BNW2中的一些、第四多個下部奈米片中的一些、第二隔離層112的部分以及第四隔離層的部分。此外，第二上部閘極電極可環繞第二多個上部奈米片UNW2的剩餘部分、第四多個上部奈米片的剩餘部分、第二隔離層112的剩餘部分以及第四隔離層的剩餘部分。
作為非限制性實例，第一閘極電極G1及第二閘極電極G2中的各者可包含例如氮化鈦（TiN）、碳化鉭（TaC）、氮化鉭（TaN）、氮化鈦矽（TiSiN）、氮化鉭矽（TaSiN）、氮化鉭鈦（TaTiN）、氮化鈦鋁（TiAlN）、氮化鉭鋁（TaAlN）、氮化鎢（WN）、釕（Ru）、鈦鋁（TiAl）、碳氮化鈦鋁（TiAlC-N）、碳化鈦鋁（TiAlC）、碳化鈦（TiC）、碳氮化鉭（TaCN）、鎢（W）、鋁（Al）、銅（Cu）、鈷（Co）、鈦（Ti）、鉭（Ta）、鎳（Ni）、鉑（Pt）、鎳鉑（Ni-Pt）、鈮（Nb）、氮化鈮（NbN）、碳化鈮（NbC）、鉬（Mo）、氮化鉬（MoN）、碳化鉬（MoC）、碳化鎢（WC）、銠（Rh）、鈀（Pd）、銥（Ir）、鋨（Os）、銀（Ag）、金（Au）、鋅（Zn）、釩（V）中的至少一者以及其組合。
閘極間隔件121可在安置於第一多個上部奈米片UNW1中的最頂部奈米片、第三多個上部奈米片UNW3中的最頂部奈米片以及場絕緣層105上時在第二水平方向DR2上且沿第一閘極電極G1的兩個相對側壁中的各者延伸。此外，閘極間隔件121可在安置於第三多個上部奈米片UNW3中的最頂部奈米片、第四多個上部奈米片中的最頂部奈米片以及場絕緣層105上時在第二水平方向DR2上且沿第二閘極電極G2的兩個相對側壁中的各者延伸。
作為非限制性實例，閘極間隔件121可包含例如氮化矽（SiN）、氮氧化矽（SiON）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）、氮化矽硼（SiBN）、硼氧氮化矽（SiOBN）、碳氧化矽（SiOC）中的至少一者或其組合。
源極/汲極溝槽ST可在界定於第一主動圖案F1及第二主動圖案F2中的各者上時形成於第一閘極電極G1及第二閘極電極G2中的各者的至少一側上。舉例而言，源極/汲極溝槽ST可形成於第一閘極電極G1與第二閘極電極G2之間。源極/汲極溝槽ST可延伸至第一主動圖案F1及第二主動圖案F2中的各者中。
第一下部源極/汲極區BSD1可在安置於第一主動圖案F1上時安置於源極/汲極溝槽ST內部。第一下部源極/汲極區BSD1可在安置於第一主動圖案F1上時安置於第一閘極電極G1及第二閘極電極G2中的各者的至少一側上。舉例而言，第一下部源極/汲極區BSD1可在安置於第一主動圖案F1上時安置於第一閘極電極G1與第二閘極電極G2之間。第一下部源極/汲極區BSD1可與第一多個下部奈米片BNW1及第二多個下部奈米片BNW2中的各者接觸。舉例而言，作為非限制性實例，第一下部源極/汲極區BSD1可接觸第一隔離層111及第二隔離層11中的各者在第一水平方向DR1上的兩個相對側壁中的各者。
第二下部源極/汲極區BSD2可在位於第二主動圖案F2上時安置於源極/汲極溝槽ST內部。第二下部源極/汲極區BSD2可在位於第二主動圖案F2上時安置於第一閘極電極G1及第二閘極電極G2中的各者的至少一側上。舉例而言，第二下部源極/汲極區BSD2可在位於第二主動圖案F2上時安置於第一閘極電極G1與第二閘極電極G2之間。第二下部源極/汲極區BSD2可與第二多個下部奈米片BNW2及第四多個下部奈米片中的各者接觸。儘管未示出，但例如，作為非限制性實例，第二下部源極/汲極區BSD2可接觸第三隔離層113及第四隔離層中的各者在第一水平方向DR1上的兩個相對側壁中的各者。
第一上部源極/汲極區USD1可在位於第一下部源極/汲極區BSD1上時安置於第一閘極電極G1及第二閘極電極G2中的各者的至少一側上。舉例而言，第一上部源極/汲極區USD1可在安置於第一下部源極/汲極區BSD1上時安置於第一閘極電極G1與第二閘極電極G2之間。第一上部源極/汲極區USD1可在豎直方向DR3上與第一下部源極/汲極區BSD1間隔開。第一上部源極/汲極區USD1可接觸第一多個上部奈米片UNW1及第二多個上部奈米片UNW2中的各者。
第二上部源極/汲極區USD2可在位於第二下部源極/汲極區BSD2上時安置於第一閘極電極G1及第二閘極電極G2中的各者的至少一側上。舉例而言，第二上部源極/汲極區USD2可在位於第二下部源極/汲極區BSD2上時安置於第一閘極電極G1與第二閘極電極G2之間。第二上部源極/汲極區USD2可在豎直方向DR3上與第二下部源極/汲極區BSD2間隔開。第二上部源極/汲極區USD2可接觸第三多個上部奈米片UNW3及第四多個上部奈米片中的各者。
閘極絕緣層122可安置於第一閘極電極G1及第二閘極電極G2中的各者與場絕緣層105之間。閘極絕緣層122可安置於第一閘極電極G1及第二閘極電極G2中的各者與第一多個下部奈米片BNW1、第二多個下部奈米片BNW2、第三多個下部奈米片BNW3以及第四多個下部奈米片中的各者之間。閘極絕緣層122可安置於第一閘極電極G1及第二閘極電極G2中的各者與第一隔離層111、第二隔離層112、第三隔離層113以及第四隔離層中的各者之間。閘極絕緣層122可安置於第一閘極電極G1及第二閘極電極G2中的各者與第一下部源極/汲極區BSD1之間。閘極絕緣層122可安置於第一閘極電極G1及第二閘極電極G2中的各者與第二下部源極/汲極區BSD2之間。
此外，閘極絕緣層122可安置於第一閘極電極G1及第二閘極電極G2中的各者與第一多個上部奈米片UNW1、第二多個上部奈米片UNW2、第三多個上部奈米片UNW3以及第四多個上部奈米片中的各者之間。閘極絕緣層122可安置於第一閘極電極G1及第二閘極電極G2中的各者與第一上部源極/汲極區USD1之間。閘極絕緣層122可安置於第一閘極電極G1及第二閘極電極G2中的各者與第二上部源極/汲極區USD2之間。閘極絕緣層122可安置於第一閘極電極G1及第二閘極電極G2中的各者與閘極間隔件121之間。
作為非限制性實例，閘極絕緣層122可接觸第一下部源極/汲極區BSD1、第二下部源極/汲極區BSD2、第一上部源極/汲極區USD1以及第二上部源極/汲極區USD2中的各者。在一些其他實施例中，內部間隔件可安置於第一下部源極/汲極區BSD1及第二下部源極/汲極區BSD2中的各者與閘極絕緣層122之間。此外，在一些另外其他實施例中，內部間隔件可安置於第一上部源極/汲極區USD1及第二上部源極/汲極區USD2中的各者與閘極絕緣層122之間。
閘極絕緣層122可包含氧化矽、氧化矽-鍺、氧化鍺、氮氧化矽、氮化矽或具有比氧化矽的介電常數高的介電常數的高k材料。高介電常數（高k）材料可包含例如以下中的至少一者：氮化硼、氧化鉿、氧化鉿矽、氧化鉿鋁、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭或鈮酸鉛鋅。
根據本一些其他實施例的半導體裝置可包含使用負電容器的負電容（Negative Capacitance；NC）FET。舉例而言，閘極絕緣層122可包含具有鐵電屬性的鐵電材料膜及具有順電屬性的順電材料膜。
鐵電材料膜可具有負電容，且順電材料膜可具有正電容。舉例而言，當兩個或大於兩個電容器彼此串聯連接時，且當電容器中的各者的電容具有正值時，總電容變得小於各個別電容器的電容。另一方面，當彼此串聯連接兩個或大於兩個電容器的電容中的至少一者具有負值時，總電容可具有正值且大於各個別電容的絕對值。
當具有負電容的鐵電材料膜及具有正電容的順電材料膜彼此串聯連接時，可增加彼此串聯連接的鐵電材料膜及順電材料膜的總電容值。使用增加的總電容值，包含鐵電材料膜的電晶體在室溫下可具有低於約60毫伏/十倍程（mV/decade）的亞臨限值擺幅（subthreshold swing；SS）
鐵電材料膜可具有鐵電屬性。鐵電材料膜可包含例如氧化鉿、氧化鉿鋯、氧化鋇鍶鈦、氧化鋇鈦以及氧化鉛鋯鈦中的至少一者。就此而論，在一個實例中，術語『氧化鉻鋯』可指藉由摻雜氧化鉿與鋯（Zr）而獲得的材料。在另一情境中，術語『氧化鉿鋯』可指鉿（Hf）、鋯（Zr）以及氧（O）的化合物。
鐵電材料膜可更含有摻雜的摻雜劑。舉例而言，摻雜劑可包含以下中的至少一者：鋁（Al）、鈦（Ti）、鈮（Nb）、鑭（La）、釔（Y）、鎂（Mg）、矽（Si）、鈣（Ca）、鈰（Ce）、鏑（Dy）、鉺（Er）、釓（Gd）、鍺（Ge）、鈧（Sc）、鍶（Sr）以及錫（Sn）。鐵電材料膜中所含有的摻雜劑類型可視鐵電材料膜中所包含的鐵電材料的類型而變化。
當鐵電材料膜包含氧化鉿時，鐵電材料膜中含有的摻雜劑可包含例如釓（Gd）、矽（Si）、鋯（Zr）、鋁（Al）以及釔（Y）中的至少一者。
當摻雜劑為鋁（Al）時，鐵電材料膜可含有約3原子%至約8原子%（原子%）的鋁。就此而言，摻雜劑的含量可為按鉿及鋁的總和計的鋁的含量。
當摻雜劑為矽（Si）時，鐵電材料膜可含有約2原子%至約10原子%矽。在摻雜劑為釔（Y）時，鐵電材料膜可含有約2原子%至約10原子%釔。當摻雜劑為釓（Gd）時，鐵電材料膜可含有約1原子%至約7原子%釓。在摻雜劑為鋯（Zr）時，鐵電材料膜可含有約50原子%至約80原子%鋯。
順電材料膜可具有順電屬性。順電材料膜可包含例如具有高介電常數的氧化矽及金屬氧化物中的至少一者。作為非限制性實例，順電材料膜中含有的金屬氧化物可包含例如氧化鉿、氧化鋯以及氧化鋁中的至少一者。
鐵電材料膜及順電材料膜可包含相同材料。鐵電材料膜可具有鐵電屬性，但順電材料膜可不具有鐵電屬性。舉例而言，在鐵電材料膜及順電材料膜中的各者包含氧化鉿時，鐵電材料膜中所含有的氧化鉿的晶體結構可不同於順電材料膜中所含有的氧化鉿的晶體結構。
鐵電材料膜可具有設定大小以展現鐵電屬性的厚度。儘管鐵電材料膜的厚度可為例如在約0.5奈米至約10奈米的範圍內，但本揭露不限於此。由於展現鐵電屬性的臨界厚度可基於鐵電材料的類型而變化，因此鐵電材料膜的厚度可取決於鐵電材料的類型而變化。
在一個實例中，閘極絕緣層122可包含一個鐵電材料膜。在另一實例中，閘極絕緣層122可包含彼此間隔開的多個鐵電材料膜。在一些實施中，閘極絕緣層122可具有其中多個鐵電材料膜及多個順電材料膜交替地堆疊於彼此頂部上的堆疊膜結構。
封蓋圖案123可在安置於第一閘極電極G1及第二閘極電極G2中的各者上時在第二水平方向DR2上延伸。舉例而言，作為非限制性實例，封蓋圖案123可接觸閘極間隔件121的頂部表面及閘極絕緣層122的頂部表面中的各者。在一些其他實施例中，封蓋圖案123可在位於第一閘極電極G1及第二閘極電極G2中的各者上時安置於閘極間隔件121之間。作為非限制性實例，封蓋圖案123可包含例如氮化矽（SiN）、氮氧化矽（SiON）、氧化矽（SiO 2）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）中的至少一者或其組合。
第一層間絕緣層130可安置於場絕緣層105上。第一層間絕緣層130可覆蓋第一下部源極/汲極區BSD1及第二下部源極/汲極區BSD2中的各者。第一層間絕緣層130可包含例如氧化矽、氮化矽、氮氧化矽或低介電常數（低k）材料中的至少一者。作為非限制性實例，低介電常數材料可包含例如氟化正矽酸四乙酯（Fluorinated TetraEthylOrthoSilicate；FTEOS）、三氧化矽烷（Hydrogen SilsesQuioxane；HSQ）、雙苯并環丁烯（Bis-benzoCycloButene；BCB）、四甲基正矽酸鹽（TetraMethylOrthoSilicate；TMOS）、八甲基環四矽氧烷（OctaMethyleyCloTetraSiloxane；OMCTS）、六甲基二矽氧烷（HexaMethylDiSiloxane；HMDS）、硼酸三甲基甲矽烷酯（TriMethylSilyl Borate；TMSB）、二醯氧基二三級丁基矽氧烷（DiAcetoxyDitertiaryButoSiloxane；DADBS）、三甲基矽烷基磷酸鹽（TriMethylSilil Phosphate；TMSP）、聚四氟乙烯（PolyTetraFluoroEthylene；PTFE）、東燃矽氮烷（Tonen SilaZen；TOSZ）、氟矽酸鹽玻璃（Fluoride Silicate Glass；FSG）、諸如聚氧化丙烯的聚醯亞胺奈米泡沫、摻碳氧化矽（Carbon Doped silicon Oxide；CDO）、有機矽酸鹽玻璃（Organo Silicate Glass；OSG）、SiLK、非晶氟化碳、二氧化矽氣凝膠、二氧化矽乾凝膠、中孔二氧化矽或其組合。
第二層間絕緣層140可安置於第一層間絕緣層130上。第二層間絕緣層140可覆蓋第一隔離層111、第二隔離層112、第三隔離層113以及第四隔離層、閘極間隔件121以及封蓋圖案123中的各者在第一水平方向DR1上的兩個相對側壁中的各者。舉例而言，作為非限制性實例，第二層間絕緣層140的頂部表面可與封蓋圖案123的頂部表面共面。在一些其他實施例中，第二層間絕緣層140可覆蓋封蓋圖案123的頂部表面。第二層間絕緣層140可包含例如氧化矽、氮化矽、氮氧化矽或低k材料中的至少一者。舉例而言，作為非限制性實例，第二層間絕緣層140可包含與第一層間絕緣層130的材料相同的材料。
第一下部源極/汲極接點BCA1可在安置於第一下部源極/汲極區BSD1上時安置於第一閘極電極G1及第二閘極電極G2中的各者的至少一側上。舉例而言，第一下部源極/汲極接點BCA1可在安置於第一下部源極/汲極區BSD1上時安置於第一閘極電極G1與第二閘極電極G2之間。第一下部源極/汲極接點BCA1可安置於第一下部源極/汲極區BSD1與第一上部源極/汲極區USD1之間。第一下部源極/汲極接點BCA1可在第二水平方向DR2上延伸。第一下部源極/汲極接點BCA1可連接至第一下部源極/汲極區BSD1。第一下部源極/汲極接點BCA1可與第一上部源極/汲極區USD1間隔開。
第一下部源極/汲極接點BCA1在第一水平方向DR1上的兩個相對側壁中的各者可接觸第一隔離層111及第二隔離層112中的各者。第一下部源極/汲極接點BCA1的底部表面可與第一層間絕緣層130接觸。第一下部源極/汲極接點BCA1的頂部表面及第一下部源極/汲極接點BCA1在第二水平方向DR2上的兩個相對側壁中的各者可接觸第二層間絕緣層140。舉例而言，第一下部源極/汲極接點BCA1在第一水平方向DR1上的兩個相對側壁中的各者不接觸第二層間絕緣層140。儘管未示出，但第一下部源極/汲極接點BCA1可在安置於場絕緣層105上時接觸閘極間隔件121。
第二下部源極/汲極接點BCA2可在安置於第二下部源極/汲極區BSD2上時安置於第一閘極電極G1及第二閘極電極G2中的各者的至少一側上。舉例而言，第二下部源極/汲極接點BCA2可在安置於第二下部源極/汲極區BSD2上時安置於第一閘極電極G1與第二閘極電極G2之間。第二下部源極/汲極接點BCA2可安置於第二下部源極/汲極區BSD2與第二上部源極/汲極區USD2之間。第二下部源極/汲極接點BCA2可在第二水平方向DR2上延伸。第二下部源極/汲極接點BCA2可在第二水平方向DR2上與第一下部源極/汲極接點BCA1間隔開。第二下部源極/汲極接點BCA2可連接至第二下部源極/汲極區BSD2。第二下部源極/汲極接點BCA2可在第二水平方向DR2上與第二上部源極/汲極區USD2間隔開。
儘管未示出，但第二下部源極/汲極接點BCA2在第一水平方向DR1上的兩個相對側壁中的各者可接觸第三隔離層113及第四隔離層中的各者。第二下部源極/汲極接點BCA2的底部表面可與第一層間絕緣層130接觸。第二下部源極/汲極接點BCA2的頂部表面及第二下部源極/汲極接點BCA2在第二水平方向DR2上的兩個相對側壁中的各者可接觸第二層間絕緣層140。舉例而言，第二下部源極/汲極接點BCA2在第一水平方向DR1上的兩個相對側壁中的各者不接觸第二層間絕緣層140。儘管未示出，第二下部源極/汲極接點BCA2可在安置於場絕緣層105上時接觸閘極間隔件121。
舉例而言，第一下部源極/汲極接點BCA1及第二下部源極/汲極接點BCA2中的各者可包含導電材料。在圖4及圖6中，第一下部源極/汲極接點BCA1及第二下部源極/汲極接點BCA2中的各者示出為形成單一膜。然而，此圖示僅意欲便於圖示，且本揭露不限於此。舉例而言，第一下部源極/汲極接點BCA1及第二下部源極/汲極接點BCA2中的各者可形成為多層。
第一上部源極/汲極接點UCA1可在安置於第一上部源極/汲極區USD1上時安置於第一閘極電極G1及第二閘極電極G2中的各者的至少一側上。舉例而言，第一上部源極/汲極接點UCA1可在安置於第一上部源極/汲極區USD1上時安置於第一閘極電極G1與第二閘極電極G2之間。第一上部源極/汲極接點UCA1可在豎直方向DR3上延伸穿過第二層間絕緣層140，從而以連接至第一上部源極/汲極區USD1。
舉例而言，第一上部源極/汲極接點UCA1在第二水平方向DR2上的兩個相對側壁中的各者可接觸第一障壁結構150。舉例而言，第一上部源極/汲極接點UCA1在第二水平方向DR2上的兩個相對側壁中的各者可不接觸第二層間絕緣層140。舉例而言，第一上部源極/汲極接點UCA1在第二水平方向DR2上的寬度可等於第一上部源極/汲極區USD1在第二水平方向DR2上的寬度。舉例而言，第一上部源極/汲極接點UCA1在第二水平方向DR2上的兩個相對側壁中的各者及第一上部源極/汲極區USD1在第二水平方向DR2上的兩個相對側壁中的各者可在豎直方向DR3上彼此對準。
第二上部源極/汲極接點UCA2可在安置於第二上部源極/汲極區USD2上時安置於第一閘極電極G1及第二閘極電極G2中的各者的至少一側上。舉例而言，第二上部源極/汲極接點UCA2可在安置於第二上部源極/汲極區USD2上時安置於第一閘極電極G1與第二閘極電極G2之間。第二上部源極/汲極接點UCA2可在豎直方向DR3上延伸穿過第二層間絕緣層140，從而以連接至第二上部源極/汲極區USD2。第二上部源極/汲極接點UCA2可在第二水平方向DR2上與第一上部源極/汲極接點UCA1間隔開。
舉例而言，第二上部源極/汲極接點UCA2在第二水平方向DR2上的兩個相對側壁中的各者可接觸第二障壁結構160，且第二上部源極/汲極接點UCA2在第二水平方向DR2上的兩個相對側壁中的各者可不接觸第二層間絕緣層140。舉例而言，第二上部源極/汲極接點UCA2在第二水平方向DR2上的寬度可等於第二上部源極/汲極區USD2在第二水平方向DR2上的寬度。舉例而言，第二上部源極/汲極接點UCA2在第二水平方向DR2上的兩個相對側壁中的各者及第二上部源極/汲極區USD2在第二水平方向DR2上的兩個相對側壁中的各者可在豎直方向DR3上彼此對準。
舉例而言，第一上部源極/汲極接點UCA1的頂部表面及第二上部源極/汲極接點UCA2的頂部表面中的各者可與第二層間絕緣層140的頂部表面共面。舉例而言，第一上部源極/汲極接點UCA1及第二上部源極/汲極接點UCA2中的各者可包含導電材料。圖4及圖6示出了第一上部源極/汲極接點UCA1及第二上部源極/汲極接點UCA2中的各者形成為單一膜。然而，作為非限制性實例，此圖示僅意欲為方便圖示。舉例而言，第一上部源極/汲極接點UCA1及第二上部源極/汲極接點UCA2中的各者可形成為多層。
第一矽化物層SL1可沿第一下部源極/汲極區BSD1與第一下部源極/汲極接點BCA1之間的邊界表面安置且安置於所述邊界表面處。第一矽化物層SL1可沿第二下部源極/汲極區BSD2與第二下部源極/汲極接點BCA2之間的邊界表面安置且位於所述邊界表面處。第二矽化物層SL2可沿第一上部源極/汲極區USD1與第一上部源極/汲極接點UCA1之間的邊界表面安置且安置於所述邊界表面處。第二矽化物層SL2可沿第二上部源極/汲極區USD2與第二上部源極/汲極接點UCA2之間的邊界表面安置且安置於所述邊界表面處。第一矽化物層SL1及第二矽化物層SL2中的各者可包含例如金屬矽化物材料。
舉例而言，閘極接點CB可在豎直方向DR3上延伸穿過封蓋圖案123，從而以連接至第一閘極電極G1。舉例而言，閘極接點CB的頂部表面可與第二層間絕緣層140的頂部表面共面。舉例而言，閘極接點CB的頂部表面可與第一上部源極/汲極接點UCA1的頂部表面及第二上部源極/汲極接點UCA2的頂部表面中的各者共面。舉例而言，閘極接點CB可包含導電材料。儘管圖5中示出閘極接點CB形成為單一膜，但此圖示僅意欲方便圖示，且本揭露不限於此。舉例而言，閘極接點CB可形成為多層。
第一障壁結構150可安置於第一上部源極/汲極區USD1及第一上部源極/汲極接點UCA1中的各者在第二水平方向DR2上的兩個相對側壁中的各者上。第一障壁結構150可在安置於第二層間絕緣層140內部時在豎直方向DR3上延伸。舉例而言，第一障壁結構150的底部表面可形成於第二層間絕緣層140內部。舉例而言，第一障壁結構150的頂部表面可與第二層間絕緣層140的頂部表面共面。舉例而言，第一障壁結構150的頂部表面可與第一上部源極/汲極接點UCA1的頂部表面共面。第一障壁結構150可在豎直方向DR3上與第一下部源極/汲極接點BCA1交疊。第一障壁結構150可在豎直方向DR3上與第一下部源極/汲極接點BCA1間隔開。
第一障壁結構150可包含第一部分151及第二部分152。第一障壁結構150的第一部分151可安置於第一上部源極/汲極區USD1的第一側壁上。第一障壁結構150的第一部分151可安置於第一上部源極/汲極接點UCA1的第一側壁上。第一障壁結構150的第一部分151可接觸第一上部源極/汲極區USD1的第一側壁及第一上部源極/汲極接點UCA1的第一側壁中的各者。
第一障壁結構150的第二部分152可安置於第一上部源極/汲極區USD1的第二側壁上，所述第二側壁在第二水平方向DR2上與第一上部源極/汲極區USD1的第一側壁相對。第一障壁結構150的第二部分152可安置於第一上部源極/汲極接點UCA1的第二側壁上，所述第二側壁在第二水平方向DR2上與第一上部源極/汲極接點UCA1的第一側壁相對。第一障壁結構150的第二部分152可在第二水平方向DR2上與第一障壁結構150的第一部分151間隔開。第一障壁結構150的第二部分152可接觸第一上部源極/汲極區USD1的第二側壁及第一上部源極/汲極接點UCA1的第二側壁中的各者。
舉例而言，第一障壁結構150的第一部分151與第一上部源極/汲極區USD1接觸的一部分在第二水平方向DR2上的厚度可等於第一障壁結構150的第一部分151與第一上部源極/汲極接點UCA1接觸的一部分在第二水平方向DR2上的厚度。舉例而言，第一障壁結構150的第二部分152與第一上部源極/汲極區USD1接觸的一部分在第二水平方向DR2上的厚度可等於第一障壁結構150與第一上部源極/汲極接點UCA1接觸的一部分在第二水平方向DR2上的厚度。
第二障壁結構160可安置於第二上部源極/汲極區USD2及第二上部源極/汲極接點UCA2中的各者在第二水平方向DR2上的兩個相對側壁中的各者上。第二障壁結構160可在第二水平方向DR2上與第一障壁結構150間隔開。第二障壁結構160可包含第一部分161及第二部分162。第二障壁結構160的第一部分161可安置於第二上部源極/汲極區USD2及第二上部源極/汲極接點UCA2中的各者的第一側壁上。第二障壁結構160的第二部分162可安置於第二上部源極/汲極區USD2及第二上部源極/汲極接點UCA2中的各者的第二側壁上。第二障壁結構160可具有類似於第一障壁結構150的結構的結構。因此，將不重複對第二障壁結構160的進一步詳細描述。
第一障壁結構150及第二障壁結構160中的各者可包含例如氮化矽（SiN）、氮氧化矽（SiON）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）、氮化矽硼（SiBN）、硼氧氮化矽（SiOBN）、碳氧化矽（SiOC）中的至少一者或其組合。
第一穿孔TV1可在豎直方向DR3上延伸穿過第二層間絕緣層140，從而以連接至第一下部源極/汲極接點BCA1。第一穿孔TV1可在第二水平方向DR2上與第一上部源極/汲極區USD1及第一上部源極/汲極接點UCA1中的各者間隔開。第一穿孔TV1可在第二水平方向DR2上與第一障壁結構150的第二部分152間隔開。舉例而言，第一穿孔TV1的頂部表面可與第二層間絕緣層140的頂部表面、第一障壁結構150的頂部表面以及第一上部源極/汲極接點UCA1的頂部表面中的各者共面。
第二穿孔TV2可在豎直方向DR3上延伸穿過第二層間絕緣層140，從而以連接至第二下部源極/汲極接點BCA2。第二穿孔TV2可在第二水平方向DR2上與第二上部源極/汲極區USD2及第二上部源極/汲極接點UCA2中的各者間隔開。第二穿孔TV2可在第二水平方向DR2上與第二障壁結構160的第二部分162間隔開。舉例而言，第二穿孔TV2的頂部表面可與第二層間絕緣層140的頂部表面、第二障壁結構160的頂部表面以及第二上部源極/汲極接點UCA2的頂部表面中的各者共面。
舉例而言，第一穿孔TV1及第二穿孔TV2中的各者可包含導電材料。儘管圖6示出第一穿孔TV1及第二穿孔TV2中的各者形成為單一層，但此圖示僅意欲方便圖示且本揭露不限於此。舉例而言，第一穿孔TV1及第二穿孔TV2中的各者可形成為多層。
蝕刻終止層170可安置於第二層間絕緣層140上。舉例而言，可共形地形成蝕刻終止層170。儘管圖4至圖6中的各者示出蝕刻終止層170形成為單一膜，但本揭露不限於此。在一些其他實施例中，蝕刻終止層170可形成為多個膜的堆疊。作為實例，蝕刻終止層170可包含氧化鋁、氮化鋁、氧化鉿、氧化鋯、氧化矽、氮化矽、氮氧化矽或低k材料中的至少一者。第三層間絕緣層180可安置於蝕刻終止層170上。第三層間絕緣層180可包含例如氧化矽、氮化矽、氮氧化矽或低k材料中的至少一者。
第一通孔V1可在豎直方向DR3上延伸穿過第三層間絕緣層180及蝕刻終止層170以連接至第一上部源極/汲極接點UCA1及第二上部源極/汲極接點UCA2中的各者。第二通孔V2可在豎直方向DR3上延伸穿過第三層間絕緣層180及蝕刻終止層170，從而以連接至第一穿孔TV1及第二穿孔TV2中的各者。第三通孔V3可在豎直方向DR3上延伸穿過第三層間絕緣層180及蝕刻終止層170，從而以連接至閘極接點CB。
第一通孔V1、第二通孔V2以及第三通孔V3中的各者可包含導電材料。儘管圖4至圖6中的各者示出第一通孔V1、第二通孔V2以及第三通孔V3中的各者形成為單一層，但此僅意欲方便圖示且本揭露不限於此。亦即，在一些實施中，第一通孔V1、第二通孔V2以及第三通孔V3中的各者可形成為多層。
根據本揭露的一些實施例的半導體裝置可具有以下結構：其中作為上部通道區的多個上部奈米片UNW1堆疊於作為下部通道區的多個下部奈米片BNW1上，且其中障壁結構150安置於連接至下部源極/汲極接點BCA1的穿孔TV1與上部源極/汲極區USD1之間，使得可抑制穿孔TV1與上部源極/汲極區USD1之間的短路。
在下文中，將參考圖4至圖42描述用於製造根據本揭露的一些實施例的半導體裝置的方法。
圖7至圖42為用於示出製造根據本揭露的一些實施例的半導體裝置的方法的對應於中間步驟的中間結構的圖。
參考圖7及圖8，第一堆疊結構10、隔離材料層110M以及第二堆疊結構20可依序堆疊於基底100上。
第一堆疊結構10可在安置於基底100上時包含交替地堆疊於彼此頂部上的第一半導體層11及第二半導體層12。舉例而言，第一半導體層11可構成第一堆疊結構10的最底層及最頂部層中的各者。然而，本揭露不限於此。在一些其他實施例中，第一半導體層11可構成第一堆疊結構10的最頂部層。作為非限制性實例，隔離材料層110M可包含例如氮化矽（SiN）、碳氮氧化矽（SiOCN）、碳氮化矽硼（SiBCN）、碳氮化矽（SiCN）、氮氧化矽（SiON）中的至少一者或其組合。
第二堆疊結構20可在安置於隔離材料層110M上時包含交替地堆疊於彼此頂部上的第三半導體層21及第四半導體層22。舉例而言，作為非限制性實例，第三半導體層21可構成第二堆疊結構20的最下部層，且第四半導體層22可構成第二堆疊結構20的最上部層。在一些其他實施例中，第三半導體層21亦可構成第二堆疊結構20的最頂部層。第一半導體層11及第三半導體層21中的各者可包含例如矽鍺（SiGe）。第二半導體層12及第四半導體層22中的各者可包含例如矽（Si）。
隨後，第一主動圖案F1及第二主動圖案F2可藉由蝕刻第一堆疊結構10、隔離材料層110M、第二堆疊結構20以及基底100中的各者的一部分而形成於基底100上。第一主動圖案F1及第二主動圖案F2中的各者可在第一水平方向DR1上延伸。第二主動圖案F2可在第二水平方向DR2上與第一主動圖案F1間隔開。
隨後，環繞第一主動圖案F1及第二主動圖案F2中的各者的側壁的場絕緣層105可形成於基底100上。舉例而言，第一主動圖案F1及第二主動圖案F2中的各者可在豎直方向DR3上向上突出超出場絕緣層105的頂部表面。隨後，襯墊氧化物層30可形成以覆蓋場絕緣層105、第一堆疊結構10、隔離材料層110M以及第二堆疊結構20中的各者。舉例而言，可共形地形成襯墊氧化物層30。襯墊氧化物層30可包含例如氧化矽（SiO 2）。
參考圖9及圖10，第一虛擬閘極DG1及第二虛擬閘極DG2可形成於安置於場絕緣層105、第一堆疊結構10、隔離材料層110M以及第二堆疊結構20上的襯墊氧化物層30。第一虛擬閘極DG1及第二虛擬閘極DG2中的各者可在第二水平方向DR2上延伸。第二虛擬閘極DG2可在第一水平方向DR1上與第一虛擬閘極DG1間隔開。此外，第一虛擬封蓋圖案DC1可形成於第一虛擬閘極DG1上，且第二虛擬封蓋圖案DC2可形成於第二虛擬閘極DG2上。舉例而言，可移除襯墊氧化物層30的除在豎直方向DR3上與第一虛擬閘極DG1及第二虛擬閘極DG2中的各者交疊的部分之外的剩餘部分。
隨後，間隔材料層SM可形成以覆蓋第一虛擬閘極DG1及第二虛擬閘極DG2中的各者的側壁、第一虛擬封蓋圖案DC1及第二虛擬封蓋圖案DC2中的各者的側壁及頂部表面、第一堆疊結構10的側壁、隔離材料層110M的側壁、第二堆疊結構20的側壁及頂部表面以及場絕緣層105的頂部表面。間隔材料層SM可共形地形成。隔離材料層SM可包含例如氮化矽（SiN）、碳氮氧化矽（SiOCN）、碳氮化矽硼（SiBCN）、碳氮化矽（SiCN）、氮氧化矽SiON中的至少一者或其組合。
參考圖11至圖13，使用第一虛擬封蓋圖案DC1及第二虛擬封蓋圖案DC2以及第一虛擬閘極DG1及第二虛擬閘極DG2作為遮罩，可蝕刻第一堆疊結構10、隔離材料層110M以及第二堆疊結構20以形成源極/汲極溝槽ST。舉例而言，源極/汲極溝槽ST可在安置於第一主動圖案F1及第二主動圖案F2中的各者上時形成於第一虛設閘極DG1與第二虛設閘極DG2之間。舉例而言，源極/汲極溝槽ST可延伸至第一主動圖案F1及第二主動圖案F2中的各者中。
在形成源極/汲極溝槽ST的同時，可移除形成於第一虛擬封蓋圖案DC1及第二虛擬封蓋圖案DC2中的各者的頂部表面上的間隔材料層（圖9及圖10的間隔材料層SM）的一部分及第一虛擬封蓋圖案DC1及第二虛擬封蓋圖案DC2中的各者的一部分。保留於第一虛擬閘極DG1及第二虛擬閘極DG2中的各者的側壁上的間隔材料層（圖9及圖10中的間隔材料層SM）的一部分及保留於剩餘的第一虛擬封蓋圖案DC1及第二虛擬封蓋圖案DC2中的各者的側壁上的間隔材料層（圖9及圖10中的間隔材料層SM）的一部分可充當閘極間隔件121。
舉例而言，在已形成源極/汲極溝槽ST之後，保留於第一主動圖案F1上且第一虛擬閘極DG1下方的第二半導體層（圖9及圖10中的第二半導體層12）的部分及第四半導體層（圖9及圖10中的第四半導體層22）的部分可分別充當第一多個下部奈米片BNW1及第一多個上部奈米片UNW1。此外，在已形成源極/汲極溝槽ST之後，保留於第一主動圖案F1上且第二虛擬閘極DG2下方的第二半導體層（圖9及圖10中的第二半導體層12）的部分及第四半導體層（圖9及圖10中的第四半導體層22）的部分可分別充當第二多個下部奈米片BNW2及第二多個上部奈米片UNW2。此外，在已形成源極/汲極溝槽ST之後，保留於第二主動圖案F2上且第一虛擬閘極DG1下方的第二半導體層（圖9及圖10中的第二半導體層12）的部分及第四半導體層（圖9及圖10中的第四半導體層22）的部分可分別充當第三多個下部奈米片BNW3及第三多個上部奈米片UNW3。
舉例而言，在已形成源極/汲極溝槽ST之後，保留於第一主動圖案F1上且第一虛擬閘極DG1下方的隔離材料層（圖9及圖10中的隔離材料層110M）的一部分可充當第一隔離層111。此外，在已形成源極/汲極溝槽ST之後，保留於第二虛擬閘極DG2下方同時安置於第一主動圖案F1上的隔離材料層（圖9及圖10中的隔離材料層110M）的一部分可充當第二隔離層112。此外，在已形成源極/汲極溝槽ST之後，保留於第二主動圖案F2上且第一虛擬閘極DG1下方的隔離材料層（圖9及圖10中的隔離材料層110M）的一部分可充當第三隔離層113。
參考圖14及圖15，第一下部源極/汲極區BSD1及第二下部源極/汲極區BSD2中的各者可形成於源極/汲極溝槽ST的下部部分中。舉例而言，第一下部源極/汲極區BSD1可形成於第一主動圖案F1上，且第二下部源極/汲極區BSD2可形成於第二主動圖案F2上。舉例而言，作為非限制性實例，第一下部源極/汲極區BSD1及第二下部源極/汲極區BSD2中的各者的頂部表面的豎直層級可高於第一隔離層111的底部表面的豎直層級。隨後，第一層間絕緣層130可形成於場絕緣層105上，從而以覆蓋第一下部源極/汲極區BSD1及第二下部源極/汲極區BSD2中的各者。
參考圖16及圖17，可蝕刻第一層間絕緣層130的一部分。在已蝕刻第一層間絕緣層130的部分之後，可暴露第一下部源極/汲極區BSD1及第二下部源極/汲極區BSD2中的各者的頂部部分。隨後，犧牲層40可形成於剩餘第一層間絕緣層130的頂部表面及第一下部源極/汲極區BSD1及第二下部源極/汲極區BSD2中的各者的暴露頂部部分上。舉例而言，犧牲層40的頂部表面的豎直層級可低於第一隔離層111的頂部表面的豎直層級。舉例而言，犧牲層40可包含相對於氧化物膜及氮化物膜中的各者具有蝕刻選擇性的材料。舉例而言，犧牲層40可包含多晶矽（多晶Si）。
參看圖18及圖19，第二層間絕緣層140可形成於犧牲層40上。舉例而言，第二層間絕緣層140可形成以覆蓋第一虛擬封蓋圖案DC1及第二虛擬封蓋圖案DC2中的各者。
參考圖20及圖21，第二層間絕緣層140的一部分可蝕刻以形成界定於場絕緣層105上的第一溝槽T1。舉例而言，第一溝槽T1可在定位於第一下部源極/汲極區BSD1與第二下部源極/汲極區BSD2之間時形成於場絕緣層105上。舉例而言，第一溝槽T1的底部表面的豎直層級可高於犧牲層40的頂部表面的豎直層級。
隨後，障壁材料層150M可形成於第二層間絕緣層140上。舉例而言，障壁材料層150M可共形地形成。障壁材料層150M可沿著第一溝槽T1的側壁及底部表面形成。
參考圖22及圖23，第二層間絕緣層140可另外形成於第一溝槽T1內部。舉例而言，第二層間絕緣層140可填充第一溝槽T1的內部的全部內部。隨後，可形成第一遮罩圖案M1，從而以暴露形成於第一下部源極/汲極區BSD1及第二下部源極/汲極區BSD2中的各者上的障壁材料層150M的一部分。舉例而言，第一遮罩圖案M1亦可形成於障壁材料層150M的沿第一溝槽T1的側壁形成的頂部表面上。
隨後，可使用第一遮罩圖案M1作為遮罩來蝕刻障壁材料層150M及第二層間絕緣層140中的各者形成於第一下部源極/汲極區BSD1及第二下部源極/汲極區BSD2中的各者上的一部分。第二溝槽T2可形成於此蝕刻製程中。舉例而言，第二溝槽T2的底部表面的豎直層級可低於第一溝槽T1的底部表面的豎直層級。舉例而言，第一多個上部奈米片UNW1、第二多個上部奈米片UNW2、第三半導體層21以及閘極間隔件121中的各者在第一水平方向DR1上的兩個相對側壁中的各者可經由第二溝槽T2暴露。在此情況下，障壁材料層150M可沿第二溝槽T2在第二水平方向DR2上的兩個相對側壁中的各者保留且保留在所述兩個相對側壁中的各者上。
參考圖24及圖25，第一上部源極/汲極區USD1及第二上部源極/汲極區USD2中的各者可形成於第二溝槽（圖23中的第二溝槽T2）內部。舉例而言，第一上部源極/汲極區USD1可位於第一下部源極/汲極區BSD1上。此外，第二上部源極/汲極區USD2可形成於第二下部源極/汲極區BSD2上。第一上部源極/汲極區USD1及第二上部源極/汲極區USD2中的各者可與障壁材料層150M接觸。隨後，第二層間絕緣層140可另外形成於第二溝槽（圖23中的第二溝槽T2）內部。第二層間絕緣層140可填充第二溝槽（圖23中的第二溝槽T2）的全部內部。
參考圖26至圖28，第一虛擬閘極及第二虛擬閘極（圖24中的第一虛擬閘極DG1及第二虛擬閘極DG2）中的各者的頂部表面可使用平坦化製程暴露。接著，可移除第一虛擬閘極及第二虛擬閘極（圖24中的第一虛擬閘極DG1及第二虛擬閘極DG2）、第一半導體層（圖24中的第一半導體層11）、第三半導體層（圖24中的第三半導體層21）以及襯墊氧化物層（圖24中的襯墊氧化物層30）中的各者。可移除第一虛擬閘極（圖24中的第一虛擬閘極DG1）以形成第一閘極溝槽GT1。可移除第二虛擬閘極（圖24中的第二虛擬閘極DG2）以形成第二閘極溝槽GT2。
參考圖29及圖30，在第一閘極溝槽GT1下方，閘極絕緣層122及第一閘極電極G1可形成於經由移除第一半導體層（圖24中的第一半導體層11）及第三半導體層（圖24中的第三半導體層21）獲得的空間中的各者中。此外，閘極絕緣層122、第一閘極電極G1以及封蓋圖案123可依序形成於第一閘極溝槽GT1中。此外，在第二閘極溝槽GT2下方，閘極絕緣層122及第二閘極電極G2可形成於經由移除第一半導體層（圖24中的第一半導體層11）及第三半導體層（圖24中的第三半導體層21）獲得的空間中的各者中。此外，閘極絕緣層122、第二閘極電極G2以及封蓋圖案123可依序形成於第二閘極溝槽GT2中。
參考圖31及圖32，第二遮罩圖案M2可形成於第二層間絕緣層140及封蓋圖案123上。第二遮罩圖案M2可形成以暴露第二層間絕緣層140在安置於場絕緣層105上時形成於第一上部源極/汲極區USD1及第二上部源極/汲極區USD2中的各者在第二水平方向DR2上的兩個相對側中的各者上的一部分。
接著，使用第二遮罩圖案M2作為遮罩，可蝕刻第二層間絕緣層140的已暴露部分及障壁材料層（圖28中的障壁材料層150M）沿第一溝槽（圖28中的第一溝槽T1）的底部表面形成的一部分，使得可形成第三溝槽T3。第三溝槽T3可暴露犧牲層40的一部分。此外，障壁材料層（圖28中的障壁材料層150M）可沿第三溝槽T3的側壁保留。在已形成第三溝槽T3之後，障壁材料層（圖28中的障壁材料層150M）的剩餘部分可定義為第一障壁結構150及第二障壁結構160。第一障壁結構150可包含分別與第一上部源極/汲極區USD1在第二水平方向DR2上的兩個相對側壁接觸的第一部分151及第二部分152。第二障壁結構160可包含分別與第二上部源極/汲極區USD2在第二水平方向DR2上的兩個相對側壁接觸的第一部分161及第二部分162。
參考圖33及圖34，可移除經由第三溝槽T3暴露的犧牲層（圖32及圖33中的犧牲層40）。因此，可暴露第一下部源極/汲極區BSD1及第二下部源極/汲極區BSD2中的各者的頂部。
參考圖35及圖36，導電材料層50可形成於經由移除犧牲層（圖32及圖33中的犧牲層40）獲得的空間中。舉例而言，導電材料層50可包含導電材料。此外，第一矽化物層SL1可沿第一下部源極/汲極區BSD1及導電材料層50的邊界表面形成且位於所述邊界表面處。第一矽化物層SL1可沿第二下部源極/汲極區BSD2及導電材料層50的邊界表面形成且位於所述邊界表面處。
參考圖37，保護層60可形成於導電材料層（圖36的導電材料層50）上，從而以覆蓋第二層間絕緣層140、第一障壁結構150以及第二障壁結構160中的各者。保護層60可包含例如SOH。
隨後，第四溝槽T4可形成於場絕緣層105上，從而以在豎直方向DR3上延伸穿過保護層60及導電材料層（圖36中的導電材料層50）且延伸至第一層間絕緣層130中。導電材料層（圖36中的導電材料層50）可劃分成經由第四溝槽T4彼此間隔開的兩個部分。在已形成第四溝槽T4之後，導電材料層（圖36中的導電材料層50）保留於第一下部源極/汲極區BSD1上的一部分可定義為第一下部源極/汲極接點BCA1。此外，在已形成第四溝槽T4之後，導電材料層（圖36中的導電材料層50）保留於第二下部源極/汲極區BSD2上的一部分可定義為第二下部源極/汲極接點BCA2。
參考圖38，可移除保護層60。
參考圖39，可另外形成第二層間絕緣層140，從而以覆蓋第一層間絕緣層130、第一下部源極/汲極接點BCA1、第二下部源極/汲極接點BCA2、第一障壁結構150以及第二障壁結構160。
參考圖40至圖42，第一上部源極/汲極接點UCA1可形成於第一上部源極/汲極區USD1上且形成於第一障壁結構150的第一部分151與第一障壁結構150的第二部分152之間。第二上部源極/汲極接點UCA2可形成於第二上部源極/汲極區USD2上且形成於第二障壁結構160的第一部分161與第二障壁結構160的第二部分162之間。此外，第二矽化物層SL2可沿第一上部源極/汲極區USD1及第一上部源極/汲極接點UCA1的邊界表面形成且位於所述邊界表面處。第二矽化物層SL2可沿第二上部源極/汲極區USD2及第二上部源極/汲極接點UCA2的邊界表面形成且位於所述邊界表面處。
此外，閘極接點CB可形成從而以在豎直方向DR3上延伸穿過封蓋圖案123且因此連接至第一閘極電極G1。此外，在豎直方向DR3上延伸穿過第二層間絕緣層140從而以連接至第一下部源極/汲極接點BCA1的第一穿孔TV1可面向第二水平方向DR2形成於第一障壁結構150的第二部分152的側壁上。此外，在豎直方向DR3上延伸穿過第二層間絕緣層140從而以連接至第二下部源極/汲極接點BCA2的第二穿孔TV2可面向第二水平方向DR2形成於第二障壁結構160的第二部分162的側壁上。
參考圖4至圖6，蝕刻終止層170及第三層間絕緣層180可依序形成於第二層間絕緣層140上。隨後，各第一通孔V1可形成從而以在豎直方向DR3上延伸穿過第三層間絕緣層180及蝕刻終止層170且因此連接至第一上部源極/汲極接點UCA1及第二上部源極/汲極接點UCA2中的各者。此外，各第二通孔V2可形成從而以在豎直方向DR3上延伸穿過第三層間絕緣層180及蝕刻終止層170且接著連接至第一穿孔TV1及第二穿孔TV2中的各者。此外，第三通孔V3可形成從而以在豎直方向DR3上延伸穿過第三層間絕緣層180及蝕刻終止層170且接著連接至閘極接點CB。在此製造製程中，可製造如圖4至圖6中所繪示的半導體裝置。
在下文中，將參考圖43描述根據本揭露的一些其他實施例的半導體裝置。以下描述將基於其與如圖1至圖6中所示的半導體裝置的不同。
圖43為用於示出根據本揭露的一些其他實施例的半導體裝置的橫截面視圖。
參考圖43，在根據本揭露的一些其他實施例的半導體裝置中，第一上部源極/汲極接點UCA21在第二水平方向DR2上的寬度可大於第一上部源極/汲極區USD1在第二水平方向DR2上的寬度。此外，第二上部源極/汲極接點UCA22在第二水平方向DR2上的寬度可大於第二上部源極/汲極區USD2在第二水平方向DR2上的寬度。
第一障壁結構250的第一部分251與第一上部源極/汲極區USD1接觸的一部分在第二水平方向DR2上的厚度可大於第一障壁結構250的第一部分251與第一上部源極/汲極接點UCA21接觸的一部分在第二水平方向DR2上的厚度。第一障壁結構250的第二部分252與第一上部源極/汲極區USD1接觸的一部分在第二水平方向DR2上的厚度可大於第一障壁結構250的第二部分252與第一上部源極/汲極接點UCA21接觸的一部分在第二水平方向DR2上的厚度。
第二障壁結構260的第一部分261與第二上部源極/汲極區USD2接觸的一部分在第二水平方向DR2上的厚度可大於第二障壁結構260的第一部分261與第二上部源極/汲極接點UCA22接觸的一部分在第二水平方向DR2上的厚度。第二障壁結構260的第二部分262與第二上部源極/汲極區USD2接觸的一部分在第二水平方向DR2上的厚度可大於第二障壁結構260的第二部分262與第二上部源極/汲極接點UCA22接觸的一部分在第二水平方向DR2上的厚度。
在下文中，將參考圖44描述根據本揭露的其他實施例的半導體裝置。以下描述將基於其與如圖1至圖6中所示的半導體裝置的不同。
圖44為用於示出根據本揭露的其他實施例的半導體裝置的橫截面視圖。
參考圖44，在根據本揭露的其他實施例的半導體裝置中，第一障壁結構350及第二障壁結構360中的各者可在豎直方向DR3上與蝕刻終止層170間隔開。
舉例而言，第一障壁結構350的第一部分351的頂部表面及第一障壁結構350的第二部分352的頂部表面中的各者的豎直層級可低於第二層間絕緣層140的頂部表面及第一上部源極/汲極接點UCA1的頂部表面中的各者的豎直層級。此外，第二障壁結構360的第一部分361的頂部表面及第二障壁結構360的第二部分362的頂部表面中的各者的豎直層級可低於第二層間絕緣層140的頂部表面及第二上部源極/汲極接點UCA2的頂部表面中的各者的豎直層級。
舉例而言，定位於第一障壁結構350的頂部表面上方的第一上部源極/汲極接點UCA1的一部分在第二水平方向DR2上的兩個相對側壁中的各者可接觸第二層間絕緣層140。此外，定位於第二障壁結構360的頂部表面上方的第二上部源極/汲極接點UCA2的一部分在第二水平方向DR2上的兩個相對側壁中的各者可接觸第二層間絕緣層140。
在下文中，將參考圖45描述根據本揭露的一些其他實施例的半導體裝置。以下描述將基於其與如圖1至圖6中所示的半導體裝置的不同。
圖45為用於示出根據本揭露的一些再其他實施例的半導體裝置的橫截面視圖。
參考圖45，在根據本揭露的一些其他實施例的半導體裝置中，第一上部源極/汲極區USD41及第二上部源極/汲極區USD42中的各者可在第二水平方向DR2上不對稱地形成。
舉例而言，第一上部源極/汲極區USD41與第一障壁結構450的第一部分451接觸的一部分的區大小可小於第一上部源極/汲極區USD41與第一障壁結構450的第二部分152接觸的一部分的區大小。此外，第二上部源極/汲極區USD42與第二障壁結構460的第一部分461接觸的一部分的區大小可小於第二上部源極/汲極區USD42與第二障壁結構460的第二部分162接觸的一部分的區大小。
第一上部源極/汲極接點UCA41可安置於第一上部源極/汲極區USD41上且安置於第一障壁結構450的第一部分451與第一障壁結構450的第二部分152之間。第二上部源極/汲極接點UCA42可安置於第二上部源極/汲極區USD42上且安置於第二障壁結構460的第一部分461與第二障壁結構460的第二部分162之間。
在下文中，將參考圖46至圖48描述根據本揭露的一些其他實施例的半導體裝置。以下描述將基於其與如圖1至圖6中所示的半導體裝置的不同。
圖46至圖48為用於示出根據本揭露的其他實施例的半導體裝置的橫截面視圖。
參考圖46至圖48，根據本揭露的其他實施例的半導體裝置可包含鰭式電晶體（fin-type transistor；FinFET）。舉例而言，根據本揭露的其他實施例的半導體裝置可包含基底500、第一下部主動圖案BF51及第二下部主動圖案BF52、第一上部主動圖案UF51及第二上部主動圖案UF52、場絕緣層505、第一下部閘極電極BG51及第二下部閘極電極BG52、第一上部閘極電極UG51及第二上部閘極電極UG52、下部閘極間隔件B521、上部閘極間隔件U521、下部閘極絕緣層B522、上部閘極絕緣層U522、下部封蓋圖案B523、上部封蓋圖案U523、第一下部源極/汲極區BSD51及第二下部源極/汲極區BSD52、第一上部源極/汲極區USD51及第二上部源極/汲極區USD52、第一下部源極/汲極接點BCA51及第二下部源極/汲極接點BCA52、第一上部源極/汲極接點UCA51及第二上部源極/汲極接點UCA52、第一矽化物層SL51及第二矽化物層SL52、閘極接點CB、第一層間絕緣層530、第二層間絕緣層540、第一障壁結構550及第二障壁結構560、第一穿孔TV51及第二穿孔TV52、蝕刻終止層570、第三層間絕緣層580以及第一通孔V51、第二通孔V52以及第三通孔V53。具有與如圖1至圖6中所描述的組件相同或類似的上述組件中的各者可包含與如圖1至圖6中所描述的組件中的各者的材料相同的材料。
第一下部主動圖案BF51及第二下部主動圖案BF52中的各者可在安置於基底500上時在第一水平方向DR1上延伸。第二下部主動圖案BF52可在第二水平方向DR2上與第一下部主動圖案BF51間隔開。場絕緣層505可在安置於基底500上時環繞第一下部主動圖案BF51及第二下部主動圖案BF52中的各者的側壁。第一下部閘極電極BG51及第二下部閘極電極BG52中的各者可在安置於場絕緣層505以及第一下部主動圖案BF51及第二下部主動圖案BF52上時在第二水平方向DR2上延伸。第二下部閘極電極BG52可在第一水平方向DR1上與第一下部閘極電極BG51間隔開。
下部閘極間隔件B521可在安置於第一下部閘極電極BG51及第二下部閘極電極BG52中的各者的兩個相對側壁中的各者上時在第二水平方向DR2上延伸。下部閘極絕緣層B522可安置於第一下部閘極電極BG51及第二下部閘極電極BG52中的各者與第一下部主動圖案BF51及第二下部主動圖案BF52中的各者之間。此外，下部閘極絕緣層B522可安置於第一下部閘極電極BG51及第二下部閘極電極BG52中的各者與下部閘極間隔件B521之間。下部封蓋圖案B523可在安置於第一下部閘極電極BG51及第二下部閘極電極BG52中的各者上時在第二水平方向DR2上延伸。
第一下部源極/汲極區BSD51可在安置於第一下部主動圖案BF51上時安置於第一下部閘極電極BG51及第二下部閘極電極BG52中的各者的兩個相對側中的各者上。第二下部源極/汲極區BSD52可在安置於第二下部主動圖案BF52上時安置於第一下部閘極電極BG51及第二下部閘極電極BG52中的各者的兩個相對側中的各者上。第一層間絕緣層530可在安置於場絕緣層505上時環繞第一下部源極/汲極區BSD51及第二下部源極/汲極區BSD52中的各者的至少一部分。
第一下部源極/汲極接點BCA51可連接至第一下部源極/汲極區BSD51。第二下部源極/汲極接點BCA52可連接至第二下部源極/汲極區BSD52。第二下部源極/汲極區BSD52可在第二水平方向DR2上與第一下部源極/汲極區BSD51間隔開。第一矽化物層SL51可安置於第一下部源極/汲極區BSD51及第二下部源極/汲極區BSD52中的各者與第一下部源極/汲極接點BCA51及第二下部源極/汲極接點BCA52中的各者之間。第二層間絕緣層540可在安置於第一層間絕緣層530上時覆蓋下部閘極間隔件B521、下部封蓋圖案B523以及第一下部源極/汲極接點BCA51及第二下部源極/汲極接點BCA52中的各者。
第一上部主動圖案UF51及第二上部主動圖案UF52中的各者可安置於第二層間絕緣層540內部。第一上部主動圖案UF51可在豎直方向DR3上與第一下部主動圖案BF51交疊。第一上部主動圖案UF51可在豎直方向DR3上與第一下部主動圖案BF51交疊。第二上部主動圖案UF52可在豎直方向DR3上與第二下部主動圖案BF52交疊。舉例而言，第一上部主動圖案UF51可劃分成在第一水平方向DR1上彼此間隔開的部分。第二上部主動圖案UF52可劃分成在第一水平方向DR1上彼此間隔開的部分。然而，本揭露不限於此。在一些其他實施例中，第一上部主動圖案UF51可一體地形成，且第二上部主動圖案UF52可一體地形成。第二層間絕緣層540可安置於第一上部主動圖案UF51及第二上部主動圖案UF52中的各者與下部封蓋圖案B523之間。
第一上部閘極電極UG51及第二上部閘極電極UG52中的各者可安置於第二層間絕緣層540內部。第一上部閘極電極UG51及第二上部閘極電極UG52中的各者可在安置於第一上部主動圖案UF51及第二上部主動圖案UF51中的各者上時在第二水平方向DR2上延伸。第二上部閘極電極UG52可在第一水平方向DR1上與第一上部閘極電極UG51間隔開。舉例而言，第一上部閘極電極UG51可在豎直方向DR3上與第一下部閘極電極BG51交疊。第二上部閘極電極UG52可在豎直方向DR3上與第二下部閘極電極BG52交疊。
上部閘極間隔件U521可在安置於第一上部閘極電極UG51及第二上部閘極電極UG52中的各者的兩個相對側壁中的各者上時在第二水平方向DR2上延伸。上部閘極絕緣層U522可安置於第一上部閘極電極UG51及第二上部閘極電極UG52中的各者與第一上部主動圖案UF51及第二上部主動圖案UF52中的各者之間。此外，上部閘極絕緣層U522可安置於第一上部閘極電極UG51及第二上部閘極電極UG52中的各者與上部閘極間隔件U521之間。上部封蓋圖案U523可在安置於第一上部閘極電極UG51及第二上部閘極電極UG52中的各者上時在第二水平方向DR2上延伸。
第一上部源極/汲極區USD51可安置於第一上部閘極電極UG51及第二上部閘極電極UG52中的各者的兩個相對側中的各者上。第一上部源極/汲極區USD51可將第一上部主動圖案UF51劃分成彼此間隔的兩個部分。第二上部源極/汲極區USD52可安置於第一上部閘極電極UG51及第二上部閘極電極UG52中的各者的兩個相對側中的各者上。第二上部源極/汲極區USD52可將第二上部主動圖案UF52劃分成彼此間隔的兩個部分。第一上部源極/汲極區USD51及第二上部源極/汲極區USD52中的各者可在豎直方向DR3上與第一下部源極/汲極區BSD51及第二下部源極/汲極區BSD52中的各者交疊。
第一上部源極/汲極接點UCA51可連接至第一上部源極/汲極區USD51。第二上部源極/汲極接點UCA52可連接至第二上部源極/汲極區USD52。第二上部源極/汲極接點UCA52可在第二水平方向DR2上與第一上部源極/汲極接點UCA51間隔開。舉例而言，第一上部源極/汲極接點UCA51及第二上部源極/汲極接點UCA52中的各者的頂部表面可與第二層間絕緣層540的頂部表面共面。第二矽化物層SL52可安置於第一上部源極/汲極區USD51及第二上部源極/汲極區USD52中的各者與第一上部源極/汲極接點UCA51及第二上部源極/汲極接點UCA52中的各者之間。舉例而言，閘極接點CB5可在豎直方向DR3上延伸穿過上部封蓋圖案U523，從而以連接至第一上部閘極電極UG51。
第一障壁結構550可安置於第一上部源極/汲極區USD51及第一上部源極/汲極接點UCA51中的各者在第二水平方向DR2上的兩個相對側壁中的各者上。第一障壁結構550的第一部分551可接觸第一上部源極/汲極區USD51及第一上部源極/汲極接點UCA51中的各者的第一側壁。第一障壁結構550的第二部分552可接觸第一上部源極/汲極區USD51及第一上部源極/汲極接點UCA51中的各者的第二側壁。第二障壁結構560可安置於第二上部源極/汲極區USD52及第二上部源極/汲極接點UCA52中的各者在第二水平方向DR2上的兩個相對側壁中的各者上。第二障壁結構560的第一部分561可接觸第二上部源極/汲極區USD52及第二上部源極/汲極接點UCA52中的各者的第一側壁。第二障壁結構560的第二部分562可接觸第二上部源極/汲極區USD52及第二上部源極/汲極接點UCA52中的各者的第二側壁。第一障壁結構550及第二障壁結構560中的各者的頂部表面可與第二層間絕緣層540的頂部表面共面。
第一穿孔TV51可在第二水平方向DR2上與第一障壁結構550的第二部分552間隔開。第一穿孔TV51可在豎直方向DR3上延伸穿過第二層間絕緣層540，從而以連接至第一下部源極/汲極接點BCA51。第二穿孔TV52可在第二水平方向DR2上與第二障壁結構560的第二部分562間隔開。第二穿孔TV52可在豎直方向DR3上延伸穿過第二層間絕緣層540，從而以連接至第二下部源極/汲極接點BCA52。第一穿孔TV51及第二穿孔TV52中的各者的頂部表面可與第一障壁結構550及第二障壁結構560中的各者的頂部表面共面。
蝕刻終止層570可安置於第二層間絕緣層540上。第三層間絕緣層580可安置於蝕刻終止層570上。各第一通孔V51可在豎直方向DR3上延伸穿過第三層間絕緣層580及蝕刻終止層570，從而以連接至第一上部源極/汲極接點UCA51及第二上部源極/汲極接點UCA52中的各者。各第二通孔V52可在豎直方向DR3上延伸穿過第三層間絕緣層580及蝕刻終止層570，從而以連接至第一穿孔TV51及第二穿孔TV52中的各者。第三通孔V53可在豎直方向DR3上延伸穿過第三層間絕緣層580及蝕刻終止層570，從而以連接至閘極接點CB5。
藉助於概述及綜述，當此多閘極電晶體使用三維通道時，可易於縮放所述多閘極電晶體。此外，可在不增加多閘極電晶體的閘極長度的情況下改良多閘極電晶體的電流控制能力。另外，多閘極電晶體可有效地抑制其中通道區的電位受汲極電壓影響的短通道效應（short channel effect；SCE）。
本文中已揭露示例實施例，且儘管採用特定術語，但僅以一般及描述性意義而非出於限制目的來使用及解釋所述示例實施例。在一些情況下，如所屬技術領域中具通常知識者截至本申請案申請時將顯而易見，除非另外特別指示，否則結合特定實施例描述的特徵、特性及/或元件可單獨使用或與關於其他實施例描述的特徵、特性及/或元件組合使用。因此，所屬領域中具通常知識者應理解，可在不脫離如以下申請專利範圍中闡述的本發明的精神及範疇的情況下，對形式及細節作出各種改變。
10:第一堆疊結構 11:第一半導體層 12:第二半導體層 20:第二堆疊結構 21:第三半導體層 22:第四半導體層 30:襯墊氧化物層 40:犧牲層 50:導電材料層 60:保護層 100、500:基底 105、505:場絕緣層 110M:隔離材料層 111:第一隔離層 112:第二隔離層 113:第三隔離層 121:閘極間隔件 122:閘極絕緣層 123:封蓋圖案 130、530:第一層間絕緣層 140、540:第二層間絕緣層 150、250、350、450、550:第一障壁結構 150M:障壁材料層 151、161、251、261、351、361、451、461、551、561:第一部分 152、162、252、262、352、362、552、561:第二部分 160、260、360、460、560:第二障壁結構 170、570:蝕刻終止層 180、580:第三層間絕緣層 A-A'、B-B'、C-C':線 B521:下部閘極間隔件 B522:下部閘極絕緣層 B523:下部封蓋圖案 BCA1、BCA51:第一下部源極/汲極接點 BCA2、BCA52:第二下部源極/汲極接點 BF51:第一下部主動圖案 BF52:第二下部主動圖案 BG51:第一下部閘極電極 BG52:第二下部閘極電極 BNW1:第一多個下部奈米片 BNW2:第二多個下部奈米片 BNW3:第三多個下部奈米片 BSD1、BSD51:第一下部源極/汲極區 BSD2、BSD52:第二下部源極/汲極區 CB、CB5:閘極接點 DC1:第一虛擬封蓋圖案 DC2:第二虛擬封蓋圖案 DG1:第一虛擬閘極 DG2:第二虛擬閘極 DR1:第一水平方向 DR2:第二水平方向 DR3:豎直方向 F1:第一主動圖案 F2:第二主動圖案 G1:第一閘極電極 G2:第二閘極電極 GT1:第一閘極溝槽 GT2:第二閘極溝槽 M1:第一遮罩圖案 M2:第二遮罩圖案 SL1、SL51:第一矽化物層 SL2、SL52:第二矽化物層 SM:間隔材料層 ST:源極/汲極溝槽 T1:第一溝槽 T2:第二溝槽 T3:第三溝槽 T4:第四溝槽 TV1、TV51:第一穿孔 TV2、TV52:第二穿孔 U521:上部閘極間隔件 U522:上部閘極絕緣層 U523:上部封蓋圖案 UCA1、UCA21、UCA51:第一上部源極/汲極接點 UCA2、UCA22、UCA52:第二上部源極/汲極接點 UF51:第一上部主動圖案 UF52:第二上部主動圖案 UG51:第一上部閘極電極 UG52:第二上部閘極電極 UNW1:第一多個上部奈米片 UNW2:第二多個上部奈米片 UNW3:第三多個上部奈米片 USD1、USD41、USD51:第一上部源極/汲極區 USD2、USD42、USD52:第二上部源極/汲極區 V1、V51:第一通孔 V2、V52:第二通孔 V3、V53:第三通孔
藉由參考隨附圖式詳細描述例示性實施例，特徵將對於所屬技術領域中具有通常知識者變得顯而易見，在隨附圖式中： 圖1為用於示出根據本揭露的一些實施例的半導體裝置的示意性佈局圖。 圖2為用以示出如圖1中所示的半導體裝置的下部結構的佈局圖。 圖3為用以示出如圖1中所示的半導體裝置的上部結構的佈局圖。 圖4為沿著圖1至圖3中的各者的線A-A'截取的橫截面視圖。 圖5為沿著圖1至圖3中的各者中的線B-B'截取的橫截面視圖。 圖6為沿著圖1至圖3中的各者中的線C-C'截取的橫截面視圖。 圖7至圖42為用於示出製造根據本揭露的一些實施例的半導體裝置的方法的對應於中間步驟的中間結構的圖。 圖43為用於示出根據本揭露的一些其他實施例的半導體裝置的橫截面視圖。 圖44為用於示出根據本揭露的一些另外其他實施例的半導體裝置的橫截面視圖。 圖45為用於示出根據本揭露的一些再其他實施例的半導體裝置的橫截面視圖。 圖46至圖48為用於示出根據本揭露的一些再又其他實施例的半導體裝置的橫截面視圖。
100:基底
105:場絕緣層
130:第一層間絕緣層
140:第二層間絕緣層
150:第一障壁結構
151、161:第一部分
152、162:第二部分
160:第二障壁結構
170:蝕刻終止層
180:第三層間絕緣層
BCA1:第一下部源極/汲極接點
BCA2:第二下部源極/汲極接點
BSD1:第一下部源極/汲極區
BSD2:第二下部源極/汲極區
C-C':線
DR1:第一水平方向
DR2:第二水平方向
DR3:豎直方向
F1:第一主動圖案
F2:第二主動圖案
SL1:第一矽化物層
SL2:第二矽化物層
TV1:第一穿孔
TV2:第二穿孔
UCA1:第一上部源極/汲極接點
UCA2:第二上部源極/汲極接點
USD1:第一上部源極/汲極區
USD2:第二上部源極/汲極區
V1:第一通孔
V2:第二通孔

Claims (10)

  1. 一種半導體裝置，包括： 基底； 主動圖案，安置於所述基底上且在第一水平方向上延伸； 閘極電極，安置於所述主動圖案上且在不同於所述第一水平方向的第二水平方向上延伸； 下部源極/汲極區，安置於所述主動圖案上及所述閘極電極的至少一側上； 上部源極/汲極區，在豎直方向上與所述下部源極/汲極區間隔開； 下部源極/汲極接點，安置於所述下部源極/汲極區與所述上部源極/汲極區之間且連接至所述下部源極/汲極區； 上部源極/汲極接點，安置於所述上部源極/汲極區上且連接至所述上部源極/汲極區； 層間絕緣層，環繞所述上部源極/汲極區； 穿孔，安置於所述上部源極/汲極區在所述第二水平方向上的兩個相對側壁中的一者上且在所述豎直方向上延伸穿過所述層間絕緣層，所述穿孔在所述第二水平方向上與所述上部源極/汲極區及所述上部源極/汲極接點中的各者間隔開，所述穿孔連接至所述下部源極/汲極接點；以及 障壁結構，安置於所述上部源極/汲極區在所述第二水平方向上的所述兩個相對側壁中的兩者上，所述障壁結構與所述上部源極/汲極區接觸，且所述障壁結構在所述第二水平方向上與所述穿孔間隔開。
  2. 如請求項1所述的半導體裝置，其中所述障壁結構包含：第一部分，與所述上部源極/汲極區的第一側壁接觸；以及 第二部分，與所述上部源極/汲極區的第二側壁接觸，所述第二側壁在所述第二水平方向上與所述上部源極/汲極區的所述第一側壁相對。
  3. 如請求項1所述的半導體裝置，其中所述障壁結構在所述豎直方向上與所述下部源極/汲極接點間隔開。
  4. 如請求項1所述的半導體裝置，其中所述障壁結構與所述上部源極/汲極接點在所述第二水平方向上的所述兩個相對側壁中的兩者接觸。
  5. 如請求項1所述的半導體裝置，其中所述障壁結構的頂部表面與所述層間絕緣層的頂部表面共面。
  6. 如請求項1所述的半導體裝置，其中所述障壁結構的頂部表面低於所述上部源極/汲極接點的頂部表面，且 其中定位於所述障壁結構的所述頂部表面上的所述上部源極/汲極接點的部分在所述第二水平方向上的兩個相對側壁中的各者與所述層間絕緣層接觸。
  7. 一種半導體裝置，包括： 基底； 主動圖案，安置於所述基底上且在第一水平方向上延伸； 閘極電極，安置於所述主動圖案上且在不同於所述第一水平方向的第二水平方向上延伸； 下部源極/汲極區，安置於所述主動圖案上及所述閘極電極的至少一側上； 上部源極/汲極區，在豎直方向上與所述下部源極/汲極區間隔開； 下部源極/汲極接點，安置於所述下部源極/汲極區與所述上部源極/汲極區之間且連接至所述下部源極/汲極區； 穿孔，在所述第二水平方向上與所述上部源極/汲極區間隔開且連接至所述下部源極/汲極接點；以及 障壁結構，安置於所述上部源極/汲極區在所述第二水平方向上的兩個相對側壁中的各者上，所述障壁結構與所述上部源極/汲極區接觸，所述障壁結構在所述第二水平方向上與所述穿孔間隔開，所述障壁結構在所述豎直方向上與所述下部源極/汲極接點交疊， 其中所述障壁結構包含： 第一部分，與所述上部源極/汲極區的第一側壁接觸；以及 第二部分，與所述上部源極/汲極區的第二側壁接觸，所述第二側壁在所述第二水平方向上與所述上部源極/汲極區的所述第一側壁相對，所述第二部分在所述第二水平方向上與所述第一部分間隔開。
  8. 如請求項7所述的半導體裝置，更包括安置於所述上部源極/汲極區上且連接至所述上部源極/汲極區的上部源極/汲極接點，所述上部源極/汲極接點安置於所述障壁結構的所述第一部分與所述障壁結構的所述第二部分之間。
  9. 如請求項7所述的半導體裝置，其中所述障壁結構的頂部表面與所述穿孔的頂部表面共面。
  10. 如請求項7所述的半導體裝置，更包括： 多個下部奈米片，堆疊於所述主動圖案上以在所述豎直方向上彼此間隔開； 隔離層，安置於所述多個下部奈米片上，所述隔離層與所述下部源極/汲極接點在所述第一水平方向上的兩個相對側壁中的各者接觸；以及 多個上部奈米片，堆疊於所述隔離層上以在所述豎直方向上彼此間隔開， 其中所述閘極電極環繞所述多個下部奈米片、所述隔離層以及所述多個上部奈米片中的各者。
TW112130560A 2022-11-01 2023-08-15 半導體裝置 TW202420600A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0143716 2022-11-01
KR1020220143716A KR20240061871A (ko) 2022-11-01 2022-11-01 반도체 장치

Publications (1)

Publication Number Publication Date
TW202420600A true TW202420600A (zh) 2024-05-16

Family

ID=90834402

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112130560A TW202420600A (zh) 2022-11-01 2023-08-15 半導體裝置

Country Status (4)

Country Link
US (1) US20240145560A1 (zh)
KR (1) KR20240061871A (zh)
CN (1) CN117995879A (zh)
TW (1) TW202420600A (zh)

Also Published As

Publication number Publication date
KR20240061871A (ko) 2024-05-08
US20240145560A1 (en) 2024-05-02
CN117995879A (zh) 2024-05-07

Similar Documents

Publication Publication Date Title
KR20220124426A (ko) 반도체 장치 및 이의 제조 방법
KR20220096442A (ko) 반도체 장치
TW202243264A (zh) 半導體裝置
KR20220147293A (ko) 반도체 장치
KR20230007702A (ko) 반도체 장치
TW202420600A (zh) 半導體裝置
US20230378264A1 (en) Semiconductor device
US20240128264A1 (en) Semiconductor devices
US20230352523A1 (en) Semiconductor device
US20240120400A1 (en) Semiconductor device
US20240339540A1 (en) Semiconductor device
US20240222468A1 (en) Method for fabricating semiconductor device
US20240128332A1 (en) Semiconductor devices
US20240339379A1 (en) Semiconductor device
US20230402382A1 (en) Semiconductor device
EP4276893A2 (en) Semiconductor device
US20220302109A1 (en) Semiconductor device and method for fabricating the same
US20240063262A1 (en) Semiconductor device
EP4293712A2 (en) Semiconductor device
US20240038840A1 (en) Semiconductor device
KR20240050236A (ko) 반도체 장치
KR20240020393A (ko) 반도체 장치
TW202408014A (zh) 半導體元件
KR20240149630A (ko) 반도체 장치
KR20240150180A (ko) 반도체 장치