TW202420554A - 調變裝置 - Google Patents
調變裝置 Download PDFInfo
- Publication number
- TW202420554A TW202420554A TW112127472A TW112127472A TW202420554A TW 202420554 A TW202420554 A TW 202420554A TW 112127472 A TW112127472 A TW 112127472A TW 112127472 A TW112127472 A TW 112127472A TW 202420554 A TW202420554 A TW 202420554A
- Authority
- TW
- Taiwan
- Prior art keywords
- frame
- electrodes
- modulation device
- conductive pattern
- conductive
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 130
- 239000000463 material Substances 0.000 description 24
- 238000010586 diagram Methods 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 13
- 238000005520 cutting process Methods 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000000149 penetrating effect Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- -1 element Substances 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
一種調變裝置,包括基板、靜電放電保護元件、電子元件以及驅動元件。基板具有主動區。靜電放電保護元件設置在主動區的周邊。電子元件設置在主動區中。驅動元件與電子元件電性連接。
Description
本發明是有關於一種調變裝置。
調變裝置中的電子元件在製造期間乃至後續運送的過程中都可能遭受到靜電放電(Electro Static Discharge,ESD)的破壞。因此,需要設置靜電放電保護元件,以降低靜電放電對於電子元件的破壞。
本揭露提供一種調變裝置,其可降低靜電放電對於電子元件的破壞。
在本揭露的一實施例中,調變裝置包括基板、靜電放電保護元件、電子元件以及驅動元件。基板具有主動區。靜電放電保護元件設置在主動區的周邊。電子元件設置在主動區中。驅動元件與電子元件電性連接。
在本揭露的另一實施例中,調變裝置包括基板、靜電放電保護元件以及電子元件。基板具有主動區。靜電放電保護元件設置在基板上且包括第一導電層、第二導電層、絕緣層以及半導體層。電子元件設置在主動區中。
為讓本揭露的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
現將詳細地參考本發明的示範性實施例,示範性實施例的實例說明於附圖中。只要有可能,相同元件符號在圖式和描述中用來表示相同或相似部分。
本揭露通篇說明書與所附的申請專利範圍中會使用某些詞彙來指稱特定元件。所屬技術領域中具有通常知識者應理解,電子裝置製造商可能會以不同的名稱來指稱相同的元件。本文並不意在區分那些功能相同但名稱不同的元件。在下文說明書與申請專利範圍中,“含有”與“包含”等詞為開放式詞語,因此其應被解釋為“含有但不限定為…”之意。
本文中所提到的方向用語,例如:“上”、“下”、“前”、“後”、“左”、“右”等,僅是參考附圖的方向。因此,使用的方向用語是用來說明,而並非用來限制本揭露。在附圖中,各圖式繪示的是特定實施例中所使用的方法、結構及/或材料的通常性特徵。然而,這些圖式不應被解釋為界定或限制由這些實施例所涵蓋的範圍或性質。舉例來說,為了清楚起見,各膜層、區域及/或結構的相對尺寸、厚度及位置可能縮小或放大。
本揭露中所敘述之一結構(或層別、元件、基材)位於另一結構(或層別、元件、基材)之上/上方,可以指二結構相鄰且直接連接,或是可以指二結構相鄰而非直接連接。非直接連接是指二結構之間具有至少一中介結構(或中介層別、中介元件、中介基材、中介間隔),一結構的下側表面相鄰或直接連接於中介結構的上側表面,另一結構的上側表面相鄰或直接連接於中介結構的下側表面。而中介結構可以是單層或多層的實體結構或非實體結構所組成,並無限制。在本揭露中,當某結構設置在其它結構“上”時,有可能是指某結構“直接”在其它結構上,或指某結構“間接”在其它結構上,即某結構和其它結構間還夾設有至少一結構。
術語“大約”、“等於”、“相等”或“相同”、“實質上”或“大致上”一般解釋為在所給定的值或範圍的20%以內,或解釋為在所給定的值或範圍的10%、5%、3%、2%、1%或0.5%以內。此外,用語“範圍為第一數值至第二數值”、“範圍介於第一數值至第二數值之間”表示所述範圍包含第一數值、第二數值以及它們之間的其它數值。
說明書與申請專利範圍中所使用的序數例如“第一”、“第二”等之用詞用以修飾元件,其本身並不意含及代表該(或該些)元件有任何之前的序數,也不代表某一元件與另一元件的順序、或是製造方法上的順序,該些序數的使用僅用來使具有某命名的元件得以和另一具有相同命名的元件能作出清楚區分。申請專利範圍與說明書中可不使用相同用詞,據此,說明書中的第一構件在申請專利範圍中可能為第二構件。
本揭露中所敘述之電性連接或耦接,皆可以指直接連接或間接連接,於直接連接的情況下,兩電路上元件的端點直接連接或以一導體線段互相連接,而於間接連接的情況下,兩電路上元件的端點之間具有開關、二極體、電容、電感、電阻、其他適合的元件、或上述元件的組合,但不限於此。
在本揭露中,厚度、長度與寬度的量測方式可以是採用光學顯微鏡(Optical Microscope,OM)量測而得,厚度或寬度則可以由電子顯微鏡中的剖面影像量測而得,但不以此為限。另外,任兩個用來比較的數值或方向,可存在著一定的誤差。另外,本揭露中所提到的術語“等於”、“相等”、“相同”、“實質上”或“大致上”通常代表落在給定數值或範圍的10%範圍內。此外,用語“給定範圍為第一數值至第二數值”、“給定範圍落在第一數值至第二數值的範圍內”或“給定範圍介於第一數值至第二數值之間”表示所述給定範圍包括第一數值、第二數值以及它們之間的其它數值。若第一方向垂直於第二方向,則第一方向與第二方向之間的角度可介於80度至100度之間;若第一方向平行於第二方向,則第一方向與第二方向之間的角度可介於0度至10度之間。
除非另外定義,在此使用的全部用語(包含技術及科學用語)具有與本揭露所屬技術領域中具有通常知識者通常理解的相同涵義。能理解的是,這些用語例如在通常使用的字典中定義用語,應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思,而不應以一理想化或過度正式的方式解讀,除非在本揭露實施例有特別定義。
本揭露的調變裝置可包括通訊裝置、天線裝置、感測裝置、發光裝置,但不以此為限。調變裝置可包括可彎折或可撓式裝置。天線裝置可例如是相位調變天線或液晶天線,但不以此為限。天線裝置可例如包括天線拼接裝置,但不以此為限。需注意的是,調變裝置可為前述之任意排列組合,但不以此為限。此外,調變裝置的外型可為矩形、圓形、多邊形、具有彎曲邊緣的形狀或其他適合的形狀。調變裝置可以具有驅動系統、控制系統、光源系統…等週邊系統,但本揭露不以此為限。感測裝置可包括相機或紅外線感測器(infrared sensor)或指紋感測器等,本揭露並不以此為限。在一些實施例中,感測裝置還可包括閃光燈、紅外光(infrared,IR)光源、其他感測器、電子元件、或上述組合,但不限於此。
須知悉的是,以下所舉實施例可以在不脫離本揭露的精神下,可將數個不同實施例中的特徵進行替換、重組、混合以完成其他實施例。各實施例間特徵只要不違背發明精神或相衝突,均可任意混合搭配使用。
圖1A以及圖1B分別是根據本揭露的一個實施例的一種調變裝置在完成前後的俯視示意圖。圖2是一個俯視示意圖,繪示出靜電放電保護元件的多種設置位置。圖3至圖10是多個俯視示意圖,分別繪示出靜電放電保護元件的多種實施方式。圖11以及圖12是多個俯視示意圖,分別繪示出靜電放電保護元件與主動區的兩種相對設置關係。圖13是根據本揭露的另一個實施例的一種調變裝置的俯視示意圖。圖14是圖13中靜電放電保護元件的一種局部剖面示意圖。圖15是一個俯視示意圖,繪示出靜電放電保護元件的一種設置位置。圖16是靜電放電保護元件的一種電路符號的示意圖。圖17是圖16的靜電放電保護元件的一種局部剖面示意圖。
請先參照圖1B,調變裝置1可包括基板10、靜電放電保護元件11、電子元件12以及驅動元件(如驅動元件13以及驅動元件14)。基板10具有主動區RA。靜電放電保護元件11設置在主動區RA的周邊。電子元件12設置在主動區RA中。驅動元件(如驅動元件13以及驅動元件14)與電子元件12電性連接。
詳細來說,基板10可為硬質基板或可撓基板。基板10的材料例如包括玻璃、石英、陶瓷、藍寶石或塑膠等,但不以此為限。塑膠可包括聚碳酸酯(polycarbonate,PC)、聚醯亞胺(polyimide,PI)、聚丙烯(polypropylene,PP)、聚對苯二甲酸乙二酯(polyethylene terephthalate,PET)、其他合適的可撓材料或前述材料的組合,但不以此為限。此外,基板10的透光率不加以限制,也就是說,基板10可為透光基板、半透光基板或不透光基板。
基板10的主動區RA可用以設置電子元件12。在一些實施例中,調變裝置1可包括多個電子元件12。多個電子元件12可陣列排列在主動區RA中。多個電子元件12可包括被動元件、主動元件或上述的組合,例如電容、電阻、電感、二極體、電晶體等,但不以此為限。二極體可包括發光二極體、光電二極體或變容二極體。發光二極體可例如包括有機發光二極體、次毫米發光二極體、微發光二極體或量子點發光二極體,但不以此為限。
除了主動區RA之外,基板10還可具有周邊區RP。周邊區RP可設置在主動區RA的一側或多側。在一些實施例中,如圖1B所示,周邊區RP可環繞主動區RA。為便於識別,圖1B以細虛線標示出主動區RA與周邊區RP的交界B。
基板10的周邊區RP可用以設置驅動元件,如驅動元件13以及驅動元件14。在一些實施例中,如圖1B所示,驅動元件13可為閘極驅動元件,且驅動元件13可透過多條第一訊號線(如閘極線)GL而與多個電子元件12電性連接。具體地,多條第一訊號線GL可從基板10的主動區RA延伸至周邊區RP中,以將多個電子元件12與驅動元件13電性連接。此外,驅動元件14可為源極驅動元件,且驅動元件14可透過多條第二訊號線(如源極線)DL而與多個電子元件12電性連接。具體地,多條第二訊號線DL可從基板10的主動區RA延伸至周邊區RP中,以將多個電子元件12與驅動元件14電性連接。為了便於識別,圖1B以粗實線繪示出多條第一訊號線GL,且以細實線繪示出多條第二訊號線DL。
從俯視圖觀之,多條第一訊號線GL與多條第二訊號線DL彼此相交且可例如通過絕緣層(未繪示)而彼此電性絕緣。舉例來說,多條第一訊號線GL與多條第二訊號線DL可分屬於兩層不同的導電層,且兩層導電層可設置有絕緣層(未繪示),使多條第一訊號線GL與多條第二訊號線DL各自維持獨立的電性。
基板10的周邊區RP還可用以設置靜電放電保護元件11。靜電放電保護元件11可用以在調變裝置1製造期間乃至後續運送的過程中降低靜電放電對於電子元件12的破壞。如圖1A所示,靜電放電保護元件11可包括框形導電圖案110,且框形導電圖案110可環繞主動區RA。在設置驅動元件13以及驅動元件14之前,框形導電圖案110可以是連續而未斷開成間隔排列的多個導電圖案110P(參照圖1B),且框形導電圖案110可電性連接於多條第一訊號線GL以及多條第二訊號線DL,以降低靜電放電對於電子元件12的破壞。
框形導電圖案110可以是直接連接或通過導電貫孔(未繪示)而間接連接於多條第一訊號線GL以及多條第二訊號線DL。在一些實施例中,多條第一訊號線GL、多條第二訊號線DL以及框形導電圖案110可分屬於三層不同的導電層,且任兩層導電層之間可設置有絕緣層(未繪示)。舉例來說,多條第一訊號線GL可屬於第一圖案化導電層,多條第二訊號線DL可屬於第二圖案化導電層,且框形導電圖案110可屬於第三圖案化導電層,其中第一圖案化導電層與第二圖案化導電層之間有第一絕緣層,且第二圖案化導電層與第三圖案化導電層之間有第二絕緣層。在此架構下,多條第一訊號線GL可通過貫穿第一絕緣層以及第二絕緣層的多個導電貫孔(未繪示)與框形導電圖案110電性連接,且多條第二訊號線DL可通過貫穿第二絕緣層多個導電貫孔(未繪示)與框形導電圖案110電性連接。
在另一些實施例中,框形導電圖案110可分成在第一方向D1上延伸的多個部分P1以及在第二方向D2上延伸的多個部分P2,其中在第一方向D1上延伸的多個部分P1可與多條第一訊號線GL屬於同一層導電層(如第一圖案化導電層),而在第二方向D2上延伸的多個部分P2可與多條第二訊號線DL屬於同一層導電層(如第二圖案化導電層),且多個部分P1與多個部分P2可通過貫穿第一絕緣層的多個導電貫孔而彼此電性連接。在此架構下,多條第一訊號線GL可通過貫穿第一絕緣層的多個導電貫孔與至少一個部分P2電性連接,且多條第二訊號線DL可通過貫穿第一絕緣層的多個導電貫孔與至少一個部分P1電性連接。
在又一些實施例中,框形導電圖案110可分成在第一方向D1上延伸的多個部分P1以及在第二方向D2上延伸的多個部分P2,其中在第一方向D1上延伸的多個部分P1可與多條第二訊號線DL屬於同一層導電層(如第二圖案化導電層),而在第二方向D2上延伸的多個部分P2可與多條第一訊號線GL屬於同一層導電層(如第一圖案化導電層),且多個部分P1與多個部分P2可通過貫穿第一絕緣層的多個導電貫孔而彼此電性連接。在此架構下,多條第一訊號線GL可與至少一個部分P2直接連接,且多條第二訊號線DL可與至少一個部分P1直接連接。
另一方面,在設置驅動元件13以及驅動元件14之後,如圖1B所示,框形導電圖案110可由多個導電圖案110P間隔排列而成。具體地,可通過雷射、蝕刻或其他圖案化製程將框形導電圖案110斷開成彼此分離的多個導電圖案110P,其中每一條第一訊號線GL與對應的一個導電圖案110P電性連接,且每一條第二訊號線DL與對應的一個導電圖案110P電性連接,以利獨立地控制每一條訊號線(包括多條第一訊號線GL以及多條第二訊號線DL)或避免訊號線之間短路問題。應理解,多個導電圖案110P之間的間距或每一個導電圖案110P的長度可視實際需求改變,而不以圖1B所示的為限。
在本實施例中,導電層以及絕緣層等(如多條第一訊號線GL、多條第二訊號線DL、靜電放電保護元件11以及設置在多個圖案化導電層之間的絕緣層)例如是直接形成在基板10上,而半導體層或半導體材料則是間接地形成在基板10上。舉例來說,包含有半導體層或半導體材料的元件例如是透過接合製程設置在基板10上。以圖1B為例,若電子元件12為包括半導體層的電晶體或二極體,而驅動元件13以及驅動元件14為包括半導體材料的晶片,則多個電子元件12、驅動元件13以及驅動元件14例如是透過接合製程設置在基板10上,而非直接形成在基板10上。接合製程可包括打線接合(wire bonding)、覆晶接合(flip chip bonding)、板上晶片(chip on board)接合或其他可行的接合製程。在另一些實施例中,當電子元件12為多層導電層與至少一絕緣層交替堆疊所組成的電容元件時,多個電子元件12例如是直接形成在基板10上。
請參照圖2,在一些實施例中,基板10可包括多個主動區RA,且每一個主動區RA內可形成有電子元件陣列(未繪示)。為了降低靜電放電對於電子元件(未繪示)的破壞,可於基板10上設置多種靜電放電保護元件,如靜電放電保護元件11、靜電放電保護元件11A以及靜電放電保護元件11B,但不以此為限。
靜電放電保護元件11例如環繞單個主動區RA且位於主動區RA與切割道CL之間。切割道CL為後續單體化(singulation)製程時刀具或雷射切割的路徑,基板10在單體化製程後可分割出多個如圖1A所示的單元U。接著,可對每一個單元U中的框形導電圖案110進行圖案化製程,以形成如圖1B所示的多個導電圖案110P,並設置驅動元件13以及驅動元件14,以形成如圖1A所示的調變裝置1。
靜電放電保護元件11A例如環繞多個切割道CL且位於靜電放電保護元件11與靜電放電保護元件11B之間。靜電放電保護元件11B例如環繞多個靜電放電保護元件11A且位於靜電放電保護元件11A與基板10的邊緣之間。如此,靜電放電保護元件11A以及靜電放電保護元件11B會隨著單體化製程(沿切割道CL切割基板10)被移除,使得在單體化製程所分割出的單元U中,不會看到靜電放電保護元件11A以及靜電放電保護元件11B。根據不同的需求,可省略靜電放電保護元件11、靜電放電保護元件11A以及靜電放電保護元件11B中的一個或多個。
圖3至圖10分別繪示出靜電放電保護元件的多種實施方式。圖2中的靜電放電保護元件11、靜電放電保護元件11A以及靜電放電保護元件11B中的任一者可根據圖3至圖10的實施方式改變。
在一些實施例中,如圖3所示,靜電放電保護元件可包括第一框形導電圖案11-1。第一框形導電圖案11-1可由單一導電層形成。導電層的材料可包括金屬或合金,但不以此為限。
在一些實施例中,如圖4所示,除了第一框形導電圖案11-1之外,靜電放電保護元件還可包括第二框形導電圖案11-2,且第二框形導電圖案11-2與第一框形導電圖案11-1重疊,例如第二框形導電圖案11-2在第三方向D3上與第一框形導電圖案11-1至少部分重疊。為便於識別,圖4中示意性繪示出第二框形導電圖案11-2的線寬小於第一框形導電圖案11-1的線寬,然而,本揭露不以此為限。第二框形導電圖案11-2的線寬可等於或大於第一框形導電圖案11-1的線寬。
第一框形導電圖案11-1與第二框形導電圖案11-2可分別由兩層導電層形成,且兩層導電層可由絕緣層(未繪示)隔開。兩層導電層的材料可包括金屬、合金或上述的組合,但不以此為限。此外,兩層導電層的材料可相同或不同。在一些實施例中,第一框形導電圖案11-1與第二框形導電圖案11-2可通過貫穿絕緣層的導電貫孔而電性連接。藉由將兩層導電層電性連接,使兩層導電層等電位,可改善因存在電位差而導致電位高的一方往電位低的一方放電的問題。
在一些實施例中,如圖5所示,除了第一框形導電圖案11-1之外,靜電放電保護元件還可包括第二框形導電圖案11-2,其中第二框形導電圖案11-2環繞主動區(未繪示於圖5,可參照圖2)且位於第一框形導電圖案11-1與主動區之間。為便於識別,圖5中示意性繪示出第二框形導電圖案11-2的線寬小於第一框形導電圖案11-1的線寬,然而,本揭露不以此為限。第二框形導電圖案11-2的線寬可等於或大於第一框形導電圖案11-1的線寬。
第一框形導電圖案11-1與第二框形導電圖案11-2可由單一導電層形成或分別由兩層導電層形成。若由兩層導電層形成,兩層導電層的材料可相同或不同。
在一些實施例中,如圖6所示,靜電放電保護元件可包括多個第一導電圖案110P1、多個第二導電圖案110P2以及多個導電貫孔V,其中多個第一導電圖案110P1以及多個第二導電圖案110P2交替地圍成一個環繞主動區(未繪示於圖6,可參照圖2)的框形圖案,且多個第一導電圖案110P1以及多個第二導電圖案110P2通過多個導電貫孔V彼此電性連接。圖6中示意性繪示出第二導電圖案110P2的線寬等於第一導電圖案110P1的線寬,然而,本揭露不以此為限。第二導電圖案110P2的線寬可小於或大於第一導電圖案110P1的線寬。
多個第一導電圖案110P1與多個第二導電圖案110P2可分別由兩層導電層形成,且兩層導電層可由絕緣層(未繪示)隔開。兩層導電層的材料可包括金屬、合金或上述的組合,但不以此為限。此外,兩層導電層的材料可相同或不同。在一些實施例中,多個第一導電圖案110P1與多個第二導電圖案110P2可通過貫穿絕緣層的導電貫孔V而電性連接。藉由將兩層導電層電性連接,使兩層導電層等電位,可改善因存在電位差而導致電位高的一方往電位低的一方放電的問題。
在一些實施例中,如圖7所示,第一框形導電圖案11-1可由多個導電圖案110P3間隔排列而成,且多個導電圖案110P3中的每一個具有兩個相對的尖狀末端T。藉由將相鄰兩個導電圖案110P3的尖狀末端T相對設置,有助於尖端放電,將累積電荷釋放,而能夠降低靜電放電對於電子元件(未繪示於圖7)的傷害。
在一些實施例中,如圖8所示,第一框形導電圖案11-1以及第二框形導電圖案11-2中的每一個可由多個導電圖案(如多個導電圖案110P3以及多個導電圖案110P4)間隔排列而成,多個導電圖案(如多個導電圖案110P3以及多個導電圖案110P4)中的每一個具有兩個相對的尖狀末端T,且第二框形導電圖案11-2的多個導電圖案110P4分別重疊於第一框形導電圖案11-1的多個導電圖案110P3。
在一些實施例中,如圖9以及圖10所示,第二框形導電圖案11-2可環繞主動區(未繪示於圖9,可參照圖2)且位於第一框形導電圖案11-2與主動區之間,其中第一框形導電圖案11-1以及第二框形導電圖案11-2中的每一個可由多個導電圖案(如多個導電圖案110P3以及多個導電圖案110P4)間隔排列而成,多個導電圖案(如多個導電圖案110P3以及多個導電圖案110P4)中的每一個具有兩個相對的尖狀末端T。多個導電圖案110P3以及多個導電圖案110P4可為平行排列(如圖9所示)或是交錯排列(如圖10所示)。
儘管上述實施例的靜電放電保護元件以框形導電圖案舉例說明,但本揭露不以此為限。如圖11所示,靜電放電保護元件(如靜電放電保護元件11C以及靜電放電保護元件11D)可為短路條。
利用靜電放電保護元件11C將多條第一訊號線GL電性連接,且利用靜電放電保護元件11D將多條第二訊號線DL電性連接,可在沿切割道CL切割基板10之前以及在基板10上設置驅動元件13以及驅動元件14之前提供靜電放電保護(例如宣洩累積電荷),降低靜電放電對於電子元件12的破壞。
在一些實施例中,靜電放電保護元件11C與多條第一訊號線GL可屬於同一個圖案化導電層(如第一圖案化導電層),且靜電放電保護元件11D與多條第二訊號線DL可屬於同一個圖案化金屬層(如第二圖案化導電層),以簡化製作工序。
在一些實施例中,如圖11所示,靜電放電保護元件11C以及靜電放電保護元件11D可設置在切割道CL之外,在此架構下,多條第一訊號線GL延伸穿過驅動元件13設置區域以及切割道CL邊緣以與靜電放電保護元件11C電性連接,且多條第二訊號線DL延伸穿過驅動元件14設置區域以及切割道CL邊緣以與靜電放電保護元件11D電性連接。靜電放電保護元件11C以及靜電放電保護元件11D會隨著單體化製程(沿切割道CL切割基板10)被移除,而有助於縮減周邊區RP的面積。此外,每一條第一訊號線GL的至少一末端與經裁切之基板10的至少一個邊緣切齊,且每一條第二訊號線DL的至少一末端與經裁切之基板10的至少另一個邊緣切齊。
在一些實施例中,如圖12所示,靜電放電保護元件11E可環繞切割道CL,其中靜電放電保護元件11E可不與多條第一訊號線GL以及多條第二訊號線DL同層,例如靜電放電保護元件11E可屬於第三圖案化導電層,且靜電放電保護元件11E可通過導電貫孔(未繪示)而電性連接至多條第一訊號線GL以及多條第二訊號線DL。
利用靜電放電保護元件11E將多條第一訊號線GL以及多條第二訊號線DL電性連接,可在沿切割道CL切割基板10之前以及在基板10上設置驅動元件13以及驅動元件14之前提供靜電放電保護(例如宣洩累積電荷),降低靜電放電對於電子元件12的破壞。靜電放電保護元件11E會隨著單體化製程(沿切割道CL切割基板10)被移除,而有助於縮減周邊區RP的面積。此外,每一條第一訊號線GL的至少一末端與經裁切之基板10的至少一個邊緣切齊,且每一條第二訊號線DL的至少一末端與經裁切之基板10的至少另一個邊緣切齊。
請參照圖13以及圖14,調變裝置1F可包括基板10、靜電放電保護元件11F以及電子元件12。基板10具有主動區RA。靜電放電保護元件11F設置在基板10上且包括第一導電層111、第二導電層112、絕緣層113以及半導體層114。電子元件12設置在主動區RA中。
詳細來說,在本實施例中,靜電放電保護元件11F例如以二極體方式作為靜電放電防護,其中調變裝置1F可包括多個靜電放電保護元件11F,且多個靜電放電保護元件11F可環繞主動區RA,以保護位於主動區RA中的多個電子元件12。此外,靜電放電保護元件11F中的半導體層114例如直接形成(如沉積)在基板10上。在一些實施例中,如圖14所示,半導體層114、絕緣層113、第一導電層111以及第二導電層112可依序設置在基板10上。此外,調變裝置1F還可包括設置在基板10與半導體層114之間的緩衝層15以及設置在第一導電層111與第二導電層112之間的絕緣層16,但不以此為限。應理解,圖14只是示意性繪示出靜電放電保護元件11F的其中一種疊構,但靜電放電保護元件11F的疊構可根據實際需求改變,且調變裝置1F可根據實際需求而增加或減少一個或多個膜層。
詳細來說,緩衝層15設置在基板10上。緩衝層15的材料可包括無機材料,如氧化矽、氮化矽或上述的組合,但不以此為限。
半導體層114設置在緩衝層15上。半導電層114的材料可包括氧化物半導體材料,如,銦鎵鋅氧化物(Indium Gallium Zinc Oxide,IGZO),但不以此為限。在其他實施例中,半導電層114的材料可包括非晶矽(amorphous silicon)、多晶矽(polysilicon)或金屬氧化物。半導電層114例如為圖案化半導電層且可包括多個半導體圖案114P。每一個半導體圖案114P可包括第一區R1、第二區R2以及第三區R3,其中第三區R3位於第一區R1以及第二區R2之間。
絕緣層113設置在緩衝層15以及半導體層114上。絕緣層113的材料可包括無機材料,如氧化矽、氮化矽或上述的組合,但不以此為限。
第一導電層111設置在絕緣層113上。第一導電層111的材料可包括金屬或金屬疊層,如鋁、鉬或鈦/鋁/鈦,但不以此為限。第一導電層111可為圖案化導電層,且第一導電層111可包括多個第一電極E1、多條第一訊號線GL(參照圖13)以及其他線路(未繪示),但不以此為限。多個第一電極E1在第三方向D3上分別重疊於多個第三區R3。
絕緣層16設置在絕緣層113以及第一導電層111上。絕緣層16的材料可包括有機材料、無機材料或上述的組合。有機材料例如包括聚甲基丙烯酸甲酯(PMMA)、環氧樹脂(epoxy)、丙烯酸類樹脂(acrylic-based resin)、矽膠(silicone)、聚醯亞胺聚合物(polyimide polymer)或上述的組合,但不以此為限。無機材料例如包括氧化矽或氮化矽,但不以此為限。
第二導電層112設置在絕緣層16上。第二導電層112的材料可包括金屬或金屬疊層,如鋁、鉬或鈦/鋁/鈦,但不以此為限。第二導電層112可為圖案化導電層,且第二導電層112可包括多個第二電極E2、多個第三電極E3、多條第二訊號線DL(參照圖13)以及其他線路(未繪示),但不以此為限。每一個第二電極E2可貫穿絕緣層16以及絕緣層113而與對應的一個第一區R2電性連接,且每一個第二電極E2還可貫穿絕緣層16而與對應的一個第一電極E1電性連接。此外,第三電極E3可貫穿絕緣層16以及絕緣層113而與對應的一個第二區R2電性連接。
每一個靜電放電保護元件11F例如包括兩個半導體圖案114P、兩個第一電極E1、兩個第二電極E2以及兩個第三電極E3,其中兩個第一電極E1彼此電性連接,且兩個第一電極E1還分別與兩個第二電極E2電性連接。在一些實施例中,兩個第三電極E3中的一個可電性連接至訊號線(如圖13所示的第一訊號線GL或第二訊號線DL)或電源線(未繪示)。在一些實施例中,兩個第三電極E3中的另一個可電性連接至接地線(未繪示)、共用電極線ML(如圖13所示)、訊號線(如圖13所示的第一訊號線GL或第二訊號線DL)或電源線(未繪示)。舉例來說,當兩個第三電極E3中的一個電性連接至訊號線或電源線時,兩個第三電極E3中的另一個可電性連接至接地線或共用電極線ML,或者兩個第三電極E3中的另一個可電性連接至另一訊號線或另一電源線。
由於第二電極E2與第一電極E1電性連接,通過使第三電極E3的電位小於第一電極E1的電位,可降低靜電電流從第三電極E3流到第二電極E2的機率,進而能夠降低靜電電流經由與第二電極E2所電性連接的訊號線或電源線流向電子元件12(參照圖13)的機率,據此提供靜電放電保護的效果。
在一些實施例中,如圖15所示,可在切割道CL的相對兩側分別設置兩個靜電放電保護元件11F,且兩個靜電放電保護元件11F可通過兩條導線17並聯在一起。在一些實施例中,可將兩條導線17浮置,來提供靜電放電保護的效果。
在一些實施例中,如圖16以及圖17所示,每一個靜電放電保護元件11G例如包括兩個半導體圖案114P、兩個第一電極E1、兩個第二電極E2以及兩個第三電極E3,其中兩個第一電極E1分別與兩個第二電極E2電性連接,且兩個第一電極E1中的一個(如圖17中右邊的第一電極E1)還與兩個第三電極E3中的一個(如圖17中左邊的第三電極E3)電性連接。在一些實施例中,兩個第一電極E1中的另一個(如圖17中左邊的第一電極E1)電性連接至低電位VL,兩個第一電極E1中的一個(如圖17中右邊的第一電極E1)電性連接至訊號線(如圖13所示的第一訊號線GL或第二訊號線DL)或電源線,且兩個第三電極E3中的另一個(如圖17中右邊的第三電極E3,即未與第一電極E1電性連接的第三電極E3)電性連接至高電位VH。
通過上述設計,可降低靜電電流從第三電極E3流到第二電極E2的機率,進而能夠降低靜電電流經由與第二電極E2(如圖17中右邊的第二電極E2)所電性連接的訊號線或電源線流向電子元件12(參照圖13)的機率,據此提供靜電放電保護的效果。
綜上所述,在本揭露的實施例中,通過設置靜電放電保護元件,以降低靜電放電對於電子元件的破壞。
以上各實施例僅用以說明本揭露的技術方案,而非對其限制;儘管參照前述各實施例對本揭露進行了詳細的說明,所屬技術領域中具有通常知識者應當理解:其依然可以對前述各實施例所記載的技術方案進行修改,或者對其中部分或者全部技術特徵進行等同替換;而這些修改或者替換,並不使相應技術方案的本質脫離本揭露各實施例技術方案的範圍。
雖然本揭露的實施例及其優點已揭露如上,但應該瞭解的是,任何所屬技術領域中具有通常知識者,在不脫離本揭露之精神和範圍內,當可作更動、替代與潤飾,且各實施例間的特徵可任意互相混合替換而成其他新實施例。此外,本揭露之保護範圍並未局限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟,任何所屬技術領域中具有通常知識者可從本揭露揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟,只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露使用。因此,本揭露的保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外,每一請求項構成個別的實施例,且本揭露之保護範圍也包括各個請求項及實施例的組合。本揭露之保護範圍當視隨附之申請專利範圍所界定者為准。
1、1F:調變裝置
10:基板
11、11A、11B、11C、11D、11E、11F、11G:靜電放電保護元件
11-1:第一框形導電圖案
11-2:第二框形導電圖案
12:電子元件
13、14:驅動元件
15:緩衝層
16、113:絕緣層
17:導線
110:框形導電圖案
110P、110P3、110P4:導電圖案
110P1:第一導電圖案
110P2:第二導電圖案
111:第一導電層
112:第二導電層
114:半導體層
114P:半導體圖案
B:交界
CL:切割道
D1:第一方向
D2:第二方向
D3:第三方向
DL:第二訊號線
E1:第一電極
E2:第二電極
E3:第三電極
GL:第一訊號線
ML:共用電極線
P1、P2:部分
R1:第一區
R2:第二區
R3:第三區
RA:主動區
RP:周邊區
T:尖狀末端
U:單元
V:導電貫孔
VH:高電位
VL:低電位
圖1A以及圖1B分別是根據本揭露的一個實施例的一種調變裝置在完成前後的俯視示意圖。
圖2是一個俯視示意圖,繪示出靜電放電保護元件的多種設置位置。
圖3至圖10是多個俯視示意圖,分別繪示出靜電放電保護元件的多種實施方式。
圖11以及圖12是多個俯視示意圖,分別繪示出靜電放電保護元件與主動區的兩種相對設置關係。
圖13是根據本揭露的另一個實施例的一種調變裝置的俯視示意圖。
圖14是圖13中靜電放電保護元件的一種局部剖面示意圖。
圖15是一個俯視示意圖,繪示出靜電放電保護元件的一種設置位置。
圖16是靜電放電保護元件的一種電路符號的示意圖。
圖17是圖16的靜電放電保護元件的一種局部剖面示意圖。
1:調變裝置
10:基板
11:靜電放電保護元件
12:電子元件
13、14:驅動元件
110:框形導電圖案
110P:導電圖案
B:交界
D1:第一方向
D2:第二方向
D3:第三方向
DL:第二訊號線
GL:第一訊號線
RA:主動區
RP:周邊區
Claims (15)
- 一種調變裝置,包括: 基板,具有主動區; 靜電放電保護元件,設置在所述主動區的周邊; 電子元件,設置在所述主動區中;以及 驅動元件,與所述電子元件電性連接。
- 如請求項1所述的調變裝置,其中所述電子元件包括電容。
- 如請求項1所述的調變裝置,其中所述靜電放電保護元件包括第一框形導電圖案,且所述第一框形導電圖案環繞所述主動區。
- 如請求項3所述的調變裝置,其中所述第一框形導電圖案由多個導電圖案間隔排列而成,且所述多個導電圖案中的每一個具有兩個相對的尖狀末端。
- 如請求項3所述的調變裝置,其中所述靜電放電保護元件還包括第二框形導電圖案,且所述第二框形導電圖案與所述第一框形導電圖案重疊。
- 如請求項5所述的調變裝置,其中所述第一框形導電圖案以及所述第二框形導電圖案中的每一個由多個導電圖案間隔排列而成,所述多個導電圖案中的每一個具有兩個相對的尖狀末端,且所述第二框形導電圖案的所述多個導電圖案分別重疊於所述第一框形導電圖案的所述多個導電圖案。
- 如請求項3所述的調變裝置,其中所述靜電放電保護元件還包括第二框形導電圖案,其中所述第二框形導電圖案環繞所述主動區且位於所述第一框形導電圖案與所述主動區之間。
- 如請求項7所述的調變裝置,其中所述第一框形導電圖案以及所述第二框形導電圖案中的每一個由多個導電圖案間隔排列而成,且所述多個導電圖案中的每一個具有兩個相對的尖狀末端。
- 如請求項1所述的調變裝置,其中所述靜電放電保護元件包括多個第一導電圖案、多個第二導電圖案以及多個導電貫孔,其中所述多個第一導電圖案以及所述多個第二導電圖案交替地圍成一個環繞所述主動區的框形圖案,且所述多個第一導電圖案以及所述多個第二導電圖案通過所述多個導電貫孔彼此電性連接。
- 如請求項1所述的調變裝置,其中所述電子元件以及所述驅動元件是透過接合製程設置在所述基板上。
- 一種調變裝置,包括: 基板,具有主動區; 靜電放電保護元件,設置在所述基板上且包括第一導電層、第二導電層、絕緣層以及半導體層;以及 電子元件,設置在所述主動區中。
- 如請求項11所述的調變裝置,其中所述第一導電層包括兩個第一電極,所述第二導電層包括兩個第二電極以及兩個第三電極,所述兩個第二電極分別與所述兩個第一電極電性連接。
- 如請求項12所述的調變裝置,其中所述兩個第三電極中的一個電性連接至訊號線或電源線。
- 如請求項12所述的調變裝置,其中所述兩個第三電極中的另一個電性連接至接地線、共用電極線、訊號線或電源線。
- 如請求項11所述的調變裝置,其中所述第一導電層包括兩個第一電極,所述第二導電層包括兩個第二電極以及兩個第三電極,所述兩個第二電極分別與所述兩個第一電極電性連接,且所述兩個第一電極中的一個還與所述兩個第三電極中的一個電性連接,其中: 所述兩個第一電極中的另一個電性連接至低電位,所述兩個第一電極中的所述一個電性連接至訊號線或電源線,且所述兩個第三電極中的另一個電性連接至高電位。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202263420689P | 2022-10-31 | 2022-10-31 | |
US63/420,689 | 2022-10-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202420554A true TW202420554A (zh) | 2024-05-16 |
Family
ID=90790997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW112127472A TW202420554A (zh) | 2022-10-31 | 2023-07-24 | 調變裝置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240145461A1 (zh) |
CN (1) | CN117954442A (zh) |
TW (1) | TW202420554A (zh) |
-
2023
- 2023-07-24 CN CN202310910225.XA patent/CN117954442A/zh active Pending
- 2023-07-24 TW TW112127472A patent/TW202420554A/zh unknown
- 2023-10-04 US US18/480,511 patent/US20240145461A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
CN117954442A (zh) | 2024-04-30 |
US20240145461A1 (en) | 2024-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11251394B2 (en) | Organic light emitting display and method of fabricating the same | |
JP5964807B2 (ja) | フレキシブル有機電界発光装置及びその製造方法 | |
CN116615059A (zh) | 柔性显示装置及其制造方法 | |
KR102612034B1 (ko) | 유연 전자 소자 | |
TWI512582B (zh) | 觸控面板與觸控顯示面板 | |
KR20150016053A (ko) | 가요성 표시 장치 및 그 제조 방법 | |
KR20200133890A (ko) | 표시 장치 및 그 제조 방법 | |
CN113224117A (zh) | 显示装置 | |
JP2018066769A (ja) | 表示装置 | |
TWI830424B (zh) | 電子裝置 | |
WO2021226744A1 (zh) | 显示面板及其制作方法和显示装置及其制作方法 | |
CN114373736A (zh) | 制造电子装置的方法 | |
TW202420554A (zh) | 調變裝置 | |
TWI850779B (zh) | 調制裝置 | |
US20240186476A1 (en) | Electronic devices and manufacturing method thereof | |
US20220406863A1 (en) | Display panel and electronic device | |
US20240051224A1 (en) | Three-dimensional printing device, light control module and operation method of three-dimensional printing device | |
US20230411272A1 (en) | Electronic device and manufacturing method thereof | |
US20230421135A1 (en) | Modulation device | |
US20230131442A1 (en) | Electronic device | |
US11527555B2 (en) | Driving substrate and electronic device with a thin film transistor that is divided into multiple active blocks | |
US20230352595A1 (en) | Electronic device and manufacturing method of electronic device | |
TW202425279A (zh) | 天線裝置 | |
EP4220289A1 (en) | Modulation device | |
TW202433155A (zh) | 電子裝置 |