TW202418557A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202418557A
TW202418557A TW112138575A TW112138575A TW202418557A TW 202418557 A TW202418557 A TW 202418557A TW 112138575 A TW112138575 A TW 112138575A TW 112138575 A TW112138575 A TW 112138575A TW 202418557 A TW202418557 A TW 202418557A
Authority
TW
Taiwan
Prior art keywords
pattern
source
drain
silicide
contact
Prior art date
Application number
TW112138575A
Other languages
English (en)
Inventor
朴俊起
金成煥
金完敦
柳興碩
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020230021495A external-priority patent/KR20240055608A/ko
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202418557A publication Critical patent/TW202418557A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明提供一種半導體裝置，包含：主動圖案，在第一方向上延伸；多個閘極結構，位於主動圖案上，在第一方向上隔開，且包含在第二方向上延伸的閘極電極；源極/汲極圖案，位於鄰近閘極結構之間；矽化物遮罩圖案，位於源極/汲極圖案上，矽化物遮罩圖案的上部表面低於閘極電極的上部表面；源極/汲極觸點，位於源極/汲極圖案上，連接至源極/汲極圖案；以及接觸矽化物膜，位於源極/汲極觸點與源極/汲極圖案之間，與矽化物遮罩圖案的底部表面接觸，其中自源極/汲極圖案的最下部部分至源極/汲極觸點的最下部部分的高度小於自源極/汲極圖案的最下部部分至矽化物遮罩圖案的底部表面的高度。

Description

半導體裝置
本揭露是關於一種半導體裝置。 [相關申請案的交叉參考]
本申請案基於2022年10月20日在韓國智慧財產局申請的韓國專利申請案第10-2022-0135638號及2023年2月17日在韓國智慧財產局申請的韓國專利申請案第10-2023-0021495號，所述申請案的內容以全文引用之方式併入本文中。
作為用於增加半導體裝置的密度的縮放技術中的一種，已提出其中具有鰭片或奈米線形狀的多通道主動圖案（或矽主體）形成於基底上且閘極形成於多通道主動圖案的表面上的多閘極電晶體。
由於此多閘極電晶體利用三維通道，因此易於執行縮放。此外，即使多閘極電晶體的閘極長度未增加，亦可改良電流控制能力。此外，可有效地抑制通道區的電位受汲極電壓影響的短通道效應（short channel effect；SCE）。
本揭露的態樣提供一種能夠防止接觸矽化物膜與閘極電極之間的電短路，藉此改良效能及可靠度的半導體裝置。
然而，本揭露的態樣不受本文中所闡述的態樣限制。藉由參考下文給出的本揭露的詳細描述，本揭露的上述及其他態樣對於在本揭露所屬領域中具有通常知識者而言將變得更顯而易見。
根據本揭露的態樣，一種半導體裝置包含：主動圖案，在第一方向上延伸；多個閘極結構，位於主動圖案上且在第一方向上間隔開，多個閘極結構中的各者包含在第二方向上延伸的閘極電極；以及閘極間隔件，位於閘極電極的側壁上；源極/汲極圖案，位於多個閘極結構中的鄰近者之間；矽化物遮罩圖案，位於源極/汲極圖案上，矽化物遮罩圖案包含在第三方向上彼此相對的上部表面及底部表面，矽化物遮罩圖案的上部表面低於閘極電極的上部表面；源極/汲極觸點，位於源極/汲極圖案上且連接至源極/汲極圖案；以及接觸矽化物膜，位於源極/汲極觸點與源極/汲極圖案之間，接觸矽化物膜接觸矽化物遮罩圖案的底部表面，其中自源極/汲極圖案的最下部部分至源極/汲極觸點的最下部部分的高度小於自源極/汲極圖案的最下部部分至矽化物遮罩圖案的底部表面的高度。
根據本揭露的態樣，一種半導體裝置包含：主動圖案，包含在第一方向上延伸的下部圖案及在第二方向上與下部圖案間隔開的多個薄片圖案，多個薄片圖案包括最上部薄片圖案；多個閘極結構，位於下部圖案上，在第一方向上間隔開，多個閘極結構中的各者包含在第三方向上延伸的閘極電極；源極/汲極圖案，位於下部圖案上且連接至薄片圖案；矽化物遮罩圖案，位於所述源極/汲極圖案上，矽化物遮罩圖案包含在第二方向上彼此相對的上部表面及底部表面，矽化物遮罩圖案的上部表面高於最上部薄片圖案的上部表面且低於閘極電極的上部表面；源極/汲極觸點，位於源極/汲極圖案上且連接至源極/汲極圖案；以及接觸矽化物膜，位於源極/汲極觸點與源極/汲極圖案之間，接觸矽化物膜接觸矽化物遮罩圖案的底部表面。
根據本揭露的態樣，一種半導體裝置包含：主動圖案，包含在第一方向上延伸的下部圖案及在第二方向上與下部圖案間隔開的多個薄片圖案，多個薄片圖案包含最上部薄片圖案；多個閘極結構，位於下部圖案上，在第一方向上間隔開，多個閘極結構中的各者包含在第三方向上延伸的閘極電極及閘極電極的側壁上的閘極間隔件；源極/汲極圖案，位於下部圖案上且連接至薄片圖案；矽化物遮罩圖案，位於源極/汲極圖案上，矽化物遮罩圖案包含在第二方向上彼此相對的上部表面及底部表面；源極/汲極觸點，位於源極/汲極圖案上，源極/汲極觸點與矽化物遮罩圖案的上部表面接觸，源極/汲極觸點的側壁與閘極間隔件的外側壁接觸；以及接觸矽化物膜，位於源極/汲極觸點與源極/汲極圖案之間，接觸矽化物膜與矽化物遮罩圖案的底部表面接觸，其中多個閘極結構中的各者包含安置於下部圖案與多個薄片圖案之間及多個薄片圖案中的鄰近者之間的多個內閘極結構，其中多個內閘極結構中的各者包含與最上部薄片圖案的底部表面接觸的最上部內閘極結構，且其中矽化物遮罩圖案的底部表面低於最上部內閘極結構的上部表面且高於最上部內閘極結構的底部表面。
儘管在本揭露中使用諸如第一及第二的術語來描述各種元件或構成元件，但不言而喻的是，此等元件或構成元件不受此等術語限制。此等術語僅用於將單一元件或構成元件與其他元件或構成元件區分開。因此，不言而喻的是，下文所提及的第一元件或構成元件可為本揭露的技術想法內的第二元件或構成元件。
儘管根據一些實施例的半導體裝置的圖繪示包含鰭型圖案形狀的通道區域的鰭型電晶體（fin-type transistor；FinFET）、包含奈米線或奈米片的電晶體以及多橋接器通道場效電晶體（Multi-Bridge Channel Field Effect Transistor；MBCFET TM）作為實例，但實施例不限於此。
當然，根據一些實施例的半導體裝置可包含穿隧電晶體（穿隧FET）、三維（three-dimensional；3D）電晶體或豎直電晶體（豎直FET）。當然，根據一些實施例的半導體裝置可包含平面電晶體。另外，本揭露的技術想法可應用於基於二維材料（及其異質結構）的電晶體（基於2D材料的FET）。此外，根據一些實施例的半導體裝置亦可包含雙極接面電晶體、橫向擴散金屬氧化物半導體（lateral diffusion metal oxide semiconductor；LDMOS）或類似者。
應理解，當元件或層稱為「在」另一元件或層「之上」、「在」另一元件或層「上方」、「在」另一元件或層「上」、「在」另一元件或層「下方」、「在」另一元件或層「之下」、「在」另一元件或層「下面」、「連接至」另一元件或層或「耦接至」另一元件或層時，所述元件或層可直接在另一元件或層之上、在另一元件或層上方、在另一元件或層上、在另一元件或層下方、在另一元件或層之下、在另一元件或層下面、連接至另一元件或層或耦接至另一元件或層，或可存在介入元件或層。相反，當元件稱為「直接在」另一元件或層「之上」、「直接在」另一元件或層「上方」、「直接在」另一元件或層「上」、「直接在」另一元件或層「下方」、「直接在」另一元件或層「之下」、「直接在」另一元件或層「下」、「直接連接至」另一元件或層或「直接耦接至」另一元件或層時，不存在介入元件或層。類似數字始終是指類似元件。
為了易於描述的目的，可在本文中使用諸如「在……之上」、「在……上方」、「在……上」、「上部」、「在……下方」、「在……之下」、「在……下面」、「下部」以及類似者的空間相對術語來描述一個元件或特徵與圖式中所示出的另一元件或特徵的關係。應理解，空間相對術語意欲涵蓋裝置在使用或操作中除圖式中所描繪之定向以外的不同定向。
舉例而言，若圖式中的裝置翻轉，則描述為「在」其他元件或特徵「下方」或「在」其他元件或特徵「下面」的元件將定向「在」其他元件或特徵「上方」。因此，術語「在……下方」可涵蓋在……上方及在……下方的定向兩者。裝置可以其他方式定向（旋轉90度或處於其他定向），且本文中所使用的空間相對描述符可相應地進行解釋。
出於簡潔起見，為了簡潔目的，在本文中可詳細或可不詳細地描述半導體裝置的習知元件。
將參考圖1至圖5描述根據一些實施例的半導體裝置。
圖1為用於解釋根據一些實施例的半導體裝置的佈局圖。圖2至圖4為沿著圖1的線A-A、線B-B以及線C-C截取的橫截面圖。圖5為圖2的部分P的放大圖。為了便於解釋，圖1並不繪示佈線結構205。
參考圖1至圖5，根據一些實施例的半導體裝置可包含主動圖案AP、多個閘極結構GS、源極/汲極圖案150、接觸矽化物膜155、矽化物遮罩圖案160以及源極/汲極觸點180。
基底100可由半導體材料組成或包含半導體材料。基底100可為矽基底或絕緣層上矽（silicon-on-insulator；SOI）基底。相比之下，基底100可包含但不限於矽鍺、絕緣層上矽鍺（silicon germanium on insulator；SGOI）、銻化銦、鉛碲化合物、銦砷、磷化銦、砷化鎵或銻化鎵。
主動圖案AP可安置於基底100上。主動圖案AP可在第一方向D1上延伸。作為實例，主動圖案AP可安置於其中形成有NMOS的區中。作為另一實例，主動圖案AP可安置於其中形成有PMOS的區中。
主動圖案AP可為例如多通道主動圖案。主動圖案AP可包含下部圖案BP及多個薄片圖案NS。在根據一些實施例的半導體裝置中，主動圖案AP可為包含奈米片或奈米線的主動圖案。
下部圖案BP可自基底100突出。下部圖案BP可在第一方向D1上延伸。
多個薄片圖案NS可安置於下部圖案BP上。多個薄片圖案NS可在第三方向D3上與下部圖案的上部表面BP_US間隔開。薄片圖案NS可在第三方向D3上彼此間隔開。
各薄片圖案NS可包含上部表面NS_US及底部表面NS_BS。薄片圖案的上部表面NS_US在第三方向D3上與薄片圖案的底部表面NS_BS相對。儘管四個薄片圖案NS繪示為安置於第三方向D3上，但此是出於解釋方便起見，且實施例不限於此。
薄片圖案NS可包含距下部圖案的上部表面BP_US最遠的最上部薄片圖案。舉例而言，主動圖案的上部表面AP_US可為薄片圖案NS當中的最上部薄片圖案的上部表面。
此處，第三方向D3可與第一方向D1及第二方向D2相交。第一方向D1可與第二方向D2相交。舉例而言，第三方向D3可為基底100的厚度方向。
下部圖案BP可藉由蝕刻基板100的一部分來形成，且可包含自基板100生長的磊晶層。下部圖案BP可包含作為元素半導體材料的矽或鍺。此外，下部圖案BP可包含化合物半導體，且可包含例如第IV-IV族化合物半導體或第III-V族化合物半導體。
第IV-IV族化合物半導體可包含例如包含碳（C）、矽（Si）、鍺（Ge）以及錫（Sn）中的至少兩者或大於兩者的二元化合物或三元化合物，或藉由將此等元素與第IV族元素摻雜而獲得的化合物。
第III-V族化合物半導體可為例如藉由組合作為第III族元素的鋁（Al）、鎵（Ga）以及銦（In）中的至少一者與作為第V族元素的磷（P）、砷（As）以及銻（Sb）中的一者來形成的二元化合物、三元化合物或四元化合物中的一者。
薄片圖案NS可包含作為元素半導體材料、第IV-IV族化合物半導體或第IIIV族化合物半導體的矽或鍺中的一者。各薄片圖案NS可包含與下部圖案BP相同的材料，及/或可包含與下部圖案BP不同的材料。
在根據一些實施例的半導體裝置中，下部圖案BP可為包含矽的矽下部圖案，且薄片圖案NS可為包含矽的矽薄片圖案。
薄片圖案NS在第二方向D2上的寬度可與下部圖案BP在第二方向D2上的寬度成比例地增加或減小。作為實例，儘管在第三方向D3上堆疊的薄片圖案NS在第二方向D2上的寬度繪示為相同的，但此僅出於解釋方便起見，且實施例不限於此。不同於所展示實例，在第三方向D3上堆疊的薄片圖案NS在第二方向D2上的寬度可隨距下部圖案BP的距離減小。
場絕緣膜105可形成於基底100上。場絕緣膜105可安置於下部圖案BP的側壁上。場絕緣膜105不安置於下部圖案的上部表面BP_US上。
作為實例，場絕緣膜105可完全覆蓋下部圖案BP的側壁。不同於所展示實例，場絕緣膜105可覆蓋下部圖案BP的側壁的一部分。在此情況下，下部圖案BP的一部分可在第三方向D3上突出超過場絕緣膜105的上部表面。
各薄片圖案NS安置成高於場絕緣膜105的上部表面。場絕緣膜105可包含例如氧化物膜、氮化物膜、氮氧化物膜或其組合膜。儘管場絕緣膜105繪示為單一膜，但此僅出於解釋方便起見，且實施例不限於此。
多個閘極結構GS可安置於基底100上。各閘極結構GS可在第二方向D2上延伸。閘極結構GS可安置成在第一方向D1上彼此間隔開。閘極結構GS可在第一方向D1上彼此鄰近。舉例而言，閘極結構GS可在第一方向D1上安置於源極/汲極圖案150的兩側上。換言之，一個閘極結構GS可安置於源極/汲極圖案150的一側上且另一閘極結構GS可安置於源極/汲極圖案150的另一側上。
閘極結構GS可安置於主動圖案AP上。閘極結構GS可與主動圖案AP相交。閘極結構GS可與下部圖案BP相交。閘極結構GS可環繞各薄片圖案NS的全部或一部分。
閘極結構GS可包含例如閘極電極120、閘極絕緣膜130、閘極間隔件140以及閘極頂蓋圖案145。
閘極結構GS可包含安置於在第三方向D3上彼此鄰近的薄片圖案NS之間及下部圖案BP與薄片圖案NS之間的多個內閘極結構INT1_GS、內閘極結構INT2_GS、內閘極結構INT3_GS以及內閘極結構INT4_GS。內閘極結構INT1_GS、內閘極結構INT2_GS、內閘極結構INT3_GS以及內閘極結構INT4_GS可安置於下部圖案的上部表面BP_US與薄片圖案的底部表面NS_BS之間，及在第三方向D3上面向彼此的薄片圖案的上部表面NS_US與薄片圖案的底部表面NS_BS之間。
內閘極結構INT1_GS、內閘極結構INT2_GS、內閘極結構INT3_GS以及內閘極結構INT4_GS的數目可與主動圖案AP中所包含的薄片圖案NS的數目成比例。舉例而言，內閘極結構INT1_GS、內閘極結構INT2_GS、內閘極結構INT3_GS以及內閘極結構INT4_GS的數目可與薄片圖案NS的數目相同。由於主動圖案AP包含多個薄片圖案NS，因此閘極結構GS可包含多個內閘極結構。
內閘極結構INT1_GS、內閘極結構INT2_GS、內閘極結構INT3_GS以及內閘極結構INT4_GS與下部圖案的上部表面BP_US、薄片圖案的上部表面NS_US以及薄片圖案的底部表面NS_BS接觸。內閘極結構INT1_GS、內閘極結構INT2_GS、內閘極結構INT3_GS以及內閘極結構INT4_GS可包含在第三方向D3上彼此相對的上部表面INT_GSU及底部表面INT_GSB。
內閘極結構的底部表面INT_GSB可面向下部圖案的上部表面BP_US。內閘極結構的底部表面INT_GSB可與下部圖案的上部表面BP_US或薄片圖案的上部表面NS_US接觸。內閘極結構的上部表面INT_GSU可與薄片圖案NS_BS的底部表面接觸。
在根據一些實施例的半導體裝置中，內閘極結構INT1_GS、內閘極結構INT2_GS、內閘極結構INT3_GS以及內閘極結構INT4_GS可與下文將描述的源極/汲極圖案150接觸。舉例而言，內閘極結構INT1_GS、內閘極結構INT2_GS、內閘極結構INT3_GS以及內閘極結構INT4_GS可與源極/汲極圖案150直接接觸。
以下描述將使用內閘極結構INT1_GS、內閘極結構INT2_GS、內閘極結構INT3_GS以及內閘極結構INT4_GS的數目為四個的情況來提供。
閘極結構GS可包含第一內閘極結構INT1_GS、第二內閘極結構INT2_GS、第三內閘極結構INT3_GS以及第四內閘極結構INT4_GS。第一內閘極結構INT1_GS、第二內閘極結構INT2_GS、第三內閘極結構INT3_GS以及第四內閘極結構INT4_GS可依序安置於下部圖案BP上。
第四內閘極結構INT4_GS可安置於下部圖案BP與薄片圖案NS之間。第四內閘極結構INT4_GS可與下部圖案的上部表面BP_US接觸。第四內閘極結構INT4_GS可安置於內閘極結構INT1_GS、內閘極結構INT2_GS、內閘極結構INT3_GS以及內閘極結構INT4_GS當中的最下部位置處。第四內閘極結構INT4_GS可為最下部內閘極結構。
第一內閘極結構INT1_GS、第二內閘極結構INT2_GS以及第三內閘極結構INT3_GS可安置於在第三方向D3上彼此鄰近的薄片圖案NS之間。第二內閘極結構INT2_GS及第三內閘極結構INT3_GS可安置於第一內閘極結構INT1_GS與第四內閘極結構INT4_GS之間。
第一內閘極結構INT1_GS可安置於內閘極結構INT1_GS、內閘極結構INT2_GS、內閘極結構INT3_GS以及內閘極結構INT4_GS當中的最上部位置處。第一內閘極結構INT1_GS可與最上部薄片圖案的底部表面NS_BS接觸。第一內閘極結構INT1_GS可為最上部內閘極結構。
內閘極結構INT1_GS、內閘極結構INT2_GS、內閘極結構INT3_GS以及內閘極結構INT4_GS包含閘極電極120以及安置於鄰近薄片圖案NS之間及下部圖案BP與薄片圖案NS之間的閘極絕緣膜130。
以下描述將基於圖2提供，圖2為在第一方向D1上切割的橫截面圖。
舉例而言，第一內閘極結構INT1_GS的寬度W11可與第二內閘極結構INT2_GS的寬度W12及第三內閘極結構INT3_GS的寬度W13相同。第四內閘極結構INT4_GS的寬度W14可與第三內閘極結構INT3_GS的寬度W13相同。
將描述第二內閘極結構INT2_GS作為實例。第二內閘極結構INT2_GS的寬度W12可在在第三方向D3上面向彼此的薄片圖案的上部表面NS_US與薄片圖案的底部表面NS_BS之間的中間（例如，一半）量測。
閘極電極120可形成於下部圖案BP上。閘極電極120可與下部圖案BP相交。閘極電極120可環繞薄片圖案NS。
如例如圖2中所繪示，閘極電極的上部表面120US繪示為凹面彎曲表面，但不限於此。閘極電極的上部表面120US可為例如平坦表面。
閘極電極120可包含以下中的至少一者：金屬、金屬合金、導電金屬氮化物、金屬矽化物、摻雜半導體材料、導電金屬氧化物以及導電金屬氮氧化物。閘極電極120可包含但不限於例如以下中的至少一者：氮化鈦（TiN）、碳化鉭（TaC）、氮化鉭（TaN）、氮化鈦矽（TiSiN）、氮化鉭矽（TaSiN）、氮化鉭鈦（TaTiN）、氮化鈦鋁（TiAlN）、氮化鉭鋁（TaAlN）、氮化鎢（WN）、釕（Ru）、鈦鋁（TiAl）、碳氮化鈦鋁（TiAlCN）、碳化鈦鋁（TiAlC）、碳化鈦（TiC）、碳氮化鉭（TaCN）、鎢（W）、鋁（Al）、銅（Cu）、鈷（Co）、鈦（Ti）、鉭（Ta）、鎳（Ni）、鉑（Pt）、鎳鉑（NiPt）、鈮（Nb）、氮化鈮（NbN）、碳化鈮（NbC）、鉬（Mo）、氮化鉬（MoN）、碳化鉬（MoC）、碳化鎢（WC）、銠（Rh）、鈀（Pd）、銥（Ir）、鋨（Os）、銀（Ag）、金（Au）、鋅（Zn）、釩（V）以及其組合。導電金屬氧化物及導電金屬氮氧化物可包含但不限於前述材料的氧化形式。
閘極電極120可安置於將在下文進行描述的源極/汲極圖案150的兩側上。閘極結構GS可在第一方向D1上安置於源極/汲極圖案150的兩側上。
作為實例，安置於源極/汲極圖案150的兩側上的閘極電極120兩者可為用作電晶體的閘極的一般閘極電極。作為另一實例，安置於源極/汲極圖案150的一側上的閘極電極120可用作電晶體的閘極，但安置於源極/汲極圖案150的另一側上的閘極電極120可為虛設閘極電極。
閘極絕緣膜130可沿著場絕緣膜105的上部表面及下部圖案的上部表面BP_US延伸。閘極絕緣膜130可至少部分地環繞多個薄片圖案NS。閘極絕緣膜130可沿著薄片圖案NS的周邊安置。閘極電極120安置於閘極絕緣膜130上。閘極絕緣膜130安置於閘極電極120與薄片圖案NS之間。
在根據一些實施例的半導體裝置中，內閘極結構INT1_GS、內閘極結構INT2_GS、內閘極結構INT3_GS以及內閘極結構INT4_GS中所包含的閘極絕緣膜可與待在下文描述的源極/汲極圖案150接觸。
閘極絕緣膜130可包含氧化矽、氧化矽鍺、氧化鍺、氮氧化矽、氮化矽或具有比氧化矽更高的介電常數的高介電常數材料。高介電常數材料可包含例如以下中的一或多者：氮化硼、氧化鉿、氧化鉿矽、氧化鉿鋁、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭或鈮酸鉛鋅。
儘管閘極絕緣膜130繪示為單一膜，但此實例僅出於解釋方便起見，且不限於此。閘極絕緣膜130可包含多個膜。閘極絕緣膜130可包含安置於薄片圖案NS與閘極電極120之間的界面層及高介電常數絕緣膜。舉例而言，界面層可不沿著場絕緣膜105的上部表面的輪廓形成。
根據一些實施例的半導體裝置可包含使用負電容器的負電容（Negative Capacitance；NC）FET。舉例而言，閘極絕緣膜130可包含具有鐵電性質的鐵電材料膜及具有順電性質的順電材料膜。
鐵電材料膜可具有負電容，且順電材料膜可具有正電容。舉例而言，若兩個或大於兩個電容器串聯連接且各電容器的電容具有正值，則總電容自個別電容器中的各者的電容減小。另一方面，若串聯連接的兩個或大於兩個電容器的電容中的至少一者具有負值，則總電容可大於個別電容中的各者的絕對值，同時具有正值。
當具有負電容的鐵電材料膜與具有正電容的順電材料膜串聯連接時，串聯連接的鐵電材料膜及順電材料膜的總電容值可增加。藉由使用增加的總電容值，包含鐵電材料膜的電晶體在室溫下可具有小於60毫伏/十進位的次臨界擺幅（subthreshold swing；SS）。
鐵電材料膜可具有鐵電性質。鐵電材料膜可包含例如以下中的至少一者：氧化鉿、氧化鉿鋯、氧化鋇鍶鈦、氧化鋇鈦以及氧化鉛鋯鈦。此處，作為實例，氧化鉿鋯可為藉由將氧化鉿與鋯（Zr）摻雜而獲得的材料。作為另一實例，氧化鉿鋯可為鉿（Hf）、鋯（Zr）以及氧（O）的化合物。
鐵電材料膜可更包含摻雜劑。舉例而言，摻雜劑可包含以下中的至少一者：鋁（Al）、鈦（Ti）、鈮（Nb）、鑭（La）、釔（Y）、鎂（Mg）、矽（Si）、鈣（Ca）、鈰（Ce）、鏑（Dy）、鉺（Er）、釓（Gd）、鍺（Ge）、鈧（Sc）、鍶（Sr）或錫（Sn）。鐵電材料膜中所包含的摻雜劑的類型可變化，此取決於鐵電材料的哪一類型包含於鐵電材料膜中。
當鐵電材料膜包含氧化鉿時，鐵電材料膜中所包含的摻雜劑可包含例如以下中的至少一者：釓（Gd）、矽（Si）、鋯（Zr）、鋁（Al）以及釔（Y）。
當摻雜劑為鋁（Al）時，鐵電材料膜可包含3原子%（atomic %；at%）至8原子%的鋁。此處，摻雜劑的比率可為鋁與鉿及鋁的總和的比率。
當摻雜劑為矽（Si）時，鐵電材料膜可包含2原子%至10原子%的矽。當摻雜劑為釔（Y）時，鐵電材料膜可包含2原子%至10原子%的釔。當摻雜劑為釓（Gd）時，鐵電材料膜可包含1原子%至7原子%的釓。當摻雜劑為鋯（Zr）時，鐵電材料膜可包含50原子%至80原子%的鋯。
順電材料膜可具有順電性質。順電材料膜可包含例如氧化矽及具有高介電常數的金屬氧化物中的至少一者。順電材料膜中所包含的金屬氧化物可包含但不限於例如氧化鉿、氧化鋯以及氧化鋁中的至少一者。
鐵電材料膜及順電材料膜可包含相同材料。鐵電材料膜具有鐵電特性，但順電材料膜可不具有鐵電特性。舉例而言，當鐵電材料膜及順電材料膜包含氧化鉿時，鐵電材料膜中所包含的氧化鉿的晶體結構與順電材料膜中所包含的氧化鉿的晶體結構不同。
鐵電材料膜可具有帶鐵電性質的厚度。鐵電材料膜的厚度可為例如但不限於0.5奈米至10奈米。由於呈現鐵電特性的臨界厚度可針對各鐵電材料而變化，因此鐵電材料膜的厚度可取決於鐵電材料而變化。
作為實例，閘極絕緣膜130可包含一個鐵電材料膜。作為另一實例，閘極絕緣膜130可包含彼此間隔開的多個鐵電材料膜。閘極絕緣膜130可具有多個鐵電材料膜及多個順電材料膜交替堆疊於其中的堆疊膜結構。
閘極間隔件140可安置於閘極電極120的側壁上。閘極間隔件140可能不安置於下部圖案BP與薄片圖案NS之間及第三方向D3上鄰近的薄片圖案NS之間。
閘極間隔件140可包含在第一方向D1上彼此相對的內側壁140ISW及外側壁140OSW。閘極間隔件的內側壁140ISW可面向閘極電極120的側壁。
閘極間隔件140可包含例如以下中的至少一者：氮化矽（SiN）、氮氧化矽（SiON）、氧化矽（SiO 2）、碳氮氧化矽（SiOCN）、氮化矽硼（SiBN）、硼氮氧化矽（SiOBN）、碳氧化矽（SiOC）以及其組合。儘管閘極間隔件140繪示為單一膜，但此實例僅出於解釋方便起見，且不限於此。
閘極頂蓋圖案145可安置於閘極電極120及閘極間隔件140上。閘極頂蓋圖案145可覆蓋閘極電極的上部表面120US及閘極間隔件140的上部表面。
不同於所展示實例，閘極頂蓋圖案145可安置於閘極間隔件140之間。閘極頂蓋圖案145可不覆蓋閘極間隔件140的上部表面。
閘極頂蓋圖案145可包含例如以下中的至少一者：氮化矽（SiN）、氮氧化矽（SiON）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）以及其組合。閘極頂蓋圖案145可包含相對於第一層間絕緣膜190具有蝕刻選擇性的材料。
源極/汲極圖案150可形成於主動圖案AP上。源極/汲極圖案150可安置於下部圖案BP上。源極/汲極圖案150連接至薄片圖案NS。源極/汲極圖案150與薄片圖案NS接觸。
源極/汲極圖案150可安置於閘極結構GS的側表面上。源極/汲極圖案150可安置於在第一方向D1上彼此鄰近的閘極結構GS之間。舉例而言，源極/汲極圖案150可安置於閘極結構GS中的各者的兩側上。不同於所展示實例，源極/汲極圖案150可安置於閘極結構GS的一側上且不安置於閘極結構GS的另一側上。
源極/汲極圖案150可包含於使用薄片圖案NS作為通道區的電晶體的源極/汲極中。
源極/汲極圖案150可安置於源極/汲極凹槽150R內部。源極/汲極圖案150可填充源極/汲極凹槽150R。
源極/汲極凹槽150R可在第三方向D3上延伸。源極/汲極凹槽150R可界定於在第一方向D1上彼此鄰近的閘極結構GS之間。
源極/汲極凹槽150R的底部表面由下部圖案BP界定。源極/汲極凹槽150R的側壁可由薄片圖案NS及內閘極結構INT1_GS、內閘極結構INT2_GS、內閘極結構INT3_GS以及內閘極結構INT4_GS界定。內閘極結構INT1_GS、內閘極結構INT2_GS、內閘極結構INT3_GS以及內閘極結構INT4_GS包含將內閘極結構的上部表面INT_GSU連接至內閘極結構的底部表面INT_GSB的側壁。內閘極結構INT1_GS、內閘極結構INT2_GS、內閘極結構INT3_GS以及內閘極結構INT4_GS的側壁可界定源極/汲極凹槽150R的側壁的一部分。
在安置於最下部部分處的薄片圖案NS與下部圖案BP之間，閘極絕緣膜130與下部圖案BP之間的邊界可為下部圖案的上部表面BP_US。下部圖案的上部表面BP_US可為第四內閘極結構INT4_GS與下部圖案BP之間的邊界。
源極/汲極凹槽150R的底部表面可低於下部圖案的上部表面BP_US。由於源極/汲極圖案150填充源極/汲極凹槽150R，因此源極/汲極圖案150的最下部部分可低於下部圖案的上部表面BP_US。
源極/汲極凹槽150R的側壁可具有波形形狀（參見例如圖2）。源極/汲極凹槽150R可包含多個寬度延伸區150R_ER。各寬度延伸區150R_ER可界定於下部圖案的上部表面BP_US上方。
寬度延伸區150R_ER可界定於在第三方向D3上彼此鄰近的薄片圖案NS之間。寬度延伸區150R_ER可界定於下部圖案BP與薄片圖案NS之間。各寬度延伸區150R_ER可包含其在第一方向D1上的寬度隨距下部圖案的上部表面BP_US的距離增加的部分以及其在第一方向D1上的寬度隨距下部圖案的上部表面BP_US的距離減小的部分。舉例而言，寬度延伸區150R_ER的寬度可隨距下部圖案的上部表面BP_US的距離增加且接著減小。
源極/汲極圖案150可與薄片圖案NS及下部圖案BP直接接觸。內閘極結構INT1_GS、內閘極結構INT2_GS、內閘極結構INT3_GS以及內閘極結構INT4_GS的閘極絕緣膜130可與源極/汲極圖案150直接接觸。
源極/汲極圖案150可包含磊晶圖案。源極/汲極圖案150包含半導體材料。儘管源極/汲極圖案150繪示為單一膜，但此僅出於解釋方便起見，且實施例不限於此。
源極/汲極圖案150可包含例如作為元素半導體材料的矽或鍺。此外，源極/汲極圖案150可包含包含碳（C）、矽（Si）、鍺（Ge）以及錫（Sn）中的至少兩者或大於兩者的二元化合物或三元化合物，或藉由將此等元素與第IV族元素摻雜而獲得的化合物。
源極/汲極圖案150可包含摻雜至半導體材料的雜質。舉例而言，源極/汲極圖案150可包含n型雜質。摻雜的n型雜質可包含以下中的至少一者：磷（P）、砷（As）、銻（Sb）以及鉍（Bi）。作為另一實例，源極/汲極圖案150可包含p型雜質。摻雜的p型雜質可包含硼（B）及鎵（Ga）中的至少一者。
第一層間絕緣膜190（參見例如圖4）可安置於源極/汲極圖案150上。第一層間絕緣膜190可覆蓋源極/汲極圖案150的側壁。第一層間絕緣膜190可不覆蓋閘極頂蓋圖案145的上部表面。
第一層間絕緣膜190可包含例如以下中的至少一者：氧化矽、氮化矽、氮氧化矽以及低介電常數材料。低介電常數材料的介電常數可具有小於3.9的值，所述值是氧化矽的介電常數。
矽化物遮罩圖案160可安置於源極/汲極圖案150上。矽化物遮罩圖案160可與閘極間隔件的外側壁140OSW接觸。在根據一些實施例的半導體裝置中，矽化物遮罩圖案160的至少一部分可沿著閘極間隔件的外側壁140OSW延伸。
如例如圖4中所繪示，矽化物遮罩圖案160可安置於第一層間絕緣膜190中。矽化物遮罩圖案160可安置於第一層間絕緣膜190與將在下文描述的源極/汲極觸點180之間。
矽化物遮罩圖案160可包含在第三方向D3上彼此相對的上部表面160US及底部表面160BS。矽化物遮罩圖案的底部表面160BS可面向源極/汲極圖案150。就橫截面圖而言，矽化物遮罩圖案160可包含將矽化物遮罩圖案的底部表面160BS連接至矽化物遮罩圖案的上部表面160US的側壁。
如例如圖2中所繪示，矽化物遮罩圖案160可包含面向閘極間隔件140的一個側壁以及面向源極/汲極觸點180的另一側壁。矽化物遮罩圖案160的一個側壁的一部分可沿著閘極間隔件的外側壁140OSW延伸。舉例而言，矽化物遮罩圖案160的一個側壁的一部分可與閘極間隔件的外側壁140OSW接觸。源極/汲極圖案150可不安置於矽化物遮罩圖案160的一個側壁與閘極間隔件的外側壁140OSW之間。
如例如圖4中所繪示，矽化物遮罩圖案160可包含面向第一層間絕緣膜190的一個側壁以及面向源極/汲極觸點180的另一側壁。矽化物遮罩圖案160的一個側壁可與第一層間絕緣膜190接觸。矽化物遮罩圖案160的另一側壁可與源極/汲極觸點180接觸。
矽化物遮罩圖案160可包含絕緣材料。矽化物遮罩圖案160可包含相對於閘極間隔件140及閘極頂蓋圖案145具有蝕刻選擇性的材料。矽化物遮罩圖案160可包含例如但不限於以下中的至少一者：氮化矽（SiN）、氮氧化矽（SiON）、氧化矽（SiO 2）、碳氮氧化矽（SiOCN）、氮化矽硼（SiBN）、硼氮氧化矽（SiOBN）、碳氧化矽（SiOC）、碳氮化矽（SiCN）以及氧化鋁（AlO）。
矽化物遮罩圖案的上部表面160US可低於閘極電極的上部表面120US。矽化物遮罩圖案的上部表面160US可高於主動圖案的上部表面AP_US。舉例而言，矽化物遮罩圖案的上部表面160US可高於最上部薄片圖案的上部表面AP_US。
自源極/汲極圖案150的最下部部分至矽化物遮罩圖案的上部表面160US的高度H11可小於自源極/汲極圖案150的最下部部分至閘極電極的上部表面120US的高度H12。換言之，自下部圖案的上部表面BP_US至矽化物遮罩圖案的上部表面160US的高度可小於自下部圖案的上部表面BP_US至閘極電極的上部表面120US的高度。在以下描述中，基於源極/汲極圖案150的最下部部分而比較某一位置的高度。然而，基於源極/汲極圖案150的最下部部分進行比較的高度可直接應用於高度基於下部圖案的上部表面BP_US而進行比較的高度。
自源極/汲極圖案150的最下部部分至矽化物遮罩圖案的上部表面160US的高度H11可大於自源極/汲極圖案150的最下部部分至主動圖案的上部表面AP_US的高度H13。
在根據一些實施例的半導體裝置中，自源極/汲極圖案150的最下部部分至矽化物遮罩圖案的底部表面160BS的高度H15可小於自源極/汲極圖案150的最下部部分至主動圖案的上部表面AP_US的高度H13。
舉例而言，矽化物遮罩圖案的底部表面160BS可低於第一內閘極結構INT1_GS的上部表面INT_GSU。矽化物遮罩圖案的底部表面160BS可高於第一內閘極結構INT1_GS的底部表面INT_GSB。
換言之，自源極/汲極圖案150的最下部部分至矽化物遮罩圖案的底部表面160BS的高度H15可小於自源極/汲極圖案150的最下部部分至第一內閘極結構INT1_GS的上部表面INT_GSU的高度H18。自源極/汲極圖案150的最下部部分至矽化物遮罩圖案的底部表面160BS的高度H15可大於自源極/汲極圖案150的最下部部分至第一內閘極結構INT1_GS的底部表面INT_GSB的高度H19。
舉例而言，圖2中的自源極/汲極圖案150的最下部部分至矽化物遮罩圖案的底部表面160BS的高度H15可與圖4中的自源極/汲極圖案150的最下部部分至矽化物遮罩圖案的底部表面160BS的高度H15相同。
源極/汲極觸點180可安置於源極/汲極圖案150上。源極/汲極觸點180可連接至源極/汲極圖案150。源極/汲極觸點180可安置於第一層間絕緣膜190內部。第一層間絕緣膜190不覆蓋源極/汲極觸點180的上部表面。源極/汲極觸點180的上部表面可安置於與閘極頂蓋圖案145的上部表面相同的平面上，但不限於此。
源極/汲極觸點180可覆蓋矽化物遮罩圖案的上部表面160US。舉例而言，源極/汲極觸點180可與矽化物遮罩圖案的上部表面160US接觸。
如例如圖2中所繪示，源極/汲極觸點的側壁180SW可與閘極結構GS的側壁接觸。第一層間絕緣膜190可不安置於閘極結構GS與源極/汲極觸點180之間。舉例而言，源極/汲極觸點的側壁180SW可與閘極間隔件的外側壁140OSW及閘極頂蓋圖案145的側壁接觸。
如例如圖4中所繪示，源極/汲極觸點的側壁180SW可與第一層間絕緣膜190接觸。舉例而言，位於矽化物遮罩圖案的上部表面160US上方的源極/汲極觸點的側壁180SW可為平坦表面。
自源極/汲極圖案150的最下部部分至源極/汲極觸點180的最下部部分的高度H14可小於自源極/汲極圖案150的最下部部分至矽化物遮罩圖案的底部表面160BS的高度H15。
源極/汲極觸點180的部分可安置於矽化物遮罩圖案的底部表面160BS下方。源極/汲極觸點180的其餘部分可安置於矽化物遮罩圖案的底部表面160BS上方。如例如圖2中所繪示，源極/汲極觸點180的安置於矽化物遮罩圖案的底部表面160BS下方的部分可具有三角形形狀。
舉例而言，源極/汲極觸點180可具有單一膜結構。源極/汲極觸點180可由一種導電材料形成。源極/汲極觸點180可具有單一導電膜結構。源極/汲極觸點180可包含在形成源極/汲極觸點180的製程中無意引入的雜質。
源極/汲極觸點180可包含例如金屬。儘管源極/汲極觸點180可包含例如以下中的至少一者：鎢（W）、鉬（Mo）、釕（Ru）以及鈷（Co），但本揭露不限於此。
接觸矽化物膜155可安置於源極/汲極觸點180與源極/汲極圖案150之間。接觸矽化物膜155可與源極/汲極觸點180及源極/汲極圖案150接觸。
如例如圖2中所繪示，接觸矽化物膜155可與矽化物遮罩圖案的底部表面160BS接觸。接觸矽化物膜155可環繞安置於矽化物遮罩圖案的底部表面160BS下方的源極/汲極觸點180。
如例如圖4中所繪示，接觸矽化物膜155可不與矽化物遮罩圖案的底部表面160BS接觸。矽化物遮罩圖案的底部表面160BS可與第一層間絕緣膜190接觸。
接觸矽化物膜155可包含例如金屬矽化物材料。作為實例，接觸矽化物膜155可包含金屬矽化物材料，所述金屬矽化物材料包含源極/汲極觸點180中所包含的金屬。作為另一實例，接觸矽化物膜155可包含金屬矽化物材料，所述金屬矽化物材料包含未包含於源極/汲極觸點180中的金屬。
若接觸矽化物膜155接近閘極電極120，則接觸矽化物膜155可在源極/汲極圖案150與閘極電極120之間產生短路。因此，可降低半導體裝置的效能及可靠度。
同時，由於矽化物遮罩圖案160安置於源極/汲極圖案150上，因此接觸矽化物膜155與閘極電極120之間的間隔距離可進一步增加。由於接觸矽化物膜155與閘極電極120之間的間隔距離增加，因此可防止源極/汲極圖案150與閘極電極120之間的短路。因此，可改良半導體裝置的效能及可靠度。
第二層間絕緣膜191可安置於第一層間絕緣膜190上。第二層間絕緣膜191可包含例如以下中的至少一者：氧化矽、氮化矽、氮氧化矽以及低介電常數材料。
佈線結構205可安置於第二層間絕緣膜191中。佈線結構205可連接至源極/汲極觸點180。佈線結構205可包含佈線207及佈線通孔206。
佈線207及佈線通孔206可各自包含例如以下中的至少一者：金屬、導電金屬氮化物、導電金屬碳化物、導電金屬氧化物、導電金屬碳氮化物以及二維材料（2D材料）。儘管佈線207及佈線通孔206各自繪示為單一導電膜結構，但此僅出於解釋方便起見，且本揭露不限於此。不同於所展示實例，佈線207及佈線通孔206中的至少一者可具有包含障壁膜及插塞膜的多個導電薄結構，如圖13的源極/汲極觸點180中所繪示。
儘管佈線207及佈線通孔206繪示為彼此區別開，但其僅出於解釋方便起見，且本揭露不限於此。不同於所展示實例，佈線結構205可具有未在佈線207與佈線通孔206之間區分邊界的一體式結構。
圖6為用於解釋根據一些實施例的半導體裝置的圖。圖7為用於解釋根據一些實施例的半導體裝置的圖。圖8為用於解釋根據一些實施例的半導體裝置的圖。圖9及圖10為用於解釋根據一些實施例的半導體裝置的圖。出於解釋方便起見，將主要解釋不同於使用圖1至圖5解釋的彼等點的點。出於參考，圖10為圖9的部分P的放大圖。
參考圖6，在根據一些實施例的半導體裝置中，矽化物遮罩圖案的底部表面160BS可高於第一內閘極結構INT1_GS的上部表面INT_GSU。
自源極/汲極圖案150的最下部部分至矽化物遮罩圖案的底部表面160BS的高度H15可大於自源極/汲極圖案150的最下部部分至第一內閘極結構INT1_GS的上部表面INT_GSU的高度H18。
參考圖7，在根據一些實施例的半導體裝置中，矽化物遮罩圖案的底部表面160BS可高於主動圖案的上部表面AP_US。
自源極/汲極圖案150的最下部部分至矽化物遮罩圖案的底部表面160BS的高度H15可大於自源極/汲極圖案150的最下部部分至主動圖案的上部表面AP_US的高度H13。
矽化物遮罩圖案160的一個側壁可沿著閘極間隔件的外側壁140OSW延伸。舉例而言，矽化物遮罩圖案160的一個側壁可與閘極間隔件的外側壁140OSW完全接觸。
參考圖8，在根據一些實施例的半導體裝置中，安置於矽化物遮罩圖案的底部表面160BS下方的源極/汲極觸點180可具有類似於倒置梯形的形狀。
參考圖9及圖10，在根據一些實施例的半導體裝置中，矽化物遮罩圖案160的側壁及閘極間隔件的外側壁140OSW可安置於源極/汲極圖案150的部分中。
舉例而言，矽化物遮罩圖案160的面向閘極間隔件140的側壁可不與閘極間隔件的外側壁140OSW接觸。舉例而言，矽化物遮罩圖案160的拐角可接觸閘極間隔件的外側壁140OSW。
圖11及圖12為用於分別解釋根據一些實施例的半導體裝置的圖。出於解釋方便起見，將主要解釋不同於使用圖1至圖5解釋的彼等點的點。
參考圖2及圖11，在根據一些實施例的半導體裝置中，矽化物遮罩圖案的底部表面160BS的高度可取決於切割方向而變化。
如例如圖11中所繪示，自源極/汲極圖案150的最下部部分至矽化物遮罩圖案的底部表面160BS的高度H15_1可小於圖2中的自源極/汲極圖案150的最下部部分至矽化物遮罩圖案的底部表面160BS的高度H15。
參考圖12，在根據一些實施例的半導體裝置中，源極/汲極觸點180的側壁180SW的一部分可為凸面彎曲表面。
舉例而言，位於矽化物遮罩圖案的上部表面160US上方的源極/汲極觸點的側壁180SW可為凸面彎曲表面。位於矽化物遮罩圖案的底部表面160BS下方的源極/汲極觸點180的側壁180SW可為平坦表面。
舉例而言，與第一層間絕緣膜190接觸的矽化物遮罩圖案160的側壁可為凸面彎曲表面。
圖13為用於解釋根據一些實施例的半導體裝置的圖。圖14及圖15為用於解釋根據一些實施例的半導體裝置的圖。圖16為用於解釋根據一些實施例的半導體裝置的圖。出於解釋方便起見，將主要解釋不同於使用圖1至圖5解釋的彼等點的點。
參考圖13，在根據一些實施例的半導體裝置中，源極/汲極觸點180可包含接觸障壁膜180a及接觸插塞膜180b。
接觸障壁膜180a可沿著接觸插塞膜180b的側壁延伸。接觸障壁膜180a可與閘極間隔件140的外側壁140OSW及閘極頂蓋圖案145的側壁接觸。
接觸障壁膜180a可覆蓋矽化物遮罩圖案的上部表面160US。舉例而言，接觸障壁膜180a可與矽化物遮罩圖案的上部表面160US接觸。
接觸障壁膜180a可包含例如以下中的至少一者：金屬、導電金屬氮化物、導電金屬碳化物、導電金屬氧化物、導電金屬碳氮化物以及二維材料。接觸插塞膜180b可包含例如金屬。
作為實例，接觸矽化物膜155可包含金屬矽化物材料，所述金屬矽化物材料包含接觸障壁膜180a中所包含的金屬。作為另一實例，接觸矽化物膜155可包含金屬矽化物材料，所述金屬矽化物材料包含未包含於接觸障壁膜180a中的金屬。
圖14及圖15為用於解釋根據一些實施例的半導體裝置的圖。圖16為用於解釋根據一些實施例的半導體裝置的圖。出於解釋方便起見，將主要解釋不同於使用圖1至圖5解釋的彼等點的點。
參考圖14及圖15，根據一些實施例的半導體裝置可更包含安置於閘極結構GS與源極/汲極觸點180之間的源極/汲極蝕刻終止膜185。
源極/汲極蝕刻終止膜185可沿著閘極間隔件的外側壁140OSW、源極/汲極圖案150的側壁以及場絕緣膜105的上部表面延伸。源極/汲極蝕刻終止膜185可與閘極間隔件的外側壁140OSW及源極/汲極觸點的側壁180SW接觸。
如例如圖14中所繪示，閘極頂蓋圖案145的側壁可與源極/汲極觸點的側壁180SW接觸。閘極頂蓋圖案145可覆蓋源極/汲極蝕刻終止膜185的上部表面。替代地，源極/汲極蝕刻終止膜185的一部分可安置於閘極頂蓋圖案145的側壁與源極/汲極觸點的側壁180SW之間。
若源極/汲極圖案150的上部表面突出超過主動圖案的上部表面AP_US，則源極/汲極圖案150的一部分可安置於閘極間隔件的外側壁140OSW與矽化物遮罩圖案160的側壁之間。
如例如圖15中所繪示，源極/汲極蝕刻終止膜185並不沿著源極/汲極觸點的側壁180SW延伸。源極/汲極觸點180的側壁180SW可與第一層間絕緣膜190及矽化物遮罩圖案160接觸。
源極/汲極蝕刻終止膜185可包含相對於第一層間絕緣膜190具有蝕刻選擇性的材料。源極/汲極蝕刻終止膜185可包含例如以下中的至少一者：氮化矽（SiN）、氮氧化矽（SiON）、碳氮氧化矽（SiOCN）、氮化矽硼（SiBN）、硼氮氧化矽（SiOBN）、碳氧化矽（SiOC）以及其組合。
參考圖16，在根據一些實施例的半導體裝置中，第四內閘極結構INT4_GS的寬度W14可大於第三內閘極結構INT3_GS的寬度W13。
舉例而言，第二內閘極結構INT2_GS的寬度W12可小於第三內閘極結構INT3_GS的寬度W13。第二內閘極結構INT2_GS的寬度W12可大於第一內閘極結構INT1_GS的寬度W11。
替代地，作為實例，第二內閘極結構INT2_GS的寬度W12可與第一內閘極結構INT1_GS的寬度W11及第三內閘極結構INT3_GS的寬度W13相同。
替代地，作為另一實例，第二內閘極結構INT2_GS的寬度W12及第三內閘極結構INT3_GS的寬度W13可小於第一內閘極結構INT1_GS的寬度W11。
圖17為用於解釋根據一些實施例的半導體裝置的圖。圖18為用於解釋根據一些實施例的半導體裝置的圖。圖19及圖20為用於解釋根據一些實施例的半導體裝置的圖。出於解釋方便起見，將主要解釋不同於使用圖1至圖5解釋的彼等點的點。
參考圖17，在根據一些實施例之半導體裝置中，源極/汲極凹槽150R不包含多個寬度延伸區（圖2的150R_ER）。
源極/汲極凹槽150R的側壁並不具有波形形狀。源極/汲極凹槽150R的側壁的上部部分在第一方向D1上的寬度可隨距下部圖案BP的距離減小。
參考圖18，在根據一些實施例的半導體裝置中，閘極結構GS可更包含多個內間隔件140_IN。
多個內間隔件140_IN可安置於在第三方向D3上彼此鄰近的薄片圖案NS之間及下部圖案BP與最下部薄片圖案NS之間。內間隔件140_IN可安置於下部圖案的上部表面BP_US與薄片圖案的底部表面NS_BS之間以及在第三方向D3上面向彼此的薄片圖案的上部表面NS_US與薄片圖案的底部表面NS_BS之間。
內間隔件140_IN安置於內閘極結構INT1_GS、內閘極結構INT2_GS、內閘極結構INT3_GS以及內閘極結構INT4_GS與源極/汲極圖案150之間。在第三方向D3上對準的內間隔件140_IN的數目可與內閘極結構INT1_GS、內閘極結構INT2_GS、內閘極結構INT3_GS以及內閘極結構INT4_GS的數目相同。
各內間隔件140_IN與內閘極結構INT1_GS、內閘極結構INT2_GS、內閘極結構INT3_GS以及內閘極結構INT4_GS中的各別一者接觸。因此，內閘極結構INT1_GS、內閘極結構INT2_GS、內閘極結構INT3_GS以及內閘極結構INT4_GS並不與源極/汲極圖案150接觸。
內間隔件140_IN可包含例如以下中的至少一者：氮化矽（SiN）、氮氧化矽（SiON）、氧化矽（SiO 2）、碳氮氧化矽（SiOCN）、氮化矽硼（SiBN）、硼氮氧化矽（SiOBN）、碳氧化矽（SiOC）以及其組合。
舉例而言，矽化物遮罩圖案的底部表面160BS可高於第一內閘極結構INT1_GS的上部表面INT_GSU。
參考圖19及圖20，在根據一些實施例的半導體裝置中，主動圖案AP不包含薄片圖案（圖2的NS）。
主動圖案AP可突出超過場絕緣膜105的上部表面的鰭形圖案。為鰭形圖案的主動圖案AP可用作包含閘極電極120的電晶體的通道區。
閘極結構GS不包含內閘極結構（圖2的INT1_GS、INT2_GS、INT3_GS以及INT4_GS）。
圖21至圖23是用於解釋根據一些實施例的半導體裝置的圖。出於解釋方便起見，將主要解釋不同於使用圖1至圖5解釋的彼等點的點。
參考圖21至圖23，在根據一些實施例的半導體裝置中，接觸矽化物膜155可包含遮罩部分155MP及側表面部分155SP。
接觸矽化物膜的遮罩部分155MP安置於接觸矽化物膜的側表面部分155SP上。接觸矽化物膜的遮罩部分155MP直接連接至接觸矽化物膜的側表面部分155SP。接觸矽化物膜的整個側表面部分155SP安置於接觸矽化物膜的遮罩部分155MP下方。
矽化物遮罩圖案（圖2的160）不安置於源極/汲極觸點180與閘極結構GS之間。矽化物遮罩圖案（圖4的160）不安置於源極/汲極觸點180與第一層間絕緣膜190之間。
如例如圖21及圖23所繪示，接觸矽化物膜的遮罩部分155MP可安置於源極/汲極圖案的上部表面150US上。源極/汲極圖案的上部表面150US可高於主動圖案的上部表面AP_US。自源極/汲極圖案150的最下部部分至主動圖案的上部表面AP_US的高度H13可小於自源極/汲極圖案150的最下部部分至接觸矽化物膜的遮罩部分155MP的高度H16。
如例如圖22中所繪示，安置於源極/汲極圖案150與源極/汲極觸點180之間的接觸矽化物膜155為接觸矽化物膜的側表面部分155SP。接觸矽化物膜的遮罩部分155MP不安置於源極/汲極圖案150與源極/汲極觸點180之間。
作為實例，如圖23中所繪示，接觸矽化物膜的遮罩部分155MP的厚度t11可大於接觸矽化物膜的側表面部分155SP的厚度t12。作為另一實例，接觸矽化物膜的遮罩部分155MP的厚度t11可與接觸矽化物膜的側表面部分155SP的厚度t12相同。
作為實例，接觸矽化物膜的遮罩部分155MP中所包含的金屬矽化物材料可不同於接觸矽化物膜的側表面部分155SP中所包含的金屬矽化物材料。作為另一實例，接觸矽化物膜的遮罩部分155MP中所包含的金屬矽化物材料可與接觸矽化物膜的側表面部分155SP中所包含的金屬矽化物材料相同。
圖24至圖31為用於描述製造根據一些實施例的半導體裝置的方法的中間步驟圖。出於參考，圖24至圖31可為用於製造使用圖1至圖5所描述的半導體裝置的方法。
參考圖24，源極/汲極圖案150形成於下部圖案BP上。
閘極間隔件140可在源極/汲極圖案150形成之前形成於下部圖案BP上。
第一層間絕緣膜190形成於源極/汲極圖案150上。隨後，薄片圖案NS形成於下層圖案BP上。因此，主動圖案AP形成於基底100上。
接下來，環繞薄片圖案NS的閘極絕緣膜130及閘極電極120可形成於下部圖案BP上。閘極頂蓋圖案145可形成於閘極電極120上。因此，閘極結構GS可形成於主動圖案AP上。第一層間絕緣膜190的上部表面可安置於與閘極頂蓋圖案145的上部表面相同的平面上，但本揭露不限於此。
參考圖24及圖25，可移除第一層間絕緣膜190以暴露源極/汲極圖案150。
在暴露源極/汲極圖案150之後，可移除源極/汲極圖案150的一部分以在源極/汲極圖案150中形成接觸凹槽。
當接觸凹槽形成於源極/汲極圖案150中時，第一層間絕緣膜190及源極/汲極圖案150中的一些可甚至在諸如圖4的橫截面圖中被移除。作為實例，在諸如圖4的橫截面圖中，藉由移除第一層間絕緣膜190而形成的凹槽的底部表面的高度可與接觸凹槽的底部表面的高度相同。作為另一實例，藉由移除第一層間絕緣膜190而形成的凹槽的底部表面可低於接觸凹槽的底部表面。
參考圖26，矽化物遮罩膜160P可沿著閘極結構GS的側壁及閘極結構GS的上部表面形成。
矽化物遮罩膜160P可沿著形成於源極/汲極圖案150中的接觸凹槽的輪廓形成。
參考圖26及圖27，預矽化物遮罩圖案160SP可形成於源極/汲極圖案150上。
預矽化物遮罩圖案160SP可藉由非等向性地蝕刻矽化物遮罩膜160P來形成。
參考圖27及圖28，遮罩犧牲圖案160_SC可形成於源極/汲極圖案150上。
遮罩犧牲圖案160_SC可暴露預矽化物遮罩圖案160SP的一部分。遮罩犧牲圖案160_SC可包含例如但不限於旋塗硬遮罩（Spin On Hardmask；SOH）。
接下來，矽化物遮罩圖案160可藉由移除突出超過遮罩犧牲圖案160_SC的預矽化物遮罩圖案160SP而形成於源極/汲極圖案150上。
參考圖28及圖29，可移除遮罩犧牲圖案160_SC以暴露源極/汲極圖案150。
矽化物凹槽155R可接著使用矽化物遮罩圖案160作為遮罩而形成於源極/汲極圖案150中。可移除由矽化物遮罩圖案160暴露的源極/汲極圖案150的一部分以形成矽化物凹槽155R。
參考圖29及圖30，可沿著矽化物凹槽155R形成接觸矽化物膜155。
可藉由經由矽化物製程轉換由矽化物凹槽155R暴露的源極/汲極圖案150來形成接觸矽化物膜155。
參考圖31，源極/汲極觸點180形成於接觸矽化物膜155上。
源極/汲極觸點180與矽化物遮罩圖案160及閘極結構GS接觸。
接下來，參考圖2，連接至源極/汲極觸點180的佈線結構205可形成於源極/汲極觸點180上。
圖32至圖38為用於解釋用於製造根據一些實施例的半導體裝置的方法的中間步驟圖。出於參考，圖32至圖38可為用於製造使用圖21至圖23解釋的半導體裝置的方法。圖32可為在圖24之後執行的製程。
參考圖32，可移除第一層間絕緣膜190以暴露源極/汲極圖案150。
源極/汲極圖案150的上部表面可突出超過主動圖案的上部表面AP_US。
參考圖32及圖33，矽化物上部膜155M可形成於源極/汲極圖案150上。
可經由矽化物製程來轉換源極/汲極圖案150的部分以形成矽化物上部膜155M。
參考圖33及圖34，矽化物間隔件165可形成於矽化物上部膜155M上。
矽化物間隔件165可沿著閘極結構GS的側壁形成。矽化物間隔件165可暴露矽化物上部膜155M的一部分。矽化物間隔件165可包含例如絕緣材料。
參考圖34及圖35，接觸矽化物膜的遮罩部分155MP可形成於源極/汲極圖案150上。
可使用矽化物間隔件165作為遮罩來移除矽化物上部膜155M的一部分。因此，可形成接觸矽化物膜的遮罩部分155MP。
參考圖35及圖36，可使用矽化物間隔件165及接觸矽化物膜的遮罩部分155MP作為遮罩來移除源極/汲極圖案150的部分。
移除源極/汲極圖案150的一部分，且矽化物凹槽155R可形成於源極/汲極圖案150中。
參考圖36及圖37，可沿著矽化物凹槽155R形成接觸矽化物膜的側表面部分155SP。
接觸矽化物膜的側表面部分155SP可形成於矽化物膜的遮罩部分155MP下方。因此，可形成接觸矽化物膜155。
參考圖37及圖38，可在形成接觸矽化物膜的側表面部分155SP之後移除矽化物間隔件165。
在形成矽化物間隔件165之後，源極/汲極觸點180可形成於矽化物膜的遮罩部分155MP及接觸矽化物膜的側表面部分155SP上。
在總結詳細描述時，所屬領域中具有通常知識者應瞭解，在不實質上脫離本揭露的原理的情況下，可對實施例進行許多變化及修改。因此，本揭露的實施例僅用於一般及描述性意義，且並非出於限制性的目的。
100:基底 105:場絕緣膜 120:閘極電極 120US、160US、AP_US、BP_US、INT_GSU、NS_US:上部表面 130:閘極絕緣膜 140:閘極間隔件 140_IN:內間隔件 140ISW:內側壁 140OSW:外側壁 145:閘極頂蓋圖案 150:源極/汲極圖案 150R:源極/汲極凹槽 150R_ER:寬度延伸區 155:接觸矽化物膜 155M:矽化物上部膜 155MP:遮罩部分 155R:矽化物凹槽 155SP:側表面部分 160:矽化物遮罩圖案 160_SC:遮罩犧牲圖案 160BS、INT_GSB、NS_BS:底部表面 160P:矽化物遮罩膜 160SP:預矽化物遮罩圖案 165:矽化物間隔件 180:源極/汲極觸點 180a:接觸障壁膜 180b:接觸插塞膜 180SW:側壁 185:源極/汲極蝕刻終止膜 190:第一層間絕緣膜 191:第二層間絕緣膜 205:佈線結構 206:佈線通孔 207:佈線 A-A、B-B、C-C:線 AP:主動圖案 BP:下部圖案 D1:第一方向 D2:第二方向 D3:第三方向 GS:閘極結構 H11、H12、H13、H14、H15、H15_1、H16、H18、H19:高度 INT1_GS:第一內閘極結構 INT2_GS:第二內閘極結構 INT3_GS:第三內閘極結構 INT4_GS:第四內閘極結構 NS:薄片圖案 P:部分 t11、t12:厚度 W11、W12、W13、W14:寬度
本揭露的上述及其他態樣及特徵將藉由參考附圖詳細描述其說明性實施例而變得更顯而易見，其中： 圖1為用於解釋根據實施例的半導體裝置的佈局圖。 圖2至圖4為沿著圖1的線A-A、線B-B以及線C-C截取的橫截面圖。 圖5為圖2的部分P的放大圖。 圖6為用於解釋根據實施例的半導體裝置的圖。 圖7為用於解釋根據實施例的半導體裝置的圖。 圖8為用於解釋根據實施例的半導體裝置的圖。 圖9及圖10為用於解釋根據實施例的半導體裝置的圖。 圖11及圖12為用於解釋根據實施例的半導體裝置的圖。 圖13為用於解釋根據實施例的半導體裝置的圖。 圖14及圖15為用於解釋根據實施例的半導體裝置的圖。 圖16為用於解釋根據實施例的半導體裝置的圖。 圖17為用於解釋根據實施例的半導體裝置的圖。 圖18為用於解釋根據實施例的半導體裝置的圖。 圖19及圖20為用於解釋根據實施例的半導體裝置的圖。 圖21至圖23為用於解釋根據實施例的半導體裝置的圖。 圖24至圖31為用於描述製造根據實施例的半導體裝置的方法的中間步驟圖。 圖32至圖38為用於解釋用於製造根據實施例的半導體裝置的方法的中間步驟圖。
100:基底
120:閘極電極
120US、160US、AP_US、BP_US、INT_GSU、NS_US:上部表面
130:閘極絕緣膜
140:閘極間隔件
140ISW:內側壁
140OSW:外側壁
145:閘極頂蓋圖案
150:源極/汲極圖案
150R:源極/汲極凹槽
150R_ER:寬度延伸區
155:接觸矽化物膜
160:矽化物遮罩圖案
160BS、INT_GSB、NS_BS:底部表面
180:源極/汲極觸點
180SW:側壁
191:第二層間絕緣膜
205:佈線結構
206:佈線通孔
207:佈線
A-A:線
AP:主動圖案
BP:下部圖案
D1:第一方向
D2:第二方向
D3:第三方向
GS:閘極結構
H11、H12、H13、H14、H15、H18、H19:高度
INT1_GS:第一內閘極結構
INT2_GS:第二內閘極結構
INT3_GS:第三內閘極結構
INT4_GS:第四內閘極結構
NS:薄片圖案
P:部分
W11、W12、W13、W14:寬度

Claims (10)

  1. 一種半導體裝置，包括： 主動圖案，在第一方向上延伸； 多個閘極結構，位於所述主動圖案上且在所述第一方向上間隔開，所述多個閘極結構中的各者包括在第二方向上延伸的閘極電極及所述閘極電極的側壁上的閘極間隔件； 源極/汲極圖案，位於所述多個閘極結構中的鄰近者之間； 矽化物遮罩圖案，位於所述源極/汲極圖案上，所述矽化物遮罩圖案包括在第三方向上彼此相對的上部表面及底部表面，所述矽化物遮罩圖案的所述上部表面低於所述閘極電極的上部表面； 源極/汲極觸點，位於所述源極/汲極圖案上且連接至所述源極/汲極圖案；以及 接觸矽化物膜，位於所述源極/汲極觸點與所述源極/汲極圖案之間，所述接觸矽化物膜接觸所述矽化物遮罩圖案的所述底部表面， 其中自所述源極/汲極圖案的最下部部分至所述源極/汲極觸點的最下部部分的高度小於自所述源極/汲極圖案的所述最下部部分至所述矽化物遮罩圖案的所述底部表面的高度。
  2. 如請求項1所述的半導體裝置， 其中所述源極/汲極觸點覆蓋所述矽化物遮罩圖案的所述上部表面。
  3. 如請求項1所述的半導體裝置， 其中自所述源極/汲極圖案的所述最下部部分至所述矽化物遮罩圖案的所述底部表面的所述高度小於自所述源極/汲極圖案的所述最下部部分至所述主動圖案的上部表面的高度。
  4. 如請求項1所述的半導體裝置， 其中自所述源極/汲極圖案的所述最下部部分至所述矽化物遮罩圖案的所述上部表面的高度大於自所述源極/汲極圖案的所述最下部部分至所述主動圖案的上部表面的高度。
  5. 如請求項1所述的半導體裝置， 其中所述主動圖案包括在所述第一方向上延伸的下部圖案及在所述第三方向上與所述下部圖案間隔開的多個薄片圖案，以及 其中所述多個閘極結構中的各者包括所述下部圖案與所述薄片圖案之間及所述多個薄片圖案中的鄰近薄片圖案之間的內閘極結構。
  6. 一種半導體裝置，包括： 主動圖案，包括在第一方向上延伸的下部圖案及在第二方向上與所述下部圖案間隔開的多個薄片圖案，所述多個薄片圖案包括最上部薄片圖案； 多個閘極結構，位於所述下部圖案上，在第一方向間隔開，所述多個閘極結構中的各者包括在第三方向上延伸的閘極電極； 源極/汲極圖案，位於所述下部圖案上且連接至所述薄片圖案； 矽化物遮罩圖案，位於所述源極/汲極圖案上，所述矽化物遮罩圖案包括在所述第二方向上彼此相對的上部表面及底部表面，所述矽化物遮罩圖案的所述上部表面高於所述最上部薄片圖案的上部表面且低於所述閘極電極的上部表面； 源極/汲極觸點，位於所述源極/汲極圖案上且連接至所述源極/汲極圖案；以及 接觸矽化物膜，位於所述源極/汲極觸點與所述源極/汲極圖案之間，所述接觸矽化物膜接觸所述矽化物遮罩圖案的所述底部表面。
  7. 如請求項6所述的半導體裝置， 其中自所述源極/汲極圖案的最下部部分至所述矽化物遮罩圖案的所述底部表面的高度小於自所述源極/汲極圖案的所述最下部部分至所述最上部薄片圖案的所述上部表面的高度。
  8. 如請求項6所述的半導體裝置， 其中所述多個閘極結構中的各者包括所述閘極電極的側壁上的閘極間隔件，以及 其中所述源極/汲極觸點的側壁與所述閘極間隔件的外側壁接觸。
  9. 一種半導體裝置，包括： 主動圖案，包括： 下部圖案，在第一方向上延伸，以及 多個薄片圖案，在第二方向上與所述下部圖案間隔開，所述多個薄片圖案包括最上部薄片圖案； 多個閘極結構，位於所述下部圖案上，在所述第一方向上間隔開，所述多個閘極結構中的各者包括在第三方向上延伸的閘極電極及所述閘極電極的側壁上的閘極間隔件； 源極/汲極圖案，位於所述下部圖案上且連接至所述薄片圖案； 矽化物遮罩圖案，位於所述源極/汲極圖案上，所述矽化物遮罩圖案包括在所述第二方向上彼此相對的上部表面及底部表面； 源極/汲極觸點，位於所述源極/汲極圖案上，所述源極/汲極觸點與所述矽化物遮罩圖案的所述上部表面接觸，所述源極/汲極觸點的側壁與所述閘極間隔件的外側壁接觸；以及 接觸矽化物膜，位於所述源極/汲極觸點與所述源極/汲極圖案之間，所述接觸矽化物膜與所述矽化物遮罩圖案的所述底部表面接觸， 其中所述多個閘極結構中的各者包括安置於所述下部圖案與所述多個薄片圖案之間及所述多個薄片圖案中的鄰近者之間的多個內閘極結構， 其中所述多個內閘極結構中的各者包括與所述最上部薄片圖案的底部表面接觸的最上部內閘極結構，以及 其中所述矽化物遮罩圖案的所述底部表面低於所述最上部內閘極結構的上部表面且高於所述最上部內閘極結構的底部表面。
  10. 如請求項9所述的半導體裝置， 其中所述矽化物遮罩圖案的所述上部表面高於所述最上部薄片圖案的上部表面。
TW112138575A 2022-10-20 2023-10-06 半導體裝置 TW202418557A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2022-0135638 2022-10-20
KR20220135638 2022-10-20
KR10-2023-0021495 2023-02-17
KR1020230021495A KR20240055608A (ko) 2022-10-20 2023-02-17 반도체 장치

Publications (1)

Publication Number Publication Date
TW202418557A true TW202418557A (zh) 2024-05-01

Family

ID=87930226

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112138575A TW202418557A (zh) 2022-10-20 2023-10-06 半導體裝置

Country Status (3)

Country Link
US (1) US20240234525A9 (zh)
EP (1) EP4358150A1 (zh)
TW (1) TW202418557A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1439579B1 (en) * 2003-01-15 2010-03-10 STMicroelectronics S.r.l. Process for manufacturing a memory device, in particular a phase change memory, including a silicidation step
KR100641916B1 (ko) * 2004-11-18 2006-11-02 주식회사 하이닉스반도체 반도체소자의 저장전극 형성방법
KR102283024B1 (ko) * 2017-09-01 2021-07-27 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10199260B1 (en) * 2017-10-05 2019-02-05 United Microelectronics Corp. Contact hole structure and method of fabricating the same
US11715777B2 (en) * 2020-05-29 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
EP4009377A1 (en) * 2020-12-07 2022-06-08 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20240234525A9 (en) 2024-07-11
US20240136416A1 (en) 2024-04-25
EP4358150A1 (en) 2024-04-24

Similar Documents

Publication Publication Date Title
EP4273917B1 (en) Semiconductor device
US11990552B2 (en) Semiconductor devices
US12062706B2 (en) Semiconductor device
US20220254881A1 (en) Semiconductor device
KR20230146326A (ko) 반도체 장치 및 이의 제조 방법
TW202418557A (zh) 半導體裝置
US20240282829A1 (en) Semiconductor devices
US20240222453A1 (en) Semiconductor device
US20240105773A1 (en) Semiconductor device
US20230207654A1 (en) Semiconductor device and method for fabricating the same
US20240237325A9 (en) Semiconductor device
US20240339378A1 (en) Semiconductor device
US20240120274A1 (en) Semiconductor device
US20240194752A1 (en) Semiconductor device
US20230395668A1 (en) Semiconductor device with deep silicide film
US11984448B2 (en) Semiconductor device
US20240222450A1 (en) Semiconductor device
US20240234558A9 (en) Semiconductor device
US20230122379A1 (en) Semiconductor device and method for manufacturing the same
US20240120393A1 (en) Semiconductor device
US20240258396A1 (en) Semiconductor device
KR20240055608A (ko) 반도체 장치
US20240006409A1 (en) Semiconductor device and method for fabricating the same
US20240154042A1 (en) Semiconductor device
TW202435408A (zh) 半導體裝置