TW202416819A - 單晶微波積體電路電容結構 - Google Patents
單晶微波積體電路電容結構 Download PDFInfo
- Publication number
- TW202416819A TW202416819A TW111138491A TW111138491A TW202416819A TW 202416819 A TW202416819 A TW 202416819A TW 111138491 A TW111138491 A TW 111138491A TW 111138491 A TW111138491 A TW 111138491A TW 202416819 A TW202416819 A TW 202416819A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- capacitor
- integrated circuit
- microwave integrated
- conductor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 117
- 239000004020 conductor Substances 0.000 claims description 47
- 239000013078 crystal Substances 0.000 claims description 42
- 230000015556 catabolic process Effects 0.000 abstract description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 9
- 229910002601 GaN Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 1
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 1
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 1
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 1
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 1
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Abstract
一種晶微波積體電路電容結構，適用於設置在一單晶微波積體電路(MMIC)中，其包含一第一電容電極、一電容介電結構，及一第二電容電極，該電容介電結構包括一第一介電層、一導電層，及一第二介電層，該單晶微波積體電路電容結構為疊接串聯結構，用於提高電容的崩潰電壓。
Description
本發明是有關於一種電容結構，尤其是一種用於提高電容的崩潰電壓，以配合氮化鎵(GaN)射頻IC設計之單晶微波積體電路電容結構。
由於氮化鎵(GaN)具有高能帶間隙的特點，使氮化鎵(GaN)已經廣泛應用於藍光及高電壓操作的電源應用中，而氮化鎵(GaN)於單晶微波積體電路(MMIC)中也因為高電壓操作的特性(＞25V)，可以使單晶微波積體電路輸出功率大大的提升(相對於一般操作電壓小於5V的電路應用)。
但是氮化鎵(GaN)於單晶微波積體電路(MMIC)中的高電壓操作，除了使用氮化鎵電晶體(GaN HEMT)讓操作電壓提高之外，電路中所設置的電容也需要使用可於高電壓工作的半導體元件，若電容的崩潰電壓太低，將會限制氮化鎵(GaN)於單晶微波積體電路(MMIC)中高電壓操作，目前傳統的做法是使用電容分散式的作法，將電容電感等半導體元件製造在不同的基板上，再經由封裝技術整合成所需要的電路功能。
請參閱圖1，為一種早期使用之電容結構21，包含一第一電極211、一與該第一電極211間隔設置之第二電極212，及一設置於該第一電極211與該第二電極212之間的介電質213，該電容結構21存在於一積體電路22中，該第一電極211與該第二電極212分別與一第一導體221與一第二導體222電連接，用於使該電容結構21與其他電子元件連接，該電容結構21的崩潰電壓受限於積體電路的結構，可提供之操作電壓較低。
請參閱圖2，為另一種早期使用之電容結構23，包含二間隔設置之第一電極231、一設置於該二第一電極231並與其間隔之第二電極232，及二設置於該二第一電極231與該第二電極232之間的介電質233，該電容結構23存在於一積體電路24中，該二第一電極231與該第二電極232分別與一第一導體241及一第二導體242電連接，用於使該電容結構23與其他電子元件連接，其中，該電容結構23主要是利用該第二電極232做為該二第一電極231的共同感應電極，是一種電容的並聯結構，其主要的目的是縮小電容元件於積體電路中的體積，並非提高該電容元件的操作電壓。
因此，如何於單晶微波積體電路(MMIC)中使用具有較高操作電壓之電容結構，以因應氮化鎵電晶體(GaN HEMT)之高工作電壓，是相關技術人員亟需努力的目標。
有鑑於此，本發明之目的是在提供一種單晶微波積體電路電容結構，適用於設置在一單晶微波積體電路中，主要的目的是提高該電容結構之崩潰電壓。
該單晶微波積體電路電容結構包含一第一電容電極、一電容介電結構，及一第二電容電極。
該電容介電結構包括一第一介電層、一導電層，及一第二介電層，該第一介電層與該第一電容電極連接，該導電層與該第一介電層連接，並與該第一電容電極電性斷路，該第二介電層，與該導電層連接。
該第二電容電極與該第二介電層連接，並與該第一電容電極及該導電層電性斷路。
本發明的又一技術手段，是在於上述之該單晶微波積體電路為多層結構並依序包含一第一結構層、一第二結構層、一第三結構層、一第四結構層，及一第五結構層，該第一電容電極設置於該第一結構層，該第一介電層設置於該第二結構層，該導電層設置於該第三結構層，該第二介電層設置於該第四結構層，該第二電容電極設置於該第五結構層。
本發明的再一技術手段，是在於上述之該單晶微波積體電路更包含一第一導電體，及一第二導電體，該第一導電體與該第一電容電極連接，該第二導電體與該第二電容電極連接。
本發明的又一技術手段，是在於上述之該第一導電體穿設於該第一結構層、該第二結構層、該第三結構層、該第四結構層，及該第五結構層。
本發明的另一技術手段，是在於上述之該單晶微波積體電路為多層結構並依序包含一第一結構層、一第二結構層，及一第三結構層，該第一電容電極及該第二電容電極設置於該第一結構層，該第一介電層及該第二介電層設置於該第二結構層，該導電層設置於該第三結構層。
本發明的再一技術手段，是在於上述之該導電層具有一與該第一介電層連接之第一導電部、一與該第二介電層連接之第二導電部，及一與該第一導電部與該第二導電部連接之第三導電部。
本發明的又一技術手段，是在於上述之該單晶微波積體電路更包含一第一導電體，及一第二導電體，該第一導電體與該第一電容電極連接，該第二導電體與該第二電容電極連接。
本發明的另一技術手段，是在於上述之該第一導電體穿設於該第一結構層、該第二結構層，及該第三結構層，該第二導電體穿設於該第一結構層、該第二結構層，及該第三結構層。
本發明之有益功效在於，由於該導電層只有與該第一介電層及該第二介電層連接，以使該電容結構成為疊接串聯的結構設置，可使該電容結構的崩潰電壓提高。
有關本發明之相關申請專利特色與技術內容，在以下配合參考圖式之兩個較佳實施例的詳細說明中，將可清楚地呈現。在進行詳細說明前應注意的是，類似的元件是以相同的編號來做表示。
參閱圖3，為本發明一種單晶微波積體電路電容結構之一第一較佳實施例，該單晶微波積體電路(MMIC，Monolithic Microwave Integrated Circuit)為多層結構，並且由下至上依序包含一第一結構層31、一第二結構層32、一第三結構層33、一第四結構層34，及一第五結構層35。
其中，該第一結構層31、該第二結構層32、該第三結構層33、該第四結構層34，及該第五結構層35為該單晶微波積體電路之部份結構，該單晶微波積體電路中還另外設置氮化鎵電晶體(GaN HEMT)(圖式未示出)，實際實施時，該單晶微波積體電路可為更多層的積體電路結構，並且設置其他的電子元件，不應以此為限。
該電容結構包含一第一電容電極41、一電容介電結構42，及一第二電容電極43，該電容介電結構42包括一第一介電層421、一導電層422，及一第二介電層423，該第一介電層421與該第一電容電極41連接，該導電層422與該第一介電層421連接，並與該第一電容電極41電性斷路，該第二介電層423與該導電層422連接，該第二電容電極43與該第二介電層423連接，並與該第一電容電極41及該導電層422電性斷路。
於該第一較佳實施例中，該第一電容電極41設置於該第一結構層31，該第一介電層421設置於該第二結構層32，該導電層422設置於該第三結構層33，該第二介電層423設置於該第四結構層34，該第二電容電極43設置於該第五結構層35，並且該第一電容電極41與該第一介電層421之接觸面積、該第一介電層421與該導電層422之接觸面積、該導電層422與該第二介電層423之接觸面積，及該第二介電層423與該第二電容電極43之接觸面積基本相同，由於實際上要做出兩個或更多個面積相同的接觸面基本是達不到，但是積體電路設計方向是朝著接觸面積相同的方向進行，實際實施時，該第一電容電極41與該第一介電層421之接觸面積、該第一介電層421與該導電層422之接觸面積、該導電層422與該第二介電層423之接觸面積，及該第二介電層423與該第二電容電極43之接觸面積應以實際積體電路的結構進行，不應以此為限。
其中，該單晶微波積體電路更包含一第一導電體36，及一第二導電體37，該第一導電體36與該第一電容電極41連接以電連接一第一傳輸電路38，該第二導電體37與該第二電容電極43連接以電連接一第二傳輸電路39，以進一步與該單晶微波積體電路中其他的電子元件電性連接，較佳地，該第一導電體36穿設於該第一結構層31、該第二結構層32、該第三結構層33、該第四結構層34，及該第五結構層35，以與設置於該單晶微波積體電路上方的第一傳輸電路38電聯結，實際實施時，該第一導電體36及該第二導電體37的設置位置不應以此為限。
請參閱圖4，為本發明一種單晶微波積體電路電容結構之一第二較佳實施例，該第二較佳實施例與該第一較佳實施例大致相同，相同之處於此不再詳述，不同之處在於，該單晶微波積體電路為多層結構，並且由下至上依序包含一第一結構層31、一第二結構層32，及一第三結構層33，該第一電容電極41及該第二電容電極43設置於該第一結構層31，該第一介電層421及該第二介電層423設置於該第二結構層32，該導電層422設置於該第三結構層33，實際實施時，該導電層422可以跨入其他結構，而使該第一電容電極41及該第二電容電極43設置於不同結構層，該第一介電層421及該第二介電層423設置於不同結構層，不應以本較佳實施例的舉例為限。
其中，該導電層422具有一與該第一介電層421連接之第一導電部424、一與該第二介電層423連接之第二導電部425，及一與該第一導電部424與該第二導電部425連接之第三導電部426，藉由該第三導電部426可以將該第一介電層421及該第二介電層423的距離拉開，以活用該單晶微波積體電路的設計。
該單晶微波積體電路更包含一第一導電體36，及一第二導電體37，該第一導電體36與該第一電容電極41連接以電連接一第一傳輸電路38，該第二導電體37與該第二電容電極43連接以電連接一第二傳輸電路39，以進一步與該單晶微波積體電路中其他的電子元件電性連接，該第一導電體36穿設於該第一結構層31、該第二結構層32，及該第三結構層33，該第二導電體37穿設於該第一結構層31、該第二結構層32，及該第三結構層33。
於該第二較佳實施例中，該第一電容電極41與該第一介電層421之接觸面積，及該第一介電層421與該第一導電部424之接觸面積基本相同，該第二導電部425與該第二介電層423之接觸面積，及該第二介電層423與該第二電容電極43之接觸面積基本相同，由於實際上要做出兩個或更多個面積相同的接觸面基本是達不到，但是積體電路設計方向是朝著接觸面積相同的方向進行，實際實施時，該第一電容電極41與該第一介電層421之接觸面積、該第一介電層421與該第一導電部424、該第二導電部425與該第二介電層423之接觸面積，及該第二介電層423與該第二電容電極43之接觸面積，應以實際積體電路的結構進行，不應以此為限。
值得說明的是，於該單晶微波積體電路中，電容串聯時會使等效電容值變小，如果要達到相同的電容值時電容元件使用的面積會變得更大，導致習知技術電容疊接串聯並不會被採用於積體電路中。反觀，本發明電容結構是針對具有氮化鎵(GaN)材料電子元件之單晶微波積體電路中，雖然等效的電容值變小，卻可以有效提高電容崩潰電壓，其元件結構比傳統分散式的作法更好。
綜上所述，該導電層422可將該第一介電層421與該第二介電層423彼此間隔，以使該電容結構形成串聯的結構，可以提升該電容結構的崩潰電壓，以進一步配合其他電子元件(例如：氮化鎵(GaN)材料電子元件)的工作電壓，故確實可以達成本發明之目的。
惟以上所述者，僅為本發明之兩個較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
21:電容結構
211:第一電極
212:第二電極
213:介電質
22:積體電路
221:第一導體
222:第二導體
23:電容結構
231:第一電極
232:第二電極
233:介電質
24:積體電路
241:第一導體
242:第二導體
31:第一結構層
32:第二結構層
33:第三結構層
34:第四結構層
35:第五結構層
36:第一導電體
37:第二導電體
38:第一傳輸電路
39:第二傳輸電路
41:第一電容電極
42:電容介電結構
421:第一介電層
422:導電層
423:第二介電層
424:第一導電部
425:第二導電部
426:第三導電部
43:第二電容電極
圖1是一剖面示意圖，說明習知一種電容結構；
圖2是一剖面示意圖，說明習知另一種電容結構；
圖3是一剖面示意圖，為本發明一種單晶微波積體電路電容結構之一第一較佳實施例；及
圖4是一剖面示意圖，為本發明一種單晶微波積體電路電容結構之一第二較佳實施例。
31:第一結構層
32:第二結構層
33:第三結構層
34:第四結構層
35:第五結構層
36:第一導電體
37:第二導電體
38:第一傳輸電路
39:第二傳輸電路
41:第一電容電極
42:電容介電結構
421:第一介電層
422:導電層
423:第二介電層
43:第二電容電極
Claims (8)
- 一種單晶微波積體電路電容結構，適用於設置在一單晶微波積體電路中，其包含： 一第一電容電極； 一電容介電結構，包括： 一第一介電層，與該第一電容電極連接； 一導電層，與該第一介電層連接，並與該第一電容電極電性斷路；及 一第二介電層，與該導電層連接；及 一第二電容電極，與該第二介電層連接，並與該第一電容電極及該導電層電性斷路。
- 如請求項1所述單晶微波積體電路電容結構，其中，該單晶微波積體電路為多層結構並依序包含一第一結構層、一第二結構層、一第三結構層、一第四結構層，及一第五結構層，該第一電容電極設置於該第一結構層，該第一介電層設置於該第二結構層，該導電層設置於該第三結構層，該第二介電層設置於該第四結構層，該第二電容電極設置於該第五結構層。
- 如請求項2所述單晶微波積體電路電容結構，其中，該單晶微波積體電路更包含一第一導電體，及一第二導電體，該第一導電體與該第一電容電極連接，該第二導電體與該第二電容電極連接。
- 如請求項3所述單晶微波積體電路電容結構，其中，該第一導電體穿設於該第一結構層、該第二結構層、該第三結構層、該第四結構層，及該第五結構層。
- 如請求項1所述單晶微波積體電路電容結構，其中，該單晶微波積體電路為多層結構並依序包含一第一結構層、一第二結構層，及一第三結構層，該第一電容電極及該第二電容電極設置於該第一結構層，該第一介電層及該第二介電層設置於該第二結構層，該導電層設置於該第三結構層。
- 如請求項5所述單晶微波積體電路電容結構，其中，該導電層具有一與該第一介電層連接之第一導電部、一與該第二介電層連接之第二導電部，及一與該第一導電部與該第二導電部連接之第三導電部。
- 如請求項6所述單晶微波積體電路電容結構，其中，該單晶微波積體電路更包含一第一導電體，及一第二導電體，該第一導電體與該第一電容電極連接，該第二導電體與該第二電容電極連接。
- 如請求項7所述單晶微波積體電路電容結構，其中，該第一導電體穿設於該第一結構層、該第二結構層，及該第三結構層，該第二導電體穿設於該第一結構層、該第二結構層，及該第三結構層。
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202416819A true TW202416819A (zh) | 2024-04-16 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9508599B2 (en) | Methods of making a monolithic microwave integrated circuit | |
| US11652461B2 (en) | Transistor level input and output harmonic terminations | |
| TWI569576B (zh) | 具有單一組合串聯及並聯電容器組件的輸出匹配網路 | |
| US11296601B2 (en) | Power transistor with distributed gate | |
| CN107785328B (zh) | 具有谐波控制的功率晶体管 | |
| TW202416819A (zh) | 單晶微波積體電路電容結構 | |
| CN109860147B (zh) | 一种叠状电容制作方法及半导体器件 | |
| US9640530B2 (en) | Semiconductor device | |
| US7035080B1 (en) | Combined multilayer and single-layer capacitor for wirebonding | |
| US20100133652A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20100067169A1 (en) | Capacitor structure | |
| WO2018008422A1 (ja) | Ｅｓｄ保護機能付きインダクタ | |
| CN117936521A (zh) | 单晶微波集成电路电容结构 | |
| KR101127093B1 (ko) | Ｌｔｃｃ를 이용한 고출력 증폭기의 내부 정합 회로 및 결합기 구조 | |
| JPH10256850A (ja) | 半導体装置及び高周波電力増幅器 | |
| US20220407467A1 (en) | Doherty amplifier | |
| US6952044B2 (en) | Monolithic bridge capacitor | |
| US20050063136A1 (en) | Decoupling capacitor and method | |
| KR101102306B1 (ko) | ＬＴＣＣ를 이용한 ＧａＮ 증폭기의 내부 매칭 구조 | |
| US10886247B2 (en) | Power converter | |
| US20220254717A1 (en) | Semiconductor Device And Manufacturing Method Therefor | |
| TWI518864B (zh) | 變容器 | |
| EP4325721A1 (en) | Package structure for signal amplification, and signal amplifier | |
| WO2023216289A1 (zh) | 开关电容电路、压控振荡器和形成开关电容电路的方法 | |
| US7245477B2 (en) | Decoupling capacitor and method |