TW202414806A

TW202414806A - 包含超晶格的影像感測器元件及相關方法

Info

Publication number: TW202414806A
Application number: TW112129693A
Authority: TW
Inventors: 竹內秀樹; 陳宜安; 奈爾斯溫柯迪
Original assignee: 美商安托梅拉公司
Priority date: 2022-08-23
Filing date: 2023-08-08
Publication date: 2024-04-01
Also published as: TWI846559B

Abstract

一種影像感測器元件可包含：一半導體底材；半導體底材內部之一像素區，該像素區包含具第一導電類型之第一摻雜物；位於半導體底材之表面上之一第一釘扎層，該第一釘扎層包含第二摻雜物，其具有不同於第一導電類型之第二導電類型；以及半導體底材中之一第二釘扎層，該第二釘扎層鄰接像素區的至少一側且包含一超晶格及第二摻雜物。該超晶格可包含複數個堆疊之層群組，各層群組包括複數個堆疊之基底半導體單層，其界定出一基底半導體部分，以及被拘束在相鄰的基底半導體部分之一晶格內之至少一非半導體單層。

Description

包含超晶格的影像感測器元件及相關方法

本揭示內容一般而言係有關於半導體元件，更具體而言，係有關於半導體影像感測器元件及相關方法。

利用諸如增強電荷載子之遷移率(mobility)增進半導體元件效能之相關結構及技術，已多有人提出。例如，Currie等人之美國專利申請案第2003/0057416號揭示了矽、矽-鍺及鬆弛矽之應變材料層，其亦包含原本會在其他方面導致效能劣退的無雜質區(impurity-free zones)。此等應變材料層在上部矽層中所造成的雙軸向應變(biaxial strain)會改變載子的遷移率，從而得以製作較高速與／或較低功率的元件。Fitzgerald等人的美國專利申請公告案第2003/0034529號則揭示了同樣以類似的應變矽技術為基礎的CMOS反向器。

授予Takagi的美國專利第6,472,685 B2號揭示了一半導體元件，其包含夾在矽層間的一層矽與碳層，以使其第二矽層的導帶及價帶承受伸張應變(tensile strain)。這樣，具有較小有效質量(effective mass)且已由施加於閘極上的電場所誘發的電子，便會被侷限在其第二矽層內，因此，即可認定其N型通道MOSFET具有較高的遷移率。

授予Ishibashi等人的美國專利第4,937,204號揭示了一超晶格，其中包含一複數層，該複數層少於八個單層(monolayer)且含有一部份(fractional)或雙元(binary)半導體層或一雙元化合物半導體層，該複數層係交替地以磊晶成長方式生長而成。其中的主電流方向係垂直於該超晶格之各層。

授予Wang等人的美國專利第5,357,119號揭示了一矽-鍺短週期超晶格，其經由減少超晶格中的合金散射(alloy scattering)而達成較高遷移率。依據類似的原理，授予Candelaria的美國專利第5,683,934號揭示了具較佳遷移率之MOSFET，其包含一通道層，該通道層包括矽與一第二材料之一合金，該第二材料以使該通道層處於伸張應力下的百分比替代性地存在於矽晶格中。

授予Tsu的美國專利第5,216,262號揭示了一量子井結構，其包括兩個阻障區(barrier region)及夾於其間的一磊晶生長半導體薄層。每一阻障區各係由厚度範圍大致在二至六個交替之SiO2／Si單層所構成。阻障區間則另夾有厚得多之一矽區段。

在2000年9月6日線上出版的應用物理及材料科學及製程(Applied Physics and Materials Science & Processing) pp. 391 – 402中，Tsu於一篇題為「矽質奈米結構元件中之現象」(Phenomena in silicon nanostructure devices)的文章中揭示了矽及氧之半導體-原子超晶格(semiconductor-atomic superlattice, SAS)。此矽／氧超晶格結構被揭露為對矽量子及發光元件有用。其中特別揭示如何製作並測試一綠色電致發光二極體(electroluminescence diode)結構。該二極體結構中的電流流動方向是垂直的，亦即，垂直於SAS之層。該文所揭示的SAS可包含由諸如氧原子等被吸附物種(adsorbed species) 及CO分子所分開的半導體層。在被吸附之氧單層以外所生長的矽，被描述為具有相當低缺陷密度之磊晶層。其中的一種SAS結構包含1.1 nm厚之一矽質部份，其約為八個原子層的矽，而另一結構的矽質部份厚度則有此厚度的兩倍。在物理評論通訊(Physics Review Letters)，Vol. 89, No. 7 (2002年8月12日)中，Luo等人所發表的一篇題為「直接間隙發光矽之化學設計」(Chemical Design of Direct-Gap Light-Emitting Silicon)的文章，更進一步地討論了Tsu的發光SAS結構。

授予Wang等人之美國專利第7,105,895號揭示了薄的矽與氧、碳、氮、磷、銻、砷或氫的一阻障建構區塊，其可以將垂直流經晶格的電流減小超過四個十之次方冪次尺度(four orders of magnitude)。其絕緣層／阻障層容許低缺陷磊晶矽挨著絕緣層而沉積。

已公開之Mears等人的英國專利申請案第2,347,520號揭示，非週期性光子能帶間隙 (aperiodic photonic band-gap, APBG)結構可應用於電子能帶間隙工程(electronic bandgap engineering)中。詳細而言，該申請案揭示，材料參數(material parameters)，例如能帶最小值的位置、有效質量等等，皆可加以調節，以獲致具有所要能帶結構特性之新非週期性材料。其他參數，諸如導電性、熱傳導性及介電係數(dielectric permittivity)或導磁係數(magnetic permeability)，則被揭露亦有可能被設計於材料之中。

除此之外，授予Wang等人的美國專利第6,376,337號揭示一種用於製作半導體元件絕緣或阻障層之方法，其包括在矽底材上沉積一層矽及至少一另外元素，使該沉積層實質上沒有缺陷，如此實質上無缺陷的磊晶矽便能沉積於該沉積層上。作為替代方案，一或多個元素構成之一單層，較佳者為包括氧元素，在矽底材上被吸收。夾在磊晶矽之間的複數絕緣層，形成阻障複合體。

儘管已有上述方法存在，但為了實現半導體元件效能的改進，進一步強化先進半導體材料及處理技術的使用，是吾人所期望的。

一種影像感測器元件可包括：一半導體底材；半導體底材內部之一像素區，該像素區包含具第一導電類型之第一摻雜物；位於半導體底材表面上之一第一釘扎層(pinning layer)，該第一釘扎層包含第二摻雜物，其具有不同於第一導電類型之第二導電類型；以及半導體底材中之一第二釘扎層，該第二釘扎層鄰接像素區的至少一側且包含一超晶格及第二摻雜物。該超晶格可包含複數個堆疊之層群組，各層群組包括複數個堆疊之基底半導體單層，其界定出一基底半導體部，以及被拘束在相鄰的基底半導體部分之一晶格內之至少一非半導體單層。

在一示例實施例中，第二釘扎層可沿著像素區的相對兩側延伸。更詳細而言，第二釘扎層亦可沿著像素區的底部延伸。按照另一示例實施方式，該影像感測器元件可進一步包含半導體底材中鄰接第二釘扎層之一隔離區。此外，第二釘扎層可包裹(wrap around)隔離區。

第一釘扎層可鄰接像素區之第一端，且影像感測器元件可進一步包含半導體底材上之一濾色層，該濾色層鄰接像素區與第一端相對之一第二端。此外，該影像感測器元件亦可包含濾色層上之一透鏡。

在一示例實施例中，影像感測器元件可進一步包含鄰接第一釘扎層之一傳輸閘極(transfer gate)，與傳輸閘極隔開之一導電接點，以及在傳輸閘極及導電接點之間延伸之一導電通孔。此外，在某些實施例中，第二釘扎層亦可包含氟。作爲示例，基底半導體部分可包括矽，且至少一非半導體單層可包括氧。

在某些實施方式中，像素區可包括含第一摻雜物之一摻雜區，以及介於摻雜區及第二釘扎層間之一本質區(intrinsic region)。在一示例實施例中，超晶格可包括一第一超晶格，且影像感測器元件可進一步包含本質區中之一第二超晶格，該第二超晶格與上面簡要描述者類似。在某些實施方式中，第二超晶格可至少局部地圍繞摻雜區。

一種用於製作一影像感測器元件之方法可包含：在一半導體底材內部形成一像素區，該像素區包括具第一導電類型之第一摻雜物；在半導體底材之表面上形成一第一釘扎層，該第一釘扎層包含第二摻雜物，其具有不同於第一導電類型之第二導電類型；以及在半導體底材中形成一第二釘扎層，該第二釘扎層鄰接像素區的至少一側且包含一超晶格及第二摻雜物。該超晶格可包含複數個堆疊之層群組，各層群組包括複數個堆疊之基底半導體單層，其界定出一基底半導體部分，以及被拘束在相鄰的基底半導體部分之一晶格內之至少一非半導體單層。

在一示例實施例中，第二釘扎層可沿著像素區的相對兩側延伸。更詳細而言，第二釘扎層亦可沿著像素區的底部延伸。按照另一示例實施方式，該方法可進一步包含在半導體底材中形成鄰接第二釘扎層之一隔離區。此外，第二釘扎層可包裹隔離區。

第一釘扎層可鄰接像素區之第一端，且該方法可進一步包含在半導體底材上形成一濾色層，該濾色層鄰接像素區與第一端相對之一第二端。此外，該方法亦可包含在濾色層上形成一透鏡。

在一示例實施例中，該方法可進一步包含：形成鄰接第一釘扎層之一傳輸閘極；形成與傳輸閘極隔開之一導電接點；以及形成在傳輸閘極及導電接點之間延伸之一導電通孔。此外，在某些實施例中，第二釘扎層亦可包含氟。作爲示例，基底半導體部分可包括矽，且至少一非半導體單層可包括氧。

在某些實施方式中，形成像素區可包含形成一本質區，以及在本質區中形成包含第一摻雜物之一摻雜區，該本質區分開了摻雜區及第二釘扎層。在一示例實施例中，超晶格可包括一第一超晶格，且形成像素區可進一步包含在本質區中形成一第二超晶格，該第二超晶格與上面簡要描述者類似。在某些實施方式中，第二超晶格可至少局部地圍繞摻雜區。

茲參考說明書所附圖式詳細說明示例性實施例，圖式中所示者為示例性實施例。不過，實施例可以許多不同形式實施，且不應解釋為僅限於本說明書所提供之特定示例。相反的，這些實施例之提供，僅是為了使本發明所揭示之發明內容更為完整詳盡。在本說明書及圖式各處，相同圖式符號係指相同元件，而撇號(‘)則用以標示不同實施方式中之類似元件。

一般而言，本揭示內容係有關於內部有一增強型半導體超晶格(enhanced semiconductor superlattice)以提供更佳效能之半導體元件。在本揭示內容中，增強型半導體超晶格亦可稱為MST層，或「MST技術」。

詳言之，MST技術涉及進階的半導體材料，例如下文將進一步說明之超晶格25。申請人之理論認為(但申請人並不欲受此理論所束縛)，本說明書所述之超晶格結構可減少電荷載子之有效質量，並由此而帶來較高之電荷載子遷移率。有效質量之各種定義在本發明所屬技術領域之文獻中已有說明。為衡量有效質量之改善程度，申請人分別為電子及電洞使用了「導電性反有效質量張量」(conductivity reciprocal effective mass tensor) 及：為電子之定義，且：為電洞之定義，其中f為費米-狄拉克分佈(Fermi-Dirac distribution)，EF為費米能量(Fermi energy)，T為溫度，E(k,n)為電子在對應於波向量k及第n個能帶狀態中的能量，下標i及j係指直交座標x，y及z，積分係在布里羅因區(Brillouin zone，B.Z.)內進行，而加總則是在電子及電洞的能帶分別高於及低於費米能量之能帶中進行。

申請人對導電性反有效質量張量之定義為，一材料之導電性反有效質量張量之對應分量之值較大者，其導電性之張量分量 (tensorial component)亦較大。申請人再度提出理論(但並不欲受此理論所束縛)認為，本說明書所述之超晶格可設定導電性反有效質量張量之值，以增進材料之導電性，例如電荷載子傳輸之典型較佳方向。適當張量項數之倒數，在此稱為導電性有效質量(conductivity effective mass)。換句話說，若要描述半導體材料結構的特性，如上文所述，在載子預定傳輸方向上計算出電子／電洞之導電性有效質量，便可用於分辨出較佳之材料。

申請人已辨識出可用於半導體元件之改進材料或結構。更具體而言，申請人所辨識出之材料或結構所具有之能帶結構，其電子及／或電洞之適當導電性有效質量之值，實質上小於對應於矽之值。這些結構除了有較佳遷移率之特點外，其形成或使用之方式，亦使其得以提供有利於各種不同元件類型應用之壓電、焦電及／或鐵電特性，下文將進一步討論。

參考圖1及圖2，所述材料或結構是超晶格25的形式，其結構在原子或分子等級上受到控制，且可應用原子或分子層沉積之已知技術加以形成。超晶格25包含複數個堆疊排列之層群組45a～45n，如圖1之概要剖視圖所示。

如圖所示，超晶格25之每一層群組45a～45n包含複數個堆疊之基底半導體單層46，其界定出各別之基底半導體部份46a～46n與其上之一能帶修改層50。為清楚呈現起見，該能帶修改層50於圖1中以雜點表示。

如圖所示，該能帶修改層50包含一非半導體單層，其係被拘束在相鄰之基底半導體部份之一晶格內。「被拘束在相鄰之基底半導體部份之一晶格內」一語，係指來自相對之基底半導體部份46a～46n之至少一些半導體原子，透過該些相對基底半導體部份間之非半導體單層50，以化學方式鍵結在一起，如圖2所示。一般而言，此一組構可經由控制以原子層沉積技術沉積在半導體部份46a～46n上面之非半導體材料之量而成為可能，這樣，可用之半導體鍵結位置便不會全部(亦即非完全或低於100%之涵蓋範圍)被連結至非半導體原子之鍵結佔滿，下文將進一步討論。因此，當更多半導體材料單層46被沉積在一非半導體單層50上面或上方時，新沉積之半導體原子便可填入該非半導體單層下方其餘未被佔用之半導體原子鍵結位置。

在其他實施方式中，使用超過一個此種非半導體單層是可能的。應注意的是，本說明書提及非半導體單層或半導體單層時，係指該單層所用材料若形成爲塊狀，會是非半導體或半導體。亦即，一種材料(例如矽)之單一單層所顯現之特性，並不必然與形成爲塊狀或相對較厚層時所顯現之特性相同，熟習本發明所屬技術領域者當可理解。

申請人之理論認為(但申請人並不欲受此理論所束縛)，能帶修改層50與相鄰之基底半導體部份46a～46n，可使超晶格25在平行層之方向上，具有較原本為低之電荷載子適當導電性有效質量。換一種方向思考，此平行方向即正交於堆疊方向。該能帶修改層50亦可使超晶格25具有一般之能帶結構，同時有利地發揮作為該超晶格垂直上下方之多個層或區域間之絕緣體之作用。

再者，此超晶格結構亦可有利地作為超晶格25垂直上下方多個層之間之摻雜物及／或材料擴散之阻擋。因此，這些特性可有利地允許超晶格25為高K值介電質提供一界面，其不僅可減少高K值材料擴散進入通道區，還可有利地減少不需要之散射效應，並改進裝置行動性，熟習本發明所屬技術領域者當可理解。

本發明之理論亦認為，包含超晶格25之半導體元件可因為較原本為低之導電性有效質量，而享有較高之電荷載子遷移率。在某些實施方式中，因為本發明而實現之能帶工程，超晶格25可進一步具有對諸如光電元件等尤其有利之實質上之直接能帶間隙。

如圖所示，超晶格25亦可在一上部層群組45n上方包含一頂蓋層52。該頂蓋層52可包含複數個基底半導體單層46。頂蓋層52可包含基底半導體的2至100個之間的單層，較佳者為10至50個之間的單層。

每一基底半導體部份46a～46n可包含由 IV 族半導體、 III-V 族半導體及 II-VI 族半導體所組成之群組中選定之一基底半導體。當然， IV 族半導體亦包含 IV-IV 族半導體，熟習本發明所屬技術領域者當可理解。更詳細而言，該基底半導體可包含，舉例而言，矽及鍺當中至少一者。

每一能帶修改層50可包含由，舉例而言，氧、氮、氟、碳及碳-氧所組成之群組中選定之一非半導體。該非半導體亦最好具有在沈積下一層期間保持熱穩定之特性，以從而有利於製作。在其他實施方式中，該非半導體可為相容於給定半導體製程之另一種無機或有機元素或化合物，熟習本發明所屬技術領域者當能理解。更詳細而言，該基底半導體可包含，舉例而言，矽及鍺當中至少一者。

應注意的是，「單層(monolayer)」一詞在此係指包含一單一原子層，亦指包含一單一分子層。亦應注意的是，經由單一單層所提供之能帶修改層50，亦應包含層中所有可能位置未完全被佔據之單層(亦即非完全或低於100%之涵蓋範圍)。舉例來說，參照圖2之原子圖，其呈現以矽作為基底半導體材料並以氧作為能帶修改材料之一4／1重複結構。氧原子之可能位置僅有一半被佔據。

在其他實施方式及／或使用不同材料的情況中，則不必然是二分之一的佔據情形，熟習本發明所屬技術領域者當能理解。事實上，熟習原子沈積技術領域者當能理解，即便在此示意圖中亦可看出，在一給定單層中，個別的氧原子並非精確地沿著一平坦平面排列。舉例來說，較佳之佔據範圍是氧的可能位置有八分之一至二分之一被填滿，但在特定實施方式中其他佔據範圍亦可使用。

由於矽及氧目前廣泛應用於一般半導體製程中，故製造商將能夠立即應用本說明書所述之材質。原子沉積或單層沉積亦是目前廣泛使用之技術。因此，依照本發明之結合超晶格25之半導體元件，可立即加以採用並實施，熟習本發明所屬技術領域者當能理解。

申請人之理論認為(但申請人並不欲受此理論所束縛)，對一超晶格而言，例如所述矽／氧超晶格，矽單層之數目理想應為七層或更少，以使該超晶格之能帶在各處皆為共同或相對均勻，以實現所欲之優點。圖1及圖2所示之矽／氧 4／1重複結構，已經過模型化以表示電子及電洞在X方向上之較佳遷移率。舉例而言，電子(就塊狀矽而言具等向性)之計算後導電性有效質量為0.26，而X方向上的4／1 矽／氧超晶格之計算後導電性有效質量則為0.12，兩者之比為0.46。同樣的，在電洞之計算結果方面，塊狀矽之值為0.36，該4／1 矽／氧超晶格之值則為0.16，兩者之比為0.44。

雖然此種方向上優先(directionally preferential)之特點可有利於某些半導體元件，其他半導體元件亦可得益於遷移率在平行於層群組之任何方向上更均勻之增加。電子及電洞兩者之遷移率同時增加，或僅其中一種電荷載子遷移率之增加，亦皆可有其好處，熟習本發明所屬技術領域者當可理解。

超晶格25之4／1 矽／氧實施方式之較低導電性有效質量，可不到非超晶格25者之導電性有效質量之三分之二，且此情形就電子及電洞而言皆然。當然，超晶格25可更包括至少一種類型之導電性摻雜物在其中，熟習本發明所屬技術領域者當能理解。

茲另參考圖3說明依照本發明之具有不同特性之超晶格25’之另一實施方式。在此實施方式中，其重複模式為3／1／5／1。更詳細而言，最底下的基底半導體部份46a’有三個單層，第二底下的基底半導體部份46b’則有五個單層。此模式在整個超晶格25’重複。每一能帶修改層50’可包含一單一單層。就包含矽／氧之此種超晶格25’ 而言，其電荷載子遷移率之增進，係獨立於該些層之平面之定向。圖3中其他元件在此未提及者，係與前文參考圖1所討論者類似，故不再重複討論。

在某些元件實施方式中，其超晶格之每一基底半導體部份可為相同數目之單層之厚度。在其他實施方式中，其超晶格之至少某些基底半導體部份可為相異數目之單層之厚度。在另外的實施方式中，其超晶格之每一基底半導體部份可為相異數目之單層之厚度。

圖4A-4C呈現使用密度功能理論(Density Functional Theory, DFT)計算出之能帶結構。在本發明所屬技術領域中廣為習知的是，DFT通常會低估能帶間隙之絕對值。因此，間隙以上的所有能帶可利用適當之「剪刀形更正」(scissors correction)加以偏移。不過，能帶的形狀則是公認遠較為可靠。縱軸之能量應從此一角度解釋之。

圖4A呈現塊狀矽 (以實線表示)及圖1之4／1 矽／氧超晶格25 (以虛線表示)兩者由迦碼點(G)計算出之能帶結構。圖中該些方向係指該4／1 矽／氧結構之單位晶格(unit cell)而非指矽之一般單位晶格，雖然圖中之方向(001)確實對應於一般矽單位晶格之方向(001)，並因此而顯示出矽導帶最小值之預期位置。圖中方向(100)及方向(010)係對應於一般矽單位晶格之方向(110)及方向(-110)。熟習本發明所屬技術領域者當可理解，圖中之矽能帶係被摺疊收攏，以便在該4／1 矽／氧結構之適當反晶格方向(reciprocal lattice directions)上表示。

由圖中可見，與塊狀矽相較，該4／1 矽／氧結構之導帶最小值係位於G點，而其價帶最小值則出現在方向(001)上布里羅因區之邊緣，吾人稱為Z點之處。吾人亦可注意到，與矽之導帶最小值曲率比較下，該4／1 矽／氧結構之導帶最小值之曲率較大，此係因額外氧層引入之微擾(perturbation)造成能帶分裂(band splitting)之故。

圖4B呈現塊狀矽(實線)及該4／1 矽／氧超晶格25 (虛線)兩者由Z點計算出之能帶結構。此圖描繪出價帶在方向(100)上之增加曲率。

圖4C呈現塊狀矽(實線)及圖3之5／1／3／1 矽／氧超晶格25’ (虛線)兩者由迦碼點及Z點計算出之能帶結構之曲線圖。由於該5／1／3／1 矽／氧結構之對稱性，在方向(100)及方向(010)上計算出之能帶結構是相當的。因此，在平行於各層之平面中，亦即垂直於堆疊方向(001)上，導電性有效質量及遷移率可預期為等向性。請注意，在該5／1／3／1 矽／氧之實施例中，導帶最小值及價帶最大值兩者皆位於或接近Z點。

雖然曲率增加是有效質量減少的一個指標，但適當的比較及判別可經由導電性反有效質量張量之計算而進行。此使得本案申請人進一步推論，該5／1／3／1超晶格25’實質上應為直接能帶間隙。熟習本發明所屬技術領域者當可理解，光躍遷(optical transition)之適當矩陣元素(matrix element)是區別直接及間接能帶間隙行為之另一指標。

茲另參考圖5，上述超晶格結構可有利地用於製作半導體影像感測器，例如圖式所繪之釘扎光電二極體(pinned photodiode，PPD)元件100。作爲背景說明，隨著元件尺寸縮小，CMOS影像感測器之擴充面臨挑戰。有各種方法來協助解決此等挑戰，諸如深溝槽隔離(deep trench isolation，DTI)、界面態之氟鈍化(fluorine passivation of interface states)、低溫磊晶前之低溫表面處理，以及用於引入負電荷之高k值薄膜鈍化。然而，此類製程可能存在其他缺點，諸如因高k值(金屬氧化物)薄膜中之金屬而造成的問題。

如圖所示，影像感測器元件100包含半導體底材101、半導體底材內部之像素區102，該像素區102具第一導電類型(在本示例中為N型)之第一摻雜物。底材101表面上之第一釘扎層103包含具有與第一導電類型不同之第二導電類型(在本示例中為P型)的第二摻雜物。淺溝槽隔離(STI)區104位於第一釘扎層103內部。此外，半導體底材101中之第二釘扎層105鄰接像素區102的一或多側，其如圖所示包含超晶格125，且半導體層152亦具有第二摻雜物。超晶格125可如上文所述。

在所繪示例中，第二釘扎層沿著深溝槽隔離(DTI)區106、像素區102及元件100的背側區延伸，其可提供優於一般方法的多個優點。按照一示例實施方式，第二釘扎層105可在深溝槽蝕刻之後以原位硼摻雜矽磊晶形成p+釘扎層，下文將進一步討論。第二(p+)釘扎層105結合超晶格層125可有利地在第二釘扎層及像素區102之間提供摻雜物擴散阻擋，並協助將此等摻雜物固定以維持所欲之操作特性。關於使用超晶格結構進行摻雜物阻擋及保留應用之進一步細節，闡述於美國專利第10,847,618號及第10,825,901號，該等專利已讓與本申請人且其全部內容在此併入成為本說明書之一部。

第二釘扎層105亦可在底材101之表面處提供與第一p+釘扎層103的電連接，以在n型光電二極體之間形成內建電位(built-in potential)。此可有利地協助避免對高k值薄膜的需求，從而，舉例而言，減少不樂見之金屬擴散至光電二極體區域中的可能性。

另外參考圖6，在影像感測器元件100’之替代性實施例中，在第二釘扎層105’形成期間，可進行氟之部分單層(partial monolayer(s))的沉積。例如，在氧化物沉積過程期間，可使氟擴散至氧化物/矽之界面中(在矽/氧超晶格125’的情況下)，以鈍化在界面處的矽懸鍵。懸鍵的鈍化可導致G-R中心(G-R centers)的減少，從而降低暗電流(dark current)，熟習本發明所屬技術領域者當可理解。其餘元件101’、102’、103’、104’、106’及152’可與上文參考圖5所討論者類似。

以下說明形成前述第二(p+)釘扎層105之示例低溫矽磊晶製程。在範圍150-250ºC之溫度下藉由引入由遠程NH3 + NF3電漿形成的自由基而進行原生氧化物的移除。在350-500ºC溫度下藉由引入由遠程H ₂電漿形成的自由基而進行矽表面的氫鈍化。進行矽磊晶及氧單層插入(用於矽/氧MST薄膜)以形成超晶格125。舉例來說，可使用溫度400-550ºC的Si ₂H ₆或Si ₃H ₈矽前驅物。例如，氧來源可為稀釋O ₂或由遠程氧氣電漿在範圍250-600ºC之溫度下形成的氧自由基。例如，原位硼摻雜矽磊晶(boron-doped Si epitaxy)可在範圍350-450ºC之溫度下進行至達到5至30nm的厚度。來源氣體之示例包括B ₂H ₆+ Si ₂H ₆或Si ₃H ₈。在第二釘扎層105’的情況下，可在400-450ºC溫度下利用Si ₂H ₆或Si ₃H ₈進行矽磊晶製程以獲得具有氟插入單層的矽磊晶。亞單層氟摻雜(Sub-monolayer fluorine doping)可在範圍200-400ºC之溫度下以稀釋的SF ₆進行，或在範圍250-550ºC之溫度下以遠程NF ₃電漿進行。

茲參考圖7A-7E說明一種用於製作影像感測器元件200之示例方法。首先進行正面加工，以界定出除了絕緣層212內部之閘極210及金屬互連層以外的像素區202、第一釘扎層203及STI區204 (圖7A)。然後，將晶圓接合至處理晶圓(未繪示)，並翻轉以進行背面薄化(圖7B)。然後，可進行深溝槽圖案化，從而在所繪示例中產生鄰接像素區202右側的深溝槽213。

圖7C繪示第二釘扎層205的形成。原生氧化物移除舉例而言可以遠程NH ₃+ NF ₃電漿在範圍150-250ºC之溫度下進行。接下來，在範圍350-500ºC之溫度下以諸如遠程H ₂電漿進行矽表面的氫鈍化。然後，可利用帶有插入氧單層的磊晶矽單層沉積來形成超晶格225(在矽/氧超晶格的情況下)。舉例來說，可在範圍400-550ºC之溫度下以Si ₂H ₆或Si ₃H ₈進行矽磊晶製程。在一實施方式中，可在範圍500-600ºC之溫度下以稀釋的O ₂進行亞單層氧摻雜(Sub-monolayer oxygen doping)。在另一示例實施方式中，可在範圍250-550ºC之溫度下以遠程O ₂電漿實現氧單層摻雜。

然後，可在範圍350–450ºC之溫度下進行原位的硼摻雜矽磊晶，以形成厚度約5-30nm範圍內的半導體層252。可使用的示例來源氣體包含B ₂H ₆+ Si ₂H ₆或Si ₃H ₈，以提供諸如範圍5E18-1E20/cm ³的硼濃度。在上述包含氟以用於鈍化之實施例中，可在例如範圍400-550ºC之溫度下以Si ₂H ₆或Si ₃H ₈進行原位的氟摻雜矽磊晶。亞單層氟摻雜可使用不同的方法進行，例如在200-400ºC之溫度下以稀釋的SF ₆進行。另一方式為在範圍250-550ºC之溫度下使用遠程NF ₃電漿。

然後，可以絕緣體填充深溝槽213以形成DTI區206，例如原子層沉積(ALD) SiO ₂深溝槽填充。然後，進行濾色器214沉積，接著形成透鏡(圖7E)，以完成所繪示的影像感測器元件200。

現在參考圖8A-8E說明另一示例方法，上述金屬互連層211可使用與像素區202’進一步分開或隔開之金屬層221替代。此方式可有利地避免對於低溫磊晶製程的需求，從而允許使用常規磊晶製程。更詳細而言，第二釘扎層205’的形成可始於原生氧化物移除，諸如始於DHF溼蝕刻。矽表面的氫鈍化可在範圍800-900ºC之溫度下以氫烘烤(H ₂bake)進行。此外，具有矽及氧單層摻雜的磊晶超晶格薄膜生長可涉及在範圍600-800ºC之溫度下利用Si ₂H ₆或Si ₃H ₈的矽磊晶製程，例如接續在上述的亞單層氧摻雜之後。可進行原位硼摻雜矽磊晶製程，以在範圍600-800ºC之溫度下提供範圍5E18-1E20/cm ³的硼濃度以達到5-30nm的厚度。若要將氟鈍化用於界面鈍化時，可在範圍600-800ºC之溫度下使用Si ₂H ₆或Si ₃H ₈的矽磊晶製程，以進行原位氟摻雜矽磊晶，並可在範圍250-550ºC之溫度下利用熱NF ₃進行亞單層氟摻雜。

將包含半導體底材223’及內有接觸金屬層221’之絕緣層224’的晶圓，鍵合至絕緣層212之背面。如圖所示，導電通孔222’將傳輸閘極210’電性連接至適當的金屬層221’。

茲參考圖9，另一示例影像感測器元件300包含半導體底材301，以及該半導體底材內部之像素區302。更詳細而言，如圖所示，像素區302包含摻雜區302a，其具有第一導電類型(在本示例中為N型)之第一摻雜物，以及本質(未摻雜)區302b。底材301表面上之第一釘扎層303包含第二摻雜物，其具有與第一導電類型不同之第二導電類型(在本示例中為P型)。STI區304位於第一釘扎層303內部。此外，半導體底材301之第二釘扎層305鄰接像素區302的一或多側，且如圖所示包含超晶格325，且半導體層352亦具有第二摻雜物。超晶格325可如上文所述。

在所繪示例中，第二釘扎層305沿著DTI區306、像素區302及元件300的背側區延伸，其如上所述，可提供優於一般方法的多個優點。如上所述，第二釘扎層305可在深溝槽蝕刻之後，經由原位硼摻雜矽磊晶形成爲P+釘扎層，且第二(P+)釘扎層305結合超晶格層325可有利地在第二釘扎層及像素區302之間提供摻雜物擴散阻擋，並協助將此等摻雜物固定以維持所欲之操作特性。

由於第一釘扎層303及第二釘扎層305的物理分離(相較於在影像感測器元件100中呈物理接觸之第一釘扎層103及第二釘扎層105)，以及在N型摻雜區302a及P型釘扎層305之間插入了本質區302b，影像感測器元件300因此提供了一釘扎光電二極體加上一P-I-N光電二極體。換言之，本質區302b將摻雜區302a及第二釘扎層305物理分離。本質區302b可包含i-Si、SiGe、Si/SiGe、Si/Ge堆疊或此類材料之組合，以及用於增強紅外光之超晶格(MST)層425。

更詳細而言，單獨的塊狀矽在1.3~1.55um之波長範圍內具有相對較差的吸收。然而，在PIN二極體本質區302b內部結合超晶格425提供了顯著的技術優勢，此係因MST超晶格材料可增強紅外線吸收並提高量子效率。例如，根據全始計算(ab initio calculation)，相較於單獨的塊狀矽，結合MST薄膜之矽區的紅外光吸收率增加約1,000倍。在一示例組構中，N-區302a可連接至一傳輸閘極電晶體，且第二釘扎層305接地。在一示例實施方式中，本質區302b可包含i-Si、i-SiGe或i-SiC及超晶格425，以增強紅外線吸收。

茲參考圖10，影像感測器元件300’提供了具有DTI結構之另一示例PIN二極體，但此處的超晶格層425’是圍繞或至少局部圍繞N-區302a’。作爲背景說明，本質元件中之摻雜曲線(doping profile)通常需要優化，以便電子-電洞生成區(electron-hole generation region)在操作期間保持本質性。磷在鍺中的擴散速度非常快，因此可在本質區中產生非突陡接面(non-abrupt junction)及較高摻雜物濃度，從而有效地增加元件電容。然而，元件300’有利地利用了本質區302b’中之超晶格薄膜425’作為擴散阻擋層以減少此類擴散。如上所述，N-區302a’可連接至一傳輸閘極電晶體，且第二釘扎層305’可接地。同樣地，本質區302b’可包含i-Si及超晶格425’，在另一示例實施方式中，本質區302b’可包含i-Si、i-SiGe或i-SiC及超晶格425’，以增強紅外線吸收。

作爲背景說明，PIN二極體用於將光能轉換成電能。PIN二極體具有較大空乏區，可藉由增加光轉換量而提高效能，且可在反向偏壓模式(reverse bias mode)下使用。光電流Iph對應於在i-層中被吸收而產生電子-電洞配對的光子量，其中Vsignal=Iph·Rload。鍺PIN光電二極體通常爲結合諸如InGaAs等化合物半導體材料之光檢測器，其已用於波長範圍從1.3 μm至1.55 μm的波段。然而，本發明的影像感測器元件300、300’有利地允許在本質區302b、302b’中使用矽鍺或鍺以及一或多個MST超晶格薄膜，從而有利地在波長範圍從1.3 μm至1.55 μm的波段內提供理想的靈敏度，但其成本較上述習知光檢測器更低。舉例來說，由本發明所述實施例實現的近紅外線影像感測器可用於諸如IoT元件、機器人科學、AR/VR等應用。

熟習本發明所屬技術領域者將受益於本說明書揭示之內容及所附圖式而構思出各種修改及其他實施方式。因此，應了解的是，本發明不限於本說明書所述之特定實施方式，相關修改及實施方式亦落入以下申請專利範圍所界定之範疇。

21, 21’:底材 25, 25’, 125, 225, 325, 425, 425’:超晶格 45a~45n, 45a’~45n’:層群組 46, 46’:基底半導體單層 46a~46n, 46a’~46n’:基底半導體部份 50, 50’:能帶修改層 52, 52’:頂蓋層 100, 100’, 200, 300, 300’:影像感測器元件 101, 101’, 223’, 301:半導體底材 102, 102’, 202, 202’, 302:像素區 103, 103’, 203, 303:第一釘扎層 104, 104’, 204, 304:STI區 105, 105’, 205, 205’, 305, 305’:第二釘扎層 106, 106’, 206, 306:DTI區 152, 152’, 252, 352:半導體層 210:閘極 210’:傳輸閘極 211:金屬互連層 212, 224’:絕緣層 213:深溝槽 214:濾色器 221, 221’:金屬層 222’:導電通孔 302a, 302a’:摻雜區 302b, 302b’:本質區

圖1為依照一示例實施例之半導體元件用超晶格之放大概要剖視圖。

圖2為圖1所示超晶格之一部份之透視示意原子圖。

圖3為依照另一示例實施例之超晶格放大概要剖視圖。

圖4A為習知技術之塊狀矽及圖1-2所示之4／1 矽／氧超晶格兩者從迦碼點(G)計算所得能帶結構之圖。

圖4B為習知技術之塊狀矽及圖1-2所示之4／1 矽／氧超晶格兩者從Z點計算所得能帶結構之圖。

圖4C為習知技術之塊狀矽及圖3所示之5／1／3／1 矽／氧超晶格兩者從G點與Z點計算所得能帶結構之圖。

圖5為按照一示例實施例之影像感測器元件之概要剖視圖。

圖6為按照另一示例實施例之影像感測器元件之概要剖視圖。

圖7A-7E為描繪按照一示例實施例製作影像感測器元件之方法的一系列剖視圖。

圖8A-8E為描繪按照一示例實施例製作影像感測器元件之另一方法的一系列剖視圖。

圖9為按照一示例實施例之另一影像感測器元件之概要剖視圖。

圖10為圖9影像感測器元件之替代性實施例的概要剖視圖。

100:影像感測器元件

101:半導體底材

102:像素區

103:第一釘扎層

104:STI區

105:第二釘扎層

106:DTI區

125:超晶格

152:半導體層

Claims

一種影像感測器元件，其包括：一半導體底材；該半導體底材內部之一像素區，該像素區包含具第一導電類型之第一摻雜物；位於該半導體底材之表面上之一第一釘扎層，該第一釘扎層包含第二摻雜物，其具有不同於該第一導電類型之第二導電類型；以及該半導體底材中之一第二釘扎層，該第二釘扎層鄰接該像素區的至少一側且包含一超晶格及該第二摻雜物，該超晶格包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部分，以及被拘束在相鄰的基底半導體部分之一晶格內之至少一非半導體單層。
如請求項1之影像感測器元件，其中該第二釘扎層沿著該像素區的相對兩側延伸。
如請求項2之影像感測器元件，其中該第二釘扎層沿著該像素區的底部延伸。
如請求項1之影像感測器元件，其更包括該半導體底材中鄰接該第二釘扎層之一隔離區。
如請求項4之影像感測器元件，其中該第二釘扎層包裹該隔離區。
如請求項1之影像感測器元件，其中該第一釘扎層鄰接該像素區之第一端；且該影像感測器元件更包括該半導體底材上之一濾色層，該濾色層鄰接該像素區與該第一端相對之一第二端。
如請求項6之影像感測器元件，其更包括該濾色層上之一透鏡。
如請求項1之影像感測器元件，其更包括鄰接該第一釘扎層之一傳輸閘極，與該傳輸閘極隔開之一導電接點，以及在該傳輸閘極及該導電接點之間延伸之一導電通孔。
如請求項1之影像感測器元件，其中該第二釘扎層更包括氟。
如請求項1之影像感測器元件，其中該基底半導體部分包括矽。
如請求項1之影像感測器元件，其中該至少一非半導體單層包括氧。
如請求項1之影像感測器元件，其中該像素區包括含有該第一摻雜物之一摻雜區，以及介於該摻雜區及該第二釘扎層間之一本質區。
如請求項12之影像感測器元件，其中該超晶格包括一第一超晶格；且該影像感測器元件更包括在該本質區中之一第二超晶格，該第二超晶格包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部分，以及被拘束在相鄰的基底半導體部分之一晶格內之至少一非半導體單層。
如請求項13之影像感測器元件，其中該第二超晶格至少局部地圍繞該摻雜區。
一種用於製作一影像感測器元件之方法，該方法包括：在一半導體底材內部形成一像素區，該像素區包含具第一導電類型之第一摻雜物；在該半導體底材之表面上形成一第一釘扎層，該第一釘扎層包含第二摻雜物，其具有不同於該第一導電類型之第二導電類型；以及該半導體底材中形成一第二釘扎層，該第二釘扎層鄰接該像素區的至少一側且包含一超晶格及該第二摻雜物，該超晶格包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部分，以及被拘束在相鄰的基底半導體部分之一晶格內之至少一非半導體單層。
如請求項15之方法，其中該第二釘扎層沿著該像素區的相對兩側延伸。
如請求項16之方法，其中該第二釘扎層沿著該像素區的底部延伸。
如請求項15之方法，其更包括在該半導體底材中形成鄰接該第二釘扎層之一隔離區。
如請求項18之方法，其中該第二釘扎層包裹該隔離區。
如請求項15之方法，其中該第一釘扎層鄰接該像素區之第一端；且該方法更包括在該半導體底材上形成一濾色層，該濾色層鄰接該像素區與該第一端相對之一第二端。
如請求項20之方法，其更包括在該濾色層上形成一透鏡。
如請求項15之方法，其更包括：形成鄰接該第一釘扎層之一傳輸閘極；形成與該傳輸閘極隔開之一導電接點；以及形成在該傳輸閘極及該導電接點之間延伸之一導電通孔。
如請求項15之方法，其中該第二釘扎層更包括氟。
如請求項15之方法，其中該基底半導體部分包括矽。
如請求項15之方法，其中該至少一非半導體單層包括氧。
如請求項15之方法，其中形成該像素區包括形成一本質區，以及在該本質區中形成包含該第一摻雜物之一摻雜區，該本質區分開了該摻雜區及該第二釘扎層。
如請求項26之方法，其中該超晶格包括一第一超晶格；且其中形成該像素區更包括在該本質區中形成一第二超晶格，該第二超晶格包含複數個堆疊之層群組，各層群組包含複數個堆疊之基底半導體單層，其界定出一基底半導體部分，以及被拘束在相鄰的基底半導體部分之一晶格內之至少一非半導體單層。
如請求項27之方法，其中在某些實施方式中，該第二超晶格至少局部地圍繞該摻雜區。