TW202412214A - 積體電路封裝體及其製造方法 - Google Patents

積體電路封裝體及其製造方法 Download PDF

Info

Publication number
TW202412214A
TW202412214A TW112108967A TW112108967A TW202412214A TW 202412214 A TW202412214 A TW 202412214A TW 112108967 A TW112108967 A TW 112108967A TW 112108967 A TW112108967 A TW 112108967A TW 202412214 A TW202412214 A TW 202412214A
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
integrated circuit
interposer
package
Prior art date
Application number
TW112108967A
Other languages
English (en)
Inventor
陳憲偉
楊峻岳
賴杰隆
林孟良
鄭心圃
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202412214A publication Critical patent/TW202412214A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供一種積體電路封裝體，包括中介層，中介層包括第一重分佈層、第二重分佈層、介電層、第三重分佈層以及第一直接通孔，第二重分佈層在中介層的中央區域中的第一重分佈層之上，介電層在中介層的周邊中的第一重分佈層之上，介電層在俯視圖中圍繞第二重分佈層，第三重分佈層在第二重分佈層以及介電層之上，第一直接通孔延伸通過介電層。第三重分佈層的導電特徵通過第一直接通孔耦接到第一重分佈層的導電特徵。

Description

積體電路封裝體及其製造方法
本發明實施例是關於一種積體電路封裝體及其製造方法，特別是關於一種包括直接通孔以及/或螺旋繞線堆疊的積體電路封裝體及其製造方法。
由於各種電子部件(例如，電晶體、二極體、電阻器、電容器等)的積體密度不斷提高，半導體行業經歷了快速增長。在大多數情況下，積體密度的提高源於最小特徵尺寸的迭代減小(iterative reduction)，這允許將更多組件整合到給定區域中。隨著對縮小電子裝置的需求的增長，出現了更小以及更有創意的半導體裸晶的封裝技術的趨勢。
本揭露實施例提供一種積體電路封裝體，包括中介層以及積體電路裸晶，中介層包括第一重分佈層、第二重分佈層、介電層、第三重分佈層以及第一直接通孔，第二重分佈層在中介層的中央區域中的第一重分佈層之上，介電層在中介層的周邊中的第一重分佈層之上，介電層在俯視圖中圍繞第二重分佈層，第三重分佈層在第二重分佈層以及介電層之上，第一直接通孔延伸通過介電層，其中第三重分佈層的導電特徵通過第一直接通孔耦接到第一重分佈層的導電特徵，積體電路裸晶在中介層的第三重分佈層之上，其中積體電路裸晶通過第一直接通孔耦接到第一重分佈層的導電特徵。
本揭露實施例提供一種積體電路封裝體，包括封裝基板以及第一封裝部件，封裝基板包括基板核心、第一穿孔、第一繞線結構以及第二繞線結構，基板核心具有第一側以及與第一側相對的第二側，第一穿孔延伸通過基板核心，第一繞線結構在基板核心的第一側上，第一繞線結構包括第一螺旋繞線堆疊，第二繞線結構在基板核心的第二側上，第二繞線結構包括第二螺旋繞線堆疊，第二螺旋繞線堆疊通過第一穿孔耦接到第一螺旋繞線堆疊，第一封裝部件附接到封裝基板的第一繞線結構。
本揭露實施例提供一種製造積體電路封裝體的方法，包括形成第一中介層以及將第一積體電路裸晶附接到第一中介層的第三重分佈層，形成第一中介層包括在基板之上形成第一重分佈層；在第一重分佈層之上形成第二重分佈層；藉由去除第二重分佈層的部分的介電材料來暴露第一重分佈層的周邊；在第一重分佈層的周邊形成第一直接通孔；以第一介電層填充周邊，其中第一介電層在俯視圖中圍繞第一直接通孔；以及在第二重分佈層、第一直接通孔以及第一介電層之上形成第三重分佈層，第三重分佈層的導電特徵通過第一直接通孔物理耦接且電性耦接到第一重分佈層的導電特徵。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。例如，若是本揭露書敘述了一第一特徵形成於一第二特徵之上或上方，即表示其可能包含上述第一特徵與上述第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與第二特徵可能未直接接觸的實施例。另外，以下揭露書不同範例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所論述的不同實施例及/或結構之間有特定的關係。
此外，其與空間相關用詞。例如“在…下方”、“下方”、“較低的”、“上方”、“較高的” 及相似的用詞，係為了便於描述圖示中一個元件或特徵與另一(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包含使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。
各種實施例提供通過中介層的多個重分佈層的直接通孔以及/或提供形成在互連結構的繞線結構中的螺旋繞線堆疊(也稱為螺旋電感器)。直接通孔沿著中介層的周邊形成且提供例如黏著在中介層上的積體電路裸晶以及黏著中介層的互連結構之間的更直接的電性耦接。這可減輕電壓降且降低電阻以減少高頻損耗，從而提高電性能(electrical performance)。螺旋繞線堆疊形成在互連結構的周邊區域中，例如互連結構的相應基板核心上方以及下方的繞線結構。螺旋繞線堆疊使電感器功能能夠減少或防止無線電干擾(radio interference)，這可改善訊號以及電源完整性(power integrity)。
第1圖是積體電路裸晶50的剖面圖。積體電路裸晶50將在後續製程中被封裝以形成積體電路封裝體。每一個積體電路裸晶50可為邏輯裝置(例如，中央處理單元(central processing unit, CPU)、圖形處理單元(graphics processing unit, GPU)、微控制器等)、儲存裝置(例如，動態隨機存取記憶體(dynamic random access memory, DRAM)裸晶、靜態隨機存取記憶體(static random access memory, SRAM)裸晶等)、電源管理裝置(例如，電源管理積體電路(power management integrated circuit, PMIC)裸晶)、射頻(radio frequency, RF)裝置、感測器裝置、微機電系統(micro-electro-mechanical-system, MEMS)裝置、訊號處理裝置(例如，數位訊號處理(digital signal processing, DSP)裸晶)、前端裝置(例如，類比前端(analog front-end, AFE)裸晶)等，或其組合(例如，系統單晶片(system-on-a-chip, SoC)裸晶)。積體電路裸晶50可形成在晶圓中，其可包括不同的裸晶區域，這些裸晶區域在後續步驟中被分割以形成複數個積體電路裸晶50。積體電路裸晶50包括半導體基板52、互連結構54、裸晶連接器56以及介電層58。
半導體基板52可為摻雜或未摻雜的矽基板，或是絕緣體上半導體(semiconductor-on-insulator, SOI)基板的主動層。半導體基板52可包括其他半導體材料，例如鍺；化合物半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦以及/或銻化銦；合金半導體，包括矽鍺、磷化砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦以及/或磷化砷化鎵銦；或其組合。也可使用其他基板，例如多層或梯度基板。半導體基板52具有主動表面(active surface)(例如，朝上的表面)以及非主動表面(inactive surface)(例如，朝下的表面)。裝置在半導體基板52的主動表面。這些裝置可為主動裝置(例如，電晶體、二極體等)、電容器、電阻器等。非主動表面可能沒有裝置。
互連結構54在半導體基板52的主動表面之上，用來電性連接半導體基板52的裝置以形成積體電路。互連結構54可包括一個或多個介電層以及介電層中的相應金屬化層。用於介電層的可接受的介電材料包括氧化物(例如，氧化矽或氧化鋁)；氮化物(例如，氮化矽)；碳化物(例如，碳化矽)等，或其組合(例如，氮氧化矽、碳氧化矽、碳氮化矽、碳氮氧化矽等)。也可使用其他介電材料，例如聚苯並噁唑(polybenzoxazole, PBO)、聚醯亞胺(polyimide)、苯並環丁烯(benzocyclobuten, BCB)基聚合物等聚合物。金屬化層可包括導電通孔以及/或導線以互連半導體基板52的裝置。金屬化層可由導電材料形成，例如金屬(例如，銅、鈷、鋁、金、其組合等)。互連結構54可藉由鑲嵌製程形成，例如單鑲嵌製程、雙鑲嵌製程等。
裸晶連接器56在積體電路裸晶50的正面50F。裸晶連接器56可為進行外部連接的導電柱、墊等。裸晶連接器56在互連結構54中以及/或在互連結構54上。例如，裸晶連接器56可為互連結構54的上金屬化層的一部分。裸晶連接器56可由金屬(例如，銅、鋁等)形成，且可由例如電鍍等形成。
選擇性地，焊料區域(未單獨示出)可在積體電路裸晶50的形成期間設置在裸晶連接器56上。焊料區域可用來在積體電路裸晶50上執行晶片探針測試。例如，焊料區域可為焊球、焊料凸塊等，用來將晶片探針附接到裸晶連接器56。可在積體電路裸晶50上執行晶片探針測試以確定積體電路裸晶50是否是已知良好裸晶(known good die, KGD)。因此，只有作為已知良好裸晶的積體電路裸晶50經過後續製程才被封裝，而未通過晶片探針測試的裸晶則不被封裝。在測試之後，可在後續製程步驟中去除焊料區域。
介電層58在積體電路裸晶50的正面50F。介電層58在互連結構54中以及/或在互連結構54上。例如，介電層58可為互連結構54的上介電層。介電層58橫向封裝裸晶連接器56。介電層58可為氧化物、氮化物、碳化物、聚合物等，或其組合。介電層58可例如藉由旋轉塗佈、層壓(lamination)、化學氣相沉積(chemical vapor deposition, CVD)等形成。介電層58被圖案化以形成開口，且裸晶連接器56形成在開口中。部分的裸晶連接器56可設置在介電層58之上或突出在介電層58上方。在一些實施例中，介電層58最初可掩埋裸晶連接器56，使得介電層58的頂部表面在裸晶連接器56的頂部表面上方。在積體電路裸晶50的形成期間，裸晶連接器56通過介電層58暴露。暴露裸晶連接器56可去除可能存在於裸晶連接器56上的任何焊料區域。可將去除製程應用到各個層以去除裸晶連接器56上的多餘材料。去除製程可為平坦化製程，例如化學機械拋光(chemical mechanical polish CMP)、回蝕(etch-back)以及其組合等。在一些實施例中(未具體示出)，在平坦化製程之後，裸晶連接器56以及介電層58的頂部表面實質上共面(在製程變異內)。裸晶連接器56以及介電層58暴露在積體電路裸晶50的正面50F。
在一些實施例中，積體電路裸晶50是包括多個半導體基板52的堆疊裝置。例如，積體電路裸晶50可為包括多個記憶體裸晶的記憶體裝置，例如混合記憶體立方體(hybrid memory cube, HMC)裝置、高頻寬記憶體(high bandwidth memory, HBM)裝置、系統單晶片(SoC)裸晶等。在這樣的實施例中，積體電路裸晶50包括由穿孔(例如，基板穿孔(through-substrate vias, TSVs)(例如，矽穿孔))互連的多個半導體基板52。半導體基板52的每一個可(或可不)具有單獨的互連結構54。
第2圖至第6圖、第7A圖、第7B圖、第8A圖、第8B圖、第9圖至第11圖、第12A圖、第12B圖以及第13圖至第23圖是根據一些實施例的用於形成第一封裝部件250的製程的中間步驟的視圖。第2圖至第13圖是製造中介層100的中間階段的視圖。中介層100包括複數個重分佈層，每一個重分佈層包括相應的金屬化圖案以及介電層。將一個或多個積體電路裸晶黏著到中介層100以形成封裝部件250(見下文，第14圖至第23圖)。示出第一封裝區域100A以及第二封裝區域100B，且封裝部件250形成在每一個封裝區域中。第2圖、第3圖、第4圖、第5圖、第6圖、第7A圖、第8A圖、第9圖、第10圖、第11圖、第12A圖、第13圖、第14圖、第15圖、第16圖、第17圖、第18圖、第19圖、第20圖、第21圖以及第22圖為第一封裝區域100A與第二封裝區域100B的剖面圖。第7B圖、第8B圖以及第12B圖是第一封裝區域100A以及第二封裝區域100B的俯視圖。
在第2圖中，提供承載基板102，在承載基板102上形成釋放層104。承載基板102可為玻璃承載基板、陶瓷承載基板等。承載基板102可為晶圓，使得多個封裝體可同時形成在承載基板102上。
釋放層104可由基於聚合物的材料形成，其可連同承載基板102從將在後續步驟中形成的上層結構去除。在一些實施例中，釋放層104是基於環氧樹脂的熱釋放材料，其在加熱時失去其黏合特性，例如光熱轉換(light-to-heat-conversion, LTHC)釋放塗層。在其他實施例中，釋放層104可為紫外線(ultra-violet, UV)膠，其在暴露於紫外線光時失去其黏合特性。釋放層104可作為液體分配且固化、可為層壓到承載基板102上的層壓膜，或其相似物。釋放層104的頂部表面可為齊平(leveled)的且可具有高度(high degree)的平坦度。
在第3圖中，介電層106形成在釋放層104之上。介電層106的底部表面可與釋放層104的頂部表面接觸。在一些實施例中，介電層106由聚合物形成，例如聚苯並噁唑(PBO)、聚醯亞胺、苯並環丁烯(BCB)等。在其他實施例中，介電層106的由氮化物(例如，氮化矽)；氧化物(例如，氧化矽、磷矽酸鹽玻璃(phosphosilicate glass, PSG)、硼矽酸鹽玻璃(borosilicate glass, BSG)、摻硼磷矽酸鹽玻璃(boron-doped phosphosilicate glass, BPSG)等)等等形成。介電層106可藉由任何可接受的沉積製程形成，例如旋轉塗佈、化學氣相沉積、層壓等或其組合。
然後，將介電層106圖案化以形成暴露釋放層104的開口108。可藉由可接受的製程來執行圖案化，例如當介電層106是光敏材料時藉由曝光介電層106或藉由使用例如非等向性蝕刻(例如，反應離子蝕刻)的蝕刻。若介電層106為光敏材料，則介電層106可在曝光之後顯影。
第4圖至第6圖示出製造中介層100的一個或多個下重分佈層119的中間階段。在此示例中，下重分佈層119包括兩個重分佈層(例如，介電層114以及介電層118)以及金屬化圖案112以及金屬化圖案116。可藉由重複或省略下面論述的步驟以及製程來形成更多或更少的重分佈層。
在第4圖中，導電特徵110形成在開口108中(見上文，第3圖)。導電特徵110隨後將用來與形成在中介層100的背面上的外部連接器耦接(見下文，第19圖)。在一些實施例中，導電特徵110藉由在開口108中電鍍導電材料(例如，電鍍或化學鍍)形成。在一些實施例中，導電材料包括金屬，例如銅、鈦、鎢、鋁等。然而，可使用任何合適的方法以及材料來形成導電特徵110。
在第5圖中，金屬化圖案112形成在介電層106以及導電特徵110上。作為形成金屬化圖案112的示例，種晶層形成在介電層106以及導電特徵110之上。在一些實施例中，種晶層為金屬層，其可為單層或為包括複數個由不同材料形成的子層(sub-layers)的複合層。在一些實施例中，種晶層包括鈦層以及在鈦層之上的銅層。可使用例如物理氣相沉積(physical vapor deposition, PVD)、濺鍍(sputtering)等形成種晶層。然後，在種晶層上形成光阻(未顯示)且圖案化光阻。光阻可藉由旋轉塗佈等形成且可曝光以進行圖案化。光阻的圖案對應於金屬化圖案112。圖案化形成通過光阻的開口以暴露種晶層。在光阻的開口中以及種晶層的暴露部分上形成導電材料。導電材料可藉由例如電鍍或化學鍍等電鍍形成。在一些實施例中，導電材料包括金屬，例如銅、鈦、鎢、鋁等。然後，去除光阻以及種晶層上未形成導電材料的部分。藉由可接受的灰化(ashing)或去光阻製程(stripping process)去除光阻，例如使用氧電漿等。一旦去除光阻，就去除種晶層的暴露部分，例如藉由使用可接受的蝕刻製程(例如，藉由濕蝕刻或乾蝕刻)。種晶層以及導電材料的剩餘部分形成金屬化圖案112。
關於第3圖至第5圖所描述的製程只是可如何形成介電層106、導電特徵110以及金屬化圖案112的一個示例。儘管第3圖至第5圖示出了在形成導電特徵110之前形成介電層106的實施例，但是在一些實施例中首先形成導電特徵110，然後在導電特徵110之上形成介電層106。隨後，介電層106被圖案化以暴露導電特徵110，然後金屬化圖案112形成在介電層106之上，其中部分的金屬化圖案112與導電特徵110物理接觸以及電性接觸。在一些實施例中，首先形成介電層106，然後在介電層106之上形成金屬化圖案112。隨後圖案化介電層106以在去除承載基板102之後暴露部分的金屬化圖案112以用於外部連接(見下文，第17圖)。
在第6圖中，在金屬化圖案112以及介電層106上形成介電層114，在介電層114上形成金屬化圖案116，在金屬化圖案116以及介電層114上形成介電層118。在一些實施例中，介電層114由與介電層106相似的材料以及相似的方法形成，如上文關於第4圖所述。然後，圖案化介電層114以形成暴露部分的金屬化圖案112的開口。圖案化可藉由可接受的製程來執行，例如當介電層114是光敏材料時藉由曝光介電層114或藉由使用例如非等向性蝕刻的蝕刻。若介電層114為光敏材料，則介電層114可在曝光之後顯影。
然後，形成金屬化圖案116。金屬化圖案116包括導電元件，導電元件沿著介電層114的主表面延伸且延伸通過介電層114以物理耦接且電性耦接到金屬化圖案112。作為形成金屬化圖案116的示例，在介電層114之上且在延伸通過介電層114的開口中形成種晶層。在一些實施例中，種晶層是金屬層，其可為單層或為包括複數個由不同材料形成的子層的複合層。在一些實施例中，種晶層包括鈦層以及在鈦層之上的銅層。在一些實施例中，種晶層使用例如物理氣相沉積等形成。然後，在種晶層上形成光阻且圖案化光阻。在一些實施例中，光阻藉由旋轉塗佈等形成且曝光以進行圖案化。光阻的圖案對應於金屬化圖案116。圖案化形成穿過光阻的開口以暴露種晶層。然後，在光阻的開口中以及種晶層的暴露部分上形成導電材料。導電材料可藉由例如電鍍或化學鍍等電鍍形成。導電材料可包括金屬，例如銅、鈦、鎢、鋁等。導電材料以及種晶層的下層部分的組合形成金屬化圖案116。去除光阻以及種晶層上未形成導電材料的部分。光阻可藉由可接受的灰化或去光阻製程去除，例如使用氧電漿等。一旦去除光阻，就去除種晶層的暴露部分，例如藉由使用可接受的蝕刻製程(例如，藉由濕蝕刻或乾蝕刻)。
接下來，在金屬化圖案116以及介電層114上形成介電層118。在一些實施例中，介電層118藉由與介電層106相似的材料以及相似的方法形成，如上文關於第4圖所述。
第7A圖至第12B圖示出製造中介層100的中間重分佈層122以及直接通孔132(見第12A圖至第12B圖)的中間階段。直接通孔132在中介層100周邊的周圍，且具有等於或大於中介層100的兩個或更多個重分佈層的組合厚度H­ 1的高度。與通過中間重分佈層122中的交錯通孔繞線的電性耦接相比，直接通孔132在下重分佈層119的導電特徵以及中介層100的上重分佈層的導電特徵之間提供更直接的電性耦接。由直接通孔132提供的電性耦接可降低電阻且減輕可能在高頻下發生的電壓降，這可提高中介層100的電性能。
在第7A圖以及第7B圖中，在介電層118之上形成光罩120。光罩120覆蓋第一封裝區域100A以及第二封裝區域100B相應的周邊124。周邊124圍繞第一封裝區域100A以及第二封裝區域100B相應的中央區域125。在一些實施例中，第一封裝區域100A以及第二封裝區域100B是矩形的，且第一封裝區域100A以及第二封裝區域100B相應的周邊124在俯視圖中是在第一封裝區域100A以及第二封裝區100B的外邊界的周圍的矩形環。然而，第一封裝區域100A以及第二封裝區域100B可具有任何合適的形狀(例如，圓形、橢圓形、三角形、多邊形等)且在俯視圖中其相應的周邊124在第一封裝區域100A以及第二封裝區域100B周圍。
光罩120形成在第一封裝區域100A以及第二封裝區域100B相應的周邊124中，以使隨後形成的中介層100的重分佈層將不會形成在周邊124中。這允許直接通孔隨後形成在周邊124中以利用金屬化圖案116直接連接中介層100的頂部重分佈層的導電特徵。在一些實施例中，光罩120是光阻，其形成且圖案化以覆蓋第一封裝區域100A以及第二封裝區域100B相應的周邊124中的介電層118。光阻可藉由旋轉塗佈等形成且可曝光以進行圖案化。光阻的圖案對應於周邊124。
在第8A圖以及第8B圖中，中間重分佈層122形成在第一封裝區域100A以及第二封裝區域100B相應的中央區域125中。中間重分佈層122的每一個重分佈層包括金屬化圖案以及介電層，其均可藉由與金屬化圖案112以及介電層114相似的材料以及相似的方法形成，如上文關於第5圖至第6圖所述。中間重分佈層122形成以與光罩120相鄰，且中間重分佈層122的介電層可最初形成在中央區域125中的下重分佈層119之上以及在周邊124中的光罩120之上。中間重分佈層122的金屬化圖案可形成在中央區域125中。隨後，將去除光罩120之上的部分的介電層。
中間重分佈層122包括複數個重分佈層(例如，至少兩個重分佈層)。在第8A圖所示的示例中，中間重分佈層122包括三個重分佈層，每一個重分佈層包括相應的金屬化圖案以及相應的介電層。具體而言，中間重分佈層122包括介電層121A、介電層121B以及介電層121C以及金屬化圖案123A、金屬化圖案123B以及金屬化圖案123C。然而，中間重分佈層122可包括任何合適數量的重分佈層，例如二個到十個重分佈層。
接下來，導電通孔126形成通過中間重分佈層122的頂部介電層121C，以與中間重分佈層122的頂部導電特徵(例如，頂部金屬化圖案123C的導線)進行物理接觸以及電性接觸。作為形成導電通孔126的示例中，圖案化頂部介電層121C以形成暴露部分的頂部金屬化圖案123C的開口。圖案化可藉由可接受的製程來執行，例如當頂部介電層121C是光敏材料時藉由將頂部介電層121C曝光或藉由使用例如非等向性蝕刻(例如，反應離子蝕刻)的蝕刻來執行。如果頂部介電層121C為光敏材料，則可在曝光之後對頂部介電層121C進行顯影。接下來，在開口中形成導電通孔126。在一些實施例中，導電通孔126藉由在開口中電鍍(例如，電鍍或化學鍍)導電材料而形成。在一些實施例中，導電材料包括金屬，例如銅、鈦、鎢、鋁等。然而，可使用任何合適的方法、材料或製程(例如，鑲嵌製程等)來形成導電通孔126。在一些實施例中，在隨後的蝕刻製程期間在結構之上形成保護層(未示出)以保護導電通孔126的頂部表面。保護層可如上文關於第3圖描述的介電層106使用相似的材料以及相似的方法來形成。
在第9圖中，中間重分佈層122的介電層(例如，介電層121A、介電層121B以及介電層121C)在導電通孔126之上的頂部可利用合適的去除製程(例如，化學機械拋光(chemical-mechanical polish, CMP)、研磨製程等) 去除以暴露光罩120。可在平坦化中去除光罩120的頂部。然後，去除光罩120以暴露周邊124中的介電層118的頂部表面。光罩120可藉由合適的製程去除，例如當光罩120是光阻時合適的製程為可接受的灰化或去光阻製程，例如，使用氧電漿等。
此外，通過周邊124中的介電層118圖案化開口128以暴露部分的金屬化圖案116。圖案化可藉由可接受的製程執行，例如藉由可接受的光微影術以及蝕刻技術。蝕刻可為非等向性的。
在第10圖中，直接通孔132形成在開口128中(見上文，第9圖)。直接通孔132提供金屬化圖案112與隨後形成的中介層100的上金屬化圖案之間的直接電性耦接(見下文，第13圖)。作為形成直接通孔132的示例，種晶層(未示出)形成在介電層118之上以及開口128中。種晶層也可形成在中間重分佈層122之上。在一些實施例中，種晶層為金屬層，可為單層或為包括複數個由不同材料形成的子層的複合層。在一些實施例中，種晶層包括鈦層以及在鈦層之上的銅層。可使用例如物理氣相沉積(PVD)、濺鍍等形成種晶層。然後，在種晶層上形成光阻130且圖案化光阻130。光阻130可藉由旋轉塗佈等方式形成且可曝光以進行圖案化。光阻130的圖案對應於直接通孔132。圖案化形成穿過光阻130的開口131以暴露開口128中的種晶層。導電材料形成在光阻130的開口131中以及開口128中的種晶層的暴露部分上。導電材料可藉由電鍍形成，例如電鍍或化學鍍等。在一些實施例中，導電材料包括金屬，例如銅、鈦、鎢、鋁等。去除光阻130以及種晶層上未形成導電材料的部分。光阻130可藉由可接受的灰化或去光阻製程去除，例如使用氧電漿等。一旦去除光阻130，就去除種晶層的暴露部分，例如藉由使用可接受的蝕刻製程(例如，藉由濕蝕刻或乾蝕刻)。種晶層的剩餘部分以及導電材料形成直接通孔132。
在第11圖中，介電層134形成在直接通孔132和中間重分佈層122周圍以及直接通孔132和中間重分佈層122之上，填充周邊124。在一些實施例中，介電層134由聚合物形成，例如聚苯並噁唑(PBO)，聚醯亞胺、苯並環丁烯(BCB)等。在其他實施例中，介電層134由氮化物(例如，氮化矽)；氧化物(例如，氧化矽、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、摻硼磷矽酸鹽玻璃(BPSG)等)；等形成。介電層134可藉由任何可接受的沉積製程形成，例如旋轉塗佈、化學氣相沉積、層壓等或其組合。
在第12A圖以及第12B圖中，在介電層134上執行去除製程以暴露直接通孔132以及導電通孔126。去除製程還可去除直接通孔132以及中間重分佈層122的材料，直到導電通孔126以及直接通孔132被暴露。在保護層(未示出) 形成在導電通孔126之上的實施例中，去除製程也去除保護層。去除製程可包括例如化學機械拋光(CMP)、研磨製程、蝕刻製程以及其組合等的平坦化製程。在平坦化製程之後，直接通孔132、中間重分佈層122、導電通孔126以及介電層134的頂部表面實質上共面(在製程變異內)。在一些實施例中，去除製程被省略，例如，如果已經暴露直接通孔132以及/或導電通孔126。在一些實施例中，執行對介電層134以及中間重分佈層122的頂部介電層121C具有選擇性的蝕刻製程(例如，乾蝕刻)以進一步暴露在介電層134以及中間重分佈層122的頂部介電層121C的頂部表面上方的直接通孔132以及導電通孔126。如第12B圖所示，直接通孔132設置在第一封裝區域100A以及第二封裝區域100B相應的周邊124中，且在俯視圖中被介電層134圍繞。中間重分佈層122也在俯視圖中被介電層134圍繞。
在第13圖中，中介層100的一個或多個上重分佈層139形成在中間重分佈層122、直接通孔132以及介電層134之上。在此示例中，上重分佈層139包括一個重分佈層，例如，金屬化圖案136以及介電層138。可藉由重複或省略下文論述的步驟以及製程來形成更多或更少的重分佈層。
形成金屬化圖案136以與直接通孔132以及導電通孔126的暴露頂部表面進行物理接觸以及電性接觸。在一些實施例中，金屬化圖案136由與金屬化圖案112相似的材料以及相似的方法形成，如上文關於第5圖所述。然後，在金屬化圖案136以及中間重分佈層122和介電層134的暴露表面之上形成介電層138。在一些實施例中，介電層138藉由與介電層106相似的材料以及相似的方法形成，如上文關於第4圖所述。
接下來，形成用於與中介層100外部連接的凸塊下金屬(under bump metallizations, UBMs)140。凸塊下金屬140具有在介電層138的主表面上且沿著其延伸的凸塊部分，且具有延伸通過介電層138以物理耦接且電性耦接金屬化圖案136的通孔部分。因此，凸塊下金屬140電性耦接到直接通孔132以及中間重分佈層122的導電特徵(例如，金屬化圖案123C、金屬化圖案123B以及金屬化圖案123A)。在一些實施例中，凸塊下金屬140藉由與金屬化圖案116相似的材料以及相似的方法形成，如上文關於第6圖所述。在一些實施例中，凸塊下金屬140具有與金屬化圖案112、金屬化圖案116、以及金屬化圖案136不同的尺寸。
直接通孔132在下重分佈層119以及上重分佈層139之間延伸。直接通孔132大於中間重分佈層122的兩個或更多個重分佈層的組合厚度的相應的高度。相較於繞線通過中間重分佈層122中的交錯或堆疊(例如，金屬化圖案123A、金屬化圖案123B以及金屬化圖案123C的通孔)，直接通孔132在下重分布層119的導電特徵以及上重分布層139的導電特徵之間提供更多的直接電性耦接。由直接通孔132提供的這些直接電性耦接可藉由降低電阻以及減輕可能在高頻下發生的電壓降來提高電性能。
在第14圖中，積體電路裸晶50附接到第一封裝區域100A以及第二封裝區域100B中的中介層100。儘管第14圖中示出了四個積體電路裸晶50，但是應當理解，可將任何數量的積體電路裸晶50附接到中介層100。
在一些實施例中，積體電路裸晶50利用導電連接器142(例如，焊接接合)附接到中介層100。導電連接器142可由可回焊的導電材料形成，例如焊料、銅、鋁、金、鎳、銀、鈀、錫等或其組合。在一些實施例中，導電連接器142藉由例如蒸鍍(evaporation)、電鍍、印刷、焊料轉移、球放置(ball placement)等方法初始形成焊料層而形成。一旦已經形成焊料層，就可執行回焊以便將導電連接器142成形為期望的凸塊形狀。將積體電路裸晶50附接到中介層100可包括將積體電路裸晶50放置在中介層100上且回焊導電連接器142。可使用例如拾取和放置工具(pick and place tool)來放置積體電路裸晶50。導電連接器142形成在中介層100的對應的凸塊下金屬140與積體電路裸晶50的裸晶連接器56之間的接點(joints)，從而將中介層100物理連接且電性連接到積體電路裸晶50。
在第15圖中，底部填充劑144形成在導電連接器142周圍且形成在中介層100以及積體電路裸晶50之間。底部填充劑144可減少應力且保護由導電連接器142的回焊產生的接點。在一些實施例中，底部填充劑144由例如模製化合物、環氧樹脂等底部填充材料形成。底部填充劑144可在積體電路裸晶50附接到中介層100之後藉由毛細流動(capillary flow)製程形成，或可在積體電路裸晶50附接到中介層100之前藉由合適的沉積方法形成。底部填充劑144可以液體或半液體形式施加且隨後被固化。
密封劑146形成在中介層100之上以及積體電路裸晶50周圍。在形成之後，密封劑146封裝積體電路裸晶50以及底部填充劑144(如果存在的話)或導電連接器142。在一些實施例中，密封劑146是模製化合物、環氧樹脂等，且藉由壓縮模製、傳送模製(transfer molding)等施加。密封劑146可形成在中介層100之上，使得積體電路裸晶50被掩埋或覆蓋。在一些實施例中，密封劑146以液體或半液體形式施加且隨後被固化。密封劑146可被薄化以暴露積體電路裸晶50。在一些實施例中，薄化製程為研磨製程、化學機械拋光(CMP)、回蝕以及其組合等。在薄化製程之後，積體電路裸晶50的頂部表面以及密封劑146實質上共面(在製程變異內)。
應當注意的是，儘管底部填充劑144被圖示為形成在積體電路裸晶50的每一個之間且具有與積體電路裸晶50以及密封劑146齊平的頂部表面，但是底部填充劑144可僅部分地填充積體電路裸晶50之間的間隙，因此，在一些實施例中(未具體示出)，密封劑146也至少部分地形成在積體電路裸晶50之間，且那些區域中的密封劑146可與積體電路裸晶50以及在積體電路裸晶50的最外部的側壁(例如，周界(perimeter))周圍的密封劑146齊平。
在第16圖中，承載基板204附接到密封劑146、積體電路裸晶50以及/或底部填充劑144的頂部表面。在一些實施例中，承載基板204黏合到密封劑146、積體電路裸晶50以及/或具有釋放層202的底部填充劑144的頂部表面。承載基板204以及釋放層202可分別相似於承載基板102以及釋放層104，如上文關於第2圖所述，其細節在此不再贅述。
在第17圖中，此結構被翻轉(flipped over)且執行承載基板剝離(de-bonding)以從中介層100分離(或“剝離”)承載基板102。根據一些實施例，剝離包括在釋放層104上投射光(例如，雷射光或紫外線光)，以使釋放層104在光的熱之下分解且可去除承載基板102。
在第18圖中，執行可選的晶圓修整製程(wafer trim process)以修整結構的外側壁，這可去除中介層100的外部以及密封劑146的外部。在一些實施例中，在利用拋光工具(例如，磨料膠帶(abrasive tape))拋光結構的外邊緣時，藉由旋轉承載基板204來執行晶圓修整製程。晶片修整製程在第18圖中僅為了說明目的被顯示為修整第二封裝區域100B中的結構的左邊緣以及第一封裝區域100A中的結構的右邊緣。晶片修整製程可僅在位於結構邊緣上的封裝區域的邊緣上執行。在一些實施例中，晶圓修整製程被省略。
在一些實施例中，在晶圓修整製程之後，一個或多個壩體206形成在密封劑146的底部側壁周圍。壩體206是可選的且可被省略或從隨後形成的結構去除。壩體206可包括聚合物填充材料，例如丙烯酸(acrylic)、環氧樹脂等。聚合物填充材料可為紫外線(UV)光固化樹脂，例如自由基固化丙烯酸化合物(“丙烯酸酯(acrylates)”)。在一些實施例中，聚合物填充材料是光敏單體(photosensitive monomer)，例如光阻。在一些實施例中，壩體206的材料藉由例如噴墨印刷的印刷製程分配在密封劑146的底部側壁周圍。壩體206的材料可在高溫下以低黏度(viscosity)分配。在壩體206的材料被分配之後，執行固化製程。固化製程可包括將聚合物填充材料暴露於紫外線光源。在聚合物填充材料是光敏單體(例如，光阻)的實施例中，暴露光阻可引起光敏單體之間的交叉連接(cross-linking)。固化聚合物填充材料可將聚合物填充材料硬化成固體材料，從而形成壩體206。然而，可使用任何合適的方法以及材料來形成壩體206。
在一些實施例中，在介電層106上執行回蝕以暴露部分的導電特徵110以及/或金屬化圖案112。回蝕對於在導電特徵110以及金屬化圖案112的材料之上的介電層106的材料是選擇性的。回蝕可利用合適的乾蝕刻製程執行，例如反應離子蝕刻。在回蝕之後，導電特徵110以及/或金屬化圖案112從介電層106突出。
在第19圖中，凸塊下金屬210形成在導電特徵110以及/或金屬化圖案112之上。凸塊下金屬210可使用與上文關於第13圖針對凸塊下金屬140所描述的相似的方法以及相似的材料來形成，細節在此不再贅述。
此外，導電連接器212形成在凸塊下金屬210上。導電連接器212可為球柵陣列(ball grid array, BGA)連接器、焊球、金屬柱、可控塌陷晶片連接(controlled collapse chip connection, C4)凸塊、微凸塊、化學鍍鎳鈀金技術(electroless nickel-electroless palladium-immersion gold technique, ENEPIG)形成凸塊等。導電連接器212可包括導電材料，例如焊料、銅、鋁、金、鎳、銀、鈀、錫等或其組合。在一些實施例中，導電連接器212藉由最初通過蒸鍍、電鍍、印刷、焊料轉移、球放置等形成焊料層而形成。一旦在結構上形成了焊料層，就可執行回焊，以便將材料成形為期望的凸塊形狀。在另一實施例中，導電連接器212包括藉由濺鍍、印刷、電鍍、化學鍍、化學氣相沉積等形成的金屬柱(例如，銅柱)。金屬柱可為無焊料的且具有實質上直立的側壁。在一些實施例中，金屬蓋層形成在金屬柱的頂部上。金屬蓋層可包括鎳、錫、錫鉛、金、銀、鈀、銦、鎳鈀金、鎳金等或其組合，且可藉由電鍍製程形成。
在第20圖中，此結構被翻轉且執行承載基板剝離以從積體電路裸晶50、密封劑146以及/或底部填充劑144分離(或“剝離”)承載基板204。可使用與上文關於第17圖描述的相似的方法來執行承載基板的剝離，且細節在此不再贅述。
在剝離製程之前或之後，背面研磨(back-grinding, BG)膠帶214附接到導電連接器212以及/或凸塊下金屬210。背面研磨膠帶214保護導電連接器212在後續平坦化製程期間不受損壞(見下文， 第22圖)。在一些實施例中，背面研磨膠帶214藉由層壓等附接到導電連接器212。
在第21圖中，在密封劑146、積體電路裸晶50以及/或底部填充劑144的暴露頂部表面上執行背面研磨製程。在一些實施例中，背面研磨製程包括研磨、化學機械拋光等。背面研磨膠帶214保護導電連接器212在背面研磨製程期間不受損壞。積體電路裸晶50以及密封劑146藉由背面研磨製程變薄，從而減少所得封裝部件的厚度。
在第22圖中，此結構被翻轉且放置在膠帶220上用以進一步處理(例如，分割)。膠帶220由框架224支撐。然後，背面研磨膠帶214以合適的製程(例如，雷射開槽(laser grooving)、切割、紫外線光等)從結構去除。
在第23圖中，藉由沿著劃線區域(例如，在第一封裝區域100A以及第二封裝區域100B之間)進行切割來執行分割製程。切割將第一封裝區域100A與第二封裝區域100B分割。第23圖中所顯示的所得的被分割的封裝部件250來自第一封裝區域100A或第二封裝區域100B中之一者。在分割製程之後，密封劑146以及中介層100(包括介電層106、介電層114、介電層118、介電層134以及介電層138)的側壁有共同邊界(coterminous)。如第23圖所示，第一封裝部件包括黏著在中介層100上的積體電路裸晶50，中介層100包括直接通孔132。在一些實施例中，直接通孔132與中介層100的外側壁相距第二寬度W 2，第二寬度W 2在10微米至1000微米的範圍中。
如隨後更詳細地描述的，第一封裝部件250將被黏著到封裝基板以形成積體電路封裝體。例如，第一封裝部件250可為晶圓上晶片(chip-on-wafer, CoW)部件，積體電路封裝體可為基板上晶圓上晶片(chip-on-wafer-on-substrate, CoWoS)封裝體。
第24圖、第25圖、第26A圖、第26B圖、第27A圖至第27D圖以及第28圖是根據一些實施例的用於形成包括一個或多個螺旋繞線堆疊的封裝基板300的製程的中間步驟的剖面圖。一個或多個封裝部件(例如，第一封裝部件250；見上文，第23圖)可附接到封裝基板300以形成積體電路封裝體，其中封裝基板300為封裝部件提供附加的繞線。一個或多個螺旋繞線堆疊形成在互連結構的基板核心上方以及下方的重分佈結構的周邊區域中。螺旋繞線堆疊可藉由實現電感器功能來減少或防止無線電干擾來改善訊號以及電源完整性，例如用於高頻應用。第24圖、第25圖、第26A圖、第27A圖、第28圖以及第29圖是封裝基板300的剖面圖。第26B圖以及第27B圖是封裝基板300的部分的螺旋繞線堆疊的俯視圖。第27C圖是封裝基板300的螺旋繞線堆疊的三維視圖。第27D圖是封裝基板300的俯視圖。
在第24圖中，獲得基板核心302或形成基板核心302。在一些實施例中，基板核心302包括例如味之素堆積膜(Ajinomoto build-up film, ABF)、預浸漬複合纖維(pre-impregnated composite fiber)(預浸(prepreg))材料、環氧樹脂、模製化合物、環氧樹脂模製化合物、玻璃纖維增強樹脂材料、印刷電路板(printed circuit board, PCB)材料、二氧化矽填料、聚合物材料、聚醯亞胺材料、紙、玻璃纖維、玻璃不織布、玻璃、陶瓷、其他層壓材料等，或其組合的材料。在一些實施例中，基板核心可為雙面銅箔層壓(copper-clad laminate, CCL)基板等。
開口303形成在基板核心302中。在一些實施例中，開口303藉由例如雷射鑽孔技術形成。也可使用其他製程，例如機械鑽孔、蝕刻等。在一些實施例中，可在形成開口303之後執行可選的表面準備製程。表面準備製程可包括以一種或多種清潔溶液清潔基板核心302的暴露表面的製程。清潔溶液可包括硫酸、鉻酸、中和鹼性溶液(neutralizing alkaline solution)、清洗液等或其組合。在一些情況下，表面準備製程去除或減少殘留物、油、原生氧化膜(native oxide films)等。在一些實施例中，可執行可選的去污製程(desmear process)以清潔靠近開口303的區域。除了表面準備製程之外可另外執行去污製程，或是可執行去污製程代替表面準備製程。例如，去污處理可去除基板核心302的殘留材料。去污處理可藉由機械方式(例如，以濕研磨漿中的精細磨料噴砂(blasting))、化學方式(例如，以有機溶劑、過錳酸鹽(permanganate)等的組合沖洗(rinsing))，或藉由機械去污以及化學去污的組合來完成。在表面準備製程或去污製程之後，可使用促進在隨後的化學鍍期間使用的活化劑的吸附的化學調節劑來進行調節處理。
第25圖至第27B圖示出用於在基板核心302的第一側上形成繞線結構340A的製程。在此示例中，繞線結構340A包括介電層310、介電層314、介電層318和介電層322以及繞線圖案308A、繞線圖案308B、繞線圖案312A、繞線圖案312B、繞線圖案316A、繞線圖案316B、繞線圖案320A和繞線圖案320B。更多或更少的介電層以及繞線圖案可藉由重複或省略下面論述的步驟以及製程來形成。
在第25圖中，穿孔306A以及穿孔306B形成在通過基板核心302的開口303中。另外，繞線圖案308A以及繞線圖案308B形成在基板核心302的第一側上。穿孔306A以及繞線圖案308A形成在封裝基板300的中央區域304A中，而穿孔306B以及繞線圖案308B形成在封裝基板300的周邊區域304B中，其中周邊區域304B圍繞中央區域304A。周邊區域304B中的穿孔306B以及繞線圖案308B隨後將用來形成螺旋繞線堆疊(見下文，第26A圖至第27B圖)。
在一些實施例中，繞線圖案308A和繞線圖案308B以及穿孔306A和穿孔306B藉由首先在基板核心302之上形成圖案化光罩(例如，圖案化光阻層)來形成。圖案化光罩中的開口暴露隨後將在其上形成導電材料的基板核心302的部分。圖案化光罩中的開口還暴露通過基板核心302的開口303。然後，使用例如電鍍製程(例如，化學鍍製程、電解鍍(electrolytic plating)製程等)將導電材料沉積在基板核心302的暴露區域上以及通過基板核心302的開口303內。在沉積導電材料之後，使用例如濕化學製程或乾製程(例如，灰化製程)的合適製程去除圖案化光罩層(例如，光阻)。以這種方式，穿孔306A以及穿孔306B形成在通過基板核心302的開口303中，且繞線圖案308A以及繞線圖案308B形成在基板核心302的第一側上。
在一些實施例中，用於穿孔306A以及穿孔306B的導電材料沿著開口303的側壁沉積，然後可利用介電材料(未示出)填充開口303，以使穿孔306A以及穿孔306B包括被導電材料圍繞的介電中央構件。介電材料可為導電材料提供結構支撐以及保護。在一些實施例中，介電材料為模製材料；環氧樹脂；環氧模製化合物；樹脂；包含單體或寡聚物(oligomers)的材料(例如，聚氨酯丙烯酸酯(acrylated urethanes)、橡膠改性丙烯酸酯化環氧樹脂(rubber-modified acrylated epoxy resins)或多官能單體(multifunctional monomers))等；或其組合。在一些實施例中，介電材料包括顏料或染料(例如，用於顏色)，或改變流變學(rheology)、提高黏合性或影響介電材料的其他特性的其他填充劑以及添加劑。可使用例如旋轉塗佈製程或另一製程形成介電材料。在一些實施例中，導電材料通過基板核心302完全填充開口303，省略了介電材料。
在第26A圖中，介電層310形成在基板核心302、穿孔306A和穿孔306B以及繞線圖案308A和繞線圖案308B的暴露部分之上。在一些實施例中，介電層310是例如堆積材料、味之素堆積膜、預浸材料、層壓材料、相似於上述用於基板核心302的那些材料的另一種材料等，或其組合的材料。介電層310可藉由層壓製程、塗佈製程或其他合適的製程形成。
此外，繞線圖案312A以及繞線圖案312B分別形成在繞線圖案308A以及繞線圖案308B之上。繞線圖案312A形成在中央區域304A中，而繞線圖案312B形成在封裝基板300的周邊區域304B中。開口(未顯示)形成在介電層310中，繞線圖案308A以及繞線圖案308B的暴露部分用於後續電性連接。在一些實施例中，開口藉由例如雷射鑽孔技術形成。在其他實施例中，也可使用其他製程，例如機械鑽孔、蝕刻等。在一些實施例中，可在形成開口之後執行可選的表面準備製程(例如，去污製程等)。在介電層310中的開口內形成導電材料。在一些實施例中，可在介電層310之上形成導電層(未顯示)，其可作用為用於形成導電材料的種晶層。導電層可為例如金屬箔(例如，銅箔)或其他類型的材料。可在介電層310之上形成圖案化光罩。圖案化光罩可例如為圖案化光阻層。圖案化光罩中的開口可暴露隨後將在其上形成導電材料的介電層310(或介電層310上的導電層(如果存在的話))的部分。圖案化光罩中的開口也可暴露介電層310中的開口。然後，可使用例如電鍍製程、化學鍍製程或其他製程在介電層310的暴露區域上以及介電層310中的開口內形成導電材料。在形成導電材料之後，可使用例如濕化學製程或乾製程(例如，灰化製程)去除圖案化光罩層(例如，光阻)。以這種方式，繞線圖案312A以及繞線圖案312B形成在繞線圖案308A以及繞線圖案308B之上，且繞線圖案312A以及繞線圖案312B電性耦接以及物理耦接到繞線圖案308A以及繞線圖案308B。
第26B圖示出繞線圖案312B的跡線部分312BT以及通孔部分312BV的俯視圖。跡線部分312BT沿著介電層310延伸(見第26A圖)且通孔部分312BV延伸通過介電層310。在一些實施例中，跡線部分312BT具有半圓形或半多邊形(例如，半八邊形)形狀。隨後在繞線圖案312B上方形成的繞線圖案的跡線部分將與跡線部分312BT耦接以形成具有螺旋形狀的螺旋繞線堆疊。通孔部分312BV與下層的繞線圖案308B物理耦接且電性耦接。
在第27A圖中，形成附加的介電層314、介電層318和介電層322以及附加的繞線圖案316A、繞線圖案316B、繞線圖案320A和繞線圖案320B，從而完成繞線結構340A。介電層314形成於介電層310以及繞線圖案312A和繞線圖案312B之上。繞線圖案316A以及繞線圖案316B形成在介電層314之上且通過介電層314以分別電性耦接以及物理耦接到繞線圖案312A以及繞線圖案312B。介電層318形成於介電層314以及繞線圖案316A和繞線圖案316B之上。繞線圖案320A以及繞線圖案320B形成在介電層318之上且通過介電層318以分別電性耦接以及物理耦接到繞線圖案316A以及繞線圖案316B。介電層322形成於介電層318以及繞線圖案320A和繞線圖案320B之上。介電層314、介電層318以及介電層322可使用與上文關於第26A圖所述的介電層310相似的材料以及相似的方法形成。繞線圖案316A、繞線圖案316B、繞線圖案320A以及繞線圖案320B可使用與上文關於第26A圖所述的繞線圖案312A以及繞線圖案312B相似的材料以及相似的方法形成。在一些實施例中，導電通孔以及/或凸塊下金屬(未示出)形成在介電層322之上且通過介電層322，且與繞線圖案320A以及繞線圖案320B物理耦接且電性耦接以為繞線結構340A提供外部連接。
在一些實施例中，圖案化保護層(未顯示)形成在封裝基板300的繞線結構340A之上。保護層可形成且圖案化在繞線結構340A之上。保護層可為例如焊料光阻材料，且可形成以保護繞線結構340A的表面。在一些實施例中，保護層可為藉由印刷、層壓、旋轉塗佈等形成的光敏材料。然後，可將光敏材料暴露於光學圖案且顯影，而在光敏材料中形成開口。在其他實施例中，保護層可藉由沉積非光敏介電層(例如，氧化矽、氮化矽等或其組合)、使用合適的光微影術在介電層上形成圖案化的光阻光罩以及接著使用合適的蝕刻製程(例如，濕蝕刻或乾蝕刻)以及圖案化的光阻光罩來蝕刻介電層。也可使用其他製程以及材料。
第27B圖示出分別覆蓋在繞線圖案312B的跡線部分316BT以及通孔部分316BV上的繞線圖案316B的跡線部分316BT以及通孔部分316BV的俯視圖。跡線部分316BT沿著介電層314延伸(見第27A圖)，且通孔部分316BV延伸通過介電層314。繞線圖案316B的通孔部分316BV與繞線圖案312B的跡線部分312BT物理耦接且電性耦接，以使繞線圖案316B的跡線部分316BT與繞線圖案312B的跡線部分312BT完成圓形或多邊形(例如，八邊形)形狀。儘管螺旋繞線堆疊的所示的實施例包括串聯耦接的跡線部分312BT以及跡線部分316BT，但在一些實施例中，螺旋繞線堆疊的跡線部分並聯耦接。
周邊區域304B中的繞線圖案308B、繞線圖案312B、繞線圖案316B以及繞線圖案320B形成相應的螺旋繞線堆疊330A的部分。第27C圖是螺旋繞線堆疊330A的三維視圖。螺旋繞線堆疊330A由繞線圖案308B、繞線圖案312B、繞線圖案316B和繞線圖案320B的相應的跡線部分308BT、跡線部分312BT、跡線部分316BT和跡線部分320BT以及繞線圖案312B、繞線圖案316B和繞線圖案320B的相應的通孔部分312BV、通孔部分316BV和通孔部分320BV形成。螺旋繞線堆疊330A(包括繞線圖案308B、繞線圖案312B、繞線圖案316B以及繞線圖案320B的跡線部分以及通孔部分)具有螺旋形狀，這可實現電感功能。螺旋繞線堆疊330A可用作電感線圈且提高訊號以及電源完整性以減少或防止無線電干擾，例如用於高頻應用。在一些實施例中，螺旋繞線堆疊330A耦接到表面黏著裝置(surface-mounted devices, SMDs)(例如，電容器、電感器等；見下文，第32圖)以形成諧波電路(harmonic circuits)以增強訊號。
第27D圖示出繞線結構340A的俯視圖。螺旋繞線堆疊330A的位置被示為覆蓋在繞線圖案312B的跡線部分以及通孔部分上的繞線圖案316B的跡線部分以及通孔部分的形狀，如上第27B圖中所示。然而，螺旋繞線堆疊330A的頂部表面可被介電層322覆蓋，且為了說明的目的，螺旋繞線堆疊330A顯示在俯視圖中。在一些實施例中，螺旋繞線堆疊330A分佈在周邊區域304B中，而中央區域304A沒有螺旋繞線堆疊330A。
在第28圖中，繞線結構340B相對於繞線結構340A形成在封裝基板300的與相對側上。繞線結構340B可使用與上文關於第25圖至第27A圖所述的繞線結構340A相似的方法以及相似的材料形成。繞線結構340A或繞線結構340B中的每一者可具有任何合適數量的介電層或繞線圖案，包括比第28圖中所顯示的更多或更少。在一些實施例中，繞線結構340A或繞線結構340B中的一者或兩者可被省略。
繞線結構340B還包括螺旋繞線堆疊330B，螺旋繞線堆疊330B在基板核心302的繞線結構340A的螺旋繞線堆疊330A的相對側上形成在繞線結構340A的螺旋繞線堆疊330A之上。在一些實施例中，繞線結構340B中的螺旋繞線堆疊330B藉由延伸通過基板核心302的相應的穿孔306B耦接到繞線結構340A中的螺旋繞線堆疊330A。
在第29圖中，第一積體電路封裝體400藉由將第一封裝部件250(見上文，第23圖)黏著在封裝基板300(見上文，第28圖)上而形成。在第29圖所示的實施例中，第一封裝部件250包括具有延伸通過介電層134的直接通孔132的中介層100，且封裝基板300包括在繞線結構340B的周邊區域中的螺旋繞線堆疊330A以及螺旋繞線堆疊330B。導電連接器212耦接到繞線結構340B的導電特徵。在一些實施例中，底部填充材料410形成在中介層100以及封裝基板300之間。在一些實施例中，底部填充材料410包括分配在積體電路裸晶50以及封裝基板300之間的間隙中的液體環氧樹脂，例如，使用分配針或其他合適的分配工具，然後固化以硬化。如第29圖中所示，底部填充材料410填充中介層100以及封裝基板300之間的間隙。
在第30圖中，在第一積體電路封裝體400的底部表面上的繞線結構340A或繞線結構340B中的一者或兩者上形成例如焊料凸塊的外部連接器344。外部連接器可例如相似於導電連接器212，如上文關於第19圖所述。
第31A圖至第31C圖示出根據一些實施例的第二積體電路封裝體600。第31A圖示出第二積體電路封裝體600的剖面圖，第31B圖示出第二積體電路封裝體600的俯視圖，而第31C圖示出如第31A圖中所示的區域601的詳細視圖。第二積體電路封裝體600藉由將第二封裝部件550黏著在封裝基板300(見上文，第28圖)上而形成。第二封裝部件550可藉由與上述將第一封裝部件250附接到封裝基板300的相似的方法且使用相似的材料而附接到封裝基板300(見上文，第29圖)。
在第31A圖所示的實施例中，封裝基板300包括在繞線結構340B的周邊區域中的螺旋繞線堆疊330B，且第二封裝部件550包括中介層500，其中一個或多個第一積體電路裸晶50A以及一個或多個第二積體電路裸晶50B附接到中介層500。在一些實施例中，第一積體電路裸晶50A是邏輯裝置，例如中央處理單元、圖形處理單元等，而第二積體電路裸晶50B是輸入/輸出(I/O)裝置以及/或儲存裝置，例如動態隨機存取記憶體裸晶、混合記憶體立方體模組、高頻寬記憶體模組等。
在一些實施例中，第二封裝部件550使用與第一封裝部件250相似的材料以及相似的方法形成，如上文關於第2圖至第23圖所述，不同之處在於中介層500沒有直接通孔132(見第23圖)。在一些實施例中，中介層500是矽中介層(例如，晶圓)或包括半導體基板之上的互連結構的有機中介層。在一些實施例中，中介層500包括在重分佈結構之上的一個或多個局部矽互連(local silicon interconnect, LSI)裸晶，其中每一個局部矽互連裸晶耦接兩個或更多個第一積體電路裸晶50A以及/或第二積體電路裸晶50B中。
第31B圖示出第二積體電路封裝體600的俯視圖。儘管第31B圖中示出兩個第一積體電路裸晶50A以及三個第二積體電路裸晶50B，但是應當理解，每一種類型的積體電路裸晶50的任何數量可附接到中介層500以形成第二封裝部件550。螺旋繞線堆疊330B分佈在繞線結構340A的周邊區域中的第二封裝部件550周圍。在所示的實施例中，螺旋繞線堆疊330B分佈在第二封裝部件550的所有四個側面周圍，其中在第二封裝部件550的縱向側面的中央分佈有間隙。在一些實施例中，螺旋繞線堆疊330B在第二封裝部件550的所有四個側面周圍均勻分佈。在其他實施例中，螺旋繞線堆疊330B僅沿著第二封裝部件550的一個側面、兩個側面或三個側面分佈。然而，可使用在第二封裝部件550周圍的任何合適排列的螺旋繞線堆疊330B。
第31C圖示出如上文在第31A圖中所示的區域601的詳細剖面圖。螺旋繞線堆疊330B包括頂部跡線部分320BT以及頂部通孔部分320BV。在一些實施例中，頂部跡線部分320BT具有在1微米到30微米範圍中的第二高度H 2，頂部通孔部分320BV具有在1微米到300微米範圍中的第三高度H 3，且為第二高度H 2與第三高度H 3的比值在0.1到1的範圍中。在一些實施例中，螺旋繞線堆疊330B的其他跡線部分以及通孔部分具有與第二高度H 2以及第三高度H 3相同範圍中的高度。在一些實施例中，螺旋繞線堆疊330B與最近的積體電路裸晶50相距第三寬度W 3，第三寬度W 3在100微米至5000微米範圍中，且螺旋繞線堆疊330B與互連結構的最近的外側壁相距第四寬度W 4，第四寬度W 4大於或等於500微米。
第32圖示出根據一些實施例的具有附接到封裝基板300的表面黏著裝置(SMDs)650或積體被動裝置的第二積體電路封裝體600。表面黏著裝置650可為電容器裸晶、電感器裸晶、電阻器裸晶等或其組合。在一些實施例中，表面黏著裝置650耦接到相應的下層的螺旋繞線堆疊330B。這可形成諧波電路以例如增強訊號(例如，用於高頻應用)。應當理解，表面黏著裝置650也可附接到第一積體電路封裝體400的封裝基板300(見第30圖)。
第33A圖以及第33B圖示出根據一些實施例的第三積體電路封裝體700(也稱為多晶片模組)。第33A圖示出第三積體電路封裝體700的剖面圖，第33B圖示出第三積體電路封裝體700的俯視圖。第33A圖以及第33B圖所示的實施例包括黏著在封裝基板300上的兩個第二封裝部件550。螺旋繞線堆疊330B分佈在兩個第二封裝部件550周圍的封裝基板300的周邊區域中。在此實施例中，螺旋繞線堆疊330B進一步分佈在第二封裝部件550之間，例如沿著封裝基板300的頂部表面的中線分佈。因此，一個或多個螺旋繞線堆疊330B設置在第二封裝部件550的相應的中介層500之間。
第34圖至第40圖是根據一些實施例的製造中介層800的中間階段的視圖。中介層800相似於中介層100(見上文，第2圖至第13圖)，但在同一中介層800中包括具有不同高度的直接通孔。
在第34圖中，在第一封裝區域100A以及第二封裝區域100B的相應的周邊區域124A中的介電層118之上形成光罩120A，以使中介層100的一個或多個後續形成的中間重分佈層將不會形成在周邊區域124A中，但會形成在周邊區域124B以及中央區域125中。每一個中央區域125被周邊區域124A以及周邊區域124B圍繞。光罩120A可使用與上文關於第7A圖以及第7B圖所述的光罩120相似的材料以及相似的方法來形成以及圖案化。
在第35圖中，包括金屬化圖案822以及介電層820的中間重分佈層824形成在未被光罩120A覆蓋的區域中的介電層118之上，例如，在中央區域125以及周邊區域124A中。金屬化圖案822以及介電層820可使用與金屬化圖案112以及介電層114相似的材料以及相似的方法形成以及圖案化，如上文關於第5圖至第6圖所述。介電層820可形成在周邊區域124A中的光罩120A之上，且金屬化圖案822可形成在中央區域125中。儘管第36圖所示的示例顯示一個中間重分佈層824的形成，但是可形成任何合適數量的中間重分佈層824。
接著，在第一封裝區域100A以及第二封裝區域100B的相應的周邊區域124B中的介電層820之上形成光罩120B，以使中介層100的一個或多個後續形成的重分佈層不會形成在周邊區域124B或周邊區域124A中。
在第36圖中，在第一封裝區域100A以及第二封裝區域100B的相應的中央區域中形成附加的中間重分佈層824。附加的中間重分佈層824的每一個重分佈層包括相應的金屬化圖案(例如，金屬化圖案823A以及金屬化圖案823B)以及相應的介電層(例如，介電層821A以及介電層821B)，其可藉由與金屬化圖案112以及介電層114相似的材料以及相似的方法形成，如上文關於第5圖至第6圖所述。介電層821A以及介電層821B可形成在中央區域125中的介電層820以及金屬化圖案822之上、周邊區域124A中的光罩120A之上以及周邊區域124B中的光罩120B之上。金屬化圖案823A以及金屬化圖案823B可形成在中央區域125中。
在第36圖所示的示例中，附加的中間重分佈層824包括兩個重分佈層，每一個重分佈層包括相應的金屬化圖案823A和金屬化圖案823B以及相應的介電層821A和介電層821B。然而，附加的重分佈層824可包括任何合適數量的重分佈層，例如二個到十個重分佈層。
接著，導電通孔126形成通過中間重分佈層824的頂部介電層821B，以與中間重分佈層824的頂部導電特徵(例如，頂部金屬化圖案823B的導線)進行物理接觸以及電性接觸。導電通孔126可使用與上文關於第8A圖以及第8B圖所述的相似的材料以及相似的方法形成。
在第37圖中，在光罩120A以及光罩120B之上的中間重分佈層824的介電層(例如，介電層820、介電層821A以及介電層821B)的頂部可利用合適的去除製程(例如，化學機械拋光(CMP)、研磨製程等)去除以暴露光罩120A以及光罩120B。光罩120的頂部可在平坦化中被去除。然後，去除光罩120A以及光罩120B以暴露周邊區域124A中的介電層118的頂部表面以及周邊區域124B中的介電層820的頂部表面。光罩120A以及光罩120B可藉由合適的製程去除，例如當光罩120A以及光罩120B是光阻時可接受的灰化或去光阻製程，例如使用氧電漿等。
在第37圖中，開口128A形成通過周邊區域124A中的介電層118以暴露金屬化圖案116，且開口128B形成通過周邊區域124B中的介電層820以暴露金屬化圖案822。開口128A以及開口128B可藉由與開口108相似的方法形成，如上文關於第3圖所述。然而，可使用任何合適的方法來形成開口128A以及開口128B。
在第38圖中，直接通孔132A形成在開口128A中，且直接通孔132B形成在開口128B中(見上文，第37圖)。直接通孔132A以及直接通孔132B可使用與直接通孔132相似的材料以及相似的方法形成(例如，藉由形成以及圖案化光阻130)，如上文關於第10圖所述。然後，可藉由可接受的灰化或去光阻製程去除光阻130，例如使用氧電漿等。
在第39圖中，介電層134形成在直接通孔132A、直接通孔132B以及中間重分佈層824周圍且在直接通孔132A、直接通孔132B以及中間重分佈層824之上，填充周邊區域124A以及周邊區域124B。介電層134可使用與上文關於第11圖所述的相似的材料以及相似的方法形成。
在第40圖中，在介電層134上執行去除製程以暴露直接通孔132A、直接通孔132B以及導電通孔126，金屬化圖案136以及介電層138形成在直接通孔132A、直接通孔132B、附加的重分佈層824、導電通孔126以及介電層134之上，且凸塊(球)下金屬(UBMs)140形成在介電層138上。所使用的材料以及方法可與上文關於第12A圖至第13圖所描述的相同，且在此不再贅述。由於相較於直接通孔132B，直接通孔132A形成在一個或多個重分佈層之上，因此所得的中介層800包括直接通孔132A以及具有比直接通孔132A更高的高度的直接通孔132B。
第41圖示出根據一些實施例的第三封裝部件850，其包括被分割的中介層800。第三封裝部件850可由第40圖的結構使用與上文關於第14圖至第23圖描述的相似的材料以及相似的方法形成，且其細節在此不再贅述。第三封裝部件850包括直接通孔132A以及具有比直接通孔132A更高的高度的直接通孔132B。
第42圖示出根據一些實施例的第四積體電路封裝體900。第四積體電路封裝體900藉由將第三封裝部件850(見上文，第41圖)黏著在封裝基板300(見上文，第29圖)上而形成。第三封裝部件850可藉由與上述將第一封裝部件250附接到封裝基板300(見上文，第30圖)相似的方法且使用相似的材料附接到封裝基板300。第四積體電路封裝體900包括直接通孔132A以及具有比直接通孔132A更高的高度的直接通孔132B。
第43圖至第45圖是根據一些實施例的製造中介層100的中間階段的視圖。此製程相似於第2圖至第23圖的製程，不同之處在於在使用後續的去除製程以暴露周邊區域124中的介電層118的頂部表面之前以介電材料填充周邊區域124。
在第43圖中，中間重分佈層122形成在第一封裝區域100A以及第二封裝區域100B中的下重分佈層119之上。中間重分佈層122可使用與上文關於第8A圖至第8B圖所述的相似的材料以及相似的方法形成，不同之處在於不存在光罩120(見上文，第8A圖)且周邊區域124填充有來自介電層121A、介電層121B以及介電層121C的介電材料。接著，導電通孔126形成通過中間重分佈層122的頂部介電層121C，以與中間重分佈層122的頂部導電特徵(例如，頂部金屬化圖案123C的導線)進行物理接觸以及電性接觸。導電通孔126可使用與上述關於第8A圖至第8B圖所述的相似的材料以及相似的方法形成。
在第44圖中，利用合適的製程去除周邊區域124中的部分的介電材料。作為去除周邊區域124中的部分的介電材料的示例，形成光阻(未顯示)且圖案化光阻以覆蓋第一封裝區域100A以及第二封裝區域100B的中央區域125，而暴露周邊區域124中的介電材料的頂部表面。光阻可藉由旋轉塗佈等形成且可曝光以進行圖案化。接著，使用圖案化的光阻作為光罩，以合適的蝕刻製程(例如，乾蝕刻製程(例如，反應離子蝕刻))去除周邊區域124中的中間重分佈層122的介電材料。蝕刻可為非等向性的。可去除任何期望量的介電層的介電材料。在一些實施例中，中間重分佈層122的介電材料從周邊區域124去除，而下重分佈層119的介電材料留在周邊區域124中。然後，利用可接受的灰化或去光阻製程來去除光阻，例如使用氧電漿等。
在第45圖中，開口128形成通過周邊區域124中的介電層118以暴露金屬化圖案116。開口128可藉由與開口108相似的方法形成，如上文關於第3圖所述。然而，可使用任何合適的方法來形成開口128。所得的結構相似於以上在第9圖中所顯示的結構，不同之處在於在第45圖的實施例中，介電層121A、介電層121B以及介電層121C在中央區域125的邊界處是平坦的，而介電層121A、介電層121B以及介電層121C的邊緣在第9圖的實施例中的中央區域125的邊界處上翹(up-turned)。
第46圖示出根據一些實施例的第四封裝部件1250，其包括被分割的中介層100。第四封裝部件1250可使用與上文關於第10圖至第23圖所述的相似的材料以及相似的方法從第45圖的結構形成，且其細節在此不再贅述。
第47圖至第49圖是根據一些實施例的製造中介層800的中間階段的視圖。此製程相似於第34圖至第40圖的製程，不同之處在於在使用後續的去除製程以暴露周邊區域124中的介電層118的頂部表面之前以介電材料填充周邊區域124。
在第47圖中，利用合適的製程去除周邊區域124A中的介電層820、介電層821A以及介電層821B的介電材料，從而暴露周邊區域124A中的介電層118的頂部表面。例如，介電材料可藉由上文關於第44圖所述的方法去除。
在第48圖中，利用合適的製程去除周邊區域124B中的介電層821A以及介電層821B的介電材料，從而暴露介電層820的頂部表面。介電材料可藉由上文關於第44圖描述的方法去除。在第47圖中，去除周邊區域124A中的介電層820、介電層821A以及介電層821B的介電材料，在第48圖中，去除周邊區域124B中的介電層821A以及介電層821B的介電材料，儘管第47圖的步驟被圖示為在第48圖的步驟之前，但在一些實施例中，在去除周邊區域124A中的介電層820、介電層821A以及介電層821B的介電材料之前，去除周邊區域124B中的介電層821A以及介電層821B的介電材料。
在第49圖中，開口128A形成通過周邊區域124A中的介電層118以暴露金屬化圖案116，且開口128B形成通過周邊區域124B中的介電層820以暴露金屬化圖案822。開口128A以及開口128B可藉由與開口108相似的方法形成，如上文關於第3圖所述。然而，可使用任何合適的方法形成開口128A以及開口128B。所得的結構相似於上文第37圖中所示的結構，不同之處在於介電層820、介電層821A以及介電層821B在第49圖的實施例中的中央區域125的邊界處是平坦的，而在第37圖的實施例中，介電層820、介電層821A以及介電層821B在中央區域125的邊界處上翹。
第50圖示出根據一些實施例的第五封裝部件1450，其包括被分割的中介層800。第五封裝部件1450可由第49圖的結構形成，且使用與上文關於第38圖到第41圖所述的相似的材料以及相似的方法形成，且其細節在此不再贅述。第五封裝部件1450包括直接通孔132A以及具有比直接通孔132A更高的高度的直接通孔132B。
實施例可提供優點。積體電路封裝體包括通過中介層的多個重分佈層的直接通孔以及/或包括在互連結構的繞線結構中形成的螺旋繞線堆疊(也稱為螺旋電感器)。直接通孔在黏著在中介層上的積體電路裸晶與黏著中介層的互連結構之間提供更直接的電性耦接。這些通過中介層的周邊的直接電性耦接可藉由減輕電壓降以及降低電阻來提高電性能。螺旋繞線堆疊形成在互連結構的相應的基板核心上方以及下方的繞線結構的周邊區域中。螺旋繞線堆疊使電感器功能能夠改善訊號以及電源完整性。
根據一實施例，一種積體電路封裝體包括中介層以及積體電路裸晶，中介層包括第一重分佈層、第二重分佈層、介電層、第三重分佈層以及第一直接通孔，第二重分佈層在中介層的中央區域中的第一重分佈層之上，介電層在中介層的周邊中的第一重分佈層之上，介電層在俯視圖中圍繞第二重分佈層，第三重分佈層在第二重分佈層以及介電層之上，第一直接通孔延伸通過介電層，其中第三重分佈層的導電特徵通過第一直接通孔耦接到第一重分佈層的導電特徵，積體電路裸晶在中介層的第三重分佈層之上，其中積體電路裸晶通過第一直接通孔耦接到第一重分佈層的導電特徵。在一實施例中，積體電路封裝體更包括通過介電層的第二直接通孔，其中第二直接通孔具有比第一直接通孔更大的高度。在一實施例中，積體電路封裝體更包括通過介電層的第二直接通孔，其中第一直接通孔以及第二直接通孔在中介層的中央區域的相對側上。在一實施例中，積體電路封裝體更包括附接到中介層的封裝基板，其中封裝基板包括在封裝基板的周邊區域中的第一螺旋繞線堆疊。
根據另一實施例，一種積體電路封裝體包括封裝基板以及第一封裝部件，封裝基板包括基板核心、第一穿孔、第一繞線結構以及第二繞線結構，基板核心具有第一側以及與第一側相對的第二側，第一穿孔延伸通過基板核心，第一繞線結構在基板核心的第一側上，第一繞線結構包括第一螺旋繞線堆疊，第二繞線結構在基板核心的第二側上，第二繞線結構包括第二螺旋繞線堆疊，第二螺旋繞線堆疊通過第一穿孔耦接到第一螺旋繞線堆疊，第一封裝部件附接到封裝基板的第一繞線結構。在一實施例中，第一封裝部件包括耦接到第一繞線結構的第一中介層以及耦接到第一中介層的第一積體電路裸晶。在一實施例中，第一中介層為有機中介層。在一實施例中，第一中介層為矽中介層。在一實施例中，第一中介層包括第一重分佈層、第二重分佈層、介電層、第三重分佈層以及直接通孔，第二重分佈層在第一重分佈層之上，介電層在第一重分佈層之上，介電層在俯視圖中在第二重分佈層周圍延伸，第三重分佈層在第二重分佈層以及介電層之上，直接通孔延伸通過介電層，其中第三重分佈層的導電特徵通過直接通孔電性耦接到第一重分佈層的導電特徵。在一實施例中，積體電路封裝體更包括附接到封裝基板的第一繞線結構的第二封裝部件，其中第一繞線結構更包括第三螺旋繞線堆疊，第三螺旋繞線堆疊在俯視圖中設置在第一封裝部件以及第二封裝部件之間。在一實施例中，積體電路封裝體更包括在第一繞線結構上的表面黏著裝置，表面黏著裝置耦接到第一螺旋繞線堆疊。
根據另一實施例，一種製造積體電路封裝體的方法，包括形成第一中介層以及將第一積體電路裸晶附接到第一中介層的第三重分佈層，形成第一中介層包括在基板之上形成第一重分佈層；在第一重分佈層之上形成第二重分佈層；藉由去除第二重分佈層的部分的介電材料來暴露第一重分佈層的周邊；在第一重分佈層的周邊形成第一直接通孔；以第一介電層填充周邊，其中第一介電層在俯視圖中圍繞第一直接通孔；以及在第二重分佈層、第一直接通孔以及第一介電層之上形成第三重分佈層，第三重分佈層的導電特徵通過第一直接通孔物理耦接且電性耦接到第一重分佈層的導電特徵。在一實施例中，此方法更包括在第二重分佈層上形成第二直接通孔，其中在以第一介電層填充周邊之後，第一介電層在俯視圖中圍繞第二直接通孔。在一實施例中，第一直接通孔是利用電鍍製程形成的。在一實施例中，形成第一直接通孔包括在第一重分佈層之上圖案化光阻；通過圖案化的光阻在開口中電鍍導電材料；以及去除光阻。在一實施例中，此方法更包括將第一中介層附接到封裝基板，封裝基板包括在基板核心的第一側之上的第一繞線結構，第一繞線結構包括第一螺旋繞線堆疊。在一實施例中，此方法更包括將表面黏著裝置附接到第一繞線結構，其中附接表面黏著裝置包括將表面黏著裝置耦接到第一螺旋繞線堆疊。在一實施例中，封裝基板更包括在基板核心的第二側之上的第二繞線結構，基板核心的第二側與其第一側相對，其中第二繞線結構包括在第一螺旋繞線堆疊上層的第二螺旋繞線堆疊。在一實施例中，封裝基板更包括延伸通過基板核心的穿孔，其中穿孔將第一螺旋繞線堆疊耦接到第二螺旋繞線堆疊。在一實施例中，此方法更包括將第二積體電路裸晶附接到第二中介層；以及將第二中介層附接到封裝基板，其中第一螺旋繞線堆疊設置於第一中介層與第二中介層之間。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。
50:積體電路裸晶 50A:第一積體電路裸晶 50B:第二積體電路裸晶 50F:正面 52:半導體基板 54:互連結構 56:裸晶連接器 58:介電層 100,500,800:中介層 100A:第一封裝區域 100B:第二封裝區域 102:承載基板 104,202:釋放層 106,114,118,121A,121B,134,138,310,314,318,322,820,821A,821B:介電層 108,128,128A,128B,131,303:開口 110:導電特徵 112,116,123A,123B,136,822,823A:金屬化圖案 119:下重分佈層 120,120A,120B:光罩 121C:介電層/頂部介電層 122:中間重分佈層 123C,823B:金屬化圖案/頂部金屬化圖案 124,124A,124B,304B:周邊區域 125,304A:中央區域 126:導電通孔 130:光阻 132,132A,132B:直接通孔 139:上重分佈層 140,210:凸塊下金屬 142,212:導電連接器 144:底部填充劑 146:密封劑 204:承載基板 206:壩體 214:背面研磨膠帶 220:膠帶 224:框架 250:第一封裝部件 300:封裝基板 302:基板核心 306A,306B:穿孔 308A,308B,312A,312B,316A,316B,320A,320B:繞線圖案 308BT,312BT,316BT,320BT:跡線部分 312BV,316BV,320BV:通孔部分 330A,330B:螺旋繞線堆疊 340A,340B:繞線結構 344:外部連接器 400:第一積體電路封裝體 410:底部填充材料 550:第二封裝部件 600:第二積體電路封裝體 601:區域 650:表面黏著裝置 700:第三積體電路封裝體 824:中間重分佈層/重分佈層 850:第三封裝部件 900:第四積體電路封裝體 1250:第四封裝部件 1450:第五封裝部件 H 1:組合厚度 H 2:第二高度 H 3:第三高度 W 2:第二寬度 W 3:第三寬度 W 4:第四寬度
根據以下的詳細說明並配合所附圖式做完整揭露。應注意的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。 第1圖是積體電路裸晶的剖面圖。 第2圖至第6圖、第7A圖、第7B圖、第8A圖、第8B圖、第9圖至第11圖、第12A圖、第12B圖以及第13圖至第23圖是根據一些實施例的製造封裝部件的中間階段的視圖。 第24圖、第25圖、第26A圖、第26B圖、第27A圖至第27D圖以及第28圖是根據一些實施例的製造封裝基板的中間階段的視圖。 第29圖以及第30圖是根據一些實施例的積體電路封裝體的剖面圖。 第31A圖至第31C圖是根據一些實施例的另一積體電路封裝體的視圖。 第32圖是根據一些實施例的另一積體電路封裝體的剖面圖。 第33A圖以及第33B圖是根據一些實施例的另一積體電路封裝體的視圖。 第34圖至第40圖是根據一些實施例的製造封裝部件的中間階段的剖面圖。 第41圖是根據一些實施例的另一封裝部件的剖面圖。 第42圖是根據一些實施例的另一積體電路封裝體的剖面圖。 第43圖至第45圖是根據一些實施例的製造封裝部件的中間階段的剖面圖。 第46圖是根據一些實施例的另一封裝部件的剖面圖。 第47圖至第49圖是根據一些實施例的製造封裝部件的中間階段的剖面圖。 第50圖是根據一些實施例的另一封裝部件的剖面圖。
100:中介層
100A:第一封裝區域
100B:第二封裝區域
102:承載基板
104:釋放層
106,114,118,121A,121B,134,138:介電層
110:導電特徵
112,116,123A,123B,136:金屬化圖案
119:下重分佈層
121C:介電層/頂部介電層
122:中間重分佈層
123C:金屬化圖案/頂部金屬化圖案
124:周邊區域
125:中央區域
126:導電通孔
132:直接通孔
139:上重分佈層
140:凸塊下金屬
H1:組合厚度

Claims (20)

  1. 一種積體電路封裝體，包括： 一中介層，包括： 一第一重分佈層； 一第二重分佈層，在該中介層的一中央區域中的該第一重分佈層之上； 一介電層，在該中介層的周邊中的該第一重分佈層之上，該介電層在一俯視圖中圍繞該第二重分佈層； 一第三重分佈層，在該第二重分佈層以及該介電層之上；以及 一第一直接通孔，延伸通過該介電層，其中該第三重分佈層的一導電特徵通過該第一直接通孔耦接到該第一重分佈層的一導電特徵；以及 一積體電路裸晶，在該中介層的該第三重分佈層之上，其中該積體電路裸晶通過該第一直接通孔耦接到該第一重分佈層的該導電特徵。
  2. 如請求項1之積體電路封裝體，更包括一第二直接通孔，通過該介電層，其中該第二直接通孔具有比該第一直接通孔更大的高度。
  3. 如請求項1之積體電路封裝體，更包括一第二直接通孔，通過該介電層，其中該第一直接通孔以及該第二直接通孔在該中介層的該中央區域的相對側上。
  4. 如請求項1之積體電路封裝體，更包括一封裝基板，附接到該中介層，其中該封裝基板包括在該封裝基板的一周邊區域中的一第一螺旋繞線堆疊。
  5. 一種積體電路封裝體，包括： 一封裝基板，包括： 一基板核心，該基板核心具有一第一側以及與該第一側相對的一第二側； 一第一穿孔，延伸通過該基板核心； 一第一繞線結構，在該基板核心的該第一側上，該第一繞線結構包括一第一螺旋繞線堆疊；以及 一第二繞線結構，在該基板核心的該第二側上，該第二繞線結構包括一第二螺旋繞線堆疊，該第二螺旋繞線堆疊通過該第一穿孔耦接到該第一螺旋繞線堆疊；以及 一第一封裝部件，附接到該封裝基板的該第一繞線結構。
  6. 如請求項5之積體電路封裝體，其中該第一封裝部件包括耦接到該第一繞線結構的一第一中介層以及耦接到該第一中介層的一第一積體電路裸晶。
  7. 如請求項6之積體電路封裝體，其中該第一中介層為一有機中介層。
  8. 如請求項6之積體電路封裝體，其中該第一中介層為一矽中介層。
  9. 如請求項6之積體電路封裝體，其中該第一中介層包括： 一第一重分佈層； 一第二重分佈層，在該第一重分佈層之上； 一介電層，在該第一重分佈層之上，該介電層在一俯視圖中在該第二重分佈層周圍延伸； 一第三重分佈層，在該第二重分佈層以及該介電層之上；以及 一直接通孔，延伸通過該介電層，其中該第三重分佈層的一導電特徵通過該直接通孔電性耦接到該第一重分佈層的一導電特徵。
  10. 如請求項6之積體電路封裝體，更包括： 一第二封裝部件，附接到該封裝基板的該第一繞線結構， 其中，該第一繞線結構更包括一第三螺旋繞線堆疊，該第三螺旋繞線堆疊在一俯視圖中設置在該第一封裝部件以及該第二封裝部件之間。
  11. 如請求項6之積體電路 封裝體，更包括一表面黏著裝置，在該第一繞線結構上，該表面黏著裝置耦接到該第一螺旋繞線堆疊。
  12. 一種製造積體電路封裝體的方法，包括： 形成一第一中介層，包括： 在一基板之上形成一第一重分佈層； 在該第一重分佈層之上形成一第二重分佈層； 藉由去除該第二重分佈層的一介電材料的一部分來暴露該第一重分佈層的一周邊； 在該第一重分佈層的該周邊形成一第一直接通孔； 以一第一介電層填充該周邊，其中該第一介電層在一俯視圖中圍繞該第一直接通孔；以及 在該第二重分佈層、該第一直接通孔以及該第一介電層之上形成一第三重分佈層，該第三重分佈層的一導電特徵通過該第一直接通孔物理耦接且電性耦接到該第一重分佈層的一導電特徵；以及 將一第一積體電路裸晶附接到該第一中介層的該第三重分佈層。
  13. 如請求項12之製造積體電路封裝體的方法，更包括在該第二重分佈層上形成一第二直接通孔，其中在以該第一介電層填充該周邊之後，該第一介電層在該俯視圖中圍繞該第二直接通孔。
  14. 如請求項12之製造積體電路封裝體的方法，其中該第一直接通孔是利用電鍍製程形成的。
  15. 如請求項12之製造積體電路封裝體的方法，其中形成該第一直接通孔包括： 在該第一重分佈層之上圖案化一光阻； 通過圖案化的該光阻在一開口中電鍍一導電材料；以及 去除該光阻。
  16. 如請求項12之製造積體電路封裝體的方法，更包括： 將該第一中介層附接到一封裝基板，該封裝基板包括在一基板核心的一第一側之上的一第一繞線結構，該第一繞線結構包括一第一螺旋繞線堆疊。
  17. 如請求項16之製造積體電路封裝體的方法，更包括將一表面黏著裝置附接到該第一繞線結構，其中附接該表面黏著裝置包括將該表面黏著裝置耦接到該第一螺旋繞線堆疊。
  18. 如請求項16之製造積體電路封裝體的方法，其中該封裝基板更包括在該基板核心的一第二側之上的一第二繞線結構，該基板核心的該第二側與該第一側相對，其中該第二繞線結構包括在該第一螺旋繞線堆疊上層的一第二螺旋繞線堆疊。
  19. 如請求項18之製造積體電路封裝體的方法，其中該封裝基板更包括一穿孔，延伸通過該基板核心，其中該穿孔將該第一螺旋繞線堆疊耦接到該第二螺旋繞線堆疊。
  20. 如請求項16之製造積體電路封裝體的方法，更包括： 將一第二積體電路裸晶附接到一第二中介層；以及 將該第二中介層附接到該封裝基板，其中該第一螺旋繞線堆疊設置於該第一中介層與該第二中介層之間。
TW112108967A 2022-09-06 2023-03-10 積體電路封裝體及其製造方法 TW202412214A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263403999P 2022-09-06 2022-09-06
US63/403,999 2022-09-06
US18/151,623 2023-01-09
US18/151,623 US20240079356A1 (en) 2022-09-06 2023-01-09 Integrated Circuit Packages and Methods of Forming the Same

Publications (1)

Publication Number Publication Date
TW202412214A true TW202412214A (zh) 2024-03-16

Family

ID=90059832

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112108967A TW202412214A (zh) 2022-09-06 2023-03-10 積體電路封裝體及其製造方法

Country Status (3)

Country Link
US (1) US20240079356A1 (zh)
CN (1) CN220914214U (zh)
TW (1) TW202412214A (zh)

Also Published As

Publication number Publication date
CN220914214U (zh) 2024-05-07
US20240079356A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
US11527474B2 (en) Integrated circuit package and method
US20220328418A1 (en) Semiconductor Package Including Cavity-Mounted Device
US11855059B2 (en) Fan-out package with cavity substrate
US11664350B2 (en) Semiconductor device and method of manufacture
KR102386542B1 (ko) 반도체 장치 및 제조 방법
TW201924007A (zh) 半導體元件及其形成方法
US11935804B2 (en) Integrated circuit package and method
TW202129849A (zh) 積體電路封裝及方法
US11784140B2 (en) Semiconductor device and method of manufacture
US11935761B2 (en) Semiconductor package and method of forming thereof
US20230062775A1 (en) Package substrate, package using the same, and method of manufacturing the same
US11894318B2 (en) Semiconductor device and method of manufacture
CN114725066A (zh) 半导体器件及制造方法
CN220914214U (zh) 集成电路封装体
TWI843329B (zh) 裝置封裝及其製造方法
TWI769726B (zh) 半導體元件、半導體結構及半導體元件的製造方法
US20230105359A1 (en) Integrated Circuit Packages
US20230245991A1 (en) Integrated Circuit Packages and Methods of Forming the Same
TW202335202A (zh) 裝置封裝及其製造方法