TW202412001A - 記憶體系統 - Google Patents

記憶體系統 Download PDF

Info

Publication number
TW202412001A
TW202412001A TW112100598A TW112100598A TW202412001A TW 202412001 A TW202412001 A TW 202412001A TW 112100598 A TW112100598 A TW 112100598A TW 112100598 A TW112100598 A TW 112100598A TW 202412001 A TW202412001 A TW 202412001A
Authority
TW
Taiwan
Prior art keywords
data
certificate
memory
erasure
erase
Prior art date
Application number
TW112100598A
Other languages
English (en)
Other versions
TWI863084B (zh
Inventor
江坂直紀
工藤喜之
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202412001A publication Critical patent/TW202412001A/zh
Application granted granted Critical
Publication of TWI863084B publication Critical patent/TWI863084B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Storage Device Security (AREA)

Abstract

本發明之實施形態之一者提供一種可提高資料已自非揮發性記憶體被抹除之證明之可靠性及有用性之記憶體系統。 記憶體系統包含非揮發性記憶體及控制器。非揮發性記憶體包含可記憶使用者資料之複數個記憶區域。控制器取得與對於複數個記憶區域中之至少1個記憶區域之程式/抹除循環數相關之第1資訊。控制器與已取得第1資訊相應地，執行對複數個記憶區域各者之資料抹除動作。控制器與資料抹除動作結束相應地，取得與對於至少1個記憶區域之程式/抹除循環數相關之第2資訊。控制器產生包含第1資訊與第2資訊之抹除證明書。

Description

記憶體系統
本發明之實施形態係關於一種控制非揮發性記憶體之技術。
近年來，具備非揮發性記憶體之記憶體系統已廣泛普及。作為如此之記憶體系統之一者，已知具備NAND型快閃記憶體之固態硬碟(SSD)。SSD被用作各種計算裝置之主儲存器。
可保證資料已自記憶體系統內之非揮發性記憶體確實地被抹除之功能事屬重要。在記憶體系統之利用中，例如，有追求資料已自非揮發性記憶體被抹除之證明之情形。資料已自非揮發性記憶體被抹除之證明，例如作為將數位簽章賦予對非揮發性記憶體之資料抹除動作之日誌資料之電子證明書而提供。
實施形態之一者提供一種可提高資料已自非揮發性記憶體被抹除之證明之可靠性及有用性之記憶體系統。
根據實施形態，記憶體系統包含非揮發性記憶體及控制器。非揮發性記憶體包含可記憶使用者資料之複數個記憶區域。控制器取得與對於複數個記憶區域中之至少1個記憶區域之程式/抹除循環數相關之第1資訊。控制器與已取得第1資訊相應地，執行對複數個記憶區域各者之資料抹除動作。控制器與資料抹除動作結束相應地，取得與對於至少1個記憶區域之程式/抹除循環數相關之第2資訊。控制器產生包含第1資訊與第2資訊之抹除證明書。
以下，參照圖式對於實施形態進行說明。
首先，參照圖1，對於包含實施形態之記憶體系統之資訊處理系統1之構成進行說明。資訊處理系統1包含主機裝置2及記憶體系統3。
主機裝置2可為將大量且多樣之資料保存於記憶體系統3之儲存器伺服器，亦可為伺服器或個人電腦。以下，亦將主機裝置2稱為主機2。
記憶體系統3係構成為將資料寫入如NAND型快閃記憶體之非揮發性記憶體、且自非揮發性記憶體讀出資料之半導體儲存器裝置。亦將記憶體系統3稱為儲存器裝置。記憶體系統3例如作為固態硬碟(SSD)、或硬碟機(HDD)而實現。
記憶體系統3可用作主機2之儲存器。記憶體系統3可內置於主機2，亦可經由纜線或網路連接於主機2。
用於連接主機2與記憶體系統3之介面，遵循PCI Express(PCIe)(註冊商標)、Ethernet(註冊商標)、光纖通道(Fibre channel)、NVM Express(NVMe)(註冊商標)等之規格。
以下對於主機2與記憶體系統3各者之構成例進行說明。
(主機2之構成例) 主機2例如包含CPU 21、隨機存取記憶體(RAM)22、儲存器介面(儲存器I/F)23、非揮發性隨機存取記憶體(NVRAM)24、RAM介面(RAM I/F)25、及NVRAM介面(NVRAM I/F)26。CPU 21、儲存器I/F 23、RAM I/F 25、及NVRAM I/F 26，例如經由匯流排20連接。
CPU 21例如係至少1個處理器。CPU 21控制主機2內各個部件之動作。
RAM 22係揮發性記憶體。RAM 22例如作為動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)而實現。RAM 22之記憶區域例如被分配作為作業系統(OS)、驅動器、各種應用程式之儲存區域。
儲存器I/F 23作為控制主機2與記憶體系統3之通訊之控制電路而發揮功能。儲存器I/F 23向記憶體系統3發送各種指令，例如輸入輸出(I/O)指令、及各種控制指令。I/O指令例如包含寫入指令、及讀出指令。控制指令例如包含資料抹除・證明書產生指令、及證明書發行指令。
NVRAM 24係非揮發性記憶體、作為NVRAM 24，例如使用MRAM(Magnetoresistive Random Access Memory，磁阻式隨機存取記憶體)、PRAM(Phase change Random Access Memory，相變隨機存取記憶體)、ReRAM(Resistive Random Access Memory，電阻式隨機存取記憶體)、或FeRAM(Ferroelectric Random Access Memory，鐵電式隨機存取記憶體)。NVRAM 24之記憶區域分配作為使用於由主機2執行之處理之各種資料之儲存區域。使用於由主機2執行之處理之各種資料，例如包含驗證密鑰241、及資料抹除電子證明書242。驗證密鑰241及資料抹除電子證明書242例如可自主機2之外部之儲存器、或網路上之電腦取得。所取得之驗證密鑰241及資料抹除電子證明書242，例如可儲存於如NVRAM 24之主機2內之非揮發性記憶體。
驗證密鑰241係用於驗證自主機2之外部裝置(例如，記憶體系統3)提供之資料之密鑰。於驗證密鑰241，賦予有由認證機構(certification authority：CA)發行之驗證密鑰證明書。驗證密鑰證明書證明驗證密鑰241之合法性。發行驗證密鑰證明書之CA例如係中間CA。例如由根(root)CA對中間CA發行證明書。再者，自外部裝置提供之資料，例如係資料抹除電子證明書242。藉由發行驗證密鑰證明書，而第三方可藉由按照公開密鑰認證基礎建設(public key infrastructure：PKI)之證明書鏈而驗證資料抹除電子證明書242。
資料抹除電子證明書242係表示在外部裝置中已進行資料抹除動作之電子證明書。資料抹除電子證明書242包含證明資料與數位簽章。證明資料係證明已進行資料抹除動作之資料。數位簽章係用於驗證證明資料之完整性之資料。主機2可自外部裝置直接接收資料抹除電子證明書242，亦可自外部裝置經由1個以上之其他裝置間接地接收。
RAM I/F 25作為構成為控制向RAM 22之存取之RAM控制電路發揮功能。
NVRAM I/F 26作為對構成為控制向NVRAM 24之存取之NVRAM控制電路發揮功能。
CPU 21藉由執行程式，例如作為資料抹除・證明書產生要求部211、發行要求部212、及證明書驗證部213發揮功能。資料抹除・證明書產生要求部211、發行要求部212、及證明書驗證部213之具體之動作將參照圖2至圖4而於後述。資料抹除・證明書產生要求部211、發行要求部212、及證明書驗證部213可藉由主機2內之專用硬體而實現。
(記憶體系統3之構成例) 記憶體系統3例如包含非揮發性記憶體4、DRAM 5、及控制器6。
非揮發性記憶體4例如係NAND型快閃記憶體。以下，將非揮發性記憶體4稱為NAND型快閃記憶體4。
NAND型快閃記憶體4包含複數個塊。複數個塊各者包含複數個頁。塊作為資料抹除動作之最小單位發揮功能。塊亦有被稱為「抹除塊」、或「實體塊」之情形。複數個頁各者包含連接於單一之字元線之複數個記憶胞。頁作為資料寫入動作及資料讀出動作之單位而發揮功能。再者，亦可為字元線作為資料寫入動作及資料讀出動作之單位而發揮功能。
在對各塊之程式/抹除循環數(P/E循環數)上具有上限，稱為最大P/E循環數。某塊之1次之P/E循環包含：用於將該塊內之所有記憶胞設為抹除狀態之資料抹除動作、及對該塊之頁各者寫入資料之資料寫入動作(程式動作)。再者，作為P/E循環數，可計數對NAND型快閃記憶體4內之特定單位之記憶區域的P/E循環之次數。特定單位之記憶區域例如係可並行地(即批次)執行抹除動作之包含複數個塊之記憶區域。有將特定單位之記憶區域稱為超級塊之情形。在記憶體系統3中，例如，就對NAND型快閃記憶體4內之特定單位之複數個記憶區域各者之P/E循環數進行管理。
於NAND型快閃記憶體4，例如，可寫入管理資料與使用者資料。換言之，NAND型快閃記憶體4之記憶區域可分配作為可記憶管理資料之記憶區域31(以下稱為管理資料區域31)、及可記憶使用者資料之記憶區域(以下稱為使用者資料區域32)。管理資料係用於管理記憶體系統3之動作之資料。在管理資料中，例如包含快閃轉換層(FTL)中所使用之資訊、簽章密鑰311、資料抹除電子證明書312、及發行日誌313。
使用者資料係與自主機2受理到之寫入指令建立關聯之應寫入NAND型快閃記憶體4之資料。
簽章密鑰311係用於產生保證自記憶體系統3向外部裝置(例如，主機2)提供之資料之完整性之數位簽章之密鑰。在由記憶體系統3提供之資料在主機2中被驗證之情形下，簽章密鑰311係與記憶於主機2內之驗證密鑰241成對之密鑰。簽章密鑰311與驗證密鑰241之對，係針對記憶體系統3產生之唯一之密鑰之對。簽章密鑰311例如在記憶體系統3之出貨前儲存於NAND型快閃記憶體4。包含向外部裝置提供之資料與數位簽章的資料，例如係資料抹除電子證明書312。
資料抹除電子證明書312係表示對可記憶使用者資料之NAND型快閃記憶體4內之所有記憶區域進行資料抹除動作之電子證明書。資料抹除電子證明書312包含證明資料與數位簽章。證明資料係證明已進行資料抹除動作之資料。數位簽章係用於驗證證明資料之完整性之資料。資料抹除電子證明書312可在對分配作為使用者資料區域32之所有記憶區域執行資料抹除動作時產生。產生之資料抹除電子證明書312例如儲存於NAND型快閃記憶體4。以下，有將對分配作為使用者資料區域32之所有記憶區域之資料抹除動作，稱為對使用者資料區域32之資料抹除動作之情形。
發行日誌313係表示資料抹除電子證明書312向記憶體系統3之外部裝置(例如，主機2)發行之履歷之日誌資料。發行日誌313例如包含：對發行之資料抹除電子證明書312賦予之序列號、資料抹除電子證明書312發行之日期和時間、及可辨識要求資料抹除電子證明書312之發行之外部裝置之資訊。
DRAM 5係揮發性記憶體。於DRAM 5等RAM，例如設置韌體(FW)之儲存區域、及邏輯實體位址轉換表之快取區域。
FW係用於控制控制器6之動作之程式。FW例如自NAND型快閃記憶體4載入DRAM 5。
邏輯實體位址轉換表對邏輯位址各者與NAND型快閃記憶體4之實體位址各者之間之映射進行管理。邏輯位址係為了對記憶體系統3進行位址指定而由主機2使用之位址。邏輯位址例如係邏輯塊位址(LBA)。
控制器6作為構成為控制NAND型快閃記憶體4之記憶體控制器發揮功能。
控制器6可作為構成為執行NAND型快閃記憶體4之資料管理及塊管理之FTL發揮功能。在由該FTL執行之資料管理中，包含：(1)表示邏輯位址各者與NAND型快閃記憶體4之實體位址各者之間之對應關係之映射資訊之管理、及(2)用於隱藏頁單位之資料讀出動作/資料寫入動作與塊單位之資料抹除動作之差異之處理。在塊管理中，包含：不良塊之管理、耗損平均化、及廢料收集。
邏輯位址各者與邏輯位址各者之間之映射之管理，使用邏輯實體位址轉換表執行。控制器6使用邏輯實體位址轉換表，對邏輯位址各者與邏輯位址各者之間之映射以特定之管理尺寸單位進行管理。與某邏輯位址對應之實體位址，表示寫入有該邏輯位址之資料之NAND型快閃記憶體4內之實體記憶位置。控制器6使用邏輯實體位址轉換表，將NAND型快閃記憶體4之記憶區域作為被邏輯地分割之複數個記憶區域而管理。該等複數個記憶區域分別對應於複數個邏輯位址。即，該等複數個記憶區域各者係由1個邏輯位址特定。邏輯實體位址轉換表亦可在記憶體系統3之啟動時自NAND型快閃記憶體4載入DRAM 5。
對1個頁之資料寫入，可就每1次之P/E循環僅進行1次。因此，控制器6將與某邏輯位址對應之更新資料，不是寫入與該邏輯位址對應之儲存有以前之資料之實體記憶位置，而是其他實體記憶位置。然後，控制器6藉由將該邏輯位址以與該其他實體記憶位置建立關聯之方式對邏輯實體位址轉換表進行更新，而將以前之資料無效化。將自邏輯實體位址轉換表參考之資料(即與邏輯位址建立關聯之資料)稱為有效資料。又，將與任一邏輯位址皆未建立關聯之資料稱為無效資料。有效資料係之後能夠自主機2被讀出之資料。無效資料係不可能自主機2讀出之資料。
控制器6例如包含：主機介面(主機I/F)11、NAND介面(NAND I/F)12、DRAM介面(DRAM I/F)13、及CPU 14。該等主機I/F 11、NAND I/F 12、DRAM I/F 13、及CPU 14例如經由匯流排10而連接。
主機I/F 11作為自主機2接收各種指令、例如I/O指令、各種控制指令或資料之電路發揮功能。又，主機I/F 11作為將對於指令之應答或資料發送至主機2之電路發揮功能。
NAND I/F 12將控制器6與NAND型快閃記憶體4電性連接。NAND I/F 12對應於Toggle DDR、開放式NAND快閃介面(Open NAND Flash Interface(ONFI))等之介面規格。
NAND I/F 12作為構成為控制NAND型快閃記憶體4之NAND控制電路發揮功能。NAND I/F 12可經由複數個通道(Ch)分別連接於NAND型快閃記憶體4內之複數個記憶體晶片。藉由並行驅動複數個記憶體晶片，可將對NAND型快閃記憶體4之存取寬頻化。
DRAM I/F 13作為構成為控制向DRAM 5之存取之DRAM控制電路發揮功能。
CPU 14係構成為對主機I/F 11、NAND I/F 12、及DRAM I/F 13進行控制之處理器。CPU 14藉由執行自NAND型快閃記憶體4載入DRAM 5之FW，而進行各種處理。FW係包含用於使CPU 14執行各種處理之命令群之控制程式。CPU 14可執行用於處理來自主機2之各種指令之指令處理等。CPU 14之動作被由CPU 14執行之FW控制。
控制器6內之各部之功能可藉由控制器6內之專用硬體而實現，亦可藉由CPU 14執行FW而實現。
CPU 14例如作為指令受理部141、資料抹除・證明書產生部142、及證明書發行部143發揮功能。CPU 14例如藉由執行FW，而作為該等各部發揮功能。對於藉由指令受理部141、資料抹除・證明書產生部142、及證明書發行部143執行之具體之動作，參照圖2及圖3進行說明。
圖2係顯示在記憶體系統3及主機2中進行之資料抹除・證明書產生動作之例之圖。在資料抹除・證明書產生動作中，根據主機2之要求，進行對使用者資料區域32之資料抹除動作，且產生資料抹除電子證明書312。
具體而言，首先，主機2之資料抹除・證明書產生要求部211將資料抹除・證明書產生指令51發送至記憶體系統3。資料抹除・證明書產生指令51係要求對使用者資料區域32之資料抹除動作、及資料抹除電子證明書312之產生之指令。資料抹除・證明書產生指令51可包含表示是否產生資料抹除電子證明書312之識別符。以下，對於藉由資料抹除・證明書產生指令51要求產生資料抹除電子證明書312之情形(例如，資料抹除・證明書產生指令51包含表示需要產生資料抹除電子證明書312之識別符之情形)進行例示。
記憶體系統3之指令受理部141接收自主機2發送之資料抹除・證明書產生指令51。指令受理部141將所接收之資料抹除・證明書產生指令51發送至資料抹除・證明書產生部142。
資料抹除・證明書產生部142例如包含第1狀態取得部41、抹除處理部42、第2狀態取得部43、及證明書產生部44。
第1狀態取得部41根據資料抹除・證明書產生指令51，在進行對使用者資料區域32之資料抹除動作之前，取得記憶體系統3之驅動狀態。驅動狀態包含與NAND型快閃記憶體4之疲乏度關聯之1個以上之參數。與疲乏度關聯之1個以上之參數，例如包含：P/E循環數、通電時間(power on hours)、重置次數(power cycle count，開關機週期)、成為寫入動作之對象的LBA之總數(total LBA written)、成為讀出動作之對象的LBA之總數(total LBA read)、再分配之扇區數(reallocated sector count，重映射扇區計數)、程式失敗之次數(program fail count)、抹除失敗之次數(erase fail count)、意外停止供電之次數(unexpected power loss count，意外失電計數)、及發生不可糾正之錯誤之次數(uncorrectable error count)。與疲乏度關聯之1個以上之參數例如利用於記憶體系統3之壽命之判斷。
將在進行對使用者資料區域32之資料抹除動作之前取得之驅動狀態稱為第1驅動狀態521。第1驅動狀態521亦可包含與對於分配作為使用者資料區域32之特定單位之複數個記憶區域內、至少1個記憶區域(以下亦稱為第1記憶區域)之P/E循環數相關之資訊。更具體而言，第1驅動狀態521例如包含：對於特定單位之複數個記憶區域各者的P/E循環數之總和、對於特定單位之複數個記憶區域各者之P/E循環數、或對於特定單位之複數個記憶區域各者之P/E循環數之統計值。P/E循環數之統計值例如係最大值、最小值、平均值、偏差值、及中央值之至少一者。第1狀態取得部41將所取得之第1驅動狀態521儲存於管理資料區域31。
抹除處理部42與取得第1驅動狀態521相應地，執行對使用者資料區域32之資料抹除動作。更具體而言，抹除處理部42執行對分配作為使用者資料區域32之複數個記憶區域各者之資料抹除動作。
由抹除處理部42執行之資料抹除動作，例如係與相應於由NVMe規格規定之Format NVM指令之動作(格式化動作)相同之動作。再者，在Format NVM指令中，作為安全抹除設置(Secure Erase Settings(SES))參數，設定有表示使用者資料抹除(User Data Erase)與密碼抹除(Cryptographic Erase)之任一者之值。在設定有表示使用者資料抹除(User Data Erase)之值作為SES參數之情形下，在格式化動作中，抹除經記憶於使用者資料區域32之所有使用者資料。在設定有表示密碼抹除(Cryptographic Erase)之值作為SES參數之情形下，在格式化動作中，削除記憶於使用者資料區域32之使用於使用者資料(經密碼化之使用者資料)之密碼化之密鑰。
或者，由抹除處理部42執行之資料抹除動作亦可為與由NVMe規格規定之清除(Sanitize)指令相應之動作(消毒動作)相同之動作。消毒動作係塊抹除(Block Erase)、密碼抹除(Crypto Erase)、及覆寫(Overwrite)之任一者。
抹除處理部42產生與所執行之資料抹除動作相關之日誌(以下，稱為指令日誌522)。指令日誌522包含表示所執行之資料抹除動作之方式之資訊。表示資料抹除動作之方式的資訊例如表示：格式化動作之使用者資料抹除(User Data Erase)或密碼抹除(Cryptographic Erase)、或消毒動作之塊抹除(Block Erase)、密碼抹除(Crypto Erase)、或覆寫(Overwrite)。例如，在對使用者資料區域32整體之資料抹除動作成功之情形下，指令日誌522包含表示資料抹除動作成功之資訊。又，例如，在對使用者資料區域32之至少一部分之資料抹除動作失敗之情形下，指令日誌522包含表示資料抹除動作失敗之資訊。抹除處理部42將產生之指令日誌522儲存於管理資料區域31。
又，抹除處理部42亦可將表示資料抹除動作是否成功之通知55送出至指令受理部141。更具體而言，抹除處理部42在對分配作為使用者資料區域32之全部複數個記憶區域之資料抹除動作成功之情形下，向指令受理部141送出表示資料抹除動作成功之通知55。抹除處理部42在對分配作為使用者資料區域32之複數個記憶區域之至少一部分之資料抹除動作失敗之情形下，向指令受理部141送出表示資料抹除動作失敗之通知55。
第2狀態取得部43與由抹除處理部42執行之資料抹除動作結束相應地，取得記憶體系統3之驅動狀態。將在對使用者資料區域32之資料抹除動作結束之後取得之驅動狀態，稱為第2驅動狀態523。第2驅動狀態523之詳情，除了在資料抹除動作結束之後取得之外，與第1驅動狀態521相同。第2狀態取得部43將所取得之第2驅動狀態523儲存於管理資料區域31。
在第2驅動狀態523被取得之後，證明書產生部44產生資料抹除電子證明書312。證明書產生部44例如包含：輔助資訊產生部441、散列值算出部442、及簽章產生部443。
輔助資訊產生部441產生證明書輔助資訊524。證明書輔助資訊524包含用於管理所產生之資料抹除電子證明書312之資訊。具體而言，證明書輔助資訊524例如包含：賦予資料抹除電子證明書312之序列號、及表示使用於數位簽章54之產生之算法之資訊。在使用於數位簽章54之產生之算法為數位簽章算法(Digital Signature Algorithm(DSA))之情形下，證明書輔助資訊524進一步包含域參數。輔助資訊產生部441將所產生之證明書輔助資訊524儲存於管理資料區域31。
接著，散列值算出部442算出記憶於管理資料區域31之證明資料52之散列值53。證明資料52係證明已進行對使用者資料區域32之資料抹除動作之資料。更詳細而言，證明資料52係包含第1驅動狀態521、指令日誌522、第2驅動狀態523、及證明書輔助資訊524之資料。又，在散列值53之算出上，使用特定之散列函數。散列值算出部442將所算出之散列值53向簽章產生部443送出。
簽章產生部443使用散列值53、及記憶於管理資料區域31之簽章密鑰311，產生對於證明資料52之數位簽章54。數位簽章54保證證明資料52之完整性。在產生數位簽章54之算法上，使用如RSA(Rivest-Shamir-Adleman， 三氏不對稱加密演算法)或DSA之任意之數位簽章產生算法。例如，在使用RSA之情形下，簽章產生部443藉由將散列值53以簽章密鑰311密碼化，而產生數位簽章54。又，例如，在使用DSA之情形下，簽章產生部443藉由使用散列值53、域參數、及簽章密鑰311之冪餘數運算，產生數位簽章54。由DSA執行之數位簽章54例如包含2個數值之組(R、S)。簽章產生部443將所產生之數位簽章54儲存於管理資料區域31。藉此，產生包含證明資料52與數位簽章54之資料抹除電子證明書312。簽章產生部443將表示資料抹除電子證明書312之產生完成之通知56向指令受理部141送出。
指令受理部141將作為對資料抹除・證明書產生指令51之應答之資料抹除・證明書產生完成通知57發送至主機2。資料抹除・證明書產生完成通知57作為資料抹除・證明書產生指令51之處理結果之狀態，例如包含第1識別符與第2識別符。第1識別符表示資料抹除動作是否成功。第1識別符例如基於由抹除處理部42送出之通知55而設定。第2識別符表示是否產生資料抹除電子證明書312。第2識別符基於由簽章產生部443送出之通知56而設定。
藉由以上之資料抹除・證明書產生動作，記憶體系統3可根據由主機2執行之資料抹除・證明書產生指令51，執行對使用者資料區域32之資料抹除動作，且產生資料抹除電子證明書312。主機2可使用資料抹除・證明書產生指令51，向記憶體系統3要求對使用者資料區域32之資料抹除動作之執行及資料抹除電子證明書312之產生，且取得表示其處理結果之應答。資料抹除電子證明書312包含第1驅動狀態521及第2驅動狀態523。主機2可使用第1驅動狀態521與第2驅動狀態523，例如確認是否已執行對使用者資料區域32之資料抹除動作、及NAND型快閃記憶體4之疲乏度。因此，可藉由資料抹除電子證明書312提高使用者資料已自NAND型快閃記憶體4被抹除之證明之可靠性及有用性。
圖3係顯示在記憶體系統3及主機2中進行之證明書發行動作之例之圖。在證明書發行動作中，根據主機2之要求，對主機2發行記憶體系統3之最新之資料抹除電子證明書312。
具體而言，首先，主機2之發行要求部212將證明書發行指令61發送至記憶體系統3。證明書發行指令61係要求資料抹除電子證明書312之發行之指令。再者，發送證明書發行指令61之主機2可為與將資料抹除・證明書產生指令51發送至記憶體系統3之主機2(即，使記憶體系統3產生資料抹除電子證明書312之主機2)不同之主機。
記憶體系統3之指令受理部141接收自主機2發送之證明書發行指令61。指令受理部141將所接收之證明書發行指令61向證明書發行部143送出。
證明書發行部143自管理資料區域31讀出最新之資料抹除電子證明書312。證明書發行部143例如自管理資料區域31內之特定之記憶區域讀出最新之資料抹除電子證明書312。再者，在複數個資料抹除電子證明書312記憶於管理資料區域31之情形下，證明書發行部143例如可基於賦予複數個資料抹除電子證明書312各者之序列號，特定最新之資料抹除電子證明書312。證明書發行部143將所讀出之最新之資料抹除電子證明書312向指令受理部141送出。
又，證明書發行部143更新發行日誌313。證明書發行部143例如將包含賦予所發行之資料抹除電子證明書312之序列號、主機2之辨識資訊、將資料抹除電子證明書312發送至主機2之日期和時間之資訊追加於發行日誌313。
指令受理部141將自證明書發行部143接收到之最新之資料抹除電子證明書312發送至主機2。指令受理部141例如將作為對證明書發行指令61之應答之資料抹除電子證明書312發送至主機2。
主機2之發行要求部212將自記憶體系統3接收到之資料抹除電子證明書312例如儲存於NVRAM 24。在圖3所示之例中，記憶於NVRAM 24之資料抹除電子證明書242係自記憶體系統3接收、儲存之資料抹除電子證明書312。
藉由以上之發行動作，記憶體系統3可根據由主機2發出之證明書發行指令61，對主機2發行最新之資料抹除電子證明書312。主機2可使用證明書發行指令61取得記憶體系統3之最新之資料抹除電子證明書312。
圖4係顯示在主機2中進行之證明書驗證動作之例之圖。證明書驗證動作係對記憶於NVRAM 24之資料抹除電子證明書242進行驗證之動作。此處，例示資料抹除電子證明書242為記憶體系統3之資料抹除電子證明書312之情形。該情形下，記憶於NVRAM 24之驗證密鑰241係針對記憶體系統3產生之驗證密鑰(即，與簽章密鑰311成對之驗證密鑰)。
資料抹除電子證明書242包含證明資料72與數位簽章74。證明資料72係證明在發行了資料抹除電子證明書242之記憶體系統3中已進行對使用者資料區域32之資料抹除動作之資料。更詳細而言，證明資料72係包含第1驅動狀態721、指令日誌722、第2驅動狀態723、及證明書輔助資訊724之資料。數位簽章74係用於驗證證明資料72之完整性之資料。
證明書驗證部213例如包含散列值算出部81、簽章驗證部82、及證明資料處理部83。
散列值算出部81算出證明資料72之散列值73。在散列值73之算出上使用特定之散列函數。使用於散列值73之算出之散列函數，與使用於由記憶體系統3之散列值算出部442執行之散列值53之算出的散列函數相同。散列值算出部81將所算出之散列值73向簽章驗證部82送出。
簽章驗證部82使用散列值73、證明書輔助資訊724、數位簽章74、及驗證密鑰241，驗證數位簽章74之有效性。簽章驗證部82將數位簽章74是否有效通知給證明資料處理部83。
具體而言，例如於在證明書輔助資訊724中示出之簽章產生算法為RSA之情形下，簽章驗證部82判定將數位簽章74利用驗證密鑰241解碼而獲得之散列值是否與散列值73一致。在2個散列值一致時，簽章驗證部82判斷為數位簽章74為有效。在2個散列值不一致時，簽章驗證部82判斷為數位簽章74為無效。
又，例如，於在證明書輔助資訊724中示出之簽章產生算法為DSA之情形下，簽章驗證部82藉由使用散列值73、數位簽章74所含之數值S、及驗證密鑰241之冪餘數運算，產生數值Q。然後，簽章驗證部82判定所產生之數值Q是否與數位簽章74所含之數值R一致。在數值Q與數值R一致時，簽章驗證部82判斷為數位簽章74為有效。在數值Q與數值R不一致時，簽章驗證部82判斷為數位簽章74為無效。
證明資料處理部83進行與數位簽章74是否為有效相應之處理。
在數位簽章74為無效時，證明資料處理部83判斷為未確認到證明資料72之完整性。因此，證明資料處理部83將資料抹除電子證明書242判斷為有可能被偽造之資料抹除電子證明書。證明資料處理部83例如可將資料抹除電子證明書242為有可能被偽造之資料抹除電子證明書之事宜通知給主機2之使用者。又，未被確認到完整性之證明資料72，不證明對記憶體系統3之使用者資料區域32進行之資料抹除動作。因此，證明資料處理部83例如不使用證明資料72將是否已執行對記憶體系統3之使用者資料區域32之資料抹除動作、NAND型快閃記憶體4之疲乏度等，通知給主機2之使用者。
在數位簽章74為有效時，證明資料處理部83判斷為確認到證明資料72之完整性。確認到完整性之證明資料72，證明已對記憶體系統3之使用者資料區域32進行之資料抹除動作。因此，證明資料處理部83例如可使用證明資料72將是否已執行對使用者資料區域32之資料抹除動作、NAND型快閃記憶體4之疲乏度等，通知給主機2之使用者。
對於使用確認到完整性之證明資料72而判定是否已執行對使用者資料區域32之資料抹除動作之方法進行說明。第1驅動狀態721包含與對執行資料抹除動作之前的分配作為使用者資料區域32之特定單位之複數個記憶區域內、至少1個記憶區域(第1記憶區域)之P/E循環數相關之資訊。第2驅動狀態723包含與對執行資料抹除動作之後之第1記憶區域之P/E循環數相關之資訊。證明資料處理部83使用第1驅動狀態721與第2驅動狀態723，在執行資料抹除動作之前後，判定P/E循環數是否對於1個特定單位之記憶區域增加1循環。在執行資料抹除動作之前後、P/E循環數對於1個特定單位之記憶區域增加1循環之情形下，證明資料處理部83判斷為已執行對使用者資料區域32之資料抹除動作。因主機2可確認到已執行對使用者資料區域32之資料抹除動作，故無需對記憶體系統3進一步要求資料抹除動作。藉此，因不進行不必要之資料抹除動作，故可延長記憶體系統3(更詳細而言為NAND型快閃記憶體4)之壽命。再者，於在執行資料抹除動作之前後P/E循環數未增加之情形下，證明資料處理部83判斷為未執行對使用者資料區域32之資料抹除動作。
接下來，使用確認到完整性之證明資料72而判定NAND型快閃記憶體4之疲乏度之方法進行說明。證明資料處理部83例如藉由對在第2驅動狀態723中示出之P/E循環數、與NAND型快閃記憶體4之最大P/E循環數進行比較，而判定NAND型快閃記憶體4之疲乏度。再者，證明資料處理部83亦可基於證明資料72所含之P/E循環數以外之其他與疲乏度關聯之參數，判定NAND型快閃記憶體4之疲乏度。主機2可基於NAND型快閃記憶體4之疲乏度，確認再利用之記憶體系統3之狀態(例如，壽命)。
藉由以上之證明書驗證動作，主機2可驗證設為記憶體系統3之資料抹除電子證明書312之資料抹除電子證明書242。具體而言，在數位簽章74有效、且確認到證明資料72之完整性時，主機2可使用證明資料72確認在記憶體系統3中進行之資料抹除動作之內容。相對於此，在數位簽章74為無效、且未確認到證明資料72之完整性時，主機2可將資料抹除電子證明書242判斷為有可能被偽造之資料抹除電子證明書。
再者，進行證明書驗證動作之主機2，可為與使用證明書發行指令61自記憶體系統3接收到資料抹除電子證明書312之主機2不同之主機。即，記憶於NVRAM 24之資料抹除電子證明書242，可為自記憶體系統3直接或間接地取得之資料抹除電子證明書312。取得了資料抹除電子證明書242之主機2，即便在記憶體系統3被廢棄之後，仍可使用資料抹除電子證明書242而驗證在記憶體系統3中進行之資料抹除動作。
又，在證明書發行動作與證明書驗證動作中，例如亦可適用以分散式管理任務編組(Distributed Management Task Force(DMTF))規定之安全協議及資料模型(Security Protocol and Data Model(SPDM))之協議。SPDM係裝置管理之規格之1者。在SPDM中，規定自裝置之證明書之取得、及遵循所取得之證明書之PKI之驗證之協議。
接下來，參照圖5至圖7，對於在記憶體系統3及主機2中執行之處理進行說明。
圖5係顯示藉由記憶體系統3之CPU 14執行之資料抹除・證明書產生處理之步序之例之流程圖。資料抹除・證明書產生處理係進行對使用者資料區域32之資料抹除動作、且產生資料抹除電子證明書312之處理。CPU 14與自主機2接收到資料抹除・證明書產生指令51相應地，執行資料抹除・證明書產生處理。
首先，CPU 14取得記憶體系統3之驅動狀態(第1驅動狀態521)(步驟S101)。第1驅動狀態521包含與對於分配作為使用者資料區域32之複數個記憶區域中之至少1個記憶區域(第1記憶區域)之P/E循環數相關之資訊。
CPU 14與第1驅動狀態521之取得完成相應地，執行對使用者資料區域32之資料抹除動作(步驟S102)。即，CPU 14執行對分配作為使用者資料區域32之複數個記憶區域各者之資料抹除動作。CPU 14產生與所執行之資料抹除動作相關之指令日誌522。
然後，CPU 14判定對使用者資料區域32之資料抹除動作是否結束(步驟S103)。在對使用者資料區域32之資料抹除動作未結束時(步驟S103中之否(no))、CPU 14之處理返回步驟S103。
在對使用者資料區域32之資料抹除動作結束時(步驟S103中之是(yes))，CPU 14取得記憶體系統3之驅動狀態(第2驅動狀態523)(步驟S104)。第2驅動狀態523包含與對第1記憶區域之P/E循環數相關之資訊。然後，CPU 14產生證明書輔助資訊524(步驟S105)。證明書輔助資訊524包含用於管理所產生之資料抹除電子證明書312之資訊。
接著，CPU 14算出包含第1驅動狀態521、指令日誌522、第2驅動狀態523、及證明書輔助資訊524之證明資料52之散列值53(步驟S106)。CPU 14使用所算出之散列值53與簽章密鑰311，產生數位簽章54(步驟S107)。CPU 14產生包含證明資料52與數位簽章54之資料抹除電子證明書312(步驟S108)。然後，CPU 14將表示資料抹除動作與資料抹除電子證明書312之產生完成之應答發送至主機2(步驟S109)，結束資料抹除・證明書產生處理。
藉由以上之資料抹除・證明書產生處理，CPU 14可進行對使用者資料區域32之資料抹除動作、且產生資料抹除電子證明書312。資料抹除電子證明書312包含開始資料抹除動作之前之第1驅動狀態521、與結束資料抹除動作之後之第2驅動狀態523。藉由第1驅動狀態521與第2驅動狀態523，資料抹除電子證明書312例如可顯示資料抹除動作實際已進行、及NAND型快閃記憶體4之疲乏度。
圖6係顯示藉由記憶體系統3之CPU 14執行之證明書發行處理之步序之例之流程圖。證明書發行處理係將記憶於記憶體系統3內之資料抹除電子證明書312向主機2發行(發送)之處理。CPU 14與自主機2接收到證明書發行指令61相應地，執行證明書發行處理。
首先，CPU 14自管理資料區域31讀出最新之資料抹除電子證明書312(步驟S201)。CPU 14將所讀出之資料抹除電子證明書312發送至主機2(步驟S202)。具體而言，CPU 14例如將作為對證明書發行指令61之應答之資料抹除電子證明書312發送至主機2。
然後，CPU 14更新發行日誌313(步驟S203)，結束證明書發行處理。CPU 14例如將包含賦予資料抹除電子證明書312之序列號、主機2之辨識資訊、將資料抹除電子證明書312發送至主機2之日期和時間之資訊追加於發行日誌313。
藉由以上之證明書發行處理，CPU 14可將最新之資料抹除電子證明書312向主機2發行。CPU 14可向不限定於對記憶體系統3要求資料抹除・證明書產生處理之執行之主機2的任意主機2，提供資料抹除電子證明書242。
圖7係顯示藉由主機2之CPU 21執行之證明書驗證處理之步序之例之流程圖。證明書驗證處理係對資料抹除電子證明書242所含之證明資料72之完整性進行驗證之處理。執行證明書驗證處理之主機2係自記憶體系統3直接或間接接收到資料抹除電子證明書242之主機。
首先，CPU 21自資料抹除電子證明書242取得證明資料72與數位簽章74(步驟S301)。證明資料72包含第1驅動狀態721、指令日誌722、第2驅動狀態723、及證明書輔助資訊724。CPU 21算出證明資料72之散列值73(步驟S302)。
接著，CPU 21使用所算出之散列值73、證明書輔助資訊724、數位簽章74、及驗證密鑰241，驗證數位簽章74之有效性(步驟S303)。CPU 21基於驗證結果，判定數位簽章74是否有效(步驟S304)。在數位簽章74為有效時(步驟S304中之是)，CPU 21判斷為確認到證明資料72之完整性(步驟S305)，結束證明書驗證處理。在數位簽章74為無效時(步驟S304中之否)，CPU 21判斷為未確認到證明資料72之完整性(步驟S306)，結束證明書驗證處理。
藉由以上之證明書驗證處理，CPU 21可使用數位簽章74來驗證證明資料72之完整性。確認到完整性之證明資料72證明已對記憶體系統3(更詳細而言為NAND型快閃記憶體4之使用者資料區域32)進行之資料抹除動作。因此，CPU 21可使用證明資料72而確認是否已執行對記憶體系統3之資料抹除動作、NAND型快閃記憶體4之疲乏度等。
另一方面，未確認到完整性之證明資料72，不證明已對記憶體系統3進行之資料抹除動作。因此，CPU 21不使用證明資料72而確認是否已執行對記憶體系統3之資料抹除動作、NAND型快閃記憶體4之疲乏度等。
如以上所說明般，根據本實施形態，可提高資料已自非揮發性記憶體4被抹除之證明之可靠性及有用性。非揮發性記憶體4(例如，NAND型快閃記憶體4)包含可記憶使用者資料之複數個記憶區域(使用者資料區域32)。第1狀態取得部41取得與對複數個記憶區域中之至少1個記憶區域之P/E循環數相關之第1資訊(例如，第1驅動狀態521)。抹除處理部42與取得第1資訊相應地，執行對複數個記憶區域各者之資料抹除動作。第2狀態取得部43與資料抹除動作結束相應地，取得與對於至少1個記憶區域之程式/抹除循環數相關之第2資訊(例如，第2驅動狀態523)。證明書產生部44產生包含第1資訊與第2資訊之資料抹除電子證明書312。
根據以上內容，主機2在取得了資料抹除電子證明書312之情形下，可使用第1資訊與第2資訊，例如確認是否已執行對使用者資料區域32之資料抹除動作、及NAND型快閃記憶體4之疲乏度。因此，可藉由資料抹除電子證明書312而提高使用者資料已自NAND型快閃記憶體4被抹除之證明之可靠性及有用性。
本實施形態所記載之各種功能各者，可藉由電路(處理電路)而實現。在處理電路之例中，包含如中央處理裝置(CPU)之被程式化之處理器。該處理器藉由執行儲存於記憶體之電腦程式(命令群)，而執行所記載之功能各者。該處理器亦可為包含電路之微處理器。在處理電路之例中，亦包含數位信號處理器(DSP)、面向特定用途之積體電路(ASIC)、微控制器、控制器、其他電路零件。本實施形態所記載之CPU以外之其他部件各者亦可藉由處理電路而實現。
對於本發明之若干個實施形態進行了說明，但該等實施形態係作為例子而提出者，並非意欲限定發明之範圍。該等新穎之實施形態可以其他各種形態予以實施，在不脫離發明之要旨之範圍內，可進行各種省略、置換、變更。該等實施形態及其變化包含於發明之範圍及要旨內，且包含於申請專利範圍所記載之發明及其均等之範圍內。
[相關申請案] 本申請案以國際申請案PCT/JP2022/033420(申請日：2022年9月6日)為基礎申請案，且享受其優先權。本申請案藉由參考該基礎申請案而包含基礎申請案之所有內容。
1:資訊處理系統 2:主機 3:記憶體系統 4:NAND型快閃記憶體(非揮發性記憶體) 5:DRAM 6:控制器 10:匯流排 11:主機I/F 12:NAND I/F 13:DRAM I/F 14:CPU 20:匯流排 21:CPU 22:RAM 23:儲存器I/F 24:NVRAM 25:RAM I/F 26:NVRAM I/F 31:管理資料區域(記憶區域) 32:使用者資料區域(記憶區域) 41:第1狀態取得部 42:抹除處理部 43:第2狀態取得部 44:證明書產生部 51:資料抹除・證明書產生指令 52:證明資料 53:散列值 54:數位簽章 55, 56:通知 57:資料抹除・證明書產生完成通知 61:證明書發行指令 72:證明資料 73:散列值 74:數位簽章 81:散列值算出部 82:簽章驗證部 83:證明資料處理部 141:指令受理部 142:資料抹除・證明書產生部 143:證明書發行部 211:資料抹除・證明書產生要求部 212:發行要求部 213:證明書驗證部 241:驗證密鑰 242:資料抹除電子證明書 311:簽章密鑰 312:資料抹除電子證明書 313:發行日誌 441:輔助資訊產生部 442:散列值算出部 443:簽章產生部 521:第1驅動狀態 522:指令日誌 523:第2驅動狀態 524:證明書輔助資訊 721:第1驅動狀態 722:指令日誌 723:第2驅動狀態 724:證明書輔助資訊 S101~S109,S201~S203,S301~S306:步驟
圖1係顯示包含主機及實施形態之記憶體系統之資訊處理系統之構成例之方塊圖。 圖2係顯示主機與實施形態之記憶體系統中之資料抹除・證明書產生動作之例之圖。 圖3係顯示主機與實施形態之記憶體系統中之證明書發行動作之例之圖。 圖4係顯示取得實施形態之記憶體系統之資料抹除電子證明書之主機中之證明書驗證動作之例之圖。 圖5係顯示在實施形態之記憶體系統中執行之資料抹除・證明書產生處理之步序之例之流程圖。 圖6係顯示在實施形態之記憶體系統中執行之證明書發行處理之步序之例之流程圖。 圖7係顯示在取得實施形態之記憶體系統之資料抹除電子證明書之主機中執行之證明書驗證處理之步序之例之流程圖。
2:主機
3:記憶體系統
31:管理資料區域(記憶區域)
32:使用者資料區域(記憶區域)
41:第1狀態取得部
42:抹除處理部
43:第2狀態取得部
44:證明書產生部
51:資料抹除‧證明書產生指令
52:證明資料
53:散列值
54:數位簽章
55,56:通知
57:資料抹除‧證明書產生完成通知
141:指令受理部
142:資料抹除‧證明書產生部
211:資料抹除‧證明書產生要求部
311:簽章密鑰
441:輔助資訊產生部
442:散列值算出部
443:簽章產生部
521:第1驅動狀態
522:指令日誌
523:第2驅動狀態
524:證明書輔助資訊

Claims (22)

  1. 一種記憶體系統，其包含非揮發性記憶體及控制器，該非揮發性記憶體包含可記憶使用者資料之複數個記憶區域， 該控制器構成為取得與對於前述複數個記憶區域中之至少1個記憶區域之程式/抹除循環數相關之第1資訊， 與已取得前述第1資訊相應地，執行對前述複數個記憶區域各者之資料抹除動作， 與前述資料抹除動作結束相應地，取得與對於前述至少1個記憶區域之程式/抹除循環數相關之第2資訊， 產生包含前述第1資訊及前述第2資訊之抹除證明書。
  2. 如請求項1之記憶體系統，其中前述非揮發性記憶體進一步包含記憶簽章密鑰之記憶區域，且 前述控制器進一步構成為： 產生與前述已執行之資料抹除動作相關之日誌資料， 產生用於管理前述抹除證明書之輔助資訊， 算出包含前述第1資訊、前述第2資訊、前述日誌資料、及前述輔助資訊之證明資料之散列值， 使用前述散列值與前述簽章密鑰，產生對於前述證明資料之數位簽章， 產生包含前述證明資料與前述數位簽章之前述抹除證明書。
  3. 如請求項1之記憶體系統，其中前述控制器 與自第1主機接收到要求對前述複數個記憶區域之前述資料抹除動作及前述抹除證明書之產生之第1要求相應地，取得前述第1資訊， 與取得前述第1資訊相應地，執行對前述複數個記憶區域各者之前述資料抹除動作， 與前述資料抹除動作結束相應地，取得前述第2資訊， 產生包含前述第1資訊及前述第2資訊之前述抹除證明書。
  4. 如請求項3之記憶體系統，其中前述控制器進一步與已產生前述抹除證明書相應地，對於前述第1要求，將表示產生前述抹除證明書之應答發送至前述第1主機。
  5. 如請求項1之記憶體系統，其中前述控制器進一步與已自第2主機接收到要求前述抹除證明書之發行之第2要求相應地，將前述抹除證明書發送至前述第2主機。
  6. 如請求項5之記憶體系統，其中前述控制器對於前述第2要求，將包含前述抹除證明書之應答發送至前述第2主機。
  7. 如請求項1之記憶體系統，其中前述第1資訊包含對於執行前述資料抹除動作之前之前述複數個記憶區域各者之程式/抹除循環數之總和， 前述第2資訊包含對於前述資料抹除動作結束之後之前述複數個記憶區域各者之程式/抹除循環數之總和。
  8. 如請求項1之記憶體系統，其中前述第1資訊包含對於執行前述資料抹除動作之前之前述複數個記憶區域各者之程式/抹除循環數， 前述第2資訊包含對於前述資料抹除動作結束之後之前述複數個記憶區域各者之程式/抹除循環數。
  9. 如請求項1之記憶體系統，其中前述第1資訊包含對於執行前述資料抹除動作之前之前述複數個記憶區域各者之程式/抹除循環數之最大值與最小值之至少一者， 前述第2資訊包含對於前述資料抹除動作結束之後之前述複數個記憶區域各者之程式/抹除循環數之最大值與最小值之至少一者。
  10. 如請求項1之記憶體系統，其中前述第1資訊及前述第2資訊之至少一者進一步包含與前述非揮發性記憶體之疲乏度相關之1個以上之參數。
  11. 如請求項1之記憶體系統，其中前述非揮發性記憶體包含複數個塊， 前述複數個記憶區域各者包含前述複數個塊中可並行地執行前述資料抹除動作之1個以上之塊。
  12. 一種記憶體系統，其包含非揮發性記憶體及控制器，該非揮發性記憶體包含可記憶使用者資料之複數個記憶區域， 該控制器構成為根據來自主機之指令，執行對前述複數個記憶區域各者之資料抹除動作， 與前述資料抹除動作結束相應地，取得與對於前述複數個記憶區域中之至少1個記憶區域之程式/抹除循環數相關之資訊， 產生至少包含前述資訊之抹除證明書。
  13. 如請求項12之記憶體系統，其中前述非揮發性記憶體進一步包含記憶簽章密鑰之記憶區域，且 前述控制器進一步構成為： 產生與前述執行之資料抹除動作相關之日誌資料， 產生用於管理前述抹除證明書之輔助資訊， 算出包含前述資訊、前述日誌資料、及前述輔助資訊之證明資料之散列值， 使用前述散列值與前述簽章密鑰，產生對於前述證明資料之數位簽章， 產生包含前述證明資料與前述數位簽章之前述抹除證明書。
  14. 如請求項12之記憶體系統，其中前述控制器 與自第1主機接收到要求對前述複數個記憶區域之前述資料抹除動作及前述抹除證明書之產生之第1要求相應地，執行前述資料抹除動作， 與前述資料抹除動作結束相應地，產生前述抹除證明書。
  15. 如請求項14之記憶體系統，其中前述控制器進一步與產生前述抹除證明書相應地，對於前述第1要求，將表示產生前述抹除證明書之應答發送至前述第1主機。
  16. 如請求項12之記憶體系統，其中前述控制器進一步與自第2主機接收到要求前述抹除證明書之發行之第2要求相應地，將前述抹除證明書發送至前述第2主機。
  17. 如請求項16之記憶體系統，其中前述控制器對於前述第2要求，將包含前述抹除證明書之應答發送至前述第2主機。
  18. 如請求項12之記憶體系統，其中前述資訊包含： 對於執行前述資料抹除動作之前之前述複數個記憶區域各者之程式/抹除循環數之總和，及 對於前述資料抹除動作結束之後之前述複數個記憶區域各者之程式/抹除循環數之總和。
  19. 如請求項12之記憶體系統，其中前述資訊包含： 對於執行前述資料抹除動作之前之前述複數個記憶區域各者之程式/抹除循環數，及 對於前述資料抹除動作結束之後之前述複數個記憶區域各者之程式/抹除循環數。
  20. 如請求項12之記憶體系統，其中前述資訊包含： 對於執行前述資料抹除動作之前之前述複數個記憶區域各者之程式/抹除循環數之最大值與最小值之至少一者，及 對於前述資料抹除動作結束之後之前述複數個記憶區域各者之程式/抹除循環數之最大值與最小值之至少一者。
  21. 如請求項12之記憶體系統，其中前述資訊進一步包含與前述非揮發性記憶體之疲乏度相關之1個以上之參數。
  22. 如請求項12之記憶體系統，其中前述非揮發性記憶體包含複數個塊， 前述複數個記憶區域各者包含前述複數個塊中可並行地執行前述資料抹除動作之1個以上之塊。
TW112100598A 2022-09-06 2023-01-06 記憶體系統 TWI863084B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/JP2022/033420 2022-09-06
PCT/JP2022/033420 WO2024052993A1 (ja) 2022-09-06 2022-09-06 メモリシステム

Publications (2)

Publication Number Publication Date
TW202412001A true TW202412001A (zh) 2024-03-16
TWI863084B TWI863084B (zh) 2024-11-21

Family

ID=90192403

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112100598A TWI863084B (zh) 2022-09-06 2023-01-06 記憶體系統

Country Status (4)

Country Link
US (1) US20240427941A1 (zh)
CN (1) CN118786430A (zh)
TW (1) TWI863084B (zh)
WO (1) WO2024052993A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007316779A (ja) * 2006-05-23 2007-12-06 Sharp Corp 不揮発性メモリシステム
US8908435B2 (en) * 2011-12-21 2014-12-09 Sandisk Technologies Inc. Erase operation with controlled select gate voltage for 3D non-volatile memory
US10877683B2 (en) * 2019-04-09 2020-12-29 International Business Machines Corporation Tiered storage optimization and migration
US11017870B1 (en) * 2019-12-23 2021-05-25 Micron Technology, Inc. Select gate maintenance in a memory sub-system
JP2021118370A (ja) * 2020-01-22 2021-08-10 キオクシア株式会社 メモリシステム、情報処理装置、および情報処理システム
JP2021174132A (ja) * 2020-04-22 2021-11-01 ワンビ株式会社 データ消去証明システム、データ消去証明方法、データ消去監視コンピュータおよびデータ消去証明書取得用プログラム

Also Published As

Publication number Publication date
WO2024052993A1 (ja) 2024-03-14
US20240427941A1 (en) 2024-12-26
TWI863084B (zh) 2024-11-21
CN118786430A (zh) 2024-10-15

Similar Documents

Publication Publication Date Title
JP5749257B2 (ja) データ検証方法
CN111475871B (zh) 存储器系统
US11775184B2 (en) Memory system, information processing apparatus, and information processing system
US11100011B2 (en) Flash translation layer with hierarchical security
CN108985111A (zh) 数据储存装置以及固件加解密方法
TW201333701A (zh) 資料保護方法、記憶體控制器與記憶體儲存裝置
US11736453B2 (en) Secure key storage devices
US12039049B2 (en) Secure identity chaining between components of trusted computing base
CN116108419A (zh) 存储装置、存储系统和存储装置的操作方法
TWI863084B (zh) 記憶體系統
JP2013062616A (ja) 記憶装置、データ記憶方法、及びデータコントローラ
JP2022094755A (ja) 情報処理装置、方法及びプログラム
US12229432B2 (en) Memory system and random number generation device
US20230091431A1 (en) Memory system and random number generation device
TWI775284B (zh) 記憶系統、其控制方法及資訊處理系統
TWI821675B (zh) 記憶體系統
US20230222219A1 (en) Storage controller, storage system, and method of operating storage device
US20240323016A1 (en) Verify Public Keys by Devices without Secrets for the Generation of Respective Private Keys
US20230057004A1 (en) Secure Collection of Diagnostics Data about Integrated Circuit Memory Cells
JP6954340B2 (ja) メモリデバイス管理システム、メモリデバイス管理方法およびプログラム
KR20230131750A (ko) 스토리지 장치 및 이의 동작 방법
CN118694516A (zh) 装置在不具有用于生成相应私钥的秘密的情况下校验公钥
CN115408729A (zh) 供应用程序存取安全存储器装置的独立于供应商的设施
CN118689386A (zh) 存储系统及控制非易失性存储器的方法
JP2023006987A (ja) メモリシステムおよび情報処理システム