TW202404048A - 三維nand記憶體裝置及其形成方法 - Google Patents

三維nand記憶體裝置及其形成方法 Download PDF

Info

Publication number
TW202404048A
TW202404048A TW111149851A TW111149851A TW202404048A TW 202404048 A TW202404048 A TW 202404048A TW 111149851 A TW111149851 A TW 111149851A TW 111149851 A TW111149851 A TW 111149851A TW 202404048 A TW202404048 A TW 202404048A
Authority
TW
Taiwan
Prior art keywords
layer
stack
contact
word line
layers
Prior art date
Application number
TW111149851A
Other languages
English (en)
Inventor
吳林春
張坤
文犀 周
夏志良
霍宗亮
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202404048A publication Critical patent/TW202404048A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一種半導體裝置，包括具有第一表面和與第一表面相對的第二表面的堆疊體。堆疊體可以包括處於該第一表面和該第二表面之間的字元線層和與該字元線層交替的絕緣層。堆疊體還可以包括位於最低絕緣層和第二表面之間的製程停止層。堆疊體可以沿著具有X方向和垂直的Y方向的X-Y平面延伸。半導體裝置還可以包括縫隙結構，該縫隙結構在Z方向上穿越第一表面和第二表面之間的堆疊體。在垂直於Y方向的剖面中，在該縫隙結構與在該縫隙結構的兩側處的該製程停止層之間的距離均大於在該縫隙結構的任一側處的該字元線層與該縫隙結構之間的距離。

Description

三維NAND記憶體裝置及其形成方法
本發明是關於一種記憶體裝置，特別是指一種三維3D NAND記憶體裝置及其形成方法
隨著積體電路中裝置的關鍵尺寸縮小到普通儲存單元技術的極限，設計人員一直在尋找用於堆疊多個儲存單元平面的技術，以實現更大的儲存容量，並實現更低的每比特成本。3D NAND記憶體裝置是堆疊多個儲存單元平面以實現更大的儲存容量，並實現更低的每比特成本的例示性裝置。3D NAND記憶體裝置可以包括在基底和縫隙結構之上的交替絕緣層和字元線層的堆疊體。
根據本發明的一方面，提供了一種半導體裝置。半導體裝置可以包括具有第一表面和與第一表面相對的第二表面的堆疊體。堆疊體可以包括處於第一表面和第二表面之間的字元線層和與字元線層交替的絕緣層。堆疊體還可以包括位於最低絕緣層和第二表面之間的製程停止層。堆疊體可以沿著具有X方向和垂直於X方向的Y方向的X-Y平面延伸。半導體裝置還可以包括縫隙結構，該縫隙結構在垂直於X-Y平面的Z方向上穿越第一表面和第二表面之間的堆疊體。縫隙結構也可以沿垂直於X方向的Y-Z平面延伸。在垂直於Y方向的剖面中，在縫隙結構與在該縫隙結構的兩側處的製程停止層之間的距離均大於在該縫隙結構的任一側處的字元線層與該縫隙結構之間的距離。
在實施例中，材料存在於縫隙結構與字元線層之間、縫隙結構與絕緣層之間、以及縫隙結構與製程停止層之間。該材料可以包括第一介電質結構和第二介電質結構。第二介電質結構沿縫隙結構延伸。第一介電質結構可以定位於最低字元線層下方並且位於縫隙結構和製程停止層之間。在例示中，第二介電質結構包括在相鄰絕緣層之間並延伸到字元線層中的相應字元線層的突起。
在實施例中，半導體裝置還可以包括定位於製程停止層下方的半導體層和在Z方向上延伸穿過字元線層和絕緣層並進一步進入半導體層中的通道結構。在例示中，通道結構還包括：沿通道結構的側壁形成並在Z方向上處於半導體層之上的阻障層；沿阻障層形成並在Z方向上處於半導體層之上的電荷俘獲層；沿電荷俘獲層形成並在Z方向上處於半導體層之上的穿隧層；沿穿隧層形成並進一步在Z方向上延伸到半導體層中的通道層；沿通道層定位並在Z方向上位於半導體層之上的通道隔離層；以及在Z方向上定位於通道隔離層之上並與通道層接觸的通道觸點。
在實施例中，半導體裝置還可以包括第一觸點，該第一觸點在Y方向上從絕緣層中的最上絕緣層延伸以接觸字元線層中的一個。在例示中，第一觸點包括沿第一觸點的側壁形成並且形成在字元線層中的一個字元線層之上的間隔體、沿間隔體形成的側部、形成在字元線層中的一個字元線層之上並與其接觸的底部、沿側部形成並形成在底部之上的介電質填料、以及形成在介電質填料之上並與側部接觸的頂部。
在實施例中，半導體裝置還可以包括從最上絕緣層延伸並穿過字元線層和絕緣層的第二觸點。第二觸點包括沿第二觸點的側壁形成並與字元線層和絕緣層接觸的間隔體、沿間隔體形成的側部、在製程停止層之上的底部、沿側部形成並且形成在底部之上的介電質填料、以及形成在介電質填料之上並與側部接觸的頂部。
在實施例中，半導體裝置還可以包括：蝕刻停止層，該蝕刻停止層包括在堆疊體中並且位於交替的字元線層和絕緣層之上；以及第一虛設通道結構，其從堆疊體的第一表面延伸到堆疊體中並進一步穿過字元線層和絕緣層並與蝕刻停止層接觸。
在實施例中，半導體裝置還可以包括從堆疊體的第一表面延伸到堆疊體中並且與第一觸點接觸的第二虛設通道結構。
在實施例中，半導體裝置還可以包括：形成在堆疊體的第一表面之上並與堆疊體接觸的蓋層；以及定位於製程停止層和蓋層之間的堆疊體的隔離層，縫隙結構進一步延伸穿過隔離層並進入蓋層。在實施例中，半導體裝置還可以包括延伸穿過蓋層並與定位於製程停止層下方的半導體層的第一表面接觸的第一接墊結構，以及延伸穿過蓋層並與第二觸點的底部接觸的第二接墊結構。
本發明的各方面還提供了一種製造半導體裝置的方法。該方法可以包括：在基底之上形成交替的隔離層和製程停止層的第一堆疊體，製程停止層包括在基底上方的底部停止層和在底部停止層上方的頂部停止層，隔離層中的第一隔離層定位於基底和底部停止層之間，並且隔離層中的第二隔離層定位於底部和頂部停止層之間，第一堆疊體沿X-Y平面延伸，X-Y平面具有X方向和垂直於X方向的Y方向；形成從第一堆疊體上方沿垂直於X-Y平面的Z方向延伸到第一堆疊體中的第一介電質結構；在第一堆疊體之上形成交替的犧牲層和絕緣層的第二堆疊體；以及形成縫隙結構，該縫隙結構沿Z方向延伸穿過第二堆疊體並進入第一介電質結構。
在實施例中，第一介電質結構延伸到第一堆疊體和基底中，或者第一介電質結構延伸到第一堆疊體中並且至少穿過頂部停止層。在實施例中，縫隙結構延伸到基底中或至少延伸穿過頂部停止層。在實施例中，縫隙結構為犧牲縫隙結構，並且該方法還包括：去除基底、第一隔離層和底部停止層，以暴露縫隙結構的底部；以及替換（i）犧牲縫隙結構以形成替換縫隙結構，以及（ii）用導電材料替換犧牲層以形成字元線層。
在實施例中，該方法可以還包括形成延伸穿過第二堆疊體並進一步進入基底中的通道結構。在例示中，為了進一步形成通道結構，該方法還可以包括：形成通道開口，該通道開口包括延伸穿過第二堆疊體和第一堆疊體的側壁以及延伸到基底中的底部；將底部和頂部停止層的被通道開口的側壁暴露的部分氧化，以形成沿著平行於基底的水平方向延伸到通道開口中的底部氧化物層和頂部氧化物層；沿著側壁並在通道開口的底部之上形成阻障層；在阻障層之上形成電荷俘獲層；在電荷俘獲層之上形成穿隧層；在穿隧層之上形成通道層；在通道層之上形成通道隔離層；以及在通道隔離層之上形成與通道層接觸的通道觸點。
在例示中，該方法可以還包括：形成第一觸點，該第一觸點從絕緣層中的最上絕緣層延伸並進入第二堆疊體以接觸犧牲層中的一個犧牲層；形成從最上絕緣層延伸並穿過第二堆疊體的第二觸點，使得第二觸點與頂部停止層接觸；以及在第二堆疊體之上形成第三堆疊體的第一介電質層，並且在第一介電質層中形成蝕刻停止層。
在例示中，為了進一步形成縫隙結構，該方法還可以包括：形成溝槽開口，該溝槽開口延伸穿過形成在第二堆疊體之上的第三堆疊體、第二堆疊體、並進入或穿越第一介電質結構；以及用犧牲半導體材料填充溝槽開口以形成縫隙結構。
在實施例中，該方法可以還包括：去除基底和通道結構的定位於基底中的部分；去除底部氧化物層、第一隔離層以及第一介電質結構的位於第一隔離層下方的部分；去除被底部氧化物層和第一隔離層包圍的阻障層、電荷俘獲層和穿隧層；形成與底部停止層、縫隙結構和通道結構接觸的半導體層；以及去除半導體層的一部分、底部停止層和第二隔離層的一部分，半導體層的剩餘部分與通道結構、頂部停止層和第二隔離層接觸。
在例示中，該方法還可以包括：形成從第二隔離層延伸並穿過第一堆疊體和第二堆疊體以接觸蝕刻停止層的第一虛設通道結構；以及形成從第二隔離層延伸穿過第一堆疊體並進一步進入第二堆疊體以接觸第一觸點的第二虛設通道結構，第一蓋層形成為與第二隔離層接觸。
在例示中，替換（i）犧牲縫隙結構以形成替換縫隙結構，以及（ii）用導電材料替換犧牲層以形成字元線層，還包括：形成要與第二隔離層接觸的第一蓋層；在第二堆疊體之上形成第三堆疊體，第三堆疊體包括第一介電質層和第二介電質層；通過蝕刻製程去除犧牲縫隙結構以形成縫隙開口，縫隙開口具有從第一蓋層延伸穿過第一介電質結構和第二堆疊體的側壁，並且縫隙開口具有延伸到第三堆疊體中的底部以暴露第三堆疊體的第二介電質層；蝕刻犧牲層，使得在絕緣層之間形成空間；用導電材料填充該空間以形成字元線層，使得字元線層和絕緣層交替佈置；沿著側壁並在縫隙開口的底部之上形成第二介電質結構；以及在縫隙開口中的第二介電質結構之上沉積材料以形成替換縫隙結構。
在實施例中，該方法還可以包括：形成與第一蓋層接觸的第二蓋層；形成延伸穿過第一和第二蓋層以接觸與通道結構接觸的半導體層的第一接墊結構；以及形成延伸穿過第一和第二蓋層以及第二隔離層以接觸第二觸點的第二接墊結構。
在實施例中，第一介電質結構被絕緣層中的最低絕緣層包圍並且與字元線層中的最低字元線層接觸，第二介電質結構延伸穿過第一蓋層、第一介電質結構以及字元線層和絕緣層，並且第二介電質結構還包括在平行於字元線層的水平方向上延伸到字元線層並與字元線層接觸的突起。
本發明的各方面可以進一步提供一種儲存系統裝置。儲存系統裝置可以包括與儲存裝置耦接的控制電路設備。儲存裝置可以包括具有第一表面和與第一表面相對的第二表面的堆疊體，該堆疊體包括處於第一表面和第二表面之間的字元線層和與字元線層交替的絕緣層，該堆疊體還包括處於最低絕緣層和第二表面之間的製程停止層，該堆疊體沿具有垂直於Z方向的X方向和Y方向的X-Y平面延伸；以及縫隙結構，其在垂直於X-Y平面的Z方向上穿越第一表面和第二表面之間的堆疊體，該縫隙結構還沿著垂直於X方向的Y-Z平面延伸。在垂直於Y方向的剖面中，在縫隙結構與在該縫隙結構的兩側處的製程停止層之間的距離均大於在該縫隙結構的任一側處的字元線層與該縫隙結構之間的距離。
在實施例中，材料存在於縫隙結構與字元線層之間、縫隙結構與絕緣層之間、以及縫隙結構與製程停止層之間。該材料包括第一介電質結構和第二介電質結構，第二介電質結構沿著縫隙結構延伸，第一介電質結構定位於最低字元線層下方並且在縫隙結構和製程停止層之間。
在實施例中，第二介電質結構包括在相鄰絕緣層之間並延伸到字元線層中的相應字元線層的突起。
以下公開內容提供了用於實施所提供主題的不同特徵的許多不同的實施例或例示。下面描述部件和佈置的具體例示以簡化本發明。當然，這些僅僅是例示並且不旨在進行限制。例如，在下面的描述中，在第二特徵之上或上形成第一特徵可以包括其中第一特徵和第二特徵可以直接接觸的實施例，並且還可以包括其中附加特徵可以形成在第一特徵和第二特徵之間，使得第一和第二特徵可以不直接接觸的實施例。此外，本發明可以在各種例示中重複附圖標記的數位和/或字母。這種重複是為了簡單和清楚的目的，並且其本身並不規定所討論的各種實施例和/或構造之間的關係。
此外，為了便於描述，此處可以使用諸如“下面”、“下方”、“下部”、“上方”、“上部”等空間相對術語來描述一個元件或特徵相對於另一個元件或特徵的如圖所示的關係。除了圖中描繪的取向之外，空間相對術語旨在涵蓋裝置在使用或操作中的不同取向。設備可以以其他方式定向（旋轉90度或在其他取向），並且本文使用的空間相對描述詞可以類似地得到相應解釋。
隨著3D NAND記憶體裝置中字元線層的數量增加，形成字元線觸點的製程變得越來越難以控制。為了確保字元線觸點可以準確地停止（或著陸）在對應的字元線層上，增加了其他製程，例如TS（頂側氮化物）SiN和NDC（碳摻雜氮化物）沉積。因此，需要一種新的架構來簡化形成階梯臺階和字元線觸點的製程。
在本發明中，可以形成階梯接觸（staircase contacts, SCT）以用作字元線觸點。可以通過施加包括氧化物沉積、蝕刻、鎢沉積、氧化物填充和鎢插塞形成的順序製程來形成SCT，以完成字元線觸點的形成，以及字元線觸點和字元線層之間的連接和隔離。SCT周圍的階梯臺階區域可以包括鎢板停止層，以防止背面虛設通道結構（dedicated channel, DCH）穿通階梯臺階區域。可以在閘縫隙結構（gate line slit, GLS）之下預先形成溝槽結構並用氧化物進行填充以確保GLS溝洞部定位於矽基底中。背面多晶矽的化學機械平坦化（ chemical mechanical planarization,CMP）可以停止在頂部多晶矽層和底部多晶矽層之間的氧化物層中，這可以有利於控制GLS犧牲多晶矽的去除。
在本發明中，在GLS之下形成氧化物溝槽結構可以説明控制GLS溝洞部的定位，這可以有利於控制製程視窗以形成背面GLS開口。此外，本發明提供的方法可以簡化3D NAND製程流程，並降低製造成本。
圖1是根據本發明的例示性實施例的3D NAND記憶體裝置（或裝置100）的剖面圖。該剖面圖對應於圖1所示的與Y方向垂直的剖面。如圖1所示，裝置100可以包括定位於堆疊體102中的交替字元線層110a-110f和絕緣層108a-108g。交替字元線層110a-110f和絕緣層108a-108g可以在平行於X-Y平面的相應平面處擴展。堆疊體102可以包括設置在與X-Y平面平行的平面中的第一表面102a和相對的第二表面102b。裝置100可以包括定位於堆疊體102中的第一介電質結構106，其被絕緣層108a-108g中的最低絕緣層108a包圍，並且與字元線層110a-110f中的最低字元線層110a接觸。在例示中，第一介電質結構106不與最低字元線層110a接觸。例如，可以在第一介電質結構106和最低字元線層110a之間形成一個或多個層/膜。例如，最低絕緣層108a可以在第一介電質結構106和最低字元線層110a之間延伸。裝置100可以包括第二介電質結構112，其從第一表面102a延伸到堆疊體102中，並穿過第一介電質結構106、字元線層110a-110f以及絕緣層108a-108g。裝置100還可以包括縫隙結構（或閘縫隙結構或替換縫隙結構）114，其沿Z方向從第一表面102a延伸到堆疊體中並進一步穿過第一介電質結構106並被第二介電質結構112包圍。
在一些實施例中，可以使用後閘極製造技術來形成裝置100，因此可以形成縫隙結構114以説明去除犧牲層（未示出），並形成真實的閘極（或字元線層）110a-110f。例如，可以形成縫隙開口（未示出）以暴露犧牲層，並且隨後可以從縫隙開口引入蝕刻化學物質以去除犧牲層。可以進一步施加導電材料來填充由蝕刻化學物質形成的空間以形成真實的閘極。在一些實施例中，縫隙開口可以填充有導電材料以形成縫隙結構114。因此，縫隙結構114可以由導電材料製成以用作觸點。在一些實施例中，縫隙開口可以填充有介電質材料以形成縫隙結構114。因此，縫隙結構114可以由介電質材料製成以用作分隔結構。在圖1的例示性實施例中，縫隙結構114可以由多晶矽製成並用作接觸結構。字元線層110a-110f可以由鎢、多晶矽或其他合適的導電材料製成。絕緣層108a-108g可以由氧化矽(SiO)或其他合適的介電質材料製成。應該注意的是，圖1僅是例示，並且裝置100可以包括任何數量的縫隙結構、任何數量的字元線層和任何數量的絕緣層。
第二介電質結構112還可以包括在平行於堆疊體102的第一表面102a的水平方向（例如，X方向）上延伸到字元線層110a-110f並且與字元線層110a-110f接觸的突起112a。在一些例示中，突起112a不與字元線層110a-110f接觸。例如，在突起112a和相應的字元線層110a-110f之間可以存在附加的一個或多個層（例如TiN層）。在一些實施例中，第一介電質結構106和第二介電質結構112可以由相同的介電質材料（例如SiO）製成。在一些實施例中，第一介電質結構106和第二介電質結構112可以由不同的介電質材料製成，例如SiO、碳化矽(SiC)、氮化矽(SiN)、氮碳化矽(SiCN)、氮氧化矽(SiON)等。
堆疊體102可以包括定位於堆疊體102的底部附近的製程停止層132，其中交替的字元線層110a-110f和絕緣層108a-108g定位於製程停止層132之上。製程停止層132可以接觸絕緣層108a。堆疊體102可以包括與製程停止層132接觸的隔離層136。在一些實施例中，製程停止層132和隔離層136可以由不同的材料製成。例如，製程停止層132可以由多晶矽、金屬材料或其他合適的材料製成。隔離層136可以由SiO或其他合適的介電質材料製成。
裝置100可以包括形成在堆疊體102的第一表面102a之上並與堆疊體102接觸的蓋層134。隔離層136可以定位於製程停止層132和蓋層134之間。在一些實施例中，蓋層134可以包括與堆疊體102的隔離層136接觸的第一蓋層134a，以及與第一蓋層134a接觸的第二蓋層134b。在一些區域中，當形成時，第二蓋層134b可以在開口的側壁之上延伸，該開口垂直地延伸跨過蓋層134a並進入堆疊體102中。開口可以包含導電接墊結構（例如接墊結構140）的一部分。在一些實施例中，第一蓋層134a和第二蓋層134b可以由相同的介電質材料製成，例如SiO。在一些實施例中，第一蓋層134a和第二蓋層134b可以由不同的介電質材料製成，例如SiO、SiC、SiN、SiCN、SiON等。
裝置100可以包括半導體層116。半導體層116可以包括第一表面116a和相對的第二表面116b。半導體層116可以定位於堆疊體102中，其中，在例示中，半導體層116的第一表面116a可以與堆疊體102的第一表面102a齊平。此外，半導體層116可以定位於製程停止層132和蓋層134之間。在一些實施例中，半導體層116可以由多晶矽、矽鍺(SiGe)、鍺(Ge)、SiC或其他合適的半導體材料製成。在一些實施例中，半導體層116可以由n型摻雜劑摻雜以形成n型井區域。
裝置100可以包括多個通道結構。在圖1的例示性實施例中，提供了通道結構118a-118b。通道結構118a-118b可以沿Z方向延伸穿過字元線層110a-110f和絕緣層108a-108g，並從半導體層116的第二表面116b進一步延伸到半導體層116中。通道結構118a-118b中的每一個可以包括高k層、阻障層、電荷俘獲層、穿隧層和通道層，其可以在圖6中示出。值得注意的是，通道結構的通道層例如由於形成通道結構118a-118b時的製程變化而可以具有不同的輪廓。例如，通道結構118a可以包括從半導體層116的第二表面116b延伸並穿過半導體層116的通道層109。通道結構118b可以包括僅從第二表面116b延伸到半導體層116的頂部的通道層111。例如，通道結構118a和118b、字元線層110a-110f以及絕緣層108a和108g可以被配置為形成沿Z方向垂直堆疊的電晶體。在一些例示中，電晶體的堆疊體包括沿通道結構118a或118b之一形成垂直儲存單元串的儲存單元。
裝置100可以可選地包括定位於半導體層116之上並且進一步定位於製程停止層132中的頂部氧化物層125。通道結構118a-118b可以被頂部氧化物層125包圍。頂部氧化物層125可以用作通道結構118a-118b和製程停止層132之間的隔離結構。
裝置100可以包括從絕緣層108a-108g中的最上絕緣層108g延伸並進入交替字元線層110a-110f和絕緣層108a-108g的一部分以接觸字元線層110a-110f之一，例如字元線層110d。第一觸點120可以包括沿第一觸點120的側壁形成的間隔體124、沿間隔體124形成的側部103、形成在字元線層110d之上並與字元線層110d接觸的底部107、沿側部103形成並形成在底部107之上的填料113、以及形成在填料113之上並與側部103接觸的頂部105。在一些實施例中，填料113可以由諸如SiO的介電質材料製成。在一些實施例中，填料113可以由導電材料製成，例如鎢。在圖1的例示性實施例中，填料113由SiO製成。在一些實施例中，第一觸點120可以用作用於字元線層110d的階梯臺階觸點（SCT）以提供操作電壓。在一些實施例中，頂部105、底部107和側部103可以由導電材料製成，例如鎢或其他合適的導電材料。
裝置100可以包括從最上絕緣層108g延伸並穿過交替字元線層110a-110f和絕緣層108a-108g的一部分的第二觸點122。第二觸點122可以包括沿第二觸點122的側壁形成並與字元線層110a-110f和絕緣層108a-108g接觸的間隔體115、沿間隔體115形成的側部117、定位於最低絕緣層108a中並且在製程停止層132之上的底部119、沿側部117形成並在底部119之上的填料121、以及形成在填料121之上並與側部117接觸的頂部123。在一些實施例中，填料121可以由介電質材料製成，例如SiO。在一些實施例中，填料121可以由導電材料製成，例如鎢。在圖1的例示性實施例中，填料121由SiO製成。在一些實施例中，外圍結構（未示出）可以定位在堆疊體102的第二表面102b之上。外圍結構可以包括可以形成控制電路設備的多個電晶體。控制電路設備可以被配置為操作裝置100以用於程式設計（或寫入）、讀取或抹除通道結構（例如，118a-118b）。因此，第二觸點122可以用作可以連接到控制電路設備的互連結構。
堆疊體102可以包括在字元線層110a-110f和絕緣層108a-108g之上的第一介電質層142。第一介電質層142可以進一步與最上絕緣層108g接觸。堆疊體102可以包括在第一介電質層142之上的第二介電質層144。多個蝕刻停止層126a-126b可以定位於第一介電質層142中並且佈置在交替的字元線層110a-110f和絕緣層108a-108g之上。在一些實施例中，第一介電質層142和第二介電質層144可以由相同的介電質材料製成，例如SiO。在一些實施例中，第一介電質層142和第二介電質層144可以由不同的介電質材料製成，例如SiO、SiC、SiN、SiCN、SiON等。在一些實施例中，可以在第二介電質層144和蝕刻停止層126a-126b的上表面之間形成另一介電質層（未示出）。在各種例示中，在第二介電質層144和蝕刻停止層126a-126b的上表面之間的介電質層（未示出）可以由各種材料製成，例如SiO、SiC、SiN、SiCN、SiON等。
裝置100可以包括第一虛設通道結構128，其從堆疊體102的第一表面102a延伸到堆疊體102中，進一步穿過字元線層110a-110f和絕緣層108a-108g，並且與蝕刻停止層126b接觸。裝置100可以包括第二虛設通道結構130，其從堆疊體102的第一表面102a延伸到堆疊體102中、穿過字元線層110a-110d和絕緣層108a-108d並與第一觸點120接觸。在一些實施例中，當去除犧牲層（未示出）以形成字元線層110a-110f時，第一虛設通道結構128和第二虛設通道結構130可以用作支撐堆疊體102的維持部件。在一些實施例中，第一虛設通道結構128和第二虛設通道結構130可以由SiO或其他合適的介電質材料製成。
裝置100可以包括延伸穿過蓋層134並與半導體層116的第一表面116a接觸的第一接墊結構141，以及延伸穿過蓋層134並與第二觸點122的底部119接觸的第二接墊結構140。第一接墊結構141和第二接墊結構140可以分別耦接至半導體層116和第二觸點122。因此，外部操作電壓可以分別通過第一接墊結構141和第二接墊結構140施加到半導體層116和第二觸點122。在一些實施例中，第一接墊結構141和第二接墊結構140可以由導電材料製成，例如Al、Cu、W等。
在圖1中公開的裝置100中，第一介電質結構106可以是沿Y方向延伸的溝槽結構。第一介電質結構106可以在形成縫隙結構114之前形成。例如，第一介電質結構106可以形成為延伸穿過製程停止層132，並且縫隙結構114可以隨後形成為延伸穿過第一介電質結構106。如上該，製程停止層132可以由多晶矽製成，而第一介電質結構106可以由SiO製成。製程停止層132的蝕刻速率可以小於第一介電質結構106的蝕刻速率。因此，第一介電質結構106的形成可以確保縫隙結構114延伸穿過堆疊體102並進入蓋層134。此外，裝置100可以包括蝕刻停止層126a和126b，其可以防止虛設通道結構延伸穿過堆疊體102。製程停止層132也可以形成為防止第二觸點122穿通堆疊體102。
圖2-圖25是根據本發明的例示性實施例的製造3D NAND記憶體裝置100的各個中間步驟的剖面圖。剖面圖對應於圖2-25所示的與Y方向垂直的剖面。如圖2所示，交替隔離層135-138和製程停止層149、132和139（或稱為停止層）的堆疊體104可以形成在基底101之上。基底101可以在如圖2所示的平行於X-Y平面的平面中延伸。在一些實施例中，例如，隔離層135-138可以由SiO製成，製程停止層132和149可以由多晶矽製成，並且製程停止層139可以由SiN製成。隔離層135-138和製程停止層132、149和139可以通過任何合適的沉積製程形成，例如化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）、電子束蒸發、濺射、擴散或它們的任何組合。
在圖3中，可以形成溝槽開口143。溝槽開口143可以從隔離層138延伸並穿過堆疊體104，並且進入基底101。溝槽開口143可以進一步在Y方向上延伸。為了形成溝槽開口143，可以通過光刻製程形成具有圖案的硬遮罩層，並且可以施加蝕刻製程以將圖案轉移到堆疊體104中以形成溝槽開口143。在另一個例示中（未示出）），溝槽開口143可以延伸穿過製程停止層132和149並且可以不延伸到基底101中。以這種方式形成開口143仍然可以有效地保證稍後形成的犧牲縫隙結構164（如圖10所示）可以穿透製程停止層132和149並延伸到（凹陷到）基底101中。
在圖4中，可以施加諸如SiO的介電質材料來填充溝槽開口143。可以通過諸如化學機械平坦化（CMP）製程的表面平坦化製程來去除隔離層138之上的任何多餘的介電質材料。在一些實施例中，製程停止層139可以用作CMP停止層。因此，CMP可以進一步去除隔離層138和製程停止層139，並在隔離層137處停止。保留在溝槽開口143中的介電質材料可以變成介電質結構146。在一些例示中，停止層132用作CMP停止層。可以去除停止層132上方的隔離層137和介電質結構146。在例示中，可以隨後在介電質結構146和停止層132之上形成ONO堆疊體結構。在例示中，可以隨後在介電質結構146和停止層132之上形成最低絕緣層（例如層108a）。在這些例示中，在製造的裝置中，介電質結構146的上表面可能不與最低字元線層（例如層110a）接觸。
在圖5中，犧牲層148a-148f和絕緣層108b-108g可以交替地沉積在隔離層137之上。隔離層137可以用作可以將最低犧牲層148a與製程停止層132分開的最低絕緣層108a。隨後可以通過光刻製程和蝕刻製程的組合形成第一通道開口129和第二通道開口131。第一通道開口129和第二通道開口131可以延伸穿過犧牲層148a-148f、絕緣層108a-108g、製程停止層132和149、以及隔離層135-136。第一通道開口129和第二通道開口131可以進一步延伸到基底101中以分別形成凹陷區域129a和131a。
仍然參考圖5，製程停止層132和149可以在第一和第二通道開口129和131的側壁處暴露。可以施加氧化製程（例如通過使用氧氣的擴散製程或臨場蒸氣產生技術（ISSG）製程）以將製程停止層132和149的在第一和第二通道開口129和131的側壁處暴露的部分氧化。因此，可以通過將製程停止層149的暴露部分氧化來形成底部氧化物層127，並且可以通過將製程停止層132的暴露部分氧化來形成頂部氧化物層125。底部氧化物層127和頂部氧化物層125可以沿著平行於基底101的水平方向（例如，X方向）延伸到第一和第二通道開口129和131中。氧化製程可以進一步將基底的在凹陷區域129a和131a中暴露的部分氧化，以分別形成氧化物層145和147。需要說明的是，由於製程變化，第一通道開口129中的底部氧化物層127之間的距離可以不同於第二通道開口131中的底部氧化物層127之間的距離。例如，如圖5所示，第一通道開口129中相鄰的底部氧化物層127的距離D1可以大於第二通道開口131中的相鄰底部氧化物層127之間的距離D2。
在圖6中，可以形成通道結構118a-118b。通道結構118a-118b中的每一個可以包括高k層、阻障層、電荷俘獲層、穿隧層、通道層、通道隔離層和通道觸點。例如，如圖6所示，通道結構118a可以包括沿著第一通道開口129的側壁定位並且位於基底101中的凹陷區域129a之上的高k層150。高k層150可以延伸穿過犧牲層148a-148f和絕緣層108a-108g。通道結構118a可以包括在高k層150的內側與高k層150相鄰的阻障層152、在阻障層152的內側與阻障層152相鄰的電荷俘獲層154、在電荷俘獲層154的內側與電荷俘獲層154相鄰的穿隧層156、以及在穿隧層156的內側與穿隧層156相鄰的通道層109。通道結構118a可以包括形成在通道層109之上的通道隔離層160，以及在Z方向上定位於通道隔離層160上方並與通道層109接觸的通道觸點158。應當注意，通道結構的通道層可以具有不同的輪廓。例如，通道結構118a的通道層109可以延伸穿過底部氧化物層127並形成在凹陷區域129a處。然而，通道結構118b的通道層111可以不存在於凹陷區域131a中。通道層的不同輪廓可以由圖5所示的距離變化（例如，D1和D2）驅動。在實施例中，在形成通道結構118a-118b之後並且執行在圖7所示的製程之前，可以在絕緣層108g和通道結構118a-118b之上形成介電質層（未示出）。在各種例示中，介電質層可以由各種材料製成，例如SiO、SiC、SiN、SiCN、SiON等。圖7為在執行圖7所示的製程之前沒有在絕緣層108g和通道結構118a-118b之上形成上述介電質層（未示出）的例示。
在圖7中，可以將第一觸點120形成為從絕緣層108a-108g中的最上絕緣層108g延伸並進入交替的犧牲層148a-148f和絕緣層108a-108g的一部分以接觸犧牲層148a-148f中的一個，例如犧牲層148d。第一觸點120可以包括沿著包含第一觸點120的接觸開口的側壁形成的間隔體124、沿著間隔體124形成的側部103、形成在犧牲層148d之上並且與犧牲層148d接觸的底部107、沿側部103形成並在底部107之上的填料113、以及形成在填料113之上並與側部103接觸的頂部105。為了形成第一觸點120，接觸開口（未示出）可以形成為延伸穿過絕緣層108e-108g和犧牲層148e-148f的一部分。接觸開口可以進一步暴露犧牲層148d。間隔體124可以沿著接觸開口的側壁和底部形成。定位於接觸開口的底部之上的間隔體124可以進一步被蝕刻掉。側部103可以沿間隔體124的側壁形成，而底部107可以形成於犧牲層148d之上。此外，填料113可以沿著側部103形成並且在底部107之上。頂部105可以進一步形成在填料113之上並且與側部103接觸。
仍然在圖7中，也可以將第二觸點122形成為從最上絕緣層108g延伸並穿過犧牲層148a-148f和絕緣層108a-108g。第二觸點122可以包括沿包含第二觸點122的接觸開口的側壁形成並與犧牲層148a-148f和絕緣層108a-108g接觸的間隔體115、沿間隔體115形成的側部117、定位於最低絕緣層108a中並在製程停止層132之上的底部119、沿側部117形成並在底部119之上的填料121、以及形成在填料121之上並與側部117接觸的頂部123。
在圖8中，可以在最上絕緣層108g之上形成第一介電質層142。此外，可以在第一介電質層142中形成多個蝕刻停止層126a-126b。為了形成第一介電質層142，可以施加諸如CVD製程的沉積製程。蝕刻停止層126a-126b可以通過借由光刻製程和蝕刻製程的組合在第一介電質層中形成開口（未示出）來形成。在例示中，開口可以進一步填充有導電材料，例如鎢。可以通過CMP製程去除第一介電質層142之上的任何過量導電材料。在例示中，開口可以填充有非導電或半導體材料。在例示中，開口可以填充有SiO或其他合適的介電質材料。在實施例中，在CMP製程之後並且在圖9所示的後續製程之前，可以在第一介電質層142和蝕刻停止層126a-126b的表面之上形成介電質層（未示出）。在另一個實施例中，如圖9所示，在CMP製程之後形成在第一介電質層142和蝕刻停止層126a-126b的表面之上的上述介電質層在圖9所示的後續製程之前沒有形成。
在圖9中，可以通過光刻製程和蝕刻製程的組合來形成溝槽開口162。溝槽開口162可以從第一介電質層142延伸並穿過犧牲層148a-148f和絕緣層108a-108g。溝槽開口162可以進一步延伸穿過介電質結構146並進入基底101。介電質結構146的形成可以確保溝槽開口以溝洞部（或凹陷深度）H1延伸到基底101中。如上該，介電質結構146可以由SiO製成，其可以具有比由Si製成的基底101更大的蝕刻速率。在本發明中，為了形成溝洞部H1，蝕刻製程可以先蝕刻穿過介電質結構146，並且然後以深度H2使基底101凹陷。然而，在相關例示中，介電質結構146可能不存在。為了形成溝洞部H1，蝕刻製程必須以深度H1使基底101凹陷。因此，本發明中的蝕刻製程與相關例示中的蝕刻製程相比可以蝕刻更少的Si基底。因此，本發明中的蝕刻製程與相關例示中的蝕刻製程相比可以具有更大的製程視窗以形成溝洞部H1。相關例示中的蝕刻製程可以以比H1更淺的溝洞部使基底101凹陷，甚至不能使基底101凹陷。儘管在圖9的例示中將溝槽開口162示為在介電質結構146的底部處以深度H2凹陷到基底中，但是在另一例示中，溝槽開口162可以延伸穿過基底101的上表面但不穿過介電質結構146的底表面。這仍然可以有效地促進從裝置100的背面形成縫隙開口162，如圖11、圖18和圖19所示。此外，雖然在圖9的例示中將介電質結構146示為凹陷到基底101中，但是在其他例示中，介電質結構146可以形成為穿過製程停止層132和149，但不到達或凹陷到基底101中。介電質結構146的這種形成去除了製程停止層132和149的部分，這些部分可以防止縫隙開口162穿透製程停止層132和149並延伸到基底101中。
在圖10中，在例示中，可以將諸如多晶矽的半導體材料沉積到溝槽開口162中以形成犧牲縫隙結構164。犧牲縫隙結構164可以從第一介電質層142延伸穿過犧牲層148a-148f、絕緣層108a-108g、介電質結構146、並且進入具有溝洞部H1的基底101。在另一例示中（未示出），可以將介電質材料沉積到溝槽開口162中以形成犧牲縫隙結構164。
在圖11中，可以施加CMP製程來去除基底101。CMP製程可以進一步去除通道結構118a-118b的定位於基底101中的部分、犧牲縫隙結構164的定位於基底101中的一部分、以及介電質結構146的定位於基底101中的一部分。
在圖12中，可以通過蝕刻製程（例如電漿乾式蝕刻製程或濕式蝕刻製程）去除隔離層135、底部氧化物層127、隔離層136的與通道結構118a-118b接觸的部分、以及介電質結構146的與製程停止層149接觸（或被製程停止層149包圍）的部分。在一些實施例中，隔離層135、底部氧化物層127、以及介電質結構146的與製程停止層149接觸的部分可以由SiO製成。因此，電漿乾式蝕刻製程可以施加氟基蝕刻氣體，例如CF 4。濕式蝕刻製程可以施加氫氟酸。
在圖13中，可以通過第一選擇性蝕刻製程來去除高k層150的由於圖12的例示的先前製程而暴露的一部分。第一選擇性蝕刻製程可以選擇性地去除高k層150。阻障層152、電荷俘獲層154、穿隧層156、通道層109、隔離層136和介電質結構146仍然可以保留。
在圖14中，可以進一步通過第二選擇性蝕刻製程去除被隔離層135和底部氧化物層127覆蓋的阻障層152、電荷俘獲層154和穿隧層156。第二選擇性蝕刻製程還可以去除介電質結構146的部分以及隔離層136的與通道結構118a-118b和製程停止層132接觸的部分。當完成第二選擇性蝕刻製程時，通道層109和111仍然可以分別保留在通道結構118a和118b中。應注意，剩餘的介電質結構146可以成為第一介電質結構106。
在圖15中，可以形成半導體層166。半導體層166可以由多晶矽、Ge、SiG、SiC或其他合適的半導體材料製成。半導體層166可以與製程停止層149、犧牲縫隙結構164和第一介電質結構106接觸。半導體層166還可以與製程停止層132以及通道層109和111接觸。
在圖16中，可以施加CMP製程以在Z方向上去除半導體層166的一部分。CMP製程可以進一步去除製程停止層149並在定位於製程停止層132和149之間的隔離層136處停止。當CMP製程完成時，剩餘的半導體層166可以包括半導體層116和半導體層168。半導體層116可以與製程停止層132和通道層109和111接觸。半導體層168可以定位於隔離層136中，並且與第一介電質結構106和犧牲縫隙結構164接觸。
在圖17中，可以將第一虛設通道結構128形成為從隔離層136延伸並進一步穿過犧牲層148a-148f和絕緣層108a-108g以接觸蝕刻停止層126b。可以將第二虛設通道結構130形成為從隔離層136延伸並進一步穿過犧牲層148a-148d和絕緣層108a-108d以接觸第一觸點120。為了形成第一和第二虛設通道結構128和130，可以形成第一虛設通道開口和第二虛設通道開口。第一虛設通道開口可以從隔離層136延伸並進一步穿過犧牲層148a-148f和絕緣層108a-108g以暴露蝕刻停止層126b。第二虛設通道開口可以從隔離層136延伸並進一步穿過犧牲層148a-148d和絕緣層108a-108d以暴露第一觸點120。可以沉積諸如SiO的介電質材料以填充第一虛設通道開口和第二虛設通道開口，以分別形成第一虛設通道結構128和第二虛設通道結構130。介電質材料也可以沉積在隔離層136的表面136a之上以形成第一蓋層134a。
在圖18中，可以在第一蓋層134a中形成開口170。開口170可以延伸穿過第一蓋層134a以暴露犧牲縫隙結構164和半導體層168。
在圖19中，第二介電質層144可以形成在第一介電質層142和犧牲縫隙結構164之上並且與第一介電質層142和犧牲縫隙結構164接觸。可以施加蝕刻製程來去除犧牲縫隙結構164和半導體層168以形成縫隙開口172。如圖19所示，縫隙開口172可以從第一蓋層134a延伸穿過第一介電質結構106、犧牲層148a-148f、絕緣層108a-108g和第一介電質層142。縫隙開口172可以進一步暴露第二介電質層144。
在圖20中，可以通過蝕刻製程（例如濕式蝕刻製程）去除犧牲層148a-148f。例如，可以施加四甲基氫氧化銨（TMAH）來選擇性地去除犧牲層148a-148f。當去除犧牲層148a-148f時，可以在絕緣層108a-108g之間形成空間174。因此，通道結構118a-118b、第一和第二觸點120和128以及第一和第二虛設通道結構128和130的與犧牲層148a-148f接觸的側壁可以被空間174暴露。
在圖21中，可以沉積諸如鎢的導電材料以填充空間174以形成字元線層110a-110f，使得字元線層110a-110f可以佈置在絕緣層108a-108g之間。導電材料可以進一步沿著側壁172a並且在縫隙開口172的底部172b之上沉積。隨後可以施加蝕刻製程以去除沉積在縫隙開口172的側壁上和底部之上的導電材料。蝕刻製程可以進一步使字元線層110a-110f從縫隙開口172的側壁172a沿水平方向（例如X方向）凹陷。因此，可以在縫隙開口172的側壁172a和字元線層110a-110f之間形成間隙176。在一些例示中，在用導電材料填充空間174之前，可以在空間174之上形成襯層（未示出）。在例示中，襯層由TiN製成。在例示中，也可以在蝕刻製程期間從縫隙開口172以及間隙176的側壁和底部去除襯層（未示出）。
在圖22，可以施加沉積製程以沿著側壁172a並且在縫隙開口172的底部172b之上沉積介電質材料，例如SiO。介電質材料也可以填充間隙176。因此，第二介電質結構112可以由沉積製程形成。如圖22所示，第二介電質結構112可以從第一蓋層134a延伸，穿過第一介電質結構106、字元線層110a-110f和絕緣層108a-108g，進入第一介電質層142，並接觸第二介電質層144。第二介電質結構112還可以包括在X方向上延伸到字元線層110a-110f並與字元線層110a-110f接觸的突起112a。隨後可以例如通過將導電或介電質材料填充到第二介電質結構112內部的開口中來形成縫隙結構114。縫隙結構114也可以被稱為替換縫隙結構114。
在圖23中，可以施加蝕刻製程以在隔離層136和第一蓋層134a中形成接觸開口178。接觸開口178可以延伸穿過製程停止層132、隔離層136和第一蓋層134a以暴露第二觸點122的底部部分119。此外，可以形成第二蓋層134b，該第二蓋層134b設置在第一蓋層134a之上並沿著接觸開口178的側壁。第二蓋層134b也可以被沉積以覆蓋第二觸點122的底部119。隨後可以施加電漿衝壓製程來去除第二蓋層134b的覆蓋第二觸點122的底部119的部分。
在圖24中，可以形成接觸開口180以延伸穿過第一和第二蓋層134a-134b並暴露半導體層116。在圖25中，可以沉積諸如Al的導電材料以填充接觸開口178和180。導電材料可以進一步覆蓋第二蓋層134b。可以施加金屬蝕刻製程以將導電材料分成多個接墊結構，例如第一接墊結構141和第二接墊結構140。第二接墊結構140可以延伸穿過第一和第二蓋層134a和134b以接觸第二觸點122。第一接墊結構141可以延伸穿過第一和第二蓋層134a和134b以接觸半導體層116。
當形成接墊結構時，可以相應地形成裝置100。如圖25所示，裝置100可以具有與圖1所示的裝置100相似的特徵。例如，圖25中的裝置100可以包括定位於堆疊體102中的字元線層110a-110f。堆疊體102可以包括在絕緣層108a-108g中的最上絕緣層108g之上的第一介電質層142和在第一介電質層142之上的第二介電質層144。堆疊體102可以包括與絕緣層108a-108g中的最低絕緣層108a接觸的製程停止層132和與製程停止層132接觸的隔離層。第一蓋層134a可以與隔離層136接觸，並且第二蓋層134b可以與第一蓋層134a接觸。裝置100可以包括通道結構118a-118b，通道結構118a-118b可以從最上絕緣層108g延伸並穿過字元線層110a-110f和絕緣層108a-108g。裝置100可以包括從最上絕緣層108g延伸並進入字元線層110a-110f和絕緣層108a-108g的一部分以接觸字元線層110d的第一觸點120。裝置100還可以包括從最上絕緣層108g延伸並穿過字元線層110a-110f和絕緣層108a-108g的第二觸點122。裝置100的第一虛設通道結構128可以從隔離層136延伸穿過字元線層110a-110f和絕緣層108a-108g，並接觸蝕刻停止層126b。裝置100的第二虛設通道結構130可以從隔離層136延伸穿過字元線層110a-110d和絕緣層108a-108d，並接觸第一觸點120。
如本文該，在各種實施例中，已採用以下新穎製程和結構中的一種或多種來形成裝置100：背面GLS開口製程；在形成犧牲縫隙結構164之前嵌入溝槽（介電質結構146）以促進背面GLS開口製程；背面DCH製程以形成DCH 130或128；形成半導體層116、然後形成DCH（例如DCH 130和128）、再形成縫隙結構114的製程順序；具有特定結構的SCT 120和122；以及在交替的字元線層110a-110f和絕緣層108a-108g的堆疊體上方的蝕刻停止層126a和126b。那些新穎的製程和結構不相互回應，可以在各種實施例中單獨採用。例如，可以適當地組合任何數量的那些製程和結構來製造各種裝置。
如本文該，在圖1和圖25中所示的具體例示中，裝置100具有以下結構特徵，在某些情況下，這些特徵與上述用於製造裝置100的新穎製程或結構有關。縫隙結構114的底部位置低於通道結構118a或118b的底部位置。DCH 130和128的底部位置低於通道結構118a或118b的底部位置。DCH 130定位于SCT 120下方。DCH 128頂端的高度高於SCT 120或122的頂表面。此外，與字元線層110a-110f相比，製程停止層132（例如，多晶矽層）可以相對於縫隙結構114凹陷。與字元線層110a-110f或製程停止層132相比，半導體層116可以相對於縫隙結構114凹陷。
圖26是用於製造3D NAND記憶體裝置的例示性製程2600的流程圖。製程2600從S2601開始，然後進行到S2610。在S2610，可以在基底之上形成交替的隔離層和製程停止層的第一堆疊體（例如圖2中的堆疊體104），其中製程停止層可以包括基底之上的底部停止層和底部停止層之上的頂部停止層。此外，隔離層中的第一隔離層可以佈置在基底和底部停止層之間，並且隔離層中的第二隔離層可以佈置在底部和頂部停止層之間。在一些實施例中，S2610可以如參考圖2所示執行。
在S2620，將第一介電質結構形成為延伸穿過第一堆疊體並進入基底。在一些實施例中，S2620可以如參考圖3-4所示出的那樣執行。
在S2630，可以在第一堆疊體之上形成交替的犧牲層和絕緣層的第二堆疊體（例如包括圖5中的犧牲層148a-148f和絕緣層108b-108g的堆疊體），並且可以在第二堆疊體之上形成第三堆疊體（例如圖8中的包括第一介電質層142和蝕刻停止層126a-126b的堆疊體）。在一些實施例中，S2630可以如參考圖5和圖8所示出的那樣執行。
在S2640，可以將犧牲縫隙結構形成為從第三堆疊體延伸，穿過第二堆疊體和第一介電質結構，並進一步進入基底。在一些實施例中，S2640可以如參考圖9-10所示出的那樣執行。
在S2650，可以去除基底、第一隔離層和底部停止層。在一些實施例中，S2650可以如參考圖11-14所示出的那樣執行。
在S2660，可以用半導體材料替換犧牲縫隙結構以形成縫隙結構，並且可以用導電材料替換犧牲層以形成字元線層。在一些實施例中，S2660可以如參考圖15-22所示出的那樣執行。
在製程2600中，在形成犧牲縫隙結構之前，可以將通道結構形成為延伸穿過第二堆疊體並進一步進入基底中，這可以在圖5-6中示出。另外，如圖7-8所示，可以將第一觸點形成為從絕緣層中的最上絕緣層延伸並進入第二堆疊體以接觸犧牲層中的一個。第二觸點可以形成為從最上絕緣層延伸並穿過第二堆疊體，使得第二觸點與頂部停止層接觸。第三堆疊體的第一介電質層可以形成在第二堆疊體之上並且蝕刻停止層可以形成在第一介電質層中。
為了形成通道結構，如圖5所示，可以形成通道開口。通道開口可以包括側壁並且延伸穿過第二堆疊體和第一堆疊體以及底部並進入基底。底部和頂部停止層的被通道開口的側壁暴露的部分可以被氧化，以形成沿平行於基底的水平方向延伸到通道開口中的底部氧化物層和頂部氧化物層。如圖6所示，可以沿著側壁並在通道開口的底部之上形成高k層。可以在高k層之上形成阻障層。可以在阻障層之上形成電荷俘獲層。可以在電荷俘獲層之上形成穿隧層。可以在穿隧層之上形成通道層。可以在通道層之上形成通道隔離層。通道觸點可以形成在通道隔離層之上並且與通道層接觸。
為了形成犧牲縫隙結構，如圖9所示，可以形成溝槽開口以延伸穿過第三堆疊體的第一介電質層、第二堆疊體、第一介電質結構並進入基底。如圖10所示，可以用犧牲半導體材料填充溝槽開口以形成犧牲縫隙結構。
為了去除基底，如圖11所示，可以去除第一隔離層和底部停止層、基底、以及通道結構的定位於基底中的部分。如圖12所示，也可以去除底部氧化物層、第一隔離層、以及第一介電質結構的與底部停止層接觸的部分。此外，如圖13-14所示，可以去除被底部氧化物層和第一隔離層包圍的高k層、阻障層、電荷俘獲層和穿隧層。如圖15所示，隨後可以形成與底部停止層、犧牲縫隙結構和通道結構接觸的半導體層。如圖16所示，可以去除半導體層的一部分、底部停止層、以及第二隔離層的一部分。半導體層的剩餘部分可以與通道結構、頂部停止層和第二隔離層接觸。
在製程2600中，如圖17所示，可以將第一虛設通道結構形成為從第二隔離層延伸並穿過第一堆疊體和第二堆疊體以接觸蝕刻停止層。第二虛設通道結構可以形成為從第二隔離層延伸穿過第一堆疊體，並進一步進入第二堆疊體以接觸第一觸點。第一蓋層可以形成為與第二隔離層和半導體層的剩餘部分接觸。
在製程2600中，如圖18-22所示，為了替換犧牲縫隙結構和犧牲層，可以在第三堆疊體的第一介電質層上形成第三堆疊體的第二介電質層。可以通過蝕刻製程去除犧牲縫隙結構以形成縫隙開口。縫隙開口可以具有從第一蓋層延伸穿過第一介電質結構和第二堆疊體的側壁，以及延伸到第三堆疊體中以暴露第三堆疊體的第二介電質層的底部。可以將蝕刻化學物質引入縫隙開口中以去除犧牲層，從而在絕緣層之間形成空間。可以用導電材料填充這些空間以形成字元線層，使得字元線層和絕緣層交替佈置。第二介電質結構可以沿著側壁形成並且在縫隙開口的底部之上。半導體材料可以沉積在縫隙開口中的第二介電質結構之上以形成縫隙結構。
在製程2600中，如圖23-25所示，可以形成與第一蓋層接觸的第二蓋層。可以形成第一接墊結構以延伸穿過第一和第二蓋層以接觸半導體層的剩餘部分。可以形成第二接墊結構以延伸穿過第一和第二蓋層以及第二隔離層以接觸第二觸點。
在一些實施例中，第一介電質結構可以被絕緣層中的最低絕緣層包圍並且與字元線層中的最低字元線層接觸。第二介電質結構可以延伸穿過第一蓋層、第一介電質結構、以及字元線層和絕緣層。第二介電質結構還可以包括在平行於字元線層的水平方向上延伸到字元線層並與字元線層接觸的突起。
應當注意，可以在製程2600之前、期間和之後提供附加步驟，並且對於製程2600的附加實施例，可以替換、消除或以不同循序執行所描述的步驟中的一些步驟。在後續製程步驟中，可以在3D NAND記憶體裝置（例如100）之上形成各種附加互連結構（例如具有導電線和/或VIA的金屬化層）或外圍結構。外圍結構可以形成控制電路設備以操作裝置3D NAND記憶體裝置。互連結構可以將3D NAND記憶體裝置與外圍結構或其他接觸結構和/或有源裝置電連接以形成功能電路。也可以形成諸如鈍化層、輸入/輸出結構等的附加裝置特徵。
圖27為根據本發明的一些例示的儲存系統裝置1900的方塊圖。儲存系統裝置1900包括一個或多個半導體儲存裝置，例如通過半導體儲存裝置1911-1914所示的那些，其可以分別被配置為與圖1和圖25中的裝置100類似。在一些例示中，儲存系統裝置1900是固態硬碟（SSD）或記憶體模組。
儲存系統裝置1900可以包括其他合適的部件。例如，儲存系統裝置1900包括如圖27所示耦接在一起的界面（或主界面電路設備）1901和主控制器（或主控制電路設備）1902。儲存系統裝置1900可以包括將主控制器1902與半導體儲存裝置1911-1914耦接的匯流排1920。此外，主控制器1902分別與半導體儲存裝置1911-1914連接，例如通過相應的控制線1921-1924所示。
界面1901被適當地配置為機械和電連接在儲存系統裝置1900和主機裝置之間，並且可以用於在儲存系統裝置1900和主機裝置之間傳輸資料。
主控制器1902被配置為將相應的半導體儲存裝置1911-1914連接到界面1901以進行資料傳輸。例如，主控制器1902被配置為分別向半導體儲存裝置1911-1914提供啟用/禁用訊號以啟動一個或多個半導體儲存裝置1911-1914以進行資料傳輸。
主控制器1902負責完成儲存系統裝置1900內的各種指令。例如，主控制器1902可以執行壞塊管理、錯誤檢查和糾正、垃圾收集等。在一些實施例中，主控制器1902使用處理器晶片來實施。在一些例示中，主控制器1902使用多個微控制單元（MCU）來實施。
本文描述的各種實施例提供了優於相關例示的若干優點。例如，在本發明中，可以形成階梯臺階觸點（SCT）以用作字元線觸點。可以通過施加例如包括氧化物沉積、蝕刻、鎢沉積、氧化物填充和鎢插塞形成的製程來形成SCT，以完成字元線觸點形成以及字元線觸點和字元線層之間的連接和隔離。SCT周圍的階梯臺階區域可以包括鎢板停止層，以防止背面DCH穿通階梯臺階區域。可以預先在GLS下方形成溝槽結構並填充氧化物以確保GLS溝洞部定位於矽基底中，或定位於底部多晶矽層（例如製程停止層149）下方但位於矽基底上方。背面多晶矽CMP可以停止在頂部多晶矽層和底部多晶矽層之間的氧化物層中，這可能有益於控制GLS犧牲多晶矽的去除。在本發明中，在GLS下形成氧化物溝槽結構可以很好地控制GLS溝洞部的定位，這有益於控制形成背GLS開口（從矽基底的背面開口）的製程窗口。此外，本發明提供的方法可以簡化3D NAND製程流程並降低製造成本。
以上概述了幾個實施例的特徵，以便本領域技術人員可以更好地理解本發明的各方面。本領域技術人員應當理解，他們可以容易地使用本發明作為設計或修改其他製程和結構的基礎以用於完成本文介紹的實施例的相同目的和/或實現相同優點。本領域技術人員也應該意識到，這樣的等同構造並不脫離本發明的精神和範圍，並且可以在本文中進行各種改動、替換和變更而不脫離本發明的精神和範圍。
100:裝置 101:基底 102:堆疊體 102a:第一表面 102b:第二表面 103:側部 104:堆疊體 105:頂部 106:第一介電質結構 107:底部 108a:絕緣層 108b:絕緣層 108g:絕緣層 109:通道層 110a:字元線層 110d:字元線層 110f:字元線層 111:通道層 112:第二介電質結構 112a:突起 113:填料 114:縫隙結構 115:間隔體 116:半導體層 116a:第一表面 116b:第二表面 117:側部 118a:通道結構 118b:通道結構 119:底部 120:第一觸點 121:填料 122:第二觸點 123:頂部 124:間隔體 125:頂部氧化物層 126a:蝕刻停止層 126b:蝕刻停止層 127:底部氧化物層 128:第一虛設通道結構 129:第一通道開口 129a:凹陷區域 130:第二虛設通道結構 131:第二通道開口 131a:凹陷區域 132:製程停止層 134:蓋層 134a:第一蓋層 134b:第二蓋層 135:隔離層 136:隔離層 136a:表面 137:隔離層 138:隔離層 139:製程停止層 140:第二接墊結構 141:第一接墊結構 142:第一介電質層 143:溝槽開口 144:第二介電質層 145:氧化物層 146:介電質結構 147:氧化物層 148a:犧牲層 148d:犧牲層 148f:犧牲層 149:製程停止層 150:高k層 152:阻障層 154:電荷俘獲層 156:穿隧層 158:通道觸點 160:通道隔離層 162:溝槽開口 164:犧牲縫隙結構 166:半導體層 168:半導體層 170:開口 172:縫隙開口 172a:側壁 172b:底部 174:空間 176:間隙 178:接觸開口 180:接觸開口 D1:距離 D2:距離 H1:溝洞部 H2:深度
與附圖一起閱讀時，可以從以下詳細描述中理解本發明的各方面。注意，根據行業中的標準實踐，各種特徵並未按比例繪製。事實上，為了討論的清晰，可以增大或減小各種特徵的尺寸。 圖1是根據本發明的例示性實施例的3D NAND記憶體裝置的剖面圖。 圖2-圖25是根據本發明的例示性實施例的製造3D NAND記憶體裝置的各個中間步驟的剖面圖。 圖26是根據本發明的例示性實施例的用於製造3D NAND記憶體裝置的製程的流程圖。 圖27是根據本發明的一些例示性實施例的儲存系統裝置的方塊圖。
100:裝置
102:堆疊體
102a:第一表面
102b:第二表面
103:側部
105:頂部
106:第一介電質結構
107:底部
108a:絕緣層
108g:絕緣層
109:通道層
110a:字元線層
110d:字元線層
110f:字元線層
111:通道層
112:第二介電質結構
112a:突起
113:填料
114:縫隙結構
115:間隔體
116:半導體層
116a:第一表面
116b:第二表面
117:側部
118a:通道結構
118b:通道結構
119:底部
120:第一觸點
121:填料
122:第二觸點
123:頂部
124:間隔體
125:頂部氧化物層
126a:蝕刻停止層
126b:蝕刻停止層
128:第一虛設通道結構
130:第二虛設通道結構
132:製程停止層
134a:第一蓋層
134b:第二蓋層
136:隔離層
140:第二接墊結構
141:第一接墊結構
142:第一介電質層
144:第二介電質層

Claims (28)

  1. 一種半導體裝置，包括： 具有一第一表面和與該第一表面相對的一第二表面的一堆疊體，該堆疊體包括處於該第一表面和該第二表面之間的多個字元線層和與該多個字元線層交替的多個絕緣層，該堆疊體還包括位於該絕緣層中的最低絕緣層和該第二表面之間的一製程停止層，該堆疊體沿具有X方向和垂直於該X方向的Y方向的X-Y平面延伸；以及 一縫隙結構，該縫隙結構在垂直於該X-Y平面的Z方向上穿越該第一表面和該第二表面之間的該堆疊體，該縫隙結構還沿著垂直於該X方向的Y-Z平面延伸； 其中在垂直於該Y方向的剖面中，在該縫隙結構與在該縫隙結構的兩側處的該製程停止層之間的距離均大於在該縫隙結構的任一側處的該字元線層與該縫隙結構之間的距離。
  2. 根據請求項1所述的半導體裝置，其中在該縫隙結構與該字元線層之間、該縫隙結構與該絕緣層之間、以及該縫隙結構與該製程停止層之間包括材料，並且該材料包括： 一第一介電質結構和一第二介電質結構，該第二介電質結構沿著該縫隙結構延伸，該第一介電質結構定位於最低的該字元線層下方，並且位在該縫隙結構與該製程停止層之間。
  3. 根據請求項2所述的半導體裝置，其中該第二介電質結構包括處於相鄰絕緣層之間並延伸到該字元線層中的相應字元線層的一突起。
  4. 根據請求項1所述的半導體裝置，還包括： 一半導體層，該半導體層定位於該製程停止層下方；以及 一通道結構，該通道結構在該Z方向上延伸穿過該字元線層和該絕緣層，並且進一步進入該半導體層。
  5. 根據請求項4所述的半導體裝置，其中，該通道結構還包括： 一阻障層，該阻障層沿著該通道結構的側壁設置，並且在該Z方向上處於該半導體層之上； 一電荷俘獲層，該電荷俘獲層沿著該阻障層設置，並且在該Z方向上處於該半導體層之上； 一穿隧層，該穿隧層沿著該電荷俘獲層設置，並且在該Z方向上處於該半導體層之上； 一通道層，該通道層沿著該穿隧層設置，並且在該Z方向上進一步延伸到該半導體層中； 一通道隔離層，該通道隔離層沿著該通道層定位，並且在該Z方向處於該半導體層之上；以及 一通道觸點，該通道觸點在該Z方向上定位於該通道隔離層之上，並與該通道層接觸。
  6. 根據請求項1所述的半導體裝置，還包括一第一觸點，該第一觸點在該Y方向上從該絕緣層中的最上絕緣層延伸以接觸該字元線層中的一個字元線層。
  7. 根據請求項6所述的半導體裝置，其中該第一觸點包括： 沿著該第一觸點的側壁並在該字元線層中的一個字元線層之上設置的一間隔體； 沿著該間隔體設置的一側部； 設置在該字元線層中的該一個字元線層之上並與該一個字元線層接觸的一底部； 沿著該側部並在該底部之上形成的一介電質填料，以及 設置在該介電質填料之上並與該側部接觸的一頂部。
  8. 根據請求項1所述的半導體裝置，還包括： 一第二觸點，從最上絕緣層延伸穿過該字元線層和該絕緣層，其中該第二觸點包括： 沿著該第二觸點的側壁設置，並與該字元線層和該絕緣層接觸的一間隔體； 沿著該間隔體設置的一側部， 處於該製程停止層之上的一底部， 沿著該側部並在該底部之上形成的一介電質填料，以及 設置在該介電質填料之上並與該側部接觸的一頂部。
  9. 根據請求項1所述的半導體裝置，還包括： 一蝕刻停止層，該蝕刻停止層被包括在該堆疊體中，並且在交替的該字元線層和該絕緣層之上；以及 一第一虛設通道結構，該第一虛設通道結構從該堆疊體的該第一表面延伸到該堆疊體中，並進一步穿過該字元線層和該絕緣層並與該蝕刻停止層接觸。
  10. 根據請求項1所述的半導體裝置，還包括一第二虛設通道結構，該第二虛設通道結構從該堆疊體的該第一表面延伸到該堆疊體中，並與該第一觸點接觸。
  11. 根據請求項1所述的半導體裝置，還包括： 一蓋層，該蓋層設置在該堆疊體的該第一表面之上並與該堆疊體接觸；以及 定位於該製程停止層與該蓋層之間的該堆疊體的一隔離層，該縫隙結構進一步延伸穿過該隔離層並進入該蓋層。
  12. 根據請求項11所述的半導體裝置，還包括： 一第一接墊結構，該第一接墊結構延伸穿過該蓋層並與定位於該製程停止層下方的半導體層的第一表面接觸；以及 一第二接墊結構，該第二接墊結構延伸穿過該蓋層並與該第二觸點的該底部接觸。
  13. 一種製造半導體裝置的方法，包括： 在一基底之上形成交替的多個隔離層和製程停止層的一第一堆疊體，該製程停止層包括在該基底上方的一底部停止層和在該底部停止層上方的一頂部停止層，該隔離層中的一第一隔離層定位於該基底和該底部停止層之間，並且該隔離層中的一第二隔離層定位於該底部停止層和該頂部停止層之間，該第一堆疊體沿著具有X方向和垂直於該X方向的Y方向的X-Y平面延伸； 形成在垂直於該X-Y平面的Z方向上從該第一堆疊體上方延伸到該第一堆疊體中的一第一介電質結構； 在該第一堆疊體之上形成交替的多個犧牲層和絕緣層的一第二堆疊體；以及 形成一縫隙結構，該縫隙結構在該Z方向上延伸穿過該第二堆疊體，並進入該第一介電質結構。
  14. 根據請求項13所述的方法，其中該第一介電質結構延伸到該第一堆疊體和該基底中，或者該第一介電質結構延伸到該第一堆疊體中並且至少穿過該頂部停止層。
  15. 根據請求項13所述的方法，其中該縫隙結構延伸到該基底中或至少延伸穿過該頂部停止層。
  16. 根據請求項13所述的方法，其中該縫隙結構是犧牲縫隙結構，並且該方法還包括： 去除該基底、該第一隔離層和該底部停止層，以暴露該縫隙結構的底部；以及 （i）替換該犧牲縫隙結構以形成替換縫隙結構，以及（ii）用導電材料替換該犧牲層以形成字元線層。
  17. 根據請求項13所述的方法，還包括形成延伸穿過該第二堆疊體並進一步進入該基底的一通道結構。
  18. 根據請求項17所述的方法，其中形成該通道結構還包括： 形成一通道開口，該通道開口包括延伸穿過該第二堆疊體和該第一堆疊體的側壁以及延伸到該基底中的底部； 將該底部停止層和該頂部停止層的被該通道開口的該側壁暴露的部分氧化，以形成沿著平行於該基底的水平方向延伸到該通道開口中的底部氧化物層和頂部氧化物層； 沿著該側壁並且在該通道開口的該底部之上形成一阻障層； 在該阻障層之上形成一電荷俘獲層； 在該電荷俘獲層之上形成一穿隧層； 在該穿隧層之上形成一通道層； 在該通道層之上形成一通道隔離層；以及 在該通道隔離層之上形成與該通道層接觸的一通道觸點。
  19. 根據請求項13所述的方法，還包括： 形成從該絕緣層中的最上絕緣層延伸並進入該第二堆疊體以接觸該犧牲層中的一個犧牲層的第一觸點； 形成從該最上絕緣層延伸並穿過該第二堆疊體的第二觸點，使得該第二觸點與該頂部停止層接觸；以及 在該第二堆疊體之上形成一第三堆疊體的一第一介電質層，以及在該第一介電質層中形成一蝕刻停止層。
  20. 根據請求項13所述的方法，其中形成該縫隙結構還包括： 形成一溝槽開口，該溝槽開口延伸穿過形成在該第二堆疊體之上的一第三堆疊體、該第二堆疊體，並進入或穿越該第一介電質結構；以及 用犧牲半導體材料填充該溝槽開口以形成該縫隙結構。
  21. 根據請求項18所述的方法，還包括： 去除該基底和該通道結構的定位於該基底中的部分； 去除該底部氧化物層、該第一隔離層以及該第一介電質結構的處於該第一隔離層下方的部分； 去除被該底部氧化物層和該第一隔離層包圍的該阻障層、該電荷俘獲層和該穿隧層； 形成與該底部停止層、該縫隙結構和該通道結構接觸的一半導體層；以及 去除該半導體層的一部分、該底部停止層、以及該第二隔離層的一部分，該半導體層的剩餘部分與該通道結構、該頂部停止層和該第二隔離層接觸。
  22. 根據請求項19所述的方法，還包括： 形成從該第二隔離層延伸並穿過該第一堆疊體和該第二堆疊體以接觸該蝕刻停止層的一第一虛設通道結構；以及 形成從該第二隔離層延伸穿過該第一堆疊體，並進一步進入該第二堆疊體以接觸該第一觸點的一第二虛設通道結構，一第一蓋層被形成為與該第二隔離層接觸。
  23. 根據請求項16所述的方法，其中（i）替換該犧牲縫隙結構以形成該替換縫隙結構以及（ii）用該導電材料替換該犧牲層以形成該字元線層還包括： 形成與該第二隔離層接觸的一第一蓋層； 在該第二堆疊體之上形成一第三堆疊體，該第三堆疊體包括一第一介電質層和一第二介電質層； 通過蝕刻製程去除該犧牲縫隙結構以形成一縫隙開口，該縫隙開口具有從該第一蓋層延伸穿過該第一介電質結構和該第二堆疊體的側壁，並且該縫隙開口具有延伸到該第三堆疊體中以暴露該第三堆疊體的該第二介電質層的底部； 蝕刻該犧牲層，使得在該絕緣層之間形成空間； 用該導電材料填充該空間以形成該字元線層，使得該字元線層和該絕緣層交替佈置； 沿著該縫隙開口的側壁並在該縫隙開口的該底部之上形成一第二介電質結構；以及 在該縫隙開口中的該第二介電質結構之上沉積材料以形成該替換縫隙結構。
  24. 根據請求項23所述的方法，還包括： 形成與該第一蓋層接觸的一第二蓋層； 形成延伸穿過該第一蓋層和該第二蓋層以接觸與通道結構接觸的一半導體層的第一接墊結構；以及 形成延伸穿過該第一蓋層和該第二蓋層以及該第二隔離層以接觸一第二觸點的第二接墊結構。
  25. 根據請求項24所述的方法，其中： 該第一介電質結構被該絕緣層中的最低絕緣層包圍，並且與該字元線層中的最低字元線層接觸； 該第二介電質結構延伸穿過該第一蓋層、該第一介電質結構以及該字元線層和該絕緣層； 其中該第二介電質結構還包括在平行於該字元線層的水平方向上延伸到該字元線層並與該字元線層接觸的突起。
  26. 一種儲存系統裝置，包括： 一儲存裝置及一與該儲存裝置耦接的控制電路設備； 其中該儲存裝置包括： 具有一第一表面和與該第一表面相對的一第二表面的一堆疊體，該堆疊體包括處於該第一表面和該第二表面之間的多個字元線層和與該字元線層交替的多個絕緣層，該堆疊體還包括位於該絕緣層中的最低絕緣層和該第二表面之間的一製程停止層，該堆疊體沿具有垂直於Z方向的X方向和Y方向的X-Y平面延伸；以及 一縫隙結構，其在垂直於該X-Y平面的Z方向上穿越該第一表面和該第二表面之間的該堆疊體，該縫隙結構還沿著垂直於該X方向的Y-Z平面延伸； 其中在垂直於該Y方向的剖面中，在該縫隙結構與在該縫隙結構的兩側處的該製程停止層之間的距離均大於在該縫隙結構的任一側處的該字元線層與該縫隙結構之間的距離。
  27. 根據請求項26所述的儲存系統裝置，其中在該縫隙結構與該字元線層之間、該縫隙結構與該絕緣層之間、以及該縫隙結構與該製程停止層之間包括材料，並且該材料包括： 一第一介電質結構和一第二介電質結構，該第二介電質結構沿著該縫隙結構延伸，該第一介電質結構定位於該字元線層中的最低字元線層下方，並且位在該縫隙結構與該製程停止層之間。
  28. 根據請求項27所述的儲存系統裝置，其中該第二介電質結構包括在相鄰絕緣層之間並且延伸到該字元線層中的相應字元線層的突起。
TW111149851A 2022-07-05 2022-12-25 三維nand記憶體裝置及其形成方法 TW202404048A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/857,264 US20240015974A1 (en) 2022-07-05 2022-07-05 Three-dimensional nand memory device and method of forming the same
US17/857,264 2022-07-05

Publications (1)

Publication Number Publication Date
TW202404048A true TW202404048A (zh) 2024-01-16

Family

ID=89431137

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111149851A TW202404048A (zh) 2022-07-05 2022-12-25 三維nand記憶體裝置及其形成方法

Country Status (3)

Country Link
US (1) US20240015974A1 (zh)
CN (1) CN117410271A (zh)
TW (1) TW202404048A (zh)

Also Published As

Publication number Publication date
US20240015974A1 (en) 2024-01-11
CN117410271A (zh) 2024-01-16

Similar Documents

Publication Publication Date Title
US10957648B2 (en) Three-dimensional memory device containing contact via structure extending through source contact layer and dielectric spacer assembly
US10957705B2 (en) Three-dimensional memory devices having a multi-stack bonded structure using a logic die and multiple three-dimensional memory dies and method of making the same
US10879264B1 (en) Three-dimensional memory device containing through-array contact via structures between dielectric barrier walls and methods of making the same
US11114459B2 (en) Three-dimensional memory device containing width-modulated connection strips and methods of forming the same
US10872857B1 (en) Three-dimensional memory device containing through-array contact via structures between dielectric barrier walls and methods of making the same
US11189637B2 (en) Three-dimensional memory array including self-aligned dielectric pillar structures and methods of making the same
US11069707B2 (en) Variable die size memory device and methods of manufacturing the same
US11121153B1 (en) Three-dimensional memory devices containing structures for controlling gate-induced drain leakage current and method of making the same
US20220051979A1 (en) Three-dimensional memory device with dielectric isolated via structures and methods of making the same
TW201721843A (zh) 非揮發性半導體記憶裝置及其製造方法
US11282783B2 (en) Three-dimensional memory device with via structures surrounded by perforated dielectric moat structure and methods of making the same
US11404427B2 (en) Three-dimensional memory device including multi-tier moat isolation structures and methods of making the same
US11127759B2 (en) Three-dimensional memory devices containing structures for controlling gate-induced drain leakage current and method of making the same
JP2021536136A (ja) 新規な３ｄ ｎａｎｄメモリデバイス及びその形成方法
US20210210503A1 (en) Three-dimensional memory device with dielectric isolated via structures and methods of making the same
US11756877B2 (en) Three-dimensional memory device with via structures surrounded by perforated dielectric moat structure and methods of making the same
US11393757B2 (en) Three-dimensional memory device containing oxidation-resistant contact structures and methods of making the same
US20210358936A1 (en) Three-dimensional memory device containing auxiliary support pillar structures and method of making the same
KR20210091274A (ko) 유전체 배리어 벽들 사이의 스루-어레이 접촉 비아 구조물을 포함하는 3차원 메모리 디바이스 및 그 제조 방법
US11997850B2 (en) Three-dimensional memory device with staircase etch stop structures and methods for forming the same
US20230038557A1 (en) Three-dimensional memory device with separated contact regions and methods for forming the same
TW202404048A (zh) 三維nand記憶體裝置及其形成方法
US11973026B2 (en) Three-dimensional memory device including stairless word line contact structures and method of making the same
TWI817369B (zh) 三維and快閃記憶體元件及其製造方法
US11996153B2 (en) Three-dimensional memory device with separated contact regions and methods for forming the same