TW202403096A - 半導體設備的製程腔室、半導體設備及半導體製程方法 - Google Patents

半導體設備的製程腔室、半導體設備及半導體製程方法 Download PDF

Info

Publication number
TW202403096A
TW202403096A TW112122536A TW112122536A TW202403096A TW 202403096 A TW202403096 A TW 202403096A TW 112122536 A TW112122536 A TW 112122536A TW 112122536 A TW112122536 A TW 112122536A TW 202403096 A TW202403096 A TW 202403096A
Authority
TW
Taiwan
Prior art keywords
cavity
bottom wall
sealing
carrier
semiconductor
Prior art date
Application number
TW112122536A
Other languages
English (en)
Inventor
趙雷超
高天
沈宇鑫
趙聯波
波 鄭
Original Assignee
大陸商北京北方華創微電子裝備有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商北京北方華創微電子裝備有限公司 filed Critical 大陸商北京北方華創微電子裝備有限公司
Publication of TW202403096A publication Critical patent/TW202403096A/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45544Atomic layer deposition [ALD] characterized by the apparatus
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一種半導體設備的製程腔室、半導體設備及半導體製程方法,製程腔室包括第一腔體和承載件,第一腔體的底壁設置有開口,承載件可相對於第一腔體的底壁升降,以在上升至製程位置時能夠配合第一腔體形成半導體製程的製程環境,承載件包括承載部和密封部,承載部的上表面用於承載晶圓,且在製程位置,承載部的外周面與第一腔體的底壁的內周面之間具有間距,密封部環繞承載部呈環狀設置,且密封部的上表面低於承載部的上表面,密封部的上表面與第一腔體的 底壁的下表面接觸密封。

Description

半導體設備的製程腔室、半導體設備及半導體製程方法
本發明涉及半導體設備技術領域,具體地,涉及一種半導體設備的製程腔室、半導體設備及半導體製程方法。
隨著半導體元器件特徵尺寸的縮小,半導體元器件中的薄膜的厚度也隨之減小。原子層沉積製程是一種以單原子層逐層沉積至目標膜厚的薄膜沉積製程,其能夠沉積厚度較薄的薄膜。但原子層沉積製程所使用的反應物(例如,固態鉿)對於溫度極其敏感,若反應物遇冷,則可能會出現反應物不易吹掃甚至冷凝的情況。
現有的一種原子層沉積設備的製程腔室包括外腔體、內腔體和基座,其中,內腔體設置在外腔體內,基座可升降地設置在外腔體內,晶圓可以承載於基座的上表面上,內腔體作為反應腔,為原子層沉積製程提供高溫環境,防止原子層沉積製程的反應物冷凝,從而能夠解決原子層沉積製程的反應物遇冷的問題。外腔體作為保護腔,其外壁具有冷卻結構,防止人員燙傷。
但是,在進行原子層沉積製程的過程中,基座的上表面會與內腔體的底壁接觸,基座的上表面與內腔體的底壁的內周面的相鄰處會沉積有連續的薄膜,而在原子層沉積製程結束後,基座下降,基座的上表面會與內腔體的底壁分離,此時,沉積在基座的上表面與內腔體的底壁的內周面相鄰處的連續的薄膜會發生斷裂,並且,在原子層沉積製程開始前,基座的上表面與內腔體的底壁的下表面接觸時,可能會擠壓到沉積在基座的上表面的薄膜,因此,在原子層沉積製程前後發生的薄膜斷裂和薄膜被擠壓,極易產生顆粒進入內腔體污染晶圓,影響半導體元器件的性能。
本發明旨在至少解決現有技術中存在的技術問題之一,提出了一種半導體設備的製程腔室、半導體設備及半導體製程方法,其能夠降低晶圓受到顆粒污染的程度及可能性,從而能夠改善半導體元器件的性能。
為實現本發明的目的而提供一種半導體設備的製程腔室,包括第一腔體和承載件,該第一腔體的底壁設置有開口,該承載件可相對於該第一腔體的底壁升降,以在上升至製程位置時能夠配合該第一腔體形成半導體製程的製程環境,該承載件包括承載部和密封部,該承載部的上表面用於承載晶圓,且在該製程位置,該承載部的外周面與該第一腔體的底壁的內周面之間具有間距,該密封部環繞該承載部呈環狀設置,且該密封部的上表面低於該承載部的上表面,該密封部的上表面與該第一腔體的底壁的下表面接觸密封。
可選的,該密封部的上表面與該第一腔體的底壁的下表面之間設置有密封結構,該密封結構包括多個第一凸部和多個第二凸部,多個該第一凸部設置在該密封部的上表面,多個該第二凸部設置在該第一腔體的底壁的下表面,各該第一凸部均沿該密封部的周向呈環狀設置,各該第二凸部均沿該第一腔體的底壁的下表面的周向呈環狀設置,多個該第一凸部和多個該第二凸部交替間隔環繞設置;該密封部的上表面與該第一腔體的底壁的下表面之間通過位於最外側的一個該第一凸部或該第二凸部接觸密封。
可選的,沿遠離該承載部的外周面的方向,多個該第一凸部的高度和多個該第二凸部的高度均逐漸增加。
可選的,相鄰的該第一凸部和該第二凸部之間的間距大於或等於該承載部的外周面與該第一腔體的底壁的內周面之間的間距。
可選的,沿遠離該承載部的外周面的方向,相鄰的該第一凸部和該第二凸部之間的間距逐漸減小。
可選的,除設置於最外側的該第一凸部或該第二凸部之外,其餘的該第一凸部和該第二凸部均朝遠離該承載部的外周面的方向傾斜。
可選的,該密封部的厚度為該承載部的厚度的2/3。
可選的,該製程腔室還包括第二腔體,該第一腔體和該承載件設置在該第二腔體內。
本發明還提供一種半導體設備,包括如本發明提供的該製程腔室。
本發明還提供一種半導體製程方法,採用如本發明提供的該製程腔室,包括以下步驟:下降該承載件,使該密封部的上表面與該第一腔體的底壁的下表面之間形成有供吹掃氣體流過的間隙;向該第一腔體內輸送吹掃氣體,並使該第一腔體內的氣壓大於該第一腔體外的氣壓,以使該吹掃氣體能夠吹掃該承載件的上表面,並從該間隙流過。
本發明具有以下有益效果:
本發明提供的半導體設備的製程腔室,通過使承載件包括承載部和環繞承載部呈環狀設置的密封部,可以借助承載部的上表面承載晶圓,而借助密封部的上表面與第一腔體的底壁的下表面接觸密封,通過在製程位置,使承載部的外周面與第一腔體的底壁的內周面之間具有間距,並使密封部的上表面低於承載部的上表面,可以使得承載件與第一腔體的相鄰處位於晶圓的下方,且在水準方向上與晶圓之間具有間距,這樣在半導體製程中,沉積在承載件與第一腔體的相鄰處的薄膜與晶圓之間具有間距,以使得該薄膜能夠遠離承載部上的晶圓,從而能夠降低由薄膜產生的顆粒擴散至晶圓上的數量及可能性,繼而能夠降低晶圓受到顆粒污染的程度及可能性,進而能夠改善半導體元器件的性能。
本發明提供的半導體設備,借助本發明提供的半導體設備的製程腔室,能夠降低晶圓受到顆粒污染的程度及可能性,從而能夠改善半導體元器件的性能。
本發明提供的半導體製程方法,通過下降承載件,使密封部的上表面與第一腔體的底壁的下表面之間形成有供吹掃氣體流過的間隙,並通過向第一腔體內輸送吹掃氣體,並使第一腔體內的氣壓大於第一腔體外的氣壓,以使吹掃氣體能夠吹掃承載件的上表面,並從供吹掃的間隙流過,可以將沉積在承載件與第一腔體的相鄰處的薄膜產生並附著在承載件的上表面的顆粒吹掃至第一腔體外,降低附著在承載件的上表面的顆粒的數量,從而能夠降低晶圓受到顆粒污染的程度及可能性,進而能夠改善半導體元器件的性能,並且,通過使第一腔體內的氣壓大於第一腔體外的氣壓,可以使第一腔體內的氣流具有更強的衝擊力,提高吹掃效果。
以下揭露提供用於實施本揭露之不同構件之許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然,此等僅為實例且非意欲限制。舉例而言,在以下描述中之一第一構件形成於一第二構件上方或上可包含其中該第一構件及該第二構件經形成為直接接觸之實施例,且亦可包含其中額外構件可形成在該第一構件與該第二構件之間,使得該第一構件及該第二構件可不直接接觸之實施例。另外,本揭露可在各個實例中重複參考數字及/或字母。此重複出於簡化及清楚之目的且本身不指示所論述之各個實施例及/或組態之間的關係。
此外,為便於描述,諸如「下面」、「下方」、「下」、「上方」、「上」及類似者之空間相對術語可在本文中用於描述一個元件或構件與另一(些)元件或構件之關係,如圖中圖解說明。空間相對術語意欲涵蓋除在圖中描繪之定向以外之使用或操作中之裝置之不同定向。設備可以其他方式定向(旋轉90度或按其他定向)且因此可同樣解釋本文中使用之空間相對描述詞。
儘管陳述本揭露之寬泛範疇之數值範圍及參數係近似值,然儘可能精確地報告特定實例中陳述之數值。然而,任何數值固有地含有必然由於見於各自測試量測中之標準偏差所致之某些誤差。再者,如本文中使用,術語「大約」通常意謂在一給定值或範圍之10%、5%、1%或0.5%內。替代地,術語「大約」意謂在由此項技術之一般技術者考量時處於平均值之一可接受標準誤差內。除在操作/工作實例中以外,或除非以其他方式明確指定,否則諸如針對本文中揭露之材料之數量、時間之持續時間、溫度、操作條件、數量之比率及其類似者之全部數值範圍、數量、值及百分比應被理解為在全部例項中由術語「大約」修飾。相應地,除非相反地指示,否則本揭露及隨附發明申請專利範圍中陳述之數值參數係可根據需要變化之近似值。至少,應至少鑑於所報告有效數位之數目且藉由應用普通捨入技術解釋各數值參數。範圍可在本文中表達為從一個端點至另一端點或在兩個端點之間。本文中揭露之全部範圍包含端點,除非另有指定。
如圖1-圖8所示,本發明實施例提供一種半導體設備的製程腔室,包括第一腔體1和承載件2,第一腔體1的底壁設置有開口,承載件2可相對於第一腔體1的底壁升降,以在上升至製程位置時能夠配合第一腔體1形成半導體製程的製程環境。該製程位置即為對承載件2上的晶圓7進行半導體製程的位置。承載件2包括承載部21和密封部22,承載部21的上表面211用於承載晶圓7,且在上述製程位置,承載部21的外周面212與第一腔體1的底壁11的內周面13之間具有間距,密封部22環繞承載部21呈環狀設置,且密封部22的上表面221低於承載部21的上表面211,密封部22的上表面221與第一腔體1的底壁11的下表面12接觸密封。
本發明實施例提供的半導體設備的製程腔室,通過使承載件2包括承載部21和環繞承載部21呈環狀設置的密封部22,可以借助承載部21的上表面211承載晶圓7,而借助密封部22的上表面221與第一腔體1的底壁11的下表面12接觸密封,通過在製程位置,使承載部21的外周面與第一腔體1的底壁的內周面之間具有間距,並使密封部22的上表面221低於承載部21的上表面211,可以使得承載件2與第一腔體1的相鄰處在豎直方向上位於晶圓7的下方,且在水準方向上與晶圓7之間具有間距,這樣在半導體製程中,沉積在承載件2與第一腔體1的相鄰處的薄膜8與晶圓之間具有間距,以使得沉積在承載件2與第一腔體1的相鄰處的薄膜8能夠遠離晶圓7,從而能夠降低由該處薄膜8產生的顆粒擴散至晶圓7上的數量及可能性,繼而能夠降低晶圓7受到顆粒污染的程度及可能性,進而能夠改善半導體元器件的性能。
圖2為相關技術中半導體設備的製程腔室的密封部與第一腔體的底壁未設置有第一凸部和第二凸部的結構示意圖。如圖2所示,承載件包括承載部021和密封部022,承載部021的上表面0211用於承載晶圓7。在半導體製程中,反應產生的薄膜8不僅會沉積在承載於承載部021的上表面0211上的晶圓7上,還會沉積在密封部022的上表面0221,以及製程腔室的第一腔體的底壁011的內周面013,並且,沉積在密封部022的上表面0221的薄膜8和沉積底壁011的內周面013的薄膜8會是連續的,這樣當半導體製程結束後,承載部021承載晶圓7下降,密封部022的上表面0221與底壁011的下表面分離時,沉積在密封部022的上表面0221和底壁011的內周面013的連續的薄膜8會發生斷裂產生顆粒,對承載於承載部021的上表面0211上的晶圓7造成污染,並且,當半導體製程開始前,承載部021承載晶圓7上升,密封部022的上表面0221與底壁011的下表面接觸時,沉積在密封部022的上表面0221的薄膜8可能會受到底壁11的下表面的擠壓產生顆粒,對承載於承載部021的上表面0211上的晶圓7造成污染。
為了解決上述問題,本發明實施例提供的半導體設備的製程腔室中,當承載件2上升至製程位置,此時密封部22的上表面221低於承載部21的上表面211,並且,承載部21的外周面212與第一腔體1的底壁11的內周面13之間具有間距,在進行半導體製程時,當沉積在密封部22的上表面221和第一腔體1的底壁11的內周面13的連續的薄膜8發生斷裂產生顆粒,或者當沉積在密封部22的上表面221的薄膜8受到第一腔體1的底壁11的下表面12的擠壓產生顆粒時,由薄膜8產生的顆粒會低於承載部21的上表面211,並與承載部21的外周面212之間具有間距,使得由薄膜8產生的顆粒能夠遠離承載於承載部21的上表面211的晶圓7,從而能夠降低由薄膜8產生的顆粒擴散至承載於承載部21的上表面211上的晶圓7上的數量及可能性,繼而能夠降低晶圓7受到顆粒污染的程度及可能性,進而能夠改善半導體元器件的性能。
在本發明一優選實施例中,密封部22的厚度可以為承載部21的厚度的2/3。這樣可以使密封部22具有足夠的強度,以保證其在與第一腔體1的底壁11接觸密封時不產生變形。
在實際應用中,可以通過將第一腔體1的底壁11的厚度增加1/3的承載部21的厚度,來使第一腔體1的底壁11的下表面12能夠與密封部22的上表面221配合接觸密封。
在本發明一優選實施例中,承載部21的外周面212與第一腔體1的底壁11的內周面13之間的間距範圍可以為0.5mm-3mm。這樣可以避免承載件2上升,並與第一腔體1的底壁11接觸密封時,承載部21與第一腔體1的底壁11發生碰撞。
可選的,承載部21的外周面212與第一腔體1的底壁11的內周面13之間的間距可以為1mm。
如圖3-圖8所示,在本發明一優選實施例中,密封部22的上表面221與第一腔體1的底壁11的下表面12之間可以設置有密封結構,密封部22的上表面221與第一腔體1的底壁11的下表面12通過密封結構接觸密封,密封結構用於使密封部22的上表面221與第一腔體1的底壁11的下表面12之間具有間隙;密封結構包括多個第一凸部3和多個第二凸部4,多個第一凸部3設置在密封部22的上表面221上,多個第二凸部4可以設置在第一腔體1的底壁11的下表面12,各第一凸部3均沿密封部22的周向呈環狀設置,各第二凸部4均沿第一腔體1的底壁11的下表面12的周向呈環狀設置,多個第一凸部3和多個第二凸部4交替間隔環繞設置;密封部22的上表面221與第一腔體1的底壁11的下表面12之間通過位於最外側的一個第一凸部3或第二凸部4接觸密封。
也就是說,在本發明一優選實施例中,密封部22的上表面221與第一腔體1的底壁11的下表面不是直接接觸密封,而是通過密封結構接觸密封,即,通過環繞設置在最外側的一個第一凸部3或第二凸部4接觸密封。
並且,在遠離承載部21的外周面212的方向上,最遠離承載部21的外周面212的一個第一凸部3或第二凸部4的高度,大於其餘的第一凸部3和第二凸部4的高度,這樣當密封部22的上表面221與第一腔體1的底壁11的下表面12逐漸靠近時,密封部22的上表面221與第一腔體1的底壁11的下表面12之間就可以通過位於最外側的一個第一凸部3或第二凸部4接觸密封,且最外側的一個第一凸部3或第二凸部4能夠使密封部22的上表面221與第一腔體1的底壁11的下表面12之間具有間隙。
如圖3-圖8所示,以密封部22的上表面221與第一腔體1的底壁11的下表面12之間通過位於最外側的一個第一凸部3接觸密封為例進行說明,當承載件2上升時,多個第一凸部3中位於最外側的一個第一凸部3的頂面會與第一腔體1的底壁11的下表面12接觸密封,即,密封部22的上表面221是與第一腔體1的底壁11的下表面12通過環繞設置於最外側的一個第一凸部3接觸密封,並使得密封部22的上表面221與第一腔體1的底壁11的下表面12之間能夠具有間隙。
但是,密封部22的上表面221與第一腔體1的底壁11的下表面12之間也可以通過位於最外側的一個第二凸部4接觸密封,在這種情況下,當承載件2上升時,多個第二凸部4中位於最外側的一個第二凸部4的底面會與密封部22的上表面221接觸密封,即,第一腔體1的底壁11的下表面12是與密封部22的上表面221通過環繞設置於最外側的一個第二凸部4接觸密封,並使得第一腔體1的底壁11的下表面12與密封部22的上表面221之間能夠具有間隙。
而相對於最外側的一個第一凸部3或第二凸部4靠近承載部21的外周面212的第一凸部3的頂面會與第一腔體1的底壁11的下表面12之間具有間隙,相對於最外側的一個第一凸部3或第二凸部4靠近承載部21的外周面212的第二凸部4的底面會與密封部22的上表面221之間具有間隙,從而在密封部22的上表面221與第一腔體1的底壁11的下表面12之間形成流道6。
這樣在半導體製程中反應產生的物質可以在第一腔體1內的氣流的作用下經過該流道6被帶到位於最外側的一個第一凸部3或第二凸部4處,從而一方面可以減少半導體製程中反應產生的物質在密封部22的上表面221沉積的薄膜8,以及減少半導體製程中反應產生的物質在第一腔體1的底壁11的內周面13沉積的薄膜8,並使得半導體製程中反應產生的物質會在更加遠離承載部21的位於最外側的第一凸部3處沉積薄膜8,並且,使得沉積在密封部22的上表面221的薄膜8,與沉積在第一腔體1的底壁11的內周面13的薄膜8不會連續,繼而能夠避免在密封部22的上表面221和第一腔體1的呈環狀的底壁11的內周面13的連續的薄膜8發生斷裂的情況,並且,能夠避免沉積在密封部22的上表面221的薄膜8受到第一腔體1的底壁11的擠壓,進而能夠減少薄膜8產生的顆粒,進一步降低晶圓7受到顆粒污染的程度及可能性,能夠進一步改善半導體元器件的性能。
另一方面,相對於位於最外側的一個第一凸部3或第二凸部4靠近承載部21的第一凸部3和第二凸部4,還可以阻擋由沉積在最外側的一個第一凸部3或第二凸部4處的薄膜8產生的顆粒向靠近承載部21的方向擴散,從而能夠進一步降低顆粒擴散至承載於承載部21上的晶圓7上的數量及可能性,繼而能夠進一步降低晶圓7受到顆粒污染的程度及可能性,進而能夠進一步改善半導體元器件的性能。
如圖3-圖8所示,在本發明一優選實施例中,沿遠離承載部21的外周面212的方向,多個第一凸部3的高度和多個第二凸部4的高度均逐漸增加。
也就是說,在遠離承載部21的外周面212的方向上,多個第一凸部3的高度逐漸增加,且多個第二凸部4的高度逐漸增加,環繞設置的多個第一凸部3中,最靠近承載部21的外周面212的一個第一凸部3的高度最低,最遠離承載部21的外周面212的一個第一凸部3的高度最高,環繞設置的多個第二凸部4中,最靠近承載部21的外周面212的一個第二凸部4的高度最低,最遠離承載部21的外周面212的一個第二凸部4的高度最高,且位於最外側的一個第一凸部3的高度高於相對於其靠近承載部21的外周面212的第二凸部4的高度。
在本發明一優選實施例中,相鄰的第一凸部3和第二凸部4之間的間距可以大於或等於承載部21的外周面212與第一腔體1的底壁11的內周面13之間的間距。
這樣可以避免承載件2上升與第一腔體1的底壁11接觸密封時,相鄰的第一凸部3和第二凸部4發生碰撞。
在本發明一優選實施例中,沿遠離承載部21的外周面212的方向,相鄰的兩個第一凸部3和第二凸部4之間的間距可以逐漸減小。
也就是說,在靠近承載部21的外周面212的方向上,相鄰的兩個第一凸部3和第二凸部4之間的間距可以逐漸增大。這樣一方面可以使半導體製程中反應產生的物質能夠更容易的經過由第一凸部3和第二凸部4形成的流道6,另一方可以使第一凸部3和第二凸部4能夠更有效的阻擋由沉積在位於最外側的第一凸部3處的薄膜8產生的顆粒向靠近承載部21的方向擴散,從而能夠進一步降低晶圓7受到顆粒污染的程度及可能性,進而能夠進一步改善半導體元器件的性能。
可選的,環繞設置於最外側的一個第一凸部3的外徑可以等於密封部22的外徑。
這樣可以最大程度的使環繞設置於最外側的一個第一凸部3遠離承載部21,從而能夠使沉積在位於最外側的一個第一凸部3處的薄膜8能夠最大程度的遠離承載部21,繼而能夠進一步降低晶圓7受到顆粒污染的程度及可能性,進而能夠進一步改善半導體元器件的性能。
如圖8所示,在本發明一優選實施例中,除環繞設置於最外側的一個第一凸部3或第二凸部4之外,其餘的第一凸部3和第二凸部4均朝遠離承載部21的外周面212的方向傾斜。
也就是說,除環繞設置於最外側的一個第一凸部3或第二凸部4之外,其餘的第一凸部3和第二凸部4均朝氣流由第一腔體1內向第一腔體1外流動的方向傾斜。這樣一方面可以使半導體製程中反應產生的物質能夠更容易在氣流的作用下經過由第一凸部3和第二凸部4形成的流道6,另一方可以使第一凸部3和第二凸部4能夠更有效的阻擋由沉積在位於最外側的第一凸部3處的薄膜8產生的顆粒向靠近承載部21的方向擴散,從而能夠進一步降低晶圓7受到顆粒污染的程度及可能性,進而能夠進一步改善半導體元器件的性能。
如圖1所示,在本發明一優選實施例中,製程腔室可以還包括第二腔體5,第一腔體1和承載件2設置在第二腔體5內。
在原子層沉積設備中,第一腔體1可以作為反應腔,為原子層沉積製程提供高溫環境,防止原子層沉積製程的反應物冷凝,第二腔體5可以作為保護腔,其外壁可以具有冷卻結構,防止燙傷,從而能夠解決原子層沉積製程的反應物遇冷的問題。
如圖1-圖4及圖6-圖8所示,可選的,承載部21的上表面211的邊緣可以設置有限位件101,限位件101沿承載部21的周向呈環狀,用於對承載於承載部21的上表面211上的晶圓7的位置進行限制。
如圖1所示,可選的,製程腔室可以還包括進氣部件102、第一進氣管103、第二進氣管104、第三進氣管105、第一進氣支管106、第一出氣支管107、第二進氣支管108、第二出氣支管109、第一抽氣管110、第二抽氣管111、第一氣源112、第二氣源113、抽氣部件114、第一加熱件124和第二加熱件125。
其中,進氣部件102設置在第一腔體1的頂壁上,第一進氣管103的一端可以與進氣部件102連通,另一端可以與吹掃氣源(圖中未示出)連通,第二進氣管104的一端可以與進氣部件102連通,另一端可以與吹掃氣源連通,第一進氣支管106的一端可以與第一進氣管103連通,另一端可以與第一氣源112的進氣端連通,第一出氣支管107的一端可以與第一進氣管103連通,另一端可以與第一氣源112的出氣端連通,且第一出氣支管107與第一進氣管103的連通處相對於第一進氣支管106與第一進氣管103的連通處靠近進氣部件102,第一進氣管103上可以設置有第一通斷閥115,且第一通斷閥115位於第一進氣支管106與第一進氣管103的連通處與第一出氣支管107與第一進氣管103的連通處之間,第一進氣支管106上可以設置有第一進氣閥116,第一出氣支管107上可以設置有第一出氣閥117,第一氣源112可以提供第一反應物(例如金屬前驅體固態鉿),吹掃氣源可以提供吹掃氣體(氮氣或惰性氣體)。
第一通斷閥115用於控制第一進氣管103的通斷,第一進氣閥116用於控制第一進氣支管106的通斷,第一出氣閥117用於控制第一出氣管的通斷,當第一進氣管103處於連通狀態,第一進氣支管106處於斷開狀態,第一出氣管處於斷開狀態,第一進氣管103可以將吹掃氣源提供的吹掃氣體輸送向進氣部件102,吹掃氣體經過進氣部件102可以進入第一腔體1內,對第一腔體1內進行吹掃。當第一進氣管103處於斷開狀態,第一進氣支管106處於連通狀態,第一出氣管處於連通狀態,吹掃氣源提供的吹掃氣體可以依次經過第一進氣管103和第一進氣支管106進入第一氣源112,從而可以攜帶第一氣源112提供的第一反應物依次經過第一出氣管和第一進氣管103進入進氣部件102,之後經過進氣部件102進入第一腔體1內,在第一腔體1內進行半導體製程反應。
第二進氣管104的一端可以與進氣部件102連通,另一端可以與吹掃氣源連通,第二進氣支管108的一端可以與第二進氣管104連通,另一端可以與第二氣源113的進氣端連通,第二出氣支管109的一端可以與第二進氣管104連通,另一端可以與第二氣源113的出氣端連通,且第二出氣支管109與第二進氣管104的連通處相對於第二進氣支管108與第二進氣管104的連通處靠近進氣部件102,第二進氣管104上可以設置有第二通斷閥118,且第二通斷閥118位於第二進氣支管108與第二進氣管104的連通處與第二出氣支管109與第二進氣管104的連通處之間,第二進氣支管108上可以設置有第二進氣閥119,第二出氣支管109上可以設置有第二出氣閥120,第二氣源113可以提供第二反應物(例如能夠產生氧原子的水),吹掃氣源可以提供吹掃氣體(氮氣或惰性氣體)。
第二通斷閥118用於控制第二進氣管104的通斷,第二進氣閥119用於控制第二進氣支管108的通斷,第二出氣閥120用於控制第二出氣管的通斷,當第二進氣管104處於連通狀態,第二進氣支管108處於斷開狀態,第二出氣管處於斷開狀態,第二進氣管104可以將吹掃氣源提供的吹掃氣體輸送向進氣部件102,吹掃氣體經過進氣部件102可以進入第一腔體1內,對第一腔體1內進行吹掃。當第二進氣管104處於斷開狀態,第二進氣支管108處於連通狀態,第二出氣管處於連通狀態,吹掃氣源提供的吹掃氣體可以依次經過第二進氣管104和第二進氣支管108進入第二氣源113,從而可以攜帶第二氣源113提供的第二反應物依次經過第二出氣管和第二進氣管104進入進氣部件102,之後經過進氣部件102進入第一腔體1內,在第一腔體1內進行半導體製程反應。
第三進氣管105的一端可以與第一腔體1內連通,另一端可以與吹掃氣源連通,第三進氣管105上可以設置有第三通斷閥121,吹掃氣源可以提供吹掃氣體(氮氣或惰性氣體),第三通斷閥121用於控制第三進氣管105的通斷,第三進氣管105處於連通狀態時,可以將吹掃氣源提供的吹掃氣體輸送向第二腔體5內,以使第二腔體5內的氣壓保持穩定。
第一抽氣管110的一端與第一腔體1內連通,另一端與抽氣部件114連通,第一抽氣管110上可以設置有第一抽氣閥122,第一抽氣閥122用於控制第一抽氣管110的通斷,第一抽氣管110處於連通狀態時,抽氣部件114可以通過第一抽氣管110將第一腔體1內的氣體抽出。第二抽氣管111的一端與第二腔體5內連通,另一端與抽氣部件114連通,第二抽氣管111上可以設置有第二抽氣閥123,第二抽氣閥123用於控制第二抽氣管111的通斷,第二抽氣管111處於連通狀態時,抽氣部件114可以通過第二抽氣管111將第二腔體5內的氣體抽出。
第一加熱件124可以設置在第二腔體5內,並位於進氣部件102的上方,第二加熱件125可以設置在第二腔體5內,並位於承載件2的下方,第一加熱件124和第二加熱件125用於分別從上下對第一腔體1進氣加熱。
如圖1所示,本發明實施例還提供一種半導體設備,包括如本發明實施例提供的製程腔室。
本發明實施例提供的半導體設備,借助本發明實施例提供的半導體設備的製程腔室,能夠降低晶圓7受到顆粒污染的程度及可能性,從而能夠改善半導體元器件的性能。
如圖9所示,本發明實施例還提供一種半導體製程方法,採用如本發明實施例提供的製程腔室,包括以下步驟:
S1、下降承載件2,使密封部22的上表面221與第一腔體1的底壁11的下表面12之間形成有供吹掃氣體流過的間隙;
S2、向第一腔體1內輸送吹掃氣體,並使第一腔體1內的氣壓大於第一腔體1外的氣壓,以使吹掃氣體能夠吹掃承載件2的上表面221,並從間隙流過。
本發明實施例提供的半導體製程方法,通過下降承載件2,使密封部22的上表面221與第一腔體1的底壁11的下表面12之間形成有供吹掃氣體流過的間隙,並通過向第一腔體1內輸送吹掃氣體,並使第一腔體1內的氣壓大於第一腔體1外的氣壓,以使吹掃氣體能夠吹掃承載件2的上表面221,並從間隙流過,可以將由沉積在承載件2與第一腔體1的相鄰處的薄膜8,而產生並附著在承載件2的上表面的顆粒吹掃至第一腔體1外,降低附著在承載件2的上表面的顆粒的數量,從而能夠降低晶圓7受到顆粒污染的程度及可能性,進而能夠改善半導體元器件的性能,並且,通過使第一腔體1內的氣壓大於第一腔體1外的氣壓,可以使第一腔體1內的氣流具有更強的衝擊力,提高吹掃效果。
當密封部22的上表面221和第一腔體1的底壁11的下表面12未設置有第一凸部3和第二凸部4時,可以下降承載件2,使密封部22的上表面221與第一腔體1的底壁11的下表面12之間形成有供吹掃氣體流過的間隙。當密封部22的上表面221和第一腔體1的底壁11的下表面12設置有第一凸部3和第二凸部4,可以下降承載件2,使位於最外側的一個第一凸部3的頂面與第一腔體1的底壁11的下表面12之間形成有供吹掃氣體流過的間隙,或者使位於最外側的一個第二凸部4的底面與密封部22的上表面221之間形成有供吹掃氣體流過的間隙。
在實際應用中,可以通過減小第一抽氣閥122的開度,降低抽氣部件114對第一腔體1內的抽力,從而增加第一腔體1內的氣壓,這樣在第一腔體1外,第二腔體5內的氣壓不變的情況下,就可以使第一腔體1內的氣壓大於第一腔體1外的氣壓。
在本發明一優選實施例中,下降承載件2,使吹掃密封部22的上表面221與第一腔體1的底壁11的下表面12之間的間隙可以為1mm-5mm。
可選的,下降承載件2,使吹掃密封部22的上表面221與第一腔體1的底壁11的下表面12之間的間隙可以為2mm。
在本發明一優選實施例中,下降承載件2,使位於最外側的一個第一凸部3的頂面與第一腔體1的底壁11的下表面12之間形成有供吹掃氣體流過的間隙,或者使位於最外側的一個第二凸部4的底面與密封部22的上表面221之間的間隙可以為1mm-5mm。
可選的,下降承載件2,使位於最外側的一個第一凸部3的頂面與第一腔體1的底壁11的下表面12之間形成有供吹掃氣體流過的間隙,或者使位於最外側的一個第二凸部4的底面與密封部22的上表面221之間的間隙可以為2mm。
在本發明一優選實施例中,在吹掃承載件2的上表面時,使第一腔體1內的氣壓可以大於第1腔體1外的氣壓0.5 Torr -10Torr。
可選的,在吹掃承載件2的上表面時,使第一腔體1內的氣壓可以大於第1腔體1外的氣壓5 Torr。
綜上所述,本發明實施例提供的半導體設備的製程腔室、半導體設備及半導體製程方法,能夠降低晶圓受到顆粒污染的程度及可能性,改善半導體元器件的性能。
前述內容概括數項實施例之特徵,使得熟習此項技術者可更佳地理解本揭露之態樣。熟習此項技術者應瞭解,其等可容易地使用本揭露作為用於設計或修改用於實行本文仲介紹之實施例之相同目的及/或達成相同優點之其他製程及結構之一基礎。熟習此項技術者亦應瞭解,此等等效構造不背離本揭露之精神及範疇,且其等可在不背離本揭露之精神及範疇之情況下在本文中作出各種改變、置換及更改。
011:底壁 013:內周面 021:承載部 022:密封部 0221:上表面 1:第一腔體 2:承載件 3:第一凸部 4:第二凸部 5:第二腔體 6:流道 7:晶圓 8:薄膜 11:底壁 12:下表面 13:內周面 21:承載部 22:密封部 101:限位件 102:進氣部件 103:第一進氣管 104:第二進氣管 105:第三進氣管 106:第一進氣支管 107:第一出氣支管 108:第二進氣支管 109:第二出氣支管 110:第一抽氣管 111:第二抽氣管 112:第一氣源 113:第二氣源 114:抽氣部件 115:第一通斷閥 116:第一進氣閥 117:第一出氣閥 118:第二通斷閥 119:第二進氣閥 120:第二出氣閥 121:第三通斷閥 122:第一抽氣閥 123:第二抽氣閥 124:第一加熱件 125:第二加熱件 211:上表面 212:外周面 221:上表面
當結合附圖閱讀時,從以下詳細描述最佳理解本揭露之態樣。應注意,根據產業中之標準實踐,各種構件未按比例繪製。事實上,為了論述的清楚起見可任意增大或減小各種構件之尺寸。 圖1為本發明實施例提供的半導體設備的製程腔室及半導體設備的結構示意圖; 圖2為相關技術中半導體設備的製程腔室的密封部與第一腔體的底壁未設置有第一凸部和第二凸部的結構示意圖; 圖3為本發明實施例提供的半導體設備的製程腔室的密封部的第一凸部與第一腔體的底壁接觸密封的結構示意圖; 圖4為本發明實施例提供的半導體設備的製程腔室的承載件設置有第一凸部的俯視結構示意圖; 圖5為本發明實施例提供的半導體設備的製程腔室的第一腔體的底壁設置有第二凸部的仰視結構示意圖; 圖6為本發明實施例提供的半導體設備的製程腔室的承載件的主視結構示意圖; 圖7為本發明實施例提供的半導體設備的製程腔室的密封部的第一凸部未與第一腔體的底壁接觸密封的結構示意圖; 圖8為本發明實施例提供的半導體設備的製程腔室的密封部與第一腔體的底壁設置的第一凸部和第二凸部傾斜的結構示意圖; 圖9為本發明實施例提供的半導體製程方法的流程圖。
1:第一腔體
2:承載件
5:第二腔體
7:晶圓
101:限位件
102:進氣部件
103:第一進氣管
104:第二進氣管
105:第三進氣管
106:第一進氣支管
107:第一出氣支管
108:第二進氣支管
109:第二出氣支管
110:第一抽氣管
111:第二抽氣管
112:第一氣源
113:第二氣源
114:抽氣部件
115:第一通斷閥
116:第一進氣閥
117:第一出氣閥
118:第二通斷閥
119:第二進氣閥
120:第二出氣閥
121:第三通斷閥
122:第一抽氣閥
123:第二抽氣閥
124:第一加熱件
125:第二加熱件

Claims (10)

  1. 一種半導體設備的製程腔室,包括一第一腔體和一承載件,該第一腔體的底壁設置有一開口,該承載件可相對於該第一腔體的底壁升降,以在上升至一製程位置時能夠配合該第一腔體形成半導體製程的製程環境,該承載件包括一承載部和一密封部,該承載部的上表面用於承載晶圓,且在該製程位置,該承載部的外周面與該第一腔體的底壁的內周面之間具有一間距,該密封部環繞該承載部呈環狀設置,且該密封部的上表面低於該承載部的上表面,該密封部的上表面與該第一腔體的底壁的下表面接觸密封。
  2. 如請求項1所述的半導體設備的製程腔室,其中,該密封部的上表面與該第一腔體的底壁的下表面之間設置有一密封結構,該密封結構包括多個第一凸部和多個第二凸部,多個該第一凸部設置在該密封部的上表面,多個該第二凸部設置在該第一腔體的底壁的下表面,各該第一凸部均沿該密封部的周向呈環狀設置,各該第二凸部均沿該第一腔體的底壁的下表面的周向呈環狀設置,多個該第一凸部和多個該第二凸部交替間隔環繞設置; 該密封部的上表面與該第一腔體的底壁的下表面之間通過位於最外側的一個該第一凸部或該第二凸部接觸密封。
  3. 如請求項2所述的半導體設備的製程腔室,其中,沿遠離該承載部的外周面的方向,多個該第一凸部的高度和多個該第二凸部的高度均逐漸增加。
  4. 如請求項2所述的半導體設備的製程腔室,其中,相鄰的該第一凸部和該第二凸部之間的間距大於或等於該承載部的外周面與該第一腔體的底壁的內周面之間的間距。
  5. 如請求項2所述的半導體設備的製程腔室,其中,沿遠離該承載部的外周面的方向,相鄰的該第一凸部和該第二凸部之間的間距逐漸減小。
  6. 如請求項2所述的半導體設備的製程腔室,其中,除設置於最外側的該第一凸部或該第二凸部之外,其餘的該第一凸部和該第二凸部均朝遠離該承載部的外周面的方向傾斜。
  7. 如請求項1所述的半導體設備的製程腔室,其中,該密封部的厚度為該承載部的厚度的2/3。
  8. 如請求項1所述的半導體設備的製程腔室,該製程腔室還包括一第二腔體,該第一腔體和該承載件設置在該第二腔體內。
  9. 一種半導體設備,其中,包括如請求項1-8任意一項所述的製程腔室。
  10. 一種半導體製程方法,其中,採用如請求項1-8任意一項所述的製程腔室,包括以下步驟: 下降該承載件,使該密封部的上表面與該第一腔體的底壁的下表面之間形成有供吹掃氣體流過的間隙; 向該第一腔體內輸送吹掃氣體,並使該第一腔體內的氣壓大於該第一腔體外的氣壓,以使該吹掃氣體能夠吹掃該承載件的上表面,並從該間隙流過。
TW112122536A 2022-06-30 2023-06-16 半導體設備的製程腔室、半導體設備及半導體製程方法 TW202403096A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210778421.1A CN115125519B (zh) 2022-06-30 2022-06-30 半导体设备的工艺腔室、半导体设备及半导体工艺方法
CN2022107784211 2022-06-30

Publications (1)

Publication Number Publication Date
TW202403096A true TW202403096A (zh) 2024-01-16

Family

ID=83382118

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112122536A TW202403096A (zh) 2022-06-30 2023-06-16 半導體設備的製程腔室、半導體設備及半導體製程方法

Country Status (3)

Country Link
CN (1) CN115125519B (zh)
TW (1) TW202403096A (zh)
WO (1) WO2024001826A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115125519B (zh) * 2022-06-30 2023-09-08 北京北方华创微电子装备有限公司 半导体设备的工艺腔室、半导体设备及半导体工艺方法
CN117089822B (zh) * 2023-10-20 2024-01-02 研微(江苏)半导体科技有限公司 半导体反应腔室及其隔离装置和隔离控制方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5855687A (en) * 1990-12-05 1999-01-05 Applied Materials, Inc. Substrate support shield in wafer processing reactors
JP2778574B2 (ja) * 1995-03-30 1998-07-23 日本電気株式会社 半導体用製造装置
CN112359422B (zh) * 2020-10-15 2023-06-16 北京北方华创微电子装备有限公司 半导体工艺腔室及半导体加工设备
CN214193444U (zh) * 2020-11-25 2021-09-14 鑫天虹(厦门)科技有限公司 用以减少微尘的薄膜沉积设备及其遮挡构件
CN113241312A (zh) * 2021-04-30 2021-08-10 北京北方华创微电子装备有限公司 半导体工艺设备的工艺腔室及半导体工艺设备
CN113322440B (zh) * 2021-05-26 2022-08-16 北京北方华创微电子装备有限公司 半导体工艺设备及其工艺腔室
CN113327885B (zh) * 2021-05-26 2024-05-17 北京北方华创微电子装备有限公司 半导体工艺设备及压环装卸载方法
CN113718229B (zh) * 2021-08-31 2023-09-08 北京北方华创微电子装备有限公司 半导体工艺腔室、半导体工艺设备和半导体工艺方法
CN215887221U (zh) * 2021-09-18 2022-02-22 北京北方华创微电子装备有限公司 一种半导体工艺腔室
CN113862645B (zh) * 2021-09-28 2023-09-08 北京北方华创微电子装备有限公司 承载装置及半导体工艺腔室
CN113897584B (zh) * 2021-09-30 2023-04-14 北京北方华创微电子装备有限公司 半导体设备的遮挡组件及反应腔室
CN114141691B (zh) * 2021-12-14 2022-06-17 北京北方华创微电子装备有限公司 半导体工艺设备
CN115125519B (zh) * 2022-06-30 2023-09-08 北京北方华创微电子装备有限公司 半导体设备的工艺腔室、半导体设备及半导体工艺方法

Also Published As

Publication number Publication date
WO2024001826A1 (zh) 2024-01-04
CN115125519A (zh) 2022-09-30
CN115125519B (zh) 2023-09-08

Similar Documents

Publication Publication Date Title
TW202403096A (zh) 半導體設備的製程腔室、半導體設備及半導體製程方法
KR102222947B1 (ko) 화학 증착 장치
US6296712B1 (en) Chemical vapor deposition hardware and process
KR100280692B1 (ko) 열처리장치 및 열처리방법
EP2543063B1 (en) Wafer carrier with sloped edge
US8562746B2 (en) Sectional wafer carrier
US20160195331A1 (en) Substrate treatment apparatus
US20030205324A1 (en) Wafer holder with stiffening rib
TWI736687B (zh) 處理裝置及蓋構件
US6709525B2 (en) Low pressure chemical vapor deposition apparatus of vertical type for fabricating semiconductor devices
TWI407494B (zh) 半導體處理裝置
TWI678722B (zh) 用於高產率epi腔室的熱屏蔽環
TW202221159A (zh) 半導體製程設備
US8246749B2 (en) Substrate processing apparatus and semiconductor device producing method
KR20160099438A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP7329034B2 (ja) コーティング装置
TW202027194A (zh) 氣體分配組件及其操作
KR200406614Y1 (ko) 반도체 저압화학기상증착 설비의 플랜지
JP2001181845A (ja) 成膜装置
JP4665204B2 (ja) 熱加工チャンバー
JP2004273605A (ja) 基板処理装置
JPH10223538A (ja) 縦型熱処理装置
US20090049754A1 (en) System for use in a vertical furnace
KR100752148B1 (ko) 기판 처리 설비
KR20070001639A (ko) 반도체 소자의 제조에 사용되는 종형 확산로