TW202349370A - 電子裝置 - Google Patents
電子裝置 Download PDFInfo
- Publication number
- TW202349370A TW202349370A TW112109754A TW112109754A TW202349370A TW 202349370 A TW202349370 A TW 202349370A TW 112109754 A TW112109754 A TW 112109754A TW 112109754 A TW112109754 A TW 112109754A TW 202349370 A TW202349370 A TW 202349370A
- Authority
- TW
- Taiwan
- Prior art keywords
- driving unit
- transistor
- signal
- bus line
- line
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 6
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- -1 PI) Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001225 therapeutic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Logic Circuits (AREA)
Abstract
一種電子裝置,包括基板、第一匯流排線、第二匯流排線、多個驅動單元、第一信號線與第二信號線。第一匯流排線設置於基板上,用以輸出第一信號。第二匯流排線設置於該基板上,用以輸出第二信號。上述驅動單元設置於第一匯流排線與第二匯流排線之間,上述驅動單元包括第一驅動單元與第二驅動單元,第一驅動單元與該第二驅動單元相鄰設置。第一信號線電性連接第一匯流排線,用以傳輸第一信號至第一驅動單元與第二驅動單元。第二信號線電性連接第二匯流排線,用以傳輸第二信號至第一驅動單元與第二驅動單元至少其一。
Description
本揭露實施例關於一種電子裝置,特別是關於一種可縮小布局空間的電子裝置。
習知之電子裝置之顯示面板的單一級面板上閘極(gate on panel, GOP)驅動電路會需要多組驅動信號,且單一級面板上閘極驅動電路中不同功能方塊(function block)會連接不同驅動信號線。然而,驅動信號線會布局在面板上閘極驅動電路週遭,再逐一拉線連接各級面板上閘極驅動電路的功能方塊,如此會增加電子裝置的布局空間。因此,需要一種新的電路結構設計,其可以改善前述的問題。
本揭露實施例提供一種電子裝置,包括基板、第一匯流排線、第二匯流排線、多個驅動單元、第一信號線與第二信號線。第一匯流排線設置於基板上,用以輸出第一信號。第二匯流排線設置於基板上,用以輸出第二信號。上述驅動單元設置於第一匯流排線與第二匯流排線之間,上述驅動單元包括第一驅動單元與第二驅動單元,第一驅動單元與第二驅動單元相鄰設置。第一信號線電性連接第一匯流排線,用以傳輸第一信號至第一驅動單元與第二驅動單元。第二信號線電性連接第二匯流排線,用以傳輸第二信號至第一驅動單元與第二驅動單元至少其一。
為讓本揭露之目的、特徵和優點能更明顯易懂,下文特舉出實施例,並配合所附圖式,做詳細之說明。為了使讀者能容易瞭解及圖式的簡潔,本揭露中的多張圖式可能只繪出整個裝置的一部分,且圖式中的特定元件並非依照實際比例繪圖。
本揭露說明書提供不同的實施例來說明本揭露不同實施方式的技術特徵。其中,實施例中的各元件之配置、數量及尺寸係為說明之用,並非用以限制本揭露。另外,若實施例與圖式中元件標號出現重覆,係為了簡化說明,並非意指不同實施例之間的關聯性。
再者,說明書與權利要求書中所使用的序數例如“第一”、“第二”等的用詞,以修飾權利要求書的元件,其本身並不意含及代表該請求組件有任何之前的序數,也不代表某一請求元件與另一請求元件的順序、或是製造方法上的順序,該些序數的使用係用來使具有某命名的一請求元件得以和另一具有相同命名的請求元件能作出清楚區分。
在本揭露中,各實施例間特徵只要不違背發明精神或相衝突,均可任意混合搭配使用。
在本揭露一些實施例中,用語「耦接」除非特別定義,否則可包含任何直接及間接的電性連接手段。
於文中,「大致」、「約」之用語通常表示在一給定值或範圍的20%內,或10%內,或5%內,或3%之內,或2%之內,或1%之內,或0.5%之內。在此給定的數量為大約的數量,亦即在沒有特定說明「大致」、「約」的情況下,仍可隱含「大致」、「約」之含義。
在通篇說明書及權利要求書當中所提及的“包括”為一開放式用語,故應解釋成“包括但不限定於”。
再者,“連接”、“耦接”在此包括任何直接及間接的連接手段。因此,當元件或膜層被稱為“連接”至另一個元件或膜層時,它可以直接連接到此另一元件或膜層,或者兩者之間存在有插入的元件或膜層。當元件被稱為“直接連接”至另一個元件或膜層時,兩者之間不存在有插入的元件或膜層。若文中描述電路上的一第一裝置耦接至一第二裝置,則代表第一裝置可直接電連接第二裝置,當第一裝置直接電連接第二裝置時,第一裝置與第二裝置之間只透過導線或被動元件(例如電阻、電容等)連接,沒有其他電子元件連接於第一裝置與第二裝置之間。
在一實施例中,電子裝置可包括顯示裝置、背光裝置、天線裝置、感測裝置、拼接裝置或治療診斷裝置,但不以此為限。電子裝置可為可彎折或可撓式電子裝置。顯示裝置可為非自發光型顯示裝置或自發光型顯示裝置。天線裝置可為液晶型態的天線裝置或非液晶型態的天線裝置,感測裝置可為感測電容、光線、熱能或超聲波的感測裝置,但不以此為限。電子元件可包括被動元件與主動元件,例如電容、電阻、電感、二極體、電晶體等。二極體可包括發光二極體或光電二極體。發光二極體可例如包括有機發光二極體(organic light emitting diode, OLED)、次毫米發光二極體(mini LED)、微發光二極體(micro LED)或量子點發光二極體(quantum dot LED),但不以此為限。拼接裝置可例如是顯示器拼接裝置或天線拼接裝置,但不以此為限。需注意的是,電子裝置可為前述之任意排列組合,但不以此為限。下文將以顯示裝置做為電子裝置以說明本揭露內容,但本揭露不以此為限。
第1圖為依據本揭露之一實施例之電子裝置的示意圖。請參考第1圖,電子裝置100可以至少包括基板110、匯流排線(bus line)120、匯流排線130、驅動單元140_1、驅動單元140_2、信號線150與信號線160。
在一些實施例中,基板110可包括硬性基板或可撓性基板,基板110的材料可包括玻璃、石英、藍寶石(sapphire)、陶瓷、聚碳酸酯(polycarbonate,PC)、聚醯亞胺(polyimide,PI)、聚對苯二甲酸乙二酯(polyethylene terephthalate,PET)、其它合適的材料、或前述之組合,但本揭露不以此為限。
匯流排線120可以設置於基板110上,並輸出信號VGL_GOP。匯流排線130可以設置於基板上110,並輸出信號VGL_AA。
驅動單元140_1與驅動單元140_2可以設置於基板110上,驅動單元140_1與驅動單元140_2設置於匯流排線120與匯流排線130之間,且驅動單元140_1與驅動單元140_2可以相鄰設置。舉例來說,驅動單元140_1可以是第N級電路,驅動單元140_2可以是第(N+1)級電路,但本揭露不限於此。在本實施例中,驅動單元140_1與驅動單元140_2可以是面板上閘極(GOP)驅動電路,但本揭露不限於此。另外,驅動單元140_1與驅動單元140_2各自可以包括輸出電路141、上拉電路142、下拉電路143與下拉電路144。輸出電路141可以輸出掃描信號SN。上拉電路142可以電性連接輸出電路141。下拉電路143可以電性連接上拉電路142與輸出電路141。下拉電路144可以電性連接上拉電路142。
信號線150可以設置於基板110上,且信號線150可以電性連接匯流排線120,並傳輸信號VGL_GOP至驅動單元140_1與驅動單元140_2,亦即驅動單元140_1與驅動單元140_2可以電性連接信號線150並共用信號線150。信號線160可以設置於基板110上,且信號線160可以電性連接匯流排線130,並傳輸信號VGL_AA至驅動單元140_1與驅動單元140_2至少其中一者(例如驅動單元140_1),亦即驅動單元140_1可以電性連接信號線160。如此一來,驅動單元140_1與驅動單元140_2可以共用信號線150,以有效地縮小電子裝置100的布局(layout)空間,或可避免信號線因為走線距離不同造成信號有所差異。
在一些實施例中,信號線160還可以傳輸信號VGL_AA至驅動單元140_1與驅動單元140_2,亦即驅動單元140_1與驅動單元140_2可以電性連接信號線160並共用信號線160。如此一來,驅動單元140_1與驅動單元140_2除了可以共用信號線150外,還可以共用信號線160,以有效地縮小電子裝置100的布局空間(例如縮小電子裝置100的邊框尺寸(border size)),或可避免信號線因為走線距離不同造成信號有所差異。
電子裝置100還包括像素電路170_1與像素電路170_2。在本實施例中,像素電路170_1與像素電路170_2可以位於主動區(active area ,AA)180。像素電路170_1可以電性連接驅動單元140_1,使驅動單元140_1可以輸出掃描信號SN至像素電路170_1。像素電路170_2可以電性連接驅動單元140_2,使驅動單元140_2可以輸出掃描信號SN至像素電路170_2。另外,像素電路170_1與像素電路170_2各自可以包括紅色像素單元R、綠色像素單元G與藍色像素單元B,但不限於此。
在本實施例中,驅動單元140_1與驅動單元140_2的數量為2個,但本揭露不限於此。在其他實施例中,驅動單元的數量可以大於2個,且驅動單元的設置及其耦接關係可以參考如上實施例的說明,故在此不再贅述。另外,當驅動單元的數量增加時,像素電路的數量也會增加。
第2圖為第1圖之驅動單元的電路圖。本實施例之驅動單元可以與第1圖的驅動單元140_1或驅動單元140_2相對應,須說明的是,第2圖所示的驅動單元電路僅為一示例,但本揭露並不限於此,可依據需求改變驅動單元的設計。請參考第2圖,輸出電路141可以包括電晶體T1。電晶體T1具有第一端、第二端與控制端。電晶體T1的第一端接收信號S1。電晶體T1的第二端電性連接下拉電路144,並輸出掃描信號SN。電晶體T1的控制端電性連接上拉電路142。另外,輸出電路141還包括電容C1。電容C1具有第一端與第二端。電容C1的第一端電性連接電晶體T1的控制端。電容C1的第二端電性連接電晶體T1的第二端,但不限於此。
上拉電路142包括電晶體T2、電晶體T3與電晶體T4。電晶體T2具有第一端、第二端與控制端。電晶體T2的第一端接收信號S2。電晶體T2的第二端電性連接下拉電路143。電晶體T2的控制端電性連接電晶體T2的第一端。電晶體T3具有第一端、第二端與控制端。電晶體T3的第一端的控制端接收信號S3。電晶體T4具有第一端、第二端與控制端。電晶體T4的第一端接收信號S4。電晶體T4的第二端電性連接電晶體T3的第二端。電晶體T4的控制端電性連接電晶體T3的第一端、電晶體T2的第二端與輸出電路141(例如電晶體T1的控制端)。
下拉電路143包括電晶體T5、電晶體T6與電晶體T7。電晶體T5具有第一端、第二端與控制端。電晶體T5的第一端電性連接上拉電路142(例如電晶體T2的第二端)。電晶體T5的第二端電性連接信號線150,使信號線150可以傳輸信號VGL_GOP至電晶體T5的第二端(換句話說,當驅動單元140_1與驅動單元140_2共用信號線150時,信號線150可以傳輸信號VGL_GOP至驅動單元140_1與驅動單元140_2各自的電晶體T5)。電晶體T5的控制端接收信號S5。電晶體T6具有第一端、第二端與控制端。電晶體T6的第一端電性連接電晶體T5的第一端。電晶體T6的第二端電性連接電晶體T5的第二端。電晶體T6的控制端接收信號S6。電晶體T7具有第一端、第二端與控制端。電晶體T7的第一端電性連接上拉電路142(例如電晶體T4的第二端)。電晶體T7的第二端電性連接電晶體T6的第二端。電晶體T7的控制端接收信號S7。
下拉電路144可以包括電晶體T8與電晶體T9。電晶體T8具有第一端、第二端與控制端。電晶體T8的第一端電性連接輸出電路141(例如電晶體T1的第二端)。電晶體T8的第二端電性連接信號線160,使信號線160可以傳輸信號VGL_AA至電晶體T8的第二端(換句話說,當驅動單元140_1與驅動單元140_2的其中一者耦接到信號線160時,信號線160可以傳輸信號VGL_GOP至驅動單元140_1與驅動單元140_2中與信號線160耦接者)。電晶體T8的控制端接收信號S8。電晶體T9具有第一端、第二端與控制端。電晶體T9的第一端電性連接電晶體T8的第一端。電晶體T9的第二端電性連接電晶體T8的第二端。電晶體T9的控制端接收信號S9。須說明的是,在第1圖與第2圖中,信號VGL_GOP與驅動單元140_1及/或140_2的操作有關,而信號VGL_AA可用於改變驅動單元140_1及/或140_2輸出至像素電路170_1及/或像素電路170_2的掃描信號SN之電位。但在本揭露中,驅動單元所連接之信號類型並不以此為限。
在本實施例中,電晶體T1到電晶體T9各自可以是N型電晶體。電晶體T1到電晶體T9的第一端可例如是N型電晶體的汲極(drain)端。電晶體T1到電晶體T9的第二端可例如是N型電晶體的源極(source)端。電晶體T1到電晶體T9的控制端可例如是N型電晶體的閘極(gate)端。在一些實施例中,電晶體T1到電晶體T9各自可以是P型電晶體或其他合適的電晶體,但本揭露不限於此。
第3圖為依據本揭露之另一實施例之電子裝置的示意圖。請參考第3圖,電子裝置300可以至少包括基板310、匯流排線320、匯流排線330、驅動單元340_1、驅動單元340_2、驅動單元340_3、驅動單元340_4、驅動單元340_5、信號線350、信號線351、信號線360與信號線361。
在一些實施例中,基板310可包括硬性基板或可撓性基板,基板310的材料可包括玻璃、石英、藍寶石、陶瓷、聚碳酸酯、聚醯亞胺、聚對苯二甲酸乙二酯、其它合適的材料、或前述之組合,但本揭露不以此為限。匯流排線320可以設置於基板310上,並輸出信號VGL。匯流排線330可以設置於基板上310,並輸出信號VGH。
驅動單元340_1、驅動單元340_2、驅動單元340_3、驅動單元340_4與驅動單元340_5可以設置於基板310上,驅動單元340_1、驅動單元340_2、驅動單元340_3、驅動單元340_4與驅動單元340_5與設置於匯流排線320與匯流排線330之間,且驅動單元340_1、驅動單元340_2、驅動單元340_3、驅動單元340_4與驅動單元340_5可以相鄰設置。
另外,驅動單元340_1可以設置於驅動單元340_2與驅動單元340_3之間,驅動單元340_2可以設置於驅動單元340_1與驅動單元340_4之間,驅動單元340_4可以設置於驅動單元340_2與驅動單元340_5之間。在一些實施例中,驅動單元340_3可以是第(N-2)級電路,驅動單元340_1可以是第(N-1)級電路,驅動單元340_2可以是第N級電路,驅動單元340_4可以是第(N+1)級電路,驅動單元340_5可以是第(N+2)級電路,但本揭露不限於此。
在本實施例中,驅動單元340_1、驅動單元340_2、驅動單元340_3、驅動單元340_4與驅動單元340_5各自可為面板上閘極(GOP)驅動電路,但本揭露不限於此。另外,驅動單元340_1、驅動單元340_2、驅動單元340_3、驅動單元340_4與驅動單元340_5各自可以包括互補式金屬氧化物半導體(complementary metal oxide semiconductor, CMOS)數位電路,但本揭露不限於此。進一步來說,驅動單元340_1、驅動單元340_2、驅動單元340_3、驅動單元340_4與驅動單元340_5各自可以包括P型電晶體電路341與N型電晶體電路342。P型電晶體電路341可以電性連接N型電晶體電路342,但本揭露中電晶體電路的類型與連接方式可不以第3圖所示者為限。
信號線350可以設置於基板310上,且信號線350可以電性連接匯流排線320,並傳輸信號VGL至驅動單元340_1與驅動單元340_2,亦即驅動單元340_1與驅動單元340_2可以電性連接信號線350並共用信號線350(例如驅動單元340_1的N型電晶體電路342與驅動單元340_2的N型電晶體電路342可以電性連接信號線350並共用信號線350)。信號線351可以設置於基板310上,且信號線351可以電性連接匯流排線320,並傳輸信號VGL至驅動單元340_3與驅動單元340_4,亦即驅動單元340_3與驅動單元340_4可以電性連接信號線351並共用信號線351(例如驅動單元340_3的N型電晶體電路342與驅動單元340_4的N型電晶體電路342可以電性連接信號線351並共用信號線351)。
信號線360可以設置於基板310上,且信號線360可以電性連接匯流排線330,並傳輸信號VGH至驅動單元340_1與驅動單元340_2,亦即驅動單元340_1與驅動單元340_2可以電性連接信號線360並共用信號線360(例如驅動單元340_1的P型電晶體電路341與驅動單元340_2的P型電晶體電路341可以電性連接信號線360並共用信號線360)。信號線361可以設置於基板310上,且信號線361可以電性連接匯流排線330,並傳輸信號VGH至驅動單元340_4與驅動單元340_5,亦即驅動單元340_4與驅動單元340_5可以電性連接信號線361並共用信號線361(例如驅動單元340_4的P型電晶體電路341與驅動單元340_5的P型電晶體電路341可以電性連接信號線361並共用信號線361)。須說明的是,在第3圖與第4圖中,信號VGL和信號VGH與驅動單元340_1到驅動單元340_5的其中至少一者的操作有關。其中信號VGL的電位例如低於信號VGH的電位。但在本揭露中,驅動單元所連接之信號類型並不以此為限。
如此一來,驅動單元340_1與驅動單元340_3可以共用信號線350,驅動單元340_1與驅動單元340_2可以共用信號線360,驅動單元340_2與驅動單元340_4可以共用信號線351,以及驅動單元340_4與驅動單元340_5可以共用信號線361,以有效地縮小電子裝置300的布局空間(例如縮小電子裝置300的邊框尺寸),或可避免信號線因為走線距離不同造成信號有所差異。
電子裝置300還包括像素電路370_1、像素電路370_2、像素電路370_3、像素電路370_4與像素電路370_5。在本實施例中,像素電路370_1、像素電路370_2、像素電路370_3、像素電路370_4與像素電路370_5可以位於主動區380。像素電路370_1可以電性連接驅動單元340_1,使驅動單元340_1可以輸出掃描信號SN至像素電路370_1。像素電路370_2可以電性連接驅動單元340_2,使驅動單元340_2可以輸出掃描信號SN至像素電路370_2。像素電路370_3可以電性連接驅動單元340_3,使驅動單元340_3可以輸出掃描信號SN至像素電路370_3。
像素電路370_4可以電性連接驅動單元340_4,使驅動單元340_4可以輸出掃描信號SN至像素電路370_4。像素電路370_5可以電性連接驅動單元340_5,使驅動單元340_5可以輸出掃描信號SN至像素電路370_5。另外,像素電路370_1、像素電路370_2、像素電路370_3、像素電路370_4與像素電路370_5各自可以包括紅色像素單元R、綠色像素單元G與藍色像素單元B,但不限於此。
在本實施例中,驅動單元340_1、驅動單元340_2與驅動單元340_3、驅動單元340_4與驅動單元340_5的數量以5個為例進行說明,但本揭露不限於此。在其他實施例中,驅動單元的數量可以至少大於3個,且驅動單元的設置及其耦接關係可以參考如上實施例的說明,故在此不再贅述。另外,當驅動單元的數量增加時,像素電路的數量也會增加。
第4圖為第3圖之驅動單元的電路圖,更具體的說,第4圖是以驅動單元340_2為例的電路示意圖,但第4圖所示之驅動單元也可以與第3圖的驅動單元340_1、驅動單元340_3、驅動單元340_4與驅動單元340_5相對應。請參考第4圖,P型電晶體電路341可以包括電晶體T10到電晶體T20。須說明的是,第4圖所示的驅動單元電路僅為一示例,但本揭露並不限於此,可依據需求改變驅動單元的設計。
電晶體T10具有第一端、第二端與控制端。電晶體T10的第一端接收信號VGH。在一些實施例中,驅動單元340_1與驅動單元340_2的電晶體T10可以電性連接信號線360,使信號線360可以傳輸信號VGH至電晶體T10的第一端,驅動單元340_4與驅動單元340_4與驅動單元340_5的電晶體T10可以電性連接信號線361,使信號線361可以傳輸信號VGH至電晶體T10的第一端。電晶體T10的控制端接收信號S10。電晶體T11具有第一端、第二端與控制端。電晶體T11的第一端電性連接電晶體T10的第二端。電晶體T11的控制端接收信號S11。
電晶體T12具有第一端、第二端與控制端。電晶體T12的第一端電性連接電晶體T10的第一端。電晶體T12的第二端電性連接電晶體T11的第二端。電晶體T12的控制端接收信號S12。電晶體T13具有第一端、第二端與控制端。電晶體T13的第一端電性連接電晶體T10的第一端。電晶體T14具有第一端、第二端與控制端。電晶體T14的第一端電性連接電晶體T13的第二端。電晶體T14的第二端電性連接電晶體T11的第二端。電晶體T14的控制端接收信號S14。
電晶體T15具有第一端、第二端與控制端。電晶體T15的第一端電性連接電晶體T10的第一端。電晶體T15的控制端接收信號S15。電晶體T16具有第一端、第二端與控制端。電晶體T16的第一端電性連接電晶體T15的第二端。電晶體T16的控制端電性連接電晶體T13的控制端。
電晶體T17具有第一端、第二端與控制端。電晶體T17的第一端電性連接電晶體T15的第二端。電晶體T17的第二端電性連接電晶體T16的第二端。電晶體T17的控制端接收信號S17。電晶體T18具有第一端、第二端與控制端。電晶體T18的第一端電性連接電晶體T10的第一端。電晶體T18的控制端電性連接電晶體T16的第二端。
電晶體T19具有第一端、第二端與控制端。電晶體T19的第一端電性連接電晶體T10的第一端。電晶體T19的控制端電性連接電晶體T18的第二端。電晶體T20具有第一端、第二端與控制端。電晶體T20的第一端電性連接電晶體T10的第一端。電晶體T20的第二端輸出掃描信號SN。電晶體T20的控制端電性連接電晶體T19的第二端。
在本實施例中,電晶體T10到電晶體T20各自可以是P型電晶體。電晶體T10到電晶體T20各自的第一端可例如是P型電晶體的源極端。電晶體T10到電晶體T20各自的第二端可例如是P型電晶體的汲極端。電晶體T10電晶體T20各自的控制端可例如是P型電晶體的閘極端。須說明的是,在本揭露中,P型電晶體電路341的電晶體數量、各端點定義與各端點間的連接方式可視需要而改變,並不以第4圖所示者為限。
N型電晶體電路342可以包括電晶體T21到電晶體T30。
電晶體T21具有第一端、第二端與控制端。電晶體T21的第一端電性連接P型電晶體電路341的電晶體T11的第二端。電晶體T21的控制端接收信號S21。電晶體T22具有第一端、第二端與控制端。電晶體T22的第一端電性連接電晶體T21的第二端。電晶體T22的第二端可以接收信號VGL。在一些實施例中,驅動單元340_2與驅動單元340_4的電晶體T22可以電性連接信號線351,使信號線350傳輸信號VGL至電晶體T22的第二端,驅動單元340_3與驅動單元340_1的電晶體T22可以電性連接信號線350,使信號線350傳輸信號VGL至電晶體T22的第二端。電晶體T22的控制端接收信號S22。
電晶體T23具有第一端、第二端與控制端。電晶體T23的第一端電性連接電晶體T21的第一端。電晶體T23的控制端接收信號S23。電晶體T24具有第一端、第二端與控制端。電晶體T24的第一端電性連接電晶體T23的第二端。電晶體T24的第二端電性連接電晶體T22的第二端。電晶體T24的控制端電性連接P型電晶體電路341的電晶體T13與電晶體T16的控制端。
電晶體T25具有第一端、第二端與控制端。電晶體T25的第二端電性連接電晶體T22的第二端。電晶體T25的控制端電性連接電晶體T24、P型電晶體電路341的電晶體T13與電晶體T16的控制端。電晶體T26具有第一端、第二端與控制端。電晶體T26的第一端電性連接P型電晶體電路341的電晶體T16與電晶體T17的第二端。電晶體T26的第二端電性連接電晶體T25的第一端。電晶體T26的控制端接收信號S26。
電晶體T27具有第一端、第二端與控制端。電晶體T27的第一端電性連接電晶體T26的第一端與P型電晶體電路341的電晶體T18的控制端。電晶體T27的第二端電性連接電晶體T22的第二端。電晶體T27的控制端接收信號S27。電晶體T28具有第一端、第二端與控制端。電晶體T28的第一端電性連接P型電晶體電路341的電晶體T18的第二端。電晶體T28的第二端電性連接電晶體T22的第二端。電晶體T28的控制端電性連接電晶體T26與電晶體T27的第一端。
電晶體T29具有第一端、第二端與控制端。電晶體T29的第一端電性連接P型電晶體電路341的電晶體T19的第二端。電晶體T29的第二端電性連接電晶體T22的第二端。電晶體T29的控制端電性連接電晶體T28的第一端。電晶體T30具有第一端、第二端與控制端。電晶體T30的第一端電性連接P型電晶體電路341的電晶體T20的第二端。電晶體T30的第二端電性連接電晶體T22的第二端。電晶體T30的控制端電性連接電晶體T29的第一端。
在本實施例中,電晶體T21到電晶體T30各自可以是N型電晶體。電晶體T21到電晶體T30各自的第一端可例如是N型電晶體的汲極端。電晶體T21到電晶體T30各自的第二端可例如是N型電晶體的源極端。電晶體T21到電晶體T30各自的控制端可例如是N型電晶體的閘極端。須說明的是,在本揭露中,N型電晶體電路342的電晶體數量、各端點定義與各端點間的連接方式可視需要而改變,並不以第4圖所示者為限。
第5圖為依據本揭露之一實施例之電子裝置的電路布局的示意圖。本實施例的電路布局可類似於第3圖的電子裝置300。請參考第5圖,電子裝置300還包括匯流排線510與匯流排線520。匯流排線320與匯流排線510可以輸出信號VGL,信號線350可以電性連接匯流排線510並傳輸信號VGL至驅動單元340_1,信號線351可以電性連接匯流排線510並傳輸信號VGL至驅動單元340_2與驅動單元340_4。
匯流排線330與匯流排線520可以輸出信號VGH,信號線360可以電性連接匯流排線520並傳輸信號VGH至驅動單元340_1與驅動單元340_2,信號線361可以電性連接匯流排線520並傳輸信號VGH至驅動單元340_4與驅動單元340_5。如第5圖所示,匯流排線510與匯流排線520橫跨過驅動單元340_1、驅動單元340_2、驅動單元340_4與驅動單元340_5的其中至少一者的對應範圍,也就是說,從俯視圖來看,驅動單元340_1到驅動單元340_5的其中至少一者可被匯流排線510與匯流排線520區分成幾個子區域。
另外,在本實施例中,匯流排線510可以位於匯流排線330與匯流排線520之間,且匯流排線520位於匯流排線320與匯流排線510之間,但本揭露不限於此。須說明的是,當傳輸一特定信號的匯流排線僅設置於驅動單元的一側時,該驅動單元內距離該匯流排線較遠處的電晶體,會因傳輸該特定信號的路徑較遠而接收到衰減幅度較大的信號,並影響驅動單元的驅動效果。藉由如第5圖所示的匯流排線的設置方式,可以改善上述的現象。
此外,在本實施例中,驅動單元340_4的電晶體530可以接收信號VGH,且上述電晶體530可例如是第4圖中驅動單元340_4的電晶體T10、電晶體T12、電晶體T13、電晶體T15、電晶體T18、電晶體T19與電晶體T20的其中之一。驅動單元340_4的電晶體540可以接收信號VGL。上述電晶體540可例如是驅動單元340_4的電晶體T22、電晶體T24、電晶體T25、電晶體T27、電晶體T28、電晶體T29與電晶體T30的其中之一。另外,上述電晶體540可以位於匯流排線320與匯流排線510之間,且上述電晶體530可以位於匯流排線330與匯流排線520之間,但本揭露不限於此。
在一些實施例中,信號線350與信號線351可以在匯流排線320與匯流排線510之間具有直線段,且信號線360與信號線361可以在匯流排線330與匯流排線520之間具有直線段。如此一來,可以有效地減少線路彎折造成走線阻值的負載(loading)增加。
在一些實施例中,電子裝置300還包括匯流排線550與信號線560。匯流排線550與信號線560可以設置於基板310上。匯流排線550可鄰近匯流排線320、匯流排線330、匯流排線510或匯流排線520的其中一者設置,但不限於此,且匯流排線550的延伸方向可與匯流排線320、匯流排線330、匯流排線510或匯流排線520其中一者的延伸方向大致相同,但不限於此。匯流排線550可用於傳輸信號S28至驅動單元340_4(或驅動單元340_1、驅動單元340_2、驅動單元340_3與驅動單元340_5其中之一)信號線560可以電性連接匯流排線550並傳輸信號S28至驅動單元340_4(或驅動單元340_1、驅動單元340_2、驅動單元340_3、與驅動單元340_5其中之一)。
在本實施例中,匯流排線550的寬度W1可例如小於匯流排線320(或匯流排線510)與匯流排線330(或匯流排線520)各自的寬度。其中匯流排線550(或匯流排線320、匯流排線330、匯流排線510或匯流排線520)的寬度W1可定義為在匯流排線550(或匯流排線320、匯流排線330、匯流排線510或匯流排線520)延伸方向的垂直方向上所量測到的最小距離。舉例來說,匯流排線320的寬度可例如為60微米(μm),匯流排線510的寬度可例如為18微米,匯流排線330的寬度可例如為18微米,匯流排線520的寬度可例如為30微米,匯流排線550的寬度W1可例如為15微米,但本揭露不限於此。如此一來,透過增加走線寬度(即匯流排線320、匯流排線510、匯流排線330與匯流排線520的寬度)可減少阻值,改善信號傳遞時的衰減現象(decay)。
第6圖為依據本揭露之另一實施例之電子裝置的電路布局的示意圖。本實施例的電路布局可類似於第3圖的電子裝置300。請參考第6圖,電子裝置300包括匯流排線320、匯流排線330、匯流排線510、匯流排線520、信號線350、信號線351、信號線360與信號線361外,電子裝置300還包括主幹線(trunk line)610與主幹線620。
主幹線610可以電性連接匯流排線320與匯流排線510,主幹線620可以電性連接匯流排線330與匯流排線520。在本實施例中,主幹線610的寬度W2可例如大於或等於匯流排線320與匯流排線510至少其一的寬度,且主幹線620的寬度W3可例如大於或等於匯流排線330與匯流排線520至少其一的寬度,但本揭露不限於此。與匯流排線320、匯流排線330、匯流排線510與匯流排線520的寬度定義相似,在本實施例中,主幹線610的寬度W2與主幹線620寬度W3可定義為在主幹線610與主幹線620延伸方向的垂直方向上所量得的最小距離。如前面所述,一特定信號的行進路徑在主幹線610或主幹線620的末端一分為二,可以減少同一級電路(即驅動單元340_1、驅動單元340_2、驅動單元340_3、驅動單元340_4或驅動單元340_5)內各電晶體所接收到信號強度因走線距離不同而有所差異。
第7圖為依據本揭露之一實施例之驅動單元與信號線的設置關係的示意圖。第7圖之實施例可以與第1圖之電子裝置100或第3圖之電子裝置300相對應。為了方便說明,以第1圖之驅動單元140_1、驅動單元140_2與信號線160為例,但本揭露不限於此。請參考第7圖,驅動單元140_1可以包括電晶體710,驅動單元140_2可以包括電晶體720。
在本實施例中,上述電晶體710例如是驅動單元140_1的下拉電路144的電晶體T8與電晶體T9其中之一,上述電晶體720例如是驅動單元140_2的下拉電路144的電晶體T8與電晶體T9其中之一。
另外,驅動單元140_1的電晶體710與信號線160間隔距離D1,驅動單元140_2的電晶體720與信號線160間隔距離D2。更具體的說,驅動單元140_1的電晶體710的半導體層邊緣與信號線160的中心點間隔距離D1,驅動單元140_2的電晶體720的半導體層邊緣與信號線160的中心點間隔距離D2。此外,距離D1與距離D2的比例例如在0.8至1.2的範圍內(亦即0.8≦D1/D2≦1.2),但本揭露不限於此。由於信號線160到電晶體710與電晶體720的距離大致相同,如此一來,由於信號線160傳遞到驅動單元140_1與驅動單元140_2的信號強度差異不大,可減少因信號強度不同使驅動單元的驅動效果造成差異的狀況。
類似地,在第1圖中驅動單元140_1、驅動單元140_2與信號線150的設置,以及在第3圖中驅動單元340_1、驅動單元340_3與信號線350的設置,驅動單元340_1、驅動單元340_2與信號線360的設置,驅動單元340_2、驅動單元340_4與信號線351的設置以及驅動單元340_4、驅動單元340_5與信號線361的設置可參考上述實施例的說明,故在此不再贅述。
綜上所述,本揭露實施例之電子裝置,透過第一驅動單元與第二驅動單元設置於第一匯流排線與第二匯流排線之間且第一驅動單元與第二驅動單元相鄰設置,第一信號線電性連接第一匯流排線,並傳輸第一信號至第一驅動單元與第二驅動單元,以及第二信號線電性連接第二匯流排線,並傳輸第二信號至第一驅動單元與第二驅動單元至少其一。如此一來,可以有效地縮小電子裝置的布局空間,或可避免信號線因為走線距離不同造成信號有所差異。
本揭露雖以實施例揭露如上,然其並非用以限定本揭露的範圍,任何所屬技術領域中具有通常知識者,在不脫離本揭露之精神和範圍內,可將數個不同實施例中的特徵進行替換、重組、混合或可做些許的調整、組合、更動與潤飾以完成其他實施例,因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
100,300:電子裝置
110,310:基板
120,130,320,330,510,520,550:匯流排線
140_1,140_2,340_1,340_2,340_3,340_4,340_5:驅動單元
141:輸出電路
142:上拉電路
143,144:下拉電路
150,160,350,351,360,361,560:信號線
170_1,170_2,370_1,370_2,370_3,370_4,370_5:像素電路
180,380:主動區
341:P型電晶體電路
342:N型電晶體電路
T1,T2,T3,T4,T5,T6,T7,T8,T9,T10,T11,T12,T13,T14,T15,T16,T17,T18,T19,T20,T21,T22,T23,T24,T25,T26,T27,T28,T29,T30,530, 540,710,720:電晶體
R:紅色像素單元
G:綠色像素單元
B:藍色像素單元
VGL_GOP,VGL_AA,VGL,VGH,S1,S2,S3,S4,S5,S6,S7,S8,S9,S10,S11,S12,S14,S15,S17,S21,S22,S23,S26,S27,S28:信號
SN:掃描信號
D1,D2:距離
W1,W2,W3:寬度
第1圖為依據本揭露之一實施例之電子裝置的示意圖。
第2圖為第1圖之驅動單元的電路圖。
第3圖為依據本揭露之另一實施例之電子裝置的示意圖。
第4圖為第3圖之驅動單元的電路圖。
第5圖為依據本揭露之一實施例之電子裝置的電路布局的示意圖。
第6圖為依據本揭露之另一實施例之電子裝置的電路布局的示意圖。
第7圖為依據本揭露之一實施例之驅動單元與信號線的設置關係的示意圖。
100:電子裝置
110:基板
120,130:匯流排線
140_1,140_2:驅動單元
141:輸出電路
142:上拉電路
143,144:下拉電路
150,160:信號線
170_1,170_2:像素電路
180:主動區
R:紅色像素單元
G:綠色像素單元
B:藍色像素單元
VGL_GOP,VGL_AA:信號
SN:掃描信號
Claims (12)
- 一種電子裝置,包括: 一基板; 一第一匯流排線,設置於該基板上,用以輸出一第一信號; 一第二匯流排線,設置於該基板上,用以輸出一第二信號; 多個驅動單元,設置於該第一匯流排線與該第二匯流排線之間,該些驅動單元包括一第一驅動單元與該第二驅動單元,該第一驅動單元與該第二驅動單元相鄰設置; 一第一信號線,電性連接該第一匯流排線,用以傳輸該第一信號至該第一驅動單元與該第二驅動單元;以及 一第二信號線,電性連接該第二匯流排線,用以傳輸該第二信號至該第一驅動單元與該第二驅動單元至少其一。
- 如請求項1之電子裝置,其中該第二信號線用以傳輸該第二信號至該第一驅動單元與該第二驅動單元。
- 如請求項1之電子裝置,其中該些驅動單元還包括一第三驅動單元,該第一驅動單元位於該第二驅動單元與該第三驅動單元之間,且該第二信號線用以傳輸該第二信號至該第一驅動單元與該第三驅動單元。
- 如請求項1之電子裝置,其中每一該些驅動單元包括一第一電晶體與一第二電晶體,該第一信號線用以傳輸該第一信號至該第一驅動單元的該第一電晶體與該第二驅動單元的該第一電晶體,且該第二信號線用以傳輸該第二信號傳輸該第二信號至該第一驅動單元與該第二驅動單元至少其一的該第二電晶體。
- 如請求項4之電子裝置,其中該第一驅動單元的該第一電晶體與該第一信號線間隔一第一距離,該第二驅動單元的該第一電晶體與該第一信號線間隔一第二距離,且該第一距離與該第二距離的比例在0.8至1.2的範圍內。
- 如請求項1之電子裝置,更包括一第三匯流排線與該第四匯流排線,其中該第一匯流排線與該第三匯流排線用以輸出該第一信號,該第一信號線電性連接該第三匯流排線用以傳輸該第一信號至該第一驅動單元與該第二驅動單元,該第二匯流排線與該第四匯流排線用以輸出該第二信號,該第二信號線電性連接該第四匯流排線用以傳輸該第二信號至該第一驅動單元與該第二驅動單元至少其一。
- 如請求項6之電子裝置,其中該第三匯流排線位於該第二匯流排線與該第四匯流排線之間,且該第四匯流排線位於該第一匯流排線與該第三匯流排線之間。
- 如請求項6之電子裝置,更包括一主幹線與一第二主幹線,其中該第一主幹線電性連接該第一匯流排線與該第三匯流排線,該第二主幹線電性連接該第二匯流排線與該第四匯流排線,該第一主幹線的寬度大於該第一匯流排線與該第三匯流排線至少其一的寬度,且該第二主幹線的寬度大於該第二匯流排線與該第四匯流排線至少其一的寬度。
- 如請求項6之電子裝置,其中該第一驅動單元包括用以接收該第一信號的一第一電晶體與用以接收該第二信號的一第二電晶體,該第一電晶體位於該第一匯流排線與該第三匯流排線之間,且該第二電晶體位於該第二匯流排線與該第四匯流排線之間。
- 如請求項6之電子裝置,其中該第一信號線在該第一匯流排線與該第三匯流排線之間具有一直線段,且該第二信號線在該第二匯流排線與該第四匯流排線之間具有一直線段。
- 如請求項1之電子裝置,更包括設置於該基板上的一第五匯流排線與一第三信號線,其中該第五匯流排線用以輸出一第三信號,該第三信號線電性連接該第五匯流排線並用以傳輸該第三信號至該些驅動單元其中之一,且該第五匯流排線的寬度小於該第一匯流排線與該第二匯流排線各自的寬度。
- 如請求項1之電子裝置,更包括設置於該基板上的多個像素電路,其中該些驅動單元用以輸出多個掃描信號至該些像素電路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210608661.7A CN117198180A (zh) | 2022-05-31 | 2022-05-31 | 一种电子装置 |
CN202210608661.7 | 2022-05-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202349370A true TW202349370A (zh) | 2023-12-16 |
Family
ID=88876725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW112109754A TW202349370A (zh) | 2022-05-31 | 2023-03-16 | 電子裝置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230387141A1 (zh) |
CN (1) | CN117198180A (zh) |
TW (1) | TW202349370A (zh) |
-
2022
- 2022-05-31 CN CN202210608661.7A patent/CN117198180A/zh active Pending
-
2023
- 2023-03-16 TW TW112109754A patent/TW202349370A/zh unknown
- 2023-04-17 US US18/301,362 patent/US20230387141A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230387141A1 (en) | 2023-11-30 |
CN117198180A (zh) | 2023-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9798404B2 (en) | Touch panels and the driving method thereof | |
KR102596956B1 (ko) | 표시 장치 | |
TW202006697A (zh) | 用於無線訊號傳輸的顯示面板以及顯示裝置 | |
KR20200140440A (ko) | 표시장치 | |
US11522021B2 (en) | Display device | |
US20230052091A1 (en) | Array substrate, display panel and display module | |
US10852606B2 (en) | Display panel circuit structure | |
CN110082945B (zh) | 可挠式显示面板 | |
EP3879579A1 (en) | Display device | |
US20170299930A1 (en) | Display panel and manufacturing method thereof, and display device | |
WO2020087684A1 (zh) | 显示面板及显示模组 | |
WO2019033709A1 (zh) | 扫描驱动电路、阵列基板与显示面板 | |
US11847961B2 (en) | Electronic device | |
TW202349370A (zh) | 電子裝置 | |
CN112014986A (zh) | 电路基板和显示面板 | |
KR20200139301A (ko) | 표시장치 | |
US11127331B2 (en) | Display device | |
US10719157B2 (en) | Display panel and display module | |
US11169423B1 (en) | Display panel and display device | |
US11361692B2 (en) | Display panel and display device | |
TWI808685B (zh) | 顯示面板 | |
TW202410776A (zh) | 電子裝置 | |
US20240036795A1 (en) | Distributed sop display panel and display system | |
US20240036415A1 (en) | Array substrate and display device | |
KR102456317B1 (ko) | 디스플레이 장치 |