TW202349160A

TW202349160A - 電壓調整電路

Info

Publication number: TW202349160A
Application number: TW111127230A
Authority: TW
Inventors: 陳俊宏
Original assignee: 聯詠科技股份有限公司
Priority date: 2022-05-31
Filing date: 2022-07-20
Publication date: 2023-12-16
Also published as: US20230384809A1; TWI833291B; CN117193445A

Abstract

一種電壓調整電路，包含有一低壓差穩壓器，用來提供一驅動電壓以驅動一負載電路並且自一第一回饋端接收一第一偵測電壓；以及一參考電壓產生電路，耦接於該低壓差穩壓器，用來接收來自一第二回饋端之一第二偵測電壓；其中，該第一回饋端與該第二回饋端之間之一電壓差是由該第一偵測電壓與該第二偵測電壓所箝制。

Description

電壓調整電路

本發明係指一種電壓調整電路，尤指一種藉由保持足夠的電壓餘量，以維持一負載之一操作電壓區間的電壓調整電路。

隨著行動裝置的資料傳輸量的成長，對於耗電量的需求也隨之增加。此外，具有較高容量的電池無法應用於輕薄短小的行動裝置的高階製程。然而，隨著製程的演進，IC晶片的數位邏輯電路的核心電壓降低。當數位邏輯電路的操作區間受到IC晶片的路徑阻抗的影響而產生電壓降，造成操作區間的核心電壓變小而導致電路的邏輯異常。

第1圖為具有一參考電路102以及一低壓差穩壓器104包含於現有的電壓調整電路10並提供電源給負載電路LC使用。在第1圖中，現有的電壓調整電路10以及負載電路LC之間具有一電源路徑阻抗R _{APR_PWR}以及一接地路徑阻抗R _{APR_GND}。理想上，數位邏輯電路DLC的電流I _APR流經電源路徑阻抗R _{APR_PWR}以及接地路徑阻抗R _{APR_GND}，電流I _APR等於電流I _PWR與電流I _GND，（假使電阻R _{APR_PWR}以及電阻R _{APR_GND}足夠小，電源路徑阻抗R _{APR_PWR}以及接地路徑阻抗R _{APR_GND}可被忽略）

然而，實際上，現有的電壓調整電路10與負載電路LC之間的電源路徑阻抗R _{APR_PWR}以及接地路徑阻抗R _{APR_GND}不可被忽略。因此，數位邏輯電路DLC的兩端的電壓差將受到電源路徑阻抗R _{APR_PWR}以及接地路徑阻抗R _{APR_GND}的壓降影響，並且壓降正比於其路徑阻抗，而造成負載電路LC的電壓操作區間變小。

因此，現有技術有改進的必要。

有鑑於此，本發明實施例提供一種電壓調整電路，以補償電壓調整電路與負載電路之間的接地路徑阻抗與電源路徑阻抗所產生一壓升與一壓降的分量，以保持足夠的餘量來驅動負載。

本發明實施例揭露一種電壓調整電路，包含有一低壓差穩壓器，用來提供一驅動電壓以驅動一負載電路並且自一第一回饋端接收一第一偵測電壓；以及一參考電壓產生電路，耦接於該低壓差穩壓器，用來接收來自一第二回饋端之一第二偵測電壓；其中，該第一回饋端與該第二回饋端之間之一電壓差是由該第一偵測電壓與該第二偵測電壓所箝制。

請參考第2圖，第2圖為本發明實施例之一電壓調整電路20之示意圖。電壓調整電路20包含一低壓差穩壓器202以及一參考電壓產生電路204，其中電壓調整電路20用來提供一穩定輸出至一負載電路LC。低壓差穩壓器202用來提供一驅動電壓VDD _REG，以經由一電源路徑阻抗R _{APR_PWR}驅動負載電路LC，並且接收來自一第一回饋端VDD _APR之一第一偵測電壓VDD _DET。參考電壓產生電路204用來接收來自負載電路LC之一第二回饋端VSS _APR之一第二偵測電壓VSS _DET。參考電壓產生電路204耦接至低壓差穩壓器202，其中第一回饋端VDD _APR與第二回饋端VSS _APR間之一電壓差是由驅動電壓VDD _REG所箝制，並且驅動電壓VDD _REG是根據第一偵測電壓VDD _DET與第二偵測電壓VSS _DET所決定。低壓差穩壓器202之一電源偵測端V _FB接收第一偵測電壓VDD _DET，參考電壓產生電路204之一接地偵測端V _SEN接收第二偵測電壓VSS _DET。

詳細而言，請參考第3圖以及第4圖。第3圖為本發明實施例之一電壓調整電路30之示意圖。第4圖為本發明實施例之第3圖之電壓調整電路30以及負載電路LC之波形示意圖。

電壓調整電路30包含一低壓差穩壓器302以及一參考電壓產生電路304。電壓調整電路30用來提供一穩定輸出至一負載電路LC。低壓差穩壓器302用來決定一驅動電壓VDD _REG，以經由一電源路徑阻抗R _{APR_PWR}驅動一負載電路LC，並且接收來自一第一回饋端VDD _APR之一第一偵測電壓VDD _DET。驅動電壓VDD _REG是根據一電源偵測端V _FB之一接收電壓以及一參考電壓V _{REF_VDD}所決定，其中接收電壓為第一偵測電壓VDD _DET。參考電壓產生電路304包含一第一電阻模組RM_1、一第二電阻模組RM_2、一電流鏡CM以及一多工器MUX。電流鏡CM用來根據一第一輸入電壓V _REF，鏡射第一電阻模組RM_1之電流至第二電阻模組RM_2，其中第一電阻模組RM_1以及第二電阻模組RM_2可分別為百萬歐姆的串聯電阻，並且其電流為微安培（microampere）。多工器MUX用來根據接收來自第二回饋端VSS _APR之電壓，產生參考電壓V _{REF_VDD}至低壓差穩壓器302。

電壓調整電路30進一步包含多個開關S1-S4，分別被導通以操作電壓調整電路30為下列配置：

a) 開關S1、S2被導通以開啟或關閉負載電路LC之一數位邏輯電路DLC之第一回饋端VDD _APR之一回饋功能；

當開關S1被導通，並且開關S2被關閉時，第一回饋端VDD _APR之電壓回饋被啟動；當開關S1被關閉，並且開關S2被導通時，驅動電壓VDD _REG被回饋至低壓差穩壓器302。

b) 開關S3、S4被導通以開啟或關閉負載電路LC之一數位邏輯電路DLC之第二回饋端VSS _APR之偵測功能；

當開關S3被導通，並且開關S4被關閉時，第二回饋端VSS _APR之偵測功能被啟動；當開關S3被關閉，並且開關S4被導通時，參考電壓產生電路304 偵測低壓差穩壓器302之一第二電壓VSS _REG。

如第3圖所繪示，由於低壓差穩壓器302與負載電路LC之間之一電源路徑阻抗R _{APR_PWR}與一接地路徑阻抗R _{APR_GND}不可被忽略，因此於數位邏輯電路DLC產生一壓降。在一實施例中，電流I _APR大約為數百毫安培（milliampere，mA），而一電源回饋路徑阻抗R _{DET_PWR}與一接地偵測路徑阻抗R _{DET_GND}之電流大約為數十微安培（microampere，µA）。相較於電源路徑阻抗R _{APR_PWR}以及接地路徑阻抗R _{APR_GND}之負載，電源回饋路徑阻抗R _{DET_PWR}與接地偵測路徑阻抗R _{DET_GND}之電流負載通常可以被忽略。

在此情形下，一電源回饋路徑透過開關S1被導通，一接地偵測路徑透過開關S3被導通，以補償數位邏輯電路DLC之壓降。參考電壓產生電路304用來根據第一輸入電壓V _REF以及一單一增益緩衝器，產生一第一輸入電壓V _REF於第一電阻模組RM_1。電流鏡CM根據第一輸入電壓V _REF，將第一電阻模組RM_1之電流鏡射至第二電阻模組RM_2，接著根據多工器MUX建立參考電壓V _{REF_VDD}。

此外，由於開關S3被導通，開關S4被關閉，第二電阻模組RM_2之一接地偵測端V _SEN連接至第二回饋端VSS _APR。假設I _GND≈I _APR，接地路徑阻抗R _{APR_GND}產生一壓升∆V ₁= I _GND* R _{APR_GND}≈ I _APR* R _{APR_GND}。在此情形下，壓升∆V ₁可於接地偵測端V _SEN被感測到，並且補償於參考電壓產生電路304之參考電壓V _{REF_VDD}，壓升∆V ₁被提供至低壓差穩壓器302以補償數位邏輯電路DLC之被抬升的地電壓。

除此之外，由於開關S1被導通，開關S2被關閉，電源偵測端V _FB連接至第一回饋端VDD _APR以確保數位邏輯電路DLC之第一回饋端VDD _APR可受限於參考電壓V _{REF_VDD}，而不會隨著數位邏輯電路DLC以及電源路徑阻抗R _{APR_PWR}而改變，以補償一壓降∆V ₂= I _PWR* R _{APR_PWR}≈I _APR* R _{APR_PWR}(I _PWR≈ I _APR)，其中壓降∆V ₂是於電流I _APR流經電源路徑阻抗R _{APR_PWR}所產生。

藉由偵測數位邏輯電路DLC之第一回饋端VDD _APR以及第二回饋端VSS _APR，通過電源路徑阻抗R _{APR_PWR}以及接地路徑阻抗R _{APR_GND}之壓降∆V ₂以及壓升∆V ₁可被補償，以維持第一回饋端VDD _APR與第二回饋端VSS _APR之間之一電壓差VDD _{DIFF_MAX}。如此一來，數位邏輯電路DLC於輕載或重載時，皆可於足夠的電壓餘量（margin）進行操作。

如第4圖所示，在一區間T0，當數位邏輯電路DLC被操作於無負載時，電流I _APR大約為0 mA，並且第一回饋端VDD _APR與第二回饋端VSS _APR之間之電壓差VDD _{DIFF_MAX}在不具有電源路徑阻抗以及接地路徑阻抗的干擾下被箝制。

在一區間T1，當數位邏輯電路DLC開始自電壓調整電路30抽取電流時，接地路徑阻抗R _{APR_GND}產生壓升∆V ₁= I _GND*R _{APR_GND}≈ I _APR* R _{APR_GND}(I _GND≈ I _APR)。接地偵測端V _SEN感測到壓升∆V ₁，並且將壓升∆V ₁用於補償參考電壓產生電路304之參考電壓V _{REF_VDD}。接著，壓升∆V ₁被提供至低壓差穩壓器302以補償數位邏輯電路DLC之壓升∆V ₁。同時，第一回饋端VDD _APR之電壓被回饋至電源偵測端V _FB，使得低壓差穩壓器302可維持第一回饋端VDD _APR與第二回饋端VSS _APR之間之電壓差VDD _{DIFF_MAX}，以補償一壓降∆V ₂= I _PWR* R _{APR_PWR}≈I _APR* R _{APR_PWR}(I _PWR≈ I _APR)，其中壓降∆V ₂是於電流I _APR流經電源路徑阻抗R _{APR_PWR}時產生的。如此一來，數位邏輯電路DLC於輕載或重載時，皆可以足夠的餘量進行操作。

在另一實施利中，當電源路徑阻抗R _{APR_PWR}可被忽略，而低壓差穩壓器302與補償參考電壓產生電路304之間之接地路徑阻抗R _{APR_GND}無法被忽略時，則僅需要考慮接地路徑阻抗R _{APR_GND}以用於壓升∆V ₁≈ I _APR* R _{APR_GND}之補償，並且電源路徑阻抗R _{APR_PWR}在此例中也可被忽略。

為了補償接地路徑阻抗R _{APR_GND}的壓降，第二回饋端VSS _APR之偵測功能被啟動，開關S3被導通而開關S4被關閉，如第5圖及第6圖所示。

在第5圖中，開關S1被關閉，而開關S2被導通。也就是說，第一回饋端VDD _APR之回饋功能沒有被啟動。此外，開關S3被導通而開關S4被關閉以啟動來自第二回饋端VSS _APR之第二偵測電壓VSS _DET之偵測功能。參考電壓產生電路304用來根據第一輸入電壓V _REF以及一單一增益緩衝器，產生第一輸入電壓V _REF於第一電阻模組RM_1。電流鏡CM根據第一輸入電壓V _REF，將第一電阻模組RM_1之電流鏡射至第二電阻模組RM_2，接著根據多工器MUX建立參考電壓V _{REF_VDD}。由於開關S3被導通，而開關S4被關閉，第二電阻模組RM_2之接地偵測端V _SEN連接至第二回饋端VSS _APR以偵測第二偵測電壓VSS _DET。壓升∆V ₁= I _GND* R _{APR_GND}≈ I _APR* R _{APR_GND}由接地路徑阻抗R _{APR_GND}產生。在此情形下，接地偵測端V _SEN感測壓升∆V ₁，並且被補償於參考電壓產生電路304之參考電壓V _{REF_VDD}。壓升∆V ₁被提供至低壓差穩壓器302以補償數位邏輯電路DLC之被抬升的地電壓。

由於開關S1被關閉，並且開關S2被導通，電源偵測端V _FB連接至驅動電壓VDD _REG以跟隨參考電壓V _{REF_VDD}的變化。此外，由於電源路徑阻抗R _{APR_PWR}可以被忽略，即∆V ₂= I _PWR* R _{APR_PWR}≈ I _APR* R _{APR_PWR}≈0，低壓差穩壓器302之驅動電壓VDD _REG可接近第一回饋端VDD _APR，以確保數位邏輯電路DLC之第一回饋端VDD _APR不會被電流I _APR影響。

因此，藉由偵測數位邏輯電路DLC之第二回饋端VSS _APR，於電流I _APR流經接地路徑阻抗R _{APR_GND}所產生的壓升∆V ₁可被用來進行補償，以於數位邏輯電路DLC為輕載或重載時，確保第一回饋端VDD _APR與第二回饋端VSS _APR之間的箝制電壓被固定。

第6圖為本發明實施例之第5圖之電壓調整電路30以及數位邏輯電路DLC之波形示意圖。在區間T0，當數位邏輯電路DLC操作於無負載時，電流I _APR大約0 mA，而數位邏輯電路DLC之第一回饋端VDD _APR與第二回饋端VSS _APR之間的電壓差可在沒有電源路徑阻抗以及接地路徑阻抗之下被箝制，使得數位邏輯電路DLC可操作於電壓差VDD _{DIFF_MAX}之內。

在第6圖之區間T1，當數位邏輯電路DLC開始自電壓調整電路30抽取電流I _APR時，壓升∆V ₁≈ I _APR* R _{APR_GND}於電流I _APR流經接地路徑阻抗R _{APR_GND}時產生。接地偵測端V _SEN感測壓升∆V ₁，並且參考電壓產生電路304之參考電壓V _{REF_VDD}被抬升了壓升∆V ₁，壓升∆V ₁被提供至低壓差穩壓器302。驅動電壓VDD _REG被回饋至一電源偵測端V _FB，使得驅動電壓VDD _REG可追隨參考電壓V _{REF_VDD}的變化。

由於電源路徑阻抗R _{APR_PWR}可被忽略（即∆V ₂≈ I _APR* R _{APR_PWR}≈0），電流I _APR流經電源路徑阻抗R _{APR_PWR}所產生的壓降可以被忽略，即第一回饋端VDD _APR之一電壓接近驅動電壓VDD _REG。如此一來，藉由偵測來自數位邏輯電路DLC之第二回饋端VSS _APR之第二偵測電壓VSS _DET，當電流I _APR流經接地路徑阻抗R _{APR_GND}所產生的壓升∆V ₁可被用來進行補償，以於數位邏輯電路DLC為輕載或重載時，確保第一回饋端VDD _APR與第二回饋端VSS _APR之間的箝制電壓被固定。

在另一實施利中，當電源路徑阻抗R _{APR_PWR}不可被忽略，而接地路徑阻抗R _{APR_GND}可以被忽略時，則僅考慮電源路徑阻抗R _{APR_PWR}以用於補償壓降，接地路徑阻抗R _{APR_GND}在此例中可以被忽略。

為了補償電源路徑阻抗R _{APR_PWR}之壓降，由第一回饋端VDD _APR回饋至參考電壓V _{REF_VDD}之回饋功能被啟動，因此開關S1被導通、開關S2被關閉；開關S3被關閉、開關S4被導通，如第7圖及第8圖所示。

參考電壓產生電路304用來根據第一輸入電壓V _REF以及一單一增益緩衝器，產生第一輸入電壓V _REF於第一電阻模組RM_1。電流鏡CM根據第一輸入電壓V _REF，將第一電阻模組RM_1之電流鏡射至第二電阻模組RM_2，接著根據多工器MUX建立參考電壓V _{REF_VDD}。由於開關S3被關閉、開關S4被導通，第二電阻模組RM_2之接地偵測端V _SEN連接至第二電壓VSS _REG，並且接地路徑阻抗R _{APR_GND}可以被忽略。

除此之外，由於開關S1被導通、開關S2被關閉，低壓差穩壓器302之電源偵測端V _FB連接至第一回饋端VDD _APR以確保數位邏輯電路DLC之第一回饋端VDD _APR可被鎖定於參考電壓V _{REF_VDD}，而不隨數位邏輯電路DLC以及電源路徑阻抗R _{APR_PWR}而改變，以補償一壓降∆V ₂= I _PWR* R _{APR_PWR}≈I _APR* R _{APR_PWR}(I _PWR≈I _APR)，其中壓降∆V ₂是於電流I _APR流經電源路徑阻抗R _{APR_PWR}所產生。

如第8圖所示，在區間T0內，當數位邏輯電路DLC操作於無負載時，電流I _APR大約為0 mA，並且第一回饋端VDD _APR與第二回饋端VSS _APR之間的電壓差VDD _{DIFF_MAX}在不具有電源路徑阻抗與接地路徑阻抗的干擾下被箝制。

在區間T1內，當數位邏輯電路DLC開始自電壓調整電路30抽取電流I _APR時，由於接地路徑阻抗R _{APR_GND}可以被忽略，電流I _APR流經接地路徑阻抗R _{APR_GND}所產生的壓升∆V ₁可以被忽略。

由於第二電阻模組RM_2之接地偵測端V _SEN偵測第二電壓VSS _REG幾乎等於第二回饋端VSS _APR之電壓，接地路徑阻抗R _{APR_GND}可以被忽略，並且參考電壓V _{REF_VDD}上的壓升∆V ₁也可以被忽略。

低壓差穩壓器302可藉由偵測電源偵測端V _FB之第一偵測電壓VDD _DET以調整第一回饋端VDD _APR，進而補償電流I _APR流經電源路徑阻抗R _{APR_PWR}所產生之壓降∆V ₂，以維持第一回饋端VDD _APR與第二回饋端VSS _APR之間之一電壓差VDD _{DIFF_MAX}。

在另一實施利中，當電源路徑阻抗R _{APR_PWR}以及接地路徑阻抗R _{APR_GND}皆可被忽略時，驅動電壓VDD _REG被回饋至電源偵測端V _FB，並且第二電壓VSS _REG被偵測以確保數位邏輯電路DLC之箝制電壓，即電壓差VDD _{DIFF_MAX}可以被維持。

如第9圖所示，開關S1被關閉、開關S2被導通，電源偵測端V _FB連接至驅動電壓VDD _REG以跟隨參考電壓V _{REF_VDD}之變化。開關S3被關閉，而開關S4被導通以關閉第二回饋端VSS _APR之偵測功能。

電流鏡CM根據第一輸入電壓V _REF，將第一電阻模組RM_1之電流鏡射至第二電阻模組RM_2，接著根據多工器MUX建立參考電壓V _{REF_VDD}。由於開關S3被關閉，而開關S4被導通，第二電阻模組RM_2之接地偵測端V _SEN連接至第二電壓VSS _REG，而接地路徑阻抗R _{APR_GND}可被忽略，當電流I _APR流經接地路徑阻抗R _{APR_GND}產生壓升∆V ₁= I _GND* R _{APR_GND}≈I _APR* R _{APR_GND}≈0，其中I _GND≈I _APR。

由於開關S1被關閉，而開關S2被導通，電源偵測端V _FB接收驅動電壓VDD _REG以跟隨參考電壓V _{REF_VDD}之變化。此外，電源路徑阻抗R _{APR_PWR}可以被忽略，即∆V ₂= I _PWR* R _{APR_PWR}≈ I _APR* R _{APR_PWR}≈0，其中I _PWR≈ I _APR，低壓差穩壓器302之驅動電壓VDD _REG接近第一回饋端VDD _APR之電壓，以確保數位邏輯電路DLC之第一回饋端VDD _APR不會受到電流I _APR的影響。

如第10圖所示，在區間T0中，當數位邏輯電路DLC操作於無負載時，電流I _APR大約為0 mA，第一回饋端VDD _APR與第二回饋端VSS _APR之間之電壓差VDD _{DIFF_MAX}在不具有電源路徑阻抗以及接地路徑阻抗的干擾下被箝制。

在區間T1中，當數位邏輯電路DLC開始自電壓調整電路30抽取電流I _APR時，由於接地路徑阻抗R _{APR_GND}可被忽略，電流I _APR流經接地路徑阻抗R _{APR_GND}所產生的壓升∆V ₁可被忽略，並且第二回饋端VSS _APR隨著第二電壓VSS _REG變動。

由於第二電阻模組RM_2之接地偵測端V _SEN偵測到第二電壓VSS _REG接近第二回饋端VSS _APR之電壓，接著參考電壓V _{REF_VDD}被輸出至低壓差穩壓器302。驅動電壓VDD _REG被回饋至電源偵測端V _FB以確保驅動電壓VDD _REG隨著參考電壓V _{REF_VDD}變化。

此外，由於電源路徑阻抗R _{APR_PWR}可被忽略，電流I _APR流經電源路徑阻抗R _{APR_PWR}所產生的壓降∆V可被忽略，並且第一回饋端VDD _APR之電壓可隨著驅動電壓VDD _REG變動。

當電源路徑阻抗R _{APR_PWR}以及接地路徑阻抗R _{APR_GND}皆可被忽略時，藉由偵測驅動電壓VDD _REG以及第二電壓VSS _REG，於數位邏輯電路DLC為輕載或重載時，確保第一回饋端VDD _APR與第二回饋端VSS _APR之間的電壓差VDD _{DIFF_MAX}被箝制。

請參考第11圖，第11圖為本發明實施例之一電壓調整電路1100之示意圖。電壓調整電路1100包含一低壓差穩壓器1102以及一參考電壓產生電路1104。由於第11圖為第3圖的一種實施例，因此沿用相同的元件符號。與第3圖不同的地方在於，參考電壓產生電路1104包含一第一電阻模組RM以及一多工器MUX。多工器MUX用來產生一參考電壓V _{REF_VDD}至低壓差穩壓器1102。

當一電源路徑阻抗R _{APR_PWR}以及一接地路徑阻抗R _{APR_GND}不可被忽略時，則一壓降產生於一數位邏輯電路DLC。為了補償電源路徑阻抗R _{APR_PWR}以及接地路徑阻抗R _{APR_GND}所造成的壓降，第一回饋端VDD _APR之回饋功能以及第二回饋端VSS _APR之偵測功能被啟動。

如第11圖所示，當開關S1被導通，而開關S2被關閉時，參考電壓V _{REF_VDD}回饋至第一回饋端VDD _APR之回饋功能被啟動；當開關S3被導通，而開關S4被關閉時，第二回饋端VSS _APR之偵測功能被啟動。

電壓調整電路1100用來根據多工器MUX之一選擇，決定參考電壓V _{REF_VDD}。由於開關S3被導通，而開關S4被關閉，一接地端V _{REF_VSS}連接至第二回饋端VSS _APR以接收一第二偵測電壓VSS _DET，一壓升∆V ₁= I _GND* R _{APR_GND}≈ I _APR* R _{APR_GND}（其中I _GND≈ I _APR）於一電流I _APR流經接地路徑阻抗R _{APR_GND}產生，並且壓升∆V ₁被提供至低壓差穩壓器1102以補償數位邏輯電路DLC之被抬升的地電壓。

低壓差穩壓器1102之一輸出電壓VDD _REG為[V _{REF_VDD}* (R ₂/(R ₁+R ₂))+V _{REF_VSS}*(R ₁/(R ₁+R ₂))] *(1+R ₄/R ₃)= V _{REF_VDD}+ ∆V ₁，其中R ₁=R ₂=R ₃=R ₄=R、V _{REF_VSS}=∆V ₁，可用來作為接地路徑阻抗R _{APR_GND}之壓降之補償。

此外，由於開關S1被導通，而開關S2被關閉，電源偵測端V _FB連接至第一回饋端VDD _APR以接收來自第一回饋端VDD _APR之第一偵測電壓VDD _DET，一壓降∆V ₂= I _PWR* R _{APR_PWR}≈ I _APR* R _{APR_PWR}(wherein I _PWR≈ I _APR)於電流I _APR流經電源路徑阻抗R _{APR_PWR}產生。

藉由偵測來自第一回饋端VDD _APR之第一偵測電壓VDD _DET以及來自第二回饋端VSS _APR之第二偵測電壓VSS _DET，於電流I _APR流經電源路徑阻抗R _{APR_PWR}以及接地路徑阻抗R _{APR_GND}所產生的壓升∆V ₁以及壓降∆V ₂可被補償，以確保於數位邏輯電路DLC為輕載或重載時，皆可於足夠的餘量進行操作。

關於電壓調整電路1100以及數位邏輯電路DLC的波形，請參考第4圖中，電源路徑阻抗R _{APR_PWR}與接地路徑阻抗R _{APR_GND}不可被忽略時的實施例。此外，其他關於電壓調整電路1100的實施例以及對應的波形圖可參考第3圖的實施例。

請參考第12圖，第12圖為本發明實施例之一電壓調整電路1200之示意圖。電壓調整電路1200包含一低壓差穩壓器1202以及一參考電壓產生電路1204。由於第12圖為第3圖的一種實施例，因此沿用相同的元件符號。與第3圖不同的地方在於，參考電壓產生電路1204包含一第一電阻模組RM，其中第一電阻模組RM包含串聯的一電阻R ₁以及一電阻R ₂，參考電壓產生電路1204用來根據一參考電壓V _REF以及一接地偵測端V _SEN，產生一輸入電壓V _N用於低壓差穩壓器1202。

當一電源路徑阻抗R _{APR_PWR}以及接地路徑阻抗R _{APR_GND}不可被忽略時，則一壓降產生於一數位邏輯電路DLC。為了補償電源路徑阻抗R _{APR_PWR}以及接地路徑阻抗R _{APR_GND}所造成的壓降，第一回饋端VDD _APR之回饋功能以及第二回饋端VSS _APR之偵測功能被啟動。

如第12圖所示，當開關S1被導通，而開關S2被關閉時，參考電壓V _{REF_VDD}回饋至第一回饋端VDD _APR之回饋功能被啟動；當開關S3被導通，而開關S4被關閉時，第二回饋端VSS _APR之偵測功能被啟動。

電壓調整電路1200用來根據一單一增益緩衝器，產生參考電壓V _{REF_VDD}，參考電壓V _{REF_VDD}連接至第一電阻模組RM之電阻R ₁之一端點，而電阻R ₁之另一端點經由電阻R2連接至一接地端V _{REF_VSS}。輸入電壓V _N是根據電阻R ₁、R ₂之電壓分壓所產生，接著傳送至低壓差穩壓器1202。

當開關S3被導通，而開關S4被關閉時，接地端V _{REF_VSS}連接至第二回饋端VSS _APR以接收一第二偵測電壓VSS _DET。當一電流I _APR流經接地路徑阻抗R _{APR_GND}時，產生一壓升∆V ₁= I _GND* R _{APR_GND}≈ I _APR* R _{APR_GND}(I _GND≈ I _APR)。第二回饋端VSS _APR連接至第一電阻模組RM之一接地端V _{REF_VSS}。因此，輸入電壓V _N= V _{REF_VDD}* (R ₂/(R ₁+ R ₂))+ V _{REF_VSS}* (R ₁/ (R ₁+R ₂))]被提供至低壓差穩壓器1202以補償被抬升的電壓。低壓差穩壓器1202之一有效輸出電壓為VDD _REG= [V _{REF_VDD}* (R ₂/(R ₁+R ₂))+ V _{REF_VSS}*(R ₁/ (R ₁+R ₂))] *(1+R ₄/R ₃)= V _{REF_VD}+ ∆V ₁，其中R ₁=R ₂=R ₃=R ₄=R、V _{REF_VSS}=∆V ₁。

由於開關S1被導通，而開關S2被關閉，低壓差穩壓器1202之電源偵測端V _FB連接至第一回饋端VDD _APR以接收來自第一回饋端VDD _APR之第一偵測電壓VDD _DET，因此一壓降∆V ₂於電流I _APR流經電源路徑阻抗R _{APR_PWR}時產生。

藉由偵測來自第一回饋端VDD _APR之第一偵測電壓VDD _DET，以及來自第二回饋端VSS _APR之第二偵測電壓VSS _DET，當電流I _APR流經電源路徑阻抗R _{APR_PWR}以及接地路徑阻抗R _{APR_GND}所產生的壓升∆V ₁以及壓降∆V ₂可被補償，以確保於數位邏輯電路DLC為輕載或重載時，皆可於足夠的餘量進行操作。

關於電壓調整電路1200以及數位邏輯電路DLC的波形，請參考第4圖中，電源路徑阻抗R _{APR_PWR}與接地路徑阻抗R _{APR_GND}不可被忽略時的實施例。此外，其他關於電壓調整電路1200的實施例以及對應的波形圖可參考第3圖的實施例。

綜上所述，本發明實施例提供一種電壓調整電路，以補償電壓調整電路與一負載電路之間的路徑阻抗所產生的一壓升以及一壓降，並且於操作負載時維持足夠的餘量。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10:電壓調整電路 102:參考電路 104:低壓差穩壓器 20:電壓調整電路 202:低壓差穩壓器 204:參考電壓產生電路 30:電壓調整電路 302:低壓差穩壓器 304:參考電壓產生電路 1100:電壓調整電路 1102:低壓差穩壓器 1104:參考電壓產生電路 1200:電壓調整電路 1202:低壓差穩壓器 1204:參考電壓產生電路 CM:電流鏡 DLC:數位邏輯電路 I _APR:電流 I _{DET_PWR}:電流 I _{DET_GND}:電流 I _GND:電流 I _PWR:電流 LC:負載電路 MUX:多工器 R1, R2, R3, R4:電阻 EM:第一電阻模組 RM_1:第一電阻模組 RM_2:第二電阻模組 R _{APR_PWR}:電源路徑阻抗 R _{APR_GND}:接地路徑阻抗 R _{DET_PWR}:電源回饋路徑阻抗 R _{DET_GND}:接地偵測路徑阻抗 S1, S2, S3, S4:開關 T0, T1:區間 Time:時間 V _APR:電壓 VDD _APR:第一回饋端 VDD _DET:第一偵測電壓 VDD _{DIFF_MAX}:電壓差 VDD _REG:驅動電壓 V _FB:電源偵測端 V _N:輸入電壓 VSS _APR:第二回饋端 VSS _DET:第二偵測電壓 VSS _REG:第二電壓 V _REF:第一輸入電壓 V _{REF_VDD}:參考電壓 V _SEN:接地偵測端 ∆V ₁:壓升 ∆V ₂:壓降

第1圖為包含一參考電路以及一低壓差穩壓器之一現有電壓調整電路以用於一負載電路之示意圖。第2圖為本發明實施例之一電壓調整電路之示意圖。第3圖、第5圖、第7圖、第9圖為本發明實施例之一電壓調整電路之示意圖。第4圖、第6圖、第8圖、第10圖為本發明實施例之第3圖、第5圖、第7圖以及第9圖之電壓調整電路以及一數位邏輯電路之波形示意圖。第11圖、第12圖為本發明實施例之一電壓調整電路之示意圖。

20:電壓調整電路

202:低壓差穩壓器

204:參考電壓產生電路

DLC:數位邏輯電路

I_APR:電流

I_{DET_PWR}:電流

I_{DET_GND}:電流

I_GND:電流

I_PWR:電流

LC:負載電路

R_{APR_PWR}:電源路徑阻抗

R_{APR_GND}:接地路徑阻抗

R_{DET_PWR}:電源回饋路徑阻抗

R_{DET_GND}:接地偵測路徑阻抗

V_APR:電壓

VDD_APR:第一回饋端

VDD_DET:第一偵測電壓

VDD_REG:驅動電壓

V_FB:電源偵測端

VSS_APR:第二回饋端

VSS_DET:第二偵測電壓

VSS_REG:第二電壓

V_{REF_VDD}:參考電壓

V_SEN:接地偵測端

Claims

一種電壓調整電路，包含有：一低壓差穩壓器，用來提供一驅動電壓以驅動一負載電路並且自一第一回饋端接收一第一偵測電壓；以及一參考電壓產生電路，耦接於該低壓差穩壓器，用來接收來自一第二回饋端之一第二偵測電壓；其中，該第一回饋端與該第二回饋端之間之一電壓差是由該第一偵測電壓與該第二偵測電壓所箝制。
如請求項1所述之電壓調整電路，其中該參考電壓產生電路包含：一第一電阻模組以及一第二電阻模組；一電流鏡，耦接於該第一電阻模組以及該第二電阻模組，用來根據一第一輸入電壓，鏡射該第一電阻模組之一電流至該第二電阻模組；以及一多工器，耦接於該第二電阻模組，用來根據該第二偵測電壓，產生一參考電壓至該低壓差穩壓器。
如請求項2所述之電壓調整電路，其中該低壓差穩壓器用來根據一電源偵測端以及該參考電壓，決定該驅動電壓以驅動該負載電路。
如請求項1所述之電壓調整電路，其中一電源偵測端之一電壓是根據該低壓差穩壓器與該第一回饋端之間之一電源路徑阻抗所決定。
如請求項4所述之電壓調整電路，其中一電源回饋路徑被導通以補償該低壓差穩壓器與該第一回饋端之間之該電源路徑阻抗之一壓降。
如請求項1所述之電壓調整電路，其中一接地偵測端之一電壓是根據該參考電壓產生電路與該第二回饋端之間之一接地路徑阻抗所決定。
如請求項6所述之電壓調整電路，其中一接地偵測路徑被導通以補償該參考電壓產生電路與該第二回饋端之間之該接地路徑阻抗之一壓升。
如請求項1所述之電壓調整電路，其中該參考電壓產生電路包含：一第一電阻模組；以及一多工器，耦接於該第一電阻模組，用來產生一參考電壓至該低壓差穩壓器。
如請求項8所述之電壓調整電路，其中該低壓差穩壓器用來決定該驅動電壓以驅動該負載電路，並且根據一電源偵測端以及一第二輸入電壓接收來自該第一回饋端之該第一偵測電壓，該第二輸入電壓是根據該參考電壓之一輸出以及該低壓差穩壓器之一接地偵測端所決定。
如請求項9所述之電壓調整電路，其中該第二輸入電壓是根據該參考電壓之一輸出以及該接地偵測端之一電壓所決定。
如請求項9所述之電壓調整電路，其中該低壓差穩壓器與該第一回饋端之間之一電源回饋路徑被導通以補償該低壓差穩壓器與該第一回饋端之間之一電源路徑阻抗之一壓降。
如請求項9所述之電壓調整電路，其中該接地偵測端是根據該參考電壓產生電路與該第二回饋端之間之一接地路徑阻抗所決定。
如請求項12所述之電壓調整電路，其中一接地偵測路徑被導通以補償該參考電壓產生電路與該第二回饋端之間之該接地路徑阻抗之一壓升。
如請求項1所述之電壓調整電路，其中該參考電壓產生電路包含：一第一電阻模組，耦接於該第二回饋端，用來根據該參考電壓以及一接地偵測端之一電壓，產生一輸入電壓至該低壓差穩壓器。
如請求項14所述之電壓調整電路，其中該低壓差穩壓器用來決定該驅動電壓以驅動該負載電路，並且根據一電源偵測端以及該輸入電壓，接收來自該第一回饋端之該第一偵測電壓。
如請求項14所述之電壓調整電路，其中該低壓差穩壓器與該第一回饋端之一電源回饋路徑被導通，以補償該低壓差穩壓器與該第一回饋端之間之一電源路徑阻抗之一壓降。
如請求項14所述之電壓調整電路，其中該接地偵測端是根據該參考電壓產生電路與該第二回饋端之間之一接地路徑阻抗所決定。
如請求項17所述之電壓調整電路，其中一接地偵測路徑被導通以補償該參考電壓產生電路與該第二回饋端之間之該接地路徑阻抗之一壓升。