TW202347811A - 微型ｌｅｄ、微型ｌｅｄ陣列面板及其製造方法 - Google Patents

微型ｌｅｄ、微型ｌｅｄ陣列面板及其製造方法 Download PDF

Info

Publication number
TW202347811A
TW202347811A TW112103117A TW112103117A TW202347811A TW 202347811 A TW202347811 A TW 202347811A TW 112103117 A TW112103117 A TW 112103117A TW 112103117 A TW112103117 A TW 112103117A TW 202347811 A TW202347811 A TW 202347811A
Authority
TW
Taiwan
Prior art keywords
fence
semiconductor layer
type semiconductor
ion implantation
micro led
Prior art date
Application number
TW112103117A
Other languages
English (en)
Inventor
祝元坤
方安樂
劉德帥
Original Assignee
大陸商上海顯耀顯示科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商上海顯耀顯示科技有限公司 filed Critical 大陸商上海顯耀顯示科技有限公司
Publication of TW202347811A publication Critical patent/TW202347811A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

一種微型LED，包括：第一類型半導體層；形成在所述第一類型半導體層上的第一類型帽蓋層；和形成在所述第一類型帽蓋層上的發光層；其中，所述第一類型半導體層包括台面結構、溝槽、和與所述台面結構分離開的離子注入圍欄；所述離子注入圍欄圍繞所述溝槽形成，並且所述溝槽圍繞所述台面結構形成；其中，所述第一離子注入圍欄的電阻高於所述第一台面結構的電阻。

Description

微型LED、微型LED陣列面板及其製造方法
發明領域
本公開文本總體上涉及一種發光二極管，並且更具體地涉及一種微型發光二極管(LED)、一種微型LED陣列面板及其製造方法。
發明背景
無機微型像素發光二極管(也稱爲微型發光二極管、微型LED或μ-LED)由於其用於包括自發射式微型顯示器、可見光通信和光遺傳學的各種應用中而日益重要。由於更好的應變弛豫、提高的光提取效率和均勻的電流擴展，微型LED比傳統LED展現出更高的輸出性能。與傳統LED相比，微型LED還展現出改善的熱效應、快速的響應速率、更大的工作溫度範圍、更高的分辨率、色域和對比度、以及更低的功耗並且可以在更高的電流密度下操作。
無機微型LED通常是形成爲多個台面的III-V族外延層。傳統微型LED結構中的相鄰微型LED之間形成空間，以避免外延層中的載流子從一個台面擴散到相鄰台面。然而，相鄰微型LED之間形成的空間可能會減小有效發光區域並降低光提取效率。如果相鄰微型LED之間沒有空間，則有效發光區域將增大，並且外延層中的載流子將會側向地擴散至相鄰台面，這降低了微型LED的發光效率。此外，如果在相鄰台面之間沒有形成空間，則相鄰微型LED之間將產生串擾，這將會干擾LED的操作。
然而，具有更高電流密度的更小微型LED將經歷紅移、更低的最大效率和高電流密度下的不均勻發射，這歸因於導致劣化電注入的製造工藝損害。此外，峰值外量子效率(EQE)和內量子效率(IQE)隨着芯片大小的減小而大大降低。降低的EQE由於蝕刻損害所引起的非輻射再結合而出現，而降低的IQE歸因於微型LED的不良電流注入和電子洩漏電流。
以上討論僅提供用於幫助理解本公開文本所克服的技術問題，並不構成對上述爲現有技術的承認。
發明概要
本公開文本的實施方案提供了一種微型LED。所述微型LED包括第一類型半導體層；第一類型帽蓋層，其形成在所述第一類型半導體層上；以及發光層，其形成在所述第一類型帽蓋層上；其中，所述第一類型半導體層包括台面結構、溝槽和與所述台面結構分離開的離子注入圍欄，所述離子注入圍欄圍繞所述溝槽形成，並且所述溝槽圍繞所述台面結構形成；其中，所述離子注入圍欄的電阻高於所述台面結構的電阻。
本公開文本的實施方案提供了一種微型LED陣列面板。所述微型LED陣列面板包括：第一類型半導體層，其形成在所述微型LED陣列面板中；第一類型帽蓋層，其形成在所述第一類型半導體層上；發光層，其形成在所述第一類型帽蓋層上；第二類型帽蓋層，其形成在所述發光層上；和第二類型半導體層，其形成在所述第二類型帽蓋層上；其中，所述第一類型爲P型並且所述第二類型爲N型；並且所述第一類型半導體層包括多個台面結構、多個溝槽、和通過所述溝槽與所述台面結構分離開的多個離子注入圍欄；其中，所述離子注入圍欄的頂表面低於所述第一類型半導體層的頂表面或與所述第一類型半導體層的頂表面對齊；並且所述離子注入圍欄圍繞所述溝槽形成且在相鄰類型台面結構之間；其中，所述離子注入圍欄的電阻高於所述台面結構的電阻。
本公開文本的實施方案提供了一種用於製造微型LED的方法。所述方法包括：提供外延結構，其中，所述外延結構從上到下依次包括第一類型半導體層、第一類型帽蓋層、發光層、第二類型帽蓋層和第二類型半導體層；圖案化所述第一類型半導體層以形成台面結構、溝槽和圍欄；在所述台面結構上沉積底部觸頭；以及向所述圍欄中執行離子注入工藝以形成離子注入圍欄。
本公開文本的實施方案提供了一種微型LED。所述微型LED包括：第一類型半導體層；第一類型帽蓋層，其形成在所述第一類型半導體層上；發光層，其形成在所述第一類型帽蓋層上；第二類型帽蓋層，其形成在所述發光層上；和第二類型半導體層，其形成在所述第二類型帽蓋層上；其中，所述第一類型爲P型並且所述第二類型爲N型；所述第二類型半導體層包括台面結構、溝槽、和與所述台面結構分離開的離子注入圍欄；其中，所述離子注入圍欄的底表面不低於所述第二類型半導體層的底表面；並且所述離子注入圍欄圍繞所述溝槽形成並且所述溝槽圍繞所述台面結構形成；其中，所述第二離子注入圍欄的電阻高於所述第二台面結構的電阻。
本公開文本的實施方案提供了一種微型LED陣列面板。所述微型LED陣列面板包括：第一類型半導體層，其形成在所述微型LED陣列面板中；第一類型帽蓋層，其形成在所述第一類型半導體層上；發光層，其形成在所述第一類型帽蓋層上；第二類型帽蓋層，其形成在所述發光層上；和第二類型半導體層，其形成在所述第二類型帽蓋層上；其中，所述第一類型爲P型並且所述第二類型爲N型；所述第二類型半導體層包括多個台面結構、多個溝槽、和通過所述溝槽與所述台面結構分離開的多個離子注入圍欄；其中，所述離子注入圍欄的底表面高於所述第二類型半導體層的底表面或與所述第二類型半導體層的底表面對齊；並且所述離子注入圍欄圍繞所述溝槽形成且在相鄰台面結構之間；其中，所述離子注入圍欄的電阻高於所述台面結構的電阻。
本公開文本的實施方案提供了一種用於製造微型LED的方法。所述方法包括：提供外延結構，其中，所述外延結構從上到下依次包括第一類型半導體層、第一類型帽蓋層、發光層、第二類型帽蓋層和第二類型半導體層；將所述外延結構與集成電路(IC)背板鍵合；圖案化所述第二類型半導體層以形成台面結構、溝槽和圍欄；在所述台面結構上沉積頂部觸頭；向所述圍欄中執行離子注入工藝；在所述第二類型半導體層的頂表面上、在頂部觸頭上以及在所述溝槽中沉積頂部導電層。
本公開文本的實施方案提供了一種微型LED。所述微型LED包括：第一類型半導體層；第一類型帽蓋層，其形成在所述第一類型半導體層上；發光層，其形成在所述第一類型帽蓋層上；第二類型帽蓋層，其形成在所述發光層上；和第二類型半導體層，其形成在所述第二類型帽蓋層上；其中，所述第一類型爲P型並且所述第二類型爲N型；並且所述第一類型半導體層包括第一台面結構、第一溝槽、和與所述第一台面結構分離開的第一離子注入圍欄；其中，所述第一離子注入圍欄的頂表面低於所述第一類型半導體層的頂表面或與所述第一類型半導體層的頂表面對齊；並且所述第二類型半導體層包括第二台面結構、第二溝槽、和與所述第二台面結構分離開的第二離子注入圍欄；其中，所述第二離子注入圍欄的底表面高於所述第二類型半導體層的底表面或與所述第二類型半導體層的底表面對齊；並且所述第一離子注入圍欄圍繞所述第一溝槽形成，並且所述第一溝槽圍繞所述第一台面結構形成；其中，所述第一離子注入圍欄的電阻高於所述第一台面結構的電阻；並且所述第二離子注入圍欄圍繞所述第二溝槽形成，並且所述第二溝槽圍繞所述第二台面結構形成；其中，所述第二離子注入圍欄的電阻高於所述第二台面結構的電阻。
本公開文本的實施方案提供了一種微型LED陣列面板。所述微型LED陣列面板包括：第一類型半導體層，其形成在所述微型LED陣列面板中；第一類型帽蓋層，其形成在所述第一類型半導體層上；發光層，其形成在所述第一類型帽蓋層上；第二類型帽蓋層，其形成在所述發光層上；和第二類型半導體層，其形成在所述第二類型帽蓋層上；其中，所述第一類型爲P型並且所述第二類型爲N型；所述第一類型半導體層包括多個第一台面結構、多個第一溝槽、和通過所述第一溝槽與所述第一台面結構分離開的多個第一離子注入圍欄；所述第一離子注入圍欄的頂表面低於所述第一類型半導體層的頂表面或與所述第一類型半導體層的頂表面對齊；所述第一離子注入圍欄圍繞所述第一溝槽形成且位於相鄰的第一類型台面結構之間；其中，所述第一離子注入圍欄的電阻高於所述第一台面結構的電阻；並且所述第二類型半導體層包括多個第二台面結構、多個第二溝槽、和通過所述第二溝槽與所述第二台面結構分離開的多個第二離子注入圍欄；其中，所述第二離子注入圍欄的底表面高於所述第二類型半導體層的底表面或與所述第二類型半導體層的底表面對齊；所述第二離子注入圍欄圍繞所述第二溝槽形成且在相鄰的第二台面結構之間；其中，所述第二離子注入圍欄的電阻高於所述第二台面結構的電阻。
本公開文本的實施方案提供了一種用於製造微型LED的方法。所述方法包括：過程I，其包括圖案化第一類型半導體層並向所述第一類型半導體層中注入第一離子；以及過程II，其包括圖案化第二類型半導體層並向所述第二類型半導體層中注入第二離子。
較佳實施例之詳細說明
現在將詳細參考示例性實施方案，所述示例性實施方案的例子在附圖中展示。以下描述參考附圖，其中不同附圖中的相同數字表示相同的或相似的元件，除非另有表示。在示例性實施方案的以下描述中闡述的實現方式並不代表與本發明一致的所有實現方式。相反，它們僅是與本發明有關的、同所附申請專利範圍中所列舉的方面一致的設備和方法的例子。下面更詳細地描述了本公開文本的特定方面。如果與通過引用並入的術語和/或定義相衝突，則以本文提供的術語和定義爲準。
本公開文本提供了一種微型LED，其可以根據半導體層和連續地形成的發光層的結構避免在台面的側壁處的非輻射再結合。此外，與傳統微型LED相比，相鄰台面之間的空間可以由於離子注入圍欄而大大減小。因此，增加了微型LED在芯片中的集成度，並且提高了有效發光效率。此外，本公開文本提供的微型LED還可以增大有效發光區域並提高圖像質量。
實施方案1
圖1A至圖1H是示出根據本公開文本的一些實施方案的第一示例性微型LED的各個不同變體的側截面視圖的結構圖。
參考圖1A至圖1H，微型LED包括第一類型半導體層110、第一類型帽蓋層114、發光層130、第二類型帽蓋層124和第二類型半導體層120。發光層130形成在第一類型半導體層110之上的第一類型帽蓋層114上，並且第二類型半導體層120形成在發光層130之上的第二類型帽蓋層124上。第一類型半導體層110的厚度大於第二類型半導體層120的厚度。
第一類型半導體層110的導電類型與第二類型半導體層120的導電類型不同。在一些實施方案中，第一類型半導體層110的導電類型爲P型，並且第二類型半導體層120的導電類型爲N型。在一些實施方案中，第二類型半導體層120的導電類型爲P型，並且第一類型半導體層110的導電類型爲N型。例如，第一類型半導體層110的材料可以選自p-GaAs、p-GaP、p-AlInP、p-GaN、p-InGaN或p-AlGaN中的一種或多種。第二類型半導體層120的材料可以選自n-GaAs、n-AlInP、n-GaInP、n-AlGaAs、n-AlGaInP、n-GaN、n-InGaN或n-AlGaN中的一種或多種。
第一類型帽蓋層114的導電類型與第一類型半導體層110的導電類型相同，並且第二類型帽蓋層124的導電類型與第二類型半導體層120相同。第一類型半導體層110包括台面結構111、溝槽112和離子注入圍欄113。離子注入圍欄113通過溝槽112與台面結構111分離開。溝槽112和離子注入圍欄113是圍繞台面結構111的環形。
離子注入圍欄113包括用於吸收來自台面結構111的光的光吸收材料。光吸收材料的導電類型與第一類型半導體層110的導電類型相同。優選地，光吸收材料選自p-GaAs、p-GaP、p-AlInP、p-GaN、p-InGaN或p-AlGaN中的一種或多種。另外，離子注入圍欄113至少通過向第一類型半導體層110中注入離子來形成。優選地，注入到第一類型半導體層110中的離子類型選自H、N、Ar、Kr、Xe、As、O、C、P、B、Si、S、Cl或F中的一種或多種。
此外，離子注入圍欄113的寬度不大於台面結構111的直徑的50%。在一些實施方案中，離子注入圍欄113的寬度不大於台面結構111的直徑的10%。優選地，離子注入圍欄113的寬度不大於200 nm，台面結構111的直徑不大於2500 nm，並且第一類型半導體層110的厚度不大於300 nm。
在一些實施方案中，溝槽112的寬度不大於台面結構111的直徑的50%。在一些實施方案中，溝槽112的寬度不大於台面結構111的直徑的10%。優選地，第一溝槽112的寬度不大於200 nm。
在一些實施方案中，離子注入圍欄113的頂表面不高於第一類型半導體層110的頂表面。因此，離子注入圍欄113可以接觸第一類型帽蓋層114，但不能接觸發光層130。離子注入圍欄113的頂表面可以形成在第一類型半導體層110內的任何位置處。如圖1A所示，溝槽112向上延伸穿過第一類型半導體層110到達第一類型帽蓋層114。溝槽112的頂表面與第一類型半導體層110的頂表面對齊。離子注入圍欄113的頂表面與溝槽112的頂表面對齊。圖2是示出根據本公開文本的一些實施方案的如圖1A所示的第一示例性微型LED的底視圖的結構圖。圖2示出了第一類型半導體層110的底視圖，其中，離子注入圍欄113通過溝槽112與台面結構111分離開。離子注入圍欄113圍繞溝槽形成，並且所述溝槽圍繞台面結構111形成。由於溝槽向上延伸穿過第一類型半導體層110到達第一類型帽蓋層114，因此在底視圖中可以通過溝槽看到第一類型帽蓋層114。
參考圖1B，在一些實施方案中，離子注入圍欄113的頂表面低於溝槽112的頂表面。另外，在一些實施方案中，溝槽112向上延伸穿過第一類型半導體層110並進入第一類型帽蓋層114的內部中。在一些實施方案中，溝槽112向上延伸穿過第一類型半導體層110和第一類型帽蓋層114並進一步到達發光層130。在一些實施方案中，溝槽112向上延伸穿過第一類型半導體層110和第一類型帽蓋層114，進一步延伸到發光層130的內部中。在一些實施方案中，溝槽112向上延伸穿過第一類型半導體層110、第一類型帽蓋層114和發光層130。此外，在一些實施方案中，溝槽112向上延伸穿過第一類型半導體層110、第一類型帽蓋層114和發光層130，進一步向上延伸到第二類型帽蓋層124的內部中。此外，在一些實施方案中，溝槽112向上延伸穿過第一類型半導體層110、第一類型帽蓋層114、發光層130和第二類型帽蓋層124，並且進一步向上延伸到第二類型半導體層120的內部中。
參考圖1C，在一些實施方案中，溝槽112向上延伸但不穿過第一類型半導體層110。離子注入圍欄113的頂表面高於溝槽112的頂表面。參考圖1D，在一些實施方案中，離子注入圍欄113的頂表面與溝槽112的頂表面對齊。參考圖1E，在一些實施方案中，離子注入圍欄113的頂表面低於溝槽112的頂表面。
另外，離子注入圍欄113的底表面可以形成在任何位置處。優選地，離子注入圍欄113的底表面與第一類型半導體層110的底表面對齊。參考圖1F，在一些實施方案中，離子注入圍欄113的底表面高於第一類型半導體層110的底表面。參考圖1G，在一些實施方案中，離子注入圍欄113的底表面低於第一類型半導體層110的底表面。
在一些實施方案中，如圖1H所示，台面結構111包括階梯結構111a。在一些實施方案中，台面結構111可以具有一個或多個階梯結構。
圖3是示出根據本公開文本的一些實施方案的第一示例性微型LED的另一個變體的側截面視圖的結構圖。如圖3所示，微型LED進一步包括填充在溝槽112中的底部隔離層140。優選地，所述底部隔離層140的材料選自SiO 2、SiNx、Al 2O 3、AlN、HfO 2、TiO 2或ZrO 2中的一種或多種。
在本實施方案中，集成電路(IC)背板190形成在第一類型半導體層110下面並且經由連接結構150與第一類型半導體層110電連接。如圖3所示，連接結構150爲連接支柱。
微型LED進一步包括底部觸頭160。底部觸頭160形成在第一類型半導體層110的底部處。連接結構150的上表面與底部觸頭160連接，並且連接結構150的底表面與IC背板190連接。
參考圖3，在一些實施方案中，微型LED進一步包括頂部觸頭180和頂部導電層170。頂部觸頭180形成在第二類型半導體層120的頂部上。頂部導電層170形成在第二類型半導體層120的頂部以及頂部觸頭180上。頂部觸頭180的導電類型與第二類型半導體層120的導電類型相同。例如，在一些實施方案中，第二類型半導體層120的導電類型爲N型，並且頂部觸頭180的導電類型爲N型。在一些實施方案中，第二類型半導體層120的導電類型爲P型，並且頂部觸頭180的導電類型爲P型。頂部觸頭180由金屬或金屬合金(諸如AuGe、AuGeNi等)製成。頂部觸頭180用於在頂部導電層170與第二類型半導體層120之間形成歐姆接觸，以優化微型LED的電性質。頂部觸頭180的直徑爲約20 nm至50 nm，並且頂部觸頭180的厚度爲約10 nm至20 nm。在一些實施方案中，如下面參考圖13所描述的，在頂部導電層170和第二類型半導體層120之間形成介電層。
圖4是示出根據本公開文本的一些實施方案的第一示例性微型LED的另一個變體的側截面視圖的結構圖。如圖4所示，連接結構150是用於將微型LED與IC背板190鍵合的金屬鍵合層。另外，在該變體中，底部觸頭160是底部接觸層。
圖5示出了根據本公開文本的一些實施方案的用於製造第一示例性微型LED(例如，圖3所示的微型LED)的方法500的流程圖。用於製造微型LED的方法500包括步驟501至步驟510。圖6A至圖6J是示出根據本公開文本的一些實施方案的在與圖5所示的方法500相對應的每個步驟(即，步驟501至步驟510)處的微型LED製造工藝的側截面視圖的結構圖。
參考圖5和圖6A至圖6J，在步驟501中，提供外延結構。如圖6A所示，外延結構從上到下依次包括第一類型半導體層610、第一類型帽蓋層614、發光層630、第二類型帽蓋層624和第二類型半導體層620。外延結構在襯底600上生長。襯底600可以是GaN、GaAs等。
在步驟502中：參考圖6B，圖案化第一類型半導體層610以形成台面結構611、溝槽613和圍欄613’。
如圖6B所示，蝕刻第一類型半導體層610，並且在第一類型帽蓋層614上方停止蝕刻，以避免發光層630在圖案化過程中被蝕刻。溝槽612的底部未到達發光層630。通過傳統乾法蝕刻工藝(諸如等離子體蝕刻工藝)來蝕刻第一類型半導體層610，這是本領域技術人員可以理解的。
在步驟503中：參考圖6C，在台面結構611上沉積底部觸頭660。
在沉積底部觸頭660之前，使用第一保護掩模(未示出)來保護將不會形成底部觸頭660的區域。然後，通過傳統氣相沉積工藝(諸如物理氣相沉積工藝或化學氣相沉積工藝)來將底部觸頭660的材料沉積在第一保護掩模上以及在第一類型半導體層610上。在沉積工藝之後，從第一類型半導體層610上去除第一保護掩模，並且第一保護掩模上的材料也與第一保護掩模一起去除，以在台面結構611上形成底部觸頭660。
在步驟504中：參考圖6D，向圍欄613’中執行離子注入工藝。箭頭展示離子注入工藝的方向。
如圖6D所示，通過離子注入工藝來將離子注入到圍欄613’中(如圖6C所示)，以形成離子注入圍欄613(如圖6D所示)。在離子注入工藝之前，在待注入離子的區域上形成第二保護掩模(未示出)。然後，將離子注入到暴露的圍欄613’中。隨後，通過傳統化學蝕刻工藝來去除第二保護掩模，這是本領域技術人員可以理解的。優選地，注入能量爲0 Kev至500 Kev，注入劑量爲1E10至9E17。
在步驟505中：參考圖6E，在整個襯底600上沉積底部隔離層640。即，在第一類型半導體層610上沉積底部隔離層640。第一類型半導體層610和底部觸頭660被底部隔離層640覆蓋，並且溝槽612被底部隔離層640填充。通過傳統化學氣相沉積工藝來沉積底部隔離層640。
在步驟506中：參考圖6F，圖案化底部隔離層640以暴露底部觸頭660。通過光蝕刻工藝和乾法蝕刻工藝來蝕刻底部隔離層640。
在步驟507中：參考圖6G，在整個襯底600上沉積金屬材料650’。即，金屬材料650’沉積在底部隔離層640和底部觸頭660上。通過傳統物理氣相沉積方法來沉積金屬材料。
在步驟508中：參考圖6H，將金屬材料的頂部研磨至底部隔離層640的頂部，以形成連接結構650，諸如連接支柱。在一些實施方案中，通過化學機械拋光(CMP)工藝研磨所述金屬材料。
在步驟509中：參考圖6I，將連接支柱650與IC背板690鍵合。首先翻轉外延結構。然後，通過金屬鍵合工藝來將連接支柱650與IC背板690的接觸焊盤鍵合。然後，通過傳統分離方法(諸如激光剝離方法)或化學蝕刻方法來去除襯底600。箭頭展示襯底600的去除方向。
在步驟510中：參考圖6J，可以通過傳統氣相沉積方法在第二類型半導體層620上依次沉積頂部觸頭680和頂部導電層670。
本公開文本的一些實施方案進一步提供了一種微型LED陣列面板。微型LED陣列面板包括如上所述並且在圖1A至圖1F、圖3和圖4中示出的多個微型LED。這些微型LED可以布置成微型LED陣列面板中的陣列。
圖7是示出根據本公開文本的一些實施方案的圖1B中的微型LED的相鄰微型LED的側截面視圖的結構圖。如圖7所示，微型LED陣列面板包括連續地形成在微型LED陣列面板中的第一類型半導體層710、連續地形成在第一類型半導體層710上的第一類型帽蓋層714、連續地形成在第一類型帽蓋層714上的發光層730、連續地形成在發光層730上的第二類型帽蓋層724、以及連續地形成在第二類型帽蓋層724上的第二類型半導體層720。
第一類型半導體層710的導電類型與第二類型半導體層720的導電類型不同。例如，在一些實施方案中，第一類型半導體層710的導電類型爲P型，並且第二類型半導體層720的導電類型爲N型。在一些實施方案中，第二類型半導體層720的導電類型爲P型，並且第一類型半導體層710的導電類型爲N型。第一類型半導體層710的厚度大於第二類型半導體層720的厚度。在一些實施方案中，第一類型半導體層710的材料選自p-GaAs、p-GaP、p-AlInP、p-GaN、p-InGaN或p-AlGaN中的一種或多種。第二類型半導體層720的材料選自n-GaAs、n-AlInP、n-GaInP、n-AlGaAs、n-AlGaInP、n-GaN、n-InGaN或n-AlGaN中的一種或多種。第一類型帽蓋層714的導電類型與第一類型半導體層710的導電類型相同，並且第二類型帽蓋層724的導電類型與第二類型半導體層720的導電類型相同。
第一類型半導體層710包括多個台面結構711、多個溝槽712和通過溝槽712與台面結構711分離開的多個離子注入圍欄713。離子注入圍欄713的頂表面不高於第一類型半導體層710的頂表面。因此，離子注入圍欄713不能到達發光層730。離子注入圍欄713的頂部可以形成在任何位置處。另外，離子注入圍欄713的底表面可以形成在任何位置處。離子注入圍欄713的頂表面、第一類型半導體層710的頂表面和溝槽712的頂表面的關係可以參見圖1A至圖1E所示的微型LED，這裡將不對其描述進行進一步描述。另外，離子注入圍欄713的底表面和第一類型半導體層710的底表面的關係可以參見圖1E至圖1G所示的微型LED，在此將不對其進行進一步描述。在另一個實施方案中，台面結構可以具有一個或多個階梯結構，如參見圖1H所示的台面結構。
圖8是示出根據本公開文本的一些實施方案的圖7中的相鄰微型LED的底視圖的結構圖。如圖8所示，離子注入圍欄713形成在相鄰台面結構711之間的溝槽712中。此外，在每個微型LED中，離子注入圍欄713圍繞溝槽712形成，並且溝槽712圍繞台面結構711形成。離子注入圍欄713的電阻高於台面結構711的電阻。由於溝槽向上延伸穿過第一類型半導體層710到達第一類型帽蓋層714，因此在底視圖中可以通過溝槽看到第一類型帽蓋層714。
在一些實施方案中，可以調整台面結構711的相鄰台面結構的相鄰側壁之間的空間。例如，在一些實施方案中，台面結構711的相鄰側壁之間的空間不大於台面結構711的直徑的50%。在一些實施方案中，台面結構711的相鄰側壁之間的空間不大於台面結構711的直徑的30%。優選地，台面結構711的相鄰側壁之間的空間不大於600nm。另外，在一些實施方案中，可以調整離子注入圍欄713的寬度。例如，離子注入圍欄713的寬度可以不大於台面結構711的直徑的50%。在一些實施方案中，離子注入圍欄713的寬度可以不大於台面結構711的直徑的10%。優選地，在微型LED陣列面板中，離子注入圍欄713的寬度不大於200nm。
圖9是示出根據本公開文本的一些實施方案的在微型LED陣列面板中圖1B中的微型LED的相鄰微型LED的側截面視圖的結構圖。如圖9所示，微型LED陣列面板進一步包括形成在第一類型半導體層910上並填充在溝槽912中的底部隔離層940。優選地，在一些實施方案中，底部隔離層940的材料是SiO2、SiNx或Al2O3、AlN、HfO2、TiO2或ZrO2中的一種或多種。另外，IC背板990連續地形成在第一類型半導體層910下面並且經由連接結構950與第一類型半導體層910電連接。微型LED陣列面板進一步包括形成在第一類型半導體層910的底部處的底部觸頭960。底部隔離層940、IC背板990、底部觸頭960和連接結構950的進一步細節分别在圖3和圖4中的微型LED中被示出爲對應於隔離層140、IC背板190、底部觸頭160和連接結構150，這將不進行進一步描述。
在本實施方案中，微型LED陣列面板進一步包括頂部觸頭980和頂部導電層970。頂部觸頭980形成在第二類型半導體層920的頂部上。頂部導電層970形成在第二類型半導體層920的頂部以及頂部觸頭980上。頂部觸頭980的導電類型與第二類型半導體層920的導電類型相同。例如，在一些實施方案中，第二類型半導體層920的導電類型爲N型，並且頂部觸頭980的導電類型爲N型。在一些實施方案中，第二類型半導體層920的導電類型爲P型，並且頂部觸頭980的導電類型爲P型。頂部觸頭980由金屬或諸如AuGe、AuGeNi等的金屬合金製成。頂部觸頭980被用於在頂部導電層970與第二類型半導體層920之間形成歐姆接觸，以優化微型LED的電特性。頂部觸頭980的直徑爲約20 nm至50 nm，並且頂部觸頭980的厚度爲約10 nm至20 nm。
在一些實施方案中，頂部導電層與第二類型半導體層(參考圖13)之間形成介電層。
微型LED陣列面板可以通過如圖5所示的方法500製造，這將不進行進一步描述。
實施方案2
圖10A至圖10H是示出根據本公開文本的一些實施方案的第二示例性微型LED的各個不同變體的側截面視圖的結構圖。如圖10A所示，在一些實施方案中，微型LED包括第一類型半導體層1010、第一類型帽蓋層1014、發光層1030、第二類型帽蓋層1024和第二類型半導體層1020。第一類型半導體1010的導電類型與第二類型半導體層1020的導電類型不同。例如，第一類型半導體1010的導電類型爲P型，並且第二類型半導體層1020的導電類型爲N型。第一類型半導體層1010的厚度大於第二類型半導體層1020的厚度。第一類型半導體層1010的材料選自p-GaAs、p-GaP、p-AlInP、p-GaN、p-InGaN或p-AlGaN中的一種或多種，並且第二類型半導體層1020的材料選自n-GaAs、n-AlInP、n-GaInP、n-AlGaAs、n-AlGaInP、n-GaN、n-InGaN或n-AlGaN中的一種或多種。第一類型帽蓋層1014的導電類型與第一類型半導體層1010的導電類型相同，並且第二類型帽蓋層1024的導電類型與第二類型半導體層1020相同。
第二類型半導體層1020包括台面結構1021、溝槽1022和與台面結構1021分離開的離子注入圍欄1023。離子注入圍欄1023的底表面不低於第二類型半導體層1020的底表面。因此，離子注入圍欄1023可以到達第二類型帽蓋層1024，但不能到達發光層1030。離子注入圍欄1023的底表面可以形成在任何位置處。此外，離子注入圍欄1023圍繞溝槽1022形成，並且溝槽1022圍繞台面結構1021形成。離子注入圍欄1023的電阻高於台面結構1021的電阻。
離子注入圍欄1023包括用於吸收來自台面結構1021的光的光吸收材料。光吸收材料的導電類型與第二類型半導體層1020的導電類型相同。優選地，光吸收材料選自GaAs、GaP、AlInP、GaN、InGaN或AlGaN中的一種或多種。另外，離子注入圍欄1023至少通過向第二類型半導體層1020中注入離子來形成。優選地，注入到第二類型半導體層1020中以形成離子注入圍欄1013的離子選自H、N、Ar、Kr、Xe、As、O、C、P、B、Si、S、Cl或F中的一種或多種。
此外，可以調整離子注入圍欄1023的寬度。例如，在一些實施方案中，離子注入圍欄1023的寬度不大於台面結構1021的直徑的50%。在一些實施方案中，離子注入圍欄1023的寬度不大於台面結構1021的直徑的10%。優選地，離子注入圍欄1023的寬度不大於200 nm。台面結構1021的直徑不大於2500 nm。第二類型半導體層1020的厚度不大於100 nm。
在一些實施方案中，溝槽1022的寬度不大於台面結構1021的直徑的50%。在一些實施方案中，溝槽1022的寬度不大於台面結構1021的直徑的10%。優選地，溝槽1022的寬度不大於200 nm。
對溝槽1022的深度沒有限制。在一些實施方案中，溝槽1022可以向下延伸穿過第二類型半導體層1020並進入第二類型帽蓋層1024的內部中。在一些實施方案中，溝槽1022可以向下延伸穿過第二類型半導體層1020和第二類型帽蓋層1024並到達發光層1030。在一些實施方案中，溝槽1022可以向下延伸穿過第二類型半導體層1020和第二類型帽蓋層1024並延伸到發光層1030的內部中。在一些實施方案中，溝槽1022可以向下延伸穿過第二類型半導體層1020、第二類型帽蓋層1024和發光層1030。此外，在一些實施方案中，溝槽1022可以向下延伸穿過第二類型半導體層1020、第二類型帽蓋層1024和發光層1030並向下延伸到第一類型帽蓋層1014的內部中。此外，在一些實施方案中，溝槽1022可以向下延伸穿過第二類型半導體層1020、第二類型帽蓋層1024、發光層1030和第一類型帽蓋層1014並向下延伸到第一類型半導體層1010的內部中。
在一些實施方案中，如圖10A所示，溝槽1022向下延伸穿過第二類型半導體層1020的底表面到達第二類型帽蓋層1024的頂表面。溝槽1022的底表面與第二類型半導體層1020的底部對齊。此外，第二離子注入圍欄1023的底表面與第二溝槽1022的底表面對齊。圖11是示出圖10A所示的第二示例性微型LED的頂視圖的結構圖。圖11示出了第二類型半導體層1020的頂視圖，其中，離子注入圍欄1023通過溝槽1022與台面結構1021分離開。在此，離子注入圍欄1023圍繞溝槽1022形成，並且溝槽1022圍繞台面結構1021形成。由於溝槽1022向下延伸穿過第二類型半導體層1020的底表面到達第二類型帽蓋層1024的頂表面，因此在頂視圖中可以通過溝槽1022看到第二類型帽蓋層1024。
在一些實施方案中，如圖10B所示，離子注入圍欄1023的底表面高於溝槽1022的底表面。在一些實施方案中，如圖10C所示，溝槽1022向下延伸但不穿過第二類型半導體層1020的底部。離子注入圍欄1023的底部低於溝槽1022的底部。在一些實施方案中，如圖10D所示，離子注入圍欄1023的底部與溝槽1022的底部對齊。在一些實施方案中，如圖10E所示，離子注入圍欄1023的底部高於溝槽1022的底部。
另外，在一些實施方案中，離子注入圍欄1023的頂表面可以形成在任何位置處。優選地，離子注入圍欄1023的頂表面與第二類型半導體層1020的頂表面對齊。在一些實施方案中，如圖10F所示，離子注入圍欄1023的頂表面高於第二類型半導體層1020的頂表面。在一些實施方案中，如圖10G所示，離子注入圍欄1023的頂表面低於第二類型半導體層1020的頂表面。
在一些實施方案中，如圖10H所示，台面結構1021包括一個階梯結構1021a。在一些實施方案中，台面結構1021可以具有多個階梯結構。
圖12A和圖12B是示出根據本公開文本的一些實施方案的第二示例性微型LED的其他變體的側截面視圖的結構圖。如圖12A所示，微型LED進一步包括形成在第一類型半導體層1010下面的底部隔離層1040。優選地，底部隔離層1040的材料選自SiO2、SiNx或Al2O3中的一種或多種。集成電路(IC)背板1090形成在第一類型半導體層1010下面並經由連接結構1050與第一類型半導體層1010電連接。連接結構1050爲連接支柱。微型LED進一步包括形成在第一類型半導體層1010的底部處的底部觸頭1060。連接結構1050的上表面與底部觸頭1060連接，並且連接結構1050的底部與IC背板1090連接。在本實施方案中，底部觸頭1060從第一類型半導體層1010突出，作爲微型LED的底部觸頭。
另外，在一些實施方案中，微型LED進一步包括頂部觸頭1080和頂部導電層1070。頂部觸頭1080形成在第二類型半導體層1020的頂部上。頂部導電層1070形成在第二類型半導體層1020的頂表面和頂部觸頭1080的頂表面上，並填充在第二溝槽1022中。頂部觸頭1080的導電類型與第二類型半導體層1020的導電類型相同。例如，第二類型半導體層1020的導電類型爲N型，並且頂部觸頭1080的導電類型爲N型。頂部觸頭1080由金屬或諸如AuGe、AuGeNi等的金屬合金製成。頂部觸頭1080被用於在頂部導電層1070與第二類型半導體層1020之間形成歐姆接觸，以優化微型LED的電特性。頂部觸頭1080的直徑爲約20 nm至50 nm，並且頂部觸頭1080的厚度爲約10 nm至20 nm。
參考圖12B，連接結構1050可以是用於將微型LED與IC背板1090鍵合的金屬鍵合層。另外，在本實施方案中，底部觸頭1060是底部接觸層。
圖13是示出根據本公開文本的一些實施方案的第二示例性微型LED的另一個變體的側截面視圖的結構圖。如圖13所示，微型LED進一步包括介電層1071，所述介電層形成在第二類型半導體層1020的表面上、在頂部導電層1070的底表面上並填充在溝槽1023中。介電層1071包括用於暴露頂部觸頭1080的開口。因此，頂部導電層1070可以通過所述開口與頂部觸頭1080連接。優選地，介電層1071的材料選自SiO 2、SiNx或Al 2O 3中的一種或多種。
圖14示出了根據本公開文本的一些實施方案的用於製造第二示例性微型LED(例如，圖12B所示的微型LED)的方法1400的流程圖。如圖14所示，用於製造微型LED的方法包括步驟1401至步驟1406。圖15A至圖15F是示出根據本公開文本的一些實施方案的在圖14所示的方法1400的每個步驟(即，步驟1401至步驟1406)處的微型LED製造工藝的側截面視圖的結構圖。
參考圖14和圖15A至圖15F，在步驟1401中：提供外延結構。如圖15A所示，外延結構從上到下依次包括第一類型半導體層1510、第一類型帽蓋層1514、發光層1530、第二類型帽蓋層1524和第二類型半導體層1520。外延結構在襯底1500上生長。襯底1500可以是GaN、GaAs等。
優選地，在翻轉外延結構之前，在第一類型半導體層1510的頂表面上沉積用作底部觸頭的底部接觸層1560。然後，在底部接觸層1560的頂表面上首先沉積用作連接結構1550的金屬鍵合層。
在步驟1402中：參考圖15B，將外延結構與IC背板1590鍵合。首先翻轉外延結構。隨後，通過金屬鍵合工藝來將連接結構1550與IC背板1590的接觸焊盤鍵合。最後，通過傳統分離方法(諸如激光剝離方法)或化學蝕刻方法來去除襯底1500。箭頭展示襯底1500的去除方向。
在步驟1403中：參考圖15C，圖案化第二類型半導體層1520以形成台面結構1521、溝槽1522和圍欄1523’。蝕刻第二類型半導體層1520，並且在發光層1530上方停止蝕刻，以避免發光層1530在圖案化過程中被蝕刻。圖15B中的第二類型半導體層1520被蝕刻到發光層1530，以形成溝槽1522。通過傳統乾法蝕刻工藝(諸如等離子體蝕刻工藝)來蝕刻第二類型半導體層1520，這是本領域技術人員可以理解的。
在步驟1404中：參考圖15D，在台面結構1521上沉積頂部觸頭1580。在沉積頂部觸頭1580之前，使用第一保護掩模(未示出)來保護將不會形成頂部觸頭1580的區域。然後，通過傳統氣相沉積工藝(諸如物理氣相沉積工藝或化學氣相沉積工藝)來將頂部觸頭1580的材料沉積在第一保護掩模上以及在第二類型半導體層1520上。在沉積工藝之後，從第二類型半導體層1520上去除第一保護掩模，並且第一保護掩模上的材料也與第一保護掩模一起去除，以在台面結構1521上形成頂部觸頭1580。
在步驟1405中：參考圖15E，向圍欄1523’中執行離子注入工藝。還參考圖15D，通過離子注入工藝來將離子注入到圍欄1523’中(如圖15D所示)以形成離子注入圍欄1523(如圖15E所示)。箭頭展示離子注入工藝的方向。在離子注入工藝之前，在待注入離子的區域上形成第二保護掩模(未示出)。然後，將離子注入到暴露的圍欄1523’中(如圖15D所示)。隨後，通過傳統化學蝕刻工藝來去除第二保護掩模，這是本領域技術人員可以理解的。優選地，注入能量爲0 KeV至500 KeV，並且注入劑量爲1E10至9E17。
步驟1406中：參考圖15F，頂部導電層1570沉積在第二類型半導體層1520的頂部上以及在頂部觸頭1580上，並填充在溝槽1522中。通過傳統物理氣相沉積工藝來沉積頂部導電層1570。
可替代地，返回參考圖13，可以在沉積頂部導電層1070之前在溝槽1022中形成介電層1071。可以在頂部導電層上進一步形成微型透鏡，這是本領域技術人員可以理解的。
根據本公開文本的一些實施方案，進一步提供了一種微型LED陣列面板。微型LED陣列面板包括多個微型LED，如上所述且在圖10A至圖10H、圖12A、圖12B和圖13中示出的。這些微型LED可以布置成微型LED陣列面板中的陣列。
圖16是示出根據本公開文本的一些實施方案的在微型LED陣列面板中圖10B中的微型LED的相鄰微型LED的側截面視圖的結構圖。如圖16所示，微型LED陣列面板包括連續地形成在微型LED陣列面板中的第一類型半導體層1610、連續地形成在第一類型半導體層1610上的第一類型帽蓋層1614、連續地形成在第一類型帽蓋層1614上的發光層1630、連續地形成在發光層1630上的第二類型帽蓋層1624、以及連續地形成在第二類型帽蓋層1624上的第二類型半導體層1620。
第二類型半導體層1620包括多個台面結構1621、多個溝槽1622和通過溝槽1622與台面結構1621分離開的多個離子注入圍欄1623。離子注入圍欄1623的底表面不低於第二類型半導體層1620的底表面。
圖17是示出根據本公開文本的一些實施方案的圖16中的相鄰微型LED的頂視圖的結構圖。圖17示出了第二類型半導體層1620的頂視圖，其中，離子注入圍欄1623形成在相鄰台面結構1621之間的溝槽1622中。離子注入圍欄1623的電阻高於台面結構1621的電阻。離子注入圍欄1623圍繞溝槽1622形成，並且溝槽1622圍繞台面結構1621形成。
離子注入圍欄1623的底表面、第二類型半導體層1620的底表面和溝槽1622的底部的關係的變型總體上對應於圖10A至圖10E中針對微型LED示出的變型，這裡將不對其進行進一步描述。另外，在一些實施方案中，離子注入圍欄1623的頂表面和第二類型半導體層1620的頂表面的關係的變型總體上對應於圖10E至圖10G中針對微型LED示出的變型，這裡將不對其進行進一步描述。在一些實施方案中，台面結構可以具有一個或多個階梯結構，如圖10H所示。
在一些實施方案中，可以調整台面結構1621的相鄰台面結構的相鄰側壁之間的空間。例如，在一些實施方案中，台面結構1621的相鄰側壁之間的空間不大於台面結構1621的直徑的50%。在一些實施方案中，台面結構1621的相鄰側壁之間的空間不大於台面結構1621的直徑的30%。優選地，台面結構1621的相鄰側壁之間的空間不大於600 nm。另外，在一些實施方案中，可以調整離子注入圍欄1623的寬度。例如，在一些實施方案中，離子注入圍欄1623的寬度可以不大於台面結構1621的直徑的50%。在一些實施方案中，離子注入圍欄1623的寬度可以不大於台面結構1621的直徑的10%。優選地，在微型LED陣列面板中，離子注入圍欄1623的寬度不大於200 nm。
圖18A至圖18C是示出根據本公開文本的一些實施方案的在微型LED陣列面板中第二示例性微型LED的相鄰微型LED的側截面視圖的結構圖。如圖18A和圖18C所示，微型LED陣列面板進一步包括頂部觸頭1880和頂部導電層1870。頂部觸頭1880和頂部導電層1870的進一步細節可以通過還參考圖10A至圖10H、圖12A和圖12B以及圖13所示的微型LED來進行理解，這裡將不對其進行進一步描述。
此外，返回參考圖18A和圖18C，IC背板1890形成在第一類型半導體層1810下面並且經由連接結構1850與第一類型半導體層1810電連接。微型LED陣列面板進一步包括形成在第一類型半導體層1810的底部處的底部觸頭1860。連接結構1850可以是用於將微型LED與IC背板1890鍵合的金屬鍵合層。另外，在一些實施方案中，底部觸頭1860是底部接觸層。IC背板1890、底部觸頭1860和連接結構1850的進一步細節還可以通過參考圖13來進行理解，這裡將不對其進行進一步描述。
如圖18A所示，溝槽的底表面與第二類型帽蓋層1824的頂表面對齊。即，溝槽的底表面接觸第二類型帽蓋層1824。如圖18B和圖18C所示，溝槽的底表面高於第二類型帽蓋層1824的頂表面。即，溝槽的底表面不接觸第二類型帽蓋層1824。
另外，關於微型LED陣列面板中的微型LED和離子注入圍欄的特徵的進一步細節還可以通過參考如圖10A至圖10H所示的微型LED來進行理解，這裡將不對其進行進一步描述。
圖18A至圖18C所示的微型LED陣列面板可以通過如圖14所示的製造微型LED的方法1400來製造，這裡將不對其進行進一步描述。
實施方案3
圖19是示出根據本公開文本的一些實施方案的第三示例性微型LED的變體的側截面視圖的結構圖。如圖19所示，微型LED至少包括第一類型半導體層1910、第一類型帽蓋層1914、發光層1930、第二類型帽蓋層1924和第二類型半導體層1920。第一類型半導體層1910的導電類型與第二類型半導體層1920的導電類型不同。例如，在一些實施方案中，第一類型半導體層1910的導電類型爲P型，並且第二類型半導體層1920的導電類型爲N型。在一些實施方案中，第二類型半導體層1920的導電類型爲P型，並且第一類型半導體層1910的導電類型爲N型。第一類型半導體層1910的厚度大於第二類型半導體層1920的厚度。在一些實施方案中，第一類型半導體層1910的厚度可以比第二類型半導體層1920的厚度更薄。在一些實施方案中，第一類型半導體層1910的材料選自p-GaAs、p-GaP、p-AlInP、p-GaN、p-InGaN或p-AlGaN中的一種或多種，並且第二類型半導體層1920的材料選自n-GaAs、n-AlInP、n-GaInP、n-AlGaAs、n-AlGaInP、n-GaN、n-InGaN或n-AlGaN中的一種或多種。
第一類型帽蓋層1914的導電類型與第一類型半導體層1910的導電類型相同，並且第二類型帽蓋層1924的導電類型與第二類型半導體層1920相同。
第一類型半導體層1910包括第一台面結構1911、第一溝槽1912和與第一台面結構1911分離開的第一離子注入圍欄1913。第二類型半導體層1920包括第二台面結構1921、第二溝槽1922和與第二台面結構1921分離開的第二離子注入圍欄1923。
在一些實施方案中，第一台面結構1911的中心與第二台面結構1921的中心對準，第一溝槽1912的中心與第二溝槽1922的中心對準，並且第一離子注入圍欄1913的中心與第二離子注入圍欄1923的中心對準。
第一離子注入圍欄1913的頂表面、第一溝槽1912的頂表面和第一類型半導體層1910的頂表面的關係與圖1A至圖1D所示的在實施方案1中的微型LED的變體的關係相同，並且這裡將不進行進一步描述。第一離子注入圍欄1913的底部、第一溝槽1912的底部和第一類型半導體層1910的底部的關係與實施方案1的圖1D至圖1G所示的在實施方案1中的微型LED的變體的關係相同，並且這裡將不進行進一步描述。此外，在一些實施方案中，第一台面結構1911可以具有一個或多個階梯結構，如圖1H所示。
第二離子注入圍欄1923的底部、第二溝槽1922的底部和第二類型半導體層1920的底部的關係與圖10A至圖10E所示的在實施方案2中的微型LED的變體的關係相同並且這裡將不進行進一步描述。第二離子注入圍欄1923的頂表面、第二溝槽1922的頂表面和第二類型半導體層1920的頂表面的關係與圖10E至圖10G所示的實施方案2的微型LED的關係相同並且這裡將不進行進一步描述。此外，在一些實施方案中，第二台面結構1921可以具有一個或多個階梯結構，如圖10H所示。
圖20是示出根據本公開文本的一些實施方案的第三示例性微型LED的另一個變體的側截面視圖的結構圖。如圖20所示，微型LED進一步包括填充在第一溝槽2012中的底部隔離層2040。優選地，底部隔離層2040的材料是SiO2、SiNx或Al2O3中的一種或多種。IC背板2090形成在第一類型半導體層2010下面並且經由連接結構2050與第一類型半導體層2010電連接。在此，連接結構2050爲連接支柱。微型LED進一步包括形成在第一類型半導體層2010的底部處的底部觸頭2060。底部隔離層2040、IC背板2090、連接結構2050和底部觸頭2060的進一步細節可以參考實施方案1的描述來找到，這裡將不對其進行進一步描述。
微型LED進一步包括頂部觸頭2080和頂部導電層2070。頂部觸頭2080形成在第二類型半導體層2020的頂部上。頂部導電層2070形成在第二類型半導體層2020的頂部以及頂部觸頭2080上並填充在第二溝槽2022中。關於頂部觸頭2080和頂部導電層2070的進一步細節可以參考實施方案2的描述，這裡將不對其進行進一步描述。在一些實施方案中，如圖13所示的介電層1071可以形成在第二類型半導體層2020的表面上，這可以通過參考圖13的描述來理解，並且在此將不再進一步描述。
另外，關於圖20所示的微型LED的進一步細節(包括第一離子注入圍欄2013和第二離子注入圍欄2023)可以通過參考實施方案1和實施方案2的描述來找到，這裡將不對其進行進一步描述。
圖21示出了根據本公開文本的一些實施方案的用於製造第三示例性微型LED的方法2100的流程圖。方法2100包括至少過程I和過程II。
在過程I中：圖案化第一類型半導體層，並且然後向第一類型半導體層中注入離子，以形成第一離子注入圍欄。
在過程II中：圖案化第二類型半導體層，並且然後向第二類型半導體層中注入離子，以形成第二離子注入圍欄。
參考圖21，過程I至少包括步驟2101至步驟2109，並且過程II至少包括步驟2110至步驟2113。
對於過程I，步驟2101至步驟2109與如圖5所示的方法500的步驟501至步驟509類似。根據步驟2101至步驟2109製造微型LED的側截面視圖與圖6A至圖6I所示的視圖類似。參考圖21和圖6A至圖6I，在步驟2101中：參考圖6A，提供外延結構。如圖6A所示，外延結構從上到下依次包括第一類型半導體層610、第一類型帽蓋層614、發光層630、第二類型帽蓋層624和第二類型半導體層620。
在步驟2102中：參考圖6B，圖案化第一類型半導體層610以形成台面結構611、溝槽612和圍欄613’。
在步驟2103中：參考圖6C，在台面結構611上沉積底部觸頭660。
在步驟2104中：參考圖6D，向圍欄613’中執行離子注入工藝。
在步驟2105中：參考圖6E，在整個襯底600上沉積底部隔離層640。
在步驟2106中：參考圖6F，圖案化底部隔離層640以暴露底部觸頭660。
在步驟2107中：參考圖6G，在整個襯底600上沉積金屬材料650’。
在步驟2108中：參考圖6H，將金屬材料650’的頂部研磨至底部隔離層640的頂部，以形成連接支柱650。
在步驟2109中：參考圖6I，連接支柱650與IC背板690鍵合，並且去除襯底600。
圖22A至圖22D是示出根據本公開文本的一些實施方案的在圖21所示的方法2100的步驟2110至步驟2113處的微型LED製造工藝的側截面視圖的結構圖。參考圖21和圖22A至圖22D，在步驟2110中：參考圖22A，圖案化第二類型半導體層2220以形成台面結構2221、溝槽2222和圍欄2223’。
在步驟2111中：參考圖22B，在台面結構2221上沉積頂部觸頭2280。
在步驟2112中：參考圖22C，向圍欄2223’中執行離子注入工藝。箭頭展示離子注入工藝的方向。
在步驟2113中：參考圖22D，頂部導電層2270沉積在第二類型半導體層2220的頂部上以及在頂部觸頭2280上、以及在溝槽2222中。
過程I的進一步細節可以通過參考實施方案1的步驟501至步驟509的描述來找到。過程II的進一步細節可以通過參考實施方案2的步驟1403至步驟1406的描述來找到，這裡將不對其進行進一步描述。
根據本公開文本的一些實施方案，進一步提供了一種微型LED陣列面板。微型LED陣列面板包括如上所述並且在圖19和圖20中示出的多個微型LED。這些微型LED可以布置成微型LED陣列面板中的陣列。
圖23是示出根據本公開文本的一些實施方案的在微型LED陣列面板中圖19中的微型LED的相鄰微型LED的側截面視圖的結構圖。如圖23所示，微型LED陣列面板至少包括連續地形成在微型LED陣列面板中的第一類型半導體層2310、連續地形成在第一類型半導體層2310上的第一類型帽蓋層2314、連續地形成在第一類型帽蓋層2314上的發光層2330、連續地形成在發光層2330上的第二類型帽蓋層2324、以及連續地形成在第二類型帽蓋層2324上的第二類型半導體層2320。
第一類型半導體層2310包括多個第一台面結構2311、多個第一溝槽2312和經由第一溝槽2312與第一台面結構分離開的多個第一離子注入圍欄2313。第一離子注入圍欄2313的頂表面低於第一類型半導體層2310的頂表面。返回參考圖8，沒有IC背板的微型LED陣列面板的底視圖與圖8所示的底視圖類似。第一離子注入圍欄2313圍繞第一溝槽2312形成並且在相鄰的第一類型台面結構之間。第一離子注入圍欄2313的電阻高於第一台面結構的電阻。此外，第一離子注入圍欄2313圍繞第一溝槽2312形成，並且第一溝槽2312圍繞第一台面結構形成。
第二類型半導體層2320包括多個第二台面結構2321、多個第二溝槽2322和經由第二溝槽2322與第二台面結構2321分離開的多個第二離子注入圍欄2323。第二離子注入圍欄2323的底表面高於第二類型半導體層2320的底表面。微型LED陣列面板的頂視圖與圖17所示的頂視圖的類似之處在於，第二離子注入圍欄2323圍繞第二溝槽2322形成並且在相鄰的第二台面結構2321之間。第二離子注入圍欄2323的電阻高於第二台面結構2321的電阻。第二離子注入圍欄2323圍繞第二溝槽2322形成，並且第二溝槽2322圍繞第二台面結構2321形成。
在一些實施方案中，可以調整第一台面結構2311的相鄰側壁之間的空間。例如，在一些實施方案中，第一台面結構2311的相鄰側壁之間的空間不大於第一台面結構2311的直徑的50%。在一些實施方案中，第一台面結構2311的相鄰側壁之間的空間不大於第一台面結構2311的直徑的30%。優選地，第一台面結構2311的相鄰側壁之間的空間不大於600 nm。另外，在一些實施方案中，可以調整第一離子注入圍欄2313的寬度。例如，在一些實施方案中，第一離子注入圍欄2313的寬度不大於第一台面結構2311的直徑的50%。在一些實施方案中，第一離子注入圍欄2313的寬度不大於第一台面結構2311的直徑的10%。優選地，在一些實施方案中，在微型LED陣列面板中，第一離子注入圍欄2313的寬度不大於200 nm。第二台面結構2321的相鄰側壁之間的空間不大於第二台面結構2321的直徑的50%。在一些實施方案中，第二台面結構2321的相鄰側壁之間的空間不大於第二台面結構2321的直徑的30%。優選地，第二台面結構2321的相鄰側壁之間的空間不大於600 nm。另外，第二離子注入圍欄2323的寬度不大於第二台面結構2321的直徑的50%。在一些實施方案中，第二離子注入圍欄2423的寬度不大於第二台面結構2421的直徑的10%。優選地，在微型LED陣列面板中，第二離子注入圍欄2323的寬度不大於200 nm。
圖24是示出根據本公開文本的一些實施方案的在微型LED陣列面板中圖20中的微型LED的相鄰微型LED的側截面視圖的結構圖。如圖24所示，微型LED陣列面板進一步包括填充在第一溝槽2412中的底部隔離層2440。優選地，底部隔離層2440的材料爲SiO2、SiNx、Al2O3、AlN、HfO2、TiO2或ZrO2中的一種或多種。另外，IC背板2490形成在第一類型半導體層2410下面並且經由連接結構2450與第一類型半導體層2410電連接。微型LED陣列面板進一步包括形成在第一類型半導體層2410的底部處的底部觸頭2460。連接結構2450的上表面與底部觸頭2460連接，並且連接結構2450的底部與IC背板2490連接。底部觸頭2460是突出觸頭。在一些實施方案中，參考圖4，連接結構2450可以是用於將微型LED與IC背板2490鍵合的金屬鍵合層。另外，在一些實施方案中，底部觸頭2460是底部接觸層。在一些實施方案中，如圖13所示的介電層1071可以形成在第二類型半導體層2420的表面上，這可以通過參考圖13的描述來理解，並且在此將不再進一步描述。
返回參考圖24，微型LED陣列面板進一步包括頂部觸頭2480和頂部導電層2470。頂部觸頭2480形成在第二類型半導體層2420的頂部上。頂部導電層2470形成在第二類型半導體層2420的頂部以及頂部觸頭2480上並填充在第二溝槽2422中。頂部觸頭2480的導電類型與第二類型半導體層2420的導電類型相同。例如，第二類型半導體層2420的導電類型爲N型，並且頂部觸頭2480的導電類型爲N型。頂部觸頭2480由金屬或諸如AuGe、AuGeNi等的金屬合金製成。頂部觸頭2480被用於在頂部導電層2470與第二類型半導體層2420之間形成歐姆接觸，以優化微型LED的電特性。頂部觸頭2480的直徑爲約20 nm至50 nm，並且頂部觸頭2480的厚度爲約10 nm至20 nm。
微型LED陣列面板中的微型LED的進一步細節特性可以通過參考上述微型LED來找到，這裡將不對其進行進一步描述。
製造微型LED陣列面板的方法至少包括製造微型LED。製造微型LED的細節可以參考實施方案1中的步驟501至步驟509的描述和實施方案2中的步驟1403至步驟1406的描述，這裡將不對其進行進一步描述。
在實施方案1至實施方案3中，可以在第二類型半導體層的頂部上或上方(諸如在頂部導電層的頂表面上)進一步形成微型透鏡，這是本領域技術人員可以理解的。
微型LED在此具有非常小的體積。微型LED可以是有機LED或無機LED。微型LED可以應用於微型LED陣列面板中。微型LED陣列面板的發光區域很小，諸如1 mm × 1 mm、3 mm × 5 mm。在一些實施方案中，所述發光區域爲微型LED陣列面板中的微型LED陣列的區域。微型LED陣列面板包括形成像素陣列的一個或多個微型LED陣列，諸如1600 × 1200、680 × 480或1920 × 1080像素陣列，其中，微型LED是像素。微型LED的直徑在約200 nm至2 μm的範圍內。IC背板形成在微型LED陣列的背表面處並與微型LED陣列電連接。IC背板經由信號線從外部獲取諸如圖像數據等信號，以控制相應的微型LED發光或不發光。
應當注意的是，本文中的關係術語，諸如“第一”和“第二”，僅用於將實體或操作與另一個實體或操作區分開來，而不要求或暗示這些實體或操作之間的任何實際關係或順序。此外，詞語“包括(comprising)”、“具有(having)”、“包含(containing)”和“包括(including)”和其他類似的形式旨在是在意義上是等效的，並且是開放式的，在這些詞語中的任何一個後面的一個或多個項並不意味着是這樣一個或多個項的詳盡列表，或者意味着僅限於所列出的一個或多個項。
如本文所使用的，除非另有明確說明，否則術語“或”涵蓋所有可能的組合，除非不可行。例如，如果聲明數據庫可以包括A或B，則除非另有明確聲明或不可行，否則所述數據庫可以包括A、或B、或A和B。作爲第二例子，如果聲明數據庫可以包括A、B或C，則除非另有明確說明或不可行，否則所述數據庫可以包括A、或B、或C、或A和B、或A和C、或B和C、或A和B和C。
在前面的說明書中，已經參考許多具體細節描述了實施方式，這些細節可以因實現方式而異。可以對所描述的實施方案進行某些改動和修改。考慮到在此公開的本發明的說明書和實踐，其他實施方案對於本領域技術人員而言是顯而易見的。說明書和例子旨在被視爲僅是示例性的，本發明的真實範圍和精神是通過以下申請專利範圍來指示的。附圖中示出的步驟順序也旨在僅用於說明目的，而不旨在限於任何特定的步驟順序。因此，本領域技術人員可以理解，這些步驟可以在實現相同方法的同時以不同的順序執行。
在附圖和說明書中，已經公開了示例性實施方案。然而，可以對這些實施方案進行許多變化和修改。因此，盡管採用了特定的術語，但它們僅用於一般性和描述性的意義，而不是出於限制的目的。
110,610,710,910,1010,1510,1610,1810,1910,2010,2310,2410:第一類型半導體層 111,611,711,1021,1521,1621,2221:台面結構 111a,1021a:階梯結構 112,612,712,912,1022,1522,1622,2222:溝槽 113,713,1023,1523,1623:離子注入圍欄 114,614,714,1014,1514,1614,1914,2314:第一類型帽蓋層 120,620,720,920,1020,1520,1620,1920,2020,2220,2320,2420:第二類型半導體層 124,624,724,1024,1524,1624,1824,1924,2324:第二類型帽蓋層 130,630,730,1030,1530,1630,1930,2330:發光層 140,640,940,1040,2040,2440:底部隔離層 150,650,950,1050,1550,1850,2050,2450:連接結構 160,660,960,1060,1560,1860,2060,2460:底部觸頭 170,670,970,1070,1570,1870,2070,2270,2470:頂部導電層 180,680,980,1080,1580,1880,2080,2280,2480:頂部觸頭 190,690,990,1090,1590,1690,1890,2090,2490:IC(集成電路)背板 500,1400,2100:方法 501-510,1401-1406,2101-2113:步驟 600,1500:襯底 613:溝槽;圍欄 613’,1523’,2223’:圍欄 650’:金屬材料;連接支柱 1071:介電層 1911,2311:第一台面結構 1912,2012,2312,2412:第一溝槽 1913,2013,2313:第一離子注入圍欄 1921,2321,2421:第二台面結構 1922,2022,2322,2422:第二溝槽 1923,2023,2323,2423:第二離子注入圍欄
在下面的詳細描述和附圖中展示了本公開文本的實施方案和各個方面。附圖中示出的各種特徵未按比例繪制。
圖1A至圖1H是示出根據本公開文本的一些實施方案的第一示例性微型LED的各個不同變體的側截面視圖的結構圖。
圖2是示出根據本公開文本的一些實施方案的第一示例性微型LED的底視圖的結構圖。
圖3是示出根據本公開文本的一些實施方案的第一示例性微型LED的另一個變體的側截面視圖的結構圖。
圖4是示出根據本公開文本的一些實施方案的第一示例性微型LED的另一個變體的側截面視圖的結構圖。
圖5示出了根據本公開文本的一些實施方案的用於製造第一示例性微型LED的方法的流程圖。
圖6A至圖6J是示出根據本公開文本的一些實施方案的在圖5所示的方法的每個步驟處的微型LED製造工藝的側截面視圖的結構圖。
圖7是示出根據本公開文本的一些實施方案的圖1B中的微型LED的相鄰微型LED的側截面視圖的結構圖。
圖8是示出根據本公開文本的一些實施方案的圖7中的相鄰微型LED的底視圖的結構圖。
圖9是示出根據本公開文本的一些實施方案的圖3中的微型LED的相鄰微型LED的側截面視圖的結構圖。
圖10A至圖10H是示出根據本公開文本的一些實施方案的第二示例性微型LED的各個不同變體的側截面視圖的結構圖。
圖11是示出根據本公開文本的一些實施方案的第二示例性微型LED的頂視圖的結構圖。
圖12A和圖12B是示出根據本公開文本的一些實施方案的第二示例性微型LED的其他變體的側截面視圖的結構圖。
圖13是示出根據本公開文本的一些實施方案的第二示例性微型LED的另一個變體的側截面視圖的結構圖。
圖14示出了根據本公開文本的一些實施方案的用於製造第二示例性微型LED的方法的流程圖。
圖15A至圖15F是示出根據本公開文本的一些實施方案的在圖14所示的方法的每個步驟處的微型LED製造工藝的側截面視圖的結構圖。
圖16是示出根據本公開文本的一些實施方案的圖10B中的微型LED的相鄰微型LED的側截面視圖的結構圖。
圖17是示出根據本公開文本的一些實施方案的圖16中的相鄰微型LED的頂視圖的結構圖。
圖18A至圖18C是示出根據本公開文本的一些實施方案的第二示例性微型LED的各個不同變體的相鄰微型LED的側截面視圖的結構圖。
圖19是示出根據本公開文本的一些實施方案的第三示例性微型LED的變體的側截面視圖的結構圖。
圖20是示出根據本公開文本的一些實施方案的第三示例性微型LED的另一個變體的側截面視圖的結構圖。
圖21示出了根據本公開文本的一些實施方案的用於製造第三示例性微型LED的方法的流程圖。
圖22A至圖22D是示出根據本公開文本的一些實施方案的圖21所示方法的步驟2110至步驟2113處的微型LED製造工藝的側截面視圖的結構圖。
圖23是示出根據本公開文本的一些實施方案的圖19中的微型LED的相鄰微型LED的側截面視圖的結構圖。
圖24是示出根據本公開文本的一些實施方案的圖20中的微型LED的相鄰微型LED的側截面視圖的結構圖。
110:第一類型半導體層
111:台面結構
112:溝槽
113:離子注入圍欄
114:第一類型帽蓋層
120:第二類型半導體層
124:第二類型帽蓋層
130:發光層

Claims (207)

  1. 一種微型LED，包括： 第一類型半導體層； 第一類型帽蓋層，其形成在所述第一類型半導體層上；以及 發光層，其形成在所述第一類型帽蓋層上；其中， 所述第一類型半導體層包括台面結構、溝槽和與所述台面結構分離開的離子注入圍欄；所述離子注入圍欄圍繞所述溝槽形成並且所述溝槽圍繞所述台面結構形成，其中，所述離子注入圍欄的電阻高於所述台面結構的電阻。
  2. 如請求項1所述的微型LED，其中，所述離子注入圍欄的頂表面不高於所述第一類型半導體層的頂表面。
  3. 如請求項1所述的微型LED，其中，所述離子注入圍欄的底表面與所述第一類型半導體層的底表面對齊或高於所述第一類型半導體層的底表面。
  4. 如請求項1所述的微型LED，其中，所述溝槽向上延伸穿過所述第一類型半導體層的頂表面到達所述第一類型帽蓋層的底表面。
  5. 如請求項4所述的微型LED，其中，所述離子注入圍欄的頂表面不高於所述溝槽的頂表面。
  6. 如請求項1所述的微型LED，其中，所述溝槽向上延伸但不穿過所述第一類型半導體層的頂表面。
  7. 如請求項6所述的微型LED，其中，所述離子注入圍欄的頂表面不低於所述溝槽的頂表面。
  8. 如請求項6所述的微型LED，其中，所述離子注入圍欄的頂表面低於所述溝槽的頂表面。
  9. 如請求項1所述的微型LED，進一步包括： 第二類型帽蓋層，其形成在所述發光層上；以及 第二類型半導體層，其形成在所述第二類型帽蓋層上； 其中，所述第二類型半導體層的導電類型不同於所述第一類型半導體層的導電類型。
  10. 如請求項9所述的微型LED，其中，所述台面結構、所述溝槽和所述離子注入圍欄分别爲第一台面結構、第一溝槽和第一離子注入圍欄；其中，所述第二類型半導體層包括第二台面結構、第二溝槽和與所述第二台面結構分離開的第二離子注入圍欄；其中，所述第二離子注入圍欄的底表面不低於所述第二類型半導體層的底表面；並且 所述第二離子注入圍欄圍繞所述第二溝槽形成並且所述第二溝槽圍繞所述第二台面結構形成；其中，所述第二離子注入圍欄的電阻高於所述第二台面結構的電阻。
  11. 如請求項10所述的微型LED，其中，所述第二溝槽向下延伸穿過所述第二類型半導體層的底表面到達所述第二類型帽蓋層的頂表面。
  12. 如請求項11所述的微型LED，其中，所述第二離子注入圍欄的底表面高於所述第二溝槽的底表面或與所述第二溝槽的底表面對齊。
  13. 如請求項10所述的微型LED，其中，所述第二溝槽向下延伸但不穿過所述第二類型半導體層的底表面。
  14. 如請求項13所述的微型LED，其中，所述第二離子注入圍欄的底表面低於所述第二溝槽的底表面或與所述第二溝槽的底表面對齊。
  15. 如請求項13所述的微型LED，其中，所述第二離子注入圍欄的底表面高於所述第二溝槽的底表面。
  16. 如請求項10所述的微型LED，其中，所述第二離子注入圍欄的頂表面與所述第二類型半導體層的頂表面對齊或低於所述第二類型半導體層的頂表面；或者，所述第二離子注入圍欄的頂表面高於所述第二類型半導體層的頂表面。
  17. 如請求項10所述的微型LED，其中，所述第一台面結構包括一個或多個階梯結構；並且所述第二台面結構包括一個或多個階梯結構。
  18. 如請求項10所述的微型LED，其中，所述第一溝槽的寬度不大於所述第一台面結構的直徑的50%；並且所述第二溝槽的寬度不大於所述第二台面結構的直徑的50%。
  19. 如請求項18所述的微型LED，其中，所述第一溝槽的寬度不大於200 nm；並且所述第二溝槽的寬度不大於200 nm。
  20. 如請求項10所述的微型LED，其中，所述第一離子注入圍欄包括第一光吸收材料，所述第二離子注入圍欄包括第二光吸收材料；其中，所述第一光吸收材料的導電類型與所述第一類型半導體的導電類型相同，所述第二光吸收材料的導電類型與所述第二類型半導體的導電類型相同，並且所述第一光吸收材料和所述第二光吸收材料選自GaAs、GaP、AlInP、GaN、InGaN或AlGaN中的一種或多種。
  21. 如請求項9所述的微型LED，其中，所述第一類型半導體層的厚度大於所述第二類型半導體層的厚度。
  22. 如請求項1所述的微型LED，進一步包括底部隔離層，所述底部隔離層填充在所述溝槽中。
  23. 如請求項22所述的微型LED，其中，所述底部隔離層的材料選自SiO2、SiNx、Al2O3、AlN、HfO2、TiO2或ZrO2中的一種或多種。
  24. 如請求項9所述的微型LED，其進一步包括頂部觸頭和頂部導電層，其中，所述頂部觸頭和所述頂部導電層形成在所述第二類型半導體層的頂表面上。
  25. 如請求項10所述的微型LED，其進一步包括頂部導電層和頂部觸頭；其中，所述頂部觸頭形成在所述第二台面結構的頂表面上；並且所述頂部導電層形成在所述第二台面結構的頂表面和側壁上、在所述第二離子注入圍欄的頂表面和側壁上並填充在所述第二溝槽中。
  26. 如請求項10所述的微型LED，其中，注入到所述第一離子注入圍欄中的離子選自H、N、Ar、Kr、Xe、As、O、C、P、B、Si、S、Cl或F中的一種或多種；並且注入到所述第二離子注入圍欄中的離子選自H、N、Ar、Kr、Xe、As、O、C、P、B、Si、S、Cl或F中的一種或多種。
  27. 如請求項10所述的微型LED，其中，所述第一離子注入圍欄通過至少向所述第一類型半導體層中注入離子來形成；並且所述第二離子注入圍欄通過至少向所述第二類型半導體層中注入離子來形成。
  28. 如請求項10所述的微型LED，其中，所述第一離子注入圍欄的寬度不大於所述第一台面結構的直徑的50%；並且所述第二離子注入圍欄的寬度不大於所述第二台面結構的直徑的50%。
  29. 如請求項28所述的微型LED，其中，所述第一離子注入圍欄的寬度不大於200 nm，所述第一台面結構的直徑不大於2500 nm，並且所述第一類型半導體層的厚度不大於100 nm；並且 所述第二離子注入圍欄的寬度不大於200 nm，所述第二台面結構的直徑不大於2500 nm，並且所述第二類型半導體層的厚度不大於100 nm。
  30. 如請求項9所述的微型LED，其中，所述第一類型半導體層的材料選自GaAs、GaP、AlInP、GaN、InGaN和AlGaN中的一種或多種；並且所述第二類型半導體層的材料選自GaAs、AlInP、GaInP、AlGaAs、AlGaInP、GaN、InGaN和AlGaN中的一種或多種。
  31. 如請求項1所述的微型LED，進一步包括集成電路(IC)背板，所述IC背板在所述第一類型半導體層下面；以及連接結構，所述連接結構將所述IC背板與所述第一類型半導體層電連接。
  32. 如請求項31所述的微型LED，其中，所述連接結構爲連接支柱或金屬鍵合層。
  33. 如請求項31所述的微型LED，進一步包括底部觸頭，所述底部觸頭形成在所述第一類型半導體層的底表面上，所述連接結構的上表面與所述底部觸頭連接，並且所述連接結構的底表面與所述IC背板連接。
  34. 一種微型LED陣列面板，包括多個根據請求項1至33中任一項所述的微型LED。
  35. 一種微型LED陣列面板，包括： 第一類型半導體層，其形成在所述微型LED陣列面板中； 第一類型帽蓋層，其形成在所述第一類型半導體層上； 發光層，其形成在所述第一類型帽蓋層上； 第二類型帽蓋層，其形成在所述發光層上；以及 第二類型半導體層，其形成在所述第二類型帽蓋層上； 其中，所述第一類型爲P型，並且所述第二類型爲N型；並且 所述第一類型半導體層包括多個台面結構、多個溝槽和通過所述溝槽與所述台面結構分離開的多個離子注入圍欄；其中，所述離子注入圍欄的頂表面低於所述第一類型半導體層的頂表面或與所述第一類型半導體層的頂表面對齊；並且 所述離子注入圍欄圍繞所述溝槽形成且在相鄰類型台面結構之間；其中，所述離子注入圍欄的電阻高於所述台面結構的電阻。
  36. 如請求項35所述的微型LED陣列面板，其中，所述離子注入圍欄圍繞所述溝槽形成，並且所述溝槽圍繞所述台面結構形成。
  37. 如請求項35所述的微型LED陣列面板，其中，所述離子注入圍欄的底表面與所述第一類型半導體層的底表面對齊或高於所述第一類型半導體層的底表面。
  38. 如請求項35所述的微型LED陣列面板，其中，所述台面結構的相鄰側壁之間的空間不大於所述台面結構的直徑的50%。
  39. 如請求項38所述的微型LED陣列面板，其中，所述台面結構的相鄰側壁之間的空間不大於600 nm。
  40. 如請求項35所述的微型LED陣列面板，其中，所述離子注入圍欄吸收來自所述第一台面結構的光；並且所述離子注入圍欄包括光吸收材料，其中，所述光吸收材料選自p-GaAs、p-GaP、p-AlInP、p-GaN、p-InGaN或p-AlGaN中的一種或多種。
  41. 如請求項35所述的微型LED陣列面板，其中，所述第一類型半導體層的厚度大於所述第二類型半導體層的厚度。
  42. 如請求項35所述的微型LED陣列面板，進一步包括底部隔離層，所述隔離層填充在所述溝槽中。
  43. 如請求項42所述的微型LED陣列面板，其中，所述底部隔離層的材料選自SiO 2、SiNx、Al 2O 3、AlN、HfO 2、TiO 2或ZrO 2中的一種或多種。
  44. 如請求項35所述的微型LED陣列面板，其中，注入到所述離子注入圍欄中的離子選自H、N、Ar、Kr、Xe、As、O、C、P、B、Si、S、Cl或F中的一種或多種。
  45. 如請求項35所述的微型LED陣列面板，其中，所述離子注入圍欄至少通過向所述第一類型半導體層中注入離子來形成。
  46. 如請求項35所述的微型LED陣列面板，其中，所述離子注入圍欄的寬度不大於所述台面結構的直徑的50%。
  47. 如請求項46所述的微型LED陣列面板，其中，所述離子注入圍欄的寬度不大於200 nm，所述第一台面結構的直徑不大於2500 nm，並且所述第一類型半導體層的厚度不大於300 nm。
  48. 如請求項35所述的微型LED陣列面板，其中，所述第一類型半導體層的材料選自p-GaAs、p-GaP、p-AlInP、p-GaN、p-InGaN或p-AlGaN中的一種或多種，並且所述第二類型半導體層的材料選自n-GaAs、n-AlInP、n-GaInP、n-AlGaAs、n-AlGaInP、n-GaN、n-InGaN或n-AlGaN中的一種或多種。
  49. 如請求項35所述的微型LED陣列面板，進一步包括頂部觸頭，其形成在所述第二類型半導體層的頂表面上。
  50. 如請求項35所述的微型LED陣列面板，進一步包括集成電路(IC)背板，其形成在所述第一類型半導體層下面；以及連接結構，其將所述IC背板與所述第一類型半導體層電連接。
  51. 如請求項50所述的微型LED陣列面板，其中，所述連接結構爲連接支柱或金屬鍵合層。
  52. 如請求項50所述的微型LED陣列面板，進一步包括底部觸頭，所述底部觸頭形成在所述第一類型半導體層的底表面上，所述連接結構的上表面與所述底部觸頭連接，並且所述連接結構的底表面與所述IC背板連接。
  53. 如請求項35所述的微型LED陣列面板，其中，所述溝槽向上延伸穿過所述第一類型半導體層的頂表面到達所述第一類型帽蓋層的底表面。
  54. 如請求項35所述的微型LED陣列面板，其中，所述離子注入圍欄的頂表面低於所述溝槽的頂表面或與所述溝槽的頂表面對齊。
  55. 如請求項35所述的微型LED陣列面板，其中，所述溝槽向上延伸但不穿過所述第一類型半導體層的頂表面。
  56. 如請求項55所述的微型LED陣列面板，其中，所述離子注入圍欄的頂表面高於所述溝槽的頂表面或與所述溝槽的頂表面對齊。
  57. 如請求項55所述的微型LED陣列面板，其中，所述離子注入圍欄的頂表面低於所述溝槽的頂表面。
  58. 一種用於製造微型LED的方法，所述方法包括： 提供外延結構，其中，所述外延結構從上到下依次包括第一類型半導體層、第一類型帽蓋層、發光層、第二類型帽蓋層和第二類型半導體層； 圖案化所述第一類型半導體層以形成台面結構、溝槽和圍欄； 在所述台面結構上沉積底部觸頭；以及 向所述圍欄中執行離子注入工藝以形成離子注入圍欄。
  59. 如請求項58所述的方法，其中，在圖案化所述第一類型半導體層以形成所述台面結構、所述溝槽和所述圍欄之後，所述方法進一步包括： 在所述第一類型半導體層和所述底部觸頭上沉積底部隔離層； 圖案化所述底部隔離層以暴露所述底部觸頭； 在所述隔離層和所述底部觸頭上沉積金屬材料； 將所述金屬材料研磨至所述底部隔離層的頂表面，以形成連接結構；以及 翻轉所述外延結構並將所述連接結構與集成電路(IC)背板鍵合。
  60. 如請求項59所述的方法，其中，在所述隔離層和所述底部觸頭上沉積金屬材料時，所述底部隔離層的材料選自SiO2、SiNx、Al2O3、AlN、HfO2、TiO2或ZrO2中的一種或多種。
  61. 如請求項59所述的方法，其中，在提供所述外延結構時，所述外延結構生長在襯底上。
  62. 如請求項61所述的方法，其中，翻轉所述外延結構並且將所述連接結構與所述IC背板鍵合進一步包括： 去除所述襯底。
  63. 如請求項61所述的方法，其中，在翻轉所述外延結構並且將所述連接結構與所述IC背板鍵合之後，所述方法進一步包括： 在第二類型半導體層的頂表面上形成頂部觸頭和頂部導電層。
  64. 如請求項58所述的方法，其中，在所述台面結構上沉積所述底部觸頭進一步包括： 形成保護掩模以保護未沉積所述底部觸頭的區域； 在所述保護掩模上以及在所述第一類型半導體層上沉積所述底部觸頭的材料；以及 從所述第一類型半導體層上去除所述保護掩模並去除所述保護掩模上的材料，以在所述台面結構上形成所述底部觸頭。
  65. 如請求項58所述的方法，其中，向所述圍欄中執行離子注入工藝以形成所述離子注入圍欄進一步包括： 在未被離子注入的區域上形成保護掩模，同時使所述圍欄暴露； 向所述圍欄中注入離子；以及 去除所述保護掩模。
  66. 如請求項65所述的方法，其中，在向所述圍欄中執行所述離子注入工藝以形成所述離子注入圍欄時，以0 Kev至500 Kev的能量進行注入。
  67. 如請求項65所述的方法，其中，在向所述圍欄中執行所述離子注入工藝以形成所述第一離子注入圍欄時，注入1E10至9E17的劑量。
  68. 如請求項65所述的方法，其中，在向所述圍欄中執行所述離子注入工藝以形成離子注入圍欄時，向所述離子注入圍欄中注入離子，所述離子選自H、N、Ar、Kr、Xe、As、O、C、P、B、Si、S、Cl或F中的一種或多種。
  69. 如請求項65所述的方法，其中，在向所述圍欄中執行所述離子注入工藝以形成所述離子注入圍欄時，所述離子注入圍欄的寬度不大於所述台面結構的直徑的50%。
  70. 如請求項65所述的方法，其中，在向所述圍欄中執行所述離子注入工藝以形成所述離子注入圍欄時，所述離子注入圍欄的寬度不大於200 nm，所述台面結構的直徑不大於2500 nm，並且所述第一類型半導體層的厚度不大於300 nm。
  71. 如請求項58所述的方法，其中，在圖案化所述第一類型半導體層以形成所述台面結構、所述溝槽和所述圍欄時，所述溝槽的寬度不大於所述台面結構的直徑的50%。
  72. 如請求項58所述的方法，其中，所述第一類型半導體層的導電類型爲P型，並且所述第二類型半導體層的導電類型爲N型，其中，所述第一類型半導體層的材料選自p-GaAs、p-GaP、p-AlInP、p-GaN、p-InGaN或p-AlGaN中的一種或多種，並且所述第二類型半導體層的材料選自n-GaAs、n-AlInP、n-GaInP、n-AlGaAs、n-AlGaInP、n-GaN、n-InGaN或n-AlGaN中的一種或多種。
  73. 如請求項58所述的方法，其中，所述離子注入圍欄包括光吸收材料。
  74. 如請求項73所述的方法，其中，所述光吸收材料選自p-GaAs、p-GaP、p-AlInP、p-GaN、p-InGaN或p-AlGaN中的一種或多種。
  75. 一種微型LED，包括： 第一類型半導體層； 第一類型帽蓋層，其形成在所述第一類型半導體層上； 發光層，其形成在所述第一類型帽蓋層上； 第二類型帽蓋層，其形成在所述發光層上；以及 第二類型半導體層，其形成在所述第二類型帽蓋層上； 其中，所述第一類型爲P型，並且所述第二類型爲N型； 所述第二類型半導體層包括台面結構、溝槽和與所述台面結構分離開的離子注入圍欄；其中，所述離子注入圍欄的底表面不低於所述第二類型半導體層的底表面；並且 所述離子注入圍欄圍繞所述溝槽形成，並且所述溝槽圍繞所述台面結構形成；其中，所述離子注入圍欄的電阻高於所述台面結構的電阻。
  76. 如請求項75所述的微型LED，其中，所述離子注入圍欄的頂表面與所述第二類型半導體層的頂表面對齊或低於所述第二類型半導體層的頂表面；或者，所述離子注入圍欄的頂表面高於所述第二類型半導體層的頂表面。
  77. 如請求項75所述的微型LED，其中，所述溝槽向下延伸穿過所述第二類型半導體層的底表面到達所述第二類型帽蓋層的頂表面。
  78. 如請求項77所述的微型LED，其中，所述離子注入圍欄的底表面高於所述第二溝槽的底表面或與所述第二溝槽的底表面對齊。
  79. 如請求項75所述的微型LED，其中，所述溝槽向下延伸但不穿過所述第二類型半導體層的底表面。
  80. 如請求項79所述的微型LED，其中，所述離子注入圍欄的底表面低於所述溝槽的底表面或與所述溝槽的底表面對齊。
  81. 如請求項79所述的微型LED，其中，所述離子注入圍欄的底表面高於所述溝槽的底表面。
  82. 如請求項75所述的微型LED，其中，所述台面結構包括一個或多個階梯結構。
  83. 如請求項75所述的微型LED，其中，所述溝槽的寬度不大於所述台面結構的直徑的50%。
  84. 如請求項83所述的微型LED，其中，所述溝槽的寬度不大於200 nm。
  85. 如請求項75所述的微型LED，其中，所述離子注入圍欄包括光吸收材料，並且所述光吸收材料選自n-GaAs、n-GaP、n-AlInP、n-GaN、n-InGaN或n-AlGaN中的一種或多種。
  86. 如請求項75所述的微型LED，其中，所述第一類型半導體層的厚度大於所述第二類型半導體層的厚度。
  87. 如請求項75所述的微型LED，其進一步包括介電層，其填充在所述溝槽中。
  88. 如請求項87所述的微型LED，其中，所述介電層的材料選自SiO2、SiNx、Al2O3、AlN、HfO2、TiO2或ZrO2中的一種或多種。
  89. 如請求項75所述的微型LED，進一步包括頂部導電層，其形成在所述台面結構的頂表面和側壁上、在所述離子注入圍欄的頂表面和側壁上並填充在所述溝槽中。
  90. 如請求項75所述的微型LED，其中，注入到所述離子注入圍欄中的離子選自H、N、Ar、Kr、Xe、As、O、C、P、B、Si、S、Cl或F中的一種或多種。
  91. 如請求項75所述的微型LED，其中，所述離子注入圍欄通過至少向所述第二類型半導體層中注入離子來形成。
  92. 如請求項75所述的微型LED，其中，所述離子注入圍欄的寬度不大於所述台面結構的直徑的50%。
  93. 如請求項75所述的微型LED，其中，所述離子注入圍欄的寬度不大於200 nm，所述台面結構的直徑不大於2500 nm，並且所述第二類型半導體層的厚度不大於300 nm。
  94. 如請求項75所述的微型LED，其中，所述第一類型半導體層的材料選自p-GaAs、p-GaP、p-AlInP、p-GaN、p-InGaN或p-AlGaN中的一種或多種；並且所述第二類型半導體層的材料選自n-GaAs、n-AlInP、n-GaInP、n-AlGaAs、n-AlGaInP、n-GaN、n-InGaN或n-AlGaN中的一種或多種。
  95. 如請求項75所述的微型LED，進一步包括頂部觸頭，其形成在所述第二類型半導體層的頂表面上。
  96. 如請求項75所述的微型LED，進一步包括集成電路(IC)背板，所述IC背板形成在所述第一類型半導體層下面；以及連接結構，所述連接結構將所述IC背板與所述第一類型半導體層電連接。
  97. 如請求項96所述的微型LED，其中，所述連接結構爲連接支柱或金屬鍵合層。
  98. 如請求項96所述的微型LED，進一步包括：底部觸頭，其形成在所述第一類型半導體層的底表面上，所述連接結構的上表面與所述底部觸頭連接，並且所述連接結構的底表面與所述IC背板連接。
  99. 一種微型LED陣列面板，包括： 第一類型半導體層，其形成在所述微型LED陣列面板中； 第一類型帽蓋層，其形成在所述第一類型半導體層上； 發光層，其形成在所述第一類型帽蓋層上； 第二類型帽蓋層，其形成在所述發光層上；以及 第二類型半導體層，其形成在所述第二類型帽蓋層上； 其中，所述第一類型爲P型，並且所述第二類型爲N型； 所述第二類型半導體層包括多個台面結構、多個溝槽和通過所述溝槽與所述台面結構分離開的多個離子注入圍欄；其中，所述離子注入圍欄的底表面高於所述第二類型半導體層的底表面或與所述第二類型半導體層的底表面對齊；並且 所述離子注入圍欄圍繞所述溝槽形成且在相鄰的台面結構之間；其中，所述離子注入圍欄的電阻高於所述台面結構的電阻。
  100. 如請求項99所述的微型LED陣列面板，其中，所述離子注入圍欄圍繞所述溝槽形成，並且所述溝槽圍繞所述台面結構形成。
  101. 如請求項99所述的微型LED陣列面板，其中，所述離子注入圍欄的頂表面與所述第二類型半導體層的頂表面對齊或低於所述第二類型半導體層的頂表面。
  102. 如請求項99所述的微型LED陣列面板，其中，所述台面結構的相鄰側壁之間的空間不大於所述台面結構的直徑的50%。
  103. 如請求項102所述的微型LED陣列面板，其中，所述台面結構的相鄰側壁之間的空間不大於600 nm。
  104. 如請求項99所述的微型LED陣列面板，其中，所述離子注入圍欄吸收來自所述台面結構的光；並且所述離子注入圍欄包括光吸收材料，其中，所述光吸收材料選自n-GaAs、n-GaP、n-AlInP、n-GaN、n-InGaN或n-AlGaN中的一種或多種。
  105. 如請求項99所述的微型LED陣列面板，其中，所述第一類型半導體層的厚度大於所述第二類型半導體層的厚度。
  106. 如請求項99所述的微型LED陣列面板，進一步包括介電層，所述介電層填充在所述溝槽中。
  107. 如請求項106所述的微型LED陣列面板，其中，所述介電層的材料選自SiO2、SiNx、Al2O3、AlN、HfO2、TiO2或ZrO2中的一種或多種。
  108. 如請求項99所述的微型LED陣列面板，進一步包括頂部導電層，所述頂部導電層形成在所述台面結構的頂表面和側壁上、在所述離子注入圍欄的頂表面和側壁上，並填充在所述溝槽中。
  109. 如請求項99所述的微型LED陣列面板，其中，注入到所述離子注入圍欄中的離子選自H、N、Ar、Kr、Xe、As、O、C、P、B、Si、S、Cl或F中的一種或多種。
  110. 如請求項99所述的微型LED陣列面板，其中，所述離子注入圍欄通過至少向所述第二類型半導體層中注入離子來形成。
  111. 如請求項99所述的微型LED陣列面板，其中，所述離子注入圍欄的寬度不大於所述台面結構的直徑的50%。
  112. 如請求項111所述的微型LED陣列面板，其中，所述離子注入圍欄的寬度不大於200 nm，所述台面結構的直徑不大於2500 nm，並且所述第二類型半導體層的厚度不大於100 nm。
  113. 如請求項99所述的微型LED陣列面板，其中，所述第一類型半導體層的材料選自p-GaAs、p-GaP、p-AlInP、p-GaN、p-InGaN或p-AlGaN中的一種或多種；並且所述第二類型半導體層的材料選自n-GaAs、n-AlInP、n-GaInP、n-AlGaAs、n-AlGaInP、n-GaN、n-InGaN或n-AlGaN中的一種或多種。
  114. 如請求項99所述的微型LED陣列面板，進一步包括：頂部觸頭，其形成在所述第二類型半導體層的頂表面上。
  115. 如請求項99所述的微型LED陣列面板，進一步包括集成電路(IC)背板，所述IC背板形成在所述第一類型半導體層下面；以及連接結構，所述連接結構將所述IC背板與所述第一類型半導體層電連接。
  116. 如請求項115所述的微型LED陣列面板，其中，所述連接結構爲連接支柱或金屬鍵合層。
  117. 如請求項115所述的微型LED陣列面板，進一步包括：底部觸頭，所述底部觸頭形成在所述第一類型半導體層的底表面上，所述連接結構的上表面與所述底部觸頭連接，並且所述連接結構的底表面與所述IC背板連接。
  118. 如請求項99所述的微型LED陣列面板，其中，所述溝槽向下延伸穿過所述第二類型半導體層的底表面到達所述第二類型帽蓋層的頂表面。
  119. 如請求項118所述的微型LED陣列面板，其中，所述離子注入圍欄的底表面高於所述溝槽的底表面或與所述溝槽的底表面對齊。
  120. 如請求項99所述的微型LED陣列面板，其中，所述溝槽向下延伸但不穿過所述第二類型半導體層的底表面。
  121. 如請求項120所述的微型LED陣列面板，其中，所述離子注入圍欄的底表面低於所述溝槽的底表面或與所述溝槽的底表面對齊。
  122. 如請求項99所述的微型LED陣列面板，其中，所述離子注入圍欄的底表面高於所述溝槽的底表面。
  123. 一種用於製造微型LED的方法，所述方法包括： 提供外延結構，其中，所述外延結構從上到下依次包括第一類型半導體層、第一類型帽蓋層、發光層、第二類型帽蓋層和第二類型半導體層； 將所述外延結構與集成電路(IC)背板鍵合； 圖案化所述第二類型半導體層以形成台面結構、溝槽和圍欄； 在所述台面結構上沉積頂部觸頭； 向所述圍欄中執行離子注入工藝；以及 在所述第二類型半導體層的頂表面上、在頂部觸頭上以及在所述溝槽中沉積頂部導電層。
  124. 如請求項123所述的方法，其中，提供所述外延結構進一步包括： 在所述第一類型半導體層的頂表面上沉積底部接觸層；以及 在所述底部接觸層的頂表面上沉積金屬鍵合層。
  125. 如請求項124所述的方法，其中，將所述外延結構與所述IC背板鍵合進一步包括： 翻轉所述外延結構；以及 將所述金屬鍵合層與所述IC背板的接觸焊盤鍵合。
  126. 如請求項125所述的方法，其中，在提供所述外延結構時，所述外延結構生長在襯底上。
  127. 如請求項126所述的方法，其中，將所述外延結構與所述IC背板鍵合進一步包括： 去除所述襯底。
  128. 如請求項123所述的方法，其中，圖案化所述第二類型半導體層以形成所述台面結構、所述溝槽和所述圍欄進一步包括： 將所述第二類型半導體層蝕刻至所述發光層的表面。
  129. 如請求項123所述的方法，其中，在所述台面結構上沉積所述頂部觸頭進一步包括： 形成保護掩模； 在所述保護掩模上沉積所述頂部觸頭的材料；以及 從所述第二類型半導體層上去除所述保護掩模並去除所述保護掩模上所述頂部觸頭的材料，以在所述台面結構上形成所述頂部觸頭。
  130. 如請求項123所述的方法，其中，向所述圍欄中執行所述離子注入工藝進一步包括： 在未被離子注入的區域上形成保護掩模，同時使所述圍欄暴露； 向所述圍欄中注入離子；以及 去除所述保護掩模。
  131. 如請求項130所述的方法，其中，在向所述圍欄中執行所述離子注入工藝時，以0 KeV至500 KeV的能量進行注入。
  132. 如請求項130所述的方法，其中，在向所述圍欄中執行所述離子注入工藝時，注入1E10至9E17的劑量。
  133. 如請求項130所述的方法，其中，在向所述圍欄中執行所述離子注入工藝時，向所述離子注入圍欄中注入離子，所述離子選自H、N、Ar、Kr、Xe、As、O、C、P、B、Si、S、Cl或F中的一種或多種。
  134. 如請求項130所述的方法，其中，在向所述圍欄中執行所述離子注入工藝時，所述離子注入圍欄的寬度不大於所述台面結構的直徑的50%。
  135. 如請求項130所述的方法，其中，在向所述圍欄中執行所述離子注入工藝時，所述離子注入圍欄的寬度不大於200 nm，所述台面結構的直徑不大於2500 nm，並且所述第二類型半導體層的厚度不大於100 nm。
  136. 如請求項123所述的方法，其中，所述第一類型半導體層的導電類型爲P型，並且所述第二類型半導體層的導電類型爲N型；其中，所述第一類型半導體層的材料選自p-GaAs、p-GaP、p-AlInP、p-GaN、p-InGaN或p-AlGaN中的一種或多種，並且所述第二類型半導體層的材料選自n-GaAs、n-AlInP、n-GaInP、n-AlGaAs、n-AlGaInP、n-GaN、n-InGaN或n-AlGaN中的一種或多種。
  137. 如請求項136所述的方法，其中，所述離子注入圍欄包括光吸收材料。
  138. 如請求項137所述的方法，其中，所述光吸收材料選自n-GaAs、n-GaP、n-AlInP、n-GaN、n-InGaN或n-AlGaN中的一種或多種。
  139. 一種微型LED，包括： 第一類型半導體層； 第一類型帽蓋層，其形成在所述第一類型半導體層上； 發光層，其形成在所述第一類型帽蓋層上； 第二類型帽蓋層，其形成在所述發光層上；以及 第二類型半導體層，其形成在所述第二類型帽蓋層上； 其中，所述第一類型爲P型，並且所述第二類型爲N型； 所述第一類型半導體層包括第一台面結構、第一溝槽和與所述第一台面結構分離開的第一離子注入圍欄；其中，所述第一離子注入圍欄的頂表面低於所述第一類型半導體層的頂表面或與所述第一類型半導體層的頂表面對齊； 所述第二類型半導體層包括第二台面結構、第二溝槽和與所述第二台面結構分離開的第二離子注入圍欄；其中，所述第二離子注入圍欄的底表面高於所述第二類型半導體層的底表面或與所述第二類型半導體層的底表面對齊； 所述第一離子注入圍欄圍繞所述第一溝槽形成，並且所述第一溝槽圍繞所述第一台面結構形成；其中，所述第一離子注入圍欄的電阻高於所述第一台面結構的電阻；並且 所述第二離子注入圍欄圍繞所述第二溝槽形成，並且所述第二溝槽圍繞所述第二台面結構形成，其中，所述第二離子注入圍欄的電阻高於所述第二台面結構的電阻。
  140. 如請求項139所述的微型LED，其中，所述第一台面結構的中心與所述第二台面結構的中心對準，所述第一溝槽的中心與所述第二溝槽的中心對準，並且所述第一離子注入圍欄的中心與所述第二離子注入圍欄的中心對準。
  141. 如請求項139所述的微型LED，其中，所述第一離子注入圍欄的底表面與所述第一類型半導體層的底表面對齊或高於所述第一類型半導體層的底表面，並且所述第二離子注入圍欄的頂表面與所述第二類型半導體層的頂表面對齊或低於所述第二類型半導體層的頂表面；或者 所述第一離子注入圍欄的底表面低於所述第一類型半導體層的底表面，並且所述第二離子注入圍欄的頂表面高於所述第二類型半導體層的頂表面。
  142. 如請求項139所述的微型LED，其中，所述第一溝槽向上延伸穿過所述第一類型半導體層的頂表面到達所述第一類型帽蓋層的底表面；和/或，所述第二溝槽向下延伸穿過所述第二類型半導體層的底表面到達所述第二類型帽蓋層的頂表面。
  143. 如請求項142所述的微型LED，其中，所述第一離子注入圍欄的頂表面低於所述第一溝槽的頂表面或與所述第一溝槽的頂表面對齊；和/或，所述第二離子注入圍欄的底表面高於所述第二溝槽的底表面或與所述第二溝槽的底表面對齊。
  144. 如請求項139所述的微型LED，其中，所述第一溝槽向上延伸但不穿過所述第一類型半導體層的頂表面到達所述第一類型帽蓋層的底表面；和/或，所述第二溝槽向下延伸但不穿過所述第二類型半導體層的底表面到達所述第二類型帽蓋層的頂表面。
  145. 如請求項144所述的微型LED，其中，所述第一離子注入圍欄的頂表面高於所述第一溝槽的頂表面或與所述第一溝槽的頂表面對齊；和/或，所述第二離子注入圍欄的底表面低於所述第二溝槽的底表面或與所述第二溝槽的底表面對齊。
  146. 如請求項144所述的微型LED，其中，所述第一離子注入圍欄的頂表面低於所述第一溝槽的頂表面；和/或，所述第二離子注入圍欄的底表面高於所述第二溝槽的底表面。
  147. 如請求項139所述的微型LED，其中，所述第一台面結構包括一個或多個階梯結構；和/或，所述第二台面結構包括一個或多個階梯結構。
  148. 如請求項139所述的微型LED，其中，所述第一溝槽的寬度不大於所述第一台面結構的直徑的50%；和/或所述第二溝槽的寬度不大於所述第二台面結構的直徑的50%。
  149. 如請求項148所述的微型LED，其中，所述第一溝槽的寬度不大於200 nm；和/或，所述第二溝槽的寬度不大於200 nm。
  150. 如請求項139所述的微型LED，其中，所述第一離子注入圍欄包括第一光吸收材料；和/或，所述第二離子注入圍欄包括第二光吸收材料；其中， 所述第一光吸收材料選自p-GaAs、p-GaP、p-AlInP、p-GaN、p-InGaN或p-AlGaN中的一種或多種；和/或，所述第二光吸收材料選自n-GaAs、n-GaP、n-AlInP、n-GaN、n-InGaN或n-AlGaN中的一種或多種。
  151. 如請求項139所述的微型LED，其中，所述第一類型半導體層的厚度大於所述第二類型半導體層的厚度。
  152. 如請求項139所述的微型LED，進一步包括底部隔離層，所述底部隔離層填充在所述溝槽中；以及介電層，所述介電層填充在所述第二溝槽中。
  153. 如請求項152所述的微型LED，其中，所述底部隔離層的材料選自SiO 2、SiNx、Al 2O 3、AlN、HfO 2或TiO 2和ZrO 2中的一種或多種；和/或，所述介電層的材料選自SiO2、SiNx、Al2O3、AlN、HfO2、TiO2或ZrO2中的一種或多種。
  154. 如請求項139所述的微型LED，進一步包括頂部導電層，所述頂部導電層形成在所述第二台面結構的頂表面和側壁上、在所述第二離子注入圍欄的頂表面和側壁上，並填充在所述第二溝槽中。
  155. 如請求項139所述的微型LED，其中，注入到所述第一離子注入圍欄中的離子選自H、N、Ar、Kr、Xe、As、O、C、P、B、Si、S、Cl或F中的一種或多種；和/或，注入到所述第二離子注入圍欄中的離子選自H、N、Ar、Kr、Xe、As、O、C、P、B、Si、S、Cl或F中的一種或多種。
  156. 如請求項139所述的微型LED，其中，所述第一離子注入圍欄通過至少向所述第一類型半導體層中注入離子來形成；和/或，所述第二離子注入圍欄通過至少向所述第二類型半導體層中注入離子來形成。
  157. 如請求項139所述的微型LED，其中，所述第一離子注入圍欄的寬度不大於所述第一台面結構的直徑的50%；和/或，所述第二離子注入圍欄的寬度不大於所述第二台面結構的直徑的50%。
  158. 如請求項157所述的微型LED，其中，所述第一離子注入圍欄的寬度不大於200 nm，所述第一台面結構的直徑不大於2500 nm，並且所述第一類型半導體層的厚度不大於300 nm；和/或， 所述第二離子注入圍欄的寬度不大於200 nm，所述第二台面結構的直徑不大於2500 nm，並且所述第二類型半導體層的厚度不大於300 nm。
  159. 如請求項139所述的微型LED，其中，所述第一類型半導體層的材料選自p-GaAs、p-GaP、p-AlInP、p-GaN、p-InGaN或p-AlGaN中的一種或多種；和/或，所述第二類型半導體層的材料選自n-GaAs、n-AlInP、n-GaInP、n-AlGaAs、n-AlGaInP、n-GaN、n-InGaN或n-AlGaN中的一種或多種。
  160. 如請求項139所述的微型LED，進一步包括：頂部觸頭，所述頂部觸頭形成在所述第二類型半導體層的頂表面上。
  161. 如請求項139所述的微型LED，進一步包括集成電路(IC)背板，所述IC背板形成在所述第一類型半導體層下面；以及連接結構，所述連接結構將所述IC背板與所述第一類型半導體層電連接。
  162. 如請求項161所述的微型LED，其中，所述連接結構爲連接支柱或金屬鍵合層。
  163. 如請求項161所述的微型LED，其中，所述微型LED進一步包括底部觸頭，所述底部觸頭形成在所述第一類型半導體層的底表面上，所述連接結構的上表面與所述底部觸頭連接，並且所述連接結構的底表面與所述IC背板連接。
  164. 一種微型LED陣列面板，包括： 第一類型半導體層，其形成在所述微型LED陣列面板中； 第一類型帽蓋層，其形成在所述第一類型半導體層上； 發光層，其形成在所述第一類型帽蓋層上； 第二類型帽蓋層，其形成在所述發光層上；以及 第二類型半導體層，其形成在所述第二類型帽蓋層上； 其中，所述第一類型爲P型，並且所述第二類型爲N型； 所述第一類型半導體層包括多個第一台面結構、多個第一溝槽和通過所述第一溝槽與所述第一台面結構分離開的多個第一離子注入圍欄；所述第一離子注入圍欄的頂表面低於所述第一類型半導體層的頂表面或與所述第一類型半導體層的頂表面對齊； 所述第一離子注入圍欄圍繞所述第一溝槽形成並在相鄰的第一類型台面結構之間；其中，所述第一離子注入圍欄的電阻高於所述第一台面結構的電阻； 所述第二類型半導體層包括多個第二台面結構、多個第二溝槽和通過所述第二溝槽與所述第二台面結構分離開的多個第二離子注入圍欄；其中，所述第二離子注入圍欄的底表面高於所述第二類型半導體層的底表面或與所述第二類型半導體層的底表面對齊；並且 所述第二離子注入圍欄圍繞所述第二溝槽形成並在相鄰的第二台面結構之間；其中，所述第二離子注入圍欄的電阻高於所述第二台面結構的電阻。
  165. 如請求項164所述的微型LED陣列面板，其中，所述第一台面結構的中心與所述第二台面結構的中心對準，所述第一溝槽的中心與所述第二溝槽的中心對準，並且所述第一離子注入圍欄的中心與所述第二離子注入圍欄的中心對準。
  166. 如請求項164所述的微型LED陣列面板，其中，所述第一離子注入圍欄圍繞所述第一台面結構形成，並且所述第一溝槽圍繞所述第一台面結構形成；並且所述第二離子注入圍欄圍繞所述第二台面結構形成，並且所述第二溝槽圍繞所述第二台面結構形成。
  167. 如請求項164所述的微型LED陣列面板，其中，所述第一離子注入圍欄的底表面與所述第一類型半導體層的底表面對齊或高於所述第一類型半導體層的底表面；和/或， 所述第二離子注入圍欄的頂表面與所述第二類型半導體層的頂表面對齊或低於所述第二類型半導體層的頂表面。
  168. 如請求項164所述的微型LED陣列面板，其中，所述第一台面結構的相鄰側壁之間的空間不大於所述第一台面結構的直徑的50%；和/或，所述第二台面結構的相鄰側壁之間的空間不大於所述第二台面結構的直徑的50%。
  169. 如請求項168所述的微型LED陣列面板，其中，所述第一台面結構的相鄰側壁之間的空間不大於600 nm，並且所述第二台面結構的相鄰側壁之間的空間不大於600 nm。
  170. 如請求項164所述的微型LED陣列面板，其中，所述第一離子注入圍欄吸收來自所述第一台面結構的光；並且所述第二離子注入圍欄吸收來自所述第二台面結構的光。
  171. 如請求項164所述的微型LED陣列面板，其中，所述第一類型半導體層的厚度大於所述第二類型半導體層的厚度。
  172. 如請求項164所述的微型LED陣列面板，進一步包括底部隔離層，所述底部隔離層填充在所述第一溝槽中；以及介電層，所述介電層填充在所述第二溝槽中。
  173. 如請求項172所述的微型LED陣列面板，其中，所述底部隔離層的材料選自SiO 2、SiNx、Al 2O 3、AlN、HfO 2、TiO 2或ZrO 2中的一種或多種；並且所述介電層的材料選自SiO2、SiNx、Al2O3、AlN、HfO 2、TiO 2或ZrO 2中的一種或多種。
  174. 如請求項164所述的微型LED陣列面板，進一步包括頂部導電層，所述頂部導電層形成在所述第二台面結構的頂表面和側壁上、在所述第二離子注入圍欄的頂表面和側壁上，並填充在所述第二溝槽中。
  175. 如請求項164所述的微型LED陣列面板，其中，注入到所述第一離子注入圍欄中的離子選自H、N、Ar、Kr、Xe、As、O、C、P、B、Si、S、Cl或F中的一種或多種；和/或，注入到所述第二離子注入圍欄中的離子選自H、N、Ar、Kr、Xe、As、O、C、P、B、Si、S、Cl或F中的一種或多種。
  176. 如請求項164所述的微型LED陣列面板，其中，所述第一離子注入圍欄通過至少向所述第一類型半導體層中注入離子來形成。
  177. 如請求項164所述的微型LED陣列面板，其中，所述第一離子注入圍欄的寬度不大於所述第一台面結構的直徑的50%；並且所述第二離子注入圍欄的寬度不大於所述第二台面結構的直徑的50%。
  178. 如請求項164所述的微型LED陣列面板，其中，所述第一離子注入圍欄的寬度不大於200 nm，所述第一台面結構的直徑不大於2500 nm，並且所述第一類型半導體層的厚度不大於300 nm；並且 所述第二離子注入圍欄的寬度不大於200 nm，所述第二台面結構的直徑不大於2500 nm，並且所述第二類型半導體層的厚度不大於100 nm。
  179. 如請求項164所述的微型LED陣列面板，其中，所述第一類型半導體層的材料選自p-GaAs、p-GaP、p-AlInP、p-GaN、p-InGaN或p-AlGaN中的一種或多種；和/或，所述第二類型半導體層的材料選自n-GaAs、n-AlInP、n-GaInP、n-AlGaAs、n-AlGaInP、n-GaN、n-InGaN或n-AlGaN中的一種或多種。
  180. 如請求項164所述的微型LED陣列面板，進一步包括：形成在所述第二類型半導體層的頂表面上的頂部觸頭。
  181. 如請求項164所述的微型LED陣列面板，進一步包括集成電路(IC)背板，所述IC背板形成在所述第一類型半導體層下面；以及連接結構，所述連接結構將所述IC背板與所述第一類型半導體層電連接。
  182. 如請求項181所述的微型LED陣列面板，其中，所述連接結構爲連接支柱或金屬鍵合層。
  183. 如請求項181所述的微型LED陣列面板，進一步包括底部觸頭，所述底部觸頭形成在所述第一類型半導體層的底表面上，所述連接結構的上表面與所述底部觸頭連接，並且所述連接結構的底表面與所述IC背板連接。
  184. 如請求項164所述的微型LED陣列面板，其中，所述第一溝槽向上延伸穿過所述第一類型半導體層的頂表面到達所述第一類型帽蓋層的底表面；和/或，所述第二溝槽向下延伸穿過所述第二類型半導體層的底表面到達所述第二類型帽蓋層的頂表面。
  185. 如請求項184所述的微型LED陣列面板，其中，所述第一離子注入圍欄的頂表面低於所述第一溝槽的頂表面或與所述第一溝槽的頂表面對齊；和/或，所述第二離子注入圍欄的底表面高於所述第二溝槽的底表面或與所述第二溝槽的底表面對齊。
  186. 如請求項164所述的微型LED陣列面板，其中，所述第一溝槽向上延伸但不穿過所述第一類型半導體層的頂表面到達所述第一類型帽蓋層的底表面；和/或，所述第二溝槽向下延伸但不穿過所述第二類型半導體層的底表面到達所述第二類型帽蓋層的頂表面。
  187. 如請求項186所述的微型LED陣列面板，其中，所述第一離子注入圍欄的頂表面高於所述第一溝槽的頂表面或與所述第一溝槽的頂表面對齊；和/或，所述第二離子注入圍欄的底表面低於所述第一溝槽的底表面或與所述第一溝槽的底表面對齊。
  188. 如請求項186所述的微型LED陣列面板，其中，所述第一離子注入圍欄的頂表面低於所述第一溝槽的頂表面；和/或，所述第二離子注入圍欄的底表面高於所述第二溝槽的底表面。
  189. 一種用於製造微型LED的方法，所述方法包括： 過程I，其包括圖案化第一類型半導體層並向所述第一類型半導體層中注入第一離子；以及 過程II，其包括圖案化第二類型半導體層並向所述第二類型半導體層中注入第二離子。
  190. 如請求項189所述的方法，其中，所述過程I進一步包括： 提供外延結構，其中，所述外延結構從上到下依次包括第一類型半導體層、第一類型帽蓋層、發光層、第二類型帽蓋層和第二類型半導體層； 圖案化所述第一類型半導體層以形成台面結構、溝槽和圍欄； 在所述台面結構上沉積底部觸頭； 向所述圍欄中執行離子注入工藝，以形成離子注入圍欄； 在所述第一類型半導體層和所述底部觸頭上沉積底部隔離層； 圖案化所述底部隔離層以暴露所述底部觸頭； 在所述隔離層和所述底部觸頭上沉積金屬材料； 將所述金屬材料研磨至所述底部隔離層的頂表面，以形成連接結構； 翻轉所述外延結構並將所述連接結構與集成電路(IC)背板鍵合。
  191. 如請求項189所述的方法，其中，在所述台面結構上沉積所述底部觸頭進一步包括： 形成保護掩模以保護未沉積所述底部觸頭的區域； 在所述保護掩模上以及在所述第一類型半導體層上沉積所述底部觸頭的材料；以及 從所述第一類型半導體層上去除所述保護掩模並去除所述保護掩模上的材料，以在所述台面結構上形成所述底部觸頭。
  192. 如請求項190所述的方法，其中，向所述圍欄中執行所述離子注入工藝以形成所述離子注入圍欄進一步包括： 在未被離子注入的區域上形成保護掩模，同時使所述圍欄暴露； 向所述圍欄中注入離子；以及 去除所述保護掩模。
  193. 如請求項192所述的方法，其中，在向所述圍欄中執行所述離子注入工藝以形成所述離子注入圍欄時，以0 KeV至500 KeV的能量進行注入，並且注入1E10至9E17的劑量。
  194. 如請求項192所述的方法，其中，在向所述圍欄中執行所述離子注入工藝以形成所述離子注入圍欄時，向所述圍欄中注入離子，所述離子選自H、N、Ar、Kr、Xe、As、O、C、P、B、Si、S、Cl或F中的一種或多種。
  195. 如請求項192所述的方法，其中，在向所述圍欄中執行所述離子注入工藝以形成所述離子注入圍欄時，所述離子注入圍欄的寬度不大於所述台面結構的直徑的50%；所述離子注入圍欄的寬度不大於200 nm，所述台面結構的直徑不大於2500 nm，並且所述第一類型半導體層的厚度不大於300 nm。
  196. 如請求項190所述的方法，其中，在圖案化所述第一類型半導體層以形成所述台面結構、所述溝槽和所述圍欄時，所述溝槽的寬度不大於所述台面結構的直徑的50%。
  197. 如請求項189所述的方法，其中，所述台面結構、所述溝槽和所述圍欄分别爲第一台面結構、第一溝槽和第一圍欄；其中，所述過程II進一步包括： 圖案化所述第二類型半導體層以形成第二台面結構、第二溝槽和第二圍欄； 在所述第二台面結構上沉積頂部觸頭； 向所述第二圍欄中執行離子注入工藝；以及 在所述第二類型半導體層的頂表面上、在所述頂部觸頭上以及在所述第二溝槽中沉積頂部導電層。
  198. 如請求項197所述的方法，其中，在所述第二台面結構上沉積所述頂部觸頭進一步包括： 形成保護掩模； 在所述保護掩模上沉積所述頂部觸頭的材料；以及 從所述第二類型半導體層上去除所述保護掩模並去除所述保護掩模上所述頂部觸頭的材料，以在所述第二台面結構上形成頂部觸頭。
  199. 如請求項197所述的方法，其中，向所述第二圍欄中執行所述離子注入工藝進一步包括： 在未被注入的區域上形成保護掩模，同時使所述第二圍欄暴露； 將所述離子注入到所述第二圍欄中；以及 去除所述保護掩模。
  200. 如請求項197所述的方法，其中，在向所述第二圍欄中執行所述離子注入工藝時，以0 KeV至500 KeV的能量進行注入，並且注入1E10至9E17的劑量。
  201. 如請求項197所述的方法，其中，在向所述第二圍欄中執行所述離子注入工藝時，向所述第二圍欄中注入離子，所述離子選自H、N、Ar、Kr、Xe、As、O、C、P、B、Si、S、Cl或F中的一種或多種。
  202. 如請求項197所述的方法，其中，在向所述第二圍欄中執行所述離子注入工藝時，所述第二離子注入圍欄的寬度不大於所述第二台面結構的直徑的50%；所述第二離子注入圍欄的寬度不大於200 nm，所述第二台面結構的直徑不大於2500 nm，並且所述第二類型半導體層的厚度不大於100 nm。
  203. 如請求項190所述的方法，其中，在提供所述外延結構時，所述外延結構生長在襯底上；所述翻轉所述外延結構並將所述連接結構與所述IC背板鍵合進一步包括： 去除所述襯底。
  204. 如請求項190所述的方法，其中，在所述第一類型半導體層和所述底部觸頭上沉積所述底部隔離層時，所述底部隔離層的材料選自SiO2、SiNx、Al2O3、AlN、HfO2、TiO2或ZrO2中的一種或多種。
  205. 如請求項190所述的方法，其中，所述離子注入圍欄包括光吸收材料。
  206. 如請求項205所述的方法，其中，所述光吸收材料的導電類型與所述第一類型半導體層的導電類型相同，並且所述光吸收材料選自GaAs、GaP、AlInP、GaN、InGaN或AlGaN中的一種或多種。
  207. 如請求項190所述的方法，其中，所述第一類型半導體層的導電類型爲P型，並且所述第二類型半導體層的導電類型爲N型；所述第一類型半導體層的材料選自p-GaAs、p-GaP、p-AlInP、p-GaN、p-InGaN或p-AlGaN中的一種或多種；並且所述第二類型半導體層的材料選自n-GaAs、n-AlInP、n-GaInP、n-AlGaAs、n-AlGaInP、n-GaN、n-InGaN或n-AlGaN中的一種或多種。
TW112103117A 2022-01-31 2023-01-30 微型ｌｅｄ、微型ｌｅｄ陣列面板及其製造方法 TW202347811A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2022/075284 2022-01-31
PCT/CN2022/075284 WO2023142142A1 (en) 2022-01-31 2022-01-31 Micro led, micro led array panel and manufacuturing method thereof

Publications (1)

Publication Number Publication Date
TW202347811A true TW202347811A (zh) 2023-12-01

Family

ID=87432557

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112103117A TW202347811A (zh) 2022-01-31 2023-01-30 微型ｌｅｄ、微型ｌｅｄ陣列面板及其製造方法

Country Status (3)

Country Link
US (1) US20230246126A1 (zh)
TW (1) TW202347811A (zh)
WO (1) WO2023142142A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3233569B2 (ja) * 1996-03-22 2001-11-26 シャープ株式会社 半導体発光素子
WO2020000184A1 (zh) * 2018-06-26 2020-01-02 苏州晶湛半导体有限公司 半导体结构及其制造方法
CN110957399B (zh) * 2018-09-26 2021-04-30 中国科学院苏州纳米技术与纳米仿生研究所 半导体光电子器件的制作方法
EP3667721A1 (en) * 2018-12-10 2020-06-17 IMEC vzw Method for fabricating an optical device
CN110993758B (zh) * 2019-10-31 2020-12-22 华灿光电(苏州）有限公司 微型发光二极管的显示阵列及其制作方法
CN115413372A (zh) * 2020-04-21 2022-11-29 上海显耀显示科技有限公司 具有反射元件的发光二极管芯片结构
CN215578594U (zh) * 2021-06-18 2022-01-18 京东方科技集团股份有限公司 一种微发光二极管芯片及显示装置

Also Published As

Publication number Publication date
WO2023142142A1 (en) 2023-08-03
US20230246126A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
US9219197B1 (en) Micro-light-emitting diode
KR101154744B1 (ko) 질화물 발광 소자 및 그 제조 방법
TWI803827B (zh) 高分辨率單體式ｒｇｂ陣列
US20230062456A1 (en) Semiconductor device, method of fabricating the same, and display device including the same
TW201312792A (zh) 發光二極體結構及其製造方法
TWI796658B (zh) 單體電子器件、測試基片及其形成與測試方法
TWI836882B (zh) 微型ｌｅｄ、微型ｌｅｄ陣列面板及其製造方法
TW202347811A (zh) 微型ｌｅｄ、微型ｌｅｄ陣列面板及其製造方法
TWI842358B (zh) 微型ｌｅｄ、微型ｌｅｄ陣列面板及其製造方法
TW202347820A (zh) 微型ｌｅｄ、微型ｌｅｄ陣列面板及其製造方法
TW202347812A (zh) 微型ｌｅｄ、微型ｌｅｄ陣列面板及其製造方法
TW202347825A (zh) 微型ｌｅｄ、微型ｌｅｄ陣列面板及其製造方法
TW202418616A (zh) 用於製造微型led之方法
TW202418619A (zh) 用於製造微型led之方法
US20210343902A1 (en) Optoelectronic semiconductor component having a sapphire support and method for the production thereof
KR101772815B1 (ko) 고효율 Ga-polar 수직 발광 다이오드 소자 및 그 제조방법
TWI803841B (zh) 高分辨率單體式ｒｇｂ陣列
TW202347824A (zh) 微型ｌｅｄ結構和微型顯示面板
TW202347810A (zh) 微型ｌｅｄ結構和微型顯示面板
WO2023142147A1 (en) Micro led structure and micro display panel
WO2023142151A1 (en) Micro led structure and micro display panel
TW202339322A (zh) 微型ｌｅｄ結構和微型顯示面板
WO2023142149A1 (en) Micro led structure and micro display panel
KR100634308B1 (ko) 발광 다이오드
TW202343844A (zh) 微型ｌｅｄ結構和微型顯示面板