TW202347634A - 採用三維（３ｄ）堆積模上封裝以支援射頻（ｒｆ）電路系統之有效整合的天線模組，以及相關製造方法 - Google Patents

採用三維（３ｄ）堆積模上封裝以支援射頻（ｒｆ）電路系統之有效整合的天線模組，以及相關製造方法 Download PDF

Info

Publication number
TW202347634A
TW202347634A TW112100913A TW112100913A TW202347634A TW 202347634 A TW202347634 A TW 202347634A TW 112100913 A TW112100913 A TW 112100913A TW 112100913 A TW112100913 A TW 112100913A TW 202347634 A TW202347634 A TW 202347634A
Authority
TW
Taiwan
Prior art keywords
die
isolation layer
layer
antenna module
coupled
Prior art date
Application number
TW112100913A
Other languages
English (en)
Inventor
蘭娜蒂普 度塔
龍海 金
吉雄 藍
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202347634A publication Critical patent/TW202347634A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Details Of Aerials (AREA)

Abstract

採用三維（3D）堆積模上封裝以支援射頻（RF）電路系統之有效整合的天線模組，以及相關製造方法。模組包括RF收發器，其電路系統被拆分在多個晶粒（“粒”）上方，因此不同的器件能夠在不同的結構中形成。模組被提供為3D堆積模上封裝，以減小不同粒中的電路之間的粒到粒（D2D）互連之長度。包括在各別的第一及第二模制層中包封的各別的第一及第二粒的第一及第二粒封裝以3D堆疊佈置在垂直方向上彼此耦合，其中第一及第二粒之活性面面向彼此，以提供第一及第二粒之活性面之間的減小距離。天線被堆疊在第二粒封裝上以提供用於模組的（諸）天線。

Description

採用三維（3D）堆積模上封裝以支援射頻（RF）電路系統之有效整合的天線模組，以及相關製造方法
本公開內容的領域涉及天線模組（亦稱為“封裝天線”（（諸）AiP）），它包括通過封裝基板被耦合至（諸）天線的射頻（RF）積體電路（IC）（RFIC）。
現代智慧型電話及其他可攜式設備已經延伸了不同無線鏈路的使用，其在不同的無線電頻帶中使用多種技術。例如，第五代（5G）蜂巢網路（通常稱為5G新無線電（NR））包括24.25至86千兆赫茲（GHz）範圍內的頻率，較低的19.25 GHz（24.25至43.5 GHz）更可能被用於行動設備。5G通信的該頻譜在毫米波（mmWave）或毫米頻帶的範圍內。mmWave能夠實現比低頻率（諸如用於Wi-Fi及當前蜂巢網路）更高的資料速率。
支援mmWave頻譜的射頻（RF）收發器被併入到被設計用於支援mmWave通信信號的行動及其他可攜式設備中。為了支援RF收發器在設備中的整合，RF收發器可以被整合在RFIC晶片中的RF積體電路（IC）（RFIC）中，RFIC晶片作為天線模組的一部分提供。RFIC晶片被實現在RFIC半導體晶粒（“晶粒”）中。天線模組亦可以被稱為“封裝天線”（AiP）。慣用的天線模組包括RFIC封裝，該RFIC封裝包括一個或多個RFIC、電源管理IC（PMIC）及安裝至封裝基板作為支撐結構的被動電元件（例如電感器、電容器等）。（諸）RFIC包括RF信號發射器及接收器，它能夠調變要在支援的（諸）頻帶中傳送的RF信號並且解調在支援的（諸）頻帶中接收到的RF信號。封裝基板支援金屬化結構以向RFIC封裝提供晶片到晶片及外部信號介面。封裝基板亦包括一個或多個天線，它通過封裝基板的金屬化結構被電耦合至RFIC封裝，以能夠接收及輻射電RF信號作為電磁（EM）信號。封裝基板可以包括複數個天線，亦稱為天線陣列，以在天線模組周圍的期望的較大區域中提供信號覆蓋範圍。
詳細描述中公開的態樣包括採用三維（3D）堆積模上封裝的天線模組，以支援射頻（RF）電路系統之有效整合。亦公開了相關製造方法。天線模組被設計為被安裝及耦合至電子設備（例如毫米（mm）波通信設備）的應用電路板，以為電子設備提供RF通信能力。在示例性態樣中，天線模組包括RF收發器，其電路系統被拆分在多個半導體晶粒（“晶粒”）上方，因此不同的半導體器件可以被形成在不同類型的半導體結構中。例如，出於性能原因，可能期望RF收發器的某些放大器電路被形成在III-V半導體結構中，而RF收發器的其他電路被形成在IV-VI矽半導體結構中。晶粒到晶粒（D2D）互連被提供，以允許來自不同晶粒的電路被電耦合至彼此。因此，亦期望最小化RF收發器的多個晶粒之間的信號路由路徑以減少損耗。因此，在示例性態樣中，這些晶粒之3D堆疊被用於天線模組中，以減小不同晶粒中的電路之間的D2D互連之長度以及減小天線模組在電路板上的安裝面積。然而，亦期望減輕晶粒之間的任何增加的電磁干擾（EMI），這可能是由於晶粒彼此更靠近而導致的，從而導致它們的3D堆疊，而不是在天線模組中以並排組態提供這種晶粒的情況。在3D堆疊天線模組中，熱管理及其有效消散亦可能更加困難。
因此，在本文公開的其他示例性態樣中，天線模組被提供為3D堆積模上封裝。這減小了天線模組中的不同堆疊層中的晶粒之間的D2D互連之長度，以減少RF收發器損耗，並且亦提供了其他示例性效益。在這方面，在示例性態樣中，天線模組包括第一晶粒封裝，該第一晶粒封裝是第一堆砌模制封裝。第一晶粒封裝包括作為RF收發器的一部分的一個或多個第一晶粒。例如，第一晶粒封裝可以包括包括可變增益放大器（VGA）的晶粒及包括用於RF收發器及RF接收器的混頻器電路的另一晶粒。第一晶粒由第一晶粒封裝中的第一模制層包封。第一晶粒互連被設置在第一晶粒之活性面上並且被耦合至活性面，並且從第一模制層之頂表面暴露以將晶粒互連暴露於第一晶粒。天線模組亦包括第二晶粒封裝，該第二晶粒封裝是第二堆砌模制封裝。第二晶粒封裝包括作為RF收發器的一部分的一個或多個第二晶粒。例如，第二晶粒封裝可以包括用於RF發射器的功率放大器及用於RF接收器的低雜訊放大器（LNA）。第二晶粒由第二晶粒封裝中的第二模制層包封。第二晶粒互連被設置在第二晶粒之活性面上並且被耦合至活性面，並且從第二模制層之頂表面暴露以將晶粒互連暴露於第二晶粒。第一晶粒封裝及第二晶粒封裝以3D堆疊佈置在垂直方向上被耦合至彼此，其中它們各別的第一晶粒及第二晶粒之活性面面向彼此，以提供第一晶粒及第二晶粒之活性面之間的減小距離。這允許第一晶粒封裝及第二晶粒封裝的第一晶粒和第二晶粒之間的長度減小的D2D互連，以減少RF收發器損耗。天線被耦合至第二晶粒封裝以提供用於天線模組的（諸）天線。
在另一示例性態樣中，第一晶粒封裝及第二晶粒封裝可以作為重組晶圓的一部分形成，該重組晶圓然後被直接接合至彼此，以在其各別的第一晶粒和第二晶粒之間形成D2D互連。這可以減小天線模組的總高度，而不是例如第一晶粒封裝及第二晶粒封裝被形成為單獨的包封封裝，然後通過外部接觸（例如焊球）及中介層被耦合在一起。重組晶圓可以用彼此堆疊的多個各別的第一晶粒封裝及第二晶粒封裝形成，然後被切割以形成多個天線模組。
第一晶粒封裝及第二晶粒封裝可以被接合在一起，形成堆疊的3D天線模組。當其晶粒封裝被接合以形成D2D互連時，各別的第一晶粒封裝及第二晶粒封裝之第一晶粒及第二晶粒之晶粒互連被電耦合在一起。因為第一晶粒及第二晶粒被包封在第一晶粒封裝及第二晶粒封裝的各別的第一模制層及第二模制層中，所以在包括外部互連（例如焊球）以將第一晶粒封裝及第二晶粒封裝耦合在一起的第一晶粒封裝和第二晶粒封裝之間不存在間隙區域。而且作為示例，第一晶粒層及第二晶粒層可以被形成為堆砌模制堆疊的重組晶圓，然後被切割為多個天線模組。
而且，藉由提供第一晶粒封裝及第二晶粒封裝作為包括各別模制層的堆砌模制封裝，這允許在晶粒封裝被構建時更容易地整合其他元件。例如，EMI遮罩可以諸如藉由雷射溝槽蝕刻過程被設置在各個晶粒周圍的模制層中。這允許晶粒封裝的給定模制層內的各個晶粒在其各別的模制層中被專門遮罩，並且具有其自己的專屬EMI遮罩。這與例如在晶粒封裝中的多個晶粒上方形成EMI遮罩相對，然後這可能要求晶粒彼此相距更遠，從而增加天線模組的表面積。
在再一示例性態樣中，為了在第一晶粒封裝及第二晶粒封裝中的第一晶粒和第二晶粒之間提供D2D互連的信號路由路徑的佈局的靈活性，第一晶粒封裝亦包括第一隔離層。第一隔離層與第一模制層相鄰地形成，第一模制層與第一晶粒之活性面相鄰。第一隔離層為第一模制層中的第一晶粒提供隔離，並且亦提供附加互連可以被形成的結構，該附加互連被耦合至第一晶粒之晶粒互連以用於第一晶粒之信號路由。例如，第一隔離層可以包括再分佈層（RDL）以形成到第一晶粒之晶粒互連的互連。類似地，在該示例中，第二晶粒封裝亦包括第二隔離層。第二隔離層與第二模制層相鄰地形成，第二模制層與第二晶粒之活性面相鄰。第二隔離層為第二晶粒提供隔離，並且亦提供附加互連可以被形成的結構，該附加互連被耦合至第二模制層之第二晶粒之晶粒互連以用於第二晶粒之信號路由。例如，第二隔離層亦可以包括RDL以形成到第二晶粒之晶粒互連的互連。在該示例中，由於第一晶粒封裝及第二晶粒封裝被耦合在一起，第一晶粒封裝及第二晶粒封裝之第一隔離層及第二隔離層之互連被耦合至彼此，以形成D2D互連。天線藉由被設置在第三隔離層上而耦合至天線模組，該第三隔離層被設置在第二晶粒封裝之面向第二晶粒之非活性面的一側，其中互連被形成在其中並且被耦合至天線元件，以為天線模組提供天線。
在再一示例性態樣中，為了提供電路（例如功率放大器）在天線模組的第二晶粒封裝中的整合，該電路生成的熱量需要為RF收發器之有效操作而消散，熱垂直互連通道（貫孔）（例如模制穿孔（TMV））被設置在第一晶粒封裝的第一模制層中。熱貫孔與形成在與第一模制層相鄰的第一隔離層中的互連耦合，作為D2D互連的一部分，然後該D2D互連被耦合至第二晶粒封裝的第二隔離層中的互連。這將熱貫孔耦合至第二晶粒封裝中的第二晶粒之晶粒互連，以為第二晶粒提供散熱器。第一晶粒封裝的熱貫孔可以被耦合至應用電路板的互連，以提供來自天線模組之第二晶粒的散熱路徑。通過這種方式，散熱器結構可以被提供並且耦合至第一晶粒封裝，而不需要與第一晶粒元件相鄰設置並且干擾提供散熱路徑的天線模組。第一晶粒封裝及第二晶粒封裝的佈置在3D堆疊佈置中在垂直方向上彼此耦合，其中它們各別的第一晶粒及第二晶粒之活性面面向彼此，使得從第二晶粒到天線模組中的天線的相對側的第一晶粒封裝的有效散熱路徑成為可能。
在這方面，在一個示例性態樣中，提供了一種天線模組。天線模組包括第一晶粒封裝，該第一晶粒封裝包括：包封具有第一活性面的第一晶粒的第一模制層；以及與第一模制層及第一晶粒之第一活性面相鄰的第一隔離層。第一隔離層包括第一互連，第一互連被耦合至第一晶粒之第一活性面並且通過第一隔離層之第一表面暴露。天線模組亦包括第二晶粒封裝，該第二晶粒封裝包括：包封具有第二活性面的第二晶粒的第二模制層；以及與第二模制層及第二晶粒之第二活性面相鄰的第二隔離層。第二隔離層包括第二互連，第二互連被耦合至第二晶粒之第二活性面並且通過第二隔離層之第二表面暴露。第二隔離層之第二表面被耦合至第一隔離層之第一表面，以將第一互連耦合至第二互連。
在另一示例性態樣中，一種製造天線模組的方法。該方法包括形成第一晶粒封裝，包括形成第一模制層，第一模制層包封具有第一活性面的第一晶粒，以及形成第一隔離層，第一隔離層與第一模制層及第一晶粒之第一活性面相鄰。第一隔離層包括第一互連，第一互連被耦合至第一晶粒之第一活性面並且通過第一隔離層之第一表面暴露。該方法亦包括形成第二晶粒封裝，包括形成第二模制層，第二模制層包封具有第二活性面的第二晶粒，以及形成第二隔離層，第二隔離層與第二模制層及第二晶粒之第二活性面相鄰。第二隔離層包括第二互連，第二互連被耦合至第二晶粒之第二活性面並且通過第二隔離層之第二表面暴露。該方法亦包括將第二隔離層之第二表面耦合至第一隔離層之第一表面，以將第一互連耦合至第二互連。
現在參照附圖，描述了本公開內容的若干示例性態樣。詞語“示例性”在本文中被用於表示“充當示例、實例或說明”。本文描述為“示例性”的任何態樣都不必被解釋為比其他態樣優選或有利。
詳細描述中公開的態樣包括採用三維（3D）堆積模上封裝的天線模組，以支援射頻（RF）電路系統之有效整合。亦公開了相關製造方法。天線模組被設計為被安裝及耦合至電子設備（例如毫米（mm）波通信設備）的應用電路板，以為電子設備提供RF通信能力。在示例性態樣中，天線模組包括RF收發器，其電路系統被拆分在多個半導體晶粒（“晶粒”）上方，因此不同的半導體器件可以被形成在不同類型的半導體結構中。例如，出於性能原因，可能期望RF收發器的某些放大器電路被形成在III-V半導體結構中，而RF收發器的其他電路被形成在IV-VI矽半導體結構中。晶粒到晶粒（D2D）互連被提供，以允許來自不同晶粒的電路被電耦合至彼此。因此，亦期望最小化RF收發器的多個晶粒之間的信號路由路徑以減少損耗。因此，在示例性態樣中，這些晶粒之3D堆疊被用於天線模組，以減小不同晶粒中的電路之間的D2D互連之長度以及減小天線模組在電路板上的安裝面積。然而，亦期望減輕晶粒之間的任何增加的電磁干擾（EMI），這可能是由於晶粒彼此更靠近而導致的，從而導致它們的3D堆疊，而不是在天線模組中以並排組態提供這種晶粒的情況。在3D堆疊天線模組中，熱管理及其有效消散亦可能更加困難。
因此，在本文公開的其他示例性態樣中，天線模組被提供為3D堆積模上封裝。這減小了天線模組中的不同堆疊層中的晶粒之間的D2D互連之長度，以減少RF收發器損耗，並且亦提供了其他示例性效益。在這方面，在示例性態樣中，天線模組包括第一晶粒封裝，該第一晶粒封裝是第一堆砌模制封裝。第一晶粒封裝包括作為RF收發器的一部分的一個或多個第一晶粒。例如，第一晶粒封裝可以包括包括可變增益放大器（VGA）的晶粒及包括用於RF收發器及RF接收器的混頻器電路的另一晶粒。第一晶粒由第一晶粒封裝中的第一模制層包封。第一晶粒互連被設置在第一晶粒之活性面上並且被耦合至活性面，並且從第一模制層之頂表面暴露以將晶粒互連暴露於第一晶粒。天線模組亦包括第二晶粒封裝，該第二晶粒封裝是第二堆砌模制封裝。第二晶粒封裝包括作為RF收發器的一部分的一個或多個第二晶粒。例如，第二晶粒封裝可以包括用於RF發射器的功率放大器及用於RF接收器的低雜訊放大器（LNA）。第二晶粒由第二晶粒封裝中的第二模制層包封。第二晶粒互連被設置在第二晶粒之活性面上並且被耦合至活性面，並且從第二模制層之頂表面暴露以將晶粒互連暴露於第二晶粒。第一晶粒封裝及第二晶粒封裝以3D堆疊佈置在垂直方向上被耦合至彼此，其中它們各別的第一晶粒及第二晶粒之活性面面向彼此，以提供第一晶粒及第二晶粒之活性面之間的減小距離。這允許第一晶粒封裝及第二晶粒封裝的第一晶粒和第二晶粒之間的長度減小的D2D互連，以減少RF收發器損耗。天線被耦合至第二晶粒封裝以提供用於天線模組的（諸）天線。
在討論天線模組的示例之前，該天線模組包括3D堆積模上封裝，它包括第一模制層及第二模制層，這些模制層包封各別的晶粒，其中第一模制層及第二模制層在垂直方向上以3D堆疊佈置彼此耦合，首先不包括堆疊堆砌模制層的天線模組100的示例關於下面的圖1描述。
在這方面，圖1是天線模組100的視圖，它是以並排佈置組態的RFIC封裝。天線模組100包括支援用於支援RF通信的天線元件（例如貼片及/或偶極天線元件）的天線基板102。天線模組100包括被設置在水平平面（X軸及Y軸方向平面）中的IC晶粒層106，並且包括RFIC晶片108，該RFIC晶片108包括半導體晶粒（包括包封的RF收發器）。天線模組100亦可以包括圖1所示的單獨的相鄰電源管理IC（PMIC）晶片111，它為RFIC晶粒晶片提供電源。RFIC晶片108及PMIC晶片111在水平方向（X軸方向）上以並排佈置來佈置。IC晶粒層106亦包括通過封裝基板110電耦合至RFIC晶片108及/或PMIC晶片111作為其中形成的電路的一部分的其他被動元件112（例如電容器、電感器）。這些被動元件112的大小可以使得將它們整合到RFIC晶片108或PMIC晶片111中是不期望的或不可行的。IC晶粒層106被安裝至封裝基板110，以為IC晶粒層106提供支撐結構，並且亦提供用於將RFIC晶片108耦合至天線模組100中的其他元件及電路的互連結構。電磁干擾（EMI）遮罩114被設置在RFIC晶片108及IC晶粒層106中的其他組件周圍。
繼續參照圖1，在該示例中，封裝基板110包括與IC晶粒層106相鄰的金屬化基板116。金屬化基板116包括複數個基板金屬化層118，它們分別包括形成在其中以提供互連結構的金屬互連120（例如焊盤、垂直互連通道（貫孔）、跡線、線路），以便於在RFIC晶片108和天線模組100中的其他元件及電路之間提供電介面。晶粒互連122將RFIC晶片108耦合至金屬化基板116中的金屬互連120。金屬化基板116可以是無芯基板。基板金屬化層118可以被形成為被層壓在一起以形成金屬化基板116的單獨的基板層。在該示例中，金屬化基板116被耦合至芯基板124作為封裝基板110的一部分。芯基板124亦包括一個或多個金屬化層126，它包括耦合至垂直互連通道（貫孔）130（例如金屬柱）的金屬互連128，該垂直互連通道（貫孔）130被耦合至相鄰金屬化基板116中的金屬互連120，以在金屬化基板116和芯基板124之間提供電連線性。
繼續參照圖1，天線模組100中的封裝基板110亦包括天線基板102。天線基板102被耦合至芯基板124，使得在該示例中，芯基板124在垂直方向（Z軸方向）上被設置在天線基板102和金屬化基板116之間。天線基板102亦包括一個或多個金屬化層132，該金屬化層132包括耦合至貫孔136的金屬互連134，該貫孔136被耦合至芯基板124中的金屬互連128。在該示例中，天線基板102包括四（4）個天線138(1)至138(4)，這些天線包括金屬貼片，這些金屬貼片通過各別金屬化基板116、芯基板124及天線基板102中的天線138(1)至138(4)和金屬互連120、128、134之間的互連被電耦合至RFIC晶片108。在該示例中，每個天線138(1)至138(4)是貼片天線，該貼片天線包括與芯基板124相鄰的第一金屬貼片140(1)至140(4)形式的天線元件及設置在各別的第一金屬貼片140(1)至140(4)下方的第二金屬貼片142(1)至142(4)。第一金屬貼片140(1)至140(4)通過充當天線饋線的貫孔136及金屬互連134、128、120被耦合至RFIC晶片108。第二金屬貼片142(1)至142(4)不與第一金屬貼片140(1)至140(4)接觸，而是被組態以當第一金屬貼片140(1)至140(4)接收到要被輻射的RF信號時被電磁（EM）耦合至第一金屬貼片140(1)至140(4)。類似地，當第二金屬貼片142(1)至142(4)由接收到的RF信號激勵時，第二金屬貼片142(1)至142(4)利用接收到的RF信號被EM耦合至第一金屬貼片140(1)至140(4)。
可能期望減小天線模組的大小，諸如圖1中的天線模組100。如圖1所示，封裝基板110的大小被設計為能夠支撐耦合的天線基板102及IC晶粒層106，該IC晶粒層106包括RFIC晶片108、PMIC晶片111及其他被動組件112。如果您增加圖1中的天線模組100中的RFIC晶片108的頻帶能力（例如從頻帶從24.25千兆赫茲（GHz）到52.6 GHz頻率的頻率範圍2（FR2）到頻帶從例如30到300 GHz的毫米波（mmWave）頻率），則天線138(1)至183(4)的大小根據頻率波長的平方而減小。隨著天線模組100經歷修正及重新設計，半導體晶粒中的節點大小減小的進展亦可以具有隨著時間的推移減小天線模組100中的RFIC晶片108大小的效果。然而，可能不可以以與減小其天線大小相同的比例減小天線模組中的RFIC晶粒之大小。因此，即使天線模組中的（諸）天線被顯著減小，RFIC晶片的大小仍然可能是減小天線模組的總體大小的能力的限制因素。
而且，隨著天線模組100中的RF晶片108中的RF收發器的支援頻率增加，除矽以外的其他類型的半導體材料可以在RFIC晶片108中採用，以支援更高的頻率及功率要求。在這方面，作為示例，圖1中的天線模組100中的RFIC晶片108中的RF收發器可以包含III-V半導體器件，諸如高電子遷移率電晶體（HEMT）。可能需要將這種III-V半導體器件與矽基半導體器件併入到天線模組中，諸如圖1中的天線模組100，其中需要多個晶粒來為RF收發器提供不同的矽基及III-V半導體層。因此，可能需要附加的互連來為天線模組中的RF收發器提供信號路由路徑，因為在該示例中，RF收發器的電路在具有不同半導體層的多個晶粒中的電路之間被拆分，以支持不同類型的半導體器件。因此，期望最小化這些互連之長度以最小化RF收發器的插入損耗。進一步地，亦期望在天線模組中提供EMI遮罩以減少或避免RF收發器中的元件之間的EMI，諸如RF收發器的功率放大器（PA）和低雜訊放大器（LNA）之間的EMI。
在這方面，圖2A及圖2B是示例性天線模組200的側視圖，該天線模組200包括三維（3D）堆積模上封裝，以支援RF電路系統之有效整合，該RF電路系統可以位於採用不同半導體層的多種類型的晶粒上方。如下面更詳細地討論的，天線模組200被提供為3D堆積模上封裝，以減小各別的第一堆疊晶粒封裝206(1)及第二堆疊晶粒封裝206(2)之不同的第一模制層204(1)及第二模制層204(2)中的晶粒202(1)至202(6)之間的D2D互連之長度。這減小了晶粒202(1)至202(6)之間的D2D互連之長度，以減少RF收發器損耗，並且亦提供了其他示例性效益。在該示例中，RF收發器208的電路沿著垂直方向（Z軸方向）被分佈在堆疊的第一堆疊晶粒封裝206(1)及第二堆疊晶粒封裝206(2)中的不同晶粒202(1)至202(6)之間。因此，D2D互連被提供給分佈在這些不同晶粒202(1)至202(6)上方的耦合電路。這允許靈活地提供不同類型的晶粒202(1)至202(6)，其中不同的半導體層表現出不同的電特性，以便於在RF收發器208中提供異質電路，而無需在單個晶片中包含多個晶粒。例如，晶粒202(1)至202(6)中的一些晶粒可以包括IV-V型半導體層，以提供用於形成半導體器件的活性層，而其他晶粒202(1)至202(6)可以包括III-V型活性層，以為形成半導體器件提供不同類型的活性層。通過這種方式，RF收發器208的不同半導體器件可以被形成在不同類型的半導體層中以優化其性能。
在該示例中，天線模組200中的晶粒202(1)包含切換模式電路，該切換模式電路為RF收發器208中的RF接收器及RF發射器提供模式控制。晶粒202(2)包含為RF收發器208提供頻率升頻及降頻轉換的混頻器電路。晶粒202(3)包含可變增益放大器（VGA）電路，它為RF收發器208中的RF接收器及RF發射器兩者提供增益控制。晶粒202(4)包含PA電路作為RF發射器的一部分，該RF發射器放大要作為高功率RF信號傳送的RF信號。晶粒202(5)包含作為RF發射器的一部分的波束形成器電路，該RF發射器放大要作為高功率RF信號傳送的RF信號。晶粒202(6)包含低雜訊放大器（LNA）電路作為RF接收器的前端的一部分，該RF接收器放大要被處理的接收到的RF信號。如上面討論的，由於RF收發器208的電路被分佈在天線模組200中的多個晶粒202(1)至202(6)上方，因此期望提供D2D互連以耦合晶粒202(1)至202(6)之間的不同電路作為RF收發器208的一部分。亦期望在晶粒202(4)中的PA電路和晶粒202(6)中的LNA電路之間提供到天線210（例如貼片天線）的互連，在該示例中，天線210由多個天線元件212(1)至212(4)（例如金屬貼片）形成。
如圖2A中的天線模組200的側視圖所示，為了提供利用D2D互連被封裝在天線模組200中的多個晶粒202(1)至202(6)，同時最小化天線模組200在垂直方向（Z軸方向）上的高度H 1，多個晶粒202(1)至202(6)被設置在堆疊的第一晶粒封裝206(1)及第二晶粒封裝206(2)中，這些晶粒封裝是堆砌模制晶粒封裝。在該示例中，第一晶粒封裝206(1)包括第一模制層204(1)，它由模制材料製成，諸如作為示例的聚合物或樹脂材料。晶粒202(1)至202(3)由第一模制層204(1)包封（例如包覆模制）。藉由包封，這意味著晶粒202(1)至204(3)至少部分地被第一模制層204(1)之模制材料包圍，其中第一模制層204(1)之模制材料被設置為與晶粒202(1)至204(3)的至少部分相鄰。金屬晶粒互連214(1)至214(3)被形成在各別晶粒202(1)至202(3)之各別活性面218(1)至218(3)上的各別的外後段製程（BEOL）金屬化層216(1)至216(3)中，以提供到各別晶粒202(1)至202(3)的連接通道。晶粒互連214(1)至214(3)可以由銅或其他金屬材料形成。晶粒互連214(1)至214(3)從第一模制層204(1)之頂表面219暴露，以將晶粒連接暴露於各別晶粒202(1)至202(6)以用於互連。因為晶粒202(1)至202(3)被包封在第一晶粒封裝206(1)之第一模制層204(1)中，所以在晶粒202(1)至202(3)和金屬互連222(1)至222(3)（例如金屬線路、金屬跡線、金屬再分佈層（RDL））之間不存在間隙區域，它們被耦合至晶粒互連214(1)至214(3)以提供到晶粒202(1)至202(3)的互連，從而使第一晶粒封裝206(1)的高度H 2最小化。
例如，圖3中的替代天線模組300包括單獨的RF電路晶圓封裝302(1)、302(2)及天線晶圓封裝302(3)，它們不是堆砌模制封裝。晶圓封裝302(1)至302(3)在垂直方向（Z軸方向）上被彼此堆疊，並且通過外部互連304(2)至304(3)（例如焊球）被耦合在一起。這在晶圓封裝302(1)至302(3)之間產生間隙306(1)、306(2)，以不期望的方式增加了天線模組300在垂直方向（Z軸方向）上的總體高度。而且，晶圓封裝302(1)、302(2)中的晶粒之間的D2D互連以及到天線晶圓封裝302(3)中的天線元件308的D2D互連必須是通過外部互連304(2)至304(3)以及甚至可能是所示的中介基板310在各別的晶圓封裝302(1)至302(3)之間進行的更長長度的連接。
再次參照天線模組200，如圖2B中的天線模組200的側視圖所示，天線模組200第二模制封裝206(2)包括第二模制層204(2)，它由模制材料製成，諸如作為示例的聚合物或樹脂材料。晶粒202(4)至202(6)由第二模制層204(2)包封（例如包覆模制）。藉由包封，這意味著晶粒202(4)至204(6)至少部分地被第二模制層204(2)之模制材料包圍，其中第二模制層204(2)之模制材料被設置為與晶粒202(2)至204(6)的至少部分相鄰。金屬晶粒互連214(4)至214(6)被形成在各別晶粒202(4)至202(6)之各別活性面218(4)至218(6)上的各別的外後段製程（BEOL）金屬化層216(4)至216(6)中，以提供到各別晶粒202(4)至202(6)的連接通道。晶粒互連214(4)至214(6)可以由銅或其他金屬材料形成。晶粒互連214(4)至214(6)從第二模制層204(2)之頂表面223暴露，以將晶粒連接暴露於各別晶粒202(4)至202(6)以用於互連。因為晶粒202(4)至202(6)被包封在第二晶粒封裝206(2)之第二模制層204(2)中，所以在晶粒202(4)至202(6)和互連222(4)至222(6)（例如金屬線路、金屬跡線、金屬再分佈層（RDL））之間亦不存在間隙區域，它們被耦合至晶粒互連214(4)至214(6)以提供到晶粒202(4)至202(6)的互連，從而使第二晶粒封裝206(2)的高度H 3最小化。
如圖2A及圖2B所示，第二晶粒封裝206(2)以3D堆疊佈置在垂直方向（Z軸方向）上被堆疊到第一晶粒封裝206(1)上並且耦合至第一晶粒封裝206(1)，以形成天線模組200。在該示例中，第二晶粒封裝206(2)被耦合至第一晶粒封裝206(1)，使得第二晶粒封裝206(1)之第二模制層204(2)中的晶粒202(4)至202(6)之各別活性面218(4)至218(6)鄰近及面向第一晶粒封裝206(1)之第一模制層204(1)中的晶粒202(1)至202(3)之各別活性面218(1)至218(3)。該3D耦合佈置提供了晶粒202(1)至202(3)、202(4)至202(6)之活性面218(1)至218(3)、218(4)至218(6)之間的減小距離，以有助於第一晶粒封裝206(1)及第二晶粒封裝206(2)的晶粒202(1)至202(3)、202(4)至202(6)之間的長度減小的D2D互連。例如，第二晶粒封裝206(2)可以藉由接合226（諸如通過壓縮）被直接接合至第一晶粒封裝206(1)，以在第一晶粒封裝206(1)和第二晶粒封裝206(2)之間形成壓縮接合。替代地，黏合劑可以被設置在第一晶粒封裝206(1)和第二晶粒封裝206(2)之間，以將它們耦合在一起以形成接合226。
在這方面，在該示例中，如圖2A及圖2B所示，各別的第一晶粒封裝206(1)及第二晶粒封裝206(2)之第一隔離層228(1)及第二隔離層228(2)被耦合至彼此，以將第一晶粒封裝206(1)及第二晶粒封裝206(2)耦合在一起。如圖2A所示，第一隔離層228(1)沿著水平方向（X軸及Y軸方向）被設置在與第一模制層204(1)及各別晶粒202(1)至202(3)之活性面218(1)至218(3)相鄰的第一平面P 1中。第一隔離層228(1)為第一模制層204(1)中的晶粒202(1)至202(3)提供電隔離。第一隔離層228(1)可以由可以提供電絕緣及隔離的介電材料製成，諸如例如聚合物材料。如圖2B所示，第二隔離層228(2)沿著水平方向（X軸及Y軸方向）被設置在平行於第一平面P 1並且與第二模制層204(2)及各別晶粒202(4)至202(6)之活性面218(4)至218(6)相鄰的第二平面P 2中。第二隔離層228(2)為第二模制層204(1)中的晶粒202(4)至202(6)提供電隔離。第二隔離層228(2)可以由可以提供電絕緣及隔離的介電材料製成，諸如例如聚合物材料。
如圖2A所示，被耦合至各別晶粒202(1)至202(4)的第一晶粒封裝206(1)之互連222(1)至222(3)被設置在第一隔離層228(1)中。例如，互連222(1)至222(3)可以被形成為第一隔離層228(1)中的RDL。第一晶粒封裝206(1)之互連222(1)至223(3)通過第一隔離層228(1)之各別頂表面220暴露。如圖2B所示，被耦合至各別晶粒202(4)至202(6)的第二晶粒封裝206(2)之互連222(4)至222(6)被設置在第二隔離層228(2)中。例如，互連222(4)至222(6)可以被形成為第二隔離層228(2)中的RDL。第二晶粒封裝206(2)之互連222(4)至223(6)通過第二隔離層228(2)之各別頂表面232暴露。因此，如圖2A及圖2B所示，當各別的第一隔離層228(1)及第二隔離層228(2)之頂表面220、232被結合在一起，以在與第一平面P 1及第二平面P 2正交的垂直方向（Z軸方向）上將其各別的第一晶粒封裝206(1)及第二晶粒封裝206(2)耦合在一起時，使從第一隔離層228(1)暴露的互連222(1)至223(3)與從第二隔離層228(1)暴露的各別互連222(4)至223(6)接觸，以提供壓縮接合226的一部分，並且在各別晶粒202(1)至202(3)、202(4)至202(6)之間提供D2D互連。各別的第一晶粒封裝206(1)及第二晶粒封裝206(2)之各別的第一隔離層228(1)及第二隔離層228(2)中的各別互連222(1)至223(3)、222(4)至222(6)的耦合提供了各別晶粒202(1)至202(3)、202(4)至202(6)之間的信號耦合路徑。
而且，如圖2A及圖2B所示，如上面討論的，天線模組200包括天線210。藉由在垂直方向（Z軸方向）上與第二晶粒封裝206(2)耦合的另一第三隔離層234上形成天線元件212(1)至212(4)，天線210被封裝在天線模組200中。第三隔離層234由諸如聚合物材料等介電材料製成，並且為天線元件212(1)至212(4)提供電隔離。如圖2B所示，第三隔離層234包括頂部表面236，天線元件212(1)至212(4)被設置在該頂表面236上。第三隔離層234亦包括底表面238，該底表面238與第二模制層204(2)及各別晶粒202(4)至202(6)之第二非活性面240(4)至240(6)相鄰。第三隔離層234包括互連242(1)至242(3)（例如金屬線路、金屬跡線、金屬再分佈層（RDL）），它被耦合至各別晶粒202(4)、202(6)之各別非活性面240(4)、240(6)，在該示例中，各別非活性面240(4)、240(6)包括PA電路及LNA電路。這提供了晶粒202(4)、202(6)和天線210之天線元件212(1)、212(4)之間的天線連接。因為第三隔離層234與各別晶粒202(4)、202(6)之非活性面240(4)、240(6)相鄰，在該示例中，為了提供互連242(1)、242(3)和各別晶粒202(4)、202(6)之間的連接，穿通貫孔244(1)、244(3)被設置為通過各別晶粒202(4)、202(6)。穿通貫孔244(1)、244(3)被耦合至互連242(1)、242(3)以及各別晶粒202(4)、202(6)之活性面218(4)、218(6)，以將晶粒202(4)、202(6)中的電路耦合至天線210。
返回參照圖2A，可能期望從第二晶粒封裝206(2)中的晶粒202(4)至202(6)提供散熱路徑。例如，晶粒202(4)至202(6)可以包括高功率PA電路，該高功率PA電路生成的熱量可能會對RF收發器208的性能產生負面影響，除非由PA電路生成的熱量被消散。然而，在第三隔離層234中，在垂直方向（Z軸方向）上，散熱路徑未被提供在晶粒202(4)上方，因為這會干擾天線210。因此，在該示例中，從第一晶粒封裝206(1)到第二晶粒封裝206(2)的散熱路徑可以被提供，這是因為它們彼此非常接近並且各別的互連222(1)至222(3)、222(4)至222(6)耦合。在這方面，如圖2B所示，藉由將第一晶粒封裝206(1)提供為具有第一模制層204(1)的堆砌模制封裝，熱貫孔246可以被容易地形成在第一模制層204(1)中，並且通過第一隔離層228(1)中的互連248被耦合至晶粒202(4)，該互連248被耦合至第二隔離層228(2)中的互連250。例如，熱貫孔246（例如銅貫孔）可以是模制穿孔（TMV），並且可以被形成為比信號路徑貫孔更厚的貫孔（例如500微米（µm））。通過這種方式，從晶粒202(4)通過各別的第二隔離層228(2)及第一隔離層228(1)中的互連250、248到熱貫孔246的導電路徑被提供，以從晶粒204(4)散熱。作為示例，如圖2B所示，作為導電結構的散熱器252可以被設置為與第一模制層204(1)之底表面254相鄰，並且被耦合至熱貫孔246以傳導消散的熱量。
繼續參照圖2B，亦可能期望RF遮罩一個或多個晶粒202(1)至202(6)，諸如第二晶粒封裝206(2)中的晶粒202(4)、202(6)。在這方面，在該示例中，如圖2B及圖4A中的第二晶粒封裝206(2)的側視圖所示，第一金屬遮罩256(1)被設置在第二模制層204(2)中並且被設置在晶粒202(4)周圍。圖4C圖示了圖4A中的第二晶粒封裝206(2)中的第一金屬遮罩256(1)的透視側視圖。而且在該示例中，如圖2B及圖4A中的第二晶粒封裝206(2)的側視圖所示，第二金屬遮罩256(2)亦被設置在第二模制層204(2)中並且被設置在晶粒202(6)周圍。金屬遮罩256(1)、256(2)提供各別晶粒202(4)、202(6)之RF遮罩。在圖2B及圖4A中，只有在Y軸方向上可見的金屬遮罩256(1)的側面是可見的，因為圖2B是沿著圖4B的底視圖所示的天線模組200的線A 1-A 1’的橫截面側視圖。然而，第二晶粒封裝206(2)的圖4B的底視圖圖示了完全包圍其各別晶粒202(4)、202(6)的金屬遮罩256(1)、256(2)。金屬遮罩256(1)、256(2)可以被形成為部分地或完全地包圍各別晶粒202(4)、202(6)。
在該示例中，藉由使用第二模制層204(1)將晶粒封裝206(1)形成為堆砌模制封裝，這可以促進金屬遮罩256(1)、256(2)包圍晶粒202(4)、202(6)的更容易且更精確的放置。例如，如圖4B所示，並且如下面更詳細地討論的，第二模制層204(2)可以被蝕刻以在第二模制204(2)中形成溝槽258(1)、258(2)。導電材料260(1)、260(2)（諸如導電金屬膏）可以被設置在形成在各別的第一模制層204(1)及第二模制層204(2)中的溝槽258(1)、258(2)中，以形成各別的金屬遮罩256(1)、256(2)。
存在各種方式，其中天線模組可以被形成及製造，該天線模組包括3D堆積模上封裝，它包括第一模制層及第二模制層，這些模制層包封各別的晶粒，使其活性面面向彼此，其中第一模制層及第二模制層在垂直方向上以3D堆疊佈置彼此耦合，以提供第一晶粒及第二晶粒之活性面之間的減小距離，包括但不限於圖2A及圖2B中的天線模組200。在這方面，圖5是圖示了用於製造這種天線模組的示例性製造過程500的流程圖。作為示例，圖6中的製造過程600關於圖2A及2B中的天線模組200進行討論。
在這方面，如圖5所示，製造過程500包括形成第一晶粒封裝206(1)（圖5中的方塊502）。形成第一晶粒封裝206(1)包括形成第一模制層204(1)，該第一模制層204(1)包封具有第一活性面218(1)至218(3)的第一晶粒202(1)至202(3)（圖5中的方塊504）。形成第一晶粒封裝206(1)亦包括形成與第一模制層204(1)及第一晶粒202(1)至202(3)之第一活性面218(1)至218(3)相鄰的第一隔離層228(1)，該第一隔離層228(1)包含第一互連222(1)至333(3)，第一互連被耦合至第一晶粒202(1)至202(3)之第一活性面218(1)至218(3)並且通過第一隔離層228(1)之第一頂表面220暴露（圖5中的方塊506）。製造過程500亦包括形成第二晶粒封裝206(2)（圖5中的方塊508）。形成第二晶粒封裝206(2)包括形成第二模制層204(2)，該第二模制層204(2)包封具有第二活性面218(4)至218(6)及第二非活性面240(4)至240(6)的第二晶粒202(4)至202(6)（圖5中的方塊510）。形成第二晶粒封裝206(2)亦包括形成與第二模制層204(2)及第二晶粒202(2)至202(6)之第二活性面218(4)至218(6)相鄰的第二隔離層228(2)，該第二隔離層228(2)包含第二互連222(4)至222(6)，第二互連被耦合至第二晶粒202(4)至202(6)之第二活性面218(4)至218(6)並且通過第二隔離層228(2)之第二底表面224暴露（圖5中的方塊512）。製造過程500亦包括將第二隔離層228(2)之第二底表面224耦合至第一隔離層228(1)之第一頂表面220，以將第一互連222(1)至222(3)耦合至第二互連222(4)至222(6)（圖5中的方塊514）。
其他製造方法亦是可能的。例如，圖6A至圖6D是用於製造天線模組的另一示例性製造過程600的流程圖，該天線模組與圖2A及圖2B中的天線模組200一樣並且根據圖7A至圖7H中的示例性製造階段700A至700H。根據圖6中的示例性製造過程600，作為示例，圖7A至圖7H中的製造階段700A至700D現在將關於圖2A及圖2B中的天線模組200進行討論。
在這方面，如圖7A中的示例性製造階段700A所示，製造過程700中的第一步驟是構建將成為第一晶粒封裝206(1)的一部分的第一模制層204(1)（圖6A中的方塊602）。在該示例中，第一模制層204(1)被構建為重組晶圓702。在這方面，載體704被提供。晶粒202(1)至202(3)根據期望佈置及間隔被附接至載體704。各別晶粒202(1)至202(3)之非活性面240(1)至240(3)被耦合至載體704，以將晶粒202(1)至202(3)附接至載體704。因此，儘管圖7A中未示出，但注意，第一模制層204(1)可以被構建在沿著水平方向（X軸及Y軸方向）延伸的載體704上，其中其他晶粒202(1)至202(3)佈置被提供，以最終形成用於多個天線模組200的多個第一晶粒封裝206(1)。晶粒互連214(1)至214(3)已經被形成在各別晶粒202(1)至202(3)之活性面218(1)至218(3)中。此後，模制材料706被設置在晶粒202(1)至202(3)上並且與其相鄰，並且被設置在載體704上的晶粒202(1)-202(3)之間的空間中，以包覆模制晶粒202(1)至202(3)以產生第一模制層204(1)。然後，如圖7A中的製造階段700A所示，貫孔708被形成在第一模制層204(1)中，以提供信號路徑，當天線模組200被完全製造時，該信號路徑將延伸穿過第一模制層204(1)。然後第一模制層204(1)被向下研磨至晶粒互連214(1)至214(3)，以從第一模制層204(1)之頂表面219暴露晶粒互連214(1)至214(3)。
然後，如圖7B中的示例性製造階段700B所示，製造過程700中製造第一晶粒封裝206(1)的下一步驟是形成及耦合第一模制層204(1)中的第一隔離層228(1)（圖6A中的方塊604）。在該示例中，在第一隔離層228(1)被形成在第一模制層204(1)上之前，熱貫孔246被形成在第一模制層204(1)中。例如，熱貫孔246可以藉由在第一模制層204(1)中鑽孔或蝕刻開口，然後在這種開口中設置金屬材料來形成。然後第一隔離層228(1)被形成在第一模制層204(1)之頂表面219上。在這方面，第一隔離層228(1)之底表面710被耦合至第一模制層204(1)之頂表面219，並且與各別晶粒202(1)至202(3)之活性面218(1)至218(3)相鄰。互連222(1)至222(3)、248被形成在第一隔離層228(1)中。例如，使用微影製程，互連222(1)至222(3)、248可以被形成為第一隔離層228(1)中的RDL。互連222(1)至222(3)通過處理步驟（諸如化學機械平坦化（CMP）過程）被暴露在第一隔離層228(1)之頂表面220上，以製備被耦合至第二重組晶圓的互連222(1)至222(3)，如下面討論的，以形成天線模組200。
然後，如圖7C中的示例性製造階段700C所示，製造過程700中的下一步驟是構建將成為第二晶粒封裝206(2)的一部分的第二模制層204(2)（圖6B中的方塊606）。在該示例中，第二模制層204(1)亦被構建為重組晶圓712。在這方面，載體714被提供。晶粒202(4)至202(6)根據期望佈置及間隔被附接至載體714。各別晶粒202(4)至202(6)之非活性面240(4)至240(6)被耦合至載體714，以將晶粒202(4)至202(6)附接至載體714。因此，儘管圖7C中未示出，但注意，第二模制層204(2)可以被構建在沿著水平方向（X軸及Y軸方向）延伸的載體714上，其中其他晶粒202(4)至202(6)佈置被提供，以最終形成用於多個天線模組200的多個第二晶粒封裝206(2)。晶粒互連214(4)至214(6)已經被形成在各別晶粒202(4)至202(6)之活性面218(4)至218(6)中。此後，模制材料716被設置在晶粒202(1)至202(3)上並且與其相鄰，並且被設置在載體714上的晶粒202(4)至202(6)之間的空間中，以包覆模制晶粒202(4)至202(6)以產生第二模制層204(2)。然後，如圖7C中的製造階段700C所示，貫孔718被形成在第二模制層204(2)中，以提供信號路徑，當天線模組200被完全製造時，該信號路徑將延伸穿過第二模制層204(2)。然後第二模制層204(2)被向下研磨至晶粒互連214(4)至214(6)，以從第二模制層204(2)之頂表面223暴露晶粒互連214(1)至214(3)。
然後，如圖7D中的示例性製造階段700D所示，製造過程700中製造第二晶粒封裝206(2)的下一步驟是形成及耦合第二模制層204(2)中的第二隔離層228(2)（圖6B中的方塊608）。然後第二隔離層228(2)被形成在第二模制層204(2)之頂表面223上。在這方面，第二隔離層228(2)之頂表面232被耦合至第二模制層204(2)之頂表面223，並且與各別晶粒202(4)至202(6)之活性面218(4)至218(6)相鄰。互連222(4)至222(6)被形成在第二隔離層228(2)中。例如，使用微影製程，互連222(4)至222(6)可以被形成為第二隔離層228(2)中的RDL。注意，如圖7D中的該示例所示，互連222(5)亦耦合晶粒202(5)及202(6)。互連222(4)至224(6)通過處理步驟（諸如化學機械平坦化（CMP）過程）被暴露在第二隔離層228(2)之底表面224上，以製備被耦合至第一重組晶圓702的互連222(4)至222(6)，如下面討論的，以形成天線模組200。
然後，如圖7E中的示例性製造階段700E所示，製造過程600中的下一步驟是將第一重組晶圓702及第二重組晶圓712接合在一起（圖6C中的方塊610）。圖7D中的第二晶粒封裝206(2)被翻轉及接合至第一晶粒封裝206(1)，使得第二晶粒封裝206(2)之第二隔離層228(2)之底表面224被耦合至第一隔離層228(1)之頂表面220。如先前討論的，第二晶粒封裝206(2)之第二隔離層228(2)之底表面224可以通過壓縮被耦合至第一隔離層228(1)之頂表面220，以形成壓縮接合226。替代地，黏合劑可以被設置在第二隔離層228(2)之底表面224和第一隔離層228(1)之頂表面220之間，以將第一晶粒封裝206(1)及第二晶粒封裝206(2)耦合在一起。作為接合的結果，第一晶粒封裝206(1)之第一隔離層228(1)中的互連222(1)至222(3)被耦合及接合至第二晶粒封裝206(2)之第二隔離層228(2)之互連222(4)至222(6)。如先前討論的，晶粒202(1)至202(3)之活性面218(1)至218(3)面向晶粒202(4)至204(6)之活性面。接下來，如圖7F中的示例性製造階段700F所示，載體714從第二晶粒封裝206(2)移除，以製備在第二晶粒封裝206(2)上形成的天線210（圖6C中的方塊612）。第一金屬遮罩256(1)及第二金屬遮罩256(2)然後被形成在晶粒202(4)、204(6)周圍的第二模制層204(1)中，以提供晶粒202(4)、202(6)之EMI遮罩。
然後，如圖7G中的示例性製造階段700G所示，製造過程600中的下一步驟是構建第三隔離層234，以在第二晶粒封裝206(2)上形成天線210（圖6D中的方塊614）。在這方面，如先前討論的，第三隔離層234在垂直方向（Z軸方向）上被形成在第二晶粒封裝206(2)之第二模制層204(2)上。隔離層234包括頂表面236，天線元件212(1)至212(4)被設置在該頂表面236上。第三隔離層234亦包括底表面238，該底表面238與第二模制層204(2)及各別晶粒202(4)至202(6)相鄰。第三隔離層234包括通過互連222(4)至222(6)被耦合至各別晶粒202(4)、202(6)的互連242(1)至242(3)。這提供了晶粒202(4)、202(6)和天線210之天線元件212(1)、212(4)之間的天線連接。附接至第一晶粒封裝206(1)的載體704亦被移除。然後，彼此耦合的不同堆積模上晶粒封裝206(1)、206(2)形成在其中的重組晶圓702、712可以被切割，以形成多個天線模組200。
然後，如圖7H中的示例性製造階段700H所示，製造過程600中的下一步是將散熱器252形成為導電結構，該導電結構被設置為與第一模制層204(1)之底表面254相鄰，並且被耦合至熱貫孔246以傳導消散的熱量。
天線模組可以被提供或整合到任何無線通信設備及/或基於處理器的設備中，該天線模組包括3D堆積模上封裝，它包括第一模制層及第二模制層，這些模制層包封各別的晶粒，使其活性面面向彼此，其中第一模制層及第二模制層在垂直方向上以3D堆疊佈置彼此耦合，以提供第一晶粒及第二晶粒之活性面之間的減小距離，包括但不限於圖2A及圖2B中的天線模組200。示例而非限制包括機上盒、娛樂單元、導航設備、通信設備、固定位置資料單元、行動位置資料單元、全球定位系統（GPS）設備、行動電話、蜂巢電話、智慧型電話、會話發起協定（SiP）電話、平板電腦、平板手機、伺服器、電腦、可攜式電腦、行動計算設備、可穿戴計算設備（例如智慧手錶、健康或健身追蹤器、眼鏡等）、桌上型電腦、個人數位助理（PDA）、監視器、電腦監視器、電視、調諧器、無線電、衛星無線電、音樂播放機、數位音樂播放機、可攜式音樂播放機、數位視訊播放機、視訊播放機、數位視訊光碟（DVD）播放機、可攜式數位視訊播放機、機動車、車輛組件、航空電子系統、無人機以及多軸直升機。
圖8圖示了包括天線模組802的示例性無線通信設備800。該天線模組802包括3D堆積模上封裝，它包括第一模制層及第二模制層，這些模制層包封各別的晶粒，使其活性面面向彼此，其中第一模制層及第二模制層在垂直方向上以3D堆疊佈置彼此耦合，以提供第一晶粒及第二晶粒之活性面之間的減小距離。作為非限制性示例，天線模組802可以包括圖2A及圖2B中的天線模組200，並且根據圖5至7H中的任何製造過程製造。如圖8所示，無線通信設備800包括RF收發器804及資料處理器806。RF收發器及/或資料處理器806的元件可以在多個不同的晶粒封裝803(1)、803(2)之間被拆分，這些晶粒封裝是堆積模上封裝，如圖2A及圖2B中的天線模組200所示。資料處理器806可以包括用於儲存資料及程式碼的記憶體。RF收發器804包括支援雙向通信的發射器808及接收器810。通常，無線通信設備800可以包括用於任何數量的通信系統及頻帶的任何數量的發射器808及/或接收器810。RF收發器804的全部或一部分可以被實施在一個或多個類比IC、RFIC、混合信號IC等上。
發射器808或接收器810可以用超外差架構或直接轉換架構來實施。在超外差架構中，信號在多個階段中在RF和基帶之間進行頻率轉換，例如針對接收器810，在一個階段中從RF到中頻（IF），然後在另一階段中從IF到基帶。在直接轉換架構中，信號在一個階段中在RF和基帶之間進行頻率轉換。超外差及直接轉換架構可以使用不同的電路塊及/或具有不同的要求。在圖8中的無線通信設備808中，發射器808及接收器810是用直接轉換架構實施的。
在傳送路徑中，資料處理器806處理要被傳送的資料，並且向發射器808提供I及Q類比輸出信號。在示例性無線通信設備800中，資料處理器806包括數位類比轉換器（DAC）812(1)、812(2)，以用於將由資料處理器806生成的數位信號轉換為I及Q類比輸出信號，例如I及Q輸出電流，以進行進一步處理。
在發射器808內，低通濾波器814(1)、814(2)分別對I及Q類比輸出信號進行濾波，以移除由先前的數位類比轉換引起的不期望的信號。放大器（AMP）816(1)、816(2)分別放大來自低通濾波器814(1)、814(2)的信號，並且提供I及Q基帶信號。升頻轉換器818通過混頻器820(1)、820(2)將I及Q基帶信號與來自發射（TX）本地振盪器（LO）信號生成器822的I及Q TX​​ LO信號一起升頻轉換，以提供升頻轉換信號824。濾波器826對升頻轉換信號824進行濾波，以移除由頻率升頻轉換引起的不期望的信號以及接收頻帶中的雜訊。功率放大器（PA）828放大來自濾波器826的升頻轉換信號824，以獲得期望的輸出功率電平並且提供傳送RF信號。傳送RF信號通過雙工器或開關830路由，並且經由天線832傳送。
在接收路徑中，天線832接收由基地台傳送的信號並且提供接收到的RF信號，該RF信號通過雙工器或開關830路由並且被提供給低雜訊放大器（LNA）834。雙工器或開關830被設計為以具體的接收（RX）至TX雙工器頻率間隔操作，使得RX信號與TX信號隔離。接收到的RF信號由LNA 834放大，並且由濾波器836濾波以獲得期望的RF輸入信號。降頻轉換混頻器838(1)、838(2)將濾波器836的輸出與來自RX LO信號生成器840的I及Q RX LO信號（即，LO_I及LO_Q）混合，以生成I及Q基帶信號。I及Q基帶信號由AMP 842(1)、842(2)放大，並且由低通濾波器844(1)、844(2)進一步濾波以獲得I及Q類比輸入信號，這些信號被提供給資料處理器806。在該示例中，資料處理器806包括類比數位轉換器（ADC）846(1)、846(2)，以用於將類比輸入信號轉換為要由資料處理器806進一步處理的數位信號。
在圖8的無線通信設備800中，TX LO信號生成器822生成用於頻率升頻轉換的I及Q TX LO信號，而RX LO信號生成器840生成用於頻率降頻轉換的I及Q RX LO信號。每個LO信號都是具有特定基頻的週期性信號。TX鎖相迴路（PLL）電路848從資料處理器806接收定時資訊，並且生成用於調整來自TX LO信號生成器822的TX LO信號的頻率及/或相位的控制信號。類似地，RX PLL電路850從資料處理器806接收定時資訊，並且生成用於調整來自RX LO信號生成器840的RX LO信號的頻率及/或相位的控制信號。
圖9圖示了基於處理器的系統900的示例，它可以包括元件，其中任何元件都可以包括天線模組902，該天線模組902包括3D堆積模上封裝。天線模組902包括第一模制層及第二模制層，這些模制層包封各別的晶粒，使其活性面面向彼此，其中第一模制層及第二模制層在垂直方向上以3D堆疊佈置彼此耦合，以提供第一晶粒及第二晶粒之活性面之間的減小距離。作為非限制性示例，天線模組902可以包括圖2A及圖2B中的天線模組200，並且根據圖5至圖7H中的任何製造過程製造。
在該示例中，基於處理器的系統900可以被形成為包括多方向天線模組904的系統單晶片（SoC）906。基於處理器的系統900包括CPU 908，該CPU 908包括一個或多個處理器910，該處理器910亦可以被稱為CPU核心或處理器核心。CPU 908可以具有被耦合至CPU 908的快取記憶體912，用於快速存取臨時儲存的資料。CPU 908被耦合至系統匯流排914，並且可以互連基於處理器的系統900中所包括的主設備及從設備。眾所周知，CPU 908藉由在系統匯流排914上交換位址、控制及資料資訊來與這些其他設備通信。例如，CPU 908可以將匯流排事務請求傳遞給作為從設備的示例的記憶體控​​制器916。儘管未在圖9中圖示，但多個系統匯流排914可以被提供，其中每個系統匯流排914構成不同的結構。
其他主設備及從設備可以被連接至系統匯流排914。如圖9所圖示的，作為示例，這些設備可以包括記憶體系統920（包括記憶體控制器916及（諸）記憶體陣列918）、一個或多個輸入設備922、一個或多個輸出設備924、一個或多個網路介面設備926及一個或多個顯示器控制器928。記憶體系統920、一個或多個輸入設備922、一個或多個輸出設備924、一個或多個網路介面設備926以及一個或多個顯示器控制器928中的每一個可以被提供在相同或者不同的IC封裝中。（諸）輸入設備922可以包括任何類型的輸入設備，包括但不限於輸入鍵、開關、語音處理器等。（諸）輸出設備924可以包括任何類型的輸出設備，包括但不限於音訊、視訊、其他視覺指示器等。（諸）網路介面設備926可以是被組態以允許與網路930交換資料的任何設備。網路930可以是任何類型的網路，包括但不限於有線或無線網路、私有或公共網路、區域網路（LAN）、無線區域網路（WLAN）、廣域網路（WAN）、BLUETOOTH TM網路及網際網路。（諸）網路介面設備926可以被組態以支援期望的任何類型的通信協定。
CPU 908亦可以被組態以通過系統匯流排914存取（諸）顯示器控制器928，以控制發送給一個或多個顯示器932的資訊。（諸）顯示器控制器928經由一個或多個視訊處理器934向（諸）顯示器932發送要被顯示的資訊，該視訊處理器934將要被顯示的資料處理為適合（諸）顯示器932的格式。例如，（諸）顯示器控制器928及（諸）視訊處理器934可以被包括在相同或不同的IC封裝中，並且被包括在含有CPU 908作為示例的相同或不同的IC封裝中。（諸）顯示器932可以包括任何類型的顯示器，包括但不限於陰極射線管（CRT）、液晶顯示器（LCD）、電漿顯示器、發光二極體（LED）顯示器等。
本領域技術人員將進一步瞭解的是，結合本文公開的各個態樣描述的各種說明性邏輯塊、模組、電路及演算法可以被實施為電子硬體、儲存在記憶體或另一電腦可讀媒體中並且由處理器或其他處理設備執行的指令或兩者的組合。本文公開的記憶體可以是任何類型及大小的記憶體，並且可以被組態以儲存任何類型的期望資訊。為了清晰地說明這種可互換性，各種說明性元件、方塊、模組、電路及步驟已經在上面在其功能性方面進行了總體描述。這種功能性被如何實施取決於特定應用、設計選擇及/或強加於整個系統的設計約束。技術人員可以針對每個特定應用以不同方式實施所描述的功能性，但是這種實施決策不應被解釋為導致脫離本公開內容的範疇。
結合本文公開的各個態樣描述的各種說明性邏輯塊、模組及電路可以用處理器、數位訊號處理器（DSP）、特定應用積體電路（ASIC）、現場可程式化閘陣列（FPGA）或者其他可程式化邏輯器件、離散閘或電晶體邏輯、離散硬體元件或者被設計為履行本文描述的功能的其任何組合來實施或履行。處理器可以是微處理器，但是在替代方案中，處理器可以是任何慣用的處理器、控制器、微控制器或狀態機。處理器亦可以被實施為計算設備的組合（例如DSP及微處理器的組合、複數個微處理器、結合DSP核心的一個或多個微處理器或者任何其他這種組態）。
本文公開的各個態樣可以被實施在硬體及被儲存在硬體中的指令中，並且可以駐留在例如隨機存取記憶體（RAM）、快閃記憶體、唯讀記憶體（ROM）、電可程式化ROM（EPROM）、電可抹除可程式化ROM（EEPROM）、暫存器、硬碟、卸除式磁片、CD-ROM或本領域已知的任何其他形式的電腦可讀媒體中。示例性儲存媒體被耦合至處理器，使得處理器可以從儲存媒體讀取資訊並且向儲存媒體寫入資訊。在替代方案中，儲存媒體對於處理器來說可能是必不可少的。處理器及儲存媒體可以駐留在ASIC中。ASIC可以駐留在遠端站台中。在替代方案中，處理器及儲存媒體可以作為離散元件駐留在遠端站台、基地台或伺服器中。
亦應注意的是，在本文的任何示例性態樣中描述的操作步驟被描述為提供示例及討論。所描述的操作可以以除了所圖示的序列之外的許多不同序列來履行。此外，在單個操作步驟中描述的操作實際上可以在多個不同的步驟中履行。附加地，示例性態樣中討論的一個或多個操作步驟可以被組合。要理解的是，流程圖中圖示的操作步驟可以進行許多不同的修改，這對於本領域技術人員來說將是顯而易見的。本領域技術人員亦將理解的是，資訊及信號可以使用多種不同技術及科技中的任何一種來表示。例如，在以上整個描述中可能引用的資料、指令、命令、資訊、信號、位元、符元及碼片可以由電壓、電流、電磁波、磁場或粒子、光場或粒子或其任何組合表示。
本公開內容的先前描述被提供，以使本領域的任何技術人員能夠製造或使用本公開內容。對於本領域技術人員來說，本公開內容的各種修改將是顯而易見的，並且本文定義的一般原理可以被應用於其他變化。因此，本公開內容不旨在被限於本文描述的示例及設計，而是被賦予與本文公開的原理及新穎特徵一致的最廣泛的範疇。
實施方式示例在以下帶編號的條款中描述： 1. 一種天線模組，包含： 第一晶粒封裝，包含： 第一模制層，包封具有第一活性面的第一晶粒；以及 第一隔離層，與第一模制層及第一晶粒之第一活性面相鄰，第一隔離層包含第一互連，第一互連被耦合至第一晶粒之第一活性面並且通過第一隔離層之第一表面暴露；以及 第二晶粒封裝，包含： 第二模制層，包封具有第二活性面的第二晶粒；以及 第二隔離層，與第二模制層及第二晶粒之第二活性面相鄰，第二隔離層包含第二互連，第二互連被耦合至第二晶粒之第二活性面並且通過第二隔離層之第二表面暴露； 第二隔離層之第二表面被耦合至第一隔離層之第一表面，以將第一互連耦合至第二互連。 2. 如條款1之天線模組，其中： 第一隔離層沿著水平方向被設置在第一平面中； 第二隔離層沿著水平方向被設置在平行於第一平面的第二平面中；並且 第二隔離層之第二表面在與水平方向正交的垂直方向上被耦合至第一隔離層之第一表面。 3. 如條款1或2之天線模組，其中： 第一隔離層之第一互連包含至少一個第一再分佈層（RDL）；並且 第二隔離層之第二互連包含至少一個第二RDL。 4. 如條款1至3中任一項之天線模組，其中第二隔離層之第二表面被直接接合至第一隔離層之第一表面。 5. 如條款1至4中任一項之天線模組，進一步包含壓縮接合，壓縮接合將第二隔離層之第二表面耦合至第一隔離層之第一表面。 6. 如條款1至5中任一項之天線模組，進一步包含： 第三隔離層，包含與第二模制層相鄰的第三表面及第四表面，第三隔離層包含被耦合至第二晶粒的第三互連；以及 天線，包含與第三表面相鄰並且被耦合至第三互連的至少一個天線元件。 7. 如條款6之天線模組，其中第二晶粒包含穿通垂直互連通道（貫孔）； 穿通貫孔被耦合至第三互連，以將第二晶粒耦合至至少一個天線元件。 8. 如條款1至7中任一項之天線模組，其中第二模制層沿著水平方向被設置在第一平面中；並且 進一步包含被設置在第二模制層中的金屬遮罩，該金屬遮罩在第一平面中至少部分地包圍第二晶粒。 9. 如條款8之天線模組，其中金屬遮罩在第一平面中完全包圍第二晶粒。 10. 如條款8之天線模組，其中金屬遮罩包含： 被設置在第二模制層中的溝槽，溝槽至少部分地包圍第二晶粒；以及 被設置在溝槽中的導電材料。 11. 如條款1至10中任一項之天線模組，進一步包含被設置在第一模制層中並且被耦合至第一互連的垂直互連通道（貫孔）。 12. 如條款11之天線模組，其中貫孔包含延伸穿過第一模制層並且被耦合至第一互連的模制穿孔（TMV）。 13. 如條款11或12之天線模組，其中貫孔被組態以消散由第二晶粒生成的熱量。 14. 如條款1至13中任一項之天線模組，其中第二晶粒包含功率放大器。 15. 如條款1至14中任一項之天線模組，被整合到選自由以下項組成的組的設備中：機上盒；娛樂單元；導航設備；通信設備；固定位置資料單元；行動位置資料單元；全球定位系統（GPS）設備；行動電話；蜂巢電話；智慧型電話；會話發起協定（SiP）電話；平板電腦；平板手機；伺服器；電腦；可攜式電腦；行動計算設備；可穿戴計算設備；桌上型電腦；個人數位助理（PDA）；監視器；電腦監視器；電視；調諧器；無線電；衛星無線電；音樂播放機；數位音樂播放機；可攜式音樂播放機；數位視訊播放機；視訊播放機；數位視訊光碟（DVD）播放機；可攜式數位視訊播放機；機動車；車輛組件；航空電子系統；無人機；以及多軸直升機。 16. 一種製造天線模組之方法，包含： 形成第一晶粒封裝，包含： 形成第一模制層，該第一模制層包封具有第一活性面的第一晶粒；以及 形成與第一模制層及第一晶粒之第一活性面相鄰的第一隔離層，該第一隔離層包含第一互連，第一互連被耦合至第一晶粒之第一活性面並且通過第一隔離層之第一表面暴露； 形成第二晶粒封裝，包含： 形成第二模制層，該第二模制層包封具有第二活性面的第二晶粒；以及 形成與第二模制層及第二晶粒之第二活性面相鄰的第二隔離層，該第二隔離層包含第二互連，第二互連被耦合至第二晶粒之第二活性面並且通過第二隔離層之第二表面暴露；以及 將第二隔離層之第二表面耦合至第一隔離層之第一表面，以將第一互連耦合至第二互連。 17. 如條款16之方法，其中將第二隔離層之第二表面耦合至第一隔離層之第一表面包含：將第二隔離層之第二表面接合至第一隔離層之第一表面。 18. 如條款17之方法，其中將第二隔離層之第二表面接合至第一隔離層之第一表面包含：將第二隔離層之第二表面壓縮接合至第一隔離層之第一表面。 19. 如條款16至18中任一項之方法，進一步包含： 形成第三隔離層，該第三隔離層包含與第二模制層相鄰的第三表面及第四表面； 將被設置在第三隔離層中的第三互連耦合至第二晶粒； 將至少一個天線元件設置為與第三表面相鄰；以及 將第三互連耦合至至少一個天線元件。 20. 如條款19之方法，其中第二晶粒包含穿通垂直互連通道（貫孔）；並且 進一步包含將穿通貫孔耦合至第三互連，以將第二晶粒耦合至至少一個天線元件。 21. 如條款16至20中任一項之方法，其中形成第二模制層包含：沿著水平方向將第二模制層設置在第一平面中；並且 進一步包含在第二模制層中形成金屬遮罩，該金屬遮罩在第一平面中至少部分地包圍第二晶粒。 22. 如條款21之方法，其中形成金屬遮罩包含： 在第二模制層中形成溝槽，溝槽至少部分地包圍第二晶粒；以及 將導電材料設置在溝槽中。 23. 如條款16至22中任一項之方法，進一步包含： 在第一模制層中形成垂直互連通道（貫孔）；以及 將貫孔耦合至第一互連。
100:天線模組 102:天線基板 106:積體電路（IC）晶粒層 108:射頻IC（RFIC）晶片 110:封裝基板 111:電源管理IC（PMIC）晶片 112:被動元件 114:電磁干擾（EMI）遮罩 116:金屬化基板 118:基板金屬化層 120、128、134:金屬互連 122:晶粒互連 124:芯基板 126、132:金屬化層 130、136:垂直互連通道（貫孔） 138(1)至138(4):天線 140(1)至140(4):第一金屬貼片 142(1)至142(4):第二金屬貼片 200:天線模組 202(1)至202(6):晶粒 204(1):第一模制層 204(2):第二模制層 206(1):第一晶粒封裝 206(2):第二晶粒封裝 208:RF收發器 210:天線 212(1)至212(4):天線元件 214(1)至214(3):晶粒互連 216(1)至216(3):外後段製程（BEOL）金屬化層 218(1)至218(6):活性面 219:第一模制層之頂表面 220:第一隔離層之頂表面 222(1)至222(3)、248:（第一）互連 222(4)至222(6)、250:（第二）互連 224:底表面 226:接合 228(1):第一隔離層 228(2):第二隔離層 232:第二隔離層之頂表面 234:第三隔離層 236:頂表面 238:底表面 240(4)至240(6):非活性面 242(1)至242(3):互連 244(1)、244(3):穿通貫孔 246:熱貫孔 252:散熱器 254:底表面 256(1)、256(2):金屬遮罩 258(1)、258(2):溝槽 260(1)、260(2):導電材料 300:天線模組 302(1)、302(2):RF電路晶圓封裝 302(3):天線晶圓封裝 304(2)至304(3):外部互連 306(1)、306(2):間隙 308:天線元件 310:中介基板 500:製造過程 502、504、506、508、510:方塊 512、514:方塊 600:製造過程 602、604、606、608、610:方塊 612、614、616:方塊 700A至700H:製造階段 702、712:重組晶圓 704、714:載體 706、716:模制材料 708、718:貫孔 710:第一隔離層之底表面 800:無線通信設備 802:天線模組 803(1)、803(2):晶粒封裝 804:RF收發器 806:資料處理器 808:發射器 810:接收器 812(1)、812(2):數位類比轉換器（DAC） 814(1)、814(2):低通濾波器 816(1)、816(2):放大器（AMP） 818:升頻轉換器 820(1)、820(2):混頻器 822:發射（TX）本地振盪器（LO）信號生成器 824:升頻轉換信號 826:濾波器 828:功率放大器（PA） 830:雙工器或開關 832:天線 834:低雜訊放大器（LNA） 836:濾波器 838(1)、838(2):降頻轉換混頻器 840:接收（RX）本地振盪器（LO）信號生成器 842(1)、842(2):放大器（AMP） 844(1)、844(2):低通濾波器 846(1)、846(2):類比數位轉換器（ADC） 848:TX鎖相迴路（PLL）電路 850:RX鎖相迴路（PLL）電路 900:基於處理器的系統 902:天線模組 904:多方向天線模組 906:系統單晶片（SoC） 908:CPU 910:處理器 912:快取記憶體 914:系統匯流排 916:記憶體控制器 918:記憶體陣列 920:記憶體系統 922:（諸）輸入設備 924:（諸）輸出設備 926:（諸）網路介面設備 928:（諸）顯示器控制器 930:網路 932:（諸）顯示器 934:（諸）視訊處理器 H 1、H 2:高度 P 1:第一平面 P 2:第二平面 VGA:可變增益放大器
圖1是射頻（RF）積體電路（IC）（RFIC）封裝形式的天線模組的側視圖，它包括封裝基板，該封裝基板支撐形成在封裝基板的金屬化層中的天線；
圖2A及圖2B是示例性天線模組的側視圖，該天線模組包括三維（3D）堆積模上封裝，它包括第一模制層及第二模制層，這些模制層包封各別的半導體晶粒（“晶粒”），使其活性面面向彼此，其中第一模制層及第二模制層在垂直方向上以3D堆疊佈置彼此耦合，以提供第一晶粒及第二晶粒之活性面之間的減小距離；
圖3是替代天線模組的側視圖，該天線模組具有藉由晶圓到晶圓接合接合在一起的第一晶粒封裝及第二晶粒封裝，其中第二晶粒封裝通過耦合至第一晶粒封裝之中介層的外部金屬互連被耦合至第一晶粒封裝；
圖4A及圖4B分別是圖2A及圖2B中的天線模組的第二晶粒封裝的側視圖及頂視圖；
圖4C是圖4A及圖4B中的第二晶粒封裝的第二模制層中的晶粒周圍形成的電磁干擾（EMI）遮罩的透視圖；
圖5是圖示了用於製造天線模組的示例性過程的流程圖，該天線模組包括3D堆積模上封裝，它包括第一模制層及第二模制層，這些模制層包封各別的晶粒，使其活性面面向彼此，其中第一模制層及第二模制層在垂直方向上以3D堆疊佈置彼此耦合，以提供第一晶粒及第二晶粒之活性面之間的減小距離，包括圖2A及圖2B中的天線模組；
圖6A至圖6D是圖示了用於製造天線模組的另一示例性製造過程的流程圖，該天線模組包括3D堆積模上封裝，它包括第一模制層及第二模制層，這些模制層包封各別的晶粒，使其活性面面向彼此，其中第一模制層及第二模制層在垂直方向上以3D堆疊佈置彼此耦合，以提供第一晶粒及第二晶粒之活性面之間的減小距離，包括圖2A及圖2B中的天線模組；
圖7A至圖7H圖示了根據圖6A至6D中的製造過程製造的天線模組的製造期間的示例性製造階段；
圖8是包括天線模組的示例性無線通信設備的方塊圖，該天線模組包括3D堆積模上封裝，它包括第一模制層及第二模制層，這些模制層包封各別的晶粒，使其活性面面向彼此，其中第一模制層及第二模制層在垂直方向上以3D堆疊佈置彼此耦合，以提供第一晶粒及第二晶粒之活性面之間的減小距離，包括但不限於圖2A及圖2B中的天線模組並且根據圖5至圖7H中的任何製造過程；以及
圖9是包括天線模組的示例性基於處理器的系統的方塊圖，該天線模組包括3D堆積模上封裝，它包括第一模制層及第二模制層，這些模制層包封各別的晶粒，使其活性面面向彼此，其中第一模制層及第二模制層在垂直方向上以3D堆疊佈置彼此耦合，以提供第一晶粒及第二晶粒之活性面之間的減小距離，包括但不限於圖2A及圖2B中的天線模組並且根據圖5至圖7H中的任何製造過程。
200:天線模組
202(1)至202(6):晶粒
204(1):第一模制層
204(2):第二模制層
206(1):第一晶粒封裝
206(2):第二晶粒封裝
208:RF收發器
210:天線
212(1)至212(4):天線元件
214(1)至214(3):晶粒互連
216(1)至216(3):外後段製程(BEOL)金屬化層
218(1)至218(3):活性面
220:頂表面
222(1)至222(3):金屬互連
224:底表面
226:接合
228(1):第一隔離層
228(2):第二隔離層
234:第三隔離層
236:頂表面
238:底表面
H1、H2:高度
P1:第一平面

Claims (23)

  1. 一種天線模組，包含： 第一晶粒封裝，包含： 第一模制層，包封具有第一活性面的第一晶粒；以及 第一隔離層，與該第一模制層及該第一晶粒之該第一活性面相鄰，該第一隔離層包含第一互連，該第一互連被耦合至該第一晶粒之該第一活性面並且通過該第一隔離層之第一表面暴露；以及 第二晶粒封裝，包含： 第二模制層，包封具有第二活性面的第二晶粒；以及 第二隔離層，與該第二模制層及該第二晶粒之該第二活性面相鄰，該第二隔離層包含第二互連，該第二互連被耦合至該第二晶粒之該第二活性面並且通過該第二隔離層之第二表面暴露； 該第二隔離層之該第二表面被耦合至該第一隔離層之該第一表面，以將該第一互連耦合至該第二互連。
  2. 如請求項1之天線模組，其中： 該第一隔離層沿著水平方向被設置在第一平面中； 該第二隔離層沿著該水平方向被設置在平行於該第一平面的第二平面中；並且 該第二隔離層之該第二表面在與該水平方向正交的垂直方向上被耦合至該第一隔離層之該第一表面。
  3. 如請求項1之天線模組，其中： 該第一隔離層之該第一互連包含至少一個第一再分佈層（RDL）；並且 該第二隔離層之該第二互連包含至少一個第二RDL。
  4. 如請求項1之天線模組，其中該第二隔離層之該第二表面被直接接合至該第一隔離層之該第一表面。
  5. 如請求項1之天線模組，進一步包含壓縮接合，該壓縮接合將該第二隔離層之該第二表面耦合至該第一隔離層之該第一表面。
  6. 如請求項1之天線模組，進一步包含： 第三隔離層，包含與該第二模制層相鄰的第三表面及第四表面，該第三隔離層包含被耦合至該第二晶粒的第三互連；以及 天線，包含與該第三表面相鄰並且被耦合至該第三互連的至少一個天線元件。
  7. 如請求項6之天線模組，其中該第二晶粒包含穿通垂直互連通道（貫孔）； 該穿通貫孔被耦合至該第三互連，以將該第二晶粒耦合至該至少一個天線元件。
  8. 如請求項1之天線模組，其中該第二模制層沿著水平方向被設置在第一平面中；並且 進一步包含被設置在該第二模制層中的金屬遮罩，該金屬遮罩在該第一平面中至少部分地包圍該第二晶粒。
  9. 如請求項8之天線模組，其中該金屬遮罩在該第一平面中完全包圍該第二晶粒。
  10. 如請求項8之天線模組，其中該金屬遮罩包含： 被設置在該第二模制層中的溝槽，該溝槽至少部分地包圍該第二晶粒；以及 被設置在該溝槽中的導電材料。
  11. 如請求項1之天線模組，進一步包含被設置在該第一模制層中並且被耦合至該第一互連的垂直互連通道（貫孔）。
  12. 如請求項11之天線模組，其中該貫孔包含延伸穿過該第一模制層並且被耦合至該第一互連的模制穿孔（TMV）。
  13. 如請求項11之天線模組，其中該貫孔被組態以消散由該第二晶粒生成的熱量。
  14. 如請求項1之天線模組，其中該第二晶粒包含功率放大器。
  15. 如請求項1之天線模組，被整合到選自由以下項組成的組的設備中：機上盒；娛樂單元；導航設備；通信設備；固定位置資料單元；行動位置資料單元；全球定位系統（GPS）設備；行動電話；蜂巢電話；智慧型電話；會話發起協定（SiP）電話；平板電腦；平板手機；伺服器；電腦；可攜式電腦；行動計算設備；可穿戴計算設備；桌上型電腦；個人數位助理（PDA）；監視器；電腦監視器；電視；調諧器；無線電；衛星無線電；音樂播放機；數位音樂播放機；可攜式音樂播放機；數位視訊播放機；視訊播放機；數位視訊光碟（DVD）播放機；可攜式數位視訊播放機；機動車；車輛組件；航空電子系統；無人機；以及多軸直升機。
  16. 一種製造天線模組之方法，包含： 形成第一晶粒封裝，包含： 形成第一模制層，該第一模制層包封具有第一活性面的第一晶粒；以及 形成第一隔離層，該第一隔離層與該第一模制層及該第一晶粒之該第一活性面相鄰，該第一隔離層包含第一互連，該第一互連被耦合至該第一晶粒之該第一活性面並且通過該第一隔離層之第一表面暴露； 形成第二晶粒封裝，包含： 形成第二模制層，該第二模制層包封具有第二活性面的第二晶粒；以及 形成第二隔離層，該第二隔離層與該第二模制層及該第二晶粒之該第二活性面相鄰，該第二隔離層包含第二互連，該第二互連被耦合至該第二晶粒之該第二活性面並且通過該第二隔離層之第二表面暴露；以及 將該第二隔離層之該第二表面耦合至該第一隔離層之該第一表面，以將該第一互連耦合至該第二互連。
  17. 如請求項16之方法，其中將該第二隔離層之該第二表面耦合至該第一隔離層之該第一表面包含：將該第二隔離層之該第二表面接合至該第一隔離層之該第一表面。
  18. 如請求項17之方法，其中將該第二隔離層之該第二表面接合至該第一隔離層之該第一表面包含：將該第二隔離層之該第二表面壓縮接合至該第一隔離層之該第一表面。
  19. 如請求項16之方法，進一步包含： 形成第三隔離層，該第三隔離層包含與該第二模制層相鄰的第三表面及第四表面； 將被設置在該第三隔離層中的第三互連耦合至該第二晶粒； 將至少一個天線元件設置為與該第三表面相鄰；以及 將該第三互連耦合至該至少一個天線元件。
  20. 如請求項19之方法，其中該第二晶粒包含穿通垂直互連通道（貫孔）；並且 進一步包含將該穿通貫孔耦合至該第三互連，以將該第二晶粒耦合至該至少一個天線元件。
  21. 如請求項16之方法，其中形成該第二模制層包含沿著水平方向將該第二模制層設置在第一平面中；並且 進一步包含在該第二模制層中形成金屬遮罩，該金屬遮罩在該第一平面中至少部分地包圍該第二晶粒。
  22. 如請求項21之方法，其中形成該金屬遮罩包含： 在該第二模制層中形成溝槽，該溝槽至少部分地包圍該第二晶粒；以及 將導電材料設置在該溝槽中。
  23. 如請求項16之方法，進一步包含： 在該第一模制層中形成垂直互連通道（貫孔）；以及 將該貫孔耦合至該第一互連。
TW112100913A 2022-02-24 2023-01-09 採用三維（３ｄ）堆積模上封裝以支援射頻（ｒｆ）電路系統之有效整合的天線模組，以及相關製造方法 TW202347634A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/652,328 US20230268637A1 (en) 2022-02-24 2022-02-24 Antenna modules employing three-dimensional (3d) build-up on mold package to support efficient integration of radio-frequency (rf) circuitry, and related fabrication methods
US17/652,328 2022-02-24

Publications (1)

Publication Number Publication Date
TW202347634A true TW202347634A (zh) 2023-12-01

Family

ID=85222366

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112100913A TW202347634A (zh) 2022-02-24 2023-01-09 採用三維（３ｄ）堆積模上封裝以支援射頻（ｒｆ）電路系統之有效整合的天線模組，以及相關製造方法

Country Status (4)

Country Link
US (1) US20230268637A1 (zh)
CN (1) CN118633157A (zh)
TW (1) TW202347634A (zh)
WO (1) WO2023164323A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117394015B (zh) * 2023-10-27 2024-07-09 惠州市特创电子科技股份有限公司 三维相控阵天线封装及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160276308A1 (en) * 2015-03-17 2016-09-22 Samsung Electronics Co., Ltd. Thermally enhanced package-on-package structure
TWI570842B (zh) * 2015-07-03 2017-02-11 矽品精密工業股份有限公司 電子封裝件及其製法
US10410983B2 (en) * 2015-12-22 2019-09-10 Intel Corporation Microelectronic devices designed with high frequency communication devices including compound semiconductor devices integrated on an inter die fabric on package
US11201127B2 (en) * 2020-03-09 2021-12-14 Qualcomm Incorporated Device comprising contact to contact coupling of packages

Also Published As

Publication number Publication date
US20230268637A1 (en) 2023-08-24
CN118633157A (zh) 2024-09-10
WO2023164323A1 (en) 2023-08-31

Similar Documents

Publication Publication Date Title
US11756894B2 (en) Radio-frequency (RF) integrated circuit (IC) (RFIC) packages employing a substrate sidewall partial shield for electro-magnetic interference (EMI) shielding, and related fabrication methods
US20230014567A1 (en) Package substrate employing integrated slot-shaped antenna(s), and related integrated circuit (ic) packages and fabrication methods
TW202306094A (zh) 在晶粒－基板支起腔中採用晶粒到晶粒（ｄ２ｄ）連接的拆分式晶粒積體電路（ｉｃ）封裝及相關製造方法
TW202347634A (zh) 採用三維（３ｄ）堆積模上封裝以支援射頻（ｒｆ）電路系統之有效整合的天線模組，以及相關製造方法
WO2021262368A1 (en) Integrated circuit (ic) packages employing split, double-sided metallization structures to facilitate a semiconductor die ("die") module employing stacked dice, and related fabrication methods
TW202202035A (zh) 包括可配置電磁隔離（ｅｍｉ）遮罩結構的多元件模組（ｍｃｍ）及相關方法
TW202337083A (zh) 採用表面貼裝天線支援天線方向圖多向性的多向天線模組及相關製造方法
CN117957654A (zh) 用于支持较高连接密度的多管芯集成电路封装及相关制造方法
US11804645B2 (en) Multi-sided antenna module employing antennas on multiple sides of a package substrate for enhanced antenna coverage, and related fabrication methods
US11973019B2 (en) Deep trench capacitors in an inter-layer medium on an interconnect layer of an integrated circuit die and related methods
CN118284964A (zh) 采用具有双面嵌入式迹线基板（ets）的封装基板的集成电路（ic）封装件以及相关制造方法
CN116745908A (zh) 芯片、芯片封装结构及电子设备
US20230307817A1 (en) Antenna modules employing a package substrate with a vertically-integrated patch antenna(s), and related fabrication methods
TW202226516A (zh) 在未使用的扇出區域中採用電磁干擾（ｅｍｉ）遮罩結構用於ｅｍｉ遮罩的扇出晶圓級封裝（ｆｏｗｌｐ）積體電路（ｉｃ）和相關製造方法
TW202412247A (zh) 採用具有對準的外部互連的電容器中介層基板的積體電路（ｉｃ）封裝以及相關製造方法
TW202425236A (zh) 採用旁路金屬跡線信號佈線的深溝槽電容器（ｄｔｃ）以及相關的積體電路（ｉｃ）封裝和製造方法
CN118056277A (zh) 采用耦合到管芯侧嵌入式迹线基板（ets）层中的嵌入式金属迹线的补充金属层的集成电路（ic）封装以及相关的制造方法