TW202345310A - 半導體封裝 - Google Patents

半導體封裝 Download PDF

Info

Publication number
TW202345310A
TW202345310A TW112101004A TW112101004A TW202345310A TW 202345310 A TW202345310 A TW 202345310A TW 112101004 A TW112101004 A TW 112101004A TW 112101004 A TW112101004 A TW 112101004A TW 202345310 A TW202345310 A TW 202345310A
Authority
TW
Taiwan
Prior art keywords
interposer
integrated circuit
substrate
circuit die
tools
Prior art date
Application number
TW112101004A
Other languages
English (en)
Inventor
陳憲偉
林孟良
鄭心圃
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202345310A publication Critical patent/TW202345310A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種對應於高性能運算封裝的半導體封裝，包括在基板之上的中介層。間隔物結構安裝到中介層的底面。間隔物結構被配置為保持安裝到中介層的底面的積體電路晶粒的底面與基板的頂面之間的間隙，以降低積體電路晶粒與基板之間發生干擾或碰撞的可能性。以這種方式，降低了積體電路晶粒及/或基板損壞的可能性。另外，積體電路晶粒與中介層之間的電性連接的穩健性可以增加，以提高包括間隔物結構的半導體封裝的可靠性及/或良率。

Description

半導體封裝
本發明實施例係關於一種半導體製造技術，特別係有關於一種半導體封裝及其製造方法。
高性能運算(high-performance computing, HPC)半導體封裝可以包括來自半導體晶圓的一或多個積體電路(integrated circuit, IC)晶粒或晶片，例如單晶片系統(system-on-chip, SoC)積體電路晶粒、動態隨機存取記憶體(dynamic random access memory, DRAM)積體電路晶粒、或高帶寬記憶體(high bandwidth memory, HBM)積體電路晶粒。高性能運算半導體封裝可以包括一中介層，以提供一或多個積體電路晶粒與一基板之間的界面。高性能運算半導體封裝還可以包括一或多個連接結構，以為一或多個積體電路晶粒、中介層和基板之間的信號提供電性連接。
本揭露一些實施例提供一種半導體封裝，包括基板、中介層、積體電路晶粒、間隔物結構以及多個連接結構。基板包括頂面。中介層包括面向基板的頂面的底面。積體電路晶粒電性連接到中介層的底面。間隔物結構機械連接到中介層的底面，其中間隔物結構設置在積體電路晶粒旁邊，且間隔物結構與基板之間的一第一距離不大於積體電路晶粒與基板之間的一第二距離。所述連接結構電性連接基板和中介層。
本揭露一些實施例提供一種製造半導體封裝的方法。所述方法包括在中介層的底面上形成間隔物結構，其中形成間隔物結構包括在距中介層的底面一第一距離處形成間隔物結構的底面。所述方法還包括將積體電路晶粒附接到中介層的底面，其中將積體電路晶粒附接到中介層的底面包括將積體電路晶粒的底面定位在距中介層的底面一第二距離處，且第二距離小於第一距離。此外，所述方法包括將基板附接到中介層的底面，其中將基板附接到中介層的底面包括將基板的頂面定位在距中介層的底面一第三距離處，且第三距離大於第一距離。
本揭露一些實施例提供一種半導體結構，包括中介層、間隔物結構以及積體電路晶粒。中介層包括底面。間隔物結構電性及/或機械連接到中介層的底面，其中間隔物結構包括與中介層的底面相距一第一距離的底面。積體電路晶粒電性及機械連接到中介層的底面，其中積體電路晶粒包括與中介層的底面相距一第二距離的底面，且第二距離小於第一距離。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下描述具體的構件及其排列方式的實施例以闡述本揭露。當然，這些實施例僅作為範例，而不該以此限定本揭露的範圍。例如，在說明書中敘述了一第一特徵形成於一第二特徵之上或上方，其可能包含第一特徵與第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於第一特徵與第二特徵之間，而使得第一特徵與第二特徵可能未直接接觸的實施例。另外，在本揭露不同範例中可能使用重複的參考符號及/或標記，此重複係為了簡化與清晰的目的，並非用以限定所討論的各個實施例及/或結構之間有特定的關係。
再者，空間相關用語，例如“在…下方”、“下方”、“較低的”、“在…上方”、“較高的”及類似的用語，是為了便於描述圖式中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用語意欲包含使用中或操作中的裝置之不同方位。設備可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。
在一些情況下，半導體封裝可以包括一或多個在中介層與基板之間的受控塌陷晶片連接(controlled collapse of chip connection, C4)支座(例如，焊球)。在這種情況下，受控塌陷晶片連接支座(standoffs)的高度可能變化或不足以保持安裝到中介層的底面的積體電路晶粒(例如，整合式被動積體電路晶粒(integrated passive IC die))與基板的頂面之間的間隙。另外，多個受控塌陷晶片連接支座的高度差異可能導致中介層在基板上方翹曲或彎曲。在這種情況下，積體電路晶粒可能與基板發生干擾或碰撞，從而可能損壞積體電路晶粒及/或基板。另外，積體電路晶粒可能會脫落(dislodged)，導致中介層發生電性開路或短路。
本文中的一些實施例描述了一種半導體裝置。所述半導體裝置，可以對應於高性能運算(HPC)封裝，包括在基板之上的中介層。間隔物結構(spacer structure)安裝到中介層的底面。間隔物結構被配置為保持安裝到中介層的底面的積體電路晶粒的底面與基板的頂面之間的間隙，以降低積體電路晶粒與基板之間發生干擾或碰撞的可能性。
以這種方式，降低了積體電路晶粒及/或基板損壞的可能性。另外，積體電路晶粒與中介層之間的電性連接的穩健性(robustness)可以增加，以提高包括間隔物結構的半導體封裝的可靠性及/或良率。
第1圖是一範例環境100的示意圖，在所述環境100中可以實施本文描述的系統及/或方法。如第1圖所示，環境100可以包括多個半導體加工工具組105至150和一個運輸工具組155。所述半導體加工工具組105至150可以包括重分佈層(redistribution layer, RDL)工具組105、平坦化(planarization)工具組110、連接(connection)工具組115、自動測試設備(automated test equipment, ATE)工具組120、單片化(singulation)工具組125、晶粒附接(die-attach)工具組130、密封(encapsulation)工具組135、印刷電路板(printed circuit board, PCB)工具組140、表面貼裝(surface mount, SMT)工具組145以及成品(finished goods)工具組150。範例環境100的半導體加工工具組105至150可以包括在一或多個設施中，例如半導體潔淨室或半潔淨室、半導體代工廠、半導體加工設施、外包組裝和測試(outsourced assembly and test, OSAT)設施及/或製造設施等。
在一些實施例中，半導體加工工具組105至150以及由半導體加工工具組105至150執行的操作分佈在多個設施中。附加地或替代地，半導體加工工具組105至150中的一或多者可以跨多個設施細分(subdivided)。由半導體加工工具組105至150執行的操作的順序可以基於半導體封裝的類型或半導體封裝的完成狀態而變化。
半導體加工工具組105至150中的一或多者可以執行一系列操作以組裝一半導體封裝(例如，將一或多個積體電路晶粒附接到基板，其中基板為一運算裝置提供外部連接等)。附加地或替代地，半導體加工工具組105至150中的一或多者可以執行一系列操作以確保半導體封裝的品質及/或可靠性(例如，在製造的各個階段測試和分類一或多個積體電路晶粒及/或半導體封裝)。
半導體封裝可以對應於一種類型的半導體封裝。例如，半導體封裝可以對應於覆晶(flipchip, FC)型的半導體封裝、球柵陣列(ball grid array, BGA)型的半導體封裝、多晶片封裝(multi-chip package, MCP)型的半導體封裝或晶片級封裝(chip scale package, CSP)型的半導體封裝。附加地或替代地，半導體封裝可以對應於塑膠無引線片式載體(plastic leadless chip carrier, PLCC)型的半導體封裝、系統級封裝(system-in-package, SIP)型的半導體封裝、陶瓷無引線片式載體(ceramic leadless chip carrier, CLCC)型的半導體封裝、或薄型小尺寸封裝(thin small outline package, TSOP)型的半導體封裝等。
重分佈層(RDL)工具組105包括一或多個工具，能夠在半導體基板(例如，半導體晶圓等)上形成一或多個材料層和圖案(例如，介電層、導電重分佈層及/或垂直連接通道結構(通孔(vias))等)。重分佈層工具組105可以包括一或多個光微影工具(例如，光微影曝光工具、光阻劑分配工具、光阻劑顯影工具等)、一或多個蝕刻工具(例如，基於電漿的蝕刻工具、乾蝕刻工具、濕蝕刻工具等)、以及一或多個沉積工具(例如，化學氣相沉積(chemical vapor deposition, CVD)工具、物理氣相沉積(physical vapor deposition, PVD)工具、原子層沉積(atomic layer deposition, ALD)工具或電鍍工具等)的組合。重分佈層工具組105還可以包括用於連結及/或分離半導體基板(例如，半導體晶圓)的接合/脫離(bonding/debonding)工具。在一些實施例中，範例環境100包括多種類型的這樣的工具，作為重分佈層工具組105的一部分。
平坦化工具組110包括一或多個工具，能夠拋光或平坦化半導體基板(例如，半導體晶圓)的各個層。平坦化工具組110也可以包括能夠使半導體基板變薄的工具。平坦化工具組110可以包括化學機械平坦化(chemical mechanical planarization, CMP)工具或研磨(lapping)工具等。在一些實施例中，範例環境100包括多種類型的這樣的工具，作為平坦化工具組110的一部分。
連接工具組115包括一或多個工具，能夠形成連接結構(例如，導電結構)作為半導體封裝的一部分。由連接工具組115形成的連接結構可以包括導線、螺柱、柱、凸塊或焊球等。由連接工具組115形成的連接結構可以包括例如金(Au)材料、銅(Cu)材料、銀(Ag)材料、鎳(Ni)材料、錫(Sn)材料或鈀(Pd)材料等材料。連接工具組115可以包括凸塊工具、導線接合工具或電鍍工具等。在一些實施例中，範例環境100包括多種類型的這樣的工具，作為連接工具組115的一部分。
自動測試設備(ATE)工具組120包括一或多個工具，能夠測試一或多個積體電路晶粒及/或半導體封裝(例如，在密封後的一或多個積體電路晶粒)的品質及可靠性。自動測試設備工具組120可以執行晶圓測試操作、已知良品晶粒(known good die, KGD)測試操作、半導體封裝測試操作、或系統級(例如，裝有一或多個半導體封裝及/或一或多個積體電路晶粒的電路板)測試操作等。自動測試設備工具組120可以包括參數測試器工具、速度測試器工具及/或老化(burn-in)工具等。附加地或替代地，自動測試設備工具組120可以包括探針工具、探針卡工具、測試介面工具、測試插槽工具、測試處理器工具、老化測試板(burn-in board)工具及/或老化測試板裝載/卸載工具等。在一些實施例中，範例環境100包括多種類型的這樣的工具，作為自動測試設備工具組120的一部分。
單片化工具組125包括一或多個工具，能夠從載體上單片化(例如，分離、去除)一或多個積體電路晶粒或半導體封裝。例如，單片化工具組125可以包括從半導體基板中切割一或多個積體電路晶粒的切割工具、鋸切工具或雷射工具。附加地或替代地，單片化工具組125可以包括從引線架(leadframe)上切除半導體封裝的修整和成型(trim-and-form)工具。附加地或替代地，單片化工具組125可以包括從有機基板材料的條帶(strip)或面板(panel)中去除半導體封裝的刳刨(router)工具或雷射工具等。在一些實施例中，範例環境100包括多種類型的這樣的工具，作為單片化工具組125的一部分。
晶粒附接工具組130包括一或多個工具，能夠將一或多個積體電路晶粒附接到中介層、引線架及/或有機基板材料的條帶等。晶粒附接工具組130可以包括取放(pick-and-place)工具、膠帶(taping)工具、層壓工具、回焊工具(例如，爐管)、焊接工具、環氧樹脂分配工具等。在一些實施例中，範例環境100包括多種類型的這樣的工具，作為晶粒附接工具組130的一部分。
密封工具組135包括一或多個工具，能夠密封一或多個積體電路晶粒(例如，附接到中介層、引線架及/或有機基板材料的條帶的一或多個積體電路晶粒)。例如，密封工具組135可以包括將一或多個積體電路晶粒密封在塑膠模塑料中的模製(molding)工具。附加地或替代地，密封工具組135可以包括在一或多個積體電路晶粒與下層表面(例如，中介層或有機基板材料的條帶等)之間分配環氧聚合物底部填充材料的分配工具。在一些實施例中，範例環境100包括多種類型的這樣的工具，作為密封工具組135的一部分。
印刷電路板(PCB)工具組140包括一或多個工具，能夠形成具有一或多層導電跡線(traces)的印刷電路板。印刷電路板工具組140可以形成一種類型的印刷電路板，例如單層印刷電路板、多層印刷電路板或高密度互連(high density interconnect, HDI)印刷電路板等。在一些實施例中，印刷電路板工具組140形成中介層及/或基板。印刷電路板工具組140可以包括層壓工具、電鍍工具、光刻(photoengraving)工具、雷射切割工具、取放工具、蝕刻工具、分配工具及/或固化工具(例如，爐管)等。在一些實施例中，範例環境100包括多種類型的這樣的工具，作為印刷電路板工具組140的一部分。
表面貼裝(SMT)工具組145包括一或多個工具，能夠將半導體封裝安裝到電路板(例如，中央處理單元(central processing unit, CPU)印刷電路板、記憶體模組印刷電路板、汽車電路板、及/或顯示系統板等)。表面貼裝工具組145可以包括模板工具、錫膏印刷工具、取放工具、回焊工具(例如，爐管)及/或檢查工具等。在一些實施例中，範例環境100包括多種類型的這樣的工具，作為表面貼裝工具組145的一部分。
成品工具組150包括一或多個工具，能夠準備包括半導體封裝的最終產品以運送給客戶。成品工具組150可以包括卷帶(tape-and-reel)工具、取放工具、承載托盤堆疊工具、裝箱工具、掉落測試工具、行李傳送帶工具、受控環境存儲工具及/或密封工具等。在一些實施例中，範例環境100包括多種類型的這樣的工具，作為成品工具組150的一部分。
運輸工具組155包括一或多個工具，能夠在半導體加工工具組105至150之間傳輸在製品(work-in-process, WIP)。運輸工具組155可以被配置為容納一或多個運輸載體，例如晶圓運輸載體(例如，晶圓盒或前開式晶圓傳送盒(front opening unified pod, FOUP)等)、晶粒載體運輸載體(例如，薄膜框架(film frame)等)及/或封裝運輸載體(例如，聯合電子裝置工程(joint electron device engineering, JEDEC)托盤或載帶卷盤(carrier tape reel)等)。運輸工具組155也可以被配置為在運輸載體之間轉移及/或組合在製品。運輸工具組155可以包括取放工具、輸送機工具、機器人手臂工具、高架懸掛式運輸(overhead hoist transport, OHT)工具、自動物料搬運系統(automated materially handling system, AMHS)工具及/或其他類型的工具。在一些實施例中，範例環境100包括多種類型的這樣的工具，作為運輸工具組155的一部分。
半導體加工工具組105至150中的一或多者可以執行一系列操作以形成一半導體封裝的一或多個部分。如參照第2至7圖和本文別處更詳細地描述的，所述一系列操作可以包括在中介層的底面上形成間隔物結構，其中形成間隔物結構包括在距中介層的底面一第一距離處形成間隔物結構的底面。所述一系列操作包括將積體電路晶粒附接到中介層的底面，其中將積體電路晶粒附接到中介層的底面包括將積體電路晶粒的底面定位在距中介層的底面一第二距離處，且第二距離小於第一距離。所述一系列操作包括將基板附接到中介層的底面，其中將基板附接到中介層的底面包括將基板的頂面定位在距中介層的底面一第三距離處。在一些實施例中，第三距離大於第一距離。
第1圖中所示的工具組的數量和佈置係提供作為一或多個範例。實務上，可能存在與第1圖中所示的工具組相比更多的工具組、不同的工具組或不同佈置的工具組。此外，第1圖中所示的兩個或更多個工具組可以在單個工具組中實現，或者第1圖中所示的一個工具組可以實現為多個分散的工具組。附加地或替代地，環境100的一或多個工具組可以執行被描述為由環境100的另一工具組執行的一或多個功能。
第2圖是本文描述的一半導體封裝205的範例實施例200的示意圖。在一些實施例中，半導體封裝205對應於高性能運算(high-performance computing, HPC)半導體封裝。此外，第2圖示出半導體封裝205的側視圖。
半導體封裝205可以包括一或多個積體電路晶粒(例如，單晶片系統(system-on-chip, SoC)積體電路晶粒210及/或動態隨機存取記憶體(dynamic random access memory, DRAM)積體電路晶粒215等)。半導體封裝205可以包括具有一或多層導電跡線225的中介層220。中介層220可以包括一或多層介電材料，例如陶瓷材料或矽材料。在一些實施例中，中介層220對應於包括玻璃強化環氧樹脂層壓材料及/或預浸材料(例如，複合纖維/樹脂/環氧樹脂材料)等的層的印刷電路板。附加地或替代地，中介層220的一或多個層可以包括積層膜(buildup film)材料。
導電跡線225可以包括一或多種材料，例如金(Au)材料、銅(Cu)材料、銀(Ag)材料、鎳(Ni)材料、錫(Sn)材料或鈀(Pd)材料等。在一些實施例中，中介層220包括連接一或多層導電跡線225的一或多個導電垂直通道連接結構(通孔)。
如第2圖所示，單晶片系統(SoC)積體電路晶粒210和動態隨機存取記憶體(DRAM)積體電路晶粒215使用多個連接結構230連接(例如，安裝)到中介層220。連接結構230可以包括螺柱、柱、凸塊或焊球等的一或多種組合。連接結構230可以包括一或多種材料，例如金(Au)材料、銅(Cu)材料、銀(Ag)材料、鎳(Ni)材料、錫(Sn)材料、鉛(Pb)材料或鈀(Pd)材料等。在一些實施例中，所述一或多種材料可以是無鉛的(例如，無鉛(Pb-free))。
連接結構230可以將單晶片系統積體電路晶粒210和動態隨機存取記憶體積體電路晶粒215的底面上的焊盤(例如，焊墊)連接到中介層220的頂面上的焊盤。在一些實施例中，連接結構230可以包括一或多個用於信號目的的電性連接(例如，單晶片系統積體電路晶粒210、動態隨機存取記憶體積體電路晶粒215和中介層220的對應焊盤電性連接到單晶片系統積體電路晶粒210、動態隨機存取記憶體積體電路晶粒215和中介層220的個別電路及/或跡線)。
在一些實施例中，連接結構230可以包括一或多個用於附接目的及/或間隔目的的機械連接(例如，單晶片系統積體電路晶粒210、動態隨機存取記憶體積體電路晶粒215和中介層220的對應焊盤不電性連接到單晶片系統積體電路晶粒210、動態隨機存取記憶體積體電路晶粒215和中介層220的個別電路及/或跡線)。在一些實施例中，一或多個連接結構230可以同時在電性和機械方面起作用。
模塑料235可以密封半導體封裝205的一或多個部分，包括單晶片系統積體電路晶粒210及/或動態隨機存取記憶體積體電路晶粒215的部分。模塑料235(例如，塑膠模塑料等)可以保護單晶片系統積體電路晶粒210及/或動態隨機存取記憶體積體電路晶粒215在半導體封裝205的製造期間及/或半導體封裝205的現場使用(field use)期間免受損壞。
半導體封裝205可以包括具有一或多層導電跡線245的基板240。基板240可以包括一或多層介電材料，例如陶瓷材料或矽材料。在一些實施例中，基板240對應於包括玻璃強化環氧樹脂層壓材料及/或預浸材料(例如，複合纖維/樹脂/環氧樹脂材料)等的層的印刷電路板。附加地或替代地，基板240的一或多個層可以包括積層膜材料。
導電跡線245可以包括一或多種材料，例如金(Au)材料、銅(Cu)材料、銀(Ag)材料、鎳(Ni)材料、錫(Sn)材料或鈀(Pd)材料等。在一些實施例中，基板240包括連接一或多層導電跡線245的一或多個導電垂直通道連接結構(通孔)。
如第2圖所示，中介層220使用多個連接結構250連接(例如，安裝)到基板240。連接結構250可以包括螺柱、柱、凸塊或焊球等的一或多種組合。在一些實施例中，連接結構250對應於受控塌陷晶片連接(controlled collapse chip connection, C4)連接結構。連接結構250可以包括一或多種材料，例如金(Au)材料、銅(Cu)材料、銀(Ag)材料、鎳(Ni)材料、錫(Sn)材料、鉛(Pb)材料或鈀(Pd)材料等。在一些實施例中，所述一或多種材料可以是無鉛的(例如，無鉛)。
連接結構250可以將中介層220的底面上的焊盤(例如，焊墊)連接到基板240的頂面上的焊盤。在一些實施例中，連接結構250可以包括一或多個用於信號目的的電性連接(例如，中介層220和基板240的對應焊盤電性連接到中介層220和基板240的個別電路及/或跡線)。在一些實施例中，連接結構250可以包括一或多個用於附接目的及/或間隔目的的機械連接(例如，中介層220和基板240的對應焊盤不電性連接到中介層220和基板240的個別電路及/或跡線)。在一些實施例中，一或多個連接結構250可以同時在電性和機械方面起作用。
半導體封裝205可以包括連接到基板240的底面上的焊盤(例如，焊墊)的多個連接結構255。連接結構255可以包括螺柱、柱、凸塊或焊球等的一或多種組合。連接結構255可以包括一或多種材料，例如金(Au)材料、銅(Cu)材料、銀(Ag)材料、鎳(Ni)材料、錫(Sn)材料、鉛(Pb)材料或鈀(Pd)材料等。在一些實施例中，所述一或多種材料可以是無鉛的(例如，無鉛)。在一些實施例中，連接結構255對應於受控塌陷晶片連接(C4)連接結構。
連接結構255可用於使用表面貼裝(surface mount, SMT)製程將半導體封裝205(例如，基板240)附接到電路板(未顯示)。在一些實施例中，連接結構255可以提供用於信號的電性連接(例如，基板240和電路板的對應焊盤可以電性連接到基板240和電路板的個別電路及/或跡線)。在一些實施例中，連接結構255可以提供與電路板的機械連接以用於附接目的及/或間隔目的(例如，基板240和電路板的對應焊盤可以不電性連接到基板240和電路板的個別電路及/或跡線)。在一些實施例中，一或多個連接結構255可以同時提供機械和電性連接。
半導體封裝205可以包括具有一或多個附加特徵的區域260。如參照第3至7圖和本文別處更詳細地描述的，半導體封裝205包括具有頂面的基板(例如，基板240)和具有面向基板的頂面的底面的中介層(例如，中介層220)。半導體封裝205還包括電性連接到中介層的底面的積體電路晶粒和機械連接到中介層的底面的間隔物結構。間隔物結構設置在積體電路晶粒旁邊，且間隔物結構與基板之間的一第一距離不大於積體電路晶粒與基板之間的一第二距離。半導體封裝205還包括多個連接結構(例如，連接結構250)，其中所述連接結構電性及/或機械連接基板和中介層。
附加地或替代地，如參照第3至7圖更詳細地描述的，半導體封裝205的半導體結構包括具有底面的中介層(例如，中介層220)。半導體結構包括電性及/或機械連接到中介層的底面的間隔物結構，其中間隔物結構包括與中介層的底面相距一第一距離的底面。半導體結構包括電性及機械連接到中介層的底面的積體電路晶粒，其中積體電路晶粒包括與中介層的底面相距一第二距離的底面，且第二距離小於第一距離。
如上所述，第2圖係提供作為一範例。其他範例可能與關於第2圖所描述的不同。
第3圖是本文描述的一範例實施例300的示意圖。範例實施例300可以包括使用參照第1圖描述的半導體加工工具105至150中的一或多者執行的操作的組合而形成的半導體封裝205的一或多個部分。在範例實施例300中，半導體封裝205的一部分305包括間隔物結構310和積體電路晶粒315(例如，整合式被動積體電路晶粒等)。在一些實施例中，間隔物結構310被配置為保持積體電路晶粒315的底面與基板240的頂面之間的間隙320。此外，第3圖示出半導體封裝205的側視圖。
在處理半導體封裝205的一製造操作期間(例如，在自動測試設備工具組120的工具中插入半導體封裝205的期間或在通過表面貼裝工具組145的工具將半導體封裝205安裝到印刷電路板的期間等)，彎矩(bending moment)可以被施加到半導體封裝205。間隔物結構310可以減少由彎矩引起的彎曲以保持間隙320。通過保持間隙320，積體電路晶粒315損壞(例如，破裂)及/或中介層220損壞(例如，衝擊)的可能性降低。此外，間隔物結構310可以減少中介層220中的彎曲，以降低導電跡線225損壞(例如，開裂)、連接結構230的焊點損壞(例如，斷裂或剪切)及/或連接結構250的焊點損壞(例如，斷裂或剪切)的可能性，以提高半導體封裝205的穩健性、品質及/或可靠性。
如上所述，第3圖係提供作為一範例。此外，如參照第4A至4G圖和本文別處描述的，可能存在與第3圖中所示的特徵相比更多個特徵、不同的特徵或不同佈置的特徵。
第4A至4G圖是本文描述的一範例實施例400的示意圖。實施例400包括半導體封裝205的一或多個範例配置，其中半導體封裝205包括間隔物結構310。此外，第4A至4G圖示出半導體封裝205的部分305的側視圖。
在第4A圖中，半導體封裝205的部分305包括中介層220和基板240。中介層220具有面向基板240的頂面的底面。部分305還包括使用連接結構230a(例如，多個第一連接結構)機械及/或電性連接到中介層220的底面的積體電路晶粒315(例如，整合式被動積體電路晶粒等)。在第4A圖中，間隔物結構310使用連接結構230b(例如，多個第二連接結構)機械及/或電性連接到中介層220的底面。
間隔物結構310可以包括對應於支撐部件405的部分以及對應於支撐部件405表面之上的材料層410的部分。如第4A圖所示，材料層410位於支撐部件405與基板240的頂面之間。支撐部件405例如可以對應於骨架元件(stud element)，但不限於此。
支撐部件405可以包括矽材料或金屬材料等。材料層410可以包括晶粒附接膜材料(例如，晶粒附接膜層)、積層膜材料(例如，積層膜層)或聚合物材料(例如，聚合物層)等。在一些實施例中，材料層410具有彈性(例如，順應性)特性。
可以使用不同的技術及/或工具組來在中介層220的底面上形成間隔物結構310的部分。例如，重分佈層工具組105的一或多個工具(例如，光微影工具、沉積工具及/或蝕刻工具中的一或多者等)可以使用光微影圖案化製程在間隔物結構310的支撐部件405上形成焊盤圖案(例如，焊墊)。在一些實施例中，重分佈層工具組105可以在支撐部件405的層上或層內形成跡線。附加地或替代地，單片化工具組125的一或多個工具(例如，切割工具等)可以使用切割製程從半導體基板上切除(excise)支撐部件405。附加地或替代地，連接工具組115的一或多個工具(例如，凸塊工具等)可以在支撐部件405的頂面及/或中介層220的底面上形成連接結構230b。附加地或替代地，晶粒附接工具組130的一或多個工具(例如，膠帶工具、層壓工具等)可以使用層壓製程在支撐部件405的表面上形成間隔物結構310的材料層410部分。附加地或替代地，晶粒附接工具組130的一或多個工具(例如，取放工具及/或回焊工具等)可以將支撐部件405附接到中介層220的底面。在一些實施例中，用於將支撐部件405附接到中介層220的底面的技術及/或工具組可以與用於將積體電路晶粒315附接到中介層220的底面的技術及/或工具組相同。
如第4A圖所示，與製造製程能力及材料公差相關的尺寸疊層(stackup of dimensions)可以配置間隔物結構310以保持積體電路晶粒315的底面與基板240的頂面之間的間隙320。間隔物結構310的疊層(stackup)可以包括從中介層220的底面到基板240的頂面的距離D1。在一些實施例中，並且作為一範例，距離D1包括在大約135微米到大約160微米的範圍內。然而，距離D1的其他值和範圍也在本揭露的範圍內。
附加地或替代地，所述疊層還可以包括從中介層220的底面到積體電路晶粒315的底面的距離D2。在一些實施例中，並且作為一範例，距離D2包括在大約50微米到大約120微米的範圍內。然而，距離D2的其他值和範圍也在本揭露的範圍內。
附加地或替代地，所述疊層還可以包括從中介層220的底面到間隔物結構310的底面的距離D3。在一些實施例中，距離D3大於距離D2(例如，距離D2小於距離D3)。在一些實施例中，並且作為一範例，距離D3大於約120微米。如果距離D3等於或小於120微米，則積體電路晶粒315及/或基板240可能會在中介層220彎曲期間發生損壞。然而，距離D3的其他值和範圍也在本揭露的範圍內。
附加地或替代地，所述疊層還可以包括從間隔物結構310的底面到基板240的頂面的距離D4。對於包括範例距離D1至D3的疊層，距離D4可以包括在大約1微米到大約20微米的範圍內。如果距離D4小於約1微米，則在半導體封裝205的處理或加工期間(例如，在通過自動測試設備工具組120進行測試或通過表面貼裝工具組145進行安裝的期間)中介層220(及/或基板240)中的彎曲可能導致積體電路晶粒315及/或基板240損壞。如果距離D4大於約20微米，則在半導體封裝205的處理或加工期間可能發生中介層220的彎曲，並導致中介層220損壞、導電跡線225損壞、連接結構230的焊點損壞及/或連接結構250的焊點損壞。然而，距離D4的其他值和範圍也在本揭露的範圍內。
第4B圖示出包括間隔物結構310的部分305的範例。在第4B圖中，材料層410位於支撐部件405與中介層220之間。此外，如第4B圖所示，間隔物結構310的邊緣與積體電路晶粒315的邊緣可以隔開一距離D5。在一些實施例中，距離D5大於約150微米。如果距離D5小於約150微米，則在中介層220彎曲期間可能發生積體電路晶粒315及/或間隔物結構310的破裂。
第4C圖示出包括間隔物結構310的部分305的範例。如第4C圖所示，間隔物結構310可以包括金屬柱結構415。金屬柱結構415可以包括圓形、方形、矩形、三角形、橢圓形或其組合等的橫截面形狀。在中介層220明顯彎曲的情況下，金屬柱結構415的底面可以接觸基板240的頂面。在一些實施例中，如第4C圖所示，間隔物結構310具有寬度D6。寬度D6可以包括在大約40微米到大約1000微米的範圍內。然而，寬度D6的其他值和範圍也在本揭露的範圍內。
可以使用不同的技術及/或工具組來形成金屬柱結構415。例如，重分佈層工具組105的電鍍工具、連接工具組115的電鍍工具或印刷電路板工具組140的電鍍工具等可以執行電鍍操作，作為在中介層220的底面上形成金屬柱結構415的一部分。
第4D圖示出包括間隔物結構310的部分305的範例。如第4D圖所示，間隔物結構310可以包括被動積體電路裝置。例如，如第4D圖所示，間隔物結構310可以包括陶瓷電容器420，在陶瓷電容器420的兩側上具有電極425。在中介層220明顯彎曲的情況下，具有電極425的陶瓷電容器420的底面可以接觸基板240的頂面。
可以使用不同的技術及/或工具組來形成包括被動積體電路裝置的間隔物結構310。例如，晶粒附接工具組130的取放工具和回焊工具等可以執行一系列操作以將具有電極425的陶瓷電容器420附接到中介層220的底面。
第4E圖示出包括間隔物結構310的部分305的範例。如第4E圖所示，除了間隔物結構310之外，部分305還包括在基板240中的凹槽430。凹槽430可以是與連接到中介層220的底面的積體電路晶粒315對準的凹槽。此外，在一些實施例中，凹槽430的輪廓環繞(encompasses)積體電路晶粒315的輪廓。在中介層220彎曲期間，凹槽430可以通過在積體電路晶粒315與基板240之間提供額外的間隙來進一步降低積體電路晶粒315破裂的可能性。
凹槽430可以具有深度D7(例如，在基板240的頂面與凹槽430的底面之間量測)。在一些實施例中，深度D7與間隔物結構310的高度(例如，從中介層220的底面到間隔物結構310的底面的距離D3)的比率包括在高達大約1:2(例如，50%)的範圍內。如果比率大於約1:2，則基板240的電路及/或跡線(例如，導電跡線245)可能暴露出來。然而，所述比率的其他值和範圍也在本揭露的範圍內。
可以使用不同的技術及/或工具組來形成凹槽430。例如，印刷電路板工具組140的雷射切割工具等可以燒蝕出基板240的頂面中的凹槽430。
第4F圖示出包括間隔物結構310的部分305的範例。如第4F圖所示，間隔物結構310可以包括在至少一個積體電路晶粒(例如，動態隨機存取記憶體積體電路晶粒215等)下方的位置435處。如第4F圖所示，間隔物結構310可以被配置為電磁屏蔽(electromagnetic shield)，用於屏蔽源自積體電路晶粒的電磁場440。
第4G圖示出包括間隔物結構310的部分305的範例。如第4G圖所示，間隔物結構310可以包括在至少一個積體電路晶粒(例如，動態隨機存取記憶體積體電路晶粒215等)下方的位置處。在第4G圖的範例中，間隔物結構310可以包括具有相對於中介層220的材料的熱容量(thermal capacitance)更大的熱容量(例如，焦耳每開爾文(joules per kelvin))的材料。在這種情況下，間隔物結構310可以被進一步配置為從積體電路晶粒接收熱量445的散熱器(heatsink)。
參照第4A至4E圖各圖描述的各個尺寸(例如，D1至D7)可以在第4A至4G圖中進行組合及/或應用。然而，其他尺寸的其他組合也在本揭露的範圍內。
第4A至4G圖中的半導體封裝205的部分305的特徵的數量和佈置係提供作為一或多個範例。實務上，可能存在與第4A至4G圖中所示的特徵相比更多的特徵、不同的特徵或不同佈置的特徵。
第5圖是本文描述的一範例實施例500的示意圖。實施例500包括半導體封裝205的範例佈局。此外，第5圖示出半導體封裝205的俯視圖。
在第5圖中，半導體封裝205可以對應於高性能運算(HPC)封裝或多晶片封裝(MPC)等。半導體封裝包括安裝到中介層220的頂面的單晶片系統(SoC)積體電路晶粒210a、單晶片系統(SoC)積體電路晶粒210b以及動態隨機存取記憶體(DRAM)積體電路晶粒215。此外，半導體封裝205包括安裝到中介層220的底面的多個間隔物結構(例如，間隔物結構310a、間隔物結構310b和間隔物結構310c)和多個被動積體電路晶粒(例如，積體電路晶粒315a、積體電路晶粒315b和積體電路晶粒315c)。
半導體封裝205的佈局可以包括多個間距的組合。舉例來說，積體電路晶粒315a與積體電路晶粒315b之間的間距D8可以大於或等於大約150微米等。附加地或替代地，間隔物結構310c與積體電路晶粒315c之間的間距D9可以大於或等於大約150微米等。然而，間距D8和間距D9的其他值和範圍也在本揭露的範圍內。
附加地或替代地，佈局可以包括一或多個面積比率。例如，積體電路晶粒315a至315c(包括其他積體電路晶粒)的面積與中介層220的面積的比率可以包括在大約1:200(例如，0.5%)到大約1:5 (例如，20%)的範圍內。附加地或替代地，間隔物結構310a至310c的面積與中介層220的面積的比率可以包括在大約1:200(例如，0.5%)到大約1:20(例如，5%)的範圍內。然而，此等比率的其他值和範圍也在本揭露的範圍內。
與第5圖中的半導體封裝205的佈局相關的特徵的數量和佈局係提供作為一範例。實務上，可能存在與第5圖中所示的特徵相比更多的特徵、不同的特徵或不同佈置的特徵。
第6圖是一裝置600的範例部件的示意圖，所述部件可以對應於半導體加工工具組105至150中的一或多者。在一些實施例中，半導體加工工具組105至150包括一或多個裝置600及/或裝置600的一或多個部件。如第6圖所示，裝置600可以包括匯流排610、處理器620、記憶體630、輸入部件640、輸出部件650以及通信部件660。
匯流排610包括能夠實現裝置600的部件之間的有線及/或無線通信的一或多個部件。匯流排610可以將第6圖的兩個或更多個部件耦接在一起，例如通過操作耦接(operative coupling)、通信耦接(communicative coupling)、電子耦接(electronic coupling)及/或電耦接(electric coupling)。處理器620包括中央處理單元、圖形處理單元、微處理器、控制器、微控制器、數位信號處理器、現場可編程閘陣列(field-programmable gate array)、特定應用積體電路(application-specific integrated circuit)及/或其他類型的處理部件。處理器620以硬體、韌體、或硬體及軟體的組合來實現。在一些實施例中，處理器620包括能夠被編程的一或多個處理器，以執行本文別處描述的一或多個操作或製程。
記憶體630包括揮發性及/或非揮發型記憶體。例如，記憶體630可以包括隨機存取記憶體(random access memory, RAM)、唯讀記憶體(read only memory, ROM)、硬碟及/或其他類型的記憶體(例如，快閃記憶體、磁性記憶體及/或光學記憶體)。記憶體630可以包括內部記憶體(例如，隨機存取記憶體、唯讀記憶體或硬碟)及/或可拆式記憶體(例如，經由通用序列匯流排連接而可拆卸)。記憶體630可以是非暫時性電腦可讀媒體。記憶體630儲存與裝置600的操作相關的資訊、指令及/或軟體(例如，一或多個軟體應用程式)。在一些實施例中，記憶體630包括一或多個記憶體，其與一或多個處理器(例如，處理器620)耦接，例如通過匯流排610。
輸入部件640使裝置600能夠接收輸入，例如使用者輸入及/或感測輸入。例如，輸入部件640可以包括觸控螢幕、鍵盤、小鍵盤、滑鼠、按鍵、麥克風、開關、感測器、全球定位系統感測器、加速度計、陀螺儀及/或致動器。輸出部件650使裝置600能夠提供輸出，例如通過顯示器、揚聲器及/或發光二極體。通信部件660使裝置600能夠通過有線連接及/或無線連接與其他裝置通信。例如，通信部件660可以包括接收器、發射器、收發器、調製解調器(modem)、網路介面卡及/或天線。
裝置600可以執行本文所描述的一或多個操作或製程。例如，非暫時性電腦可讀媒體(例如，記憶體630)可以儲存一組指令(例如，一或多個指令或代碼)以供處理器620執行。處理器620可以執行該組指令以執行本文所描述的一或多個操作或製程。在一些實施例中，由一或多個處理器620對該組指令的執行導致一或多個處理器620及/或裝置600執行本文所描述的一或多個操作或製程。在一些實施例中，使用實體導線電路(hardwired circuitry)代替指令或與指令結合以執行本文所描述的一或多個操作或製程。附加地或替代地，處理器620可以被配置為執行本文所描述的一或多個操作或製程。因此，本文描述的實施方式不限於硬體電路和軟體的任何特定組合。
第6圖中所示部件的數量和佈置係提供作為範例。裝置600可以包括與第6圖中所示的部件相比更多的部件、更少的部件、不同的部件或不同佈置的部件。附加地或替代地，裝置600的一組部件(例如，一或多個部件)可以執行被描述為由裝置600的另一組部件執行的一或多個功能。
第7圖是與形成本文描述的一半導體封裝相關的範例製程的流程圖。在一些實施例中，第7圖的一或多個製程方塊由半導體加工工具組105至150中的一或多者執行。附加地或替代地，第7圖的一或多個製程方塊可以由裝置600的一或多個部件執行，例如處理器620、記憶體630、輸入部件640、輸出部件650以及通信部件660。
如第7圖所示，製程700可以包括在中介層的底面上形成間隔物結構(方塊710)。例如，半導體加工工具組105至115中的一或多者(例如，晶粒附接工具組130)可以執行一系列操作以在中介層220的底面上形成間隔物結構310，如上所述。在一些實施例中，形成間隔物結構310包括在距中介層220的底面一第一距離D3處形成間隔物結構310的底面。
如第7圖中進一步所示，製程700可以包括將積體電路晶粒附接到中介層的底面(方塊720)。例如，半導體加工工具組105至115中的一或多者(例如，晶粒附接工具組130)可以執行一系列操作以將積體電路晶粒315附接到中介層220的底面，如上所述。在一些實施例中，將積體電路晶粒315附接到中介層220的底面包括將積體電路晶粒315的底面定位在距中介層220的底面一第二距離D2處。在一些實施例中，第二距離D2小於第一距離D3。
如第7圖中進一步所示，製程700可以包括將基板附接到中介層的底面(方塊730)。例如，半導體加工工具組105至115中的一或多者(例如，連接工具組115及/或晶粒附接工具組130)可以執行一系列操作以將基板240附接到中介層220的底面，如上所述。在一些實施例中，將基板240附接到中介層220的底面包括將基板240的頂面定位在距中介層220的底面一第三距離D1處。在一些實施例中，第三距離D1大於第一距離D3。
製程700可以包括附加的實施方式，例如下文描述的任何單個實施方式或實施方式的任何組合及/或與本文別處描述的一或多個其他製程結合。
在第一實施方式中，形成間隔物結構310包括使用光阻劑圖案化製程形成間隔物結構310的一部分。
在第二實施方式中，單獨地或與第一實施方式結合，形成間隔物結構310包括使用表面貼裝製程形成間隔物結構310的一部分。
在第三實施方式中，單獨地或與第一和第二實施方式中的一或多個結合，形成間隔物結構310包括使用層壓製程形成間隔物結構310的一部分。
儘管第7圖示出了製程700的多個範例方塊，但在一些實施例中，製程700包括與第7圖所示的方塊相比更多的方塊、更少的方塊、不同的方塊或不同佈置的方塊。附加地或替代地，製程700的兩個或更多個方塊可以並行(in parallel)執行。
本文中的一些實施例描述了一種半導體封裝。所述半導體裝置，可以對應於高性能運算(HPC)封裝，包括在基板之上的中介層。間隔物結構安裝到中介層的底面。間隔物結構被配置為保持安裝到中介層的底面的積體電路晶粒的底面與基板的頂面之間的間隙，以降低積體電路晶粒與基板之間發生干擾或碰撞的可能性。
以這種方式，降低了積體電路晶粒及/或基板損壞的可能性。另外，積體電路晶粒與中介層之間的電性連接的穩健性可以增加，以提高包括間隔物結構的半導體封裝的可靠性及/或良率。
如上面更詳細地描述的，本文描述的一些實施例提供一種半導體封裝。所述半導體封裝包括具有頂面的基板。所述半導體封裝包括具有面向基板的頂面的底面的中介層。所述半導體封裝包括電性連接到中介層的底面的積體電路晶粒。所述半導體封裝包括機械連接到中介層的底面的間隔物結構，其中間隔物結構設置在積體電路晶粒旁邊，且間隔物結構與基板之間的一第一距離不大於積體電路晶粒與基板之間的一第二距離。所述半導體封裝包括多個連接結構，其中所述連接結構電性及/或機械連接基板和中介層。在一些實施例中，間隔物結構包括支撐部件以及聚合物層。在一些實施例中，聚合物層位於支撐部件與中介層的底面之間。在一些實施例中，聚合物層位於支撐部件與基板的頂面之間。在一些實施例中，間隔物結構包括金屬柱結構。在一些實施例中，間隔物結構包括具有相對於中介層的材料的熱容量更大的熱容量的材料，其中間隔物結構被進一步配置為從附接到中介層的積體電路晶粒接收熱量的散熱器。在一些實施例中，間隔物結構包括與附接到中介層的頂面的另一積體電路晶粒對準的位置，其中間隔物結構被進一步配置為屏蔽源自該另一積體電路晶粒的電磁場的電磁屏蔽。在一些實施例中，間隔物結構包括陶瓷電容器以及位於陶瓷電容器的兩側上的電極。在一些實施例中，基板的頂面包括與連接到中介層的底面的積體電路晶粒對準的凹槽，其中凹槽的輪廓環繞積體電路晶粒的輪廓。在一些實施例中，凹槽具有一深度，其中凹槽的深度與間隔物結構的高度的比率包括在高達大約1:2的範圍內。
如上面更詳細地描述的，本文描述的一些實施例提供一種製造半導體封裝的方法。所述方法包括在中介層的底面上形成間隔物結構，其中形成間隔物結構包括在距中介層的底面一第一距離處形成間隔物結構的底面。所述方法包括將積體電路晶粒附接到中介層的底面，其中將積體電路晶粒附接到中介層的底面包括將積體電路晶粒的底面定位在距中介層的底面一第二距離處，且第二距離小於第一距離。所述方法包括將基板附接到中介層的底面，其中將基板附接到中介層的底面包括將基板的頂面定位在距中介層的底面一第三距離處，且第三距離大於第一距離。在一些實施例中，形成間隔物結構包括使用光阻劑圖案化製程形成間隔物結構的一部分。在一些實施例中，形成間隔物結構包括使用表面貼裝製程形成間隔物結構的一部分。在一些實施例中，形成間隔物結構包括使用層壓製程形成間隔物結構的一部分。
如上面更詳細地描述的，本文描述的一些實施例提供一種半導體結構。所述半導體結構包括具有底面的中介層。所述半導體結構包括電性及/或機械連接到中介層的底面的間隔物結構，其中間隔物結構包括與中介層的底面相距一第一距離的底面。所述半導體結構包括電性及機械連接到中介層的底面的積體電路晶粒，其中積體電路晶粒包括與中介層的底面相距一第二距離的底面，且第二距離小於第一距離。在一些實施例中，間隔物結構包括支撐部件，支撐部件包括矽材料或金屬材料。在一些實施例中，間隔物結構包括在支撐部件的表面之上的材料層，材料層包括晶粒附接膜材料、積層膜材料或聚合物材料。在一些實施例中，第一距離大於約120微米。在一些實施例中，積體電路晶粒包括與間隔物結構的邊緣隔開一距離的邊緣，其中將積體電路晶粒的邊緣與間隔物結構的邊緣隔開的所述距離大於約150微米。在一些實施例中，所述半導體結構更包括基板，基板包括電性及/或機械耦接到中介層的底面的頂面，其中基板的頂面與間隔物結構的底面由一間隙隔開，且將基板的頂面與間隔物結構的底面隔開的所述間隙包括在大約1微米到大約20微米的範圍內。
如本文所用，用語“及/或”在與多個項目結合使用時旨在單獨涵蓋多個項目中的每一個以及多個項目的任何和所有組合。例如，“A及/或B”涵蓋“A和B”、“A而不是B”和“B而不是A”。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各個改變、置換或修改。
100:環境 105:半導體加工工具組/重分佈層工具組 110:半導體加工工具組/平坦化工具組 115:半導體加工工具組/連接工具組 120:半導體加工工具組/自動測試設備工具組 125:半導體加工工具組/單片化工具組 130:半導體加工工具組/晶粒附接工具組 135:半導體加工工具組/密封工具組 140:半導體加工工具組/印刷電路板工具組 145:半導體加工工具組/表面貼裝工具組 150:半導體加工工具組/成品工具組 155:運輸工具組 200:實施例 205:半導體封裝 210, 210a, 210b:單晶片系統積體電路晶粒 215:動態隨機存取記憶體積體電路晶粒 220:中介層 225:導電跡線 230, 230a, 230b:連接結構 235:模塑料 240:基板 245:導電跡線 250:連接結構 255:連接結構 300:實施例 305:部分 310, 310a, 310b, 310c:間隔物結構 315, 315a,315b, 315c:積體電路晶粒 320:間隙 400:實施例 405:支撐部件 410:材料層 415:金屬柱結構 420:陶瓷電容器 425:電極 430:凹槽 435:位置 440:電磁場 445:熱量 500:實施例 600:裝置 610:匯流排 620:處理器 630:記憶體 640:輸入部件 650:輸出部件 660:通信部件 700:製程 710, 720, 730:方塊 D1:(第三)距離 D2:(第二)距離 D3:(第一)距離 D4:距離 D5:距離 D6:寬度 D7:深度 D8:間距 D9:間距
根據以下的詳細說明並配合所附圖式做完整揭露。須強調的是，根據本產業的一般作業，圖示並未按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。 第1圖是一範例環境的示意圖，在所述環境中可以實施本文描述的系統及/或方法。 第2圖是本文描述的一半導體封裝的範例實施例的示意圖。 第3圖、第4A圖至第4G圖和第5圖是本文描述的範例實施例的示意圖。 第6圖是本文描述的第1圖的一或多個裝置的範例部件的示意圖。 第7圖是與形成本文描述的一半導體封裝相關的範例製程的流程圖。
205:半導體封裝
210:單晶片系統積體電路晶粒
215:動態隨機存取記憶體積體電路晶粒
220:中介層
225:導電跡線
230:連接結構
240:基板
250:連接結構
300:實施例
305:部分
310:間隔物結構
315:積體電路晶粒
320:間隙

Claims (1)

  1. 一種半導體封裝，包括： 一基板，包括一頂面； 一中介層，包括面向該基板的該頂面的一底面； 一積體電路晶粒，電性連接到該中介層的該底面； 一間隔物結構，機械連接到該中介層的該底面，其中該間隔物結構設置在該積體電路晶粒旁邊，且該間隔物結構與該基板之間的一第一距離不大於該積體電路晶粒與該基板之間的一第二距離；以及 複數個連接結構，電性連接該基板和該中介層。
TW112101004A 2022-05-06 2023-01-10 半導體封裝 TW202345310A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/662,366 US20230361016A1 (en) 2022-05-06 2022-05-06 Semiconductor package and methods of manufacturing
US17/662,366 2022-05-06

Publications (1)

Publication Number Publication Date
TW202345310A true TW202345310A (zh) 2023-11-16

Family

ID=88648278

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112101004A TW202345310A (zh) 2022-05-06 2023-01-10 半導體封裝

Country Status (2)

Country Link
US (1) US20230361016A1 (zh)
TW (1) TW202345310A (zh)

Also Published As

Publication number Publication date
US20230361016A1 (en) 2023-11-09

Similar Documents

Publication Publication Date Title
US7833840B2 (en) Integrated circuit package system with down-set die pad and method of manufacture thereof
US20230260920A1 (en) Chip package and manufacturing method thereof
US11508712B2 (en) Method of manufacturing a package-on-package type semiconductor package
JP2007221139A (ja) ベースパッケージ上にダイを有する集積回路パッケージシステム用のシステム
US20230361016A1 (en) Semiconductor package and methods of manufacturing
US20230395443A1 (en) Semiconductor package and methods of manufacturing
US20240128149A1 (en) Cooling interface region for a semiconductor die package
US20240128211A1 (en) Semiconductor die package and methods of manufacturing
US20230402417A1 (en) Semiconductor package and method of manufacturing
US20240096732A1 (en) Semiconductor package fixture and methods of manufacturing
US20230395526A1 (en) Semiconductor package and methods of manufacturing
US20230378024A1 (en) Semiconductor package structures and methods of forming the same
US20230378039A1 (en) Semiconductor package and methods of manufacturing
TWI845113B (zh) 多晶粒封裝及其製造方法
US20240071854A1 (en) Multi-die package and methods of formation
US20240038649A1 (en) Semiconductor device package and methods of formation
US20230361045A1 (en) Semiconductor package and methods of manufacturing
US20230395563A1 (en) Multiple non-active dies in a multi-die package
US20240038682A1 (en) Semiconductor device package and methods of formation
US20240107780A1 (en) Semiconductor device packages and methods of formation
US20240113032A1 (en) Packaged interconnect structures
US20230402937A1 (en) Forming integrated electronic devices for converting and downscaling alternating current
US20210249323A1 (en) Semiconductor package and method of manufacturing semiconductor package
TW202418495A (zh) 半導體裝置、半導體晶粒封裝和製造其的方法
TW202420534A (zh) 半導體晶片封裝及其製造方法