TW202338842A - 非揮發性記憶體 - Google Patents

非揮發性記憶體 Download PDF

Info

Publication number
TW202338842A
TW202338842A TW111128577A TW111128577A TW202338842A TW 202338842 A TW202338842 A TW 202338842A TW 111128577 A TW111128577 A TW 111128577A TW 111128577 A TW111128577 A TW 111128577A TW 202338842 A TW202338842 A TW 202338842A
Authority
TW
Taiwan
Prior art keywords
memory
data
aforementioned
temperature
intervals
Prior art date
Application number
TW111128577A
Other languages
English (en)
Other versions
TWI836534B (zh
Inventor
黒澤泰彦
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202338842A publication Critical patent/TW202338842A/zh
Application granted granted Critical
Publication of TWI836534B publication Critical patent/TWI836534B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

若依據實施形態，則非揮發性記憶體之控制電路，係實行第1程式化動作，並在第1程式化動作之後，實行第2程式化動作。第1程式化動作，係為將第2之複數之記憶體胞之各者的臨限值電壓設定於複數之第1區間之中之與寫入資料相對應之第1區間處並且將第3之複數之記憶體胞之各者的臨限值電壓設定於複數之第1區間之中之第2區間處的動作。第2程式化動作，係為將第2之複數之記憶體胞之各者的臨限值電壓設定於複數之第3區間之中之與寫入資料相對應之第3區間處並且將第3之複數之記憶體胞之各者的臨限值電壓設定於複數之第3區間之中之2個的第4區間之中之與溫度資訊相對應之第4區間處的動作。

Description

非揮發性記憶體
本實施形態，一般而言，係有關於非揮發性記憶體。 [關連申請案]
本申請案，係享受於2022年3月17日所申請之日本特許出願第2022-42300之優先權的利益，且將此日本申請案之全部的內容援用於本案中。
NAND型快閃記憶體等之非揮發性記憶體，其動作特性係會有依存於使用溫度而有所變動的情形。又，非揮發性記憶體之寫入時之溫度的記錄，係能夠被使用在故障解析中。故而，係期望能夠將非揮發性記憶體之寫入時之溫度適當地作記錄。
其中一個實施形態，係提供一種能夠適當地記錄寫入時之溫度的非揮發性記憶體。 若依據本實施形態，則非揮發性記憶體，係具備有第1之複數之記憶體胞、和溫度感測器、和介面、以及控制電路。第1之複數之記憶體胞之各別之閘極，係被與字元線作了連接。介面，係構成為收訊寫入資料。控制電路，係構成為實行第1程式化動作，並在第1程式化動作之實行後，實行第2程式化動作。控制電路，在第1程式化動作中，係構成為藉由對於字元線施加程式化電壓，來將第1之複數之記憶體胞之中之第2之複數之記憶體胞之各者的臨限值電壓設定於複數之第1區間之中之與寫入資料相對應之第1區間處，並且將第1之複數之記憶體胞之中之與第2之複數之記憶體胞相異的第3之複數之記憶體胞之各者的臨限值電壓設定於複數之第1區間之中之第2區間處。控制電路，在第2程式化動作中，係構成為藉由對於字元線更進而施加程式化電壓，來將第2之複數之記憶體胞之各者的臨限值電壓設定於被設置在較複數之第1區間而更廣的範圍中之複數之第3區間之中之與寫入資料相對應之第3區間處，並且將第3之複數之記憶體胞之各者的臨限值電壓設定於複數之第3區間之中之被設定在與第2區間相同或者是更高電壓側處之2個的第4區間之中之與藉由溫度感測器所檢測出的第1溫度資訊相對應之第4區間處。
實施形態之非揮發性記憶體，係將資料非揮發性地作記憶。非揮發性記憶體之記憶的信賴性，係依存於使用溫度。例如，在非揮發性記憶體處，起因於寫入動作時之溫度和讀取動作時之溫度，使錯誤位元數成為最小之檢測電壓Vsense係會有所變動。
於此，針對被與實施形態作比較之技術進行說明。將被與實施形態作比較之技術，標記為「比較例」。若依據比較例，則非揮發性記憶體，係並不進行溫度修正，或者是使用藉由溫度感測器而在讀取時所檢測出之溫度，來決定檢測電壓Vsense。
當非揮發性記憶體以讀取時之溫度來決定檢測電壓Vsense時，係會有無法適當地決定檢測電壓Vsense的情況。例如，當資料之寫入時之溫度與讀取時之溫度為大幅度相異的情況時，亦即是當存在有溫度交叉的情況時，基於讀取時之溫度所得到的檢測電壓Vsense，係會從適當之檢測電壓Vsense(亦即是使錯誤位元數成為最小的檢測電壓Vsense)而有所偏離。在此種情況時，比較例之記憶體系統之錯誤位元數係會有增加的可能性。
在比較例中，寫入時之溫度資訊，係藉由被設置在非揮發性記憶體之外部的記憶體記憶體來進行管理並作記錄。例如，因應於從記憶體控制器而來之溫度狀態取得指令，非揮發性記憶體係檢測出溫度。非揮發性記憶體，係將所檢測出的溫度資訊回送至記憶體控制器處。溫度資訊，係因應於從記憶體控制器而來之指令，來作為後設資料(meta data)而被寫入至非揮發性記憶體之記憶體胞陣列中。於此情況，在溫度被檢測出來的時間點與資料之寫入時間點之間，係存在有時間延滯(time lag)。故而，就算是非揮發性記憶體使用在讀取時所檢測出之溫度與後設資料中之溫度資訊來進行修正，也難以正確地進行溫度交叉之修正。
又，記憶體控制器，係以較資料之寫入之單位而更大的單位(例如，區塊單位)來對於溫度進行管理。因此，當記憶體控制器針對資料之各寫入單位的每一者而對於後設資料之溫度進行了參照的情況時，該溫度係會有從寫入的時間點之溫度而大幅度偏離的可能性。基於此觀點，同樣的，就算是非揮發性記憶體使用在讀取時所檢測出之溫度與後設資料中之溫度資訊來進行溫度交叉之修正，也難以正確地進行溫度交叉之修正。
又，非揮發性記憶體之使用溫度的記錄，作為用以進行故障解析之資訊而言係為重要。在比較例中，係被記錄有以較資料之寫入之單位而更大的單位而被作管理之溫度。因此，在進行故障解析時，當記憶體控制器針對資料之各寫入單位的每一者而對於溫度資訊進行了參照的情況時，係並無法得知寫入時之正確的溫度。
因此，在本實施形態中，係於非揮發性記憶體處，當對於記憶體胞陣列而將資料作寫入時，使控制電路將藉由內藏之溫度感測器所檢測出的溫度資訊，寫入至記憶體胞陣列中之冗餘的記憶區域處。藉由此，資料之寫入時之溫度資訊係被適當地進行記錄、管理。
以下，參考所添附之圖面，針對實施形態之非揮發性記憶體作詳細說明。另外，本發明係並不被此些之實施形態所限定。 (第1實施形態) 圖1，係為對於第1實施形態之具備有記憶體晶片10的記憶體系統1的構成之其中一例作展示之示意圖。
記憶體系統1，係被可通訊地與主機100作連接，並作為對於主機100之外部記憶裝置而起作用。記憶體系統1，係可為記憶卡等，亦可為SSD(固態硬碟，Solid State Drive)等。主機100，例如係可為個人電腦、伺服器、儲存櫃等之資訊處理裝置，亦可為行動電話、攝像裝置、平板電腦或智慧型手機等之攜帶終端，亦可為遊戲機，亦可為車輛導航系統等之車載終端。
記憶體系統1，係具備有記憶體控制器2以及記憶體群3。記憶體控制器2，係具備有主機介面21、和記憶體介面22、和控制部23、和ECC(Error Checking and Correction)部24。記憶體群3，係具備有複數之記憶體晶片10-1~10-n。將複數之記憶體晶片10-1~10-n(n為任意之2以上之整數)之各者，標記為記憶體晶片10。另外，記憶體晶片10，係為實施形態的非揮發性記憶體之其中一例。
記憶體控制器2，例如係為作為SoC(System-on-a-chip)而被構成之半導體積體電路。以下所說明的記憶體控制器2之各構成要素之動作的一部分或者是全部，係可藉由使CPU(中央處理單元，Central Processing Unit)實行韌體一事來實現之，亦可藉由硬體來實現之。
在記憶體控制器2處，記憶體介面22，係藉由記憶體匯流排5而被與記憶體群3作連接，主機介面21，係藉由主機匯流排6而被與主機100作連接。控制部23，係依循於從主機100而經由主機介面21所收訊的主機寫入指令，而對於對記憶體群3之寫入處理作控制。又，控制部23，係依循於從主機100而經由主機介面21所收訊的主機讀取指令，而對於從記憶體群3之讀取處理作控制。作為主機匯流排6所準據之規格，例如，係可採用像是SATA (Serial Advanced Technology Attachment)、SAS(Serial Attached SCSI)、PCIe(註冊商標)(Peripheral Component Interconnect express)(包含NVM express(註冊商標))等之任意的規格。
記憶體匯流排5，係進行依循於記憶體介面22之訊號的送收訊。當記憶體介面22係身為所謂的NAND介面的情況時，在此訊號之具體例中，係可包含有晶片致能訊號CEn、指令閂鎖致能訊號CLE、位址閂鎖致能訊號ALE、寫入致能訊號WEn、讀取致能訊號REn、準備、繁忙訊號RBn、輸入輸出訊號I/O等。
訊號CEn，係為用以將記憶體晶片10致能(enable)之訊號。訊號CLE，係為用以將「對於記憶體晶片10之輸入訊號I/O係身為指令」一事對於記憶體晶片10作通知之訊號。訊號ALE，係為用以將「對於記憶體晶片10之輸入訊號I/O係身為位址」一事對於記憶體晶片10作通知之訊號。訊號WEn，係為用以使輸入訊號I/O被導入至記憶體晶片10中之訊號。訊號REn，係為用以從記憶體晶片10而讀取輸出訊號I/O之訊號。準備、繁忙訊號RBn，係為代表記憶體晶片10是身為準備狀態(能夠受理從記憶體控制器2而來之指令之狀態)還是身為繁忙狀態(無法收訊從記憶體控制器2而來之指令之狀態)的訊號。輸入輸出訊號I/O，例如係為8位元之訊號。輸入輸出訊號I/O，係為在記憶體晶片10與記憶體控制器2之間而被進行送收訊的資料之實體，並為指令、位址、寫入資料(寫入對象之資料)、讀取資料(被作了讀取的資料)等。
ECC部24，係為了進行在讀取資料中之錯誤檢測以及錯誤訂正，而進行資料之編碼以及解碼。具體而言，ECC部24，係將被寫入至記憶體群3中之資料(寫入資料)作編碼。又，ECC部24，係將從記憶體群3所讀取了的資料(讀取資料)作解碼。ECC部24，係藉由解碼，而實行在讀取資料中之錯誤檢測以及錯誤訂正。ECC部24，當錯誤訂正為失敗的情況時，係對於控制部23而通知錯誤訂正之失敗。在由ECC部24所致之編碼以及解碼之演算法中，係可適用使用有RS(里德所羅門)碼或BCH(Bose-Chaudhuri-Hocquenghem)碼或者是低密度同位檢查碼檢查(LDPC)碼等之任意的演算法。
例如，在寫入處理時，ECC部24，係在由控制部23所致之控制下，接收應藉由寫入指令而被寫入至記憶體群3中的使用者資料，並基於使用者資料而產生同位檢查碼，並且將同位檢查碼對於使用者資料作附加而作為寫入資料。在記憶體群3處，包含有同位檢查碼之寫入資料係作為編碼資料而被作寫入。
在讀取處理時，ECC部24，係在由控制部23所致之控制下，接收藉由讀取指令而被從記憶體群3所讀取了的讀取資料，並從讀取資料而將同位檢查碼抽出。ECC部24，係基於同位檢查碼而產生徵候(SYNDROME)，並判斷使用者資料內之錯誤位元之有無。ECC部24，當在使用者資料中係包含有錯誤位元的情況時，係特定出錯誤位元之位置。ECC部24所能夠訂正的錯誤位元之數量，例如係基於同位檢查碼之位元數等而決定。當在使用者資料中係包含有可訂正之錯誤位元之數量以下之錯誤位元的情況時，ECC部24，係對於該錯誤位元進行訂正，並對於控制部23而通知「訂正成功」一事。當在使用者資料中係包含有超過可訂正之錯誤位元之數量的數量之錯誤位元的情況時，ECC部24，係無法進行錯誤訂正(uncorrectable)，並對於控制部23而通知「訂正失敗」一事。
構成記憶體群3之記憶體晶片10，係為將資料非揮發性地作記憶之記憶體，例如，係為NAND型快閃記憶體(以下，係亦稱作NAND裝置)。在以下之說明中，雖係針對作為記憶體晶片10而使用有NAND裝置的情況來作例示，但是，作為記憶體群3，係亦可使用3維構造快閃記憶體、ReRAM(可變電阻式記憶體，Resistive Random Access Memory)、FeRAM(鐵電記憶體,Ferroelectric Random Access Memory)、MRAM(磁阻式隨機存取記憶體,Magnetoresistive Random Access Memory)等之NAND裝置以外的記憶媒體。
各記憶體晶片10，係具備有記憶體胞陣列11、溫度感測器12、I/O介面13、資料緩衝14以及控制電路15。控制電路15，係具備有序列器16、行(row)模組17以及列(column)模組18。
行模組17，係具備有行解碼器以及驅動電路，並藉由行解碼器，來選擇存取對象之區塊並且更進而選擇在所選擇了的區塊中之行。驅動電路，係對於所選擇的區塊，而經由行解碼器來供給電壓。
列模組18，係包含有感測放大器、和由複數之閂鎖電路所成之資料閂鎖器。列模組18，在程式化動作中，係將從記憶體控制器2而經由I/O介面13以及資料緩衝14所被供給至資料閂鎖器處之寫入資料，寫入至記憶體胞陣列11中。又，列模組18，在讀取動作中，係對於被寫入至了記憶體胞陣列11中之資料作感測(sense)，並進行必要之演算。之後，列模組18，係將所得到的讀取資料，經由資料閂鎖器、資料緩衝14以及I/O介面13而輸出至記憶體控制器2處。
另外，在本說明書中，程式化動作，係為在記憶體晶片10處而將資料寫入至記憶體胞陣列11中之一連串的動作。讀取動作，係為在記憶體晶片10處而從記憶體胞陣列11來將資料作讀取之一連串的動作。刪除(erase)動作，係為在記憶體晶片10處而將記憶體胞陣列11內之資料刪除之動作。
溫度感測器12，係被配置在記憶體晶片10中之記憶體胞陣列11之周邊，並檢測出記憶體胞陣列11之周邊之溫度，而產生代表所檢測出之溫度的訊號TEMP。
記憶體胞陣列11，係具有複數之記憶體胞電晶體MT。各記憶體胞電晶體MT，係被與行(row)以及列(column)相互附加有對應。記憶體胞陣列11，係記憶從記憶體控制器2而藉由寫入指令所指示了的資料。
圖2，係為對於第1實施形態之記憶體胞陣列11的構成之其中一例作展示之示意圖。
記憶體胞陣列11，係具備有複數之區塊30。被寫入至1個的區塊30中之資料，係整批地被刪除。各區塊30，係具備有複數之記憶體胞群組MCG。對於各區塊，係以記憶體胞群組MCG之單位來實行程式化動作以及讀取動作。
圖3，係為對於第1實施形態之區塊30之電路構成之其中一例作展示之示意圖。各區塊，係具備有共通之電路構成。
區塊30，係具備有複數之字串單元SU0~ SU3。複數之字串單元SU0~SU3，係對應於複數之選擇閘極線SGDL0~SGDL3，並且將選擇閘極線SGSL作共有。各字串單元SU0~SU3，係作為在區塊30處之驅動單位而起作用。各字串單元SU0~SU3，係能夠藉由複數之選擇閘極線SGDL0~SGDL3之中之相對應的選擇閘極線以及選擇閘極線SGSL而被作驅動。又，各字串單元SU0~SU3，係包含有複數之記憶體字串MST。
各記憶體字串MST，例如係具備有64個的記憶體胞電晶體MT(MT0~MT63)以及選擇電晶體SDT、SST。記憶體胞電晶體MT，係具備有控制閘極和電荷積蓄膜，並將資料非揮發性地作保持。又，64個的記憶體胞電晶體MT(MT0~MT63)，係在選擇電晶體SDT之源極與選擇電晶體SST之汲極之間而被作串聯連接。另外，記憶體字串MST内之記憶體胞電晶體MT的個數，係並不被限定於64個。
複數之字元線WL0~WL63，係在區塊30內之各字串單元SU內之各記憶體字串MST之間，將記憶體胞電晶體MT之控制閘極共通地作連接。亦即是，在區塊30內之各字串單元SU內而位置於同一行的記憶體胞電晶體MT之控制閘極，係被與同一之字元線WL作連接。亦即是，區塊30之字串單元SU，係包含有對應於複數之字元線WL之複數之記憶體胞群組MCG，各記憶體胞群組MCG，係包含有被與同一之字元線WL作連接之(p+1)個的記憶體胞電晶體MT。
程式化動作以及讀取動作，係針對各記憶體胞群組MCG之每一者而分別被進行。而，將被寫入至記憶體胞電晶體MT中之1位元之資料作了「記憶體胞群組MCG」之量的集合之資料，係被作為頁面(page)而處理。
於後，係將記憶體胞電晶體MT單純標記為記憶體胞MT。
在程式化動作中，記憶體胞MT之臨限值電壓，係被設定於與資料相對應的區間處。更具體而言，記憶體胞MT之臨限值電壓所能夠成為之範圍，係被分割為和被與「N位元(但是，N為1以上之整數)之互為相異之資料」相互附加有對應之2 N個的區間。而，在程式化動作中，起因於電荷被注入至記憶體胞MT之電荷積蓄層中一事，該記憶體胞MT之臨限值電壓係被設定於2 N個的區間之中之與資料相對應的區間內。
在讀取動作中，藉由將與相鄰之區間之邊界相對應的1以上之電壓作為檢測電壓Vsense而依序作施加，包含有記憶體胞MT之臨限值電壓的區間係被特定出來。之後，與所被特定出之區間相對應的資料，係作為被儲存在記憶體胞MT中之資料而被取得。
在記憶體胞MT中，係能夠儲存1以上之位元數之資料。在記憶體胞MT中被儲存有1位元之資料的方式，係被稱作SLC(Single Level Cell)。在記憶體胞MT中被儲存有2位元之資料的方式，係被稱作MLC(Multi Level Cell)。在記憶體胞MT中被儲存有3位元之資料的方式，係被稱作TLC(Triple Level Cell)。在記憶體胞MT中被儲存有4位元之資料的方式，係被稱作QLC(Quad-Level Cell)。在記憶體胞MT中被儲存有5位元之資料的方式，係被稱作PLC(Penta-Level Cell)。
實施形態，只要是在記憶體胞MT中被儲存有2以上之位元數之資料的方式，則係可適用任意之方式。以下，作為其中一例，係針對適用有TLC之方式的情況來作說明。
圖4，係為對於當在第1實施形態之記憶體晶片10處而以TLC模式來實行了寫入動作的情況時所被形成之記憶體胞MT之臨限值電壓之複數之分布的其中一例作展示之圖。
於TLC的情況時，係被設置有被與互為相異之3位元之資料相互附加有對應之8個的區間R0~R7。
例如在最低電壓側處，係被設置有直到電壓Va1為止之區間R0。在較區間R0而更高電壓側處，係被設置有電壓Va1~電壓Vc2之區間R1、電壓Va2~電壓Va3之區間R2、電壓Va3~電壓Vc4之區間R3、電壓Va4~電壓Va5之區間R4、電壓Va5~電壓Vc6之區間R5、電壓Va6~電壓Va7之區間R6、從電壓Va7起之區間R7。
在程式化動作中，各記憶體胞MT之臨限值電壓，係被設定於與資料相對應的區間內。其結果，複數之記憶體胞MT之臨限值電壓，係於各區間之每一者中而形成長袍(robe)狀之分布。係會有將區間RX標記為狀態SX的情況。X係為2以上之整數，在圖4所示之例中，係為0~7之整數。
在刪除動作中，記憶體胞MT之臨限值電壓，係被設定為較電壓Vc1而更低之狀態，亦即是被設定為S0。亦即是，狀態S0，係亦可視為資料被作了刪除的狀態。藉由在刪除動作之後而被實行的程式化動作，記憶體胞MT之臨限值電壓，係被設定為狀態S0~S7中之其中一者。另外，「記憶體胞MT之臨限值電壓被設定為狀態S0」一事，係與「並不進行記憶體胞MT之臨限值電壓之上升地而使記憶體胞MT被維持於狀態S0」一事同義。
在讀取動作中，藉由將與相鄰之區間R之邊界相對應的之電壓設定為檢測電壓Vsense，記憶體胞MT之臨限值電壓為被包含於何者之區間RX(換言之，狀態SX)一事係被作判定。例如，在圖4中所示之電壓Va1、Va2、Va3、Va4、Va5、Va6以及Va7，係被作為檢測電壓Vsense而作使用。
若依據TLC之方式，則在各記憶體胞MT中，係被儲存有3位元之資料。3位元之中之LSB(Least Significant Bit)，係被稱作低位位元，MSB(Most Significant Bit)，係被稱作高位位元，LSB與MSB之間之位元，係被稱作中位位元。又，將3位元之資料之中之低位位元作了「記憶體胞群組MCG」之量的集合之資料，係被稱作低位頁面。將3位元之資料之中之高位位元作了「記憶體胞群組MCG」之量的集合之資料，係被稱作高位頁面。將3位元之資料之中之中位位元作了「記憶體胞群組MCG」之量的集合之資料，係被稱作中位頁面。
如同前述一般，在臨限值電壓所能夠被作設定的各區間RX(換言之，各狀態SX)處，資料係被附加有對應。區間RX與資料之間之對應關係，係被稱作資料編碼。
圖5，係為對於第1實施形態之資料編碼的其中一例作展示之圖。另外，當在本說明書中而標記為資料“abc”的情況時，係設為“a”為代表低位位元之值，“b”為代表中位位元之值，“c”為代表高位位元之值。
若依據在圖5中所示之資料編碼之例，則在區間R0處係被與資料“111”相互附加有對應，在區間R1處係被與資料“011”相互附加有對應，在區間R2處係被與資料“001”相互附加有對應，在區間R3處係被與資料“000”相互附加有對應，在區間R4處係被與資料“010”相互附加有對應，在區間R5處係被與資料“110”相互附加有對應，在區間R6處係被與資料“100”相互附加有對應，在區間R7處係被與資料“101”相互附加有對應。
另外，上述之資料編碼，係僅為其中一例。資料編碼，係可任意作變更。
記憶體胞MT之臨限值電壓，係可能會起因於包含有胞間相互干涉之各種的因素而發生變動。故而，係會有在各區間RX處所被形成的長袍狀之分布之高電壓側的一部分或者是低電壓側的一部分超出至相鄰接之區間RX處的情況。
當被形成於某一區間RX中之長袍狀之分布的一部分超出至相鄰接之區間RX處的情況時，於讀取動作中，從被包含於該分布之中之超出至了相鄰接之區間RX處之部分中的記憶體胞MT，係會被讀取出錯誤之資料，亦即是會讀取出錯誤。錯誤之資料，係被送至記憶體控制器2處，並藉由記憶體控制器2所具備的ECC部24而被作訂正。
然而，能夠藉由ECC部24所訂正的錯誤位元之數量，係存在有極限。故而，各記憶體胞MT之臨限值電壓，較理想，在程式化動作時，係以盡可能地不會從目標之區間RX而超出的方式，來設定臨限值電壓。
為了使各記憶體胞MT臨限值電壓盡可能地不會從目標之區間RX而超出，記憶體晶片10，係被構成為能夠實行多階段程式化動作。多階段程式化動作，係為區分為複數之階段地而實行之程式化動作。在第1實施形態中，記憶體晶片10，作為多階段程式化動作之其中一例，係實行foggy-fine程式化動作。
在foggy-fine程式化動作中，在第1記憶體胞MT處，所有位元(例如，在TLC之方式的情況時，係為3位元)的資料係被粗略地寫入。亦即是，對應於所有位元之資料，第1記憶體胞MT之臨限值電壓係被粗略地作設定。之後，在與第1記憶體胞MT相鄰接之第2記憶體胞MT處，所有位元的資料係被粗略地寫入。換言之，在與「和第1記憶體胞MT所被作連接的字元線WL相鄰接之字元線WL」作了連接的第2記憶體胞MT處，所有位元的資料係被粗略地寫入。之後，在第1記憶體胞MT處，所有位元的資料係被精密地作再寫入。亦即是，針對各記憶體胞MT，係被實行有「使所有位元的資料被粗略地寫入」之第1階段之程式化動作、和「使所有位元的資料被精密地作再寫入」之第2階段之程式化動作。
藉由foggy-fine程式化動作之第2階段之程式化動作，各記憶體胞MT之臨限值電壓係能夠被精密地作設定。藉由使用foggy-fine程式化動作，各記憶體胞之臨限值電壓的變動量係能夠被縮小。藉由此，係能夠對於各記憶體胞MT之從相鄰接之記憶體胞MT所受到的胞間相互干涉作抑制，而能夠對起因於胞間相互干涉所導致的臨限值電壓之變動作抑制。亦即是，係能夠對起因於胞間相互干涉而導致各記憶體胞MT之臨限值電壓從目標之區間RX而超出的情形作抑制。
圖6，係為用以對於起因於第1實施形態之記憶體晶片10所實行之foggy-fine程式化動作所導致的臨限值電壓之分布之變化進行說明之示意圖。在圖6中，係展示有對於構成1個的記憶體胞群組MCG之記憶體胞MT之臨限值電壓之分布的變化作展示之3個的圖表。在各圖表處，橫軸係代表電壓，縱軸係代表記憶體胞MT之數量。
在刪除動作之後之區塊30處，所有的記憶體胞MT之臨限值電壓係成為狀態S0。特別是，當在刪除動作之後而程式化動作尚未被開始的情況時，係如同在圖6之最上段之圖表中所示一般，被形成有在較電壓Vc1而更低的範圍中而大幅度擴廣的長袍之形狀之分布。
對於刪除動作之後之狀態的記憶體胞群組MCG，第1階段之程式化動作係被實行。在foggy-fine程式化動作中之第1階段之程式化動作，係被標記為foggy程式化動作。
在foggy程式化動作中，各記憶體胞MT之臨限值電壓，係以會成為盡可能地接近8個的區間R0~R7之中之目標之區間RX的方式，而被粗略地作設定。
更詳細而言，係被設置有與區間R0略相等之區間R0’、將區間R1朝向低電壓側些許地作了橫移之區間R1’、將區間R2朝向低電壓側些許地作了橫移之區間R2’、將區間R3朝向低電壓側些許地作了橫移之區間R3’、將區間R4朝向低電壓側些許地作了橫移之區間R4’、將區間R5朝向低電壓側些許地作了橫移之區間R5’、將區間R6朝向低電壓側些許地作了橫移之區間R6’、以及將區間R7朝向低電壓側些許地作了橫移之區間R7’。
具體而言，在圖6所示之例中，區間R0’係被設為直到電壓Va1為止之區間，區間R1’係被設為電壓Vb1(但是，Vb1＜Va1)~電壓Vb2(但是，Vb2＜Va2)之區間，區間R2’係被設為電壓Vb2~電壓Vb3(但是，Vb3＜Va3)之區間，區間R3’係被設為電壓Vb3~電壓Vb4(但是，Vb4＜Va4)之區間，區間R4’係被設為電壓Vb4~電壓Vb5(但是，Vb5＜Va5)之區間，區間R5’係被設為電壓Vb5~電壓Vb6(但是，Vb6＜Va6)之區間，區間R6’係被設為電壓Vb6~電壓Vb7(但是，Vb7＜Va7)之區間，區間R7’係被設為從電壓Vb7起之區間。而，由於區間R1’~R7’係相較於R1~R7而被設定在更些許靠低電壓側，因此，區間R1’~R7’所被作設定之範圍R11，係較區間R1~R7所被作設定之範圍R10而更窄。
在foggy程式化動作中，最終所被設定之區間乃身為區間RX的記憶體胞MT之臨限值電壓，係被設定於區間RX’處。藉由此，各記憶體胞MT之臨限值電壓，係以會隸屬於區間R0’~R7’之中之某一者的方式而被作設定。另外，係會有將「藉由第2階段之程式化動作(在此例中，係為fine程式化動作)而最終性地被設定之區間」標記為「最終目標之區間」的情形。又，係會有將如同區間RX’一般之「在第1階段之程式化動作(在此例中，係為foggy程式化動作)中所被設定之區間」標記為「中間目標之區間」的情形。
記憶體胞MT之臨限值電壓，係藉由經由字元線WL而對於該記憶體胞MT之閘極施加脈衝狀之程式化電壓(亦稱作程式化脈衝)，而使其上升。在foggy程式化動作中，係以會使「於程式化脈衝之一次之施加中的記憶體胞MT之臨限值電壓之變動量」相較於在後述之fine程式化動作中之「於程式化脈衝之一次之施加中的記憶體胞MT之臨限值電壓之變動量」而變得更大的方式，來設定1個的程式化脈衝之波高、脈衝寬幅，或者是此些之雙方。故而，在foggy程式化動作中，係能夠以短期間而使臨限值電壓作大幅度的變動。但是，由於在程式化脈衝之一次的施加中之記憶體胞MT之臨限值電壓之變動量係為大，因此，係會有臨限值電壓並未落於中間目標之區間內的情況。
又，就算是在藉由foggy程式化動作而使所指定了的記憶體胞MT之臨限值電壓被設定在中間目標之區間內的情況時，起因於與和所指定了的記憶體胞MT相鄰接之記憶體胞MT之間之胞間相互干涉，也會有所指定了的記憶體胞MT之臨限值電壓變動至中間目標之區間之外的情況。因此，如同在圖6之中段之圖表中所示一般，在foggy程式化動作後，與區間R0’~R7’相對應之8個的長袍狀之分布之各者，係可能會從所對應之區間的邊界而超出。
另外，於後，係會有將區間RX’標記為狀態SX’的情況。
另外，針對最終目標之區間係為區間R0的記憶體胞MT，在foggy程式化動作中，實際上係並未被實行有臨限值電壓之上升。故而，最終目標之區間係為區間R0的記憶體胞MT之臨限值電壓，在foggy程式化動作中，係被維持為狀態S0。亦即是，在圖6所示之例中，狀態S0’係與狀態S0相等。
在foggy程式化動作之後，第2階段之程式化動作係被實行。在foggy-fine程式化動作中之第2階段之程式化動作，係被標記為fine程式化動作。
在fine程式化動作中，各記憶體胞MT之臨限值電壓，係被設定於最終目標之區間RX處。在fine程式化動作中，係以會使「於程式化脈衝之一次之施加中的臨限值電壓之變動量」相較於在foggy程式化動作中之「於一次之施加中的臨限值電壓之變動量」而變得更小的方式，來設定1個的程式化脈衝之波高、施加期間，或者是此些之雙方。
在fine程式化動作中，由於「於程式化脈衝之一次之施加中的臨限值電壓之變動量」相較於在foggy程式化動作中之「於一次之施加中的臨限值電壓之變動量」係為小，因此，係能夠將各分布之形狀設為更加精細。亦即是，係能夠進行使記憶體胞MT之臨限值電壓盡可能地不會從各分布所對應之區間RX內而超出的精密之設定。
又，藉由在進行fine程式化動作之前而進行有foggy程式化動作，各記憶體胞MT之臨限值電壓，係成為相較於刪除動作之後之狀態的記憶體胞MT之臨限值電壓而更為接近最終目標之區間RX。因此，在fine程式化動作中之各記憶體胞MT之臨限值電壓的變動量係被作抑制。故而，在fine程式化動作中，係能夠使胞間相互干涉變小。
又，fine程式化動作，在程式化脈衝之一次的施加中之記憶體胞MT之臨限值電壓之變動量係為小。因此，在僅藉由fine程式化動作來使記憶體胞MT之臨限值電壓變化的情況時，係會耗費較多的時間。然而，藉由預先實行foggy程式化動作，由於在fine程式化動作中之各記憶體胞MT之臨限值電壓的總變動量係被作抑制，因此，係能夠對於為了完成fine程式化動作所需要的時間之增大作抑制。
如同前述一般，針對記憶體胞陣列11之寫入，係以記憶體胞群組MCG之單位而被實行。在第1實施形態中，記憶體晶片10，係於每次對於記憶體胞群組MCG而進行資料之寫入時，對於寫入目標之記憶體胞群組MCG所具備的複數之記憶體胞MT之中之一部分，而將溫度資訊TEMP作寫入。
圖7，係為對於第1實施形態之在記憶體胞群組MCG處的溫度資訊TEMP之寫入位置之例作展示之示意圖。
記憶體胞群組MCG，係構成記憶區域ARmcg。又，記憶體胞群組MCG之中之一部分的複數之記憶體胞MT，係構成冗餘區域ARred，其他之複數之記憶體胞MT，係構成使從記憶體控制器2所收訊了的資料被作寫入之使用者區域ARusr。
區塊30，係為了防止故障，而包含有冗餘之複數之記憶體胞MT。區塊30內之各記憶體胞群組MCG，係具備有較所需要之數量的記憶體胞MT而更多之記憶體胞MT。當在被指派(assign)給使用者區域ARusr之某一個的記憶體胞MT中發現了故障的情況時，發生了故障的記憶體胞MT之功能係被冗餘之記憶體胞MT所替代。記憶體控制器2，原則上，對於此冗餘之複數之記憶體胞MT之中的並未對於故障的記憶體胞MT作替代之記憶體胞MT，係並無法進行資料之寫入。冗餘區域ARred，係為藉由冗餘之複數之記憶體胞MT之中的並未對於故障的記憶體胞MT作替代之記憶體胞MT所構成之記憶區域。
在使用者區域ARusr中，係被寫入有3個頁面(亦即是高位頁面、中位頁面、低位頁面)之量的使用者資料、和從各頁面之使用者資料所產生的ECC同位檢查碼。另外，於此，作為其中一例，各頁面之使用者資料係具備有16kByte之容量，從各頁面之使用者資料所產生的ECC同位檢查碼係具備有2kByte的容量，但是，各資料之容量係並不被限定於此。
在冗餘區域ARred中，係被設置有複數之溫度記憶區域ARtemp。溫度資訊TEMP係被多重化為複數，在複數之溫度記憶區域ARtemp之各者處，係被寫入有複數之溫度資訊TEMP之中之其中一個。在此例中，在冗餘區域ARred中，係被設置有4個的溫度記憶區域ARtemp，溫度資訊TEMP係被多重化為4個並被作寫入。
又，在此例中，溫度資訊TEMP，係為將攝氏-127度~攝氏127度之範圍的溫度以8位元來作了表現者。另外，溫度資訊TEMP之位元列之長度以及能夠表現的溫度範圍，係並不被限定於此。
在foggy-fine程式化動作中，其前提在於：於foggy程式化動作與fine程式化動作中，同一之資料係被作寫入。在第1實施形態中，關於對於使用者區域ARusr之寫入，係遵守有此前提，關於對於冗餘區域ARred之溫度資訊TEMP之寫入，則係並不遵守此前提。
又，在程式化動作中，記憶體晶片10雖然能夠使記憶體胞MT之臨限值電壓作維持或者是上升，但是係並無法使其下降。亦即是，當在foggy程式化動作時而使記憶體胞MT之臨限值電壓作了上升之後，於fine程式化動作時，係並無法對於記憶體胞MT而設定較一度作了上升的臨限值而更低之臨限值。故而，在第1實施形態中，記憶體控制器2，在foggy程式化動作時，係並不進行溫度資訊TEMP之寫入，在fine程式化動作時，係進行溫度資訊TEMP之寫入。
進而，在第1實施形態中，記憶體晶片10，關於溫度資訊TEMP，係於每一記憶體胞MT而寫入1位元之資訊。1個的溫度記憶區域RAtemp，係藉由8個的記憶體胞MT而被構成。亦即是，1個的溫度記憶區域RAtempm，係能夠記憶8位元之資訊。1個的溫度資訊TEMP，係為8位元。故而，4個的溫度資訊TEMP(32位元)，係使用4個的溫度記憶區域RAtemp(總計32個的記憶體胞MT)而被作保持。於後，係將構成溫度資訊TEMP之各個位數的1位元之值，標記為溫度位元值TEMP-b。
圖8，係為用以對於第1實施形態之構成溫度記憶區域ARtemp的記憶體胞MT之臨限值電壓之變遷的其中一例進行說明之示意圖。在本圖中，對於構成溫度記憶區域ARtemp之記憶體胞MT所能夠被包含的分布，係被施加有下影線。另外，在本圖之說明中，若是並未特別明確作記載，則係將構成溫度記憶區域ARtemp之記憶體胞MT單純標記為記憶體胞MT。
在foggy程式化動作中，記憶體胞MT之臨限值電壓，係無關於被寫入至該記憶體胞MT中之溫度位元值TEMP-b地而被設定於最低電壓側之區間R0’處、亦即是被設定為狀態S0’。亦即是，在foggy程式化動作中，對於記憶體胞MT之臨限值電壓之上升係並未被實行。記憶體胞MT之臨限值電壓，係被維持為狀態S0’(亦即是狀態S0)。
在接續的fine程式化動作中，記憶體胞MT之臨限值電壓，係因應於溫度位元值TEMP-b而被設定為狀態S0或者是狀態S1。在其中一例中，當溫度位元值TEMP-b係為“1”的情況時，記憶體胞MT之臨限值電壓係被設定為狀態S0。當溫度位元值TEMP-b係為“0”的情況時，記憶體胞MT之臨限值電壓係被設定為狀態S1。另外，溫度位元值TEMP-b與2個的狀態S0、S1之間之對應關係，係能夠由設計者來任意決定。
若依據在圖8中所示之臨限值電壓之變動之例，則在fine程式化動作中，記憶體胞MT之臨限值電壓之變動量，係就算是最大也僅為狀態S0’(亦即是狀態S0)~狀態S1之量，相較於區間R0~區間R7所被作設置之範圍R10，係為充分小。故而，對於溫度記憶區域ARtemp所作用的胞間相互干涉係被作抑制。
又，由於在fine程式化動作中的記憶體胞MT之臨限值電壓之變動量係為充分小，因此，係能夠對於直到「記憶體控制器2對於記憶體胞MT而使fine程式化動作完成」為止所需要的時間作抑制。
如同前述一般，對於S0~S7之各狀態，3位元之資料係被附加有對應。故而，對於構成溫度記憶區域ARtemp之記憶體胞MT，為了將其之臨限值電壓設定為狀態S0或者是狀態S1，實際上，替代溫度位元值TEMP-b，對應於狀態S0或者是狀態S1之3位元之資料係經由列模組18而被寫入至記憶體胞MT中。具體而言，序列器16，係基於溫度位元值TEMP-b和在圖5中所示之資料編碼，來產生對應於狀態S0或者是狀態S1之3位元之資料。列模組18，係從序列器16而收訊該3位元之資料，並將所收訊了的該3位元之資料寫入至構成溫度記憶區域ARtemp之記憶體胞MT中。
圖9，係為用以對於第1實施形態之在針對溫度記憶區域ARtemp之程式化動作時所產生之3位元之資料作說明之圖。在本圖之說明中，亦同樣的，若是並未特別明確作記載，則係將構成溫度記憶區域ARtemp之記憶體胞MT單純標記為記憶體胞MT。
在foggy程式化動作中，序列器16，係無論溫度位元值TEMP-b係為“0”還是“1”，均產生資料“111”，並將資料“111”供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“1”，並作為中位位元而被寫入有“1”，並且作為高位位元而被寫入有“1”。故而，記憶體胞MT之臨限值電壓，係無論是被保持於該記憶體胞MT處之溫度位元值TEMP-b係為“0”還是“1”，均被設定為狀態S0’(S0)。
在fine程式化動作中，序列器16，當溫度位元值TEMP-b係為“0”的情況時，係產生資料“011”，並將資料“011”供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“0”，並作為中位位元而被寫入有“1”，並且作為高位位元而被寫入有“1”。故而，記憶體胞MT之臨限值電壓，係被設定為對應於“0”之溫度位元值TEMP-b的狀態S1。序列器16，當溫度位元值TEMP-b係為“1”的情況時，係產生資料“111”，並將資料“111”供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“1”，並作為中位位元而被寫入有“1”，並且作為高位位元而被寫入有“1”。故而，記憶體胞MT之臨限值電壓，係被設定為對應於“1”之溫度位元值TEMP-b的狀態S0。
接著，針對第1實施形態之記憶體系統1之動作進行說明。
圖10，係為對於第1實施形態之記憶體晶片10之程式化動作之其中一例作展示之流程圖。
I/O介面13，係從記憶體控制器2來與寫入指令一同地而收訊3個頁面之量的資料(ST101)。從記憶體控制器2所收訊之3個頁面之量的資料，係為低位頁面、中位頁面以及高位頁面之量的資料。各頁面之資料，係為被附加有ECC同位檢查碼之使用者資料。控制電路15(詳細而言，控制電路15內之列模組18)，係因應於3個頁面之量的資料之收訊，而實行foggy程式化動作(ST1)。
在foggy程式化動作中，序列器16，係產生被寫入至構成溫度記憶區域ARtemp之各記憶體胞MT中的資料“111”(ST102)。之後，控制電路15，係藉由將程式化脈衝對於被與寫入目標之記憶體胞群組MCG作了連接的字元線WL而作1次以上之施加，來將3個頁面之量的資料寫入至使用者區域ARusr中。亦即是，控制電路15，係將資料“111”寫入至構成溫度記憶區域ARtemp之各記憶體胞MT(ST103)。藉由此，foggy程式化動作係結束。
接著，控制電路15，係實行fine程式化動作(ST2)。
在fine程式化動作中，序列器16，係從溫度感測器12而取得溫度資訊TEMP(ST104)。序列器16，係基於溫度資訊TEMP，而針對構成各溫度記憶區域ARtemp之各記憶體胞MT的每一者，而分別產生對應於“0”之溫度位元值TEMP-b之資料“011”或者是對應於“1”之溫度位元值TEMP-b之“111”(ST105)。
之後，控制電路15，係藉由將程式化脈衝對於被與寫入目標之記憶體胞群組MCG作了連接的字元線WL而作1次以上之施加，來將3個頁面之量的資料寫入至使用者區域ARusr中。亦即是，控制電路15，係將在ST105處所產生了的資料“011”或者是“111”寫入至構成各溫度記憶區域ARtemp之各記憶體胞MT中(ST106)。之後，fine程式化動作係結束，在記憶體晶片10處之程式化動作係結束。
如此這般，記憶體晶片10，在將從記憶體控制器2所收訊了的使用者資料寫入至記憶體胞群組MCG中之程式化動作中，係自律性地取得溫度資訊TEMP並寫入至溫度記憶區域ARtemp中。
記憶體晶片10，係能夠因應於從記憶體控制器2而來之讀取指令，而將被寫入至了溫度記憶區域ARtemp中之溫度資訊TEMP作輸出。
記憶體控制器2，在使記憶體晶片10實行讀取動作的情況時，係使用由感測(sense)指令與資料送出(data out)指令所構成的讀取指令。感測指令，係為下達從讀取目標之記憶體胞群組MCG來經由資料閂鎖而將資料傳輸至資料緩衝14處的指示之指令。資料送出指令，係為下達將因應於感測指令而被儲存於資料緩衝14中的資料之一部分或者是全部對於記憶體控制器2作輸出的指示之指令。資料送出指令，在感測指令之後，係能夠被作1次以上的使用。
資料送出指令，係作為對於資料緩衝14內的資料之中之輸出對象之資料作指定的資訊，而包含有列位址。在從記憶體晶片10而取得溫度資訊TEMP的情況時，記憶體控制器2，係作為列位址，而指定代表溫度記憶區域ARtemp所被作設置的列之位址。
在構成溫度記憶區域ARtemp之記憶體胞MT中，係被寫入有對應於溫度位元值TEMP-b之3位元之資料。故而，記憶體控制器2，針對1個的構成溫度記憶區域ARtemp之記憶體胞MT，係取得3位元之資料。亦即是，記憶體控制器2，針對1個的溫度記憶區域ARtemp，係取得將3位元之資料作了8組的收集之資料群組。
記憶體控制器2，係從4個的溫度記憶區域ARtemp而取得4個的資料群組，並基於4個的資料群組而取得溫度資訊TEMP。
圖11，係為對於由第1實施形態之記憶體控制器2所致的從4個的資料群組來取得溫度資訊TEMP之動作之其中一例作展示之流程圖。
記憶體控制器2，係將在4個的資料群組中所包含之資料“111”，轉換為身為「對應於資料“111”之溫度資訊位元值TEMP-b」的“1”(ST201)。同樣的，記憶體控制器2，係將在4個的資料群組中所包含之資料“011”，轉換為身為「對應於資料“011”之溫度資訊位元值TEMP-b」的“0”(ST202)。
如同前述一般，記憶體胞MT之臨限值電壓，係可能會起因於各種的因素而發生變動。而，溫度資訊TEMP，係並未被進行有錯誤訂正編碼地而被寫入至溫度記憶區域ARtemp中。故而，在構成溫度記憶區域ARtemp之各記憶體胞MT中，係會有被讀取出與被作了寫入的3位元之資料相異之3位元之資料的情況。
例如，在某一情況中，假設臨限值電壓係一下從狀態S0而變動至狀態S1一下從狀態S1而變動為狀態S0。當臨限值電壓以此種形態而發生了變動的情況時，4個的資料群組，係可能會包含有「作為資料“111”而被作了寫入的資料係作為資料“011”而被作了讀取」之資料或者是「作為資料“011”而被作了寫入的資料係作為資料“111”而被作了讀取」之資料。此種起因於狀態S0與狀態S1之間之變動而無法作正確的取得之資料，係藉由後述之多數決之處理(ST204)而被作訂正。
又，在其他情況中，4個的資料群組，例如，係可能包含有並不符合資料“111”以及“011”之任一者的資料，亦即是可能包含有對應於狀態S2~S7之其中一者之資料。若是基於變動前之狀態與變動後之狀態之間的距離，則相較於從狀態S0而變動至狀態S2~S7之機率，從狀態S1而變動至狀態S2~S7之機率係為較高。亦即是，當在4個的資料群組中係包含有對應於狀態S2~S7之其中一者之資料的情況時，該資料在寫入時係身為對應於狀態S1之資料"011"的可能性係為高。故而，記憶體控制器2，當在4個的資料群組中係包含有對應於狀態S2~S7之其中一者之資料的情況時，係將該資料視為從資料“011”所變化之資料。亦即是，當在4個的資料群組中係包含有並不符合資料“111”以及“011”之任一者之資料的情況時，記憶體控制器2，係將該資料轉換為身為「溫度資訊位元值TEMP-b」的“0”(ST203)。
藉由ST201~ST203，對應於狀態S0之3位元之資料，係作為溫度資訊位元值TEMP-b而被轉換為“1”，對應於狀態S1~S7之3位元之資料，係作為溫度資訊位元值TEMP-b而被轉換為“0”。藉由此，溫度資訊TEMP係被從4個的資料群組之各者而取得。但是，各溫度資訊TEMP，係可能會包含有基於在狀態S0與狀態S1之間之變動所導致的錯誤。故而，記憶體控制器2，係藉由在經由轉換所得到之4個的溫度資訊TEMP之間而進行各個位數之多數決，來決定1個的溫度資訊TEMP(ST204)。
具體而言，記憶體控制器2，係針對從開頭起之第i個(但是，i係為1~8之整數)的位元值，而在4個的溫度資訊TEMP之間取多數決，並決定第i個的位元值。記憶體控制器2，係藉由在8位元之位元列之各個位數處而進行上述之多數決，來決定1個的溫度資訊TEMP。
在ST204之後，取得溫度資訊TEMP之動作係結束。
在圖11所示之例中，記憶體控制器2，係從記憶體晶片10而於每一記憶體胞MT取得3位元之資料，並基於所取得了的3位元之資料而取得溫度資訊TEMP。溫度資訊TEMP之取得方法，係並不被限定於此。
例如，記憶體晶片10，例如係會有被構成為就算是在對於1個的記憶體胞MT而被寫入有複數位元之資料的情況時，也能夠進行在SLC模式下之讀取動作的情況。在SLC模式下之讀取動作中，記憶體晶片10，係因應於各記憶體胞MT之臨限值電壓是較由記憶體控制器2所指定了的1個的檢測電壓Vsense而更高或者是更低一事，來輸出“1”或者是“0”。記憶體控制器2，係能夠利用在SLC模式下之讀取動作，來從4個的溫度記憶區域ARtemp之各者而取得溫度資訊TEMP。
記憶體晶片10，在SLC模式下之讀取動作中，例如，當記憶體胞MT之臨限值電壓為較檢測電壓Vsense而更低的情況時，係輸出“1”，當記憶體胞MT之臨限值電壓為較檢測電壓Vsense而更高的情況時，係輸出“0”。在如此這般地而構成記憶體晶片10的情況時，記憶體控制器2，係將電壓Va1(參照圖8)設定為檢測電壓Vsense，並對於記憶體晶片10而下達進行在SLC模式下的讀取動作之指示。藉由此，記憶體控制器2，係從身為狀態S0之記憶體胞MT而取得“1”，並從身為狀態S1~S7之記憶體胞MT而取得“0”。亦即是，記憶體控制器2，係能夠從各溫度記憶區域ARtemp，來直接地取得依循於在圖9中所示之對應關係而被作了寫入的溫度資訊TEMP。換言之，記憶體控制器2，係能夠從各溫度記憶區域ARtemp，來並不對於資料編碼進行參照地而取得依循於在圖9中所示之對應關係而被作了寫入的溫度資訊TEMP。記憶體控制器2，在從溫度記憶區域ARtemp而取得了溫度資訊TEMP之後，係藉由實行在圖11中所示之ST204之處理、亦即是藉由實行多數決之處理，來取得將起因於在狀態S0與狀態S1之間之變動所導致之錯誤作了去除的溫度資訊TEMP。
如此這般，當因應於溫度資訊位元值TEMP-b而使記憶體胞MT被設定為狀態S0或者是狀態S1的情況時，記憶體控制器2，只要是能夠特定出記憶體胞MT是身為狀態S0還是身為狀態S1~S7，均能夠以任意之方法來取得溫度資訊TEMP。
另外，在第1實施形態所說明之例中，溫度資訊TEMP係被多重化為4個。被作了多重化後之溫度資訊TEMP之數量，係並不被限定於4個。例如，記憶體晶片10，係亦可構成為以使記憶體控制器2必定能夠藉由被作了多重化的溫度資訊TEMP之間之各個位數之多數決來決定1個的溫度資訊TEMP的方式，而將溫度資訊TEMP多重化為奇數個。
如同以上所作了敘述一般，若依據第1實施形態，則控制電路15，係在身為第1階段之程式化動作的foggy程式化動作中，將記憶體胞群組MCG之中之構成使用者區域ARusr的複數之記憶體胞MT之各者的臨限值電壓，設定於區間R0’~R7’之中之與寫入資料相對應的區間RX’處。進而，控制電路15，係在foggy程式化動作中，將記憶體胞群組MCG之中之構成溫度記憶區域ARtemp的複數之記憶體胞MT之各者的臨限值電壓，設定於區間R0’~R7’之中之區間R0’處。控制電路15，係在身為第2階段之程式化動作的fine程式化動作中，將構成使用者區域ARusr的複數之記憶體胞MT之各者的臨限值電壓，設定於區間R0~R7之中之與寫入資料相對應的區間RX處。進而，控制電路15，係在fine程式化動作中，將構成溫度記憶區域ARtemp的複數之記憶體胞MT之各者的臨限值電壓，設定於區間R0以及區間R1之中之與溫度資訊TEMP相對應的區間RX處。
故而，係成為能夠並非以較資料之寫入之單位(亦即是記憶體胞群組MCG之單位)而更大之單位來記錄溫度，而是以資料之寫入之單位來記錄溫度。亦即是，係能夠將寫入時之溫度適當地作記錄。
第1實施形態，係可作各種之變形。以下，針對第1實施形態之數個變形例作說明。 (第1實施形態之第1變形例)
在第1實施形態中，在fine程式化動作中，記憶體胞MT之臨限值電壓，係因應於溫度資訊位元值TEMP-b而被設定為狀態S0或者是狀態S1。記憶體胞MT之臨限值電壓的能夠因應於溫度資訊位元值TEMP-b所被作設定之2個的狀態，係並不被限定於狀態S0以及狀態S1。
設計者，只要是記憶體胞MT之臨限值電壓係身為與在foggy程式化動作後之狀態相同之電壓的狀態或者是更高電壓側之狀態，則便可任意地決定能夠因應於溫度資訊位元值TEMP-b所被作設定之記憶體胞MT之臨限值電壓之2個的狀態。但是，為了對於胞間相互干涉作抑制，並且盡可能地抑制為了完成fine程式化動作所需要的時間，係期望使由fine程式化動作所致之記憶體胞MT之臨限值電壓之變動量成為小。
在第1實施形態之第1變形例中，如同在圖12中所示一般，構成溫度記憶區域ARtemp之記憶體胞MT之臨限值電壓，在fine程式化動作中，係因應於溫度位元值TEMP-b而被設定為狀態S0或者是狀態S3。
若依據在圖12中所示之例，則記憶體胞MT之臨限值電壓之變動量，係就算是最大也僅為狀態S0’(換言之，狀態S0)~狀態S3之量，相較於區間R0~區間R7所被作設置之範圍R10，係為充分小。故而，關於溫度記憶區域ARtemp，係能夠對於胞間相互干涉作抑制。又，係能夠對於為了完成fine程式化動作所需要的時間作抑制。
圖13，係為用以對於第1實施形態之第1變形例之在針對溫度記憶區域ARtemp之程式化動作時所產生之3位元之資料作說明之圖。在本圖之說明中，亦同樣的，若是並未特別明確作記載，則係將構成溫度記憶區域ARtemp之記憶體胞MT單純標記為記憶體胞MT。
在foggy程式化動作中，序列器16，係與第1實施形態相同的，無論溫度位元值TEMP-b係為“0”還是“1”，均產生資料“111”，並將資料“111”供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“1”，並作為中位位元而被寫入有“1”，並且作為高位位元而被寫入有“1”。故而，記憶體胞MT之臨限值電壓，係無論是被保持於該記憶體胞MT處之溫度位元值TEMP-b係為“0”還是“1”，均被設定為狀態S0’(S0)。
在fine程式化動作中，序列器16，當溫度位元值TEMP-b係為“0”的情況時，係產生資料“000”，並將資料“000”供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“0”，並作為中位位元而被寫入有“0”，並且作為高位位元而被寫入有“0”。故而，記憶體胞MT之臨限值電壓，係被設定為狀態S3。序列器16，當溫度位元值TEMP-b係為“1”的情況時，係產生資料“111”，並將資料“111”供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“1”，並作為中位位元而被寫入有“1”，並且作為高位位元而被寫入有“1”。故而，記憶體胞MT之臨限值電壓，係被設定為狀態S0。
記憶體控制器2，在取得溫度資訊TEMP時，係與第1實施形態相同的，能夠針對1個的記憶體胞MT而讀取3位元之資料，亦能夠對於記憶體晶片10而下達在SLC模式下之讀取動作的指示。但是，在第1實施形態之第1變形例中，係從身為狀態S0~S1之記憶體胞MT而取得身為對應於狀態S0之溫度位元值TEMP-b的“1”，並從身為狀態S2~S7之記憶體胞MT而取得身為對應於狀態S3之溫度位元值TEMP-b的“0”。
當記憶體控制器2係構成為對於1個的記憶體胞MT而讀取3位元之資料的情況時，記憶體控制器2，係將3位元之資料如同下述一般地來作轉換。亦即是，記憶體控制器2，係並不僅是將對應於狀態S0之資料“111”轉換為溫度位元值TEMP-b的“1”，而亦將對應於狀態S1之資料“011”轉換為溫度位元值TEMP-b的“1”。記憶體控制器2，係並不僅是將對應於狀態S3之資料“000”轉換為溫度位元值TEMP-b的“0”，而亦將對應於狀態S2之資料“001”、對應於狀態S4之資料“010”、對應於狀態S5之資料“110”、對應於狀態S6之資料“100”以及對應於狀態S7之資料“101”轉換為溫度位元值TEMP-b的“0”。
在記憶體控制器2係構成為藉由在SLC模式下之讀取動作來取得溫度資訊TEMP的情況時，記憶體控制器2，係將電壓Va2(參照圖12)設定為檢測電壓Vsense，並對於記憶體晶片10而下達進行在SLC模式下的讀取動作之指示。藉由此，記憶體控制器2，係從臨限值電壓係身為狀態S0~S1之記憶體胞MT而取得“1”，並從臨限值電壓係身為狀態S2~S7之記憶體胞MT而取得“0”。亦即是，記憶體控制器2，係能夠從各溫度記憶區域ARtemp，來直接地取得依循於在圖13中所示之對應關係而被作了寫入的溫度資訊TEMP。換言之，記憶體控制器2，係能夠從各溫度記憶區域ARtemp，來並不對於資料編碼進行參照地而取得依循於在圖13中所示之對應關係而被作了寫入的溫度資訊TEMP。
在第1實施形態之變形例1中，對應於溫度位元值TEMP-b之2個的狀態S0、S3，係以包夾著2個的狀態S1、S2的方式而相互分離，在進行溫度資訊TEMP之讀取時，基於記憶體胞MT之臨限值電壓係較2個的狀態S0、S3之中間之電壓(在上述之例中，係為電壓Va1)而更高還是更低，溫度位元值TEMP-b係被作判定。故而，就算是因應於溫度位元值TEMP-b而被設定為狀態S0或者是狀態S3的記憶體胞MT例如變動至了鄰接之狀態，也能夠並不發生錯誤地而取得溫度位元值TEMP-b。亦即是，在讀取溫度資訊TEMP時，係成為能夠對於錯誤之發生作抑制。
另外，在第1實施形態之變形例1中，能夠因應於溫度位元值TEMP-b而被作設定之2個的狀態，係以於彼此間包夾著其他之2個的狀態的方式而相互分離。係亦能夠以「能夠因應於溫度位元值TEMP-b而被作設定之2個的狀態，係以於彼此間包夾著其他之3個以上的狀態的方式而相互分離」的方式，來設定溫度資訊位元值TEMP-b與狀態之間的對應關係。又，係亦能夠以「能夠因應於溫度位元值TEMP-b而被作設定之2個的狀態，係以於彼此間包夾著其他之1個的狀態的方式而相互分離」的方式，來設定溫度資訊位元值TEMP-b與狀態之間的對應關係。如同前述一般，在fine程式化動作中所被作設定之2個的狀態，只要是身為與在foggy程式化動作後之狀態相同之電壓的狀態或者是更高電壓側之狀態，則設計者係可任意地作選擇。 (第1實施形態之第2變形例)
對應於被作了刪除後的狀態之狀態S0，係具備有與其他之狀態S1~S7相異之特徵。具體而言，臨限值電壓被設定為狀態S0之記憶體胞MT之分布，相較於狀態S1~S7等，係能夠作廣範圍之擴廣。故而，從狀態S0起而至相鄰接之狀態S1的臨限值電壓之變動量，相較於從其他之狀態起而至相鄰接之狀態之臨限值電壓之變動量，係為大。
在第1實施形態之第2變形例中，在程式化動作中，為了使構成溫度記憶區域ARtemp之記憶體胞MT之臨限值電壓的變動量盡可能變小，在foggy程式化動作中，記憶體胞MT之臨限值電壓，係被設定為狀態S0’~S7’之中之位置於從低電壓側起之第2個之後的狀態SX’處。
例如，如同在圖14中所示一般，構成溫度記憶區域ARtemp之記憶體胞MT之臨限值電壓，在foggy程式化動作中，係被設定為狀態S1’。在接續的fine程式化動作中，記憶體胞MT之臨限值電壓，係因應於溫度位元值TEMP-b而被設定為狀態S1或者是狀態S2。
圖15，係為用以對於第1實施形態之第2變形例之在針對溫度記憶區域ARtemp之程式化動作時所產生之3位元之資料作說明之圖。在本圖之說明中，亦同樣的，若是並未特別明確作記載，則係將構成溫度記憶區域ARtemp之記憶體胞MT單純標記為記憶體胞MT。
在foggy程式化動作中，序列器16，係無論溫度位元值TEMP-b係為“0”還是“1”，均產生資料“011”，並將資料“011”供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“0”，並作為中位位元而被寫入有“1”，並且作為高位位元而被寫入有“1”。故而，記憶體胞MT之臨限值電壓，係無論是被保持於該記憶體胞MT處之溫度位元值TEMP-b係為“0”還是“1”，均被設定為狀態S1’。
在fine程式化動作中，序列器16，當溫度位元值TEMP-b係為“0”的情況時，係產生資料“001”，並將資料“001”供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“0”，並作為中位位元而被寫入有“0”，並且作為高位位元而被寫入有“1”。故而，記憶體胞MT之臨限值電壓，係被設定為狀態S2。序列器16，當溫度位元值TEMP-b係為“1”的情況時，係產生資料“011”，並將資料“011”供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“0”，並作為中位位元而被寫入有“1”，並且作為高位位元而被寫入有“1”。故而，記憶體胞MT之臨限值電壓，係被設定為狀態S1。
記憶體控制器2，在取得溫度資訊TEMP時，係與第1實施形態相同的，能夠針對1個的記憶體胞MT而讀取3位元之資料，亦能夠對於記憶體晶片10而下達在SLC模式下之讀取動作的指示。但是，在第1實施形態之第2變形例中，係從臨限值電壓乃身為狀態S0~S1之記憶體胞MT而取得身為對應於狀態S1之溫度位元值TEMP-b的“1”，並從臨限值電壓乃身為狀態S2~S7之記憶體胞MT而取得身為對應於狀態S2之溫度位元值TEMP-b的“0”。
另外，在上述之例中，於foggy程式化動作中，記憶體胞MT之臨限值電壓係被設定為狀態S1’。於foggy程式化動作中之記憶體胞MT之臨限值電壓所被設定的狀態，係並不被限定為狀態S1’。設計者，於foggy程式化動作中，係能夠將記憶體胞MT之臨限值電壓從狀態S2’~S6’之中來任意作選擇。
又，在上述之例中，在fine程式化動作中，記憶體胞MT之臨限值電壓，係因應於溫度資訊位元值TEMP-b而被設定為狀態S1或者是狀態S2。在fine程式化動作中之能夠因應於溫度資訊位元值TEMP-b所被作設定的記憶體胞MT之臨限值電壓之2個的狀態，係並不被限定於狀態S1以及狀態S2。在fine程式化動作中，只要是身為與在foggy-fine程式化動作中之狀態相同之電壓的狀態或者是更高電壓側之狀態，則記憶體胞MT係可被設定為任意之2個的狀態。例如，如同在第1實施形態之第1變形例中中所示一般，於fine程式化動作而臨限值電壓所能夠被作設定之2個的狀態，係亦能夠以於彼此間包夾著1個以上的狀態的方式而相互分離。
在第1實施形態及其變形例中，控制電路15，在fine程式化動作時，係從溫度感測器12而取得了溫度資訊TEMP。
故而，係成為能夠進行在與「針對記憶體胞群組MCG之所有頁面之量的資料之寫入的完成之時間點」相接近之時間點處之溫度的記錄。
另外，溫度資訊TEMP之取得時序，係並不被限定於fine程式化動作時。例如，控制電路15，係亦可在foggy程式化動作時而取得溫度資訊TEMP，並將該溫度資訊TEMP在fine程式化動作時而寫入至溫度記憶區域ARtemp中。 (第2實施形態)
在第1實施形態及其變形例中，於foggy程式化動作中，構成溫度記憶區域ARtemp之記憶體胞MT之臨限值電壓，係無論是被保持於該記憶體胞MT處之溫度位元值TEMP-b係為“0”還是“1”，均被設定為共通之狀態。在foggy程式化動作中，記憶體胞MT之臨限值電壓，係亦可因應於溫度位元值TEMP-b而被設定為2個的狀態之其中一者。
例如，如同在圖16中所示一般，構成溫度記憶區域ARtemp之記憶體胞MT之臨限值電壓，在foggy程式化動作中，係因應於溫度位元值TEMP-b而被設定為狀態S0’(S0)或者是狀態S2’。
在接續的fine程式化動作中，構成溫度記憶區域ARtemp之記憶體胞MT之臨限值電壓，係因應於溫度位元值TEMP-b而被設定為狀態S2或者是狀態S4。
狀態S2以及狀態S4，係位置於較「在foggy程式化動作中所被設定之2個的狀態之中之電壓為較高的狀態S2’」而更高電壓側處。故而，於fine程式化動作中，記憶體胞MT之臨限值電壓，係無關於foggy程式化動作後之狀態地，而可被設定為狀態S2以及狀態S4之任一者。故而，在foggy程式化動作時以及fine程式化動作時，互為相異之值的溫度資訊TEMP係被作寫入。記憶體晶片10，係在foggy程式化動作時以及fine程式化動作時，而分別實行從溫度感測器12而來之溫度資訊TEMP之取得以及所取得的溫度資訊TEMP之寫入。
圖17，係為用以對於第2實施形態之在針對溫度記憶區域ARtemp之程式化動作時所產生之3位元之資料作說明之圖。在本圖之說明中，亦同樣的，若是並未特別明確作記載，則係將構成溫度記憶區域ARtemp之記憶體胞MT單純標記為記憶體胞MT。
在foggy程式化動作中，序列器16，當溫度位元值TEMP-b係為“0”的情況時，係產生資料“001”，並將資料“001”供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“0”，並作為中位位元而被寫入有“0”，並且作為高位位元而被寫入有“1”。故而，記憶體胞MT之臨限值電壓，係被設定為狀態S2’。序列器16，當溫度位元值TEMP-b係為“1”的情況時，係產生資料“111”，並將資料“111”供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“1”，並作為中位位元而被寫入有“1”，並且作為高位位元而被寫入有“1”。故而，記憶體胞MT之臨限值電壓，係被設定為狀態S0’(S0)。
在fine程式化動作中，序列器16，當溫度位元值TEMP-b係為“0”的情況時，係產生資料“001”，並將資料“001”供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“0”，並作為中位位元而被寫入有“0”，並且作為高位位元而被寫入有“1”。故而，記憶體胞MT之臨限值電壓，係被設定為狀態S2。序列器16，當溫度位元值TEMP-b係為“1”的情況時，係產生資料“010”，並將資料“010”供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“0”，並作為中位位元而被寫入有“1”，並且作為高位位元而被寫入有“0”。故而，記憶體胞MT之臨限值電壓，係被設定為狀態S4。
圖18，係為對於第2實施形態之記憶體晶片10之程式化動作之其中一例作展示之流程圖。
I/O介面13，係從記憶體控制器2來與寫入指令一同地而收訊3個頁面之量的資料(ST301)，控制電路15，係實行foggy程式化動作(ST3)。
在foggy程式化動作中，序列器16，係從溫度感測器12而取得溫度資訊TEMP(ST302)。之後，序列器16，係基於藉由ST302所取得的溫度資訊TEMP，而針對構成溫度記憶區域ARtemp之各記憶體胞MT的每一者，而分別產生對應於“0”之溫度位元值TEMP-b之資料“001”或者是對應於“1”之溫度位元值TEMP-b之“111”(ST303)。
之後，控制電路15，係藉由將程式化脈衝對於被與寫入目標之記憶體胞群組MCG作了連接的字元線WL而作1次以上之施加，來將3個頁面之量的資料寫入至使用者區域ARusr中。亦即是，控制電路15，係將在ST303處所產生了的資料“001”或者是資料“111”寫入至構成溫度記憶區域ARtemp之各記憶體胞MT中(ST304)。之後，foggy程式化動作係結束。
在foggy程式化動作之後，控制電路15，係實行fine程式化動作(ST4)。
在fine程式化動作中，序列器16，係從溫度感測器12而取得溫度資訊TEMP(ST305)。之後，序列器16，係基於藉由ST305所取得的溫度資訊TEMP，而針對構成各溫度記憶區域ARtemp之各記憶體胞MT的每一者，而分別產生對應於“0”之溫度位元值TEMP-b之資料“001”或者是對應於“1”之溫度位元值TEMP-b之資料“010” (ST306)。
之後，控制電路15，係藉由對於被與寫入目標之記憶體胞群組MCG作了連接的字元線WL而施加1次以上的程式化脈衝，來將在ST301處所收訊了的3個頁面之量的資料寫入至使用者區域ARusr中，並將在ST306處所產生的資料“001”或者是資料“010”寫入至構成各溫度記憶區域ARtemp之各記憶體胞MT中(ST307)。之後，fine程式化動作係結束，由記憶體晶片10所致之程式化動作係結束。
記憶體控制器2，係能夠藉由與在第1實施形態或者是其之變形例中所作了說明之方法相同的方法，來取得藉由fine程式化動作而被作了寫入的溫度資訊TEMP。
又，記憶體控制器2，係能夠在開始fine程式化動作之前，而取得藉由foggy程式化動作所被作了寫入的溫度資訊TEMP。具體而言，記憶體控制器2，係將狀態S0’與狀態S2’之間之電壓(例如圖16之電壓Vb10)指定為檢測電壓Vsense，並對於記憶體晶片10而下達進行在SLC模式下的讀取動作之指示。藉由此，記憶體控制器2，係能夠從臨限值電壓乃位於較電壓Vb10而更低電壓側處之記憶體胞MT而取得身為對應於狀態S0’(S0)之溫度位元值TEMP-b的“1”，並從臨限值電壓乃位於較電壓Vb10而更高電壓側處之記憶體胞MT而取得身為對應於狀態S2’之溫度位元值TEMP-b的“0”。
記憶體控制器2，係從4個的溫度記憶區域ARtemp，而取得4個的藉由foggy程式化動作所被作了寫入的溫度資訊TEMP或者是藉由fine程式化動作所被作了寫入的溫度資訊TEMP。之後，記憶體控制器2，係能夠藉由對於所取得之4個的溫度資訊TEMP而進行多數決之處理(例如與圖11之ST204相同之處理)，來決定1個的溫度資訊TEMP。
如此這般，若依據第2實施形態，則控制電路15，在身為第1階段之程式化動作的foggy程式化動作中，係從溫度感測器12而取得溫度資訊TEMP。之後，控制電路15，係將構成使用者區域ARusr的複數之記憶體胞MT之各者的臨限值電壓，設定為狀態S0’~S7’之中之與寫入資料相對應的狀態。進而，控制電路15，係將構成溫度記憶區域ARtemp的記憶體胞MT之臨限值電壓，設定為2個的狀態S0’、S2’之中之與在foggy程式化動作中所取得的溫度資訊TEMP相對應之狀態。
又，控制電路15，在身為第2階段之程式化動作的fine程式化動作中，係從溫度感測器12而取得溫度資訊TEMP。之後，控制電路15，係將構成使用者區域ARusr的複數之記憶體胞MT之各者的臨限值電壓，設定為狀態S0~S7之中之與寫入資料相對應的狀態。進而，控制電路15，係將構成溫度記憶區域ARtemp的記憶體胞MT之臨限值電壓，設定為2個的狀態S2、S4之中之與在fine程式化動作中所取得的溫度資訊TEMP相對應之狀態。
故而，記憶體晶片10，係能夠記錄foggy程式化動作時之溫度資訊TEMP。記憶體控制器2，係能夠在開始fine程式化動作之前，而從記憶體晶片10來取得該foggy程式化動作時之溫度資訊TEMP。
故而，例如當在從foggy程式化動作結束起直到開始fine程式化動作為止的期間中而記憶體晶片10發生了故障的情況時，作為故障時之溫度資訊，係能夠取得foggy程式化動作時之溫度資訊TEMP。
另外，在第2實施形態中，在foggy程式化動作中，記憶體胞MT之臨限值電壓，係因應於溫度資訊位元值TEMP-b而被設定為狀態S0’或者是狀態S2’。在fine程式化動作中，記憶體胞MT之臨限值電壓，係因應於溫度位元值TEMP-b而被設定為狀態S2或者是狀態S4。在foggy程式化動作以及fine程式化動作中之記憶體胞MT之臨限值電壓的能夠因應於溫度資訊位元值TEMP-b而被作設定之2個的狀態，係並不被限定於此些之例。
只要是在fine程式化動作中所能夠被作設定之2個的狀態之中之低電壓側之狀態乃身為與在foggy程式化動作中所能夠被作設定之2個的狀態之中之高電壓側之狀態相同或者是更高電壓側之狀態，則設計者係可任意地選擇在foggy程式化動作以及fine程式化動作中所能夠被作設定之狀態。
例如，於fine程式化動作中所能夠被作設定之2個的狀態，係可相互鄰接，亦能夠以於彼此間包夾著1個以上的狀態的方式而相互分離。
又，在foggy程式化動作中所能夠被設定之2個的狀態，係亦可從狀態S1’~狀態S6’之中來作選擇。 (第3實施形態)
作為多階段程式化動作，除了foggy-fine程式化動作以外，係周知有使用有內部資料載入(internal data load)之多階段程式化動作。在第3實施形態中，係針對能夠進行使用有內部資料載入之多階段程式化動作的記憶體晶片10進行說明。使用有內部資料載入(internal data load，IDL)之多階段程式化動作，係標記為IDL程式化動作。
在IDL程式化動作之第1階段之程式化動作中，記憶體晶片10，係將最終會被寫入至記憶體胞MT中的複數位元之資料之中之一部分的資料，寫入至記憶體胞MT中。將最終會被寫入至記憶體胞MT中的資料之位元數標記為(P+Q)位元，並將在第1階段之程式化動作中所被寫入至記憶體胞MT中的資料之位元數，標記為P位元。P、Q係均為1以上的整數。亦即是，在第1階段之程式化動作中，記憶體胞MT之臨限值電壓，係被設定於分別被與P位元之資料相互附加了對應的2 P個的區間之中之其中一者處。
在IDL程式化動作之第2階段之程式化動作中，記憶體晶片10，係從記憶體胞MT而讀取已寫入了的P位元之資料。將被讀取了的該P位元之資料與從記憶體控制器2所收訊之Q位元之資料作了合計的(P+Q)位元之資料，係被寫入至記憶體胞MT中。記憶體胞MT之臨限值電壓，係被設定於分別被與(P+Q)位元之資料相互附加了對應的2 (P+Q)個的區間之中之其中一者處。另外，記憶體晶片10之從記憶體胞MT而讀取已寫入了的P位元之資料的動作，係被稱作內部資料載入。
記憶體晶片10，係將各階段之作為程式化動作之對象的記憶體胞MT，例如以與foggy-fine程式化動作相同之方法來作選擇。亦即是，記憶體晶片10，係對於第1記憶體胞MT和與第1記憶體胞MT相鄰接之第2記憶體胞MT，而實行第1階段之程式化動作，之後，對於第1記憶體胞MT而實行第2階段之程式化動作。藉由此，胞間相互干涉係被作抑制。
圖19，係為用以對於起因於第3實施形態之記憶體晶片10所實行之IDL程式化動作所導致的臨限值電壓之分布之變化進行說明之示意圖。在本圖之說明中，作為其中一例，係設為使以TLC模式而被作寫入的3位元之資料之中之2位元的資料在第1階段之程式化動作中被作寫入。亦即是，係設為P=“2”，Q=“1”。將第1階段之程式化動作，基於「對於一個記憶體胞MT而寫入2位元之資料」的意義，而標記為「MLC程式化動作」。又，係將第2階段之程式化動作，標記為「fine程式化動作」。
在刪除動作之後之區塊30處，如同於圖19之最上端之圖表中所示一般，所有的記憶體胞MT係成為狀態S0。
對於刪除動作之後之狀態的記憶體胞群組MCG，身為第1階段之程式化動作的MLC程式化動作係被實行。
在MLC程式化動作中，各記憶體胞MT之臨限值電壓，係被設定為會分別隸屬於被與2位元之資料相互附加了對應的4個的區間R0”~R3”之中之其中一者。區間R0”，係為較電壓Vc1(但是，Vc1≦Va1)而更低電壓側之區間。區間R1”，係為電壓Vc1~電壓Vc2(但是，Vc2≦Va3)之區間。區間R2”，係為電壓Vc2~電壓Vc3(但是，Vc3≦Va5)之區間。區間R3”，係為較電壓Vc3而更高電壓側之區間。於後，係會有將區間RX”標記為狀態SX"的情況。
藉由MLC程式化動作，使臨限值電壓被設定於狀態S0”~S3”之各者處的記憶體胞MT之群，係形成長袍狀之分布。
於此，係以使各分布盡可能地不會超出至相鄰接之狀態處的方式，來實行MLC程式化動作。亦即是，若依據MLC程式化動作，則係被形成有相互作了分離之4個的分布S0”~S3”。
在內部資料載入中，記憶體晶片10，係對於MLC程式化動作為完成的記憶體胞MT，而例如進行將電壓Vc1、Vc2以及Vc3作為檢測電壓Vsense來使用的讀取動作。又，各分布，係以盡可能地不會超出至相鄰接之狀態處的方式而被作設定。故而，記憶體晶片10，係能夠從該記憶體胞MT而取得錯誤為少之2位元之資料。
在fine程式化動作中，藉由因應於另外新從記憶體控制器2所收訊之1位元之資料來使各記憶體胞MT之臨限值電壓作維持或者是作些許之上升，各記憶體胞MT之臨限值電壓，係被設定為會隸屬於8個的區間R0~R7之中之其中一者。
具體而言，在MLC程式化動作後而身為狀態S0"之記憶體胞MT之臨限值電壓，係因應於另外新被輸入之1位元之資料，而被維持於狀態S0”(S0)或者是被設定為狀態S1。在MLC程式化動作後而身為狀態S1”之臨限值電壓，係因應於另外新被輸入之1位元之資料，而被設定為狀態S2或者是狀態S3。在MLC程式化動作後而身為狀態S2”之臨限值電壓，係因應於另外新被輸入之1位元之資料，而被設定為狀態S4或者是狀態S5。在MLC程式化動作後而身為狀態S3”之臨限值電壓，係因應於另外新被輸入之1位元之資料，而被設定為狀態S6或者是狀態S7。
圖20，係為對於第3實施形態之資料編碼的其中一例作展示之圖。另外，在本圖中所示之資料編碼，係展示有「於MLC程式化動作中，低位位元以及高位位元係被作寫入，於fine程式化動作中，高位位元係被另外重新作寫入」的情況。當在本說明書中而標記為資料“ab”的情況時，係設為“a”為代表低位位元之值，“b”為代表中位位元之值。
如同在圖20中所示一般，在區間R0”(狀態S0”)處，資料“11”係被附加有對應。在區間R1”(狀態S1”)處，資料“10”係被附加有對應。在區間R2”(狀態S2”)處，資料“00”係被附加有對應。在區間R3”(狀態S3”)處，資料“01”係被附加有對應。
又，在區間R0(狀態S0)處，資料“111”係被附加有對應，在區間R1(狀態S1)處，資料“110”係被附加有對應，在區間R2(狀態S2)處，資料“100”係被附加有對應，在區間R3(狀態S3)處，資料“101”係被附加有對應，在區間R4(狀態S4)處，資料“001”係被附加有對應，在區間R5(狀態S5)處，資料“000”係被附加有對應，在區間R6(狀態S6)處，資料“010”係被附加有對應，在區間R7(狀態S7)處，資料“001”係被附加有對應。
若是依據此資料編碼之例，則低位頁面之值和中位頁面之值，係無關於高位位元之值地而被設定為相同之值。故而，在藉由MLC程式化動作來將低位位元與中位位元作了寫入之後，係能夠在fine程式化動作中追加高位頁面並寫入3個頁面之量的資料。
在第3實施形態中，記憶體晶片10，於MLC程式化動作時以及於fine程式化動作時，係對於低位頁面、中位頁面以及高位頁面之中之互為相異之頁面而進行溫度資訊TEMP之寫入。
圖21，係為用以對於第3實施形態之構成溫度記憶區域ARtemp的記憶體胞MT之臨限值電壓之變遷的其中一例進行說明之示意圖。在本圖中，對於構成溫度記憶區域ARtemp之記憶體胞MT所能夠被包含的分布，係被施加有下影線。另外，在本圖之說明中，若是並未特別明確作記載，則係將構成溫度記憶區域ARtemp之記憶體胞MT單純標記為記憶體胞MT。
在MLC程式化動作中，記憶體胞MT之臨限值電壓，係因應於溫度位元值TEMP-b而被設定為狀態S0”(S0)或者是狀態S1”。
在接續的fine程式化動作中，記憶體胞MT之臨限值電壓，係因應於溫度位元值TEMP-b而被設定為狀態S0~S3之其中一者。藉由MLC程式化動作而被設定為狀態S0”之記憶體胞MT的臨限值電壓，在fine程式化動作中，係因應於溫度位元值TEMP-b而被設定為狀態S0或者是狀態S1。藉由MLC程式化動作而被設定為狀態S1”之記憶體胞MT的臨限值電壓，在fine程式化動作中，係因應於溫度位元值TEMP-b而被設定為狀態S2或者是狀態S3。
圖22，係為用以對於第3實施形態之在針對溫度記憶區域ARtemp之程式化動作時所產生的資料作說明之圖。在本圖之說明中，亦同樣的，若是並未特別明確作記載，則係將構成溫度記憶區域ARtemp之記憶體胞MT單純標記為記憶體胞MT。
在MLC程式化動作中，序列器16，當溫度位元值TEMP-b係為“0”的情況時，係產生資料“11”，並將資料“11”供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“1”，並作為中位位元而被寫入有“1”。故而，記憶體胞MT之臨限值電壓，係被設定為狀態S0"。序列器16，當溫度位元值TEMP-b係為“1”的情況時，係產生資料“10”，並將資料“10”供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“1”，並作為中位位元而被寫入有“0”。故而，記憶體胞MT之臨限值電壓，係被設定為狀態S1”。
在fine程式化動作中，序列器16，當溫度位元值TEMP-b係為“0”的情況時，係作為高位位元之資料而產生“0”。之後，控制電路15，係將已被寫入至了記憶體胞MT中之2位元之資料、亦即是低位位元以及高位位元之值，藉由內部資料載入來作讀取。之後，序列器16，係將把「被作了讀取的低位位元以及高位位元之值」和「所產生的高位位元之值」作了組合後的3位元之資料，供給至列模組18處。
例如，當在MLC程式化動作中而被作了寫入的溫度位元值TEMP-b係為“0”的情況時，藉由內部資料載入，資料“11”係被作讀取。序列器16，係將把「被作了讀取的資料“11”」和「高位位元“0”」作了組合後的資料“110”，供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“1”，並作為中位位元而被寫入有“1”，並且作為高位位元而被寫入有“0”。故而，記憶體胞MT之臨限值電壓，係被設定為狀態S1。
當在MLC程式化動作中而被作了寫入的溫度位元值TEMP-b係為“1”的情況時，藉由內部資料載入，資料“10”係被作讀取。序列器16，係將把「被作了讀取的資料“10”」和「高位位元“0”」作了組合後的資料“100”，供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“1”，並作為中位位元而被寫入有“0”，並且作為高位位元而被寫入有“0”。故而，記憶體胞MT之臨限值電壓，係被設定為狀態S2。
在fine程式化動作中，序列器16，當溫度位元值TEMP-b係為“1”的情況時，係作為高位位元之資料而產生“1”。之後，控制電路15，係將已被寫入至了記憶體胞MT中之2位元之資料、亦即是低位位元以及高位位元之值，藉由內部資料載入來作讀取。之後，序列器16，係將把「被作了讀取的低位位元以及高位位元之值」和「所產生的高位位元之值」作了組合後的3位元之資料，供給至列模組18處。
例如，當在MLC程式化動作中而被作了寫入的溫度位元值TEMP-b係為“0”的情況時，藉由內部資料載入，資料“11”係被作讀取。序列器16，係將把「被作了讀取的資料“11”」和「高位位元“1”」作了組合後的資料“111”，供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“1”，並作為中位位元而被寫入有“1”，並且作為高位位元而被寫入有“1”。故而，記憶體胞MT之臨限值電壓，係被設定為狀態S0。
當在MLC程式化動作中而被作了寫入的溫度位元值TEMP-b係為“1”的情況時，藉由內部資料載入，資料“10”係被作讀取。序列器16，係將把「被作了讀取的資料“10”」和「高位位元“1”」作了組合後的資料“101”，供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“1”，並作為中位位元而被寫入有“0”，並且作為高位位元而被寫入有“1”。故而，記憶體胞MT之臨限值電壓，係被設定為狀態S4。
亦即是，若依據在圖22中所示之例，則在中位頁面處，MLC程式化動作時之溫度資訊TEMP(更正確而言，將溫度資訊TEMP作了位元反轉後之數值資訊)係被作寫入，在高位頁面處，fine程式化動作時之溫度資訊TEMP係被作寫入。
故而，記憶體控制器2，係能夠藉由對於記憶體晶片10而下達將高位頁面作為讀取之對象的讀取動作之指示，來取得在fine程式化動作時之溫度資訊TEMP。記憶體控制器2，係能夠藉由對於記憶體晶片10而下達將中位頁面作為讀取之對象的讀取動作之指示，來取得在MLC程式化動作時之溫度資訊TEMP。
另外，在MLC程式化動作時的溫度資訊TEMP所被作寫入之頁面，係亦可並非為中位頁面。係亦能夠以在MLC程式化動作時而使溫度資訊TEMP被寫入至低位頁面中的方式，來構成記憶體晶片10。
圖23，係為對於第3實施形態之記憶體晶片10之程式化動作之其中一例作展示之流程圖。
I/O介面13，係從記憶體控制器2來與寫入指令一同地而收訊2個頁面之量的資料，更正確而言，係收訊低位頁面以及中位頁面之資料(ST401)。如此一來，控制電路15，係實行MLC程式化動作(ST5)。
在MLC程式化動作中，序列器16，係從溫度感測器12而取得溫度資訊TEMP(ST402)。之後，序列器16，係基於藉由ST402所取得的溫度資訊TEMP，而針對構成各溫度記憶區域ARtemp之各記憶體胞MT的每一者，而分別產生對應於“0”之溫度位元值TEMP-b之資料“11”或者是對應於“1”之溫度位元值TEMP-b之資料“10”(ST403)。
之後，控制電路15，係藉由將程式化脈衝對於被與寫入目標之記憶體胞群組MCG作了連接的字元線WL而作1次以上之施加，來將在ST401處所收訊了的2個頁面之量的資料寫入至使用者區域ARusr中。亦即是，控制電路15，係將在ST403處所產生了的資料“11”或者是資料“10”寫入至構成各溫度記憶區域ARtemp之各記憶體胞MT中(ST404)。亦即是，控制電路15，係對於使用者區域ARusr以及溫度記憶區域ARtemp，而於每一記憶體胞MT中寫入2位元之資料。之後，MLC程式化動作係結束。
接著，I/O介面13，係從記憶體控制器2而收訊1個頁面之量的資料，更正確而言，係收訊高位頁面之資料(ST405)。如此一來，控制電路15，係實行fine程式化動作(ST6)。
在fine程式化動作中，序列器16，係從溫度感測器12而取得溫度資訊TEMP(ST406)。控制電路15，係藉由內部資料載入，而從使用者區域ARusr來取得在ST404處所作了寫入的2個頁面之量之資料，並從溫度記憶區域ARtemp而取得在ST404處所作了寫入的資料“11”或者是資料“10”(ST407)。亦即是，控制電路15，係從使用者區域ARusr以及溫度記憶區域ARtemp，而於每一記憶體胞MT處取得2位元之資料。
序列器16，係基於在ST406處所取得的溫度資訊TEMP，而針對構成各溫度記憶區域ARtemp之各記憶體胞MT的每一者，而分別產生對應於“0”之溫度位元值TEMP-b之資料“0”或者是對應於“1”之溫度位元值TEMP-b之資料“0”(ST408)。
之後，控制電路15，係藉由將程式化脈衝對於被與寫入目標之記憶體胞群組MCG作了連接的字元線WL而作1次以上之施加，來對於使用者區域ARusr，而將把「在ST407處所讀取了的2個頁面之量的資料」與「在ST405處所收訊了的1個頁面之量之資料」作了組合後的3個頁面之量之資料作寫入(ST409)。進而，控制電路15，係對於構成各溫度記憶區域ARtemp之各記憶體胞MT，而將把「在ST407處所讀取了的每一記憶體胞MT而2位元之資料」和「在ST408處所產生了的資料“0”或者是“1”」作了組合後的3位元之資料作寫入(ST409)。之後，fine程式化動作係結束，第3實施形態之程式化動作係結束。
記憶體控制器2，係能夠藉由對於記憶體晶片10而下達將中位頁面作為讀取之對象的讀取動作之指示，來取得在MLC程式化動作時所被作了寫入的溫度資訊TEMP。又，記憶體控制器2，係能夠藉由對於記憶體晶片10而下達將高位頁面作為讀取之對象的讀取動作之指示，來取得在fine程式化動作時所被作了寫入的溫度資訊TEMP。
另外，在上述之例中，係設為P=“2”，Q=“1”。P、Q之值係並不被限定於此些。
若依據第3實施形態，則I/O介面13，係從每一記憶體胞MT而收訊P位元之資料，亦即是收訊P個頁面之量之資料。I/O介面13，係在P個頁面之量之資料之後，從每一記憶體胞MT而收訊Q位元之資料，亦即是收訊Q個頁面之量之資料。控制電路15，當I/O介面13係收訊了P個頁面之量之資料的情況時，係實行第1階段之程式化動作。
在第1階段之程式化動作中，控制電路15，係從溫度感測器12而取得溫度資訊。之後，控制電路15，係將構成使用者區域ARusr的各記憶體胞MT之臨限值電壓，設定為2 P個的區間之中之與P個頁面之量的資料相對應之區間處。進而，控制電路15，係將構成溫度記憶區域ARtemp的各記憶體胞MT之臨限值電壓，設定於2 P個的區間之中之與藉由第1階段之程式化動作所取得的溫度資訊TEMP相對應之區間處。
在第1階段之程式化動作之後，當I/O介面13係收訊了Q個頁面之量之資料的情況時，控制電路15，係實行第2階段之程式化動作。
在第2階段之程式化動作中，控制電路15，係從溫度感測器12而取得溫度資訊。之後，控制電路15，係藉由內部資料載入，而從使用者區域ARusr來取得P個頁面之量之資料。控制電路15，係從溫度記憶區域ARtemp，來取得與藉由第1階段之程式化動作所取得了的溫度資訊TEMP相對應之「每一記憶體胞MT而2位元之資料」。控制電路15，係將構成使用者區域ARusr的各記憶體胞MT之臨限值電壓，設定為2 (P+Q)個的區間之中之與將「藉由內部資料載入所取得了的P個頁面之量之資料」和「藉由I/O介面13所收訊了的Q個頁面之量之資料」作了組合後的(P+Q)個頁面之量之資料相對應之區間處。亦即是，控制電路15，係對於使用者區域ARusr而寫入(P+Q)個頁面之量之資料。控制電路15，係對於使用者區域ARusr而寫入(P+Q)個頁面之量之資料。進而，控制電路15，係將構成溫度記憶區域ARtemp的各記憶體胞MT之臨限值電壓，設定於2 (P+Q)個的區間之中之與「藉由內部資料載入所取得了的溫度資訊TEMP」和「在第2階段之程式化動作中而從溫度感測器12所取得了的溫度資訊TEMP」之組合相對應之第2區間處。
故而，係成為能夠從使第2階段之程式化動作完成了的記憶體胞群組MCG，來取得第1階段之程式化動作時之溫度資訊TEMP以及第2階段之程式化動作時之溫度資訊TEMP的雙方。 (第4實施形態)
若依據在第2實施形態中所作了說明的foggy-fine程式化動作，則在foggy程式化動作時與fine程式化動作時之雙方中，溫度資訊TEMP係被作寫入。然而，在foggy程式化動作時所被作了寫入的溫度資訊TEMP，在fine程式化動作後係並無法作取得。
因此，在第4實施形態中，於foggy程式化動作時以及fine程式化動作時，溫度資訊TEMP係被寫入至記憶體胞群組MCG內之互為相異之複數之記憶體胞MT中。藉由此，來成為就算是在fine程式化動作完成之後，也能夠取得foggy程式化動作時之溫度資訊TEMP。
圖24，係為對於第4實施形態之在被設置於記憶體胞群組MCG中之冗餘區域ARred處的溫度資訊TEMP之寫入位置之例作展示之示意圖。
如同在圖24中所示一般，在冗餘區域ARred中，係被設置有複數之「在foggy程式化動作時而使溫度資訊TEMP被作寫入的溫度記憶區域ARtemp0」和「在fine程式化動作時而使溫度資訊TEMP被作寫入的溫度記憶區域ARtemp1」之對。於此，作為其中一例，溫度記憶區域ARtemp0與溫度記憶區域ARtemp1之對，係被設置有4個。亦即是，記憶體胞群組MCG，係包含有於foggy程式化動作時而使4個的溫度資訊TEMP被作寫入之32個的記憶體胞MT、和於fine程式化動作時而使4個的溫度資訊TEMP被作寫入之32個的記憶體胞MT。
圖25，係為用以對於第4實施形態之構成溫度記憶區域ARtemp0的記憶體胞MT之臨限值電壓之變遷的其中一例進行說明之示意圖。在本圖中，對於構成溫度記憶區域ARtemp0之記憶體胞MT所能夠被包含的分布，係被施加有下影線。另外，在本圖之說明中，若是並未特別明確作記載，則係將構成溫度記憶區域ARtemp0之記憶體胞MT單純標記為記憶體胞MT。
在foggy程式化動作中，記憶體胞MT之臨限值電壓，係因應於溫度位元值TEMP-b而被設定為狀態S0’(S0)或者是狀態S3’。
在fine程式化動作中，記憶體胞MT之臨限值電壓，係被維持於foggy程式化動作後之狀態。
圖26，係為用以對於第4實施形態之構成溫度記憶區域ARtemp1的記憶體胞MT之臨限值電壓之變遷的其中一例進行說明之示意圖。在本圖中，對於構成溫度記憶區域ARtemp1之記憶體胞MT所能夠被包含的分布，係被施加有下影線。另外，在本圖之說明中，若是並未特別明確作記載，則係將構成溫度記憶區域ARtemp1之記憶體胞MT單純標記為記憶體胞MT。
在foggy程式化動作中，與第1實施形態相同的，記憶體胞MT之臨限值電壓，係無關於溫度位元值TEMP-b地而被設定為狀態S0’(S0)。
在fine程式化動作中，記憶體胞MT之臨限值電壓，係與第1實施形態相同的，因應於溫度資訊位元值TEMP-b而被設定為狀態S0或者是狀態S1。
圖27，係為用以對於第4實施形態之在針對溫度記憶區域ARtemp0、ARtemp1之程式化動作時所產生之3位元之資料作說明之圖。
對於溫度記憶區域ARtemp0，在foggy程式化動作中，序列器16，當溫度位元值TEMP-b係為“0”的情況時，係產生資料“000”，並將資料“000”供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“0”，並作為中位位元而被寫入有“0”，並且作為高位位元而被寫入有“0”。故而，記憶體胞MT之臨限值電壓，係被設定為狀態S3’。序列器16，當溫度位元值TEMP-b係為“1”的情況時，係產生資料“111”，並將資料“111”供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“1”，並作為中位位元而被寫入有“1”，並且作為高位位元而被寫入有“1”。故而，記憶體胞MT之臨限值電壓，係被設定為狀態S0’(S0)。
對於溫度記憶區域ARtemp0，在fine程式化動作中，序列器16，係不論溫度位元值TEMP-b係為“0”或者是“1”，均產生資料“111”，並將資料“111”供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“1”，並作為中位位元而被寫入有“1”，並且作為高位位元而被寫入有“1”。
資料“111”，係對應於狀態S0~S7之中之最為低電壓側之狀態S0。然而，在foggy程式化動作之後，記憶體胞MT之臨限值電壓，係身為與狀態S0相等之狀態S0’、或者是身為被設定在較狀態S0而更高電壓側處之狀態S3’。故而，在fine程式化動作中，身為狀態S0’(S0)或者是狀態S3’之臨限值電壓，在fine程式化動作中係並不會被作上升，而被維持於狀態S0’(S0)或者是狀態S3’。
對於溫度記憶區域ARtemp1，在foggy程式化動作中，序列器16，係無論溫度位元值TEMP-b係為“0”還是“1”，均產生資料“111”，並將資料“111”供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“1”，並作為中位位元而被寫入有“1”，並且作為高位位元而被寫入有“1”。故而，記憶體胞MT之臨限值電壓，係被設定為狀態S0’(S0)。
對於溫度記憶區域ARtemp1，在fine程式化動作中，序列器16，當溫度位元值TEMP-b係為“0”的情況時，係產生資料“011”，並將資料“011”供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“0”，並作為中位位元而被寫入有“1”，並且作為高位位元而被寫入有“1”。故而，記憶體胞MT之臨限值電壓，係被設定為對應於“0”之溫度位元值TEMP-b的狀態S1。序列器16，當溫度位元值TEMP-b係為“1”的情況時，係產生資料“111”，並將資料“111”供給至列模組18處。記憶體胞MT，係作為低位位元而被寫入有“1”，並作為中位位元而被寫入有“1”，並且作為高位位元而被寫入有“1”。故而，記憶體胞MT之臨限值電壓，係被設定為對應於“1”之溫度位元值TEMP-b的狀態S0。
若依據第4實施形態，則控制電路15，在身為第1階段之程式化動作的foggy程式化動作中，係從溫度感測器12而取得溫度資訊TEMP。之後，控制電路15，係將構成使用者區域ARusr的複數之記憶體胞MT之各者的臨限值電壓，設定為狀態S0’~S7’之中之與寫入資料相對應的狀態。進而，控制電路15，係將構成溫度記憶區域ARtemp0的記憶體胞MT之臨限值電壓，設定為2個的狀態S0’、S3’之中之與在foggy程式化動作中所取得的溫度資訊TEMP相對應之狀態。
又，控制電路15，在身為第2階段之程式化動作的fine程式化動作中，係從溫度感測器12而取得溫度資訊TEMP。之後，控制電路15，係將構成使用者區域ARusr的複數之記憶體胞MT之各者的臨限值電壓，設定為狀態S0~S7之中之與寫入資料相對應的狀態。進而，控制電路15，係將構成溫度記憶區域ARtemp1的記憶體胞MT之臨限值電壓，設定為2個的狀態S0、S1之中之與fine程式化動作溫度資訊TEMP相對應之狀態。
故而，記憶體控制器2，係能夠藉由對於記憶體晶片10而下達將溫度記憶區域ARtemp0作為讀取之對象的讀取動作之指示，來取得在foggy程式化動作時之溫度資訊TEMP。又，記憶體控制器2，係能夠藉由對於記憶體晶片10而下達將溫度記憶區域ARtemp1作為讀取之對象的讀取動作之指示，來取得在fine程式化動作時所被作了寫入的溫度資訊TEMP。
另外，在foggy程式化動作以及fine程式化動作中之記憶體胞MT之臨限值電壓的能夠因應於溫度資訊位元值TEMP-b而被作設定之2個的狀態，係並不被限定於上述之例。
例如，對於構成溫度記憶區域ARtemp1之記憶體胞MT，在foggy程式化動作中，控制電路15，係亦能夠與第1實施形態之第2變形例相同的，將臨限值電壓，設定為狀態S0’~S7’之中之位置於從低電壓側起之第2個之後的狀態處。
又，在fine程式化動作中，控制電路15，係亦可將構成溫度記憶區域ARtemp1的記憶體胞MT之臨限值電壓，設定為以於彼此間包夾有1個以上的狀態的方式而作了分離之2個的狀態之其中一者。又，控制電路15，係亦能夠與第1實施形態之第1變形例相同的，將構成溫度記憶區域ARtemp1的記憶體胞MT之臨限值電壓，設定為以於彼此間包夾有其他之2個的狀態的方式而作了分離之2個的狀態之其中一者。
設計者，只要是在fine程式化動作後之構成溫度記憶區域ARtemp1之記憶體胞MT的狀態乃身為與在foggy程式化動作後之記憶體胞MT之狀態相同之電壓的狀態或者是更高電壓側之狀態，則便可在fine程式化動作中任意地決定記憶體胞MT之臨限值電壓所能夠被作設定之2個的狀態。
雖係針對本發明之數種實施形態作了說明，但是，該些實施形態，係僅為作為例子所提示者，而並非為對於本發明之範圍作限定者。此些之新穎的實施形態，係可藉由其他之各種形態來實施，在不脫離發明之要旨的範圍內，係可進行各種之省略、置換、變更。此些之實施形態或其變形，係亦被包含於發明之範圍或要旨中，並且亦被包含在申請專利範圍中所記載的發明及其均等範圍內。
1:記憶體系統 2:記憶體控制器 3:記憶體群 5:記憶體匯流排 6:主機匯流排 10:記憶體晶片 10-1:記憶體晶片 10-2:記憶體晶片 10-3:記憶體晶片 10-n:記憶體晶片 11:記憶體胞陣列 12:溫度感測器 13:I/O介面 14:資料緩衝 15:控制電路 16:序列器 17:行模組 18:列模組 21:主機介面 22:記憶體介面 23:控制部 24:ECC部 30:區塊 100:主機 MT0:記憶體胞電晶體 MT1:記憶體胞電晶體 MT2:記憶體胞電晶體 MT3:記憶體胞電晶體 MT4:記憶體胞電晶體 MT5:記憶體胞電晶體 MT6:記憶體胞電晶體 MT57:記憶體胞電晶體 MT58:記憶體胞電晶體 MT59:記憶體胞電晶體 MT60:記憶體胞電晶體 MT61:記憶體胞電晶體 MT62:記憶體胞電晶體 MT63:記憶體胞電晶體 MST:記憶體字串 MCG:記憶體胞群組 SDT:選擇電晶體 SST:選擇電晶體 SU0:字串單元 SU1:字串單元 SU2:字串單元 SU3:字串單元 SGDL0:選擇閘極線 SGDL1:選擇閘極線 SGDL2:選擇閘極線 SGDL3:選擇閘極線 SGSL:選擇閘極線 WL0:字元線 WL1:字元線 WL2:字元線 WL3:字元線 WL4:字元線 WL5:字元線 WL6:字元線 WL57:字元線 WL58:字元線 WL59:字元線 WL60:字元線 WL61:字元線 WL62:字元線 WL63:字元線 WLk:字元線 R0:區間 R1:區間 R2:區間 R3:區間 R4:區間 R5:區間 R6:區間 R7:區間 R10:區間 R11:區間 R0’:區間 R1’:區間 R2’:區間 R3’:區間 R4’:區間 R5’:區間 R6’:區間 R7’:區間 R0”:區間 R1”:區間 R2”:區間 R3”:區間 S0:狀態 S1:狀態 S2:狀態 S3:狀態 S4:狀態 S5:狀態 S6:狀態 S7:狀態 S1’:狀態 S2’:狀態 S3’:狀態 S4’:狀態 S5’:狀態 S6’:狀態 S7’:狀態 S0”:狀態 S1”:狀態 S2”:狀態 S3”:狀態 TEMP:訊號 Va1:電壓 Va2:電壓 Va3:電壓 Va4:電壓 Va5:電壓 Va6:電壓 Va7:電壓 Vb1:電壓 Vb2:電壓 Vb3:電壓 Vb4:電壓 Vb5:電壓 Vb6:電壓 Vb7:電壓 Vc1:電壓 Vc2:電壓 Vc3:電壓 ARmcg:記憶區域 ARusr:使用者區域 ARred:冗餘區域 ARtemp:溫度記憶區域 ARtemp0:溫度記憶區域 ARtemp1:溫度記憶區域
[圖1]係為對於第1實施形態之具備有記憶體晶片的記憶體系統的構成之其中一例作展示之示意圖。 [圖2]係為對於第1實施形態之記憶體胞陣列的構成之其中一例作展示之示意圖。 [圖3]係為對於第1實施形態之區塊之電路構成之其中一例作展示之示意圖。 [圖4]係為對於當在第1實施形態之記憶體晶片處而以TLC模式來實行了寫入動作的情況時所被形成之記憶體胞MT之臨限值電壓之複數之分布的其中一例作展示之圖。 [圖5]係為對於第1實施形態之資料編碼的其中一例作展示之圖。 [圖6]係為用以對於起因於第1實施形態之記憶體晶片所實行之foggy-fine程式化動作所導致的臨限值電壓之分布之變化進行說明之示意圖。 [圖7]係為對於第1實施形態之在記憶體胞群組MCG處的溫度資訊TEMP之寫入位置之例作展示之示意圖。 [圖8]係為用以對於第1實施形態之構成溫度記憶區域ARtemp的記憶體胞MT之臨限值電壓之變遷的其中一例進行說明之示意圖。 [圖9]係為用以對於第1實施形態之在針對溫度記憶區域ARtemp之程式化動作時所產生之3位元之資料作說明之圖。 [圖10]係為對於第1實施形態之記憶體晶片之程式化動作之其中一例作展示之流程圖。 [圖11]係為對於由第1實施形態之記憶體控制器所致的從4個的資料群組來取得溫度資訊TEMP之動作之其中一例作展示之流程圖。 [圖12]係為用以對於第1實施形態之第1變形例之構成溫度記憶區域ARtemp的記憶體胞MT之臨限值電壓之變遷的其中一例進行說明之示意圖。 [圖13]係為用以對於第1實施形態之第1變形例之在針對溫度記憶區域ARtemp之程式化動作時所產生之3位元之資料作說明之圖。 [圖14]係為用以對於第1實施形態之第2變形例之構成溫度記憶區域ARtemp的記憶體胞MT之臨限值電壓之變遷的其中一例進行說明之示意圖。 [圖15]係為用以對於第1實施形態之第2變形例之在針對溫度記憶區域ARtemp之程式化動作時所產生之3位元之資料作說明之圖。 [圖16]係為用以對於第2實施形態之構成溫度記憶區域ARtemp的記憶體胞MT之臨限值電壓之變遷的其中一例進行說明之示意圖。 [圖17]係為用以對於第2實施形態之在針對溫度記憶區域ARtemp之程式化動作時所產生之3位元之資料作說明之圖。 [圖18]係為對於第2實施形態之記憶體晶片之程式化動作之其中一例作展示之流程圖。 [圖19]係為用以對於起因於第3實施形態之記憶體晶片所實行之IDL程式化動作所導致的臨限值電壓之分布之變化進行說明之示意圖。 [圖20]係為對於第3實施形態之資料編碼的其中一例作展示之圖。 [圖21]係為用以對於第3實施形態之構成溫度記憶區域ARtemp的記憶體胞MT之臨限值電壓之變遷的其中一例進行說明之示意圖。 [圖22]係為用以對於第3實施形態之在針對溫度記憶區域ARtemp之程式化動作時所產生的資料作說明之圖。 [圖23]係為對於第3實施形態之記憶體晶片之程式化動作之其中一例作展示之流程圖。 [圖24]係為對於第4實施形態之在被設置於記憶體胞群組MCG中之冗餘區域ARred處的溫度資訊TEMP之寫入位置之例作展示之示意圖。 [圖25]係為用以對於第4實施形態之構成溫度記憶區域ARtemp0的記憶體胞MT之臨限值電壓之變遷的其中一例進行說明之示意圖。 [圖26]係為用以對於第4實施形態之構成溫度記憶區域ARtemp1的記憶體胞MT之臨限值電壓之變遷的其中一例進行說明之示意圖。 [圖27]係為用以對於第4實施形態之在針對溫度記憶區域ARtemp0、ARtemp1之程式化動作時所產生之3位元之資料作說明之圖。

Claims (17)

  1. 一種非揮發性記憶體，係具備有： 第1之複數之記憶體胞，係使各別之閘極被與字元線作了連接；和 溫度感測器；和 介面，係構成為收訊寫入資料；和 控制電路，係構成為實行第1程式化動作，並在前述第1程式化動作之後，實行第2程式化動作， 該第1程式化動作，係藉由對於前述字元線施加程式化電壓，來將前述第1之複數之記憶體胞之中之第2之複數之記憶體胞之各者的臨限值電壓，設定於複數之第1區間之中之與前述寫入資料相對應之第1區間處，並且將前述第1之複數之記憶體胞之中之與前述第2之複數之記憶體胞相異的第3之複數之記憶體胞之各者的臨限值電壓，設定於前述複數之第1區間之中之第2區間處， 該第2程式化動作，係藉由對於前述字元線更進而施加程式化電壓，來將前述第2之複數之記憶體胞之各者的臨限值電壓，設定於被設置在較前述複數之第1區間而更廣的範圍中之複數之第3區間之中之與前述寫入資料相對應之第3區間處，並且將前述第3之複數之記憶體胞之各者的臨限值電壓，設定於前述複數之第3區間之中之被設定在與前述第2區間相同或者是更高電壓側處之2個的第4區間之中之與藉由前述溫度感測器所檢測出的第1溫度資訊相對應之第4區間處。
  2. 如請求項1所記載之非揮發性記憶體，其中， 前述控制電路，係構成為在前述第2程式化動作中，從前述溫度感測器而取得前述第1溫度資訊。
  3. 如請求項1所記載之非揮發性記憶體，其中， 前述控制電路，係構成為： 在前述第1程式化動作中，從前述溫度感測器而取得第2溫度資訊，並將前述第3之複數之記憶體胞之各者的臨限值電壓，設定於分別符合於前述第2區間之2個的第5區間之中之與前述第2溫度資訊相對應之第5區間處， 在前述第2程式化動作中，從前述溫度感測器而取得前述第1溫度資訊。
  4. 如請求項1所記載之非揮發性記憶體，其中， 前述第2區間，係為前述複數之第1區間之中之位置於從低電壓側數起之第2個之後的第1區間。
  5. 如請求項2所記載之非揮發性記憶體，其中， 前述第2區間，係為前述複數之第1區間之中之位置於從低電壓側數起之第2個之後的第1區間。
  6. 如請求項3所記載之非揮發性記憶體，其中， 前述第2區間，係為前述複數之第1區間之中之位置於從低電壓側數起之第2個之後的第1區間。
  7. 如請求項1所記載之非揮發性記憶體，其中， 前述2個的第4區間，係包夾著前述複數之第3區間之中之2以上之第3區間地而相互分離。
  8. 如請求項2所記載之非揮發性記憶體，其中， 前述2個的第4區間，係包夾著前述複數之第3區間之中之2以上之第3區間地而相互分離。
  9. 如請求項3所記載之非揮發性記憶體，其中， 前述2個的第4區間，係包夾著前述複數之第3區間之中之2以上之第3區間地而相互分離。
  10. 如請求項4所記載之非揮發性記憶體，其中， 前述2個的第4區間，係包夾著前述複數之第3區間之中之2以上之第3區間地而相互分離。
  11. 如請求項5所記載之非揮發性記憶體，其中， 前述2個的第4區間，係包夾著前述複數之第3區間之中之2以上之第3區間地而相互分離。
  12. 如請求項6所記載之非揮發性記憶體，其中， 前述2個的第4區間，係包夾著前述複數之第3區間之中之2以上之第3區間地而相互分離。
  13. 一種非揮發性記憶體，係具備有： 第1之複數之記憶體胞，係使各別之閘極被與字元線作了連接；和 溫度感測器；和 介面，係構成為收訊每記憶體胞為P位元之第1寫入資料，並在前述第1寫入資料之後而收訊每記憶體胞為Q位元之第2寫入資料，其中，P為1以上之整數，Q為1以上之整數；和 控制電路，係構成為當前述介面收訊了前述第1寫入資料的情況時，實行第1程式化動作，並當前述介面收訊了前述第2寫入資料的情況時，實行第2程式化動作， 該第1程式化動作，係從前述溫度感測器而取得第1溫度資訊，並藉由對於前述字元線施加程式化電壓，來將前述第1之複數之記憶體胞之中之第2之複數之記憶體胞之各者的臨限值電壓，設定於2 P個的第1區間之中之與前述第1寫入資料相對應之第1區間處，並且將前述第1之複數之記憶體胞之中之與前述第2之複數之記憶體胞相異的第3之複數之記憶體胞之各者的臨限值電壓，設定於前述2 P個的第1區間之中之與前述第1溫度資訊相對應之第1區間處， 該第2程式化動作，係從前述溫度感測器而取得第2溫度資訊，並從前述第1之複數之記憶體胞而讀取前述第1資料和前述第1溫度資訊，並且藉由對於前述字元線更進而施加程式化電壓，來將前述第2之複數之記憶體胞之各者的臨限值電壓，設定於2 (P+Q)個的第2區間之中之與前述第1寫入資料以及前述第2寫入資料之組合相對應之第2區間處，並且將前述第3之複數之記憶體胞之各者的臨限值電壓，設定於前述2 (P+Q)個的第2區間之中之與前述第1溫度資訊以及前述第2溫度資訊之組合相對應之第2區間處。
  14. 一種非揮發性記憶體，係具備有： 第1之複數之記憶體胞，係使各別之閘極被與字元線作了連接；和 溫度感測器；和 介面，係構成為收訊寫入資料；和 控制電路，係構成為實行第1程式化動作，並在前述第1程式化動作之後，實行第2程式化動作， 該第1程式化動作，係從前述溫度感測器而取得第1溫度資訊，並藉由對於前述字元線施加程式化電壓，來將前述第1之複數之記憶體胞之中之第2之複數之記憶體胞之各者的臨限值電壓，設定於複數之第1區間之中之與前述寫入資料相對應之第1區間處，並將前述第1之複數之記憶體胞之中之與前述第2之複數之記憶體胞相異的第3之複數之記憶體胞之各者的臨限值電壓，設定於前述複數之第1區間之中之2個的第2區間之中之與前述第1溫度資訊相對應之第2區間處，並且將前述第1之複數之記憶體胞之中之與前述第2之複數之記憶體胞以及前述第3之複數之記憶體胞均相異的第4之複數之記憶體胞之各者的臨限值電壓，設定於前述複數之第1區間之中第3區間處， 該第2程式化動作，係從前述溫度感測器而取得第2溫度資訊，並藉由對於前述字元線更進而施加程式化電壓，來將前述第2之複數之記憶體胞之各者的臨限值電壓，設定於被設置在較前述複數之第1區間而更廣的範圍中之複數之第4區間之中之與前述寫入資料相對應之第4區間處，並且將前述第4之複數之記憶體胞之各者的臨限值電壓，設定於前述複數之第4區間之中之被設定在與前述第3區間相同或者是更高電壓側處之2個的第5區間之中之與前述第2溫度資訊相對應之第5區間處。
  15. 如請求項14所記載之非揮發性記憶體，其中， 前述第3區間，係為前述複數之第1區間之中之位置於從低電壓側數起之第2個之後的第1區間。
  16. 如請求項14所記載之非揮發性記憶體，其中， 前述2個的第5區間，係包夾著前述複數之第4區間之中之2以上之第4區間地而相互分離。
  17. 如請求項15所記載之非揮發性記憶體，其中， 前述2個的第5區間，係包夾著前述複數之第4區間之中之2以上之第4區間地而相互分離。
TW111128577A 2022-03-17 2022-07-29 非揮發性記憶體 TWI836534B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022042300A JP2023136561A (ja) 2022-03-17 2022-03-17 不揮発性メモリ
JP2022-042300 2022-03-17

Publications (2)

Publication Number Publication Date
TW202338842A true TW202338842A (zh) 2023-10-01
TWI836534B TWI836534B (zh) 2024-03-21

Family

ID=

Also Published As

Publication number Publication date
EP4246518A1 (en) 2023-09-20
DE102023104884A1 (de) 2023-09-21
CN116798484A (zh) 2023-09-22
US20230317152A1 (en) 2023-10-05
JP2023136561A (ja) 2023-09-29

Similar Documents

Publication Publication Date Title
US10891187B2 (en) Memory devices having differently configured blocks of memory cells
US9928126B1 (en) Recovery from cross-temperature read failures by programming neighbor word lines
US8719665B2 (en) Programming error correction code into a solid state memory device with varying bits per cell
US7729167B2 (en) Programming a memory with varying bits per cell
US8644066B2 (en) Multi-level non-volatile memory device, system and method with state-converted data
US9286972B2 (en) Method, memory controller and system for reading data stored in flash memory
US20130286732A1 (en) Flash memory devices having multi-bit memory cells therein with improved read reliability
JP2011504277A (ja) Ｍビットメモリセル用のｍ＋ｎビットプログラミングおよびｍ＋ｌビット読出し
US10424391B2 (en) Decoding method, memory controlling circuit unit and memory storage device
US11461039B2 (en) Nonvolatile memory that stores temperature information therein
US10685711B1 (en) Decoding method, memory controlling circuit unit and memory storage device
US20200194094A1 (en) Recovering data from a faulty memory block in a memory system
TWI836534B (zh) 非揮發性記憶體
TW202338842A (zh) 非揮發性記憶體
US11145372B2 (en) Decoding method, memory controlling circuit unit, and memory storage device
US11604586B2 (en) Data protection method, with disk array tags, memory storage device and memory control circuit unit
CN111724851A (zh) 数据保护方法、存储器存储装置及存储器控制电路单元