TW202336996A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202336996A
TW202336996A TW112102677A TW112102677A TW202336996A TW 202336996 A TW202336996 A TW 202336996A TW 112102677 A TW112102677 A TW 112102677A TW 112102677 A TW112102677 A TW 112102677A TW 202336996 A TW202336996 A TW 202336996A
Authority
TW
Taiwan
Prior art keywords
cell pad
direct contact
cell
structures
pair
Prior art date
Application number
TW112102677A
Other languages
English (en)
Other versions
TWI843420B (zh
Inventor
安濬爀
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202336996A publication Critical patent/TW202336996A/zh
Application granted granted Critical
Publication of TWI843420B publication Critical patent/TWI843420B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一種半導體裝置包括：基板，在基板中設置有多個主動區域；多條字元線，形成於基板上且位於在平行於基板的頂表面的第一方向上延伸的多個字元線溝渠中；多個位元線結構，形成於基板上，並且在平行於基板的頂表面且與第一方向交叉的第二方向上延伸；以及多個胞元接墊結構，至少部分地與其間有多個位元線結構的多個主動區域交疊，其中多個胞元接墊結構中的每一者包括在第一方向上延伸的一對第一側壁及在相對於第一方向及第二方向傾斜的對角線方向上延伸的一對第二側壁。

Description

半導體裝置
本發明概念是有關於一種半導體裝置及其製造方法，且更具體而言，是有關於一種包括位元線的半導體裝置及所述半導體裝置的製造方法。
[相關申請案的交叉參考]
本申請案主張於2022年1月28日在韓國智慧財產局提出申請的韓國專利申請案第10-2022-0013621號的優先權，所述韓國專利申請案的揭露內容全文併入本案供參考。
隨著半導體裝置的縮小，用於實施半導體元件的各別微電路圖案的尺寸進一步減小。另外，隨著積體電路元件的整合度日益增加，位元線的線寬進一步減小且用於在位元線之間形成接觸件的製程變得日益困難。
根據本發明概念的實施例，一種半導體裝置包括：基板，在基板中設置有多個主動區域；多條字元線，形成於基板上且位於在平行於基板的頂表面的第一方向上延伸的多個字元線溝渠中；多個位元線結構，形成於基板上，並且在平行於基板的頂表面且與第一方向交叉的第二方向上延伸；以及多個胞元接墊結構，至少部分地與所述多個主動區域交疊，所述多個胞元接墊結構之間具有所述多個位元線結構，其中所述多個胞元接墊結構中的每一者包括在第一方向上延伸的一對第一側壁及在相對於第一方向及第二方向傾斜的對角線方向上延伸的一對第二側壁。
根據本發明概念的實施例，一種半導體裝置包括：基板，在基板中設置有多個主動區域；多條字元線，形成於基板上且位於在平行於基板的頂表面的第一方向上延伸的多個字元線溝渠中；多個位元線結構，形成於基板上，並且在平行於基板的頂表面且與第一方向交叉的第二方向上延伸；以及多個胞元接墊結構，至少部分地與所述多個主動區域交疊，所述多個胞元接墊結構之間具有所述多個位元線結構，其中所述多個胞元接墊結構中的每一者在相對於第一方向及第二方向傾斜的對角線方向上延伸。
根據本發明概念的實施例，一種半導體裝置包括：基板，在基板中設置有多個主動區域；多條字元線，形成於基板上且位於在平行於基板的頂表面的第一方向上延伸的多個字元線溝渠中；多個位元線結構，形成於基板上，並且在平行於基板的頂表面且與第一方向交叉的第二方向上延伸；多個第一胞元接墊分隔圖案，在第一方向上在基板上延伸；多個第二胞元接墊分隔圖案，在對角線方向上在基板上延伸，其中所述對角線方向在第一方向與第二方向之間延伸；以及多個胞元接墊結構，位於所述多個主動區域中，其中所述多個胞元接墊結構中的每一者包括第一側壁及第二側壁，其中所述多個胞元接墊結構中的每一者的第一側壁接觸所述多個第一胞元接墊分隔圖案中的一者，且所述多個胞元接墊結構中的每一者的第二側壁接觸所述多個第二胞元接墊分隔圖案中的一者。
在下文中，將參照附圖詳細闡述本發明概念的實施例。
圖1是示出根據本發明概念實施例的半導體裝置100的佈局圖。圖2是示出圖1的部分II的放大佈局圖。圖3是沿圖2的線A-A'、B-B'及C-C'截取的剖視圖。
參照圖1至圖3，半導體裝置100可包括基板110，基板110包括胞元陣列區域MCA及周邊電路區域PCA。胞元陣列區域MCA可為動態隨機存取記憶體（dynamic random-access memory，DRAM）元件的記憶體胞元區域，且周邊電路區域PCA可為DRAM元件的核心區域或周邊電路區域。舉例而言，胞元陣列區域MCA可包括胞元電晶體及連接至胞元電晶體的電容器結構，且周邊電路區域PCA可包括用於將訊號及/或電力傳送至胞元陣列區域MCA中所包括的胞元電晶體的周邊電路電晶體。在本發明概念的實施例中，周邊電路電晶體可構成各種電路，例如命令解碼器、控制邏輯、位址緩衝器、列解碼器、行解碼器、感測放大器及資料輸入/輸出電路。
可在基板110中形成隔離溝渠112T，且可在隔離溝渠112T中形成隔離層112。隔離層112可在基板110中界定多個主動區域AC。
所述多個主動區域AC中的每一者可被排列成在相對於第一水平方向X及第二水平方向Y傾斜的第一對角線方向D1上具有長軸。多條字元線WL可在第一水平方向X上彼此平行地延伸穿過所述多個主動區域AC。多條位元線BL可位於所述多條字元線WL上方且可在第二水平方向Y上彼此平行延伸。所述多條位元線BL可經由直接接觸件DC連接至所述多個主動區域AC。
可在所述多條位元線BL之中的兩條相鄰的位元線BL之間形成多個胞元接墊結構130。所述多個胞元接墊結構130可在相對於第一水平方向X及第二水平方向Y傾斜的第二對角線方向D2上延伸。所述多個胞元接墊結構130可包括彼此間隔開的第一胞元接墊130L與第二胞元接墊130R，第一胞元接墊130L與第二胞元接墊130R之間具有直接接觸件DC。直接接觸件DC可位於在第一水平方向X上彼此間隔開的第一胞元接墊130L與第二胞元接墊130R之間，且在第一水平方向X上彼此間隔開的第二胞元接墊130R與第一胞元接墊130L之間可定位第二胞元接墊分隔圖案134。
第一胞元接墊130L與第二胞元接墊130R可具有彼此相同的形狀，且第一胞元接墊130L與第二胞元接墊130R可具有彼此相同的水平橫截面積。所述多個胞元接墊結構130中的每一者可具有平行四邊形形狀的水平橫截面，且可包括在第一水平方向X上延伸的一對第一側壁130S1及在第二對角線方向D2上延伸的一對第二側壁130S2。
可在所述多個胞元接墊結構130上形成多個搭接接墊LP。所述多個胞元接墊結構130及所述多個搭接接墊LP可將形成於所述多條位元線BL之上的電容器結構的下部電極連接至主動區域AC。所述多個搭接接墊LP中的每一者可與胞元接墊結構130及位元線BL部分地交疊。
基板110可包含矽，例如單晶矽、複晶矽或非晶矽（amorphous silicon）。在本發明概念的實施例中，基板110可包含Ge、SiGe、SiC、GaAs、InAs及/或InP中的至少一者。在本發明概念的實施例中，基板110可包括導電區，例如被摻雜雜質的阱或被摻雜雜質的結構。隔離層112可包括例如氧化物膜、氮化物膜或其組合。
可在基板110中定位在第一方向（X方向）上延伸的多個字元線溝渠120T，且可在所述多個字元線溝渠120T中的每一者中定位掩埋閘極結構120。掩埋閘極結構120可包括位於所述多個字元線溝渠120T中的每一者中的閘極介電膜122、閘電極124及頂蓋絕緣膜126。多個閘電極124可對應於圖2所示的多條字元線WL。
多個閘極介電膜122可包括例如氧化矽膜、氮化矽膜、氮氧化矽膜、氧化物/氮化物/氧化物（oxide/nitride/oxide，ONO）膜或介電常數高於氧化矽膜的介電常數的高介電常數（high-k）介電膜。所述多個閘電極124可例如包含Ti、TiN、Ta、TaN、W、WN、TiSiN、WSiN或其組合。多個頂蓋絕緣膜126可包括例如氧化矽膜、氮化矽膜、氮氧化矽膜或其組合。
可在基板110上的多個直接接觸件溝渠DCT中形成多個直接接觸件DC。所述多個直接接觸件DC可連接至多個主動區域AC。所述多個直接接觸件DC可例如包含TiN、TiSiN、W、矽化物、經摻雜的複晶矽或其組合。直接接觸件溝渠DCT可在第二水平方向Y上延伸，且直接接觸件溝渠DCT的底部部分可具有實質上平的底表面。直接接觸間隔件DCS可覆蓋直接接觸件溝渠DCT中的直接接觸件DC的底部。
直接接觸件溝渠DCT可在第二水平方向Y上延伸，且可在直接接觸件DC的側壁的底部部分上形成在第二對角線方向D2上間隔開的尾部部分DCTL。可藉由以下步驟來形成尾部部分DCTL：形成對直接接觸件溝渠DCT進行填充的導電層152，且然後對導電層152進行圖案化以界定直接接觸件DC在第一水平方向X上的寬度。
在平面圖中，直接接觸件DC可具有例如矩形水平橫截面。舉例而言，直接接觸件DC可包括在第一水平方向X上延伸的一對第一側壁DCS1及在第二水平方向Y上延伸的一對第二側壁DCS2。
多個位元線結構150可在第二水平方向Y上在基板110上及所述多個直接接觸件DC上縱向延伸。所述多個位元線結構150中的每一者可經由直接接觸件DC連接至主動區域AC。所述多個位元線結構150中的每一者可包括導電層152、中間導電層154、位元線導電層156及位元線頂蓋層158，且位元線導電層156可對應於圖2所示的位元線BL。
在本發明概念的實施例中，導電層152可例如包含複晶矽，且中間導電層154可例如包含TiN、TiSiN、矽化鈷、矽化鎳及/或矽化鎢中的至少一者。位元線導電層156可例如包含釕（Ru）、鎢（W）、鈷（Co）、鈦（Ti）及/或氮化鈦（TiN）中的至少一者。位元線頂蓋層158可例如包含氮化矽、氧化矽及/或氮氧化矽中的至少一者。可在位元線結構150中的每一者的兩個側壁上定位位元線間隔件160。
可在所述多個位元線結構150之間定位多個胞元接墊結構130。舉例而言，一個胞元接墊結構130可位於較位元線結構150的垂直水平高度低的垂直水平高度處且可位於兩個相鄰的位元線結構150之間。胞元接墊結構130的底表面可接觸主動區域AC。在平面圖中，每一胞元接墊結構130的至少一部分可位於所述多個位元線結構150之中的兩個相鄰的位元線結構150之間。
在本發明概念的實施例中，所述多個胞元接墊結構130可例如包含Si、Ge、W、WN、Co、Ni、Al、Mo、Ru、Ti、TiN、Ta、TaN、Cu或其組合。
可在第二水平方向Y上在兩個胞元接墊結構130之間定位第一胞元接墊分隔圖案132，且可在第一水平方向X上在兩個胞元接墊結構130之間定位第二胞元接墊分隔圖案134。第一胞元接墊分隔圖案132可位於第一胞元接墊分隔溝渠132T中且可在第一水平方向X上延伸，並且可位於在垂直方向上與掩埋閘極結構120交疊的位置處。第二胞元接墊分隔圖案134可位於第二胞元接墊分隔溝渠134T中且可在第二對角線方向D2上延伸。第一胞元接墊分隔圖案132及第二胞元接墊分隔圖案134中的每一者可例如包含氮化矽。
在本發明概念的實施例中，第一胞元接墊分隔圖案132的底表面可位於較直接接觸件DC的底表面的水平高度低的水平高度處，且第二胞元接墊分隔圖案134的底表面可位於較直接接觸件DC的底表面的水平高度低的水平高度處。舉例而言，第一胞元接墊分隔溝渠132T及第二胞元接墊分隔溝渠134T中的每一者可具有位於較直接接觸件溝渠DCT的底表面的水平高度低的水平高度處的底表面。舉例而言，直接接觸件溝渠DCT與閘電極124的頂表面之間的垂直距離可大於第一胞元接墊分隔溝渠132T與閘電極124的頂表面之間的垂直距離及/或第二胞元接墊分隔溝渠134T與閘電極124的頂表面之間的垂直距離。
可在所述多個胞元接墊結構130與位元線結構150之間依序定位第一絕緣層140A及第二絕緣層140B。第一絕緣層140A可例如包含氧化矽，且第二絕緣層140B可例如包含氮化矽。
可在第二水平方向Y上在兩個相鄰的位元線結構150之間定位多個絕緣柵欄162。舉例而言，所述多個絕緣柵欄162可位於相鄰的中間導電層154、相鄰的位元線導電層156及相鄰的位元線頂蓋層158之間。所述多個絕緣柵欄162可位於在垂直方向上與所述多個字元線溝渠120T交疊的位置處。
可在所述多個胞元接墊結構130上定位多個搭接接墊LP。所述多個搭接接墊LP中的每一者可包括導電障壁膜164及搭接接墊導電層166。導電障壁膜164可例如包含Ti、TiN或其組合。搭接接墊導電層166可例如包含金屬、金屬氮化物、導電複晶矽或其組合。舉例而言，搭接接墊導電層166可包含W。在平面圖中，所述多個搭接接墊LP可具有多個島型圖案形狀。
所述多個搭接接墊LP可藉由環繞所述多個搭接接墊LP的絕緣圖案168而彼此電性絕緣。絕緣圖案168可例如包含氮化矽、氧化矽及/或氮氧化矽中的至少一者。
一般而言，根據比較例，藉由移除胞元接墊結構130的一部分來形成島型直接接觸孔，且藉由在直接接觸孔中填充導電材料來形成直接接觸件。然而，當在用於形成直接接觸孔的圖案化製程中發生未對準時，可能會局部地形成面積小的胞元接墊結構，且在此種情形中，主動區域與搭接接墊之間的接觸電阻可能會增加，藉此會降低半導體裝置的電性特性。
然而，根據本發明概念的實施例，可藉由將第一胞元接墊分隔圖案132與第二胞元接墊分隔圖案134形成為以銳角彼此相交來形成胞元接墊初步圖案130P2，且然後，可藉由使用在第二對角線方向D2上延伸的間隔件144及參考圖案142經過雙重圖案化（double patterning）形成直接接觸件溝渠DCT來形成第一胞元接墊130L及第二胞元接墊130R。因此，第一胞元接墊130L與第二胞元接墊130R可被形成為具有實質上相同的或相同的面積，且半導體裝置100可具有極佳的電性特性。
圖4是示出根據本發明概念實施例的半導體裝置100A的佈局圖。圖5是沿圖4的線A-A'、B-B'及C-C'截取的剖視圖。
參照圖4及圖5，所述多個胞元接墊結構130可在相對於第一水平方向X及第二水平方向Y傾斜的第二對角線方向D2上延伸。所述多個胞元接墊結構130可包括彼此間隔開的第一胞元接墊130L與第二胞元接墊130R，第一胞元接墊130L與第二胞元接墊130R之間具有直接接觸件DCA。直接接觸件DCA可位於在第一水平方向X上彼此間隔開的第一胞元接墊130L與第二胞元接墊130R之間，且第二胞元接墊分隔圖案134可位於在第一水平方向X上彼此間隔開的第二胞元接墊130R與第一胞元接墊130L之間。
所述多個胞元接墊結構130中的每一者可具有平行四邊形形狀的水平橫截面，且可包括在第一水平方向X上延伸的一對第一側壁130S1及在第二對角線方向D2上延伸的一對第二側壁130S2。
直接接觸件DCA可位於第一胞元接墊130L與第二胞元接墊130R之間且與第一胞元接墊130L及第二胞元接墊130R二者相鄰。在本發明概念的實施例中，直接接觸件DCA可在第二對角線方向D2上延伸。在本發明概念的實施例中，直接接觸件DCA可具有平行四邊形形狀的水平橫截面，或者具有一些切角（cut corner）的平行四邊形形狀的水平橫截面（例如，六邊形水平橫截面）。舉例而言，直接接觸件DCA可包括在第二對角線方向D2上延伸的一對第一側壁DCS1及在第二水平方向Y上延伸的一對第二側壁DCS2。在第二對角線方向D2上延伸的所述一對第一側壁DCS1可面對胞元接墊結構130的所述一對第二側壁130S2。
可在直接接觸件DCA與胞元接墊結構130之間定位絕緣襯墊172。絕緣襯墊172可位於直接接觸件溝渠DCT的側壁上，且直接接觸件DCA與胞元接墊結構130可藉由絕緣襯墊172而彼此電性絕緣。絕緣襯墊172可例如包含氮化矽或氧化矽。
圖6A至圖13B是示出根據本發明概念實施例的製造半導體裝置100的方法的剖視圖。詳言之，圖6A、圖7A、圖8A、圖9A、圖10A、圖11A、圖12A及圖13A是根據製程次序的平面圖，且圖6B、圖7B、圖8B、圖9B、圖10B、圖11B、圖12B及圖13B是沿圖6A、圖7A、圖8A、圖9A、圖10A、圖11A、圖12A及圖13A的線A-A'、B-B'及C-C'截取的剖視圖。在圖6A至圖13B中，與圖1至圖5中的參考編號相同的參考編號表示相同的組件，且因此，可省略重複的說明。
參照圖6A及圖6B，可在基板110的胞元陣列區域MCA中形成多個隔離溝渠112T。
接下來，可形成對所述多個隔離溝渠112T中的每一者進行填充的隔離層112。隔離層112在基板110中界定多個第一主動區域AC。所述多個第一主動區域AC可在相對於第一水平方向X及第二水平方向Y以一定角度傾斜的第一對角線方向D1上延伸。
在本發明概念的實施例中，隔離層112可由氧化矽、氮化矽、氮氧化矽或其組合形成。在本發明概念的實施例中，隔離層112可具有但並非僅限於具有包括氧化矽層及氮化矽層的雙層結構。
可藉由以下步驟來形成字元線溝渠120T：在基板110上形成遮罩圖案；以及使用遮罩圖案作為蝕刻遮罩來移除基板110的一部分。舉例而言，可利用但並非僅限於利用雙重圖案化技術（double patterning technology，DPT）或四重圖案化技術（quadruple patterning technology，QPT）來形成用於形成字元線溝渠120T的遮罩圖案。
接下來，可在字元線溝渠120T中依序形成閘極介電膜122、閘電極124及頂蓋絕緣膜126。
舉例而言，閘極介電膜122可共形地位於字元線溝渠120T的內壁上。可藉由使用導電層填充字元線溝渠120T且然後對導電層的上部部分進行回蝕以暴露出字元線溝渠120T的上部部分的一部分來形成閘電極124。可藉由使用絕緣材料填充字元線溝渠120T的其餘部分且對絕緣材料進行平坦化直至暴露出隔離層112的頂表面來形成頂蓋絕緣膜126。
參照圖7A及圖7B，可藉由以下步驟來形成多個胞元接墊線圖案130P1：在主動區域AC及隔離層112上形成導電層；在導電層上形成具有開口部分的遮罩圖案，開口部分具有線形狀且在第一水平方向X上延伸；以及使用遮罩圖案作為蝕刻遮罩來對導電層進行圖案化。舉例而言，線形狀可為矩形形狀。
在本發明概念的實施例中，胞元接墊線圖案130P1可包含Si、Ge、W、WN、Co、Ni、Al、Mo、Ru、Ti、TiN、Ta、TaN、Cu或其組合。舉例而言，胞元接墊線圖案130P1可包含複晶矽。
接下來，可藉由以下步驟來形成多個第一胞元接墊分隔圖案132：在所述多個胞元接墊線圖案130P1之間的空間中形成絕緣層；以及對絕緣層的上部部分進行平坦化直至暴露出所述多個胞元接墊線圖案130P1的頂表面。
在本發明概念的實施例中，所述多個胞元接墊線圖案130P1可具有在第一水平方向X上延伸的線形狀。另外，所述多個第一胞元接墊分隔圖案132可具有在第一水平方向X上延伸的線形狀。舉例而言，所述多個胞元接墊線圖案130P1與所述多個第一胞元接墊分隔圖案132可在第二水平方向Y上交替地排列，且每一第一胞元接墊分隔圖案132可位於兩個相鄰的胞元接墊線圖案130P1之間。
在本發明概念的實施例中，所述多個第一胞元接墊分隔圖案132可被定位成在垂直方向上與字元線溝渠120T交疊，且所述多個第一胞元接墊分隔圖案132可位於頂蓋絕緣膜126上。
參照圖8A及圖8B，可在所述多個胞元接墊線圖案130P1及所述多個第一胞元接墊分隔圖案132上形成緩衝絕緣層140。在本發明概念的實施例中，緩衝絕緣層140可具有包括彼此堆疊的第一絕緣層140A、第二絕緣層140B與第三絕緣層140C的堆疊結構。
接下來，可在緩衝絕緣層140上形成參考圖案142，參考圖案142包括開口部分且在相對於第一水平方向X及第二水平方向Y以一定角度傾斜的第二對角線方向D2上延伸。舉例而言，第二對角線方向D2可相對於第一對角線方向D1以銳角傾斜。舉例而言，第二對角線方向D2可相對於第一對角線方向D1以約10°至約30°的角度傾斜。
在本發明概念的實施例中，參考圖案142可包括由具有線形狀的多個開口部分提供的多個線圖案，且參考圖案142的所述多個線圖案可以第一節距排列。舉例而言，所述多個線圖案可在第二對角線方向D2上具有第一寬度且可以第一間隔排列。第一寬度可對應於直接接觸件溝渠DCT的寬度（參見圖10B）。
接下來，可藉由以下步驟來形成一對間隔件144：在緩衝絕緣層140上形成共形地覆蓋參考圖案142的頂表面及側壁的間隔件層；以及對所述間隔件層實行各向異性蝕刻製程，進而移除間隔件層的位於參考圖案142的頂表面及參考圖案142的開口部分的底部部分上的一部分並留下間隔件層的位於參考圖案142的側壁上的一部分。
在本發明概念的實施例中，所述一對間隔件144可位於參考圖案142的兩個側壁上，且間隔件144中的每一者可具有在第二對角線方向D2上與第一寬度實質上相同的第二寬度。另外，由於一對間隔件144形成於開口部分的側壁上，因此緩衝絕緣層140的經由開口部分的底部部分而被暴露出的頂表面的寬度可減小。
參照圖9A及圖9B，可使用參考圖案142及所述一對間隔件144作為蝕刻遮罩來移除緩衝絕緣層140、胞元接墊線圖案130P1及基板110的部分，且因此，可形成在第二對角線方向D2上延伸的第二胞元接墊分隔溝渠134T。
可藉由在第二胞元接墊分隔溝渠134T中形成絕緣層並對絕緣層的上部部分進行回蝕來形成多個第二胞元接墊分隔圖案134。
在本發明概念的實施例中，所述多個第二胞元接墊分隔圖案134可在第二對角線方向D2上延伸。另外，所述多個第二胞元接墊分隔圖案134的頂表面可位於較參考圖案142及所述一對間隔件144的頂表面的水平高度低的水平高度處。另外，藉由形成在第一水平方向X上延伸的所述多個第一胞元接墊分隔圖案132及在第二對角線方向D2上延伸的所述多個第二胞元接墊分隔圖案134，可自胞元接墊線圖案130P1形成多個胞元接墊初步圖案130P2。所述多個胞元接墊初步圖案130P2中的每一者可具有平行四邊形形狀的水平橫截面。舉例而言，一個胞元接墊初步圖案130P2可位於兩個相鄰的第一胞元接墊分隔圖案132及兩個相鄰的第二胞元接墊分隔圖案134之間，且所述一個胞元接墊初步圖案130P2可包括接觸兩個第一胞元接墊分隔圖案132的兩個第一側壁及接觸兩個第二胞元接墊分隔圖案134的兩個第二側壁。舉例而言，在平面圖中，所述一個胞元接墊初步圖案130P2可至少部分地被兩個第一胞元接墊分隔圖案132及兩個第二胞元接墊分隔圖案134環繞。
參照圖10A及圖10B，可移除參考圖案142及間隔件144。接下來，可藉由在其中參考圖案142及間隔件144被移除的區域中進一步移除緩衝絕緣層140、胞元接墊初步圖案130P2及基板110的部分來形成直接接觸件溝渠DCT。
在本發明概念的實施例中，直接接觸件溝渠DCT可在第二對角線方向D2上延伸。舉例而言，直接接觸件溝渠DCT的底表面可在第二對角線方向D2上具有平的輪廓。
直接接觸件溝渠DCT可位於兩個相鄰的第二胞元接墊分隔圖案134之間且可平行於所述兩個第二胞元接墊分隔圖案134延伸，且因此，可移除胞元接墊初步圖案130P2的一部分來形成一對胞元接墊結構130。在平面圖中，直接接觸件溝渠DCT可位於所述一對胞元接墊結構130之間，且每一胞元接墊結構130可具有平行四邊形形狀的水平橫截面。一個胞元接墊結構130可包括在第一水平方向X上延伸的一對第一側壁130S1及在第二對角線方向D2上延伸的一對第二側壁130S2。
在本發明概念的實施例中，直接接觸件溝渠DCT可包括位於較所述多個第一胞元接墊分隔圖案132的底表面及所述多個第二胞元接墊分隔圖案134的底表面的水平高度高的水平高度處的底部部分。
參照圖11A及圖11B，可移除緩衝絕緣層140的第三絕緣層140C來暴露出第二絕緣層140B的頂表面。
接下來，可在所述多個胞元接墊結構130、所述多個第一胞元接墊分隔圖案132及所述多個第二胞元接墊分隔圖案134上形成對直接接觸件溝渠DCT進行填充的導電層152。舉例而言，導電層152可穿透所述多個胞元接墊結構130，且可設置於第一胞元接墊分隔圖案132的側表面上。導電層152的一部分可在第二對角線方向D2上延伸。舉例而言，導電層152的一部分可相對於所述多個第一胞元接墊分隔圖案132以一定角度延伸。在本發明概念的實施例中，導電層152的一部分可相對於所述多個第二胞元接墊分隔圖案134以一定角度延伸。在本發明概念的實施例中，導電層152可包含複晶矽。
接下來，可在導電層152上形成中間導電層154、位元線導電層156及位元線頂蓋層158。
在本發明概念的實施例中，中間導電層154可包含TiN、TiSiN、矽化鈷、矽化鎳及/或矽化鎢中的至少一者。位元線導電層156可包含釕（Ru）、鎢（W）、鈷（Co）、鈦（Ti）及/或氮化鈦（TiN）中的至少一者。
參照圖12A及圖12B，可藉由在位元線頂蓋層158上形成遮罩圖案並使用所述遮罩圖案對位元線頂蓋層158、位元線導電層156、中間導電層154及導電層152進行圖案化來形成位元線結構150。
位元線結構150可在第二水平方向Y上延伸，且相較於導電層152的其他部分而言，導電層152的具有相對大的深度的部分可形成於直接接觸件溝渠DCT與位元線結構150彼此相交的部分處。舉例而言，導電層152的第一部分可設置於直接接觸件溝渠DCT中，且導電層152的第一部分的底表面可接觸直接接觸件溝渠DCT的底表面。導電層152的位於位元線結構150的中間導電層154、位元線導電層156與位元線頂蓋層158之間的部分以及位於直接接觸件溝渠DCT與位元線結構150彼此相交的部分處的主動區域AC可被稱為直接接觸件DC。
在形成直接接觸件DC的製程中，可在直接接觸件溝渠DCT的底部部分處在直接接觸件DC的兩個側壁上形成尾部部分DCTL，但本發明概念並非僅限於此。
接下來，可在位元線結構150的側壁上形成位元線間隔件160。位元線間隔件160的一部分可位於直接接觸件DC的側壁上，且位元線間隔件160的環繞直接接觸件DC的側壁的一部分可被稱為直接接觸間隔件DCS。
接下來，可在所述多個位元線結構150之間形成多個絕緣柵欄162。所述多個絕緣柵欄162可填充直接接觸件溝渠DCT的底部部分且可形成於與所述多條位元線BL的頂表面相同的高度處。
參照圖13A及圖13B，可藉由移除第二絕緣層140B及第一絕緣層140A來暴露出位於位元線結構150之間的胞元接墊結構130的頂表面。
接下來，在胞元接墊結構130上形成覆蓋胞元接墊結構130的被暴露出的表面的導電障壁膜164及搭接接墊導電層166。包括導電障壁膜164及搭接接墊導電層166的多個搭接接墊LP可藉由對導電障壁膜164及搭接接墊導電層166進行圖案化而形成。
接下來，可形成覆蓋所述多個搭接接墊LP的絕緣圖案168。
接下來，可形成連接至搭接接墊LP的多個下部電極，且可在所述多個下部電極的側壁上依序形成電容器介電層及上部電極。
可藉由實行以上方法來完成半導體裝置100。
一般而言，根據比較例，藉由移除胞元接墊結構的一部分來形成島型直接接觸孔，且藉由在直接接觸孔中填充導電材料來形成直接接觸件。然而，當在用於形成直接接觸孔的圖案化製程中發生未對準時，可能會局部地形成面積小的胞元接墊結構，且在此種情形中，主動區域與搭接接墊之間的接觸電阻可能會增加，藉此會降低半導體裝置的電性特性。
然而，根據本發明概念的實施例，可藉由形成以銳角彼此相交的第一胞元接墊分隔圖案132與第二胞元接墊分隔圖案134來形成胞元接墊初步圖案130P2，且然後可藉由使用在第二對角線方向D2上延伸的間隔件144及參考圖案142經過雙重圖案化形成直接接觸件溝渠DCT來形成第一胞元接墊130L及第二胞元接墊130R。因此，第一胞元接墊130L與第二胞元接墊130R可被形成為具有相同或實質上相同的面積，且半導體裝置100可具有極佳的電性特性。
另外，根據本發明概念的實施例，可在用於對胞元接墊結構130進行圖案化的製程中形成直接接觸件溝渠DCT，而無需單獨實行用於形成直接接觸孔的圖案化製程。因此，可簡化用於形成胞元接墊結構130及直接接觸件DC的製程。另外，由於使用參考圖案142及間隔件144以自對準方式對胞元接墊結構130進行圖案化，因此可形成在光刻的解析度限制內具有相對小的寬度的胞元接墊結構130。
已經參照圖6A至圖13B闡述了藉由在直接接觸件溝渠DCT的內壁上直接填充導電層152並對導電層152進行圖案化來形成直接接觸件DC的方法。在本發明概念的實施例中，在直接接觸件溝渠DCT的內壁上形成導電層152之前，可在直接接觸件溝渠DCT的內壁上共形地形成絕緣襯墊172，可移除絕緣襯墊172的覆蓋主動區域AC的底部部分的一部分，且可在絕緣襯墊172上形成對直接接觸件溝渠DCT內部進行填充的導電層152。在此種情形中，可形成參照圖4及圖5闡述的半導體裝置100A。根據以上實施例，即使當直接接觸件DCA與胞元接墊結構130之間的間隔相對小時，亦可防止胞元接墊結構與直接接觸件DCA彼此進行電性連接的製程缺陷。
儘管已經參照本發明的實施例闡述了本發明概念，然而此項技術中具有通常知識者應理解，在不背離本發明概念的精神及範圍的條件下，可對其進行形式及細節上的各種改變。
100、100A:半導體裝置 110:基板 112:隔離層 112T:隔離溝渠 120:掩埋閘極結構 120T:字元線溝渠 122:閘極介電膜 124:閘電極 126:頂蓋絕緣膜 130:胞元接墊結構 130L:第一胞元接墊 130P1:胞元接墊線圖案 130P2:胞元接墊初步圖案 130R:第二胞元接墊 130S1:第一側壁 130S2:第二側壁 132:第一胞元接墊分隔圖案 132T:第一胞元接墊分隔溝渠 134:第二胞元接墊分隔圖案 134T:第二胞元接墊分隔溝渠 140:緩衝絕緣層 140A:第一絕緣層 140B:第二絕緣層 140C:第三絕緣層 142:參考圖案 144:間隔件 150:位元線結構 152:導電層 154:中間導電層 156:位元線導電層 158:位元線頂蓋層 160:位元線間隔件 162:絕緣柵欄 164:導電障壁膜 166:搭接接墊導電層 168:絕緣圖案 172:絕緣襯墊 A-A'、B-B'、C-C':線 AC:主動區域/第一主動區域 BL:位元線 D1:第一對角線方向 D2:第二對角線方向 DC、DCA:直接接觸件 DCS:直接接觸間隔件 DCS1:第一側壁 DCS2:第二側壁 DCT:直接接觸件溝渠 DCTL:尾部部分 II:部分 LP:搭接接墊 MCA:胞元陣列區域 PCA:周邊電路區域 WL:字元線 X:第一水平方向 Y:第二水平方向
藉由參照附圖詳細闡述本發明的實施例，本發明概念的以上及其他態樣將變得更加顯而易見，在附圖中： 圖1是示出根據本發明概念實施例的半導體裝置的佈局圖。 圖2是示出圖1的部分II的放大佈局圖。 圖3是沿圖2的線A-A'、B-B'及C-C'截取的剖視圖。 圖4是示出根據本發明概念實施例的半導體裝置的佈局圖。 圖5是沿圖4的線A-A'、B-B'及C-C'截取的剖視圖。 圖6A、圖6B、圖7A、圖7B、圖8A、圖8B、圖9A、圖9B、圖10A、圖10B、圖11A、圖11B、圖12A、圖12B、圖13A及圖13B是示出根據本發明概念實施例的製造半導體裝置的方法的剖視圖。圖6A、圖7A、圖8A、圖9A、圖10A、圖11A、圖12A及圖13A是根據製程次序的平面圖，且圖6B、圖7B、圖8B、圖9B、圖10B、圖11B、圖12B及圖13B是沿圖6A、圖7A、圖8A、圖9A、圖10A、圖11A、圖12A及圖13A的線A-A'、B-B'及C-C'截取的剖視圖。
100:半導體裝置
110:基板
112:隔離層
112T:隔離溝渠
120:掩埋閘極結構
120T:字元線溝渠
122:閘極介電膜
124:閘電極
126:頂蓋絕緣膜
130:胞元接墊結構
132:第一胞元接墊分隔圖案
132T:第一胞元接墊分隔溝渠
134:第二胞元接墊分隔圖案
134T:第二胞元接墊分隔溝渠
140A:第一絕緣層
140B:第二絕緣層
150:位元線結構
152:導電層
154:中間導電層
156:位元線導電層
158:位元線頂蓋層
160:位元線間隔件
162:絕緣柵欄
164:導電障壁膜
166:搭接接墊導電層
168:絕緣圖案
A-A'、B-B'、C-C':線
AC:主動區域/第一主動區域
D2:第二對角線方向
DC:直接接觸件
DCS:直接接觸間隔件
DCT:直接接觸件溝渠
DCTL:尾部部分
LP:搭接接墊
X:第一水平方向
Y:第二水平方向

Claims (10)

  1. 一種半導體裝置，包括： 基板，其中設置有多個主動區域； 多條字元線，形成於所述基板上且位於在平行於所述基板的頂表面的第一方向上延伸的多個字元線溝渠中； 多個位元線結構，形成於所述基板上，並且在平行於所述基板的所述頂表面且與所述第一方向交叉的第二方向上延伸；以及 多個胞元接墊結構，至少部分地與多個所述主動區域交疊，各胞元接墊結構的至少一部分在多個所述位元線結構之中的兩個相鄰的位元線結構之間，其中多個所述胞元接墊結構中的每一者包括在所述第一方向上延伸的一對第一側壁以及在相對於所述第一方向及所述第二方向傾斜的對角線方向上延伸的一對第二側壁。
  2. 如請求項1所述的半導體裝置，其中多個所述胞元接墊結構包括第一胞元接墊及第二胞元接墊， 其中所述第一胞元接墊及所述第二胞元接墊中的每一者具有平行四邊形形狀。
  3. 如請求項2所述的半導體裝置，其中所述第一胞元接墊的水平橫截面積相同於所述第二胞元接墊的水平橫截面積。
  4. 如請求項2所述的半導體裝置，更包括： 多個第一胞元接墊分隔圖案，在所述第一方向上在所述基板上延伸，且與多個所述胞元接墊結構的一對所述第一側壁交疊；以及 多個第二胞元接墊分隔圖案，在所述對角線方向上在所述基板上延伸，且與多個所述胞元接墊結構的一對所述第二側壁交疊。
  5. 如請求項4所述的半導體裝置，其中所述第一胞元接墊、所述位元線結構與所述第二胞元接墊彼此間隔開、在多個所述第一胞元接墊分隔圖案之中的兩個相鄰的第一胞元接墊分隔圖案之間以及在多個所述第二胞元接墊分隔圖案之中的兩個相鄰的第二胞元接墊分隔圖案之間。
  6. 如請求項4所述的半導體裝置，更包括： 直接接觸件，位於在所述第二方向上且在多個所述位元線結構與多個所述主動區域之間延伸的直接接觸件溝渠中， 其中所述直接接觸件包括在所述第一方向上延伸的一對第一側壁及在所述第二方向上延伸的一對第二側壁。
  7. 如請求項6所述的半導體裝置，更包括： 絕緣柵欄，位於所述直接接觸件溝渠中且覆蓋所述直接接觸件的一對所述第二側壁中的至少一個第二側壁及所述位元線結構的側壁， 其中所述絕緣柵欄的底表面位於與所述直接接觸件的底表面相同的水平高度處。
  8. 如請求項6所述的半導體裝置，其中所述直接接觸件的底表面位於較所述第一胞元接墊分隔圖案的底表面的水平高度高的水平高度處，且 所述直接接觸件的所述底表面位於較所述第二胞元接墊分隔圖案的底表面高的水平高度處。
  9. 如請求項4所述的半導體裝置，更包括： 直接接觸件，位於在所述第二方向上且在多個所述位元線結構與多個所述主動區域之間延伸的直接接觸件溝渠中， 其中所述直接接觸件包括在所述對角線方向上延伸的一對第一側壁及在所述第二方向上延伸的一對第二側壁。
  10. 如請求項9所述的半導體裝置，更包括： 絕緣襯墊，位於所述直接接觸件溝渠的內壁上的， 其中所述絕緣襯墊位於所述直接接觸件的一對所述第一側壁與多個所述胞元接墊結構中的每一者的一對所述第二側壁之間。
TW112102677A 2022-01-28 2023-01-19 半導體裝置 TWI843420B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220013621A KR20230116553A (ko) 2022-01-28 2022-01-28 반도체 장치 및 그 제조 방법
KR10-2022-0013621 2022-01-28

Publications (2)

Publication Number Publication Date
TW202336996A true TW202336996A (zh) 2023-09-16
TWI843420B TWI843420B (zh) 2024-05-21

Family

ID=

Also Published As

Publication number Publication date
US20230284430A1 (en) 2023-09-07
KR20230116553A (ko) 2023-08-04
CN116528583A (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
US8344517B2 (en) Integrated circuit devices including air spacers separating conductive structures and contact plugs and methods of fabricating the same
US8552472B2 (en) Integrated circuit devices including vertical channel transistors with shield lines interposed between bit lines and methods of fabricating the same
US8507980B2 (en) Semiconductor devices having bit line interconnections with increased width and reduced distance from corresponding bit line contacts and methods of fabricating such devices
US6979614B2 (en) Semiconductor memory device and method of manufacturing the same
US9209192B2 (en) Semiconductor device and method of fabricating the same
US8497174B2 (en) Method of fabricating semiconductor device including vertical channel transistor
US11189570B2 (en) Integrated circuit (IC) device
KR20200072313A (ko) 집적회로 소자
US6930341B2 (en) Integrated circuits including insulating spacers that extend beneath a conductive line
US11665888B2 (en) Semiconductor device and method for fabricating the same
TWI843420B (zh) 半導體裝置
TW202336996A (zh) 半導體裝置
US20090127608A1 (en) Integrated circuit and method of manufacturing an integrated circuit
TWI833400B (zh) 半導體裝置
US20240098987A1 (en) Semiconductor device and manufacturing method thereof
US20240032287A1 (en) Semiconductor device
US20240155836A1 (en) Semiconductor device and method of manufacturing same
US11647627B2 (en) Integrated circuit device
US11908797B2 (en) Integrated circuit device having a bit line and a main insulating spacer with an extended portion
US20240179914A1 (en) Semiconductor device
US20240188281A1 (en) Integrated circuit device and method of manufacturing the same
US20230084281A1 (en) Semiconductor device and method of fabricating the same
US20230189511A1 (en) Decoupling capacitor structure and semiconductor device including the same
TW202320065A (zh) 半導體記憶體裝置
CN118076103A (zh) 半导体器件及其制作方法