TW202333460A - 編碼方法、解碼方法、裝置、設備、系統及可讀儲存介質 - Google Patents

編碼方法、解碼方法、裝置、設備、系統及可讀儲存介質 Download PDF

Info

Publication number
TW202333460A
TW202333460A TW111145793A TW111145793A TW202333460A TW 202333460 A TW202333460 A TW 202333460A TW 111145793 A TW111145793 A TW 111145793A TW 111145793 A TW111145793 A TW 111145793A TW 202333460 A TW202333460 A TW 202333460A
Authority
TW
Taiwan
Prior art keywords
block
code
blocks
data
code stream
Prior art date
Application number
TW111145793A
Other languages
English (en)
Inventor
何向
王心遠
任浩
Original Assignee
大陸商華為技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202210114845.8A external-priority patent/CN116455517A/zh
Application filed by 大陸商華為技術有限公司 filed Critical 大陸商華為技術有限公司
Publication of TW202333460A publication Critical patent/TW202333460A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

本申請公開了一種編碼方法、解碼方法、裝置、設備、系統及可讀儲存介質，屬於通信技術領域。編碼方法包括：獲取包括控制塊和資料塊的2 n組碼流塊；對2 n組碼流塊進行第一編碼得到目標碼塊，目標碼塊包括資料單元和基於2 n組碼流塊的控制塊確定的類型，資料單元是基於2 n組碼流塊的控制塊和資料塊確定的編碼方式對2 n組碼流塊包括的資料塊進行第一編碼得到的。解碼方法包括：獲取目標碼塊，根據目標碼塊的類型和資料單元對目標碼塊進行第一解碼得到2 n組碼流塊，任一組碼流塊包括資料塊和基於類型和資料單元得到的控制塊，任一組碼流塊包括的資料塊是基於類型和資料單元確定的解碼方式對資料單元進行第一解碼得到的。

Description

編碼方法、解碼方法、裝置、設備、系統及可讀儲存介質
本申請要求於2022年1月5日提交的申請號為202210007010.2、發明名稱為“資料處理方法、第一網路設備和晶片”的中國專利申請的優先權，其全部內容通過引用結合在本申請實施例中。
本申請涉及通信技術領域，尤其涉及一種編碼方法、解碼方法、裝置、設備、系統及可讀儲存介質。
隨著通信技術的發展，資料傳輸過程中對資料進行處理的方式也越來越多樣化。例如，媒體存取控制（media access control，MAC）層的報文經由介質無關介面（media independent interface，MII）下發至物理編碼子層（physical coding sublayer，PCS）。例如，報文經由800吉比特（gigabit，G）MII下發至PCS，該800GMII表示傳輸MAC速率為800吉比特/秒（gigabit per second，Gb/s）的MII。其中，MII的資料位元寬為72比特，包括8比特控制塊（transmit control，TXC）和64比特資料塊（transmit data，TXD）。TXC和TXD是由來自MAC層的報文流內容經過適配子層（reconciliation sublayer，RS)處理得到的。PCS根據TXC/TXD內容進行編碼，減少開銷，同時可以提供必需的同步、保護功能。
相關技術中，發送端的PCS對來自MII的控制塊和資料塊進行64比特（bit，B）/66B編碼，編碼得到66bit碼塊。當採用高速物理鏈路進行資料傳輸時，將每四個66比特碼塊轉碼為一個長度為257比特的256B/257B編碼的碼塊，對257比特碼塊進行前向糾錯（forward error correction，FEC）編碼，傳輸FEC編碼得到的FEC碼字。接收端接收到FEC碼字後，對FEC碼字進行FEC解碼得到257比特碼塊。在FEC解碼過程中對FEC碼字進行糾錯，對於不可糾正的FEC碼字，對該FEC碼字中的誤碼進行標記。將每個257比特碼塊反轉碼為四個長度為66比特的64B/66B編碼的碼塊，對四個66比特碼塊進行解碼，得到MII格式的控制塊和資料塊。
由於FEC編碼能夠提供資料保護功能，且PCS中絕大多數處理是基於257比特碼塊進行的，因此64B/66B編解碼過程不再必要。若保留64B/66B編解碼過程，隨之而來的轉碼/反轉碼過程將帶來不必要的時延、功耗和晶片面積佔用。
本申請提出一種編碼方法、解碼方法、裝置、設備、系統及可讀儲存介質，用於提高編解碼效率。
第一方面，提供了一種編碼方法，所述方法包括：獲取2 n組碼流塊，任一組碼流塊包括控制塊和資料塊，所述n為大於1的整數；對所述2 n組碼流塊進行第一編碼，得到目標碼塊，所述目標碼塊包括資料單元和基於所述2 n組碼流塊的控制塊確定的類型，所述資料單元是基於所述2 n組碼流塊的控制塊和資料塊確定的編碼方式對所述2 n組碼流塊的資料塊進行第一編碼得到的。
本申請提供的編碼方法中，對包括控制塊和資料塊的2 n組碼流塊進行第一編碼得到目標碼塊，而不必對2 n組碼流塊中的每組碼流塊進行64B/66B編碼得到2 n個66比特碼塊，再對2 n個66比特碼塊進行轉碼得到目標碼塊。由此，編碼效率得以提高，編碼過程所帶來的時延、功耗和晶片面積佔用都得以降低。
在一種可能的實現方式中，所述類型用於指示所述目標碼塊為資料碼塊；所述資料單元基於所述2 n組碼流塊的順序對所述2 n組碼流塊的資料塊進行所述第一編碼得到。
在一種可能的實現方式中，所述類型用於指示所述目標碼塊為控制碼塊；所述資料單元包括碼塊標識ID和碼塊內容，所述碼塊內容基於所述2 n組碼流塊的控制塊和資料塊確定的順序對所述2 n組碼流塊的資料塊進行所述第一編碼得到，所述碼塊ID基於所述2 n組碼流塊的控制塊和資料塊得到，所述碼塊ID用於指示各組碼流塊的資料塊的類型和所述各組碼流塊經所述第一編碼後的內容在所述碼塊內容的位置。
在一種可能的實現方式中，所述碼塊ID包括第一ID和第二ID，所述第一ID用於指示所述各組碼流塊的資料塊的類型，所述第二ID用於指示所述各組碼流塊經所述第一編碼後的內容在所述碼塊內容的位置。
在一種可能的實現方式中，所述碼塊ID包括m比特，所述m為大於等於4的整數。
在一種可能的實現方式中，所述碼塊ID具備漢明距離保護。
在一種可能的實現方式中，所述目標碼塊為錯誤碼塊，所述錯誤碼塊中包括用於標識錯誤的資料。
由於本申請提供的編碼方法能夠對不同類型的碼流塊進行第一編碼，以得到目標碼塊，該方法的適用性較廣。
在一種可能的實現方式中，所述目標碼塊基於錯誤檢測結果對所述2 n組碼流塊進行處理得到，所述錯誤檢測結果基於所述2 n組碼流塊的控制塊和資料塊得到。通過對存在錯誤的碼流塊進行處理，使得後續進行資料傳輸時存在錯誤的資料能夠與正確的資料區分開來，保證資料的可靠性。
在一種可能的實現方式中，所述錯誤檢測結果包括所述2 n組碼流塊的內容順序錯誤或內容錯誤，所述目標碼塊基於所述2 n組碼流塊中內容順序正確且內容正確的碼流塊以及錯誤塊進行所述第一編碼得到，所述錯誤塊基於所述2 n組碼流塊中內容順序錯誤或內容錯誤的碼流塊得到。
在一種可能的實現方式中，所述控制塊包括t比特，所述資料塊包括8t比特，所述t為正整數。
在一種可能的實現方式中，所述n的取值為2，所述t的取值為8，所述目標碼塊為257比特。
在一種可能的實現方式中，所述2 n組碼流塊均來自介質無關介面MII。
在一種可能的實現方式中，所述得到目標碼塊之後，還包括：按照FEC碼型對所述目標碼塊進行第二編碼，得到第一資料；發送所述第一資料。通過按照FEC碼型對目標碼塊進行第二編碼得到第一資料，使得接收端能夠對接收的第一資料進行糾錯，保證資料傳輸的準確性。
第二方面，提供了一種解碼方法，所述方法包括：獲取目標碼塊，所述目標碼塊包括類型和資料單元；根據所述目標碼塊的類型和資料單元，對所述目標碼塊進行第一解碼，得到2 n組碼流塊，任一組碼流塊包括資料塊和基於所述類型和所述資料單元得到的控制塊，所述資料塊是基於所述類型和所述資料單元確定的解碼方式對所述資料單元進行所述第一解碼得到的，所述n為大於1的整數。
本申請提供的解碼方法中，對目標碼塊進行第一解碼得到包括控制塊和資料塊的2 n組碼流塊，而不必對目標碼塊進行轉碼得到2 n個66比特碼塊，再對2 n個66比特碼塊進行解碼得到2 n組碼流塊。由此，解碼效率得以提高，解碼過程所帶來的時延、功耗和晶片面積佔用都得以降低。
在一種可能的實現方式中，所述類型用於指示所述目標碼塊為資料碼塊；所述2 n組碼流塊中的第i組碼流塊包括的資料塊是基於對所述資料單元中與所述第i組碼流塊對應的8t長度的內容進行所述第一解碼得到的，所述t為正整數，所述i為大於等於1且小於等於2 n的整數或者所述i為大於等於0且小於等於2 n-1的整數。
在一種可能的實現方式中，所述類型用於指示所述目標碼塊為控制碼塊，所述資料單元包括碼塊標識ID和碼塊內容，所述碼塊ID用於指示各組碼流塊的資料塊的類型和所述各組碼流塊經所述第一編碼後的內容在所述碼塊內容的位置；所述2 n組碼流塊中的第i組碼流塊包括的控制塊是基於所述類型和所述碼塊ID得到的，所述2 n組碼流塊中的第i組碼流塊包括的資料塊是基於所述類型和所述碼塊ID確定的解碼方式對所述碼塊內容進行所述第一解碼得到的，所述i為大於等於1且小於等於2 n的整數或者所述i為大於等於0且小於等於2 n-1的整數。
在一種可能的實現方式中，所述碼塊ID包括第一ID和第二ID，所述第一ID用於指示所述各組碼流塊的資料塊的類型，所述第二ID用於指示所述各組碼流塊經所述第一編碼後的內容在所述碼塊內容的位置；所述第i組碼流塊包括的控制塊是基於所述類型、所述第一ID中與所述第i組碼流塊對應的比特和所述第二ID中與所述第i組碼流塊對應的比特得到的，所述第i組碼流塊中的第i組碼流塊包括的資料塊是基於所述類型、所述第一ID中與所述第i組碼流塊對應的比特和所述第二ID中與所述第i組碼流塊對應的比特確定的解碼方式對所述碼塊內容進行所述第一解碼得到的。
在一種可能的實現方式中，所述第i組碼流塊包括的資料塊的類型是基於所述第i組碼流塊包括的控制塊的內容和所述第i組碼流塊包括的資料塊的內容確定的。
在一種可能的實現方式中，所述碼塊ID包括m比特，所述m為大於等於4的整數。
在一種可能的實現方式中，所述碼塊ID具備漢明距離保護。
在一種可能的實現方式中，所述資料單元包括碼塊標識ID，所述類型和所述碼塊ID用於指示所述目標碼塊為錯誤碼塊；所述2 n組碼流塊中每組碼流塊包括的控制塊為第一值，所述2 n組碼流塊中每組碼流塊包括的資料塊為第二值，所述第一值和所述第二值用於指示所述碼流塊為錯誤碼流塊。
由於本申請提供的解碼方法能夠對不同類型的目標碼塊進行第一解碼，以得到2 n組碼流塊，該方法的適用性較廣。
在一種可能的實現方式中，所述獲取目標碼塊包括：接收第二資料，所述第二資料是基於對採用前向糾錯FEC編碼的第一資料獲得的；對所述第二資料進行第二解碼獲取所述目標碼塊，所述第二解碼為糾錯處理。
在一種可能的實現方式中，所述目標碼塊是對所述第二資料進行糾錯但未成功糾錯所獲得的錯誤碼塊。
在一種可能的實現方式中，所述獲取目標碼塊包括：接收第二資料，所述第二資料是基於採用前向糾錯FEC編碼的第一資料獲得的；對所述第二資料進行第二解碼獲取所述目標碼塊，所述第二解碼為檢錯但不糾錯處理。
在一種可能的實現方式中，所述目標碼塊是從所述第二資料檢出錯誤但不糾錯所獲得的錯誤碼塊。
在一種可能的實現方式中，所述2 n組碼流塊是根據錯誤檢測結果以及所述目標碼塊的類型和資料單元對所述目標碼塊進行所述第一解碼得到的，所述錯誤檢測結果是基於所述目標碼塊的類型和資料單元得到的。
在一種可能的實現方式中，所述錯誤檢測結果包括所述目標碼塊的內容順序錯誤或內容錯誤，所述2 n組碼流塊是根據第二碼塊的類型和資料單元對所述第二碼塊進行所述第一解碼得到的，所述第二碼塊是對所述目標碼塊進行轉換得到的且與所述目標碼塊比特數相同的碼塊。通過對存在錯誤的目標碼塊進行處理，使得接收端能夠區分錯誤資料和正確資料，保證資料的可靠性。
在一種可能的實現方式中，所述錯誤檢測結果包括所述目標碼塊的內容順序錯誤或內容錯誤，所述2 n組碼流塊是對2 n組第一碼流塊進行轉換得到的，所述2 n組第一碼流塊是根據所述目標碼塊的類型和資料單元對所述目標碼塊進行所述第一解碼得到的。通過對存在錯誤的目標碼塊進行處理，使得接收端能夠區分錯誤資料和正確資料，保證資料的可靠性。
在一種可能的實現方式中，所述控制塊包括t比特，所述資料塊包括8t比特，所述t為正整數。
在一種可能的實現方式中，所述n的取值為2，所述t的取值為8，所述目標碼塊為257比特。
在一種可能的實現方式中，所述2 n組碼流塊均為介質無關介面MII格式。
第三方面，提供了一種編碼裝置，所述裝置包括：
獲取模組，用於獲取2 n組碼流塊，任一組碼流塊包括控制塊和資料塊，所述n為大於1的整數；
第一編碼模組，用於對所述2 n組碼流塊進行第一編碼，得到目標碼塊，所述目標碼塊包括資料單元和基於所述2 n組碼流塊的控制塊確定的類型，所述資料單元是基於所述2 n組碼流塊的控制塊和資料塊確定的編碼方式對所述2 n組碼流塊的資料塊進行第一編碼得到的。
在一種可能的實現方式中，所述類型用於指示所述目標碼塊為資料碼塊；所述資料單元基於所述2 n組碼流塊的順序對所述2 n組碼流塊的資料塊進行所述第一編碼得到。
在一種可能的實現方式中，所述類型用於指示所述目標碼塊為控制碼塊；所述資料單元包括碼塊標識ID和碼塊內容，所述碼塊內容基於所述2 n組碼流塊的控制塊和資料塊確定的順序對所述2 n組碼流塊的資料塊進行所述第一編碼得到，所述碼塊ID基於所述2 n組碼流塊的控制塊和資料塊得到，所述碼塊ID用於指示各組碼流塊的資料塊的類型和所述各組碼流塊經所述第一編碼後的內容在所述碼塊內容的位置。
在一種可能的實現方式中，所述碼塊ID包括第一ID和第二ID，所述第一ID用於指示所述各組碼流塊的資料塊的類型，所述第二ID用於指示所述各組碼流塊經所述第一編碼後的內容在所述碼塊內容的位置。
在一種可能的實現方式中，所述碼塊ID包括m比特，所述m為大於等於4的整數。
在一種可能的實現方式中，所述碼塊ID具備漢明距離保護。
在一種可能的實現方式中，所述目標碼塊為錯誤碼塊，所述錯誤碼塊中包括用於標識錯誤的資料。
在一種可能的實現方式中，所述目標碼塊基於錯誤檢測結果對所述2 n組碼流塊進行處理得到，所述錯誤檢測結果基於所述2 n組碼流塊的控制塊和資料塊得到。
在一種可能的實現方式中，所述錯誤檢測結果包括所述2 n組碼流塊的內容順序錯誤或內容錯誤，所述目標碼塊基於所述2 n組碼流塊中內容順序正確且內容正確的碼流塊以及錯誤塊進行所述第一編碼得到，所述錯誤塊基於所述2 n組碼流塊中內容順序錯誤或內容錯誤的碼流塊得到。
在一種可能的實現方式中，所述控制塊包括t比特，所述資料塊包括8t比特，所述t為正整數。
在一種可能的實現方式中，所述n的取值為2，所述t的取值為8，所述目標碼塊為257比特。
在一種可能的實現方式中，所述2 n組碼流塊均來自介質無關介面MII。
在一種可能的實現方式中，所述裝置還包括：第二編碼模組，用於按照前向糾錯FEC碼型對所述目標碼塊進行第二編碼，得到第一資料；發送模組，用於發送所述第一資料。
第四方面，提供了一種解碼裝置，所述裝置包括：
獲取模組，用於獲取目標碼塊，所述目標碼塊包括類型和資料單元；
解碼模組，用於根據所述目標碼塊的類型和資料單元，對所述目標碼塊進行第一解碼，得到2 n組碼流塊，任一組碼流塊包括資料塊和基於所述類型和所述資料單元得到的控制塊，所述資料塊是基於所述類型和所述資料單元確定的解碼方式對所述資料單元進行所述第一解碼得到的，所述n為大於1的整數。
在一種可能的實現方式中，所述類型用於指示所述目標碼塊為資料碼塊；所述2 n組碼流塊中的第i組碼流塊包括的資料塊是基於對所述資料單元中與所述第i組碼流塊對應的8t長度的內容進行所述第一解碼得到的，所述t為正整數，所述i為大於等於1且小於等於2 n的整數或者所述i為大於等於0且小於等於2 n-1的整數。
在一種可能的實現方式中，所述類型用於指示所述目標碼塊為控制碼塊；所述資料單元包括碼塊標識ID和碼塊內容，所述碼塊ID用於指示各組碼流塊的資料塊的類型和所述各組碼流塊經所述第一編碼後的內容在所述碼塊內容的位置；所述2 n組碼流塊中的第i組碼流塊包括的控制塊是基於所述類型和所述碼塊ID得到的，所述2 n組碼流塊中的第i組碼流塊包括的資料塊是基於所述類型和所述碼塊ID確定的解碼方式對所述碼塊內容進行所述第一解碼得到的，所述i為大於等於1且小於等於2 n的整數或者所述i為大於等於0且小於等於2 n-1的整數。
在一種可能的實現方式中，所述碼塊ID包括第一ID和第二ID，所述第一ID用於指示所述各組碼流塊的資料塊的類型，所述第二ID用於指示所述各組碼流塊經所述第一編碼後的內容在所述碼塊內容的位置；所述第i組碼流塊包括的控制塊是基於所述類型、所述第一ID中與所述第i組碼流塊對應的比特和所述第二ID中與所述第i組碼流塊對應的比特得到的，所述第i組碼流塊包括的資料塊是基於所述類型、所述第一ID中與所述第i組碼流塊對應的比特和所述第二ID中與所述第i組碼流塊對應的比特確定的解碼方式對所述碼塊內容進行所述第一解碼得到的。
在一種可能的實現方式中，所述第i組碼流塊包括的資料塊的類型是基於所述第i組碼流塊包括的控制塊的內容和所述第i組碼流塊包括的資料塊的內容確定的。
在一種可能的實現方式中，所述碼塊ID包括m比特，所述m為大於等於4的整數。
在一種可能的實現方式中，所述碼塊ID具備漢明距離保護。
在一種可能的實現方式中，所述資料單元包括碼塊標識ID，所述類型和所述碼塊ID用於指示所述目標碼塊為錯誤碼塊；所述2 n組碼流塊中每組碼流塊包括的控制塊為第一值，所述2 n組碼流塊中每組碼流塊包括的資料塊為第二值，所述第一值和所述第二值用於指示所述碼流塊為錯誤碼流塊。
在一種可能的實現方式中，所述獲取模組，用於接收第二資料，所述第二資料是基於採用前向糾錯FEC碼型編碼的第一資料獲得的；對所述第二資料進行第二解碼獲取所述目標碼塊，所述第二解碼為糾錯處理。
在一種可能的實現方式中，所述目標碼塊是對所述第二資料進行糾錯但未成功糾錯所獲得的錯誤碼塊。
在一種可能的實現方式中，所述獲取模組，用於接收第二資料，所述第二資料是基於採用前向糾錯FEC碼型編碼的第一資料獲得的；對所述第二資料進行第二解碼獲取所述目標碼塊，所述第二解碼為檢錯但不糾錯處理。
在一種可能的實現方式中，所述目標碼塊是從所述第二資料檢出錯誤但不糾錯所獲得的錯誤碼塊。
在一種可能的實現方式中，所述2 n組碼流塊是根據錯誤檢測結果以及所述目標碼塊的類型和資料單元對所述目標碼塊進行所述第一解碼得到，所述錯誤檢測結果是基於所述目標碼塊的類型和資料單元得到的。
在一種可能的實現方式中，所述錯誤檢測結果包括所述目標碼塊的內容順序錯誤或內容錯誤，所述2 n組碼流塊是根據第二碼塊的類型和資料單元對所述第二碼塊進行所述第一解碼得到的，所述第二碼塊是對所述目標碼塊進行轉換得到的且與所述目標碼塊比特數相同的碼塊。
在一種可能的實現方式中，所述錯誤檢測結果包括所述目標碼塊的內容順序錯誤或內容錯誤，所述2 n組碼流塊是對2 n組第一碼流塊進行轉換得到的，所述2 n組第一碼流塊是根據所述目標碼塊的類型和資料單元對所述目標碼塊進行所述第一解碼得到的。
在一種可能的實現方式中，所述控制塊包括t比特，所述資料塊包括8t比特，所述t為正整數。
在一種可能的實現方式中，所述n的取值為2，所述t的取值為8，所述目標碼塊為257比特。
在一種可能的實現方式中，所述2 n組碼流塊均為介質無關介面MII格式。
第五方面，提供了一種網路設備，包括處理器，處理器與記憶體耦合，記憶體中儲存有至少一條程式指令或代碼，至少一條程式指令或代碼由處理器載入並執行，以使網路設備實現第一方面中任一的編碼方法，或者實現第二方面中任一的解碼方法。
第六方面，提供了一種電腦可讀儲存介質，儲存介質中儲存有至少一條程式指令或代碼，程式指令或代碼由處理器載入並執行時以使電腦實現第一方面中任一的編碼方法，或者實現第二方面中任一的解碼方法。
第七方面，提供了一種通信系統，所述系統包括第一網路設備和第二網路設備，所述第一網路設備用於執行第一方面中任一的編碼方法，所述第二網路設備用於執行第二方面中任一的解碼方法。
第八方面，提供了另一種通信裝置，該裝置包括：收發器、記憶體和處理器。其中，該收發器、該記憶體和該處理器通過內部連接通路互相通信，該記憶體用於儲存指令，該處理器用於執行該記憶體儲存的指令，以控制收發器接收信號，並控制收發器發送信號，並且當該處理器執行該記憶體儲存的指令時，使得該處理器執行第一方面中任一的編碼方法，或者執行第二方面中任一的解碼方法。
示例性地，所述處理器為一個或多個，所述記憶體為一個或多個。
示例性地，所述記憶體可以與所述處理器集成在一起，或者所述記憶體與處理器分離設置。
在具體實現過程中，記憶體可以為非暫態性（non-transitory）記憶體，例如唯讀記憶體（read only memory，ROM），其可以與處理器集成在同一塊晶片上，也可以分別設置在不同的晶片上，本申請對記憶體的類型以及記憶體與處理器的設置方式不做限定。
第九方面，提供了一種電腦程式產品，所述電腦程式產品包括：電腦程式代碼，當所述電腦程式代碼被電腦運行時，使得所述電腦執行第一方面中任一的編碼方法，或者執行第二方面中任一的解碼方法。
第十方面，提供了一種晶片，包括處理器，用於從記憶體中調用並運行所述記憶體中儲存的指令，使得安裝有所述晶片的通信設備執行第一方面中任一的編碼方法，或者執行第二方面中任一的解碼方法。
第十一方面，提供另一種晶片，包括：輸入介面、輸出介面、處理器和記憶體，所述輸入介面、輸出介面、所述處理器以及所述記憶體之間通過內部連接通路相連，所述處理器用於執行所述記憶體中的代碼，當所述代碼被執行時，所述處理器用於執行第一方面中任一的編碼方法，或者執行第二方面中任一的解碼方法。
本申請的實施方式部分使用的術語僅用於對本申請的實施例進行解釋，而非旨在限定本申請。下面結合附圖，對本申請的實施例進行描述。
在通信技術領域中，隨著對資料傳輸的需求不斷增加，對於傳輸速率的要求也在不斷的提高。乙太網作為一種局域網技術，隨著乙太網的快速發展，通過乙太網進行資料傳輸的速率越來越高。例如，100吉比特乙太網（gigabit ethernet，GE）以來，採用單通道25Gb/s的傳輸速率進行資料傳輸。在保證資料快速傳輸的基礎上，為了保證資料傳輸的可靠性，在應用乙太網傳輸資料時，實體層引入了FEC編碼，進而通過傳輸編碼得到的FEC碼字，來糾正接收的資料中的誤碼。由於FEC碼字中存在校驗碼，對於在相同時間內傳輸相同有效載荷所需要的傳輸速率而言，傳輸FEC碼字所需的傳輸速率較高。
為了降低傳輸FEC碼字所需的傳輸速率，乙太網標準上採用了轉碼，以通過降低FEC編碼前的碼塊的開銷實現降低傳輸FEC碼字所需的傳輸速率。例如，將每四個64B/66B編碼的碼塊轉碼為一個256B/257B編碼的碼塊，由於一個257比特碼塊的開銷低於四個66比特碼塊的開銷，從而傳輸基於257比特碼塊得到的FEC碼字所需的傳輸速率相對較低。在採用100G通道進行資料傳輸時，傳輸基於轉碼後的碼塊得到的FEC碼字所需的傳輸速率為103.125Gb/s，該傳輸速率與傳輸未進行FEC編碼的66比特碼塊所需的傳輸速率相同。
接收端在獲取到FEC碼字之後，對FEC碼字進行解碼得到257比特碼塊，將257比特碼塊反轉碼為四個66比特碼塊，對四個66比特碼塊進行解碼，得到MII格式的控制塊和資料塊。由於FEC碼字中的誤碼可以基於FEC標錯來識別，且PCS中絕大多數處理是基於257比特碼塊進行的，因此64B/66B編解碼過程和相應的轉碼/反轉碼過程將產生不必要的時延、功耗和晶片面積佔用。
對此，本申請實施例提供了一種編碼方法和解碼方法。在本申請實施例中，在編碼的過程中，不必對2 n組碼流塊中的每組碼流塊進行64B/66B編碼，再對2 n個66比特碼塊進行轉碼得到目標碼塊，在解碼的過程中，也不必對目標碼塊進行轉碼得到2 n個66比特碼塊，再對2 n個66比特碼塊進行解碼得到2 n組碼流塊。由此，編碼和解碼的效率均得以提高，也降低了編碼和解碼過程所帶來的時延、功耗和晶片面積佔用。
本申請實施例提供的編碼方法和解碼方法可適用於當前的乙太介面或者其他需要傳輸資料的場景下。以圖1所示的實施場景為例，該實施場景包括多個晶片，各個晶片之間能夠進行資訊的交互，實現資料傳輸。示例性地，晶片102和晶片104均支援FEC編碼和FEC解碼，晶片102和晶片104之間的通道105能夠傳輸FEC編碼的資料。則晶片102可以對2 n組碼流塊進行第一編碼得到目標碼塊，對目標碼塊按照第一FEC碼型進行第二編碼得到第一資料，並通過通道105將第一資料發送給晶片104。示例性地，第一資料在通道105中傳輸時可能會出現誤碼，將接收到的資料稱為第二資料。晶片104在接收到第二資料後，可以採用第一FEC碼型對第二資料進行第二解碼得到目標碼塊，對目標碼塊進行第一解碼得到2 n組碼流塊。
其中，n為大於1的整數，第一FEC碼型包括但不限於RS碼、博斯-喬赫裡-霍克文黑姆（Bose-Chaudhuri-Hocquenghem，BCH）碼、漢明碼（Hamming code）、擴展BCH碼（extended-BCH code）、擴展漢明碼（extended-Hamming code）、法爾（fire）碼、渦輪（turbo）碼、渦輪乘積碼（turbo product code，TPC）、階梯（staircase）碼以及低密度同位（low-density parity-check，LDPC）碼中的任一種或者多種的級聯組合。
可選地，如圖1所示的實施場景可以包括多個網路設備，晶片102位於第一網路設備101上，晶片104位於第二網路設備103上。各個網路設備可以包括至少一個晶片，圖1中僅以兩個網路設備，各個網路設備包括一個晶片為例進行說明。
結合圖1所示的實施場景，本申請實施例提供的編碼方法如圖2所示。示例性地，本申請實施例提供的編碼方法由圖1中的晶片102執行，該方法包括但不限於步驟201和步驟202。
步驟201，獲取2 n組碼流塊，任一組碼流塊包括控制塊和資料塊，n為大於1的整數。
本申請實施例不對碼流塊的數量進行限定，n為大於1的整數即可。在一種可能的實現方式中，該2 n組碼流塊均來自MII。關於基於MII獲取2 n組碼流塊的方式，本申請實施例對此不加以限定。例如，MII可以採用電氣與電子工程師協會（the Institute of Electrical and Electronics Engineers，IEEE）802.3標準，比如IEEE802.3-2018以及其他版本的IEEE802.3標準定義的MII，獲取2 n組碼流塊。例如，n的取值為2，也即獲取四組碼流塊。
在一種可能的實現方式中，對於2 n組碼流塊中的任一組碼流塊，該任一組碼流塊的控制塊包括t比特，該任一組碼流塊的資料塊包括8t比特，t為正整數。其中，8t表示t的8倍，8t也可以表示為8*t。示例性地，t的取值為8，也即對於任一組碼流塊而言，該任一組碼流塊的控制塊包括8比特，該任一組碼流塊的資料塊包括64比特。在一種可能的實現方式中，控制塊包括的t比特均為控制比特，也即控制塊包括t個控制比特；資料塊包括的8t比特均為資料，也即資料塊包括的8t比特資料。
示例性地，將包括8個控制比特的控制塊表示為TXC＜7:0＞，將包括64比特資料的資料塊表示為TXD＜63:0＞，控制塊和資料塊的各個比特的順序均為由最高有效位元（most significant bit，MSB）至最低有效位（least significant bit，LSB）。
在一種可能的實現方式中，TXD＜63:0＞包括的資料包括但不限於MAC幀資料和控制資料，TXD＜63:0＞以8比特為一個資料段。TXC＜7:0＞用於標示TXD＜63:0＞內每個資料段，以對MAC幀資料和控制資料進行不同的處理，進而在接收側正確恢復出MAC幀資料和控制資料。
示例性地，為方便下文描述，對資料段的名稱進行定義，將TXD＜63:0＞內的8比特MAC幀資料稱為資料字（data character），以/D/表示，其對應的TXC=0；將8比特控制資料稱為控制字（control character），以/C/表示，其對應的TXC=1。示例性地，8比特控制字（/C/）按照含義不同，包括但不限於如下7種類型：錯誤控制字（error character，/E/）、起始控制字（start character，/S/）、終止控制字（terminate character，/T/）、有序集控制字（ordered set character，/O/）、空閒控制字（idle character，/I/）、低功率空閒控制字（low power idle，/LI/）和其他合法8比特控制字。上述控制字的具體含義和取值可參考IEEE802.3-2018，本申請實施例不再贅述。
示例性地，在碼流塊的控制塊為第一指定值時，該碼流塊的資料塊不包括控制字，該碼流塊的資料塊稱為MAC幀資料塊（data block，D），該碼流塊的類型為資料碼流塊。第一指定值用於指示碼流塊的類型為資料碼流塊。例如，第一指定值為0x00，碼流塊的TXC＜7:0＞=0x00，該碼流塊的TXD＜63:0＞不包括控制字，該碼流塊的資料塊為MAC幀資料塊，該碼流塊的類型為資料碼流塊。在碼流塊的控制塊不為第一指定值時，該碼流塊的資料塊包括至少一個控制字，該碼流塊的資料塊稱為控制資料塊（control block，C），該碼流塊的類型為控制碼流塊。例如，碼流塊的TXC＜7:0＞!=0x00，該碼流塊的TXD＜63:0＞包括至少一個控制字，該碼流塊的資料塊為控制資料塊，該碼流塊的類型為控制碼流塊。示例性地，控制資料塊（C）按照功能不同，包括但不限於如下7種類型：錯誤塊（error block，E）、起始塊（start block，S）、終止塊（terminate block，T）、有序集塊（ordered set block，O）、空閒塊（idle block，I）、低功耗空閒塊（low power idle block，LPI）和其他控制資料塊。
步驟202，對2 n組碼流塊進行第一編碼，得到目標碼塊，目標碼塊包括資料單元和基於2 n組碼流塊的控制塊確定的類型，資料單元是基於2 n組碼流塊的控制塊和資料塊確定的編碼方式對2 n組碼流塊的資料塊進行第一編碼得到的。
示例性地，各組碼流塊的控制塊均為8比特，資料塊均為64比特，對四組碼流塊進行第一編碼得到一個257比特的目標碼塊，例如，目標碼塊為257比特編碼塊（257b coded block）。本申請實施例以n=2為例進行說明，n為其他值時，可以對每四組碼流塊執行該第一編碼過程，得到多個目標碼塊。例如，n=3，也即獲取到八組碼流塊，可以對前四組碼流塊進行第一編碼得到一個目標碼塊，對後四組碼流塊進行第一編碼得到一個目標碼塊。
在一種可能的實現方式中，對2 n組碼流塊進行第一編碼，得到目標碼塊包括但不限於如下編碼方式一和編碼方式二。
編碼方式一，基於2 n組碼流塊的控制塊確定目標碼塊的類型為資料碼塊；基於2 n組碼流塊的順序對2 n組碼流塊的資料塊進行第一編碼，得到資料單元；基於類型和資料單元，得到目標碼塊。
示例性地，對於採用編碼方式一得到的目標碼塊，類型用於指示目標碼塊為資料碼塊；資料單元基於2 n組碼流塊的順序對2 n組碼流塊的資料塊進行第一編碼得到。
在一種可能的實現方式中，在2 n組碼流塊的控制塊均為第一指定值的情況下，確定目標碼塊的類型為資料碼塊。例如，各組碼流塊的控制塊均為表示為TXC＜7:0＞，第一指定值為0x00，在各組碼流塊的TXC＜7:0＞均為0x00的情況下，各組碼流塊的類型均為資料碼流塊。
在一種可能的實現方式中，基於2 n組碼流塊的順序對2 n組碼流塊的資料塊進行第一編碼，得到資料單元，包括：基於2 n組碼流塊的順序，分別將2 n組碼流塊的資料塊包括的比特作為資料單元的比特，以得到資料單元。
示例性地，以j表示四組碼流塊的序號，j=0，1，2或3。TXD_j＜63:0＞表示第j組碼流塊的資料塊，tx_coded＜256:0＞表示目標碼塊，其中，tx_coded＜0＞表示目標碼塊的類型，tx_coded＜(64j+64):(64j+1)＞表示目標碼塊的第（64j+64）比特至第（64j+1）比特，則tx_coded＜256:0＞的各個比特如下方運算式1和運算式2所示：
tx_coded＜0＞=1 （運算式1）
tx_coded＜(64j+64):(64j+1)＞=TXD_j＜63:0＞，j=0，1，2或3 （運算式2）
在運算式1中，tx_coded＜0＞=1表示類型為資料碼塊，在運算式2中，tx_coded＜(64j+64):(64j+1)＞=TXD_j＜63:0＞表示分別將各組碼流塊的資料塊的多個比特作為資料單元的多個比特。
例如，當j=0時，tx_coded＜64:1＞=TXD_0＜63:0＞，表示將第0組碼流塊的資料塊的第63比特至第0比特分別作為目標碼塊的第64比特至第1比特。當j=1時，tx_coded＜128:65＞=TXD_1＜63:0＞，表示將第1組碼流塊的資料塊的第63比特至第0比特分別作為目標碼塊的第128比特至第65比特。當j=2時，tx_coded＜192:129＞=TXD_2＜63:0＞，表示將第2組碼流塊的資料塊的第63比特至第0比特分別作為目標碼塊的第192比特至第129比特。當j=3時，tx_coded＜256:193＞=TXD_3＜63:0＞，表示將第3組碼流塊的資料塊的第63比特至第0比特分別作為目標碼塊的第256比特至第193比特。
示例性地，圖3示出了一種得到目標碼塊的過程示意圖。如圖3所示，對於獲取到的四組碼流塊，各組碼流塊的控制塊均表示為TXC＜7:0＞，資料塊均表示為TXD＜63:0＞。該四組碼流塊的TXC＜7:0＞均為0x00，則目標碼塊的類型為資料碼塊。示例性地，目標碼塊的類型對應目標碼塊的第0比特，將第0比特賦值為1表示類型為資料碼塊。關於將第0比特賦值以表示類型為資料碼塊的方式，本申請實施例不加以限定。基於四組碼流塊的順序，分別將四組碼流塊的資料塊的多個比特作為資料單元的多個比特，以得到資料單元。從而，基於類型和資料單元能夠得到目標比特。
示例性地，得到的目標碼塊的結構如圖4所示，目標碼塊的第0比特用於表示目標碼塊的類型，第0比特賦值為1用於表示類型為資料碼塊。目標碼塊的第1比特至第256比特用於表示目標碼塊的資料單元，其中，D0表示第0組碼流塊的資料塊的64比特，D1表示第1組碼流塊的資料塊的64比特，D2表示第2組碼流塊的資料塊的64比特，D3表示第3組碼流塊的資料塊的64比特。
編碼方式二，基於2 n組碼流塊的控制塊確定目標碼塊的類型為控制碼塊；基於2 n組碼流塊的控制塊和資料塊，得到碼塊標識（Identifier，ID），碼塊ID用於指示各組碼流塊的資料塊的類型和各組碼流塊經第一編碼後的內容在碼塊內容的位置；基於2 n組碼流塊的控制塊和資料塊確定的順序對2 n組碼流塊的資料塊進行第一編碼，得到碼塊內容；基於類型和資料單元，得到目標碼塊，其中，資料單元包括碼塊ID和碼塊內容。碼塊ID的值與目標碼塊對應的2 n組碼流塊的組合一一對應。碼塊ID的值與上述2 n組碼流塊的組合間的對應關係可依據需要進行設置，例如，當碼塊ID為0x01時，表示該目標碼塊對應的連續2 n組碼流塊的第一組碼流塊為乙太幀的開始（Start），後面的2 n-1組碼流塊均為乙太幀的資料（Data）。或者當碼塊ID為0xF0時，表示該目標碼塊對應的連續2 n組碼流塊的第2 n組碼流塊為乙太幀的結束（Terminate），前面的2 n-1個碼流塊均為乙太幀的資料（Data）。或者當碼塊ID為0xD1時，表示該目標碼塊對應的連續2 n組碼流塊的所有碼流塊均為空閒（Idle）。對於碼塊ID的值與上述2 n組碼流塊的組合間的對應關係並不局限於本申請實施例所列舉的幾種情況，本申請對此不進行限定。上述碼塊ID的取值為一種示例，在實際應用中並不局限於上述示例的數值，只要能夠實現碼塊ID的取值和2 n組碼流塊的組合間存在一一對應的關係即可，本申請實施例對此不進行限定。
示例性地，對於採用編碼方式二得到的目標碼塊，類型用於指示目標碼塊為控制碼塊；資料單元包括碼塊ID和碼塊內容，碼塊內容基於2 n組碼流塊的控制塊和資料塊確定的順序對2 n組碼流塊的資料塊進行第一編碼得到，碼塊ID基於2 n組碼流塊的控制塊和資料塊得到，碼塊ID用於指示各組碼流塊的資料塊的類型和各組碼流塊經第一編碼後的內容在碼塊內容的位置。示例性地，2 n組碼流塊的控制塊和資料塊確定的順序為2 n組碼流塊的接收順序。
在一種可能的實現方式中，在2 n組碼流塊中的至少一組碼流塊的控制塊為第二指定值，則確定目標碼塊的類型為控制碼塊，第二指定值用於指示碼流塊的類型為控制碼流塊。也就是說，在2 n組碼流塊中的至少一組碼流塊的類型為控制碼流塊的情況下，目標碼塊的類型為控制碼塊。其中，第二指定值與上述第一指定值不同。例如，以各組碼流塊的控制塊均為表示為TXC＜7:0＞，第一指定值為0x00為例，在各組碼流塊中至少一組碼流塊的TXC＜7:0＞為第二指定值，也即不為0x00的情況下，該目標碼塊為控制碼塊。
在一種可能的實現方式中，基於2 n組碼流塊的控制塊和資料塊得到碼塊ID，包括：基於2 n組碼流塊的控制塊得到2 n組碼流塊的資料塊的類型，基於各組碼流塊的資料塊的類型和各組碼流塊的順序，得到目標碼塊的碼塊ID。示例性地，碼塊ID包括m比特，m為大於等於4的正整數。例如，目標碼塊的結構如圖5所示，類型對應第0比特，碼塊ID對應第m-1比特至第1比特，碼塊內容對應其餘比特。示例性地，m=8或m=12。
示例性地，碼塊ID包括第一ID和第二ID，第一ID用於指示各組碼流塊的資料塊的類型，第二ID用於指示各組碼流塊經第一編碼後的內容在碼塊內容的位置。例如，目標碼塊的結構如圖6所示，類型對應第0比特，碼塊ID對應第m-1比特至第1比特，碼塊內容對應其餘比特，第m-1比特至第1比特分為兩部分，低位元的前一部分為第一ID，高位的後一部分為第二ID。例如，碼塊ID為12比特，低位的前4比特為第一ID，高位的後8比特為第二ID，目標碼塊的結構如圖7所示，類型對應第0比特，第一ID對應第4比特至第1比特，第二ID對應第12比特至第5比特，碼塊內容對應其餘244比特。示例性地，第一ID包括的四個比特分別指示四組碼流塊的資料塊的類型。例如，在碼流塊的資料塊為MAC幀資料塊的情況下，該碼流塊對應的比特為1；在碼流塊的資料塊為控制資料塊的情況下，該碼流塊的對應的比特為0。
需要說明的是，無論碼塊ID為上述哪種情況，碼塊ID均可以具備漢明距離保護。
在一種可能的實現方式中，對於各組碼流塊的資料塊的類型和各組碼流塊經第一編碼後的內容在碼塊內容的位置的多種情況，各種情況對應的碼塊ID均不相同。也就是說，對於各組碼流塊的資料塊的類型和各組碼流塊經第一編碼後的內容在碼塊內容的位置的多種情況，均由唯一的碼塊ID進行指示。示例性地，以四組碼流塊為例進行說明，四組碼流塊的資料塊的類型包括但不限於如下情況A1至情況A8。
情況A1，四組碼流塊的資料塊中包括類型為錯誤塊的資料塊。
示例性地，針對A1，對於類型為錯誤塊的資料塊的不同數量和不同位置，四組碼流塊的資料塊如圖8所示，其中，C0表示除錯誤塊以外的其他類型的控制資料塊。例如，對於圖8中的情況1，第一組碼流塊的資料塊的類型為錯誤塊，其餘三組碼流塊的資料塊的類型可以MAC幀資料塊或除錯誤塊以外的其他類型的控制資料塊。圖8中的其他情況與上述情況1原理相同，此處不再贅述。
情況A2，四組碼流塊的資料塊中僅包括一個類型為起始塊的資料塊。
示例性地，針對A2，對於類型為起始塊的資料塊的不同位置，四組碼流塊的資料塊如圖9所示，其中，C1表示除起始塊、終止塊、錯誤塊以及有序集塊以外的其他類型的控制資料塊。例如，對於圖9中的情況1，第一組碼流塊的資料塊的類型為起始塊，其餘三組碼流塊的資料塊的類型均為MAC幀資料塊。對於圖9中的情況2，第一組碼流塊的資料塊的類型為C1，第二組碼流塊的資料塊的類型為起始塊，其餘兩組碼流塊的資料塊的類型為MAC幀資料塊。對於圖9中的情況3，第一組碼流塊和第二組碼流塊的資料塊的類型均為C1，第三組碼流塊的資料塊的類型為起始塊，第四組碼流塊的資料塊的類型為MAC幀資料塊。對於圖9中的情況4，第一組碼流塊至第三組碼流塊的資料塊的類型均為C1，第四組碼流塊的資料塊的類型為起始塊，第四組碼流塊的資料塊的類型為MAC幀資料塊。
情況A3，四組碼流塊的資料塊中僅包括一個類型為終止塊的資料塊。
示例性地，針對A3，對於類型為終止塊的資料塊的不同位置，四組碼流塊的資料塊如圖10所示，其中，C2表示除起始塊、終止塊、錯誤塊以及有序集塊以外的其他類型的控制資料塊。例如，對於圖10中的情況1，第一組碼流塊的資料塊的類型為終止塊，其餘三組碼流塊的資料塊的類型均為C2。對於圖10中的情況2，第一組碼流塊的資料塊的類型為MAC幀資料塊，第二組碼流塊的資料塊的類型為終止塊，其餘兩組碼流塊的資料塊的類型為C2。對於圖10中的情況3，第一組碼流塊和第二組碼流塊的資料塊的類型均為MAC幀資料塊，第三組碼流塊的資料塊的類型為終止塊，第四組碼流塊的資料塊的類型為C2。對於圖10中的情況4，第一組碼流塊至第三組碼流塊的資料塊的類型均為MAC幀資料塊，第四組碼流塊的資料塊的類型為終止塊。
在一種可能的實現方式中，在資料塊包括終止控制字（/T/）的情況下，該資料塊的類型為終止塊。示例性地，根據終止控制字的不同位置，終止塊的不同情況如圖11所示。在圖11中，終止塊為64比特，每8比特為一個位元組；i表示終止控制字為終止塊的第i個位元組，i=0，1，2，3，4，5，6或7；/C3/表示除終止控制字以外的其餘控制字，填充比特可以為0。該種實現方式中的/T/、/D/、/C3/和填充比特的排序可參考圖11所示的排序，此處不再贅述。
需要說明的是，在四組碼流塊的資料塊中僅包括一個類型為終止塊的資料塊的情況下，對於不同位置終止控制字對應的終止塊，碼塊ID均不同。也就是說，結合圖10示出的情況1至情況4和圖11示出的情況1至情況8，該32種情況對應的碼塊ID均不同。
情況A4，四組碼流塊的資料塊中包括類型為有序集塊的資料塊，不包括類型為起始塊或終止塊的資料塊。
示例性地，針對A4，對於類型為有序集塊的資料塊的不同數量和不同位置，四組碼流塊的資料塊如圖12所示，其中，C4表示除起始塊、終止塊、錯誤塊以及有序集塊以外的其他類型的控制資料塊。例如，對於圖12中的情況1，第一組碼流塊的資料塊的類型為有序集塊，第二組碼流塊至第四組碼流塊的資料塊的類型均為C4。對於圖12中的情況2，第二組碼流塊的資料塊的類型為有序集塊，除第二組碼流塊之外的其餘三組碼流塊的資料塊的類型為C4。圖12的其他情況可參考圖12中各組碼流塊的資料塊的類型及其順序，此處不再贅述。
情況A5，四組碼流塊的資料塊中包括類型為有序集塊的資料塊以及類型為起始塊的資料塊，不包括類型為終止塊的資料塊。
示例性地，針對A5，對於類型為有序集塊的資料塊的不同數量和不同位置以及類型為起始塊的資料塊的不同位置，四組碼流塊的資料塊如圖13所示，其中，C5表示除起始塊、終止塊、錯誤塊和有序集塊以外的其他類型的控制資料塊。例如，對於圖13中的情況1，第一組碼流塊的資料塊的類型為有序集塊，第二組碼流塊的資料塊的類型為起始塊，其餘兩組碼流塊的資料塊的類型均為MAC幀資料塊。對於情況2，第一組碼流塊的資料塊的類型為有序集塊，第二組碼流塊的資料塊的類型為C5，第三組碼流塊的資料塊的類型為起始塊，第四組碼流塊的資料塊的類型為MAC幀資料塊。圖13中的其他情況可參考圖13中各組碼流塊的資料塊的類型及其順序，此處不再贅述。
情況A6，四組碼流塊的資料塊中包括類型為終止塊的資料塊以及類型為有序集塊的資料塊，不包括類型為起始塊的資料塊。
示例性地，針對A6，對於類型為終止塊的資料塊的不同位置以及類型為有序集塊的資料塊的不同數量和不同位置，四組碼流塊的資料塊如圖14所示，其中，C6表示除起始塊、終止塊、錯誤塊和有序集塊以外的其他類型的控制資料塊。例如，對於圖14中的情況1，第一組碼流塊的資料塊的類型為終止塊，第二組碼流塊的資料塊的類型為有序集塊，其餘兩組碼流塊的資料塊的類型均為C6。對於情況2，第一組碼流塊的資料塊的類型為終止塊，第三組碼流塊的資料塊的類型為有序集塊，其餘兩組碼流塊的資料塊的類型均為C6。圖14中的其他情況可參考圖14中各組碼流塊的資料塊的類型及其順序，此處不再贅述。
在一種可能的實現方式中，在資料塊包括終止控制字（/T/）的情況下，該資料塊的類型為終止塊。終止塊的情況與上述情況A3中的終止塊原理相同，也即終止塊如圖11所示，此處不再贅述。示例性地，結合圖14示出的情況1至情況11和圖11示出的情況1至情況8，該88種情況對應的碼塊ID均不同。
情況A7，四組碼流塊的資料塊中包括類型為終止塊的資料塊和類型為起始塊的資料塊。
示例性地，針對A7，對於類型為終止塊的資料塊和類型為起始塊的資料塊的不同位置，四組碼流塊的資料塊如圖15所示，其中，C7表示除起始塊、終止塊、錯誤塊以及有序集塊以外的其他類型的控制資料塊。例如，對於圖15中的情況1，第一組碼流塊的資料塊的類型為終止塊，第二組碼流塊的資料塊的類型為起始塊，其餘兩組碼流塊的資料塊的類型均為MAC幀資料塊。對於情況2，第一組碼流塊的資料塊的類型為終止塊，第二組碼流塊的資料塊的類型為C7，第三組碼流塊的資料塊的類型為起始塊，第四組碼流塊的資料塊的類型為MAC幀資料塊。圖15中的其他情況可參考圖15中各組碼流塊的資料塊的類型及其順序，此處不再贅述。
在一種可能的實現方式中，在資料塊包括終止控制字（/T/）的情況下，該資料塊的類型為終止塊。終止塊的情況與上述情況A3中的終止塊原理相同，也即終止塊如圖11所示，此處不再贅述。示例性地，在類型為終止塊的資料塊在類型為起始塊的資料塊之前的情況下，結合圖15示出的情況1至情況6和圖11示出的情況1至情況8，該48種情況對應的碼塊ID均不同。在類型為起始塊的資料塊在類型為終止塊的資料塊之前的情況下，表示該四組碼流塊對應一個32位元組的資料包，終止控制字為終止塊的第7位元組，也即圖11示出的情況8。
情況A8，四組碼流塊的資料塊中包括類型為終止塊的資料塊、類型為有序集塊的資料塊和類型為起始塊的資料塊。
示例性地，針對A8，對於類型為終止塊的資料塊的不同位置、類型為起始塊的資料塊的不同位置以及類型為有序集塊的資料塊的不同數量和不同位置，四組碼流塊的資料塊如圖16所示，其中，C8表示除起始塊、終止塊、錯誤塊以及有序集塊以外的其他類型的控制資料塊。例如，對於圖16中的情況1，第一組碼流塊的資料塊的類型為終止塊，第二組碼流塊的資料塊的類型為有序集塊，第三組碼流塊的資料塊的類型為起始塊，第四組碼流塊的資料塊的類型為MAC幀資料塊。對於情況2，第一組碼流塊的資料塊的類型為終止塊，第二組碼流塊的資料塊的類型為有序集塊，第三組碼流塊的資料塊的類型為C8，第四組碼流塊的資料塊的類型為起始塊。圖16中的其他情況可參考圖16中各組碼流塊的資料塊的類型及其順序，此處不再贅述。
在一種可能的實現方式中，在資料塊包括終止控制字（/T/）的情況下，該資料塊的類型為終止塊。終止塊的情況與上述情況A3中的終止塊原理相同，也即終止塊如圖11所示，此處不再贅述。示例性地，結合圖16示出的情況1至情況5和圖11示出的情況1至情況8，該40種情況對應的碼塊ID均不同。
需要說明的是，對於情況A1至情況A8包括的各種情況，各種情況對應的碼塊ID均不同。關於各種情況對應的碼塊ID的取值，本申請實施例對此不加以限定。
示例性地，對於情況A1至情況A8中的四組碼流塊中的三組碼流塊的資料塊的類型為MAC幀資料塊的情況，碼塊ID包括但不限於兩種情況：情況一，在第一組碼流塊的資料塊的類型為起始塊，其餘三組碼流塊的資料塊的類型均為MAC幀資料塊的情況下，碼塊ID為0x5E，也即目標碼塊的第1比特至第8比特為01111010。情況二，在前三組碼流塊的資料塊的類型均為MAC幀資料塊，第四組碼流塊的資料塊的類型為終止塊的情況下，對應圖11中的情況1至情況8，碼塊ID分別為0x07，0x17，0x27，0x37，0x47，0x57，0x67，0x77。無論是上述情況一還是情況二，LSB為先發送的比特。
示例性地，對於情況A1至情況A8中除上述情況一和情況二以外的其他情況，碼塊ID為12比特，且該碼塊ID的前8比特與上述情況一和情況二的碼塊ID均不同。
在一種可能的實現方式中，對基於2 n組碼流塊的控制塊和資料塊確定的順序對2 n組碼流塊的資料塊進行第一編碼，得到碼塊內容，包括：基於2 n組碼流塊的控制塊和資料塊確定的順序對2 n組碼流塊的資料塊進行壓縮，得到碼塊內容。示例性地，對2 n組碼流塊的資料塊進行壓縮，包括：對2 n組碼流塊的資料塊中為0的各個比特進行壓縮。例如，空閒塊的各個比特均為0，在2 n組碼流塊的資料塊的類型為空閒塊的情況下，對空閒塊的各個比特進行壓縮。
綜上所述的各種情況，基於類型、碼塊ID和碼塊內容能夠得到目標碼塊。
在一種可能的實現方式中，目標碼塊為錯誤碼塊，錯誤碼塊中包括用於標識錯誤的資料。示例性地，當2 n組碼流塊不均為資料碼流塊，也不屬於上述情況A1至情況A8中的任一種情況時，確定目標碼塊為錯誤碼塊，獲取目標碼塊的碼塊ID和碼塊內容，類型和碼塊ID作為錯誤碼塊中用於標識錯誤的資料。例如，目標碼塊的第0比特對應類型，第4比特至第1比特對應碼塊ID，將第0比特賦值為0，第4比特至第1比特均賦值為1。
在一種可能的實現方式中，四組碼流塊的資料塊如圖17所示，其中，0，1，2和3表示四組碼流塊的順序，C表示碼流塊的資料塊的類型為控制資料塊，D表示碼流塊的資料塊的類型為MAC幀資料塊。例如，對於組合0，四組碼流塊的資料塊的類型均為控制資料塊。示例性地，對於圖17中的各個組合，當四組碼流塊的資料塊的類型均不為MAC幀資料碼流塊，也不屬於上述情況A1至A8中的任一種情況時，確定目標碼塊為錯誤碼塊。例如，對於資料塊的類型均為MAC幀資料塊的兩組碼流塊，當該兩組碼流塊之間存在某一組碼流塊的資料塊的類型為起始塊、有序集塊、空閒塊或低功耗空閒塊中的任一種時，目標碼塊為錯誤碼塊。
在一種可能實現方式中，目標碼塊為錯誤碼塊時，目標碼塊的結構如圖18所示。目標碼塊的第0比特對應類型，第0比特為0，第4比特至第1比特對應碼塊ID，第4比特至第1比特均為1，第256比特至第5比特對應碼塊內容。例如，碼塊內容的前4比特為0xE，之後每8比特為0x1E。又例如，碼塊內容的各個比特均為0。
在另一種可能實現方式中，當目標碼塊為錯誤碼塊時，目標碼塊的碼塊ID的長度不局限於圖18所示的4比特，比如碼塊ID的長度為8比特。目標碼塊的第0比特對應類型，第0比特為0，第8比特至第1比特對應碼塊ID，第8比特至第1比特均為1，第256比特至第9比特對應碼塊內容。例如，碼塊內容的每8比特為0x1E。又例如，碼塊內容的各個比特均為0。
由於本申請實施例提供的編碼方法能夠對不同類型的碼流塊進行第一編碼，以得到目標碼塊，該方法的適用性較廣。
在一種可能的實現方式中，對2 n組碼流塊進行第一編碼，得到目標碼塊，包括：基於2 n組碼流塊的控制塊和資料塊得到錯誤檢測結果；基於錯誤檢測結果對2 n組碼流塊進行處理，對處理後的2 n組碼流塊進行第一編碼，得到目標碼塊。也就是說，目標碼塊基於錯誤檢測結果對2 n組碼流塊進行處理得到，錯誤檢測結果基於2 n組碼流塊的控制塊和資料塊得到。
示例性地，基於2 n組碼流塊的控制塊和資料塊得到錯誤檢測結果，包括：基於2 n組碼流塊的控制塊和資料塊得到2 n組碼流塊的內容和內容順序，基於2 n組碼流塊的內容和內容順序得到錯誤檢測結果。例如，當2 n組碼流塊的內容順序為第一錯誤情況集合中的至少一種情況時，該2 n組碼流塊的內容順序錯誤，當2 n組碼流塊的內容順序不為第一錯誤情況集合中的任一種情況時，該2 n組碼流塊的內容順序正確。又例如，當2 n組碼流塊的內容為第二錯誤情況集合中的至少一種情況時，該2 n組碼流塊的內容錯誤，當2 n組碼流塊的內容不為第二錯誤情況集合中的任一種情況時，該2 n組碼流塊的內容正確。
在一種可能的實現方式中，以相鄰的兩組碼流塊為例進行說明，第一錯誤情況集合包括但不限於如下4種情況。
（1）在前一組碼流塊的資料塊的類型為起始塊的情況下，後一組碼流塊的資料塊的類型為除MAC幀資料以外的其他類型。
（2）在前一組碼流塊的資料塊的類型為MAC幀資料的情況下，後一組碼流塊的資料塊的類型為除MAC幀資料或終止塊以外的其他類型。
（3）在前一組碼流塊的資料塊的類型為終止塊的情況下，後一組碼流塊的資料塊的類型為除空閒塊或有序集塊以外的其他類型。
（4）在前一組碼流塊的資料塊的類型為空閒塊或有序集塊的情況下，後一組碼流塊的資料塊的類型為MAC幀資料或終止塊。
在一種可能的實現方式中，以一組碼流塊為例進行說明，第二錯誤情況集合包括但不限於如下4種情況。
（1）對於資料塊包括起始控制字的碼流塊，起始控制字後為除數據字以外的其他內容。
（2）對於資料塊包括資料字的碼流塊，資料字後為除數據字或終止控制字以外的其他內容。
（3）對於資料塊包括終止控制字的碼流塊，終止控制字後為除空閒控制字或有序集控制字以外的其他內容。
（4）對於資料塊包括空閒控制字或有序集控制字的碼流塊，空閒控制字或序列有序集控制字後為資料字或終止控制字。
示例性地，錯誤檢測結果包括2 n組碼流塊的內容順序錯誤或內容錯誤，基於2 n組碼流塊中內容順序錯誤或內容錯誤的碼流塊得到錯誤塊，對2 n組碼流塊中內容順序正確且內容正確的碼流塊及錯誤塊進行第一編碼得到目標碼塊。也即，在錯誤檢測結果包括2 n組碼流塊的內容順序錯誤或內容錯誤的情況下，目標碼塊基於2 n組碼流塊中內容順序正確且內容正確的碼流塊以及錯誤塊進行第一編碼得到，錯誤塊基於2 n組碼流塊中內容順序錯誤或內容錯誤的碼流塊得到。示例性地，錯誤塊包括錯誤控制字（error control character）。例如，對於內容順序錯誤或內容錯誤的碼流塊，將該碼流塊的內容轉換為錯誤控制字，以得到錯誤塊。
示例性地，對2 n組碼流塊中內容順序正確且內容順序的碼流塊及錯誤塊進行第一編碼得到目標碼塊，包括：確定目標碼塊的類型為控制碼塊；基於2 n組碼流塊中內容順序正確且內容順序的碼流塊及錯誤塊得到碼塊ID；基於2 n組碼流塊的控制塊和資料塊確定的順序對錯誤塊和2 n組碼流塊中內容順序正確且內容正確的碼流塊的資料塊進行第一編碼，得到碼塊內容。在一種可能的實現方式中，該錯誤塊為上述情況A1中的錯誤塊，得到碼塊ID和碼塊內容的方式與上述情況A1的相關內容原理相同，此處不再贅述。
示例性地，在2 n組碼流塊中的各組碼流塊均為內容順序錯誤或內容錯誤的碼流塊的情況下，基於2 n組碼流塊得到2 n個錯誤塊，對該2 n個錯誤塊進行第一編碼得到目標碼塊，該目標碼塊為錯誤碼塊。
通過對存在錯誤的碼流塊進行處理，使得後續進行資料傳輸時存在錯誤的資料能夠與正確的資料區分開來，保證資料的可靠性。
示例性地，得到目標碼塊之後，該方法還包括：按照FEC碼型對目標碼塊進行第二編碼，得到第一資料；發送第一資料。關於按照FEC碼型對目標碼塊進行第二編碼的方式，本申請實施例不加以限定。通過按照FEC碼型對目標碼塊進行第二編碼得到第一資料，使得接收端能夠對接收的第一資料進行糾錯，保證資料傳輸的準確性。
本申請實施例提供的編碼方法，對包括控制塊和資料塊的2 n組碼流塊進行第一編碼得到目標碼塊，而不必對2 n組碼流塊中的每組碼流塊進行64B/66B編碼得到2 n個66比特碼塊，再對2 n個66比特碼塊進行轉碼得到目標碼塊。由此，編碼效率得以提高，編碼過程所帶來的時延、功耗和晶片面積佔用都得以降低。
上述介紹了本申請實施例提供的編碼方法，下面介紹本申請實施例提供的解碼方法。結合圖1所示的實施場景，本申請實施例提供的解碼方法如圖19所示。示例性地，本申請實施例提供的解碼方法由圖1中的晶片104執行，該方法包括但不限步驟1901和步驟1902。
步驟1901，獲取目標碼塊，目標碼塊包括類型和資料單元。
示例性地，結合圖1的實施場景，晶片102通過通道105向晶片104發送採用FEC碼型編碼的第一資料，在資料傳輸的過程中第一資料中可能會出現誤碼，將該出現誤碼的資料稱為第二資料，晶片104通過通道105接收到該第二資料。
在一種可能的實現方式中，獲取目標碼塊，包括但不限於如下方式A和方式B。
方式A，接收第二資料，第二資料是基於採用FEC碼型編碼的第一資料獲得的；對第二資料進行第二解碼獲取目標碼塊，該第二解碼為糾錯處理。
示例性地，目標碼塊是對第二資料進行糾錯但未成功糾錯所獲得的錯誤碼塊。例如，對第二資料進行第二解碼獲取目標碼塊，包括：按照該FEC碼型對第二資料進行處理得到第一碼字，對該第一碼字進行糾錯處理，基於糾錯處理的結果獲取目標碼塊。
示例性地，晶片104具有FEC解碼器的功能，當FEC解碼器判定誤碼的個數超出該FEC解碼器的糾錯能力時，也就是說，當FEC解碼器判定無法對第一碼字進行糾錯時，標記該第一碼字中所有的碼塊為錯誤碼塊。從而，在糾錯處理的結果為標記第一碼字中所有的碼塊為錯誤碼塊的情況下，獲取的目標碼塊為錯誤碼塊。
示例性地，在糾錯處理的結果為對第一碼字糾錯成功的情況下，將基於糾錯後的第一碼字得到的碼塊作為獲取的目標碼塊，基於糾錯後的第一碼字得到的碼塊為糾錯成功的碼塊。
方式B，接收第二資料，第二資料是基於採用FEC碼型編碼的第一資料獲得的；對第二資料進行第二解碼獲取目標碼塊，第二解碼為檢錯但不糾錯處理。
示例性地，目標碼塊是從第二資料檢出錯誤但不糾錯所獲得的錯誤碼塊。例如，對第二資料進行第二解碼獲取目標碼塊，包括：按照該FEC碼型對第二資料進行處理得到第一碼字，對第一碼字進行僅檢錯但不糾錯（bypass correction）處理；基於檢錯但不糾錯處理的結果獲取目標碼塊。
示例性地，晶片104具有FEC解碼器的功能，當FEC解碼器檢測到第一碼字中存在錯誤時，標記該第一碼字中所有的碼塊為錯誤碼塊。從而，在檢錯但不糾錯處理的結果為標記第一碼字中所有的碼塊為錯誤碼塊的情況下，獲取的目標碼塊為錯誤碼塊。
示例性地，在檢錯但不糾錯處理的結果為第一碼字無錯誤的情況下，將基於第一碼字得到的碼塊作為獲取的目標碼塊，基於第一碼字得到的碼塊為無錯誤的碼塊。
示例性地，基於目標碼塊執行的幀校驗序列（frame check sequence，FCS）幀校驗失敗。例如，目標碼塊為257比特，前5比特為01111，其餘252比特包括但不限於如下四種情況。
（1）各個比特保持不變。
（2）前4比特為0x1或0xE，其餘比特中每8比特為0x1E。
（3）前248比特中每8比特為0x1E，最後4比特為0x1或0xE。
（4）各個比特均為0。
示例性地，目標碼塊如圖20所示，b表示比特。
步驟1902，根據目標碼塊的類型和資料單元，對目標碼塊進行第一解碼，得到2 n組碼流塊，任一組碼流塊包括資料塊和基於類型和資料單元得到的控制塊，資料塊是基於類型和資料單元確定的解碼方式對資料單元進行第一解碼得到的，n為大於1的整數。
示例性地，目標碼塊為257比特，各組碼流塊的控制塊均為8比特，資料塊均為64比特。以對一個目標碼塊進行第一解碼得到四組碼流塊（n=2）為例進行說明，當獲取到多個目標碼塊時，可以對各個目標碼塊分別執行該第一解碼過程，以得到2 n組碼流塊。例如，當獲取到兩個目標碼塊時，可以對該兩個碼塊分別進行第一解碼得到四組碼流塊，也即，對兩個目標碼塊進行第一解碼得到八組碼流塊。
在一種可能的實現方式中，根據目標碼塊的類型和資料單元，對目標碼塊進行第一解碼，得到2 n組碼流塊，包括但不限於如下解碼方式一至解碼方式三。
解碼方式一，基於目標碼塊的類型，確定目標碼塊的類型為資料碼塊，目標碼塊的資料單元包括2 n個8t長度的內容，t為正整數；基於目標碼塊的類型得到2 n組碼流塊的控制塊，對資料單元包括的2 n個8t長度的內容分別進行第一解碼，得到2 n組碼流塊的資料塊。
示例性地，在類型用於指示目標碼塊為資料碼塊的情況下，採用解碼方式一對目標碼塊進行第一解碼得到2 n組碼流塊。該2 n組碼流塊中的第i組碼流塊包括的資料塊是基於對資料單元中與該第i組碼流塊對應的8t長度的內容進行第一解碼得到的，i為大於等於1且小於等於2 n的整數或者i為大於等於0且小於等於2 n-1的整數。
在一種可能的實現方式中，目標碼塊的類型為1用於指示目標碼塊為資料碼塊，目標碼塊的資料單元包括四個8t長度的內容，一個8t長度的內容對應一組碼流塊。示例性地，8t長度為64比特。將四組碼流塊的控制塊均置為0x00，將四個64比特的內容分別作為四組碼流塊的資料塊的內容。
示例性地，j表示四組碼流塊的序號，j=0，1，2或3。RXC_j＜7:0＞表示第j組碼流塊的控制塊，RXD_j＜63:0＞表示第j組碼流塊的資料塊，rx_coded＜256:0＞表示目標碼塊，其中，rx_coded＜0＞表示目標碼塊的類型，rx_coded＜(64j+64):(64j+1)＞表示目標碼塊的第（64j+64）比特至第（64j+1）比特，RXC_j＜7:0＞和RXD_j＜63:0＞的內容如下方運算式3和運算式4所示：
RXC_j＜7:0＞=0x00，j=0，1，2或3 （運算式3）
RXD_j＜63:0＞=rx_coded＜(64j+64):(64j+1)＞，j=0，1，2或3 （運算式4）
在運算式3中，RXC_j＜7:0＞=0x00表示各組碼流塊的控制塊均為0x00，在運算式4中，RXD_j＜63:0＞=rx_coded＜(64j+64):(64j+1)＞表示將資料單元的每64比特作為一組碼流塊的資料塊的64比特。
例如，當j=0時，RXD_0＜63:0＞=rx_coded＜64:1＞，表示將目標碼塊的第64比特至第1比特分別作為第0組碼流塊的資料塊的第63比特至第0比特。當j=1時，RXD_1＜63:0＞=rx_coded＜128:65＞，表示將目標碼塊的第128比特至第65比特分別作為第1組碼流塊的資料塊的第63比特至第0比特。當j=2時，RXD_2＜63:0＞=rx_coded＜192:129＞，表示將目標碼塊的第192比特至第129比特分別作為第2組碼流塊的資料塊的第63比特至第0比特。當j=3時，RXD_3＜63:0＞=rx_coded＜256:193＞，表示將目標碼塊的第256比特至第193比特分別作為第3組碼流塊的資料塊的第63比特至第0比特。
解碼方式二，基於目標碼塊的類型，確定目標碼塊的類型為控制碼塊，目標碼塊的資料單元包括碼塊ID和碼塊內容，碼塊ID用於指示各組碼流塊的資料塊的類型和各組碼流塊經第一編碼後的內容在碼塊內容的位置；基於類型和碼塊ID得到2 n組碼流塊的控制塊，基於類型和碼塊ID確定的解碼方式對碼塊內容進行第一解碼得到2 n組碼流塊的資料塊。
示例性地，在類型用於指示目標碼塊為控制碼塊的情況下，採用解碼方式二對目標碼塊進行第一解碼得到2 n組碼流塊。該2 n組碼流塊中的第i組碼流塊包括的控制塊是基於類型和碼塊ID得到的，該2 n組碼流塊中的第i組碼流塊包括的資料塊是基於類型和碼塊ID確定的解碼方式對碼塊內容進行第一解碼得到的，i為大於等於1且小於等於2 n的整數或者i為大於等於0且小於等於2 n-1的整數。
在一種可能的實現方式中，碼塊ID包括第一ID和第二ID，第一ID用於指示各組碼流塊的資料塊的類型，第二ID用於指示各組碼流塊經第一編碼後的內容在碼塊內容的位置。基於類型和碼塊ID得到2 n組碼流塊的控制塊，基於類型和碼塊ID確定的解碼方式對碼塊內容進行第一解碼得到2 n組碼流塊的資料塊，包括：基於類型、第一ID中與2 n組碼流塊對應的比特和第二ID中與2 n組碼流塊對應的比特得到2 n組碼流塊包括的控制塊，基於類型、第一ID中與2 n組碼流塊對應的比特和第二ID中與2 n組碼流塊對應的比特確定的解碼方式對碼塊內容進行第一解碼得到2 n組碼流塊的資料塊。
也就是說，第i組碼流塊包括的控制塊是基於類型、第一ID中與第i組碼流塊對應的比特和第二ID中與第i組對應的比特得到的，第i組碼流塊包括的資料塊是基於類型、第一ID中與第i組碼流塊對應的比特和第二ID中與第i組碼流塊對應的比特確定的解碼方式對碼塊內容進行第一解碼得到的。
示例性地，第i組碼流塊包括的資料塊的類型是基於第i組碼流塊包括的控制塊的內容和第i組碼流塊的資料塊的內容確定的。
由於對於各組碼流塊的資料塊的類型和各組碼流塊經第一編碼後的內容在碼塊內容的位置的多種情況，均由唯一的碼塊ID進行指示，因此，基於目標碼塊的碼塊ID能夠得到各組碼流塊的資料塊的類型和各組碼流塊經第一編碼後的內容在碼塊內容的位置，進而能夠基於類型和碼塊ID確定出目標碼塊的解碼方式。從而能夠基於類型和碼塊ID得到2 n組碼流塊的控制塊，基於類型和碼塊ID確定的解碼方式對碼塊進行第一解碼得到碼塊內容。
解碼方式三，基於目標碼塊的類型和資料單元，確定目標碼塊的類型為錯誤碼塊；將2 n組碼流塊中每組碼流塊包括的控制塊置為第一值，將2 n組碼流塊中每組碼流塊包括的資料塊置為第二值，第一值和第二值用於指示碼流塊為錯誤碼流塊。
示例性地，資料單元包括碼塊ID，類型和碼塊ID用於指示目標碼塊為錯誤碼塊；2 n組碼流塊中每組碼流塊包括的控制塊為第一值，2 n組碼流塊中每組碼流塊包括的資料塊為第二值，第一值和第二值用於指示碼流塊為錯誤碼流塊。例如，目標碼塊的類型為0，碼塊ID為1111，該目標碼塊為錯誤碼塊，經第一解碼得到的2 n組碼流塊中每組碼流塊包括的控制塊為0xFF，2 n組碼流塊中每組碼流塊包括的資料塊為0xFEFEFEFE。
由於本申請實施例提供的解碼方法能夠對不同類型的目標碼塊進行第一解碼，以得到2 n組碼流塊，該方法的適用性較廣。
在一種可能的實現方式中，根據目標碼塊的類型和資料單元，對目標碼塊進行第一解碼，得到2 n組碼流塊，包括：基於目標碼塊的類型和資料單元得到錯誤檢測結果；根據錯誤檢測結果以及目標碼塊的類型和資料單元對目標碼塊進行第一解碼，得到2 n組碼流塊。也就是說，2 n組碼流塊是根據錯誤檢測結果以及目標碼塊的類型和資料單元對目標碼塊進行第一解碼得到的，錯誤檢測結果是基於目標碼塊的類型和資料單元得到的。
示例性地，基於目標碼塊的類型和資料單元得到錯誤檢測結果，包括：基於目標碼塊的類型和資料單元得到目標碼塊的內容和內容順序，基於目標碼塊的內容和內容順序得到錯誤檢測結果。例如，當目標碼塊的內容順序為第三錯誤情況集合中的至少一種情況時，該目標碼塊的內容順序錯誤，當目標碼塊的內容順序不為第三錯誤情況集合中的任一種情況時，該目標碼塊的內容順序正確。又例如，當目標碼塊的內容為第四錯誤情況集合中的至少一種情況時，該目標碼塊的內容錯誤，當目標碼塊的內容不為第四錯誤情況集合中的任一種情況時，該目標碼塊的內容正確。
在一種可能的實現方式中，以目標碼塊為控制碼塊，該目標碼塊包括四個比特組為例進行說明，一個比特組對應經第一解碼得到的一組碼流塊，對於相鄰的兩個比特組，第三錯誤情況集合包括但不限於如下4種情況。
（1）在前一個比特組包括起始控制字（/S/）的情況下，後一個比特組包括除數據字（/D/）以外的其他內容。
（2）在前一個比特組僅包括資料字的情況下，後一個比特組包括除數據字或終止控制字（/T/）以外的其他內容。
（3）在前一個比特組包括終止控制字的情況下，後一個比特組包括除空閒控制字（/I/）或序列有序集控制字（/O/）以外的其他內容。
（4）在前一個比特組包括空閒控制字或序列有序集控制字的情況下，後一個比特組包括資料字或終止控制字。
在一種可能的實現方式中，以一個比特組為例進行說明，第四錯誤情況集合包括但不限於如下4種情況。
（1）對於包括起始控制字的比特組，起始控制字後為除數據字以外的其他內容。
（2）對於包括資料字的比特組，資料字後為除數據字或終止控制字以外的其他內容。
（3）對於包括終止控制字的比特組，終止控制字後為除空閒控制字或序列有序集控制字以外的其他內容。
（4）對於包括空閒控制字或序列有序集控制字的比特組，空閒控制字或序列有序集控制字後為資料字或終止控制字。
在一種可能的實現方式中，錯誤檢測結果包括目標碼塊的內容順序錯誤或內容錯誤，根據錯誤檢測結果以及目標碼塊的類型和資料單元對目標碼塊進行第一解碼，得到2 n組碼流塊，包括：對目標碼塊進行轉換得到第二碼塊，根據第二碼塊的類型和資料單元對第二碼塊進行第一解碼得到2 n組碼流塊，第二碼塊是對目標碼塊進行轉換得到的且與目標碼塊比特數相同的碼塊。也就是說，2 n組碼流塊是根據第二碼塊的類型和資料單元對第二碼塊進行第一解碼得到的，第二碼塊是基於對目標碼塊進行轉換得到的且與目標碼塊比特數相同的碼塊。
示例性地，對目標碼塊進行轉換得到第二碼塊，包括：對於目標碼塊中內容順序錯誤或內容錯誤的比特組，將該內容順序錯誤或內容錯誤的比特組轉換為錯誤控制字；基於該錯誤控制字和目標碼塊中內容順序正確且內容正確的比特組，得到第二碼塊。在一種可能的實現方式中，轉換得到的第二碼塊為控制碼塊，可以採用解碼方式二對該第二碼塊進行第一解碼。
在另一種可能的實現方式中，錯誤檢測結果包括目標碼塊的內容順序錯誤或內容錯誤，根據錯誤檢測結果以及目標碼塊的類型和資料單元對目標碼塊進行第一解碼，得到2 n組碼流塊，包括：基於目標碼塊的類型和資料單元對目標碼塊進行第一解碼得到2 n組第一碼流塊，對2 n組第一碼流塊進行轉換得到2 n組碼流塊。也就是說，2 n組碼流塊是基於對2 n組第一碼流塊進行轉換得到的，2 n組第一碼流塊是基於目標碼塊的類型和資料單元對目標碼塊進行第一解碼得到的。
示例性地，對2 n組第一碼流塊進行轉換得到2 n組碼流塊，包括：對於2 n組第一碼流塊中基於內容順序錯誤或內容錯誤的比特組得到的碼流塊，將該碼流塊轉換為錯誤碼流塊。例如，錯誤碼流塊的控制塊為0xFF，資料塊為0xFEFEFEFE。通過對存在錯誤的目標碼塊進行處理，使得接收端能夠區分錯誤資料和正確資料，保證資料的可靠性。
本申請實施例提供的解碼方法，對目標碼塊進行第一解碼得到包括控制塊和資料塊的2 n組碼流塊，而不必對目標碼塊進行轉碼得到2 n個66比特碼塊，再對2 n個66比特碼塊進行解碼得到2 n組碼流塊。由此，解碼效率得以提高，解碼過程所帶來的時延、功耗和晶片面積佔用都得以降低。
以上介紹了本申請實施例提供的編碼方法，與上述方法對應，本申請實施例還提供了編碼裝置。圖21是本申請實施例提供的一種編碼裝置的結構示意圖，該裝置應用於第一網路設備，該第一網路設備為上述圖1所示實施例中的第一網路設備。基於圖21所示的如下多個模組，該圖21所示的編碼裝置能夠執行第一網路設備所執行的全部或部分操作。應理解到，該裝置可以包括比所示模組更多的附加模組或者省略其中所示的一部分模組，本申請實施例對此並不進行限制。如圖21所示，該裝置包括：
獲取模組2201，用於獲取2 n組碼流塊，任一組碼流塊包括控制塊和資料塊，n為大於1的整數；
第一編碼模組2202，用於對2 n組碼流塊進行第一編碼，得到目標碼塊，目標碼塊包括資料單元和基於2 n組碼流塊的控制塊確定的類型，資料單元是基於2 n組碼流塊的控制塊和資料塊確定的編碼方式對2 n組碼流塊的資料塊進行第一編碼得到的。
在一種可能的實現方式中，類型用於指示目標碼塊為資料碼塊；資料單元基於2 n組碼流塊的順序對2 n組碼流塊的資料塊進行第一編碼得到。
在一種可能的實現方式中，類型用於指示目標碼塊為控制碼塊；資料單元包括碼塊標識ID和碼塊內容，碼塊內容基於2 n組碼流塊的控制塊和資料塊確定的順序對2 n組碼流塊的資料塊進行第一編碼得到，碼塊ID基於2 n組碼流塊的控制塊和資料塊得到，碼塊ID用於指示各組碼流塊的資料塊的類型和各組碼流塊經第一編碼後的內容在碼塊內容的位置。
在一種可能的實現方式中，碼塊ID包括第一ID和第二ID，第一ID用於指示各組碼流塊的資料塊的類型，第二ID用於指示各組碼流塊經第一編碼後的內容在碼塊內容的位置。
在一種可能的實現方式中，碼塊ID包括m比特，m為大於等於4的整數。
在一種可能的實現方式中，碼塊ID具備漢明距離保護。
在一種可能的實現方式中，目標碼塊為錯誤碼塊，錯誤碼塊中包括用於標識錯誤的資料。
在一種可能的實現方式中，目標碼塊基於錯誤檢測結果對2 n組碼流塊進行處理得到，錯誤檢測結果基於2 n組碼流塊的控制塊和資料塊得到。
在一種可能的實現方式中，錯誤檢測結果包括2 n組碼流塊的內容順序錯誤或內容錯誤，目標碼塊基於2 n組碼流塊中內容順序正確且內容正確的碼流塊以及錯誤塊進行第一編碼得到，錯誤塊基於2 n組碼流塊中內容順序錯誤或內容錯誤的碼流塊得到。
在一種可能的實現方式中，控制塊包括t比特，資料塊包括8t比特，t為正整數。
在一種可能的實現方式中，n的取值為2，t的取值為8，目標碼塊為257比特。
在一種可能的實現方式中，2 n組碼流塊均來自介質無關介面MII。
在一種可能的實現方式中，該裝置還包括：第二編碼模組2203，用於按照前向糾錯FEC碼型對目標碼塊進行第二編碼，得到第一資料；發送模組2204，用於發送第一資料。
本申請實施例提供的編碼裝置，對包括控制塊和資料塊的2 n組碼流塊進行第一編碼得到目標碼塊，而不必對2 n組碼流塊中的每組碼流塊進行64B/66B編碼得到2 n個66比特碼塊，再對2 n個66比特碼塊進行轉碼得到目標碼塊。由此，編碼效率得以提高，編碼過程所帶來的時延、功耗和晶片面積佔用都得以降低。
以上介紹了本申請實施例提供的解碼方法，與上述方法對應，本申請實施例還提供了解碼裝置。圖22是本申請實施例提供的一種解碼裝置的結構示意圖，該裝置可應用於第二網路設備，該第二網路設備為上述圖1所示實施例中的第二網路設備。基於圖22所示的如下多個模組，該圖22所示的解碼裝置能夠執行第二網路設備所執行的全部或部分操作。應理解到，該裝置可以包括比所示模組更多的附加模組或者省略其中所示的一部分模組，本申請實施例對此並不進行限制。如圖22所示，該裝置包括：
獲取模組2301，用於獲取目標碼塊，目標碼塊包括類型和資料單元；
解碼模組2302，用於根據目標碼塊的類型和資料單元，對目標碼塊進行第一解碼，得到2 n組碼流塊，任一組碼流塊包括資料塊和基於類型和資料單元得到的控制塊，資料塊是基於類型和資料單元確定的解碼方式對資料單元進行第一解碼得到的，n為大於1的整數。
在一種可能的實現方式中，類型用於指示目標碼塊為資料碼塊；2 n組碼流塊中的第i組碼流塊包括的資料塊是基於對資料單元中與第i組碼流塊對應的8t長度的內容進行第一解碼得到的，t為正整數，i為大於等於1且小於等於2 n的整數或者i為大於等於0且小於等於2 n-1的整數。
在一種可能的實現方式中，類型用於指示目標碼塊為控制碼塊；資料單元包括碼塊標識ID和碼塊內容，碼塊ID用於指示各組碼流塊的資料塊的類型和各組碼流塊經第一編碼後的內容在碼塊內容的位置；2 n組碼流塊中的第i組碼流塊包括的控制塊是基於類型和碼塊ID得到的，2 n組碼流塊中的第i組碼流塊包括的資料塊是基於類型和碼塊ID確定的解碼方式對碼塊內容進行第一解碼得到的，i為大於等於1且小於等於2 n的整數或者i為大於等於0且小於等於2 n-1的整數。
在一種可能的實現方式中，碼塊ID包括第一ID和第二ID，第一ID用於指示各組碼流塊的資料塊的類型，第二ID用於指示各組碼流塊經第一編碼後的內容在碼塊內容的位置；第i組碼流塊包括的控制塊是基於類型、第一ID中與第i組碼流塊對應的比特和第二ID中與第i組碼流塊對應的比特得到的，第i組碼流塊包括的資料塊是基於類型、第一ID中與第i組碼流塊對應的比特和第二ID中與第i組碼流塊對應的比特確定的解碼方式對碼塊內容進行第一解碼得到的。
在一種可能的實現方式中，第i組碼流塊包括的資料塊的類型是基於第i組碼流塊包括的控制塊的內容和第i組碼流塊包括的資料塊的內容確定的。
在一種可能的實現方式中，碼塊ID包括m比特，m為大於等於4的整數。
在一種可能的實現方式中，碼塊ID具備漢明距離保護。
在一種可能的實現方式中，資料單元包括碼塊標識ID，類型和碼塊ID用於指示目標碼塊為錯誤碼塊；2 n組碼流塊中每組碼流塊包括的控制塊為第一值，2 n組碼流塊中每組碼流塊包括的資料塊為第二值，第一值和第二值用於指示碼流塊為錯誤碼流塊。
在一種可能的實現方式中，獲取模組2301，用於接收第二資料，第二資料是基於採用前向糾錯FEC碼型編碼的第一資料獲得的；對第二資料進行第二解碼獲取目標碼塊，第二解碼為糾錯處理。
在一種可能的實現方式中，目標碼塊是對第二資料進行糾錯但未成功糾錯所獲得的錯誤碼塊。
在一種可能的實現方式中，獲取模組2301，用於接收第二資料，第二資料是基於採用前向糾錯FEC碼型編碼的第一資料獲得的；對第二資料進行第二解碼獲取目標碼塊，第二解碼為檢錯但不糾錯處理。
在一種可能的實現方式中，目標碼塊是從第二資料檢出錯誤但不糾錯所獲得的錯誤碼塊。
在一種可能的實現方式中，2 n組碼流塊是根據錯誤檢測結果以及目標碼塊的類型和資料單元對目標碼塊進行第一解碼得到，錯誤檢測結果是基於目標碼塊的類型和資料單元得到的。
在一種可能的實現方式中，錯誤檢測結果包括目標碼塊的內容順序錯誤或內容錯誤，2 n組碼流塊是根據第二碼塊的類型和資料單元對第二碼塊進行第一解碼得到的，第二碼塊是對目標碼塊進行轉換得到的且與目標碼塊比特數相同的碼塊。
在一種可能的實現方式中，錯誤檢測結果包括目標碼塊的內容順序錯誤或內容錯誤，2 n組碼流塊是對2 n組第一碼流塊進行轉換得到的，2 n組第一碼流塊是根據目標碼塊的類型和資料單元對目標碼塊進行第一解碼得到的。
在一種可能的實現方式中，控制塊包括t比特，資料塊包括8t比特，t為正整數。
在一種可能的實現方式中，n的取值為2，t的取值為8，目標碼塊為257比特。
在一種可能的實現方式中，2 n組碼流塊均為介質無關介面MII格式。
本申請實施例提供的解碼裝置，對目標碼塊進行解碼得到包括控制塊和資料塊的2 n組碼流塊，而不必對目標碼塊進行轉碼得到2 n個66比特碼塊，再對2 n個66比特碼塊進行解碼得到2 n組碼流塊。由此，解碼效率得以提高，解碼過程所帶來的時延、功耗和晶片面積佔用都得以降低。
應理解的是，上述圖21和圖22提供的裝置在實現其功能時，僅以上述各功能模組的劃分進行舉例說明，實際應用中，可以根據需要而將上述功能分配由不同的功能模組完成，即將設備的內部結構劃分成不同的功能模組，以完成以上描述的全部或者部分功能。另外，上述實施例提供的裝置與方法實施例屬於同一構思，其具體實現過程詳見方法實施例，這裡不再贅述。
上述實施例中的設備的具體硬體結構如圖23所示的網路設備1500，包括收發器1501、處理器1502和記憶體1503。收發器1501、處理器1502和記憶體1503之間通過匯流排1504連接。其中，收發器1501用於接收報文和發送報文，記憶體1503用於存放指令或程式碼，處理器1502用於調用記憶體1503中的指令或程式碼使得設備執行上述方法實施例中第一網路設備或第二網路設備的相關處理步驟。在具體實施例中，本申請實施例的網路設備1500可對應於上述各個方法實施例中的第一網路設備或第二網路設備，網路設備1500中的處理器1502讀取記憶體1503中的指令或程式碼，使圖23所示的網路設備1500能夠執行第一網路設備或第二網路設備所執行的全部或部分操作。
網路設備1500還可以對應於上述圖21和圖22所示的裝置，例如，圖21和圖22中所涉及的獲取模組2201和獲取模組2301相當於收發器1501，第一編碼模組2202和解碼模組2302處理器1502。
參見圖24，圖24示出了本申請一個示例性實施例提供的網路設備2000的結構示意圖。圖24所示的網路設備2000用於執行上述圖2所示的編碼方法所涉及的操作和圖19所示的解碼方法所涉及的操作。該網路設備2000例如是交換機、路由器等。
如圖24所示，網路設備2000包括至少一個處理器2001、記憶體2003以及至少一個通信介面2004。
處理器2001例如是通用中央處理器（central processing unit，CPU）、數位訊號處理器（digital signal processor，DSP）、網路處理器（network processer，NP）、圖形處理器（graphics processing unit，GPU）、神經網路處理器（neural-network processing units，NPU）、資料處理單元（data processing unit，DPU)、微處理器或者一個或多個用於實現本申請方案的積體電路。例如，處理器2001包括專用積體電路（application-specific integrated circuit，ASIC），可程式設計邏輯器件（programmable logic device，PLD）或者其他可程式設計邏輯器件、電晶體邏輯器件、硬體部件或者其任意組合。PLD例如是複雜可程式設計邏輯器件（complex programmable logic device，CPLD）、現場可程式設計邏輯閘陣列（field-programmable gate array，FPGA）、通用陣列邏輯（generic array logic，GAL）或其任意組合。其可以實現或執行結合本發明實施例公開內容所描述的各種邏輯方框、模組和電路。所述處理器也可以是實現計算功能的組合，例如包括一個或多個微處理器組合，DSP和微處理器的組合等等。
可選的，網路設備2000還包括匯流排。匯流排用於在網路設備2000的各元件之間傳送資訊。匯流排可以是外設部件互連標準（peripheral component interconnect，簡稱PCI）匯流排或延伸工業標準架構（extended industry standard architecture，簡稱EISA）匯流排等。匯流排可以分為位址匯流排、資料匯流排、控制匯流排等。為便於表示，圖24中僅用一條粗線表示，但並不表示僅有一根匯流排或一種類型的匯流排。圖24中網路設備2000的各元件之間除了採用匯流排連接，還可採用其他方式連接，本發明實施例不對各元件的連接方式進行限定。
記憶體2003例如是唯讀記憶體（read-only memory，ROM）或可儲存靜態資訊和指令的其它類型的靜態存放裝置，又如是隨機存取記憶體（random access memory，RAM）或者可儲存資訊和指令的其它類型的動態儲存裝置設備，又如是電可擦可程式設計唯讀記憶體（electrically erasable programmable read-only Memory，EEPROM）、唯讀光碟（compact disc read-only memory，CD-ROM）或其它光碟儲存、光碟儲存（包括壓縮光碟、鐳射碟、光碟、數位通用光碟、藍光光碟等）、磁片儲存介質或者其它磁存放裝置，或者是能夠用於攜帶或儲存具有指令或資料結構形式的期望的程式碼並能夠由電腦存取的任何其它介質，但不限於此。記憶體2003例如是獨立存在，並通過匯流排與處理器2001相連接。記憶體2003也可以和處理器2001集成在一起。
通信介面2004使用任何收發器一類的裝置，用於與其它設備或通信網路通信，通信網路可以為乙太網、無線接入網（RAN）或無線局域網（wireless local area networks，WLAN）等。通信介面2004可以包括有線通信介面，還可以包括無線通訊介面。具體的，通信介面2004可以為乙太（ethernet）介面、快速乙太（fast ethernet，FE）介面、千兆乙太（gigabit ethernet，GE）介面，非同步傳輸模式（asynchronous transfer mode，ATM）介面，無線局域網（wireless local area networks，WLAN）介面，蜂窩網路通信介面或其組合。乙太網介面可以是光介面，電介面或其組合。在本申請實施例中，通信介面2004可以用於網路設備2000與其他設備進行通信。
在具體實現中，作為一種實施例，處理器2001可以包括一個或多個CPU，如圖24中所示的CPU0和CPU1。這些處理器中的每一個可以是一個單核（single-CPU）處理器，也可以是一個多核（multi-CPU）處理器。這裡的處理器可以指一個或多個設備、電路、和/或用於處理資料（例如電腦程式指令）的處理核。
在具體實現中，作為一種實施例，網路設備2000可以包括多個處理器，如圖24中所示的處理器2001和處理器2005。這些處理器中的每一個可以是一個單核處理器（single-CPU），也可以是一個多核處理器（multi-CPU）。這裡的處理器可以指一個或多個設備、電路、和/或用於處理資料（如電腦程式指令）的處理核。
在具體實現中，作為一種實施例，網路設備2000還可以包括輸出設備和輸入裝置。輸出設備和處理器2001通信，可以以多種方式來顯示資訊。例如，輸出設備可以是液晶顯示器（liquid crystal display，LCD）、發光二級管（light emitting diode，LED）顯示裝置、陰極射線管（cathode ray tube，CRT）顯示裝置或投影儀（projector）等。輸入裝置和處理器2001通信，可以以多種方式接收使用者的輸入。例如，輸入裝置可以是滑鼠、鍵盤、觸控式螢幕設備或傳感設備等。
在一些實施例中，記憶體2003用於儲存執行本申請方案的程式碼2010，處理器2001可以執行記憶體2003中儲存的程式碼2010。也即是，網路設備2000可以通過處理器2001以及記憶體2003中的程式碼2010，來實現方法實施例提供的編碼方法或解碼方法。程式碼2010中可以包括一個或多個軟體模組。可選地，處理器2001自身也可以儲存執行本申請方案的程式碼或指令。
在具體實施例中，本申請實施例的網路設備2000可對應於上述各個方法實施例中的第一網路設備或第二網路設備，網路設備2000中的處理器2001讀取記憶體2003中的程式碼2010或處理器2001自身儲存的程式碼或指令，使圖24所示的網路設備2000能夠執行第一網路設備或第二網路設備所執行的全部或部分操作。
網路設備2000還可以對應於上述圖21和圖22所示的裝置，圖21和圖22所示的裝置中的每個功能模組採用網路設備2000的軟體實現。換句話說，圖21和圖22所示的裝置包括的功能模組為網路設備2000的處理器2001讀取記憶體2003中儲存的程式碼2010後生成的。例如，圖21和圖22中所涉及的獲取模組2201和獲取模組2301相當於通信介面2004，第一編碼模組2202和解碼模組2302相當於處理器2001和/或處理器2005。
其中，圖2和圖19所示的方法的各步驟通過網路設備2000的處理器中的硬體的集成邏輯電路或者軟體形式的指令完成。結合本申請實施例所公開的方法的步驟可以直接體現為硬體處理器執行完成，或者用處理器中的硬體及軟體模組組合執行完成。軟體模組可以位於隨機記憶體，快閃記憶體、唯讀記憶體，可程式設計唯讀記憶體或者電可讀寫可程式設計記憶體、寄存器等本領域成熟的儲存介質中。該儲存介質位於記憶體，處理器讀取記憶體中的資訊，結合其硬體完成上述方法的步驟，為避免重複，這裡不再詳細描述。
參見圖25，圖25示出了本申請另一個示例性實施例提供的網路設備2100的結構示意圖。圖25所示的網路設備2100用於執行上述圖2和圖19所示的方法所涉及的全部或部分操作。該網路設備2100例如是交換機、路由器等，該網路設備2100可以由一般性的匯流排體系結構來實現。
如圖25所示，網路設備2100包括：主控板2110和介面板2130。
主控板也稱為主處理單元（main processing unit，MPU）或路由處理卡（route processor card），主控板2110用於對網路設備2100中各個元件的控制和管理，包括路由計算、設備管理、設備維護、協定處理功能。主控板2110包括：中央處理器2111和記憶體2112。
介面板2130也稱為線路介面單元卡（line processing unit，LPU）、線卡（line card）或業務板。介面板2130用於提供各種業務介面並實現資料包的轉發。業務介面包括而不限於乙太網介面、POS（packet over SONET/SDH）介面等，乙太網介面例如是靈活乙太網業務介面（flexible ethernet clients，FlexE Clients）。介面板2130包括：中央處理器2131網路處理器2132、轉發表項記憶體2134和物理介面卡（physical interface card，PIC）2133。
介面板2130上的中央處理器2131用於對介面板2130進行控制管理並與主控板2110上的中央處理器2111進行通信。
網路處理器2132用於實現報文的發送處理。網路處理器2132的形態可以是轉發晶片。轉發晶片可以是網路處理器（network processor，NP）。在一些實施例中，轉發晶片可以通過專用積體電路（application-specific integrated circuit，ASIC）或現場可程式設計閘陣列（field programmable gate array，FPGA）實現。具體而言，網路處理器2132用於基於轉發表項記憶體2134保存的轉發表轉發接收到的報文，如果報文的目的地址為網路設備2100的位址，則將該報文上送至CPU（如中央處理器2131）處理；如果報文的目的地址不是網路設備2100的位址，則根據該目的地址從轉發表中查找到該目的地址對應的下一跳和出介面，將該報文轉發到該目的地址對應的出介面。其中，上行報文的處理可以包括：報文入介面的處理，轉發表查找；下行報文的處理可以包括：轉發表查找等等。在一些實施例中，中央處理器也可執行轉發晶片的功能，比如基於通用CPU實現軟體轉發，從而介面板中不需要轉發晶片。
物理介面卡2133用於實現實體層的對接功能，原始的流量由此進入介面板2130，以及處理後的報文從該物理介面卡2133發出。物理介面卡2133也稱為子卡，可安裝在介面板2130上，負責將光電信號轉換為報文並對報文進行合法性檢查後轉發給網路處理器2132處理。在一些實施例中，中央處理器2131也可執行網路處理器2132的功能，比如基於通用CPU實現軟體轉發，從而物理介面卡2133中不需要網路處理器2132。
可選地，網路設備2100包括多個介面板，例如網路設備2100還包括介面板2140，介面板2140包括：中央處理器2141、網路處理器2142、轉發表項記憶體2144和物理介面卡2143。介面板2140中各部件的功能和實現方式與介面板2130相同或相似，在此不再贅述。
可選地，網路設備2100還包括交換網板2120。交換網板2120也可以稱為交換網板單元（switch fabric unit，SFU）。在網路設備有多個介面板的情況下，交換網板2120用於完成各介面板之間的資料交換。例如，介面板2130和介面板2140之間可以通過交換網板2120通信。
主控板2110和介面板耦合。例如。主控板2110、介面板2130和介面板2140，以及交換網板2120之間通過系統匯流排與系統背板相連實現互通。在一種可能的實現方式中，主控板2110和介面板2130及介面板2140之間建立進程間通信協定（inter-process communication，IPC）通道，主控板2110和介面板2130及介面板2140之間通過IPC通道進行通信。
在邏輯上，網路設備2100包括控制面和轉發面，控制面包括主控板2110和中央處理器2111，轉發面包括執行轉發的各個元件，比如轉發表項記憶體2134、物理介面卡2133和網路處理器2132。控制面執行路由器、生成轉發表、處理信令和協定報文、配置與維護網路設備的狀態等功能，控制面將生成的轉發表下發給轉發面，在轉發面，網路處理器2132基於控制面下發的轉發表對物理介面卡2133收到的報文查表轉發。控制面下發的轉發表可以保存在轉發表項記憶體2134中。在有些實施例中，控制面和轉發面可以完全分離，不在同一網路設備上。
值得說明的是，主控板可能有一塊或多塊，有多塊的時候可以包括主用主控板和備用主控板。介面板可能有一塊或多塊，網路設備的資料處理能力越強，提供的介面板越多。介面板上的物理介面卡也可以有一塊或多塊。交換網板可能沒有，也可能有一塊或多塊，有多塊的時候可以共同實現負荷分擔冗餘備份。在集中式轉發架構下，網路設備可以不需要交換網板，介面板承擔整個系統的業務資料的處理功能。在分散式轉發架構下，網路設備可以有至少一塊交換網板，通過交換網板實現多塊介面板之間的資料交換，提供大容量的資料交換和處理能力。所以，分散式架構的網路設備的資料接入和處理能力要大於集中式架構的網路設備。可選地，網路設備的形態也可以是只有一塊板卡，即沒有交換網板，介面板和主控板的功能集成在該一塊板卡上，此時介面板上的中央處理器和主控板上的中央處理器在該一塊板卡上可以合併為一個中央處理器，執行兩者疊加後的功能，這種形態網路設備的資料交換和處理能力較低（例如，低端交換機或路由器等網路設備）。具體採用哪種架構，取決於具體的組網部署場景，此處不做任何限定。
在具體實施例中，網路設備2100對應於上述圖21和圖22所示的裝置。在一些實施例中，圖21和圖22所示的裝置中的獲取模組2201和獲取模組2301相當於網路設備2100中的物理介面卡2133或物理介面卡2143。圖21和圖22所示的裝置中的第一編碼模組2202和解碼模組2302相當於網路設備2100中的中央處理器2111、網路處理器2132和網路處理器2142中的至少一個。
基於上述圖23、圖24及圖25所示的網路設備，本申請實施例還提供了一種通信系統，該系統包括：第一網路設備及第二網路設備。可選的，第一網路設備為圖23所示的網路設備1500或圖24所示的網路設備2000或圖25所示的網路設備2100，第二網路設備為圖23所示的網路設備1500或圖24所示的網路設備2000或圖25所示的網路設備2100。
第一網路設備及第二網路設備所執行的方法可參見上述圖1、圖2和圖19所示實施例的相關描述，此處不再加以贅述。
應理解的是，上述處理器可以是中央處理器（central processing unit，CPU），還可以是其他通用處理器、數位訊號處理器（digital signal processing，DSP）、專用積體電路（application specific integrated circuit，ASIC）、現場可程式設計閘陣列（field-programmable gate array，FPGA）或者其他可程式設計邏輯器件、分立門或者電晶體邏輯器件、分立硬體元件等。通用處理器可以是微處理器或者是任何常規的處理器等。值得說明的是，處理器可以是支援進階精簡指令集機器（advanced RISC machines，ARM）架構的處理器。
進一步地，在一種可選的實施例中，上述記憶體可以包括唯讀記憶體和隨機存取記憶體，並向處理器提供指令和資料。記憶體還可以包括非易失性隨機存取記憶體。例如，記憶體還可以存放裝置類型的資訊。
該記憶體可以是易失性記憶體或非易失性記憶體，或可包括易失性和非易失性記憶體兩者。其中，非易失性記憶體可以是唯讀記憶體（read-only memory，ROM）、可程式設計唯讀記憶體（programmable ROM，PROM）、可擦除可程式設計唯讀記憶體（erasable PROM，EPROM）、電可擦除可程式設計唯讀記憶體（electrically EPROM，EEPROM）或快閃記憶體。易失性記憶體可以是隨機存取記憶體（random access memory，RAM），其用作外部快取記憶體。通過示例性但不是限制性說明，許多形式的RAM可用。例如，靜態隨機存取記憶體（static RAM，SRAM）、動態隨機存取記憶體（dynamic random access memory，DRAM）、同步動態隨機存取記憶體（synchronous DRAM，SDRAM）、雙倍數據速率同步動態隨機存取記憶體（double data date SDRAM，DDR SDRAM）、增強型同步動態隨機存取記憶體（enhanced SDRAM，ESDRAM）、同步連接動態隨機存取記憶體（synchlink DRAM，SLDRAM）和直接記憶體匯流排隨機存取記憶體（direct rambus RAM，DR RAM）。
還提供了一種電腦可讀儲存介質，儲存介質中儲存有至少一條程式指令或代碼，所述程式指令或代碼由處理器載入並執行時以使電腦實現圖2中的編碼方法或者圖19中的解碼方法。
本申請提供了一種電腦程式（產品），當電腦程式被電腦執行時，可以使得處理器或電腦執行上述方法實施例中對應的各個步驟和/或流程。
提供了一種晶片，包括處理器，用於從記憶體中調用並運行所述記憶體中儲存的指令，使得安裝有所述晶片的通信設備執行上述各方面中的方法。
提供另一種晶片，包括：輸入介面、輸出介面、處理器和記憶體，所述輸入介面、輸出介面、所述處理器以及所述記憶體之間通過內部連接通路相連，所述處理器用於執行所述記憶體中的代碼，當所述代碼被執行時，處理器用於執行上述各方面中的方法。
還提供了一種設備，該設備包括上述晶片。可選地，該設備為網路設備。示例性地，該設備為路由器或交換機或伺服器。
在上述實施例中，可以全部或部分地通過軟體、硬體、固件或者其任意組合來實現。當使用軟體實現時，可以全部或部分地以電腦程式產品的形式實現。所述電腦程式產品包括一個或多個電腦指令。在電腦上載入和執行所述電腦程式指令時，全部或部分地產生按照本申請所述的流程或功能。所述電腦可以是通用電腦、專用電腦、電腦網路、或者其他可程式設計裝置。所述電腦指令可以儲存在電腦可讀儲存介質中，或者從一個電腦可讀儲存介質向另一個電腦可讀儲存介質傳輸，例如，所述電腦指令可以從一個網站網站、電腦、伺服器或資料中心通過有線（例如同軸電纜、光纖、數位用戶線路）或無線（例如紅外、無線、微波等）方式向另一個網站網站、電腦、伺服器或資料中心進行傳輸。所述電腦可讀儲存介質可以是電腦能夠存取的任何可用介質或者是包含一個或多個可用介質集成的伺服器、資料中心等資料存放裝置。所述可用介質可以是磁性介質，（例如，軟碟、硬碟、磁帶）、光介質（例如，DVD）、或者半導體介質（例如固態硬碟（solid state disk，SSD）等。
以上所述的具體實施方式，對本申請的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本申請的具體實施方式而已，並不用於限定本申請的保護範圍，凡在本申請的技術方案的基礎之上，所做的任何修改、等同替換、改進等，均應包括在本申請的保護範圍之內。
本領域普通技術人員可以意識到，結合本文中所公開的實施例中描述的各方法步驟和模組，能夠以軟體、硬體、固件或者其任意組合來實現，為了清楚地說明硬體和軟體的可互換性，在上述說明中已經按照功能一般性地描述了各實施例的步驟及組成。這些功能究竟以硬體還是軟體方式來執行，取決於技術方案的特定應用和設計約束條件。本領域普通技術人員可以對每個特定的應用來使用不同方法來實現所描述的功能，但是這種實現不應認為超出本申請的範圍。
本領域普通技術人員可以理解實現上述實施例的全部或部分步驟可以通過硬體來完成，也可以通過程式來指令相關的硬體完成，該程式可以儲存於一種電腦可讀儲存介質中，上述提到的儲存介質可以是唯讀記憶體，磁片或光碟等。
當使用軟體實現時，可以全部或部分地以電腦程式產品的形式實現。該電腦程式產品包括一個或多個電腦程式指令。作為示例，本申請實施例的方法可以在機器可執行指令的上下文中被描述，機器可執行指令諸如包括在目標的真實或者虛擬處理器上的器件中執行的程式模組中。一般而言，程式模組包括常式、程式、庫、物件、類、元件、資料結構等，其執行特定的任務或者實現特定的抽象資料結構。在各實施例中，程式模組的功能可以在所描述的程式模組之間合併或者分割。用於程式模組的機器可執行指令可以在本地或者分散式設備內執行。在分散式設備中，程式模組可以位於本地和遠端存放介質二者中。
用於實現本申請實施例的方法的電腦程式代碼可以用一種或多種程式設計語言編寫。這些電腦程式代碼可以提供給通用電腦、專用電腦或其他可程式設計的資料處理裝置的處理器，使得程式碼在被電腦或其他可程式設計的資料處理裝置執行的時候，引起在流程圖和/或框圖中規定的功能/操作被實施。程式碼可以完全在電腦上、部分在電腦上、作為獨立的套裝軟體、部分在電腦上且部分在遠端電腦上或完全在遠端電腦或伺服器上執行。
在本申請實施例的上下文中，電腦程式代碼或者相關資料可以由任意適當載體承載，以使得設備、裝置或者處理器能夠執行上文描述的各種處理和操作。載體的示例包括信號、電腦可讀介質等等。
信號的示例可以包括電、光、無線電、聲音或其它形式的傳播信號，諸如載波、紅外信號等。
機器可讀介質可以是包含或儲存用於或有關於指令執行系統、裝置或設備的程式的任何有形介質。機器可讀介質可以是機器可讀信號介質或機器可讀儲存介質。機器可讀介質可以包括但不限於電子的、磁的、光學的、電磁的、紅外的或半導體系統、裝置或設備，或其任意合適的組合。機器可讀儲存介質的更詳細示例包括帶有一根或多根導線的電氣連接、可擕式電腦磁片、硬碟、隨機儲存存取器（RAM）、唯讀記憶體（ROM）、可擦除可程式設計唯讀記憶體（EPROM或快閃記憶體）、光存放裝置、磁存放裝置，或其任意合適的組合。
所屬領域的技術人員可以清楚地瞭解到，為了描述的方便和簡潔，上述描述的系統、設備和模組的具體工作過程，可以參見前述方法實施例中的對應過程，在此不再贅述。
在本申請所提供的幾個實施例中，應該理解到，所揭露的系統、設備和方法，可以通過其它的方式實現。例如，以上所描述的設備實施例僅僅是示意性的，例如，該模組的劃分，僅僅為一種邏輯功能劃分，實際實現時可以有另外的劃分方式，例如多個模組或元件可以結合或者可以集成到另一個系統，或一些特徵可以忽略，或不執行。另外，所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過一些介面、設備或模組的間接耦合或通信連接，也可以是電的，機械的或其它的形式連接。
該作為分離部件說明的模組可以是或者也可以不是物理上分開的，作為模組顯示的部件可以是或者也可以不是物理模組，即可以位於一個地方，或者也可以分佈到多個網路模組上。可以根據實際的需要選擇其中的部分或者全部模組來實現本申請實施例方案的目的。
另外，在本申請各個實施例中的各功能模組可以集成在一個處理模組中，也可以是各個模組單獨物理存在，也可以是兩個或兩個以上模組集成在一個模組中。上述集成的模組既可以採用硬體的形式實現，也可以採用軟體功能模組的形式實現。
該集成的模組如果以軟體功能模組的形式實現並作為獨立的產品銷售或使用時，可以儲存在一個電腦可讀儲存介質中。基於這樣的理解，本申請的技術方案本質上或者說對現有技術做出貢獻的部分，或者該技術方案的全部或部分可以以軟體產品的形式體現出來，該電腦軟體產品儲存在一個儲存介質中，包括若干指令用以使得一台電腦設備（可以是個人電腦，伺服器，或者網路設備等）執行本申請各個實施例中方法的全部或部分步驟。而前述的儲存介質包括：隨身碟、移動硬碟、唯讀記憶體（read-only memory，ROM）、隨機存取記憶體（random access memory，RAM）、磁碟或者光碟等各種可以儲存程式碼的介質。
本申請中術語“第一”“第二”等字樣用於對作用和功能基本相同的相同項或相似項進行區分，應理解，“第一”、“第二”、“第n”之間不具有邏輯或時序上的依賴關係，也不對數量和執行順序進行限定。還應理解，儘管以下描述使用術語第一、第二等來描述各種元素，但這些元素不應受術語的限制。這些術語只是用於將一元素與另一元素區別分開。例如，在不脫離各種所述示例的範圍的情況下，第一網路設備可以被稱為第二網路設備，並且類似地，第二網路設備可以被稱為第一網路設備。第一網路設備和第二網路設備都可以是任一類型的網路設備，並且在某些情況下，可以是單獨且不同的網路設備。
還應理解，在本申請的各個實施例中，各個過程的序號的大小並不意味著執行順序的先後，各過程的執行順序應以其功能和內在邏輯確定，而不應對本申請實施例的實施過程構成任何限定。
本申請中術語“至少一個”的含義是指一個或多個，本申請中術語“多個”的含義是指兩個或兩個以上，例如，多個第二報文是指兩個或兩個以上的第二報文。本文中術語“系統”和“網路”經常可互換使用。
應理解，在本文中對各種所述示例的描述中所使用的術語只是為了描述特定示例，而並非旨在進行限制。如在對各種所述示例的描述和所附請求項書中所使用的那樣，單數形式“一個(“a”，“an”)”和“該”旨在也包括複數形式，除非上下文另外明確地指示。
還應理解，術語“包括”(也稱“includes”、“including”、“comprises”和/或“comprising”)當在本說明書中使用時指定存在所陳述的特徵、整數、步驟、操作、元素、和/或部件，但是並不排除存在或添加一個或多個其他特徵、整數、步驟、操作、元素、部件、和/或其分組。
還應理解，術語“若”和“如果”可被解釋為意指“當...時”(“when”或“upon”)或“回應於確定”或“回應於檢測到”。類似地，根據上下文，短語“若確定...”或“若檢測到[所陳述的條件或事件]”可被解釋為意指“在確定...時”或“回應於確定...”或“在檢測到[所陳述的條件或事件]時”或“回應於檢測到[所陳述的條件或事件]”。
應理解，根據A確定B並不意味著僅僅根據A確定B，還可以根據A和/或其它資訊確定B。
還應理解，說明書通篇中提到的“一個實施例”、“一實施例”、“一種可能的實現方式”意味著與實施例或實現方式有關的特定特徵、結構或特性包括在本申請的至少一個實施例中。因此，在整個說明書各處出現的“在一個實施例中”或“在一實施例中”、“一種可能的實現方式”未必一定指相同的實施例。此外，這些特定的特徵、結構或特性可以任意適合的方式結合在一個或多個實施例中。
101:第一網路設備 102、104:晶片 103:第二網路設備 105:通道 201、202、1901、1902:步驟 2201:獲取模組 2202:第一編碼模組 2203:第二編碼模組 2204:發送模組 2301:獲取模組 2302:解碼模組 1500、2000、2100:網路設備 1501:收發器 1502:處理器 1503:記憶體 1504:匯流排 2001、2005:處理器 2003:記憶體 2010:程式碼 2004:通信介面 2110:主控板 2111:中央處理器 2112:記憶體 2130:介面板 2131:中央處理器 2132:網路處理器 2133:物理介面卡 2134:轉發表項記憶體 2120:交換網板 2140:介面板 2141:中央處理器 2142:網路處理器 2143:物理介面卡 2144:轉發表項記憶體
圖1是本申請實施例提供的一種編碼方法和解碼方法的實施環境示意圖； 圖2是本申請實施例提供的一種編碼方法的流程圖； 圖3是本申請實施例提供的一種得到目標碼塊的過程示意圖； 圖4是本申請實施例提供的一種目標碼塊的結構示意圖； 圖5是本申請實施例提供的另一種目標碼塊的結構示意圖； 圖6是本申請實施例提供的另一種目標碼塊的結構示意圖； 圖7是本申請實施例提供的另一種目標碼塊的結構示意圖； 圖8是本申請實施例提供的一種四組碼流塊的資料塊的示意圖； 圖9是本申請實施例提供的另一種四組碼流塊的資料塊的示意圖； 圖10是本申請實施例提供的另一種四組碼流塊的資料塊的示意圖； 圖11是本申請實施例提供的一種終止塊的示意圖； 圖12是本申請實施例提供的另一種四組碼流塊的資料塊的示意圖； 圖13是本申請實施例提供的另一種四組碼流塊的資料塊的示意圖； 圖14是本申請實施例提供的另一種四組碼流塊的資料塊的示意圖； 圖15是本申請實施例提供的另一種四組碼流塊的資料塊的示意圖； 圖16是本申請實施例提供的另一種四組碼流塊的資料塊的示意圖； 圖17是本申請實施例提供的另一種四組碼流塊的資料塊的示意圖； 圖18是本申請實施例提供的另一種目標碼塊的結構示意圖； 圖19是本申請實施例提供的一種解碼方法的流程圖； 圖20是本申請實施例提供的另一種目標碼塊的結構示意圖； 圖21是本申請實施例提供的一種編碼裝置的結構示意圖； 圖22是本申請實施例提供的一種解碼裝置的結構示意圖； 圖23是本申請實施例提供的一種網路設備的結構示意圖； 圖24是本申請實施例提供的另一種網路設備的結構示意圖； 圖25是本申請實施例提供的另一種網路設備的結構示意圖。
201、202:步驟

Claims (68)

  1. 一種編碼方法，其中，所述方法包括： 獲取2 n組碼流塊，任一組碼流塊包括控制塊和資料塊，所述n為大於1的整數； 對所述2 n組碼流塊進行第一編碼，得到目標碼塊，所述目標碼塊包括資料單元和基於所述2 n組碼流塊的控制塊確定的類型，所述資料單元是基於所述2 n組碼流塊的控制塊和資料塊確定的編碼方式對所述2 n組碼流塊的資料塊進行所述第一編碼得到的。
  2. 如請求項1所述的方法，其中，所述類型用於指示所述目標碼塊為資料碼塊； 所述資料單元基於所述2 n組碼流塊的順序對所述2 n組碼流塊的資料塊進行所述第一編碼得到。
  3. 如請求項1所述的方法，其中，所述類型用於指示所述目標碼塊為控制碼塊； 所述資料單元包括碼塊標識ID和碼塊內容，所述碼塊內容基於所述2 n組碼流塊的控制塊和資料塊確定的順序對所述2 n組碼流塊的資料塊進行所述第一編碼得到，所述碼塊ID基於所述2 n組碼流塊的控制塊和資料塊得到，所述碼塊ID用於指示各組碼流塊的資料塊的類型和所述各組碼流塊經所述第一編碼後的內容在所述碼塊內容的位置。
  4. 如請求項3所述的方法，其中，所述碼塊ID包括第一ID和第二ID，所述第一ID用於指示所述各組碼流塊的資料塊的類型，所述第二ID用於指示所述各組碼流塊經所述第一編碼後的內容在所述碼塊內容的位置。
  5. 如請求項3或4所述的方法，其中，所述碼塊ID包括m比特，所述m為大於等於4的整數。
  6. 如請求項3-5任一所述的方法，其中，所述碼塊ID具備漢明距離保護。
  7. 如請求項3-6任一所述的方法，其中，所述目標碼塊為錯誤碼塊，所述錯誤碼塊中包括用於標識錯誤的資料。
  8. 如請求項1-7任一所述的方法，其中，所述目標碼塊基於錯誤檢測結果對所述2 n組碼流塊進行處理得到，所述錯誤檢測結果基於所述2 n組碼流塊的控制塊和資料塊得到。
  9. 如請求項8所述的方法，其中，所述錯誤檢測結果包括所述2 n組碼流塊的內容順序錯誤或內容錯誤，所述目標碼塊基於所述2 n組碼流塊中內容順序正確且內容正確的碼流塊以及錯誤塊進行所述第一編碼得到，所述錯誤塊基於所述2 n組碼流塊中內容順序錯誤或內容錯誤的碼流塊得到。
  10. 如請求項1-9任一所述的方法，其中，所述控制塊包括t比特，所述資料塊包括8t比特，所述t為正整數。
  11. 如請求項10所述的方法，其中，所述n的取值為2，所述t的取值為8，所述目標碼塊為257比特。
  12. 如請求項1-11任一所述的方法，其中，所述2 n組碼流塊均來自介質無關介面MII。
  13. 如請求項1-12任一所述的方法，其中，所述得到目標碼塊之後，還包括： 按照前向糾錯FEC碼型對所述目標碼塊進行第二編碼，得到第一資料； 發送所述第一資料。
  14. 一種解碼方法，其中，所述方法包括： 獲取目標碼塊，所述目標碼塊包括類型和資料單元； 根據所述目標碼塊的類型和資料單元，對所述目標碼塊進行第一解碼，得到2 n組碼流塊，任一組碼流塊包括資料塊和基於所述類型和所述資料單元得到的控制塊，所述資料塊是基於所述類型和所述資料單元確定的解碼方式對所述資料單元進行所述第一解碼得到的，所述n為大於1的整數。
  15. 如請求項14所述的方法，其中，所述類型用於指示所述目標碼塊為資料碼塊； 所述2 n組碼流塊中的第i組碼流塊包括的資料塊是基於對所述資料單元中與所述第i組碼流塊對應的8t長度的內容進行所述第一解碼得到的，所述t為正整數，所述i為大於等於1且小於等於2 n的整數或者所述i為大於等於0且小於等於2 n-1的整數。
  16. 如請求項14所述的方法，其中，所述類型用於指示所述目標碼塊為控制碼塊，所述資料單元包括碼塊標識ID和碼塊內容，所述碼塊ID用於指示各組碼流塊的資料塊的類型和所述各組碼流塊經所述第一編碼後的內容在所述碼塊內容的位置； 所述2 n組碼流塊中的第i組碼流塊包括的控制塊是基於所述類型和所述碼塊ID得到的，所述2 n組碼流塊中的第i組碼流塊包括的資料塊是基於所述類型和所述碼塊ID確定的解碼方式對所述碼塊內容進行所述第一解碼得到的，所述i為大於等於1且小於等於2 n的整數或者所述i為大於等於0且小於等於2 n-1的整數。
  17. 如請求項16所述的方法，其中，所述碼塊ID包括第一ID和第二ID，所述第一ID用於指示所述各組碼流塊的資料塊的類型，所述第二ID用於指示所述各組碼流塊經所述第一編碼後的內容在所述碼塊內容的位置； 所述第i組碼流塊包括的控制塊是基於所述類型、所述第一ID中與所述第i組碼流塊對應的比特和所述第二ID中與所述第i組碼流塊對應的比特得到的，所述第i組碼流塊包括的資料塊是基於所述類型、所述第一ID中與所述第i組碼流塊對應的比特和所述第二ID中與所述第i組碼流塊對應的比特確定的解碼方式對所述碼塊內容進行所述第一解碼得到的。
  18. 如請求項16或17所述的方法，其中，所述第i組碼流塊包括的資料塊的類型是基於所述第i組碼流塊包括的控制塊的內容和所述第i組碼流塊包括的資料塊的內容確定的。
  19. 如請求項16-18任一所述的方法，其中，所述碼塊ID包括m比特，所述m為大於等於4的整數。
  20. 如請求項16-19任一所述的方法，其中，所述碼塊ID具備漢明距離保護。
  21. 如請求項14所述的方法，其中，所述資料單元包括碼塊標識ID，所述類型和所述碼塊ID用於指示所述目標碼塊為錯誤碼塊； 所述2 n組碼流塊中每組碼流塊包括的控制塊為第一值，所述2 n組碼流塊中每組碼流塊包括的資料塊為第二值，所述第一值和所述第二值用於指示所述碼流塊為錯誤碼流塊。
  22. 如請求項14-21任一所述的方法，其中，所述獲取目標碼塊包括： 接收第二資料，所述第二資料是基於對採用前向糾錯FEC編碼的第一資料獲得的； 對所述第二資料進行第二解碼獲取所述目標碼塊，所述第二解碼為糾錯處理。
  23. 如請求項22所述的方法，其中，所述目標碼塊是對所述第二資料進行糾錯但未成功糾錯所獲得的錯誤碼塊。
  24. 如請求項14-21任一所述的方法，其中，所述獲取目標碼塊包括： 接收第二資料，所述第二資料是基於採用前向糾錯FEC編碼的第一資料獲得的； 對所述第二資料進行第二解碼獲取所述目標碼塊，所述第二解碼為檢錯但不糾錯處理。
  25. 如請求項24所述的方法，其中，所述目標碼塊是從所述第二資料檢出錯誤但不糾錯所獲得的錯誤碼塊。
  26. 如請求項14-21任一所述的方法，其中，所述2 n組碼流塊是根據錯誤檢測結果以及所述目標碼塊的類型和資料單元對所述目標碼塊進行所述第一解碼得到的，所述錯誤檢測結果是基於所述目標碼塊的類型和資料單元得到的。
  27. 如請求項26所述的方法，其中，所述錯誤檢測結果包括所述目標碼塊的內容順序錯誤或內容錯誤，所述2 n組碼流塊是根據第二碼塊的類型和資料單元對所述第二碼塊進行所述第一解碼得到的，所述第二碼塊是對所述目標碼塊進行轉換得到的且與所述目標碼塊比特數相同的碼塊。
  28. 如請求項26所述的方法，其中，所述錯誤檢測結果包括所述目標碼塊的內容順序錯誤或內容錯誤，所述2 n組碼流塊是對2 n組第一碼流塊進行轉換得到的，所述2 n組第一碼流塊是根據所述目標碼塊的類型和資料單元對所述目標碼塊進行所述第一解碼得到的。
  29. 如請求項14-28任一所述的方法，其中，所述控制塊包括t比特，所述資料塊包括8t比特，所述t為正整數。
  30. 如請求項29所述的方法，其中，所述n的取值為2，所述t的取值為8，所述目標碼塊為257比特。
  31. 如請求項14-30任一所述的方法，其中，所述2 n組碼流塊均為介質無關介面MII格式。
  32. 一種編碼裝置，其中，所述裝置包括： 獲取模組，用於獲取2 n組碼流塊，任一組碼流塊包括控制塊和資料塊，所述n為大於1的整數； 第一編碼模組，用於對所述2 n組碼流塊進行第一編碼，得到目標碼塊，所述目標碼塊包括資料單元和基於所述2 n組碼流塊的控制塊確定的類型，所述資料單元是基於所述2 n組碼流塊的控制塊和資料塊確定的編碼方式對所述2 n組碼流塊的資料塊進行第一編碼得到的。
  33. 如請求項32所述的裝置，其中，所述類型用於指示所述目標碼塊為資料碼塊；所述資料單元基於所述2 n組碼流塊的順序對所述2 n組碼流塊的資料塊進行所述第一編碼得到。
  34. 如請求項32所述的裝置，其中，所述類型用於指示所述目標碼塊為控制碼塊；所述資料單元包括碼塊標識ID和碼塊內容，所述碼塊內容基於所述2 n組碼流塊的控制塊和資料塊確定的順序對所述2 n組碼流塊的資料塊進行所述第一編碼得到，所述碼塊ID基於所述2 n組碼流塊的控制塊和資料塊得到，所述碼塊ID用於指示各組碼流塊的資料塊的類型和所述各組碼流塊經所述第一編碼後的內容在所述碼塊內容的位置。
  35. 如請求項34所述的裝置，其中，所述碼塊ID包括第一ID和第二ID，所述第一ID用於指示所述各組碼流塊的資料塊的類型，所述第二ID用於指示所述各組碼流塊經所述第一編碼後的內容在所述碼塊內容的位置。
  36. 如請求項34或35所述的裝置，其中，所述碼塊ID包括m比特，所述m為大於等於4的整數。
  37. 如請求項34-36任一所述的裝置，其中，所述碼塊ID具備漢明距離保護。
  38. 如請求項34-37任一所述的裝置，其中，所述目標碼塊為錯誤碼塊，所述錯誤碼塊中包括用於標識錯誤的資料。
  39. 如請求項32-38任一所述的裝置，其中，所述目標碼塊基於錯誤檢測結果對所述2 n組碼流塊進行處理得到，所述錯誤檢測結果基於所述2 n組碼流塊的控制塊和資料塊得到。
  40. 如請求項39所述的裝置，其中，所述錯誤檢測結果包括所述2 n組碼流塊的內容順序錯誤或內容錯誤，所述目標碼塊基於所述2 n組碼流塊中內容順序正確且內容正確的碼流塊以及錯誤塊進行所述第一編碼得到，所述錯誤塊基於所述2 n組碼流塊中內容順序錯誤或內容錯誤的碼流塊得到。
  41. 如請求項32-40任一所述的裝置，其中，所述控制塊包括t比特，所述資料塊包括8t比特，所述t為正整數。
  42. 如請求項41所述的裝置，其中，所述n的取值為2，所述t的取值為8，所述目標碼塊為257比特。
  43. 如請求項32-42任一所述的裝置，其中，所述2 n組碼流塊均來自介質無關介面MII。
  44. 如請求項32-43任一所述的裝置，其中，所述裝置還包括： 第二編碼模組，用於按照前向糾錯FEC碼型對所述目標碼塊進行第二編碼，得到第一資料； 發送模組，用於發送所述第一資料。
  45. 一種解碼裝置，其中，所述裝置包括： 獲取模組，用於獲取目標碼塊，所述目標碼塊包括類型和資料單元； 解碼模組，用於根據所述目標碼塊的類型和資料單元，對所述目標碼塊進行第一解碼，得到2 n組碼流塊，任一組碼流塊包括資料塊和基於所述類型和所述資料單元得到的控制塊，所述資料塊是基於所述類型和所述資料單元確定的解碼方式對所述資料單元進行所述第一解碼得到的，所述n為大於1的整數。
  46. 如請求項45所述的裝置，其中，所述類型用於指示所述目標碼塊為資料碼塊； 所述2 n組碼流塊中的第i組碼流塊包括的資料塊是基於對所述資料單元中與所述第i組碼流塊對應的8t長度的內容進行所述第一解碼得到的，所述t為正整數，所述i為大於等於1且小於等於2 n的整數或者所述i為大於等於0且小於等於2 n-1的整數。
  47. 如請求項45所述的裝置，其中，所述類型用於指示所述目標碼塊為控制碼塊；所述資料單元包括碼塊標識ID和碼塊內容，所述碼塊ID用於指示各組碼流塊的資料塊的類型和所述各組碼流塊經所述第一編碼後的內容在所述碼塊內容的位置； 所述2 n組碼流塊中的第i組碼流塊包括的控制塊是基於所述類型和所述碼塊ID得到的，所述2 n組碼流塊中的第i組碼流塊包括的資料塊是基於所述類型和所述碼塊ID確定的解碼方式對所述碼塊內容進行所述第一解碼得到的，所述i為大於等於1且小於等於2 n的整數或者所述i為大於等於0且小於等於2 n-1的整數。
  48. 如請求項47所述的裝置，其中，所述碼塊ID包括第一ID和第二ID，所述第一ID用於指示所述各組碼流塊的資料塊的類型，所述第二ID用於指示所述各組碼流塊經所述第一編碼後的內容在所述碼塊內容的位置；所述第i組碼流塊包括的控制塊是基於所述類型、所述第一ID中與所述第i組碼流塊對應的比特和所述第二ID中與所述第i組碼流塊對應的比特得到的，所述第i組碼流塊包括的資料塊是基於所述類型、所述第一ID中與所述第i組碼流塊對應的比特和所述第二ID中與所述第i組碼流塊對應的比特確定的解碼方式對所述碼塊內容進行所述第一解碼得到的。
  49. 如請求項47或48所述的裝置，其中，所述第i組碼流塊包括的資料塊的類型是基於所述第i組碼流塊包括的控制塊的內容和所述第i組碼流塊包括的資料塊的內容確定的。
  50. 如請求項47-49任一所述的裝置，其中，所述碼塊ID包括m比特，所述m為大於等於4的整數。
  51. 如請求項47-50任一所述的裝置，其中，所述碼塊ID具備漢明距離保護。
  52. 如請求項45所述的裝置，其中，所述資料單元包括碼塊標識ID，所述類型和所述碼塊ID用於指示所述目標碼塊為錯誤碼塊；所述2 n組碼流塊中每組碼流塊包括的控制塊為第一值，所述2 n組碼流塊中每組碼流塊包括的資料塊為第二值，所述第一值和所述第二值用於指示所述碼流塊為錯誤碼流塊。
  53. 如請求項45-52任一所述的裝置，其中，所述獲取模組，用於接收第二資料，所述第二資料是基於採用前向糾錯FEC碼型編碼的第一資料獲得的；對所述第二資料進行第二解碼獲取所述目標碼塊，所述第二解碼為糾錯處理。
  54. 如請求項53所述的裝置，其中，所述目標碼塊是對所述第二資料進行糾錯但未成功糾錯所獲得的錯誤碼塊。
  55. 如請求項45-52任一所述的裝置，其中，所述獲取模組，用於接收第二資料，所述第二資料是基於採用前向糾錯FEC碼型編碼的第一資料獲得的；對所述第二資料進行第二解碼獲取所述目標碼塊，所述第二解碼為檢錯但不糾錯處理。
  56. 如請求項55所述的裝置，其中，所述目標碼塊是從所述第二資料檢出錯誤但不糾錯所獲得的錯誤碼塊。
  57. 如請求項45-52任一所述的裝置，其中，所述2 n組碼流塊是根據錯誤檢測結果以及所述目標碼塊的類型和資料單元對所述目標碼塊進行所述第一解碼得到，所述錯誤檢測結果是基於所述目標碼塊的類型和資料單元得到的。
  58. 如請求項57所述的裝置，其中，所述錯誤檢測結果包括所述目標碼塊的內容順序錯誤或內容錯誤，所述2n組碼流塊是根據第二碼塊的類型和資料單元對所述第二碼塊進行所述第一解碼得到的，所述第二碼塊是對所述目標碼塊進行轉換得到的且與所述目標碼塊比特數相同的碼塊。
  59. 如請求項57所述的裝置，其中，所述錯誤檢測結果包括所述目標碼塊的內容順序錯誤或內容錯誤，所述2 n組碼流塊是對2 n組第一碼流塊進行轉換得到的，所述2 n組第一碼流塊是根據所述目標碼塊的類型和資料單元對所述目標碼塊進行所述第一解碼得到的。
  60. 如請求項45-59任一所述的裝置，其中，所述控制塊包括t比特，所述資料塊包括8t比特，所述t為正整數。
  61. 如請求項60所述的裝置，其中，所述n的取值為2，所述t的取值為8，所述目標碼塊為257比特。
  62. 如請求項45-61任一所述的裝置，其中，所述2 n組碼流塊均為介質無關介面MII格式。
  63. 一種網路設備，其中，所述網路設備包括：處理器，所述處理器與記憶體耦合，所述記憶體中儲存有至少一條程式指令或代碼，所述至少一條程式指令或代碼由所述處理器載入並執行，以使所述網路設備實現如請求項1-31中任一所述的方法。
  64. 一種通信系統，其中，所述系統包括第一網路設備和第二網路設備，所述第一網路設備用於執行如請求項1-13中任一所述的方法，所述第二網路設備用於執行如請求項14-31中任一所述的方法。
  65. 一種電腦可讀儲存介質，其中，所述電腦可讀儲存介質中儲存有至少一條程式指令或代碼，所述程式指令或代碼由處理器載入並執行時以使電腦實現如請求項1-31中任一所述的方法。
  66. 一種電腦程式產品，其中，所述電腦程式產品包括電腦程式代碼，當所述電腦程式代碼被電腦運行時，使得所述電腦實現如請求項1-31中任一所述的方法。
  67. 一種晶片，其中，所述晶片包括處理器，所述處理器用於從記憶體中調用並運行所述記憶體中儲存的指令，使得安裝有所述晶片的通信設備執行如請求項1-31中任一所述的方法。
  68. 一種晶片，其中，所述晶片包括：輸入介面、輸出介面、處理器和記憶體，所述輸入介面、所述輸出介面、所述處理器以及所述記憶體之間通過內部連接通路相連，所述處理器用於執行所述記憶體中的代碼，當所述代碼被執行時，所述處理器用於執行如請求項1-31中任一所述的方法。
TW111145793A 2022-01-05 2022-11-30 編碼方法、解碼方法、裝置、設備、系統及可讀儲存介質 TW202333460A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN202210007010.2 2022-01-05
CN202210007010 2022-01-05
CN202210114845.8 2022-01-30
CN202210114845.8A CN116455517A (zh) 2022-01-05 2022-01-30 编码方法、解码方法、装置、设备、系统及可读存储介质

Publications (1)

Publication Number Publication Date
TW202333460A true TW202333460A (zh) 2023-08-16

Family

ID=87073130

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111145793A TW202333460A (zh) 2022-01-05 2022-11-30 編碼方法、解碼方法、裝置、設備、系統及可讀儲存介質

Country Status (2)

Country Link
TW (1) TW202333460A (zh)
WO (1) WO2023131003A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101610134B (zh) * 2009-07-10 2013-06-05 中兴通讯股份有限公司 64b/66b编解码装置及实现64b/66b编解码的方法
CN104426629B (zh) * 2013-08-30 2017-08-04 华为技术有限公司 一种物理层编解码方法及其装置
US9465689B2 (en) * 2014-11-20 2016-10-11 Globalfoundries Inc. Forward error correction synchronization
CN108551384A (zh) * 2018-03-26 2018-09-18 西南电子技术研究所（中国电子科技集团公司第十研究所） 吉比特率量级并行编码与调制的无线数据传输方法
CN112468259B (zh) * 2019-09-09 2023-12-15 华为技术有限公司 一种通信方法、设备及存储介质
CN113645524A (zh) * 2020-04-27 2021-11-12 华为技术有限公司 一种业务处理的方法、装置及设备

Also Published As

Publication number Publication date
WO2023131003A1 (zh) 2023-07-13

Similar Documents

Publication Publication Date Title
US11296807B2 (en) Techniques to operate a time division multiplexing(TDM) media access control (MAC)
US8370704B2 (en) Cable interconnection techniques
US20070133397A1 (en) Smart mechanism for multi-client bidirectional optical channel protection scheme
KR20190002699A (ko) 데이터 전송 방법, 장치 및 시스템
WO2022052609A1 (zh) 时延补偿方法、装置、设备及计算机可读存储介质
CN109428690B (zh) 以太网络的连线方法及以太网络装置
US20230370193A1 (en) Data transmission method, apparatus, device, and system, and computer-readable storage medium
WO2023116229A1 (zh) 生成、处理以太帧的方法、装置、设备、系统及存储介质
CN116455516A (zh) 编码方法、解码方法、装置、设备、系统及可读存储介质
US20230261795A1 (en) Method for Retransmitting Data and Apparatus
WO2023131003A1 (zh) 编码方法、解码方法、装置、设备、系统及可读存储介质
US11868209B2 (en) Method and system for sequencing data checks in a packet
US20220149988A1 (en) Method for Adjusting Transmission Rate, Processor, Network Device, and Network System
WO2023131004A1 (zh) 编码方法、解码方法、装置、设备、系统及可读存储介质
CN116455517A (zh) 编码方法、解码方法、装置、设备、系统及可读存储介质
WO2024001874A1 (zh) 模式协商方法、装置、设备、系统及计算机可读存储介质
WO2022001166A1 (zh) 接口、电子设备和通信系统
EP4376334A1 (en) Data transmission method and apparatus, and device, system and readable storage medium
US20240187130A1 (en) Data transmission method, apparatus, device, system, and readable storage medium
WO2023165412A1 (zh) 数据处理方法、装置、设备、系统及计算机可读存储介质
WO2024113830A1 (zh) 数据传输方法、装置、设备、系统及存储介质
CN117675101A (zh) 数据传输方法、装置、系统及计算机可读存储介质
WO2020029893A1 (zh) 接收码块流的方法、发送码块流的方法和通信装置
WO2022027661A1 (zh) 通信方法、装置及系统
TW202337183A (zh) 資料傳輸的方法、裝置、設備、系統及可讀存儲介質