TW202333458A - 積分三角類比至數位轉換器以及用來消除積分三角類比至數位轉換器的閒置音調的方法 - Google Patents

積分三角類比至數位轉換器以及用來消除積分三角類比至數位轉換器的閒置音調的方法 Download PDF

Info

Publication number
TW202333458A
TW202333458A TW111105082A TW111105082A TW202333458A TW 202333458 A TW202333458 A TW 202333458A TW 111105082 A TW111105082 A TW 111105082A TW 111105082 A TW111105082 A TW 111105082A TW 202333458 A TW202333458 A TW 202333458A
Authority
TW
Taiwan
Prior art keywords
digital
signal
analog
digital converter
jitter
Prior art date
Application number
TW111105082A
Other languages
English (en)
Other versions
TWI799133B (zh
Inventor
郭駿逸
陳文澤
吳宜璋
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW111105082A priority Critical patent/TWI799133B/zh
Priority to US18/095,512 priority patent/US20230261662A1/en
Application granted granted Critical
Publication of TWI799133B publication Critical patent/TWI799133B/zh
Publication of TW202333458A publication Critical patent/TW202333458A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本發明提供一種積分三角類比至數位轉換器以及用來消除該積分三角類比至數位轉換器的閒置音調的方法。該積分三角類比至數位轉換器包含一迴路濾波器、一量化器、一加法器以及一數位至類比轉換器。該迴路濾波器對一類比輸入訊號與一類比回授訊號之間的一差值進行濾波以產生一濾波後訊號。該量化器耦接至該迴路濾波器，並且依據該濾波後訊號產生一數位輸出訊號。該加法器耦接至該量化器，並且將該數位輸出訊號加上一數位抖動訊號以產生一數位回授訊號。該數位至類比轉換器耦接至該迴路濾波器，並且依據該數位回授訊號產生該類比回授訊號。

Description

積分三角類比至數位轉換器以及用來消除積分三角類比至數位轉換器的閒置音調的方法
本發明是關於積分三角（Sigma Delta）類比至數位轉換器，尤指一種積分三角類比至數位轉換器以及用來消除積分三角類比至數位轉換器的閒置音調（idle tone）的方法。
積分三角（Sigma Delta）類比至數位轉換器典型地是以超取樣的方式運作，其中當輸入訊號極小或等於零時（例如輸入訊號的電壓位準維持在一固定值的狀況下），積分三角類比至數位轉換器的輸出訊號會呈現週期性而具有類似時脈訊號的行為，但在超取樣的運作下，頻帶外的訊號典型地會被濾除。因此，在大部分的情況下，上述輸出訊號的週期性而衍生的單音訊號並不會嚴重地影響最終的輸出結果。
然而，當輸入訊號位在某個直流位準的區間時，上述單音訊號則會落入訊號頻帶內，使得積分三角類比至數位轉換器無法或難以輸出正確的訊號，其中因為上述情況而出現在訊號頻帶內的單音訊號可被稱為「閒置音調（idle tone）」。由於電路以及輸入環境均會提供雜訊，因此在實作上閒置音調出現的機會並不多。但近期由於藍牙耳機市場的普及以及主動降噪需求的增加，在類比至數位轉換器的規格諸如訊號雜訊比（Signal-to-noise ratio, SNR）要求越來越高的情況下，閒置音調出現的機會也越來越大。
相關技術雖然已提出了某些解決閒置音調的方案，但這些方案典型地需要透過大量的量測結果去決定所需的設定，而且在晶片製造過程中的參數偏移也讓相關技術的做法面臨困難。因此，需要一種新穎的方法，以在沒有副作用或較不會帶來副作用的情況下解決相關技術的問題。
本發明的一目的在於提供一種積分三角（Sigma-delta）類比至數位轉換器以及用來消除積分三角類比至數位轉換器的閒置音調（idle tone）的方法，以確保製造出的晶片在各種狀況下都能妥善地避免閒置音調的出現。
本發明至少一實施例提供一種積分三角類比至數位轉換器，其中該積分三角類比至數位轉換器可包含一迴路濾波器、一量化器、一加法器、以及一數位至類比轉換器。該迴路濾波器可用來對一類比輸入訊號與一類比回授訊號之間的差值進行濾波以產生一濾波後訊號。該量化器是耦接至該迴路濾波器，並且可用來依據該濾波後訊號產生一數位輸出訊號。該加法器是耦接至該量化器，並且可用來將該數位輸出訊號加上一數位抖動（dithering）訊號以產生一數位回授訊號。該數位至類比轉換器是耦接至該迴路濾波器，並且可用來依據該數位回授訊號產生該類比回授訊號。
本發明至少一實施例提供一種用來消除積分三角類比至數位轉換器的閒置音調的方法。該方法可包含：利用該積分三角類比至數位轉換器的一迴路濾波器對一類比輸入訊號與一類比回授訊號之間的差值進行濾波以產生一濾波後訊號；利用該積分三角類比至數位轉換器的一量化器依據該濾波後訊號產生一數位輸出訊號；利用該積分三角類比至數位轉換器的一加法器將該數位輸出訊號加上一數位抖動（dithering）訊號以產生一數位回授訊號；以及利用該積分三角類比至數位轉換器的一數位至類比轉換器依據該數位回授訊號產生該類比回授訊號。
本發明的實施例所提供的架構以及方法透過在數位域（digital domain）將抖動訊號加入訊號迴路中，從而避免閒置音調的出現。尤其，在數位域進行訊號處裡能精確地控制抖動訊號的能量大小以及頻譜行為，因此能避免整體系統因為加入額外的訊號所導致的問題（例如迴路飽和、訊號動態範圍的縮小）。另外，本發明的實施例不會大幅地增加額外成本，因此本發明能在沒有副作用或較不會帶來副作用的情況下避免閒置音調的出現。
第1圖為依據本發明一實施例之一積分三角（Sigma-delta）類比至數位轉換器（或稱「和差類比至數位轉換器」）10的示意圖。如第1圖所示，積分三角類比至數位轉換器10可包含一迴路濾波器110、一量化器諸如N位元量化器120、一加法器諸如N位元加法器130、以及一數位至類比轉換器140，其中N為正整數。在本實施例中，N可為大於一的正整數，而積分三角類比至數位轉換器10可另包含一解碼器150以及一資料加權平均（data weighted averaging）邏輯電路160。在某些實施例中，N可等於一（例如使用單位元量化器的架構），而解碼器150以及資料加權平均邏輯電路160可予以省略。然而，閒置音調典型地較容易發生在高規格（低雜訊）的架構，其中這樣的架構典型地會採用多位元量化器而不會採用單位元量化器來實施。另外，相較於使用多位元量化器，使用單位元量化器所產生的量化雜訊較大，因此也較不容易導致閒置音調的出現。由於本發明旨在針對具有閒置音調出現的風險的架構進行改良，因此本發明的實施例是以使用多位元量化器的架構來做說明，但本發明不限於此。
在本實施例中，迴路濾波器110可利用其第一輸入端（在第1圖中標示「+」以求簡明）接收一類比輸入訊號Ain，並且利用其第二輸入端（在第1圖中標示「-」以求簡明）自數位至類比轉換器140接收一類比回授（feedback）訊號Afb，其中迴路濾波器110可用來對類比輸入訊號Ain與類比回授訊號Afb之間的差值進行濾波以產生一濾波後訊號Aft。N位元量化器120是耦接至迴路濾波器110以接收濾波後訊號Aft，並且可用來依據濾波後訊號Aft產生一數位輸出訊號Dout（例如依據濾波後訊號Aft的電壓位準輸出對應的數位碼）。N位元加法器130是耦接至N位元量化器120以接收數位輸出訊號Dout，並且可自數位訊號處理電路170接收一數位抖動（dithering）訊號Dn以將數位輸出訊號Dout加上數位抖動訊號Dn以產生一數位回授訊號D1（例如D1 = Dout + Dn）。數位至類比轉換器140是耦接至迴路濾波器110，並且可用來依據數位回授訊號D1產生類比回授訊號Afb（例如不同的數位碼可分別對應於不同的回授電荷／電流／電壓，而數位至類比轉換器140可依據數位回授訊號D1的數位碼輸出對應的回授電荷／電流／電壓）。
數位至類比轉換器140可包含複數個數位類比轉換單元（例如2 N個數位類比轉換單元）。在本實施例中，解碼器150可對數位回授訊號D1進行二進制碼至溫度計碼（binary-to-thermometer）轉換，以將用二進制碼表示的數位回授訊號D1轉換為用溫度計碼表示的數位回授訊號D2。詳細來說，用溫度計碼表示的數位回授訊號D2可包含2 N個位元，而該2 N個位元分別對應於該2 N個數位類比轉換單元，例如數位至類比轉換器140可依據該2 N個位元的每一者的邏輯值來控制對應的數位類比轉換單元。實作上，該複數個數位類比轉換單元提供的回授訊號量並非完全一致。為了避免上述數位類比轉換單元的不匹配的現象導致在一訊號頻帶內出現諧波音調（harmonic tone），資料加權平均邏輯電路160可對數位回授訊號D2進行邏輯運算以產生數位回授訊號D2’，以使得因為元件不匹配而產生的諧波音調的功率被平均地打散至多個頻率（例如透過使得各個數位類比轉換單元具有大致相同的被使用頻率）。本領域中具通常知識者可依據上述說明理解第1圖所示之解碼器150與資料加權平均邏輯電路160的實施細節，為簡明起見在此不贅述。
在第1圖的實施例中，積分三角類比至數位轉換器10是以超取樣的方式運作，例如積分三角類比至數位轉換器10的操作頻率（對類比輸入訊號Ain進行取樣的取樣率）是該訊號頻帶的頻寬的兩倍以上。如第1圖所示，依序由迴路濾波器110、N位元量化器120、N位元加法器130、解碼器150、資料加權平均邏輯電路160以及數位至類比轉換器140所構成的訊號路徑形成了一負回授迴路。在上述超取樣及負回授的運作下，積分三角類比至數位轉換器10可透過反覆地修正類比回授訊號Afb與類比輸入訊號Ain之間的誤差，以將類比輸入訊號Ain轉換為數位輸出訊號Dout。當類比輸入訊號Ain極小或完全為零（例如類比輸入訊號Ain為一固定的直流電壓位準）時，若數位抖動訊號Dn為零（例如暫時關閉數位訊號處理電路170），數位輸出訊號Dout的數值可在不進行任何改變的情況下往後傳遞（即數位回授訊號D1等於數位輸出訊號Dout），而此時的數位輸出訊號Dout會呈現週期性。尤其，當類比輸入訊號Ain的該固定的直流電壓位準落在直流區間時，可能導致負回授的過程呈現較長循環的週期性，進而產生較低頻的音調（例如上述閒置音調）。
相較之下，當數位訊號處理電路170提供非零的數位抖動訊號Dn以打破負回授中的週期性時（或是將此週期性推至高頻諸如訊號頻帶外），即可避免閒置音調出現在訊號頻帶內。為了避免數位抖動訊號Dn嚴重地影響積分三角類比至數位轉換器10的訊號雜訊比（Signal-to-noise ratio, SNR），數位抖動訊號Dn在該訊號頻帶內的功率需被妥善地設計。在本實施例中，數位訊號處理電路170可依據抖動資料Dm產生數位抖動訊號Dn。例如，抖動資料Dm可為M位元抖動資料，以及數位訊號處理電路170可對該M位元抖動資料進行處理以產生N位元抖動資料以作為數位抖動訊號Dn，其中M為大於N的正整數。在某些實施例中，抖動資料Dm可透過一隨機數產生器來產生，而數位訊號處理電路170可對抖動資料Dm進行M位元至N位元的轉換，並且透過數位訊號處理（例如積分三角調變或高通濾波）使得數位抖動訊號Dn在該訊號頻帶內的功率（可視為積分三角類比至數位轉換器10的該訊號頻帶內的雜訊位準）低於該數位抖動訊號在該訊號頻帶外的功率（可視為積分三角類比至數位轉換器10的該訊號頻帶外的雜訊位準）。
在某些實施例中，數位抖動訊號Dn可包含在積分三角類比至數位轉換器10的該訊號頻帶以外的頻帶外（out-band）音調訊號。例如，抖動資料Dm可為一高解析度的單音調訊號，其中此單音調訊號的頻率是位於該訊號頻帶的外部。數位訊號處理電路170可透過其內部的數位訊號處裡（例如積分三角調變）以在進行M位元至N位元的轉換時盡可能地抑制該訊號頻帶內的功率，以確保該訊號頻帶內的雜訊位準不會因為數位抖動訊號Dn而大幅增加。
由於抖動資料Dm及數位抖動訊號Dn都是在數位域（digital domain）進行處理來得到，且抖動資料Dm可利用較高的位元數（例如M位元）來精確地控制其衍生的雜訊總功率，因此數位抖動訊號Dn在各頻帶內的功率（在積分三角類比至數位轉換器10的整體系統內的雜訊總功率）可被精確地控制，以確保積分三角類比至數位轉換器10的訊號雜訊比不會因為數位抖動訊號Dn而嚴重地衰退。
第2圖為依據本發明一實施例之一種用來消除一積分三角類比至數位轉換器（例如第1圖所示之積分三角類比至數位轉換器，故第2圖中所提及電路的耦接及訊號傳遞關係亦可參照第1圖的配置）的閒置音調的方法的工作流程。需注意的是，第2圖所示之工作流程只是為了說明之目的，並非對本發明的限制。若能得到相同的結果，一或多個步驟可在第2圖所示之工作流程中被新增、刪除或修改，且這些步驟並非必須完全依照第2圖所示之順序執行。
在步驟S210中，該積分三角類比至數位轉換器可利用其內的一迴路濾波器對一類比輸入訊號與一類比回授訊號之間的差值進行濾波以產生一濾波後訊號。
在步驟S220中，該積分三角類比至數位轉換器可利用其內的一量化器依據該濾波後訊號產生一數位輸出訊號。
在步驟S230中，該積分三角類比至數位轉換器可利用其內的一加法器將該數位輸出訊號加上一數位抖動訊號以產生一數位回授訊號。
在步驟S240中，該積分三角類比至數位轉換器可利用其內的一數位至類比轉換器依據該數位回授訊號產生該類比回授訊號。
總結來說，本發明的實施例透過在積分三角類比至數位轉換器10的數位域加入抖動訊號，以使得與該抖動訊號相關的控制都能以數位的方式來進行。相較於在整體系統的類比域（analog domain）諸如迴路濾波器110的輸入端或是N位元量化器120的輸入端加入抖動訊號，本發明的實施例不需額外地設計高規格的數位至類比轉換器以用來在類比域加入抖動訊號，本發明也較不容易因為額外加入了抖動訊號而犧牲整體系統的輸入動態範圍。此外，本發明的實施例在各種製程變異的狀況下都能妥善地發揮功效，因此不需因應製程變異進行額外的調整。因此，本發明能在沒有副作用或較不會帶來副作用的情況下避免閒置音調的出現，從而解決相關技術的問題。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10:積分三角類比至數位轉換器 110:迴路濾波器 120:N位元量化器 130:N位元加法器 140:數位至類比轉換器 150:解碼器 160:資料加權平均邏輯電路 170:數位訊號處理電路 Ain:類比輸入訊號 Aft:濾波後訊號 Afb:類比回授訊號 Dout:數位輸出訊號 D1, D2, D2’:數位回授訊號 Dn:數位抖動訊號 Dm:抖動資料 S210~S240:步驟
第1圖為依據本發明一實施例之一積分三角類比至數位轉換器10的示意圖。 第2圖為依據本發明一實施例之一種用來消除一積分三角類比至數位轉換器的閒置音調的方法的工作流程。
10:積分三角類比至數位轉換器
110:迴路濾波器
120:N位元量化器
130:N位元加法器
140:數位至類比轉換器
150:解碼器
160:資料加權平均邏輯電路
170:數位訊號處理電路
Ain:類比輸入訊號
Aft:濾波後訊號
Afb:類比回授訊號
Dout:數位輸出訊號
D1,D2,D2’:數位回授訊號
Dn:數位抖動訊號
Dm:抖動資料

Claims (10)

  1. 一種積分三角（Sigma-delta）類比至數位轉換器，包含： 一迴路濾波器，用來對一類比輸入訊號與一類比回授訊號之間的一差值進行濾波以產生一濾波後訊號； 一量化器，耦接至該迴路濾波器，用來依據該濾波後訊號產生一數位輸出訊號； 一加法器，耦接至該量化器，用來將該數位輸出訊號加上一數位抖動（dithering）訊號以產生一數位回授訊號；以及 一數位至類比轉換器，耦接至該迴路濾波器，用來依據該數位回授訊號產生該類比回授訊號。
  2. 如申請專利範圍第1項所述之積分三角類比至數位轉換器，其中該數位抖動訊號在一訊號頻帶內的功率低於該數位抖動訊號在該訊號頻帶外的功率。
  3. 如申請專利範圍第1項所述之積分三角類比至數位轉換器，其中該數位抖動訊號包含在該積分三角類比至數位轉換器的訊號頻帶以外的頻帶外（out-band）音調訊號。
  4. 如申請專利範圍第1項所述之積分三角類比至數位轉換器，其中該量化器為一個N位元量化器，該加法器為一個N位元加法器，以及N為一正整數。
  5. 如申請專利範圍第4項所述之積分三角類比至數位轉換器，另包含： 一數位訊號處理電路，耦接至該加法器，用來對M位元抖動資料進行處理以產生N位元抖動資料以作為該數位抖動訊號，其中M為大於N的一正整數。
  6. 一種用來消除一積分三角類比至數位轉換器的閒置音調（idle tone）的方法，包含： 利用該積分三角類比至數位轉換器的一迴路濾波器對一類比輸入訊號與一類比回授訊號之間的一差值進行濾波以產生一濾波後訊號； 利用該積分三角類比至數位轉換器的一量化器依據該濾波後訊號產生一數位輸出訊號； 利用該積分三角類比至數位轉換器的一加法器將該數位輸出訊號加上一數位抖動（dithering）訊號以產生一數位回授訊號；以及 利用該積分三角類比至數位轉換器的一數位至類比轉換器依據該數位回授訊號產生該類比回授訊號。
  7. 如申請專利範圍第6項所述之方法，其中該數位抖動訊號在一訊號頻帶內的功率低於該數位抖動訊號在該訊號頻帶外的功率。
  8. 如申請專利範圍第6項所述之方法，其中該數位抖動訊號包含在該積分三角類比至數位轉換器的訊號頻帶以外的頻帶外（out-band）音調訊號。
  9. 如申請專利範圍第6項所述之方法，其中該量化器為一個N位元量化器，該加法器為一個N位元加法器，以及N為一正整數。
  10. 如申請專利範圍第9項所述之方法，另包含： 利用一數位訊號處理電路對M位元抖動資料進行處理以產生N位元抖動資料以作為該數位抖動訊號，其中M為大於N的一正整數。
TW111105082A 2022-02-11 2022-02-11 積分三角類比至數位轉換器以及用來消除積分三角類比至數位轉換器的閒置音調的方法 TWI799133B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111105082A TWI799133B (zh) 2022-02-11 2022-02-11 積分三角類比至數位轉換器以及用來消除積分三角類比至數位轉換器的閒置音調的方法
US18/095,512 US20230261662A1 (en) 2022-02-11 2023-01-10 Sigma delta analog-to-digital converter and method for eliminating idle tones of sigma delta analog-to-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111105082A TWI799133B (zh) 2022-02-11 2022-02-11 積分三角類比至數位轉換器以及用來消除積分三角類比至數位轉換器的閒置音調的方法

Publications (2)

Publication Number Publication Date
TWI799133B TWI799133B (zh) 2023-04-11
TW202333458A true TW202333458A (zh) 2023-08-16

Family

ID=86948839

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111105082A TWI799133B (zh) 2022-02-11 2022-02-11 積分三角類比至數位轉換器以及用來消除積分三角類比至數位轉換器的閒置音調的方法

Country Status (2)

Country Link
US (1) US20230261662A1 (zh)
TW (1) TWI799133B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201041319A (en) * 2009-05-04 2010-11-16 Sunplus Mmedia Inc Digital/analog conversion system for dynamic element matching and sigma-delta modulator using the same
EP2381578A1 (en) * 2010-04-22 2011-10-26 Nxp B.V. A sigma delta converter
US8766836B2 (en) * 2012-02-10 2014-07-01 Analog Devices, Inc. Sigma delta modulator with dither
US9503120B1 (en) * 2016-02-29 2016-11-22 Analog Devices Global Signal dependent subtractive dithering

Also Published As

Publication number Publication date
US20230261662A1 (en) 2023-08-17
TWI799133B (zh) 2023-04-11

Similar Documents

Publication Publication Date Title
US7576671B2 (en) Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters
US6577257B2 (en) Methods and systems for digital dither
US7961126B2 (en) Method and apparatus for dithering in multi-bit sigma-delta analog-to-digital converters
US20020190884A1 (en) Method and apparatus for spectral shaping of non-linearity in data converters
US20070222656A1 (en) Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction
US6535155B2 (en) Method and apparatus for suppressing tones induced by cyclic dynamic element matching (DEM) algorithms
US9077358B2 (en) Successive approximation AD converter and noise generator
KR100716737B1 (ko) 양자화 레벨에 디더 노이즈를 적용한 델타-시그마 변환기및 이를 이용한 델타-시그마 변환 방법
US7982648B2 (en) Dynamic element matching digital/analog conversion system and sigma-delta modulator using the same
US8144043B2 (en) Shaping inter-symbol-interference in sigma delta converter
TWI634753B (zh) Δ-σ調製器及用於δ-σ調製器的方法
US20060087463A1 (en) Error feedback structure for delta-sigma modulators with improved stability
JPH09289451A (ja) 信号処理装置
Colodro et al. New continuous-time multibit sigma–delta modulators with low sensitivity to clock jitter
US6639530B2 (en) Modulation of an analog signal into a digital representation thereof
TWI636670B (zh) Δ-σ調製器
TWI799133B (zh) 積分三角類比至數位轉換器以及用來消除積分三角類比至數位轉換器的閒置音調的方法
US6331833B1 (en) Highly linear sigma-delta modulator having graceful degradation of signal-to-noise ratio in overload condition
CN116667854A (zh) 积分三角模拟数字转换器以及用来消除其闲置音调的方法
Torreño et al. A noise coupled ΣΔ architecture using a non uniform quantizer
Shamsi A new Mismatch cancelation for Quadrature Delta Sigma Modulator
Vera et al. DAC mismatch shaping in Discrete Time Sigma Delta ADCs with non uniform quantizer
Wei et al. Limit Cycle Suppression Technique Using Random Signal In Delta-Sigma DA Modulator
US20230344436A1 (en) Noise-Shaping of Additive Dither in Analog-to-Digital Converters
Zhang et al. Self-coupled MASH Delta-Sigma Modulator with Zero Optimization