TW202331759A - 電容器線 - Google Patents

電容器線 Download PDF

Info

Publication number
TW202331759A
TW202331759A TW111135401A TW111135401A TW202331759A TW 202331759 A TW202331759 A TW 202331759A TW 111135401 A TW111135401 A TW 111135401A TW 111135401 A TW111135401 A TW 111135401A TW 202331759 A TW202331759 A TW 202331759A
Authority
TW
Taiwan
Prior art keywords
line
end portion
electrode
dielectric
capacitor
Prior art date
Application number
TW111135401A
Other languages
English (en)
Inventor
朴壽財
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202331759A publication Critical patent/TW202331759A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/28—Tubular capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16195—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32195—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一種電容器線包括：核心電極線路，以線的形式提供；外電極線路，覆蓋核心電極線路的至少一部分；以及介電線路，夾置於核心電極線路與外電極線路之間。外電極線路包含熔點較核心電極線路的材料低的材料。

Description

電容器線和包括其的電子裝置
本揭露是有關於一種電容器線及包括其的電子裝置。 [相關申請案的交叉參考] 本申請案主張於2022年1月28日在韓國智慧財產局提出申請的韓國專利申請案第10-2022-0013022號的優先權，所述韓國專利申請案的全部內容特此併入本案供參考。
在各種電子裝置中用作電性部件的多層陶瓷電容器（multi-layer ceramic capacitor，MLCC）具有小的大小及大的容量且利用焊接方法安裝於基板上。作為實例，多層陶瓷電容器安裝於例如顯示裝置、電腦及智慧型電話等電子裝置的基板上，且作為晶片狀電容器（chip-shaped condenser）用於在電子裝置中進行充電或放電。隨著電子裝置的大小減小，需要減小多層陶瓷電容器的大小。然而，由於製作及安裝多層陶瓷電容器的製程中的各種困難，減小多層陶瓷電容器的大小亦存在困難。
本發明概念的實施例提供一種具有小的大小的電容器線及包括其的電子裝置。
本發明概念的實施例提供一種可輕易地安裝於基板上的電容器線以及包括其的電子裝置。
本發明概念的實施例提供一種高度積體化的電子裝置。
根據本發明概念的實施例，一種電容器線可包括：核心電極線路，具有線形狀；外電極線路，覆蓋核心電極線路的至少一部分；以及介電線路，夾置於核心電極線路與外電極線路之間。外電極線路可包含熔點較核心電極線路的材料的熔點低的材料。
根據本發明概念的實施例，一種電容器線可包括：核心電極線路，具有線形狀；外電極線路，覆蓋核心電極線路的至少一部分且在核心電極線路的長度方向上延伸；介電線路，夾置於核心電極線路與外電極線路之間以在核心電極線路的長度方向上延伸；以及鈍化線路，覆蓋外電極線路且在核心電極線路的長度方向上延伸。外電極線路可夾置於介電線路與鈍化線路之間。
根據本發明概念的實施例，一種電子裝置可包括：基板；接墊，位於基板上；以及電容器線，連接至接墊。電容器線可包括：核心電極線路，具有線形狀；外電極線路，覆蓋核心電極線路的至少一部分且在核心電極線路的長度方向上延伸；以及介電線路，夾置於核心電極線路與外電極線路之間且在核心電極線路的長度方向上延伸。電容器線可藉由打線接合方法連接至接墊中對應的接墊。
現在將參照附圖更全面地闡述本發明概念的實例性實施例，在附圖中示出實例性實施例。相同的編號始終指代相同的元件。除非上下文另有指明，否則本文中所使用的用語「接觸（contact）」是指直接接觸（即，觸碰（touching））。當提及定向、佈局、位置、形狀、大小、數目或其他度量時，本文中所使用的例如「相同的（same）」、「相等的（equal）」、「平坦的（planar）」或「共面的（coplanar）」等用語未必意味著完全等同的定向、佈局、位置、形狀、大小、數目或其他度量，而是旨在囊括在例如因製造製程而可能發生的可接受的變化範圍內近乎等同的定向、佈局、位置、形狀、大小、數目或其他度量。除非上下文或其他陳述另有指明，否則在本文中可使用用語「實質上（substantially）」來強調此種含義。舉例而言，被闡述為「實質上相同（substantially the same）」、「實質上相等（substantially equal）」或「實質上平坦（substantially planar）」的物項可為完全相同的、完全相等的或完全平坦的，或者可在例如因製造製程而可能發生的可接受的變化範圍內為相同的、相等的或平坦的。
圖1是示出根據本發明概念實例性實施例的電容器線的示意性透視圖。圖2A是沿圖1的線A-A'截取的剖視圖，且圖2B是沿圖1的線B-B'截取的剖視圖。圖2C是沿圖1的線B-B'截取的剖視圖，其示出圖1的電容器線的經修改的實例。
參照圖1及圖2A至圖2C，電容器線WCAP可包括核心電極線路10、覆蓋核心電極線路10的至少一部分的外電極線路30、夾置於核心電極線路10與外電極線路30之間的介電線路20以及覆蓋外電極線路30的至少一部分的鈍化線路40。在實例性實施例中，介電線路20的內表面可接觸核心電極線路10的外周表面10os，外電極線路30的內表面可接觸介電線路20的外周表面20os，且鈍化線路40的內表面可接觸外電極線路30的外周表面30os。
核心電極線路10可具有線形狀且可在特定方向上伸長。所述特定方向可被稱為核心電極線路10的長度方向LD，且垂直於長度方向LD的方向可被稱為寬度方向WD。在實施例中，如圖2B所示，當在沿寬度方向WD截取的截面中觀察時，核心電極線路10可具有被修圓的形狀或圓柱形（例如，圓形）形狀。在另一實施例中，如圖2C所示，當在沿寬度方向WD截取的截面中觀察時，核心電極線路10可具有多邊形（例如，矩形）形狀。核心電極線路10可包含第一金屬，且例如，第一金屬可包括Au、Ag、Pd、Cu或Al中的至少一者。
介電線路20可覆蓋核心電極線路10的至少一部分且可在長度方向LD上在核心電極線路10與外電極線路30之間延伸。介電線路20可包圍核心電極線路10的外周表面10os且可沿核心電極線路10的外周表面10os或者在長度方向LD上延伸。介電線路20可由陶瓷材料（例如，Al 2O 3）中的至少一者形成或者可包含陶瓷材料（例如，Al 2O 3）中的至少一者。
外電極線路30可覆蓋介電線路20的至少一部分且可在長度方向LD上在介電線路20與鈍化線路40之間延伸。外電極線路30可包圍介電線路20的外周表面20os且可沿介電線路20的外周表面20os或者在長度方向LD上延伸。外電極線路30可藉由介電線路20而與核心電極線路10電性斷開或隔離開。
外電極線路30可由熔點較核心電極線路10低的材料（例如，金屬合金）中的至少一者形成。另外，外電極線路30可由機械強度較核心電極線路10小的材料（例如，金屬合金）中的至少一者形成。作為實例，外電極線路30可包含不同於第一金屬的第二金屬或者第二金屬的合金。作為實例，外電極線路30可包含砷銅合金、鋁鈰合金、鋁鈧合金、銀鍺合金、銀鈀合金、鋁銦合金、菲爾德氏金屬（field's metal）、砷銻合金、鋁鎂合金、鎂鐠合金、砷錫合金、鋁矽合金、金鎂合金、鋁金合金、銀鋁合金、金鑭合金、鋁銅合金、銀鈣合金、鋁鈣合金、銀砷合金、銀鈰合金、金鈰合金、銀鑭合金、鎂鎳合金、金鎘合金、銀銻合金、銀鎂合金、銀鍶合金、巴氏合金（babbitt metal）、鋁鍺合金、鎂鍶合金、金碲合金、鋁鋅合金、金矽合金、金銻合金、金鍺合金、銀碲合金、鎂鋅合金或銀鉛合金中的至少一者。
鈍化線路40可覆蓋外電極線路30的至少一部分且可在長度方向LD上在外電極線路30上延伸。鈍化線路40可包圍外電極線路30的外周表面30os且可沿外電極線路30的外周表面30os且在長度方向LD上延伸。外電極線路30可夾置於介電線路20與鈍化線路40之間。鈍化線路40可由陶瓷材料（例如，Al 2O 3）或金屬材料（例如，Au、Ni及Pd）中的至少一者形成或者可包含陶瓷材料（例如，Al 2O 3）或金屬材料（例如，Au、Ni及Pd）中的至少一者。
核心電極線路10的端部部分10E可不被介電線路20、外電極線路30及鈍化線路40覆蓋且可暴露於外部。在實施例中，核心電極線路10的端部部分10E可以球的形式提供。介電線路20可包括端部部分20E，端部部分20E與核心電極線路10的端部部分10E相鄰，未被外電極線路30及鈍化線路40覆蓋且暴露於外部。在實例性實施例中，介電線路20的端部部分20E可與核心電極線路10的端部部分10E間隔開。外電極線路30的端部部分30E可設置於核心電極線路10的端部部分10E附近且與介電線路20的端部部分20E相鄰。外電極線路30的端部部分30E可不被鈍化線路40覆蓋且可暴露於外部。
外電極線路30可具有在寬度方向WD上自外電極線路30與介電線路20之間的介面（例如，介電線路20的外周表面20os）量測的厚度。在實施例中，外電極線路30的端部部分30E的厚度30ET可大於外電極線路30的厚度30T。舉例而言，外電極線路30的端部部分30E的厚度30ET可大於外電極線路30的其他部分的厚度30T。在此種情形中，外電極線路30的端部部分30E可具有包圍介電線路20的外周表面20os的環形狀。
可經由核心電極線路10的端部部分10E將第一電壓V1施加至核心電極線路10，且可將第二電壓V2施加至外電極線路30。第一電壓V1與第二電壓V2可彼此不同。作為實例，第一電壓V1及第二電壓V2中的一者可為電源電壓，且第一電壓V1及第二電壓V2中的另一者可為接地電壓。由於核心電極線路10與外電極線路30被施加不同的電壓，因此電荷可累積於介電線路20中。因此，可獲得具有線形狀且用作電容器的電容器線WCAP。
圖3A及圖3B是示出製作圖1的電容器線的方法且對應於圖1的線A-A'的剖視圖。為了簡潔起見，將省略與參照圖1、圖2A及圖2B所闡述的電容器線重疊的特徵的說明。
參照圖2B及圖3A，可提供具有線形狀的核心電極線路10。介電線路20可被形成為包圍核心電極線路10的外周表面10os且可藉由物理氣相沈積法、化學氣相沈積法或原子層沈積法形成。外電極線路30可被形成為包圍介電線路20的外周表面20os，且鈍化線路40可被形成為包圍外電極線路30的外周表面30os。外電極線路30及鈍化線路40中的每一者可藉由例如物理氣相沈積法、化學氣相沈積法或原子層沈積法形成。可對鈍化線路40的端部部分實行第一加熱製程H1。可使用例如雷射束或電火花（electric spark）來實行第一加熱製程H1。
參照圖2B及圖3B，作為第一加熱製程H1的結果，鈍化線路40的一部分可被移除且外電極線路30的一部分可被熔化。由於外電極線路30的所述一部分被熔化，因此外電極線路30可被形成為使得其端部部分30E在寬度方向WD上具有相對大的厚度30ET。外電極線路30的端部部分30E可具有包圍介電線路20的外周表面20os的環形狀且可暴露出介電線路20的端部部分20E。此後，可對介電線路20的被暴露出的端部部分20E實行第二加熱製程H2。可使用例如雷射束或電火花來實行第二加熱製程H2。
返回參照圖2A及圖2B，作為第二加熱製程H2的結果，介電線路20的被暴露出的端部部分20E的一部分可被移除且核心電極線路10的端部部分10E可被暴露出。作為第二加熱製程H2的結果，核心電極線路10的端部部分10E可被形成為具有球形狀。圖1的電容器線WCAP可藉由上述方法製作而成。
圖4A及圖4B是示出製作圖1的電容器線的實例性方法且對應於圖1的線A-A'的剖視圖。為了簡潔起見，下面將主要闡述與圖3A及圖3B的製作方法不同的特徵。
參照圖2B、圖4A及圖4B，可對鈍化線路40的中間部分實行實施例中的第一加熱製程H1。作為第一加熱製程H1的結果，鈍化線路40的一部分可被移除且外電極線路30的一部分可被熔化。由於外電極線路30的所述一部分被熔化，因此外電極線路30可被形成為使得其端部部分30E在寬度方向WD上具有相對大的厚度30ET。外電極線路30的端部部分30E可具有包圍介電線路20的外周表面20os的環形狀且可暴露出介電線路20的端部部分20E。
由於對鈍化線路40的中間部分實行第一加熱製程H1，因此鈍化線路40的剩餘部分40r及外電極線路30的剩餘部分30r可留於介電線路20的端部部分20E上。此後，可對介電線路20的端部部分20E實行第二加熱製程H2。
返回參照圖2A及圖2B，作為第二加熱製程H2的結果，鈍化線路40的剩餘部分40r可被移除，且外電極線路30的剩餘部分30r可被熔化。另外，作為第二加熱製程H2的結果，介電線路20的端部部分20E的一部分可被移除，且核心電極線路10的端部部分10E可被暴露出。外電極線路30的剩餘部分30r及核心電極線路10的端部部分10E可藉由第二加熱製程H2熔化及混合且可被形成為具有球形狀。在本實施例中，由於外電極線路30的剩餘部分30r及核心電極線路10的端部部分10E被熔化及混合，因此核心電極線路10的球形狀的端部部分10E可含有第一金屬及第二金屬二者。
圖5是示出對圖1的電容器線進行接合的實例性方法的概念圖。
參照圖1及圖5，電容器線WCAP可藉由打線接合方法（wire bonding method）連接至接墊PAD1及PAD2。接墊PAD1及PAD2可設置於基板的表面上且可由導電材料中的至少一者形成或者可包含導電材料中的至少一者。電容器線WCAP可具有在長度方向LD上彼此相對的第一端部部分E1與第二端部部分E2。電容器線WCAP的第一端部部分E1可包括核心電極線路10的端部部分10E，端部部分10E未被鈍化線路40、外電極線路30及介電線路20覆蓋且暴露於外部。核心電極線路10的端部部分10E可以球的形式提供。在電容器線WCAP的第一端部部分E1中，核心電極線路10的端部部分10E可藉由球接合方法（ball bonding method）連接至第一接墊PAD1，第一接墊PAD1是接墊PAD1及PAD2中的一者。舉例而言，核心電極線路10的端部部分10E可直接接觸第一接墊PAD1。
電容器線WCAP的第一端部部分E1可更包括外電極線路30的在寬度方向WD上具有相對大的厚度30ET的端部部分30E。外電極線路30的端部部分30E可具有環形狀。電容器線WCAP的第二端部部分E2可包括外電極線路30的相對的端部部分。在電容器線WCAP的第二端部部分E2中，外電極線路30的相對的端部部分可藉由楔接合方法（wedge bonding method）連接至第二接墊PAD2，第二接墊PAD2是接墊PAD1及PAD2中的另一者。舉例而言，外電極線路30的相對的端部部分的一部分可不被鈍化線路40覆蓋，且可直接接觸第二接墊PAD2。在實施例中，鈍化線路40可由絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者形成或者可包含絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者，且在此種情形中，可在外電極線路30的相對的端部部分與第二接墊PAD2之間的接合介面中留下鈍化微粒40P。
圖6是示意性地示出根據本發明概念實例性實施例的電容器線的透視圖。圖7A是沿圖6的線A-A'截取的剖視圖，且圖7B是沿圖6的線B-B'截取的剖視圖。為了簡潔起見，下面將主要闡述與圖1及圖2A至圖2C的電容器線不同的特徵。
參照圖6、圖7A及圖7B，電容器線WCAP可包括核心電極線路10、覆蓋核心電極線路10的至少一部分的外電極線路30、夾置於核心電極線路10與外電極線路30之間的介電線路20以及覆蓋外電極線路30的至少一部分的鈍化線路40。
核心電極線路10可以線的形式提供，且當在沿寬度方向WD截取的截面中觀察時，核心電極線路10可具有被修圓的形狀（例如，圓形形狀）。作為另一實例，如參照圖2C所述，當在沿寬度方向WD截取的截面中觀察時，核心電極線路10可具有多邊形（例如，矩形）形狀。介電線路20可包圍核心電極線路10的外周表面10os且可沿核心電極線路10的外周表面10os或者在長度方向LD上延伸。外電極線路30可包圍介電線路20的外周表面20os且可沿介電線路20的外周表面20os或者在長度方向LD上延伸。鈍化線路40可包圍外電極線路30的外周表面30os且可沿外電極線路30的外周表面30os且在長度方向LD上延伸。
核心電極線路10的端部部分10E可不被介電線路20、外電極線路30及鈍化線路40覆蓋且可暴露於外部。在實施例中，核心電極線路10的端部部分10E可以球的形式提供。介電線路20可包括端部部分20E，端部部分20E與核心電極線路10的端部部分10E相鄰，未被外電極線路30及鈍化線路40覆蓋且暴露於外部。外電極線路30的端部部分30E可設置於核心電極線路10的端部部分10E附近且與介電線路20的端部部分20E相鄰。在實施例中，外電極線路30的端部部分30E可被鈍化線路40覆蓋。在實例性實施例中，外電極線路30的端部表面與鈍化線路40的端部表面可彼此共面。外電極線路30的端部部分30E可具有與外電極線路30實質上相同的厚度（即，30T）。除了上述差異之外，根據本實施例的電容器線WCAP可與參照圖1、圖2A及圖2B所闡述的電容器線WCAP實質上相同。
圖8A及圖8B是示出製作圖6的電容器線的方法且對應於圖6的線A-A'的剖視圖。為了簡潔起見，下面將主要闡述與圖3A及圖3B的製作方法不同的特徵。
參照圖7B及圖8A，可提供具有線形狀的核心電極線路10。介電線路20可被形成為包圍核心電極線路10的外周表面10os，且外電極線路30可被形成為包圍介電線路20的外周表面20os。鈍化線路40可被形成為包圍外電極線路30的外周表面30os。
參照圖7B及圖8B，鈍化線路40的一部分及外電極線路30的一部分可被移除，且因此介電線路20的端部部分20E可被暴露出。可利用例如乾法蝕刻製程或濕法蝕刻製程來移除鈍化線路40的所述一部分及外電極線路30的所述一部分。在此種情形中，外電極線路30的端部部分30E可被鈍化線路40覆蓋且可具有與外電極線路30實質上相同的厚度30T。此後，可對介電線路20的被暴露出的端部部分20E實行加熱製程H2。加熱製程H2可使用例如雷射束或電火花來實行。
返回參照圖7A及圖7B，作為加熱製程H2的結果，介電線路20的被暴露出的端部部分20E的一部分可被移除且核心電極線路10的端部部分10E可被暴露出。作為第二加熱製程H2的結果，核心電極線路10的端部部分10E可被形成為具有球形狀。圖6的電容器線WCAP可藉由上述方法製作而成。
圖9是示出對圖6的電容器線進行接合的實例性方法的概念圖。
參照圖6及圖9，電容器線WCAP可藉由打線接合方法連接至接墊PAD1及PAD2。電容器線WCAP可具有在長度方向LD上彼此相對的第一端部部分E1與第二端部部分E2。電容器線WCAP的第一端部部分E1可包括核心電極線路10的端部部分10E，端部部分10E未被鈍化線路40、外電極線路30及介電線路20覆蓋且暴露於外部。核心電極線路10的端部部分10E可以球的形式提供。在電容器線WCAP的第一端部部分E1中，核心電極線路10的端部部分10E可藉由球接合方法連接至第一接墊PAD1，第一接墊PAD1是接墊PAD1及PAD2中的一者。
電容器線WCAP的第一端部部分E1可包括外電極線路30的端部部分30E，且電容器線WCAP的第二端部部分E2可包括外電極線路30的相對的端部部分。在電容器線WCAP的第二端部部分E2中，外電極線路30的相對的端部部分可藉由楔接合方法連接至第二接墊PAD2，第二接墊PAD2是接墊PAD1及PAD2中的另一者。在實施例中，鈍化線路40可由絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者形成或者可包含絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者，且在此種情形中，可在外電極線路30的相對的端部部分與第二接墊PAD2之間的接合介面中留下鈍化微粒40P。
圖10是示意性地示出根據本發明概念實例性實施例的電容器線的透視圖。圖11A是沿圖10的線A-A'截取的剖視圖，且圖11B是沿圖10的線B-B'截取的剖視圖。為了簡潔起見，下面將主要闡述與圖1及圖2A至圖2C的電容器線不同的特徵。
參照圖10、圖11A及圖11B，電容器線WCAP可包括核心電極線路10、覆蓋核心電極線路10的至少一部分的外電極線路30、夾置於核心電極線路10與外電極線路30之間的介電線路20以及覆蓋外電極線路30的至少一部分的鈍化線路40。
核心電極線路10可以線的形式提供，並且當在沿寬度方向WD截取的截面中觀察時，核心電極線路10可具有被修圓的形狀（例如，圓形形狀）。作為另一實例，如參照圖2C所述，當在沿寬度方向WD截取的截面中觀察時，核心電極線路10可具有多邊形（例如，矩形）形狀。介電線路20可包圍核心電極線路10的外周表面10os且可沿核心電極線路10的外周表面10os或者在長度方向LD上延伸。在實例性實施例中，核心電極線路10的端部表面與介電線路20的端部表面可彼此共面。外電極線路30可包圍介電線路20的外周表面20os且可沿介電線路20的外周表面20os或者在長度方向LD上延伸。鈍化線路40可包圍外電極線路30的外周表面30os且可沿外電極線路30的外周表面30os且在長度方向LD上延伸。
核心電極線路10的端部部分10E可被介電線路20的端部部分20E包圍。介電線路20的端部部分20E可不被外電極線路30及鈍化線路40覆蓋且可暴露於外部。外電極線路30的端部部分30E可與介電線路20的端部部分20E相鄰，可不被鈍化線路40覆蓋且可暴露於外部。在實施例中，外電極線路30的端部部分30E的厚度30ET可大於外電極線路30的厚度30T。舉例而言，外電極線路30的端部部分30E的厚度30ET可大於外電極線路30的其他部分的厚度30T。在此種情形中，外電極線路30的端部部分30E可具有包圍介電線路20的外周表面20os的環形狀。除了上述差異之外，根據本實施例的電容器線WCAP可被配置成具有與參照圖1及圖2A至圖2C所闡述的電容器線WCAP實質上相同的特徵。
在本實施例中，未對介電線路20的被暴露出的端部部分20E實行參照圖3B所闡述的第二加熱製程H2，且除了此差異之外，電容器線WCAP可藉由與用於圖3A及圖3B的電容器線的方法實質上相同的方法形成。
圖12是示出對圖10的電容器線進行接合的方法的概念圖。
參照圖10及圖12，電容器線WCAP可藉由打線接合方法連接至接墊PAD1及PAD2。電容器線WCAP可具有在長度方向LD上彼此相對的第一端部部分E1與第二端部部分E2。電容器線WCAP的第一端部部分E1可包括介電線路20的端部部分20E及核心電極線路10的端部部分10E，端部部分20E未被鈍化線路40及外電極線路30覆蓋且暴露於外部，端部部分10E被介電線路20的端部部分20E包圍。在電容器線WCAP的第一端部部分E1中，核心電極線路10的端部部分10E可以楔接合方法連接至第一接墊PAD1，第一接墊PAD1是接墊PAD1及PAD2中的一者。介電線路20可由絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者形成或者可包含絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者，且在此種情形中，可在核心電極線路10的端部部分10E與第一接墊PAD1之間的接合介面中留下絕緣微粒20P。
電容器線WCAP的第一端部部分E1可更包括外電極線路30的具有相對大的厚度30ET的端部部分30E。外電極線路30的端部部分30E可具有環形狀。電容器線WCAP的第二端部部分E2可包括外電極線路30的相對的端部部分。在電容器線WCAP的第二端部部分E2中，外電極線路30的相對的端部部分可藉由楔接合方法連接至第二接墊PAD2，第二接墊PAD2是接墊PAD1及PAD2中的另一者。在實施例中，鈍化線路40可由絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者形成或者可包含絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者，且在此種情形中，可在外電極線路30的相對的端部部分與第二接墊PAD2之間的接合介面中留下鈍化微粒40P。
圖13是示意性地示出根據本發明概念實例性實施例的電容器線的透視圖。圖14A是沿圖13的線A-A'截取的剖視圖，且圖14B是沿圖13的線B-B'截取的剖視圖。為了簡潔起見，下面將主要闡述與圖1及圖2A至圖2C的電容器線不同的特徵。
參照圖13、圖14A及圖14B，電容器線WCAP可包括核心電極線路10、覆蓋核心電極線路10的至少一部分的外電極線路30、夾置於核心電極線路10與外電極線路30之間的介電線路20以及覆蓋外電極線路30的至少一部分的鈍化線路40。
核心電極線路10可以線的形式提供，並且當在沿寬度方向WD截取的截面中觀察時，核心電極線路10可具有被修圓的形狀（例如，圓形形狀）。作為另一實例，如參照圖2C所述，當在沿寬度方向WD截取的截面中觀察時，核心電極線路10可具有多邊形（例如，矩形）形狀。介電線路20可包圍核心電極線路10的外周表面10os且可沿核心電極線路10的外周表面10os或者在長度方向LD上延伸。外電極線路30可包圍介電線路20的外周表面20os且可沿介電線路20的外周表面20os或者在長度方向LD上延伸。鈍化線路40可包圍外電極線路30的外周表面30os，且可沿外電極線路30的外周表面30os或者在長度方向LD上延伸。
核心電極線路10的端部部分10E可被介電線路20的端部部分20E包圍。介電線路20的端部部分20E可不被外電極線路30及鈍化線路40覆蓋且可暴露於外部。外電極線路30的端部部分30E可與介電線路20的端部部分20E相鄰且可被鈍化線路40覆蓋。在實例性實施例中，外電極線路30的端部表面與鈍化線路40的端部表面可彼此共面。外電極線路30的端部部分30E可具有與外電極線路30實質上相同的厚度30T。除了上述差異之外，根據本實施例的電容器線WCAP可被配置成具有與參照圖1及圖2A至圖2C所闡述的電容器線WCAP實質上相同的特徵。
在本實施例中，未對介電線路20的被暴露出的端部部分20E實行參照圖8B所闡述的加熱製程H2，並且除了此差異之外，電容器線WCAP可藉由與用於圖8A及圖8B的電容器線的方法實質上相同的方法形成。
圖15是示出對圖13的電容器線進行接合的實例性方法的概念圖。
參照圖13及圖15，電容器線WCAP可藉由打線接合方法連接至接墊PAD1及PAD2。電容器線WCAP可具有在長度方向LD上彼此相對的第一端部部分E1與第二端部部分E2。電容器線WCAP的第一端部部分E1可包括介電線路20的端部部分20E及核心電極線路10的端部部分10E，端部部分20E未被鈍化線路40及外電極線路30覆蓋且暴露於外部，端部部分10E被介電線路20的端部部分20E包圍。在電容器線WCAP的第一端部部分E1中，核心電極線路10的端部部分10E可以楔接合方法連接至第一接墊PAD1，第一接墊PAD1是接墊PAD1及PAD2中的一者。介電線路20可由絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者形成或者可包含絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者，並且在此種情形中，可在核心電極線路10的端部部分10E與第一接墊PAD1之間的接合介面中留下絕緣微粒20P。
電容器線WCAP的第一端部部分E1可包括外電極線路30的端部部分30E，且電容器線WCAP的第二端部部分E2可包括外電極線路30的相對的端部部分。在電容器線WCAP的第二端部部分E2中，外電極線路30的相對的端部部分可以楔接合方法連接至第二接墊PAD2，第二接墊PAD2是接墊PAD1及PAD2中的另一者。在實施例中，鈍化線路40可由絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者形成或者可包含絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者，並且在此種情形中，可在外電極線路30的相對的端部部分與第二接墊PAD2之間的接合介面中留下鈍化微粒40P。
圖16是示意性地示出根據本發明概念實例性實施例的電容器線的透視圖。圖17是沿圖16的線A-A'截取的剖視圖，且圖18是示出對圖17的電容器線進行接合的實例性方法的概念圖。為了簡潔起見，下面將主要闡述與圖1及圖2A至圖2C的電容器線不同的特徵。
參照圖16及圖17，電容器線WCAP可包括核心電極線路10、在核心電極線路10上被設置成在水平方向上彼此間隔開的外電極段30S、夾置於核心電極線路10與外電極段30S之間的介電線路20以及分別覆蓋外電極段30S的鈍化段40S。
核心電極線路10可以線的形式提供，並且當在沿寬度方向WD截取的截面中觀察時，核心電極線路10可具有被修圓的形狀（例如，圓形形狀）。作為另一實例，如參照圖2C所述，當在沿寬度方向WD截取的截面中觀察時，核心電極線路10可具有多邊形（例如，矩形）形狀。
介電線路20可覆蓋核心電極線路10的至少一部分且可在長度方向LD上在核心電極線路10與外電極段30S之間延伸。如圖2B及圖2C所示，介電線路20可包圍核心電極線路10的外周表面10os且可沿核心電極線路10的外周表面10os或者在長度方向LD上延伸。
外電極段30S中的每一者可覆蓋介電線路20的至少一部分且可在長度方向LD上在鈍化段40S中的每一者與介電線路20之間延伸。如圖2B及圖2C所示，外電極段30S中的每一者可包圍介電線路20的外周表面20os且可沿介電線路20的外周表面20os或者在長度方向LD上延伸。外電極段30S中的每一者可藉由介電線路20而與核心電極線路10電性斷開或隔離開。外電極段30S可由與參照圖1及圖2A至圖2C所闡述的外電極線路30實質上相同的材料形成或者可包含與參照圖1及圖2A至圖2C所闡述的外電極線路30實質上相同的材料。外電極段30S可在長度方向LD上彼此間隔開。
鈍化段40S可分別設置於外電極段30S上。鈍化段40S中的每一者可覆蓋外電極段30S中的每一者的至少一部分且可在長度方向LD上在外電極段30S中的每一者上延伸。如圖2B及圖2C所示，鈍化段40S中的每一者可包圍外電極段30S中的每一者的外周表面30os且可沿外電極段30S中的每一者的外周表面30os或者在長度方向LD上延伸。在實例性實施例中，外電極段30S的端部表面與鈍化段40S的端部表面可彼此共面。舉例而言，彼此接觸的外電極段30S與鈍化段40S的長度可在長度方向LD上具有相同的長度。鈍化段40S可由與參照圖1及圖2A至圖2C所闡述的鈍化線路40實質上相同的材料形成或者可包含與參照圖1及圖2A至圖2C所闡述的鈍化線路40實質上相同的材料。鈍化段40S可在長度方向LD上彼此間隔開。
在實例性實施例中，儘管未示出，然而核心電極線路10可具有球狀端部部分10E，如參照圖1、圖2A、圖2B、圖6、圖7A及圖7B所述。在另一實例性實施例中，核心電極線路10可具有端部部分10E，端部部分10E被介電線路20的端部部分20E包圍，如參照圖10、圖11A、圖11B、圖13、圖14A及圖14B所述。
可經由核心電極線路10的端部部分10E將第一電壓V1施加至核心電極線路10，且可將第二電壓V2施加至外電極段30S中的每一者。第一電壓V1與第二電壓V2可彼此不同。作為實例，第一電壓V1及第二電壓V2中的一者可為電源電壓，而第一電壓V1及第二電壓V2中的另一者可為接地電壓。由於核心電極線路10與外電極段30S被施加不同的電壓，因此電荷可累積於介電線路20中。因此，外電極段30S中的每一者以及介電線路20的部分及與介電線路20相鄰的核心電極線路10的部分可用作電容器。
參照圖18，電容器線WCAP可藉由打線接合方法連接至多個接墊PAD。外電極段30S可藉由訂合式接合方法（stitch bonding method）分別連接至接墊PAD中對應的接墊PAD。在實施例中，鈍化段40S可由絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者形成或者可包含絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者，並且在此種情形中，可在外電極段30S中的每一者與對應的接墊PAD之間的接合介面中留下鈍化微粒40P。如參照圖12及圖15所述，核心電極線路10可藉由楔接合方法連接至接墊PAD中對應的一個接墊PAD。另外，如參照圖5及圖9所述，核心電極線路10可藉由球接合方法連接至接墊PAD中對應的一個接墊PAD。
圖19是示出圖16的電容器線的經修改的實例且對應於圖16的線A-A'的剖視圖。圖20是示出對圖19的電容器線進行接合的方法的概念圖。
參照圖19，外電極段30S中的每一者的端部部分30E可不被鈍化段40S覆蓋且可暴露於外部。舉例而言，在長度方向LD上，外電極段30S的長度可大於相鄰的鈍化段40S的長度。外電極段30S中的每一者的端部部分30E的厚度30ET可大於外電極段30S中的每一者的厚度30T。舉例而言，外電極段30S中的每一者的端部部分30E的厚度30ET可大於外電極段30S中的每一者的其他部分的厚度30T。在此種情形中，外電極段30S中的每一者的端部部分30E可具有包圍介電線路20的外周表面20os的環形狀。除了上述差異之外，根據本實施例的電容器線可被配置成具有與參照圖16及圖17所闡述的電容器線WCAP實質上相同的特徵。
參照圖20，外電極段30S可包括具有相對大的厚度的端部部分30E。如參照圖18所述，外電極段30S可藉由訂合式接合方法分別連接至接墊PAD中對應的接墊PAD。核心電極線路10可藉由楔接合方法或球接合方法連接至接墊PAD中對應的一個接墊PAD。
圖21是示意性地示出根據本發明概念實例性實施例的電容器線的透視圖。圖22A是沿圖21的線A-A'截取的剖視圖，且圖22B是沿圖21的線B-B'截取的剖視圖。為了簡潔起見，下面將主要闡述與圖1及圖2A至圖2C的電容器線不同的特徵。
參照圖21、圖22A及圖22B，電容器線WCAP可包括核心電極線路10、覆蓋核心電極線路10的至少一部分的外電極線路30、夾置於核心電極線路10與外電極線路30之間的內電極線路22、夾置於核心電極線路10與內電極線路22之間及內電極線路22與外電極線路30之間的介電線路20及24以及覆蓋外電極線路30的至少一部分的鈍化線路40。
核心電極線路10可以線的形式提供，並且當在沿寬度方向WD截取的截面中觀察時，核心電極線路10可具有被修圓的形狀（例如，圓形形狀）。作為另一實例，如參照圖2C所述，當在沿寬度方向WD截取的截面中觀察時，核心電極線路10可具有多邊形（例如，矩形）形狀。
介電線路20及24可包括夾置於核心電極線路10與內電極線路22之間的第一介電線路20以及夾置於內電極線路22與外電極線路30之間的第二介電線路24。第一介電線路20可覆蓋核心電極線路10的至少一部分且可在長度方向LD上在核心電極線路10與內電極線路22之間延伸。第一介電線路20可包圍核心電極線路10的外周表面10os且可沿核心電極線路10的外周表面10os或者在長度方向LD上延伸。
內電極線路22可覆蓋第一介電線路20的至少一部分且可在長度方向LD上在第一介電線路20與第二介電線路24之間延伸。內電極線路22可包圍第一介電線路20的外周表面20os且可沿第一介電線路20的外周表面20os或者在長度方向LD上延伸。內電極線路22可藉由第一介電線路20而與核心電極線路10電性斷開或隔離開。
內電極線路22可由熔點低於核心電極線路10的熔點且高於外電極線路30的熔點的材料（例如，金屬合金）中的至少一者形成或者可包含此種材料（例如，金屬合金）中的至少一者。另外，內電極線路22可由機械強度低於核心電極線路10的機械強度的材料（例如，金屬合金）中的至少一者形成或者可包含此種材料（例如，金屬合金）中的至少一者。作為實例，核心電極線路10可由第一金屬形成或者可包含第一金屬，且內電極線路22可由不同於第一金屬的第三金屬形成或者可包含第三金屬。內電極線路22可由第三金屬的合金中的至少一者形成或者可包含第三金屬的合金中的至少一者。舉例而言，內電極線路22可由砷銅合金、鋁鈰合金、鋁鈧合金、銀鍺合金、銀鈀合金、鋁銦合金、菲爾德氏金屬、砷銻合金、鋁鎂合金、鎂鐠合金、砷錫合金、鋁矽合金、金鎂合金、鋁金合金、銀鋁合金、金鑭合金、鋁銅合金、銀鈣合金、鋁鈣合金、銀砷合金、銀鈰合金、金鈰合金、銀鑭合金、鎂鎳合金、金鎘合金、銀銻合金、銀鎂合金、銀鍶合金、巴氏合金、鋁鍺合金、鎂鍶合金、金碲合金、鋁鋅合金、金矽合金、金銻合金、金鍺合金、銀碲合金、鎂鋅合金或銀鉛合金中的至少一者形成或者可包含此種材料中的至少一者。
第二介電線路24可覆蓋內電極線路22的至少一部分且可在長度方向LD上在內電極線路22與外電極線路30之間延伸。第二介電線路24可包圍內電極線路22的外周表面22os且可沿內電極線路22的外周表面22os或者在長度方向LD上延伸。第二介電線路24可覆蓋內電極線路22的端部部分且可接觸第一介電線路20。第一介電線路20與第二介電線路24可彼此連接以形成單個對象。第一介電線路20及第二介電線路24中的每一者可由陶瓷材料（例如，Al 2O 3）中的至少一者形成或者可包含陶瓷材料（例如，Al 2O 3）中的至少一者。
外電極線路30可覆蓋第二介電線路24的至少一部分且可在長度方向LD上在第二介電線路24與鈍化線路40之間延伸。外電極線路30可包圍第二介電線路24的外周表面24os且可沿第二介電線路24的外周表面24os或者在長度方向LD上延伸。外電極線路30可藉由第二介電線路24而與內電極線路22電性斷開或隔離開。
外電極線路30可由熔點較核心電極線路10及內電極線路22的熔點低的材料（例如，金屬合金）中的至少一者形成或者可包含此種材料中的至少一者。另外，外電極線路30可由機械強度較核心電極線路10小的材料（例如，金屬合金）中的至少一者形成。作為實例，外電極線路30可包含不同於第一金屬的第二金屬或者第二金屬的合金。外電極線路30可由與參照圖1及圖2A至圖2C所闡述的外電極線路30相同的材料形成或者可包含與參照圖1及圖2A至圖2C所闡述的外電極線路30相同的材料。
鈍化線路40可覆蓋外電極線路30的至少一部分且可在長度方向LD上在外電極線路30上延伸。鈍化線路40可包圍外電極線路30的外周表面30os且可在長度方向LD上沿外電極線路30的外周表面30os延伸。外電極線路30可夾置於第二介電線路24與鈍化線路40之間。
核心電極線路10的端部部分10E可不被第一介電線路20及第二介電線路24、內電極線路22、外電極線路30以及鈍化線路40覆蓋且可暴露於外部。在實施例中，核心電極線路10的端部部分10E可以球的形式提供。
外電極線路30可具有端部部分30E，端部部分30E在長度方向LD上彼此相對，未被鈍化線路40覆蓋且暴露於外部。外電極線路30的端部部分30E中的一者可相鄰於核心電極線路10的端部部分10E。外電極線路30的端部部分30E可覆蓋第一介電線路20的端部部分及第二介電線路24的端部部分且可延伸成接觸核心電極線路10的一部分。可提供外電極線路30的端部部分30E中相對的一個端部部分30E以暴露出第二介電線路24的端部部分。
外電極線路30可具有在寬度方向WD上自外電極線路30與第二介電線路24之間的介面（例如，第二介電線路24的外周表面24os）量測的厚度。在實施例中，外電極線路30的端部部分30E中的每一者的厚度30ET可大於外電極線路30的厚度30T。舉例而言，外電極線路30的端部部分30E中的每一者的厚度30ET可大於外電極線路30的其他部分的厚度30T。外電極線路30的端部部分30E可被設置成包圍第二介電線路24的外周表面24os，覆蓋第一介電線路20的端部部分及第二介電線路24的端部部分，包圍核心電極線路10的外周表面10os且具有環形狀。外電極線路30的相對的端部部分30E可具有包圍第二介電線路24的外周表面24os的環形狀。
可經由核心電極線路10的端部部分10E將第一電壓V1施加至核心電極線路10。由於外電極線路30的端部部分30E接觸核心電極線路10的一部分，因此可將第一電壓施加至外電極線路30。換言之，核心電極線路10與外電極線路30可被施加相同的電壓。第二電壓V2可被施加至內電極線路22，並且第一電壓V1與第二電壓V2可彼此不同。作為實例，第一電壓V1及第二電壓V2中的一者可為電源電壓，而第一電壓V1及第二電壓V2中的另一者可為接地電壓。由於核心電極線路10與內電極線路22被施加不同的電壓，因此電荷可累積於第一介電線路20中，並且由於內電極線路22與外電極線路30被施加不同的電壓，因此電荷可累積於第二介電線路24中。因此，可獲得具有線形狀且用作電容器的電容器線WCAP。
在實施例中，電容器線WCAP可更包括夾置於內電極線路22與外電極線路30之間的附加內電極線路及附加介電線路。在此種情形中，外電極線路30可藉由附加介電線路而與附加內電極線路電性斷開或隔離開。
圖23A至圖23E是示出製作圖21的電容器線的實例性方法且對應於圖21的線A-A'的剖視圖。為了簡潔起見，將省略與參照圖21、圖22A及圖22B所闡述的電容器線重疊的特徵的說明。
參照圖23A，可提供具有線形狀的核心電極線路10。可提供遮罩圖案M以包圍核心電極線路10的端部部分10E。
參照圖22B及圖23B，第一介電線路20可被形成為包圍核心電極線路10的外周表面10os，並且可藉由例如物理氣相沈積法、化學氣相沈積法或原子層沈積法形成。內電極線路22可被形成為包圍第一介電線路20的外周表面20os，且第二介電線路24可被形成為包圍內電極線路22的外周表面22os。第二介電線路24可覆蓋內電極線路22的端部部分且可接觸第一介電線路20。第一介電線路20與第二介電線路24可彼此連接以形成單個結構。內電極線路22及第二介電線路24中的每一者可藉由例如物理氣相沈積法、化學氣相沈積法或原子層沈積法形成。
參照圖23C，在形成第二介電線路24之後，可移除遮罩圖案M。因此，核心電極線路10的端部部分10E可被暴露出。
參照圖22B及圖23D，外電極線路30可被形成為包圍第二介電線路24的外周表面24os且包圍核心電極線路10的端部部分10E。鈍化線路40可被形成為包圍外電極線路30的外周表面30os。外電極線路30及鈍化線路40中的每一者可藉由例如物理氣相沈積法、化學氣相沈積法或原子層沈積法形成。
鈍化線路40可具有在長度方向LD上彼此相對的端部部分，並且可對鈍化線路40的端部部分實行第一加熱製程H1。第一加熱製程H1可使用例如雷射束或電火花來實行。
參照圖22B及圖23E，作為第一加熱製程H1的結果，鈍化線路40的端部部分可被移除且外電極線路30的一些部分可被熔化。由於外電極線路30的所述一些部分被熔化，因此外電極線路30的端部部分30E可被形成為具有相對大的厚度30ET。外電極線路30的端部部分30E可在長度方向LD上彼此相對。外電極線路30的端部部分30E可被設置成包圍第二介電線路24的外周表面24os，覆蓋第一介電線路20的端部部分及第二介電線路24的端部部分，包圍核心電極線路10的外周表面10os且具有環形狀。外電極線路30的端部部分30E可被設置成暴露出核心電極線路10的端部部分10E。外電極線路30的相對的端部部分30E可被設置成包圍第二介電線路24的外周表面24os，具有環形狀且暴露出第二介電線路24的端部部分。此後，可對介電線路20的被暴露出的端部部分20E實行第二加熱製程H2。第二加熱製程H2可使用例如雷射束或電火花來實行。
返回參照圖22A及圖22B，作為第二加熱製程H2的結果，核心電極線路10的被暴露出的端部部分10E可被形成為具有球形狀。圖21的電容器線WCAP可藉由上述方法製作而成。
圖24是示出對圖21的電容器線進行接合的實例性方法的概念圖。
參照圖21及圖24，電容器線WCAP可藉由打線接合方法連接至接墊PAD1及PAD2。電容器線WCAP可具有在長度方向LD上彼此相對的第一端部部分E1與第二端部部分E2。電容器線WCAP的第一端部部分E1可包括核心電極線路10的端部部分10E，端部部分10E未被鈍化線路40、外電極線路30、第一介電線路20及第二介電線路24以及內電極線路22覆蓋且暴露於外部。核心電極線路10的端部部分10E可以球的形式提供。在電容器線WCAP的第一端部部分E1中，核心電極線路10的端部部分10E可藉由球接合方法連接至第一接墊PAD1，第一接墊PAD1是接墊PAD1及PAD2中的一者。
電容器線WCAP的第一端部部分E1可更包括外電極線路30的具有相對大的厚度30ET的端部部分30E。外電極線路30的端部部分30E可具有環形狀且可暴露出核心電極線路10的端部部分10E。電容器線WCAP的第二端部部分E2可包括外電極線路30的具有相對大的厚度30ET的相對的端部部分30E。外電極線路30的相對的端部部分30E可具有環形狀且可暴露出第二介電線路24的端部部分。在電容器線WCAP的第二端部部分E2中，內電極線路22的端部部分可藉由楔接合方法連接至第二接墊PAD2，第二接墊PAD2是接墊PAD1及PAD2中的另一者。第二介電線路24可由絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者形成或者可包含絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者，並且在此種情形中，可在內電極線路22的端部部分與第二接墊PAD2之間的接合介面中留下絕緣微粒24P。
圖25是示出根據經修改的實施例的對圖21的電容器線進行接合的實例性方法的概念圖。
參照圖25，在實施例中，電容器線WCAP的第一端部部分E1可包括核心電極線路10的端部部分10E，端部部分10E未被鈍化線路40、外電極線路30、第一介電線路20及第二介電線路24以及內電極線路22覆蓋且暴露於外部，並且核心電極線路10的端部部分10E可不具有球形狀。在此種情形中，在電容器線WCAP的第一端部部分E1中，核心電極線路10的端部部分10E可以楔接合方法連接至第一接墊PAD1，第一接墊PAD1是接墊PAD1及PAD2中的一者。除了上述差異之外，根據本實施例的電容器線WCAP可被配置成具有與參照圖21、圖22A及圖22B所闡述的電容器線WCAP實質上相同的特徵，並且可藉由與參照圖24所述者實質上相同的接合方法連接至接墊PAD1及PAD2。
圖26是示出根據本發明概念實例性實施例的電容器線且對應於圖1的線B-B'的剖視圖。
參照圖1及圖26，電容器線WCAP可更包括障壁線路50。障壁線路50可夾置於核心電極線路10與介電線路20之間或者介電線路20與外電極線路30之間。在實施例中，電容器線WCAP可更包括多條障壁線路50，所述多條障壁線路50分別夾置於核心電極線路10與介電線路20之間以及介電線路20與外電極線路30之間。障壁線路50可由例如TiN、TaN、WN、NiSi、WSi、Ag、Ni、鋼、Al 2O 3、TiO 2或BaO中的至少一者形成或者可包含例如TiN、TaN、WN、NiSi、WSi、Ag、Ni、鋼、Al 2O 3、TiO 2或BaO中的至少一者。障壁線路50可用於改良核心電極線路10與介電線路20之間及/或介電線路20與外電極線路30之間的黏合性質，或者用於防止核心電極線路10與介電線路20之間及/或介電線路20與外電極線路30之間的相互擴散現象（inter-diffusion）。
圖27是示出根據本發明概念實例性實施例的電容器線且對應於圖21的線B-B'的剖視圖。
參照圖21及圖27，在實施例中，電容器線WCAP可更包括障壁線路50。障壁線路50可夾置於核心電極線路10與第一介電線路20之間、第一介電線路20與內電極線路22之間、內電極線路22與第二介電線路24之間或者第二介電線路24與外電極線路30之間。在實施例中，電容器線WCAP可更包括多條障壁線路50，且障壁線路50可分別夾置於核心電極線路10與第一介電線路20之間、第一介電線路20與內電極線路22之間、內電極線路22與第二介電線路24之間以及第二介電線路24與外電極線路30之間。障壁線路50可由與參照圖26所闡述的障壁線路50實質上相同的材料形成或者可包含與參照圖26所闡述的障壁線路50實質上相同的材料。障壁線路50可用於改良核心電極線路10與第一介電線路20之間、第一介電線路20與內電極線路22之間、內電極線路22與第二介電線路24之間及/或第二介電線路24與外電極線路30之間的黏合性質，或者用於防止核心電極線路10與第一介電線路20之間、第一介電線路20與內電極線路22之間、內電極線路22與第二介電線路24之間及/或第二介電線路24與外電極線路30之間的相互擴散現象。
圖28是示意性地示出根據本發明概念實例性實施例的電容器線的透視圖，且圖29是沿圖28的線A-A'截取的剖視圖。圖30是示出對圖28的電容器線進行接合的實例性方法的概念圖。為了簡潔起見，下面將主要闡述與圖1及圖2A至圖2C的電容器線不同的特徵。
參照圖28及圖29，電容器線WCAP可包括核心電極線路10、覆蓋核心電極線路10的至少一部分的外電極線路30、夾置於核心電極線路10與外電極線路30之間的介電線路20以及覆蓋外電極線路30的至少一部分的鈍化線路40。
核心電極線路10可具有線形狀且可在特定方向上伸長。所述特定方向可被稱為核心電極線路10的長度方向LD，且垂直於長度方向LD的方向可被稱為寬度方向WD。當在沿寬度方向WD截取的截面中觀察時，核心電極線路10可具有多邊形（例如，矩形）形狀。核心電極線路10可具有在寬度方向WD上彼此相對並且彼此平行的第一表面10a與第二表面10b。
介電線路20、外電極線路30及鈍化線路40可依序堆疊於核心電極線路10的第一表面10a上。介電線路20可在長度方向LD上在核心電極線路10的第一表面10a與外電極線路30之間延伸，且外電極線路30可在長度方向LD上在介電線路20與鈍化線路40之間延伸。鈍化線路40可在長度方向LD上在外電極線路30上延伸。外電極線路30可藉由介電線路20而與核心電極線路10電性斷開或隔離開。
介電線路20的端部部分20E可不被外電極線路30及鈍化線路40覆蓋且可暴露於外部。介電線路20的端部部分20E可相鄰於核心電極線路10的端部部分10E且可覆蓋核心電極線路10的端部部分10E。外電極線路30的端部部分30E可設置於核心電極線路10的端部部分10E附近且相鄰於介電線路20的端部部分20E。外電極線路30的端部部分30E可不被鈍化線路40覆蓋且可暴露於外部。
外電極線路30可具有在寬度方向WD上自外電極線路30與介電線路20之間的介面量測的厚度。在實施例中，外電極線路30的端部部分30E的厚度30ET可大於外電極線路30的厚度30T。舉例而言，外電極線路30的端部部分30E的厚度30ET可大於外電極線路30的其他部分的厚度30T。
可經由核心電極線路10的端部部分10E將第一電壓V1施加至核心電極線路10，且可將第二電壓V2施加至外電極線路30。第一電壓V1與第二電壓V2可彼此不同。作為實例，第一電壓V1及第二電壓V2中的一者可為電源電壓，而第一電壓V1及第二電壓V2中的另一者可為接地電壓。由於核心電極線路10與外電極線路30被施加不同的電壓，因此電荷可累積於介電線路20中。因此，可獲得具有線形狀且用作電容器的電容器線WCAP。
參照圖30，電容器線WCAP可藉由打線接合方法連接至接墊PAD1及PAD2。電容器線WCAP可具有在長度方向LD上彼此相對的第一端部部分E1與第二端部部分E2。電容器線WCAP的第一端部部分E1可包括介電線路20的端部部分20E及核心電極線路10的端部部分10E，端部部分20E及端部部分10E未被鈍化線路40及外電極線路30覆蓋且暴露於外部。在電容器線WCAP的第一端部部分E1中，核心電極線路10的端部部分10E可以楔接合方法連接至第一接墊PAD1，第一接墊PAD1是接墊PAD1及PAD2中的一者。介電線路20可由絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者形成或者可包含絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者，並且在此種情形中，可在核心電極線路10的端部部分10E與第一接墊PAD1之間的接合介面中留下絕緣微粒20P。
電容器線WCAP的第一端部部分E1可更包括外電極線路30的在寬度方向WD上具有相對大的厚度30ET的端部部分30E。電容器線WCAP的第二端部部分E2可包括外電極線路30的相對的端部部分。在電容器線WCAP的第二端部部分E2中，外電極線路30的相對的端部部分可藉由楔接合方法連接至第二接墊PAD2，第二接墊PAD2是接墊PAD1及PAD2中的另一者。在實施例中，鈍化線路40可由絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者形成或者可包含絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者，並且在此種情形中，可在外電極線路30的相對的端部部分與第二接墊PAD2之間的接合介面中留下鈍化微粒40P。
圖31是示意性地示出根據本發明概念實例性實施例的電容器線的透視圖，且圖32是沿圖31的線A-A'截取的剖視圖。圖33是示出對圖31的電容器線進行接合的實例性方法的概念圖。為了簡潔起見，下面將主要闡述與圖28至圖30的電容器線不同的特徵。
參照圖31及圖32，外電極線路30的端部部分30E可設置於核心電極線路10的端部部分10E附近且相鄰於介電線路20的端部部分20E。外電極線路30的端部部分30E可被鈍化線路40覆蓋。在實施例中，外電極線路30的端部部分30E可具有與外電極線路30實質上相同的厚度（例如，30T）。除了上述差異之外，根據本實施例的電容器線WCAP可被配置成具有與參照圖28至圖30所闡述的電容器線WCAP實質上相同的特徵。
參照圖33，電容器線WCAP可具有在長度方向LD上彼此相對的第一端部部分E1與第二端部部分E2。電容器線WCAP的第一端部部分E1可更包括外電極線路30的端部部分30E，端部部分30E具有與外電極線路30實質上相同的厚度（即，30T）。電容器線WCAP的第二端部部分E2可包括外電極線路30的相對的端部部分。如參照圖30所述，在電容器線WCAP的第一端部部分E1中，核心電極線路10的端部部分10E可以楔接合方法連接至第一接墊PAD1，第一接墊PAD1是接墊PAD1及PAD2中的一者。在電容器線WCAP的第二端部部分E2中，外電極線路30的相對的端部部分可藉由楔接合方法連接至第二接墊PAD2，第二接墊PAD2是接墊PAD1及PAD2中的另一者。
圖34是示意性地示出根據本發明概念實例性實施例的電容器線的透視圖。圖35是沿圖34的線A-A'截取的剖視圖，且圖36是示出對圖35的電容器線進行接合的實例性方法的概念圖。為了簡潔起見，下面將主要闡述與圖28至圖30的電容器線不同的特徵。
參照圖34及圖35，電容器線WCAP可包括核心電極線路10、在核心電極線路10上被設置成在水平方向上彼此間隔開的外電極段30S、夾置於核心電極線路10與外電極段30S之間的介電線路20以及分別覆蓋外電極段30S的鈍化段40S。
介電線路20可在長度方向LD上在核心電極線路10的第一表面10a與外電極段30S之間延伸。外電極段30S可在長度方向LD上在核心電極線路10的第一表面10a上及介電線路20上彼此間隔開。鈍化段40S可分別設置於核心電極線路10的第一表面10a上及外電極段30S上。
儘管未示出，然而核心電極線路10的端部部分10E及介電線路20的端部部分20E可不被外電極段30S及鈍化段40S覆蓋且可暴露於外部，如參照圖28至圖30所述。
可經由核心電極線路10的端部部分10E將第一電壓V1施加至核心電極線路10，且可將第二電壓V2施加至外電極段30S中的每一者。第一電壓V1與第二電壓V2可彼此不同。作為實例，第一電壓V1及第二電壓V2中的一者可為電源電壓，而第一電壓V1及第二電壓V2中的另一者可為接地電壓。由於核心電極線路10與外電極段30S被施加不同的電壓，因此電荷可累積於介電線路20中。因此，外電極段30S中的每一者以及介電線路20的部分及與介電線路20相鄰的核心電極線路10的部分可用作電容器。
參照圖36，電容器線WCAP可藉由打線接合方法連接至多個接墊PAD。外電極段30S可藉由訂合式接合方法分別連接至接墊PAD中對應的接墊PAD。在實施例中，鈍化段40S可由絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者形成或者可包含絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者，並且在此種情形中，可在外電極段30S中的每一者與對應的接墊PAD之間的接合介面中留下鈍化微粒40P。核心電極線路10可藉由楔接合方法連接至接墊PAD中對應的一個接墊PAD。介電線路20可由絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者形成或者可包含絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者，並且在此種情形中，可在核心電極線路10與對應的接墊PAD之間的接合介面中留下絕緣微粒20P。
圖37是示出圖34的電容器線的經修改的實例且對應於圖34的線A-A'的剖視圖。圖38是示出對圖37的電容器線進行接合的實例性方法的概念圖。
參照圖37，外電極段30S的端部部分30E可不被鈍化段40S覆蓋且可暴露於外部。外電極段30S中的每一者的端部部分30E的厚度30ET可大於外電極段30S中的每一者的厚度30T。舉例而言，外電極段30S中的每一者的端部部分30E的厚度30ET可大於外電極段30S中的每一者的其他部分的厚度30T。除了上述差異之外，根據本實施例的電容器線可被配置成具有與參照圖34及圖35所闡述的電容器線WCAP實質上相同的特徵。
參照圖38，外電極段30S可包括在寬度方向WD上具有相對大的厚度的端部部分30E。如參照圖36所述，外電極段30S可藉由訂合式接合方法分別連接至接墊PAD中對應的接墊PAD。核心電極線路10可藉由楔接合方法連接至接墊PAD中對應的一個接墊PAD。
圖39是示意性地示出根據本發明概念實例性實施例的電容器線的透視圖。圖40是沿圖39的線A-A'截取的剖視圖，且圖41是示出對圖39的電容器線進行接合的實例性方法的概念圖。為了簡潔起見，下面將主要闡述與圖28至圖30的電容器線不同的特徵。
參照圖39及圖40，電容器線WCAP可包括核心電極線路10、第一外電極線路30a及第二外電極線路30b、下介電線路20a及上介電線路20b以及第一鈍化線路40a及第二鈍化線路40b，第一外電極線路30a與第二外電極線路30b彼此間隔開且其間夾置有核心電極線路10，下介電線路20a及上介電線路20b分別夾置於核心電極線路10與第一外電極線路30a之間以及核心電極線路10與第二外電極線路30b之間，第一鈍化線路40a及第二鈍化線路40b分別設置於第一外電極線路30a及第二外電極線路30b上。
當在沿寬度方向WD截取的截面中觀察時，核心電極線路10可以線的形式提供且可具有多邊形（例如，矩形）形狀。核心電極線路10可具有在寬度方向WD上彼此相對並且彼此平行的第一表面10a與第二表面10b。
下介電線路20a、第一外電極線路30a及第一鈍化線路40a可依序堆疊於核心電極線路10的第一表面10a上，且上介電線路20b、第二外電極線路30b及第二鈍化線路40b可依序堆疊於核心電極線路10的第二表面10b上。
下介電線路20a可在長度方向LD上在核心電極線路10的第一表面10a與第一外電極線路30a之間延伸，且第一外電極線路30a可在長度方向LD上在下介電線路20a與第一鈍化線路40a之間延伸。第一鈍化線路40a可在長度方向LD上在第一外電極線路30a上延伸。第一外電極線路30a可藉由下介電線路20a而與核心電極線路10電性斷開或隔離開。上介電線路20b可在長度方向LD上在核心電極線路10的第二表面10b與第二外電極線路30b之間延伸，且第二外電極線路30b可在長度方向LD上在上介電線路20b與第二鈍化線路40b之間延伸。第二鈍化線路40b可在長度方向LD上在第二外電極線路30b上延伸。第二外電極線路30b可藉由上介電線路20b而與核心電極線路10電性斷開或隔離開。
下介電線路20a的端部部分20aE可不被第一外電極線路30a及第一鈍化線路40a覆蓋且可暴露於外部。上介電線路20b的端部部分20bE可不被第二外電極線路30b及第二鈍化線路40b覆蓋且可暴露於外部。下介電線路20a的端部部分20aE及上介電線路20b的端部部分20bE可相鄰於核心電極線路10的端部部分10E且可覆蓋核心電極線路10的端部部分10E。
第一外電極線路30a的端部部分30aE可設置於核心電極線路10的端部部分10E附近且相鄰於下介電線路20a的端部部分20aE。第一外電極線路30a的端部部分30aE可不被第一鈍化線路40a覆蓋且可暴露於外部。在實施例中，第一外電極線路30a的端部部分30aE的厚度30aET可大於第一外電極線路30a的厚度30aT。第二外電極線路30b的端部部分30bE可設置於核心電極線路10的端部部分10E附近且相鄰於上介電線路20b的端部部分20bE。第二外電極線路30b的端部部分30bE可不被第二鈍化線路40b覆蓋且可暴露於外部。在實施例中，第二外電極線路30b的端部部分30bE的厚度30bET可大於第二外電極線路30b的厚度30bT。
可經由核心電極線路10的端部部分10E將第一電壓V1施加至核心電極線路10。可將不同於第一電壓V1的第二電壓V2施加至第一外電極線路30a，且可將不同於第一電壓V1的第三電壓V3施加至第二外電極線路30b。第二電壓V2可等於或不同於第三電壓V3。在實施例中，第一電壓V1可為電源電壓或接地電壓。由於第一外電極線路30a與第二外電極線路30b被施加不同於核心電極線路10的電壓，因此電荷可累積於下介電線路20a及上介電線路20b中。因此，可獲得具有線形狀且用作電容器的電容器線WCAP。
參照圖41，電容器線WCAP可藉由打線接合方法連接至接墊PAD1、PAD2及PAD3。電容器線WCAP可具有在長度方向LD上彼此相對的第一端部部分E1與第二端部部分E2。在電容器線WCAP的第一端部部分E1中，核心電極線路10的端部部分10E可藉由楔接合方法連接至第一接墊PAD1，第一接墊PAD1是接墊PAD1、PAD2及PAD3中的一者。下介電線路20a可由絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者形成或者可包含絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者，並且在此種情形中，可在核心電極線路10的端部部分10E與第一接墊PAD1之間的接合介面中留下絕緣微粒20P。在電容器線WCAP的第二端部部分E2中，第一外電極線路30a的端部部分可藉由楔接合方法連接至第二接墊PAD2，第二接墊PAD2是接墊PAD1、PAD2及PAD3中的一者。在實施例中，第一鈍化線路40a可由絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者形成或者可包含絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者，並且在此種情形中，可在第一外電極線路30a的端部部分與第二接墊PAD2之間的接合介面中留下鈍化微粒40P。第二外電極線路30b可經由導線WB連接至第三接墊PAD3，第三接墊PAD3是接墊PAD1、PAD2及PAD3中的一者。
圖42是示意性地示出根據本發明概念實例性實施例的電容器線的透視圖，且圖43是沿圖42的線A-A'截取的剖視圖。圖44是示出對圖42的電容器線進行接合的實例性方法的概念圖。為了簡潔起見，下面將主要闡述與圖39至圖41的電容器線不同的特徵。
參照圖42及圖43，第一外電極線路30a的端部部分30aE可被第一鈍化線路40a覆蓋，且第二外電極線路30b的端部部分30bE可被第二鈍化線路40b覆蓋。在實施例中，第一外電極線路30a的端部部分30aE可具有與第一外電極線路30a實質上相同的厚度30aT，且第二外電極線路30b的端部部分30bE可具有與第二外電極線路30b實質上相同的厚度30bT。除了上述差異之外，根據本實施例的電容器線WCAP可被配置成具有與參照圖39至圖41所闡述的電容器線WCAP實質上相同的特徵。
參照圖44，在電容器線WCAP的第一端部部分E1中，核心電極線路10的端部部分10E可藉由楔接合方法連接至第一接墊PAD1，第一接墊PAD1是接墊PAD1、PAD2及PAD3中的一者。在電容器線WCAP的第二端部部分E2中，第一外電極線路30a的端部部分可藉由楔接合方法連接至第二接墊PAD2，第二接墊PAD2是接墊PAD1、PAD2及PAD3中的另一者。第二外電極線路30b可經由導線WB連接至第三接墊PAD3，第三接墊PAD3是接墊PAD1、PAD2及PAD3中的另一者。
圖45是示意性地示出根據本發明概念實例性實施例的電容器線的透視圖。圖46是沿圖45的線A-A'截取的剖視圖，且圖47是示出對圖46的電容器線進行接合的實例性方法的概念圖。為了簡潔起見，下面將主要闡述與圖34至圖36的電容器線不同的特徵。
參照圖45及圖46，電容器線WCAP可包括：核心電極線路10；第一外電極段30aS，在核心電極線路10的第一表面10a上被設置成在水平方向上彼此間隔開；下介電線路20a，夾置於核心電極線路10的第一表面10a與第一外電極段30aS之間；第一鈍化段40aS，被設置成分別覆蓋第一外電極段30aS；第二外電極段30bS，在核心電極線路10的第二表面10b上被設置成在水平方向上彼此間隔開；上介電線路20b，夾置於核心電極線路10的第二表面10b與第二外電極段30bS之間；以及第二鈍化段40bS，被設置成分別覆蓋第二外電極段30bS。
下介電線路20a可在長度方向LD上在核心電極線路10的第一表面10a與第一外電極段30aS之間延伸，且上介電線路20b可在長度方向LD上在核心電極線路10的第二表面10b與第二外電極段30bS之間延伸。
核心電極線路10的第一表面10a上的第一外電極段30aS可在下介電線路20a上被設置成在長度方向LD上彼此間隔開。第一鈍化段40aS可分別設置於核心電極線路10的第一表面10a上及第一外電極段30aS上。核心電極線路10的第二表面10b上的第二外電極段30bS可在上介電線路20b上被設置成在長度方向LD上彼此間隔開。第二鈍化段40bS可分別設置於核心電極線路10的第二表面10b上及第二外電極段30bS上。
儘管未示出，但是如參照圖39至圖41所述，核心電極線路10的端部部分10E、下介電線路20a的端部部分20aE及上介電線路20b的端部部分20bE可不被第一外電極段30aS及第二外電極段30bS以及第一鈍化段40aS及第二鈍化段40bS覆蓋且可暴露於外部。
可經由核心電極線路10的端部部分10E將第一電壓V1施加至核心電極線路10。可將不同於第一電壓V1的第二電壓V2施加至第一外電極段30aS中的每一者，且可將不同於第一電壓V1的第三電壓V3施加至第二外電極段30bS中的每一者。第二電壓V2可等於或不同於第三電壓V3。在實施例中，第一電壓V1可為電源電壓或接地電壓。由於第一外電極段30aS及第二外電極段30bS被施加不同於核心電極線路10的電壓，因此電荷可累積於下介電線路20a及上介電線路20b中。因此，第一外電極段30aS及第二外電極段30bS中的每一者、與其相鄰的下介電線路20a及上介電線路20b中的每一者的一部分以及與其相鄰的核心電極線路10的一部分可用作電容器。
參照圖47，電容器線WCAP可藉由打線接合方法連接至多個接墊PAD。第一外電極段30aS可藉由訂合式接合方法分別連接至接墊PAD中對應的接墊PAD。在實施例中，第一鈍化段40aS可由絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者形成或者可包含絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者，並且在此種情形中，可在第一外電極段30aS中的每一者與對應的接墊PAD之間的接合介面中留下鈍化微粒40P。第二外電極段30bS可經由導線WB分別連接至接墊PAD中對應的接墊PAD。核心電極線路10可藉由楔接合方法連接至接墊PAD中對應的一個接墊PAD。下介電線路20a可由絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者形成或者可包含絕緣材料或陶瓷材料（例如，Al 2O 3）中的至少一者，並且在此種情形中，可在核心電極線路10與對應的接墊PAD之間的接合介面中留下絕緣微粒20P。
圖48是示出圖45的電容器線的經修改的實例且對應於圖45的線A-A'的剖視圖。圖49是示出對圖48的電容器線進行接合的實例性方法的概念圖。
參照圖48，第一外電極段30aS的端部部分30aE可不被第一鈍化段40aS中相應的第一鈍化段40aS覆蓋且可暴露於外部。端部部分30aE的厚度30aET可大於第一外電極段30aS的厚度30aT。第二外電極段30bS的端部部分30bE可不被第二鈍化段40bS中相應的第二鈍化段40bS覆蓋且可暴露於外部。端部部分30bE的厚度30bET可大於第二外電極段30bS的厚度30bT。除了上述差異之外，根據本實施例的電容器線可被配置成具有與參照圖45及圖46所闡述的電容器線WCAP實質上相同的特徵。
參照圖49，第一外電極段30aS中的每一者可包括具有相對大的厚度的端部部分30aE，且第二外電極段30bS中的每一者可包括具有相對大的厚度的端部部分30bE。本實施例中的電容器線可藉由與參照圖47所述者相同的接合方法連接至多個接墊PAD。
圖50至圖53是根據本發明概念實例性實施例的概念圖，圖50至圖53中的每一者示出上面安裝有電容器線的電子裝置。
參照圖50至圖53，電子裝置可包括基板100、設置於基板100的表面上的接墊PAD以及電性連接至接墊PAD的電容器線WCAP。
基板100可為半導體晶片、重佈線基板或印刷電路板。接墊PAD可電性連接至基板100中的內部內連線路且可由導電材料或金屬材料中的至少一者形成或者可包含導電材料或金屬材料中的至少一者。電容器線WCAP可為參照圖1至圖49所闡述的電容器線WCAP中的一者。
電容器線WCAP可藉由打線接合方法連接至接墊PAD。電容器線WCAP可具有在電容器線WCAP的伸長方向或長度方向上彼此相對的第一端部部分E1與第二端部部分E2。如參照圖1至圖49所述，電容器線WCAP的第一端部部分E1及第二端部部分E2中的每一者可藉由球接合方法或楔接合方法連接至接墊PAD中對應的一個接墊PAD。連接至接墊PAD的電容器線WCAP可具有拱形形狀。
在實施例中，如圖50所示，電容器線WCAP的第一端部部分E1及第二端部部分E2中的每一者可直接接觸對應的接墊PAD。在另一實施例中，如圖51所示，電容器線WCAP的第一端部部分E1及第二端部部分E2中的每一者與對應的接墊PAD之間可夾置有焊料球110。焊料球110可由導電材料或金屬材料中的至少一者形成或者可包含導電材料或金屬材料中的至少一者。電容器線WCAP的第一端部部分E1及第二端部部分E2中的每一者可包括插置於焊料球110中的一部分。在又一實施例中，如圖52所示，電容器線WCAP的第一端部部分E1及第二端部部分E2中的每一者與對應的接墊PAD之間可夾置有導電凸塊120。導電凸塊120可由導電材料或金屬材料中的至少一者形成或者可包含導電材料或金屬材料中的至少一者。在再一實施例中，如圖53所示，電容器線WCAP的第一端部部分E1及第二端部部分E2中的每一者可直接接觸對應的接墊PAD，且可在對應的接墊PAD上設置補強圖案（reinforcing pattern）130。補強圖案130可被設置成覆蓋第一端部部分E1及第二端部部分E2中的每一者以及對應的接墊PAD。補強圖案130可由導電材料或金屬材料中的至少一者形成或者可包含導電材料或金屬材料中的至少一者。
圖54至圖56是根據本發明概念實例性實施例的概念圖，圖54至圖56中的每一者示出上面安裝有電容器線的電子裝置。為了簡潔起見，下面將主要闡述與圖50至圖53的電子裝置不同的特徵。
參照圖54至圖56，電子裝置可包括基板100、設置於基板100的表面上的接墊PAD以及電性連接至接墊PAD的多條電容器線WCAP。電容器線WCAP可藉由打線接合方法連接至接墊PAD。連接至接墊PAD的電容器線WCAP中的每一者可具有拱形形狀。
在實施例中，如圖54所示，電容器線WCAP的第一端部部分E1可共同連接至接墊PAD中的一者，且電容器線WCAP的第二端部部分E2可共同連接至接墊PAD中的另一者。電容器線WCAP可具有彼此不同的長度且可安裝於接墊PAD中對應的接墊PAD上以在與基板100的上表面垂直的方向上堆疊。
在另一實施例中，如圖55所示，電容器線WCAP的第一端部部分E1可共同連接至接墊PAD中對應的一個接墊PAD，且電容器線WCAP的第二端部部分E2可共同連接至接墊PAD中的另一接墊PAD。電容器線WCAP可具有相同的長度且可安裝於接墊PAD中對應的接墊PAD上以在與基板100的上表面平行的方向上彼此間隔開。
在其他實施例中，如圖56所示，電容器線WCAP的第一端部部分E1可共同連接至接墊PAD中的一者，而電容器線WCAP的第二端部部分E2可分別連接至接墊PAD中的不同接墊PAD。在此種情形中，可將接地電壓共同施加至電容器線WCAP，且可將不同的電源電壓分別施加至電容器線WCAP。
圖57是示出根據本發明概念實例性實施例的上面安裝有電容器線的電子裝置的概念圖。為了簡潔起見，下面將主要闡述與圖50至圖53的電子裝置不同的特徵。
參照圖57，電子裝置可包括基板100、設置於基板100的表面上的接墊PAD以及電性連接至接墊PAD的電容器線WCAP。電容器線WCAP可為參照圖16、圖34及圖45所闡述的電容器線WCAP中的一者。
電容器線WCAP可藉由訂合式接合方法連接至接墊PAD。電容器線WCAP可包括外電極段30S、30aS及30bS，該些電極段在電容器線WCAP的伸長方向或長度方向上彼此間隔開，如參照圖16、圖34及圖45所述。電容器線WCAP的外電極段30S、30aS及30bS可藉由訂合式接合方法連接至接墊PAD中對應的接墊PAD。連接至接墊PAD的電容器線WCAP可具有多個部分，所述多個部分中的每一者具有拱形形狀。
圖58是示出根據本發明概念實例性實施例的上面安裝有電容器線的電子裝置的剖視圖。
參照圖58，電子裝置1000可包括封裝基板200、第一基板接墊210、第二基板接墊220、外連接端子230、多條電容器線WCAP及模製層240。
封裝基板200可為印刷電路板或重佈線基板，並且可具有彼此相對的上表面200U與下表面200L。第一基板接墊210可設置於封裝基板200的上表面200U上，且第二基板接墊220可設置於封裝基板200的下表面200L上。第一基板接墊210可經由封裝基板200中的內部內連線路電性連接至第二基板接墊220。第一基板接墊210及第二基板接墊220可由導電材料或金屬材料中的至少一者形成或者可包含導電材料或金屬材料中的至少一者。外連接端子230可分別設置於封裝基板200的下表面200L上且可設置於第二基板接墊220上。外連接端子230可電性連接至第二基板接墊220。外連接端子230可由柱、凸塊或焊料球中的至少一者形成或者可包括柱、凸塊或焊料球中的至少一者並且可由導電材料形成或者可包含導電材料。
電容器線WCAP中的每一者可連接至第一基板接墊210中對應的第一基板接墊210。如參照圖50至圖57所述，電容器線WCAP中的每一者可藉由打線接合方法連接至對應的第一基板接墊210。連接至第一基板接墊210的電容器線WCAP中的每一者可具有拱形形狀。
模製層240可在封裝基板200的上表面200U上被設置成密封地包封電容器線WCAP。模製層240可由絕緣材料（例如，環氧樹脂模製化合物）中的至少一者形成或者可包含絕緣材料（例如，環氧樹脂模製化合物）中的至少一者。
在實施例中，電子裝置1000可為用作電容器的電容器晶片。
圖59是示出根據本發明概念實例性實施例的上面安裝有電容器線的電子裝置的剖視圖。
參照圖59，電子裝置1100可包括封裝基板200、第一基板接墊210、第二基板接墊220、外連接端子230、半導體晶片300、至少一條電容器線WCAP、連接凸塊330、底部填充層340及晶片模製層350。
封裝基板200可為印刷電路板或重佈線基板且可具有彼此相對的上表面200U與下表面200L。第一基板接墊210可設置於封裝基板200的上表面200U上，且第二基板接墊220可設置於封裝基板200的下表面200L上。第一基板接墊210可經由封裝基板200中的內部內連線路電性連接至第二基板接墊220。第一基板接墊210及第二基板接墊220可由導電材料或金屬材料中的至少一者形成或者可包含導電材料或金屬材料中的至少一者。外連接端子230可分別設置於封裝基板200的下表面200L上且可設置於第二基板接墊220上。外連接端子230可電性連接至第二基板接墊220。外連接端子230可包括柱、凸塊或焊料球中的至少一者且可由導電材料中的至少一者形成或者可包含導電材料中的至少一者。
半導體晶片300可安裝於封裝基板200的上表面200U上。半導體晶片300可為記憶體晶片、邏輯晶片、應用處理器（application processor，AP）晶片或系統晶片（system-on-chip，SOC）且可具有彼此相對的上表面300U與下表面300L。半導體晶片300可包括與半導體晶片300的下表面300L相鄰的電路層310以及設置於半導體晶片300的下表面300L上的晶片接墊320。晶片接墊320可電性連接至電路層310。半導體晶片300可被設置成使得半導體晶片300的下表面300L面對封裝基板200的上表面200U。
連接凸塊330可設置於半導體晶片300與封裝基板200之間且可將半導體晶片300電性連接至封裝基板200。連接凸塊330可分別設置於晶片接墊320中對應的晶片接墊320上，並且可分別電性連接至對應的晶片接墊320。連接凸塊330可設置於第一基板接墊210中相應的第一基板接墊210上且電性連接至第一基板接墊210中相應的第一基板接墊210。半導體晶片300可經由連接凸塊330、對應的晶片接墊320及對應的第一基板接墊210電性連接至封裝基板200。連接凸塊330可包括柱、凸塊或焊料球中的至少一者且可由導電材料中的至少一者形成或者可包含導電材料中的至少一者。
所述至少一條電容器線WCAP可設置於半導體晶片300與封裝基板200之間。作為實例，所述至少一條電容器線WCAP可設置於半導體晶片300下方且可連接至第一基板接墊210中對應的第一基板接墊210。作為另一實例，所述至少一條電容器線WCAP可設置於半導體晶片300的下表面300L上且可連接至晶片接墊320中對應的晶片接墊320。如參照圖50至圖57所述，所述至少一條電容器線WCAP可藉由打線接合方法連接至對應的第一基板接墊210或對應的晶片接墊320。連接至對應的第一基板接墊210或對應的晶片接墊320的所述至少一條電容器線WCAP可具有拱形形狀。
底部填充層340可填充半導體晶片300與封裝基板200之間的空間且可覆蓋連接凸塊330及所述至少一條電容器線WCAP。底部填充層340可由絕緣聚合物材料（例如，環氧樹脂）中的至少一者形成或者可包含絕緣聚合物材料（例如，環氧樹脂）中的至少一者。
晶片模製層350可在封裝基板200的上表面200U上被設置成密封地包封半導體晶片300。晶片模製層350可覆蓋半導體晶片300及底部填充層340且可與封裝基板200的上表面200U接觸。晶片模製層350可由絕緣材料（例如，環氧樹脂模製化合物）中的至少一者形成或者可包含絕緣材料（例如，環氧樹脂模製化合物）中的至少一者。
電子裝置1100可為半導體封裝，其包括安裝於封裝基板200上的半導體晶片300。
圖60是示出根據本發明概念實例性實施例的上面安裝有電容器線的電子裝置的剖視圖。為了簡潔起見，下面將主要闡述與圖59的電子裝置不同的特徵。
參照圖60，電子裝置1200可包括封裝基板200、第一基板接墊210、第二基板接墊220、外連接端子230、半導體晶片300、至少一條電容器線WCAP、黏合劑層360及晶片模製層350。
封裝基板200、第一基板接墊210、第二基板接墊220及外連接端子230可分別與參照圖59所闡述的封裝基板200、第一基板接墊210、第二基板接墊220及外連接端子230相同。
半導體晶片300可安裝於封裝基板200的上表面200U上。半導體晶片300可為記憶體晶片、邏輯晶片、應用處理器（AP）晶片或系統晶片（SOC）且可具有彼此相對的上表面300U與下表面300L。半導體晶片300可包括與半導體晶片300的上表面300U相鄰的電路層310以及設置於半導體晶片300的上表面300U上的晶片接墊320。晶片接墊320可電性連接至電路層310。半導體晶片300可被設置成使得半導體晶片300的下表面300L面對封裝基板200的上表面200U。
黏合劑層360可設置於半導體晶片300與封裝基板200之間。黏合劑層360可與半導體晶片300的下表面300L及封裝基板200的上表面200U接觸。半導體晶片300可藉由黏合劑層360貼合至封裝基板200。在實施例中，黏合劑層360可由有機絕緣材料中的至少一者形成或者可包含有機絕緣材料中的至少一者。
導線WB可電性連接至半導體晶片300的晶片接墊320中的一者及封裝基板200的第一基板接墊210中的一者。半導體晶片300可經由導線WB電性連接至封裝基板200。
所述至少一條電容器線WCAP可安裝於半導體晶片300或封裝基板200上。作為實例，所述至少一條電容器線WCAP可設置於半導體晶片300的上表面300U上且可連接至晶片接墊320中對應的晶片接墊320。作為另一實例，所述至少一條電容器線WCAP的端部部分可連接至半導體晶片300的晶片接墊320中對應的一個晶片接墊320，並且所述至少一條電容器線WCAP的相對的端部部分可連接至封裝基板200的第一基板接墊210中對應的一個第一基板接墊210。作為另一實例，所述至少一條電容器線WCAP可在封裝基板200上被設置成與半導體晶片300在水平方向上間隔開。所述至少一條電容器線WCAP可連接至第一基板接墊210中對應的第一基板接墊210。如參照圖50至圖57所述，所述至少一條電容器線WCAP可藉由打線接合方法連接至對應的第一基板接墊210或對應的晶片接墊320。連接至對應的第一基板接墊210或對應的晶片接墊320的所述至少一條電容器線WCAP可具有拱形形狀。
晶片模製層350可在封裝基板200的上表面200U上被設置成密封地包封半導體晶片300。晶片模製層350可覆蓋半導體晶片300、所述至少一條電容器線WCAP及導線WB，並且可與封裝基板200的上表面200U接觸。晶片模製層350可由絕緣材料（例如，環氧樹脂模製化合物）中的至少一者形成或者可包含絕緣材料（例如，環氧樹脂模製化合物）中的至少一者。
電子裝置1200可為半導體封裝，其包括安裝於封裝基板200上的半導體晶片300。
圖61是示出上面安裝有根據本發明概念實例性實施例的電容器線的電子裝置的平面圖，且圖62是當自電子裝置的第一側觀察時圖61的電子裝置的剖視圖。
參照圖61及圖62，電子裝置1300可包括模組基板500、模組基板接墊510、多個耳片（tab）560、半導體封裝550及至少一條電容器線WCAP。
模組基板500可為印刷電路板且可具有彼此相對的上表面500U與下表面500L。模組基板500可具有在第一方向D1上延伸且在第二方向D2上彼此相對的第一側500S1與第二側500S2。第一方向D1與第二方向D2可平行於模組基板500的上表面500U且可彼此不平行（例如，正交）。模組基板接墊510可設置於模組基板500的上表面500U上且可電性連接至模組基板500中的內部內連線路。模組基板接墊510可由導電材料或金屬材料中的至少一者形成或者可包含導電材料或金屬材料中的至少一者。
耳片560可設置於模組基板500的上表面500U上且相鄰於第二側500S2。耳片560可沿模組基板500的第二側500S2或者在第一方向D1上排列。耳片560可由金屬材料（例如，銅或鋁）中的至少一者形成或者可包含金屬材料（例如，銅或鋁）中的至少一者。耳片560可被設置成具有標準化功能及排列（例如，滿足JEDEC標準）。耳片560可用作資料訊號的輸入/輸出端子或者用作命令/位址（command/address，C/A）訊號的傳輸路徑。
半導體封裝550可設置於模組基板500的上表面500U上且可在第一方向D1上排列。耳片560可在水平方向上（例如，在第二方向D2上）與半導體封裝550間隔開。半導體封裝550可經由模組基板500中的內部內連線路電性連接至耳片560。因此，可在半導體封裝550與耳片560之間傳輸資料訊號及C/A訊號。
半導體封裝550中的每一者可包括封裝基板200、半導體晶片300及晶片模製層350。封裝基板200、半導體晶片300及晶片模製層350可被配置成分別具有與參照圖59及圖60所闡述的封裝基板200、半導體晶片300及晶片模製層350相同的特徵。半導體封裝550中的每一者可被配置成具有與參照圖59及圖60所闡述的電子裝置1100及1200實質上相同的特徵。基板接墊220可設置於封裝基板200的下表面上，且連接端子230可電性連接至基板接墊220。基板接墊220及連接端子230可被配置成分別具有與參照圖59及圖60所闡述的第二基板接墊220及外連接端子230相同的特徵。連接端子230可電性連接至模組基板接墊510中對應的模組基板接墊510。半導體封裝550中的每一者可經由基板接墊220、連接端子230及對應的模組基板接墊510電性連接至模組基板500中的內部內連線路。半導體封裝550中的每一者的半導體晶片300可經由封裝基板200、基板接墊220、連接端子230及對應的模組基板接墊510電性連接至模組基板500中的內部內連線路。
所述至少一條電容器線WCAP可設置於模組基板500的上表面500U上且可連接至模組基板接墊510中對應的模組基板接墊510。設置於模組基板500的上表面500U上的所述至少一條電容器線WCAP可與半導體封裝550在水平方向上間隔開。如參照圖50至圖57所述，所述至少一條電容器線WCAP可藉由打線接合方法連接至對應的模組基板接墊510。連接至對應的模組基板接墊510的所述至少一條電容器線WCAP可具有拱形形狀。所述至少一條電容器線WCAP可經由對應的模組基板接墊510電性連接至模組基板500中的內部內連線路。所述至少一條電容器線WCAP可經由模組基板500中的內部內連線路電性連接至半導體封裝550。
電子裝置1300可為半導體模組，其包括安裝於模組基板500上的半導體封裝550。儘管未示出，但電子裝置1300可更包括包封層，包封層設置於模組基板500上以覆蓋半導體封裝550及所述至少一條電容器線WCAP。
圖63是示出上面安裝有根據本發明概念實例性實施例的電容器線的電子裝置的平面圖，且圖64是沿圖63的線A-A'截取的剖視圖。為了簡潔起見，下面將主要闡述與圖61及圖62的電子裝置不同的特徵。
參照圖63及圖64，電子裝置1400可包括模組基板500、第一模組基板接墊510、第二模組基板接墊520、模組連接端子530、至少一個半導體封裝550及至少一條電容器線WCAP。
模組基板500可為印刷電路板且可具有彼此相對的上表面500U與下表面500L。第一模組基板接墊510可設置於模組基板500的上表面500U上，且第二模組基板接墊520可設置於模組基板500的下表面500L上。第一模組基板接墊510可經由模組基板500中的內部內連線路電性連接至第二模組基板接墊520。第一模組基板接墊510及第二模組基板接墊520可由導電材料或金屬材料中的至少一者形成或者可包含導電材料或金屬材料中的至少一者。模組連接端子530可分別設置於模組基板500的下表面500L上且可設置於第二模組基板接墊520上。模組連接端子530可電性連接至第二模組基板接墊520。模組連接端子530可由柱、凸塊或焊料球中的至少一者形成或者可包括柱、凸塊或焊料球中的至少一者並且可由導電材料形成或者可包含導電材料。模組連接端子530可用作資料訊號的輸入/輸出端子或者用作命令/位址（C/A）訊號的傳輸路徑。
所述至少一個半導體封裝550可設置於模組基板500的上表面500U上。半導體封裝550可包括封裝基板200、半導體晶片300及晶片模製層350。封裝基板200、半導體晶片300及晶片模製層350可被配置成具有與參照圖59及圖60所闡述的封裝基板200、半導體晶片300及晶片模製層350實質上相同的特徵。半導體封裝550可被配置成具有與參照圖59及圖60所闡述的電子裝置1100及1200實質上相同的特徵。基板接墊220可設置於封裝基板200的下表面上，且連接端子230可電性連接至基板接墊220。基板接墊220及連接端子230可被配置成具有與參照圖59及圖60所闡述的第二基板接墊220及外連接端子230實質上相同的特徵。連接端子230可電性連接至第一模組基板接墊510中對應的第一模組基板接墊510。半導體封裝550可經由基板接墊220、連接端子230及對應的第一模組基板接墊510電性連接至模組基板500中的內部內連線路。半導體晶片300可經由封裝基板200、基板接墊220、連接端子230及對應的第一模組基板接墊510電性連接至模組基板500中的內部內連線路。半導體封裝550可經由模組基板500及第二模組基板接墊520中的內部內連線路電性連接至模組連接端子530，且因此，可在半導體封裝550與模組連接端子530之間交換資料訊號與命令/位址訊號。
所述至少一條電容器線WCAP可設置於模組基板500的上表面500U上且可連接至第一模組基板接墊510中對應的第一模組基板接墊510。設置於模組基板500的上表面500U上的所述至少一條電容器線WCAP可與半導體封裝550在水平方向上間隔開。如參照圖50至圖57所述，所述至少一條電容器線WCAP可藉由打線接合方法連接至對應的第一模組基板接墊510。連接至對應的第一模組基板接墊510的所述至少一條電容器線WCAP可具有拱形形狀。所述至少一條電容器線WCAP可經由對應的第一模組基板接墊510電性連接至模組基板500中的內部內連線路。所述至少一條電容器線WCAP可經由模組基板500中的內部內連線路電性連接至半導體封裝550。
電子裝置1400可為半導體模組，其包括安裝於模組基板500上的所述至少一個半導體封裝550。
圖65是示出根據本發明概念實例性實施例的上面安裝有電容器線的電子裝置的剖視圖。
參照圖65，電子裝置1500可包括下部基板700、上部基板600、半導體封裝550及至少一條電容器線WCAP。
上部基板600可為印刷電路板或重佈線基板且可具有彼此相對的上表面600U與下表面600L。第一上部基板接墊610可設置於上部基板600的上表面600U上，且第二上部基板接墊620可設置於上部基板600的下表面600L上。第一上部基板接墊610可經由上部基板600中的內部內連線路電性連接至第二上部基板接墊620。第一上部基板接墊610及第二上部基板接墊620可由導電材料或金屬材料中的至少一者形成或者可包含導電材料或金屬材料中的至少一者。
半導體封裝550可安裝於上部基板600的上表面600U上。半導體封裝550可包括封裝基板200、半導體晶片300及晶片模製層350。封裝基板200、半導體晶片300及晶片模製層350可被配置成分別具有與參照圖59及圖60所闡述的封裝基板200、半導體晶片300及晶片模製層350相同的特徵。半導體封裝550可被配置成具有與參照圖59及圖60所闡述的電子裝置1100及1200實質上相同的特徵。基板接墊220可設置於封裝基板200的下表面上，且連接端子230可電性連接至基板接墊220。基板接墊220及連接端子230可被配置成分別具有與參照圖59及圖60所闡述的第二基板接墊220及外連接端子230相同的特徵。連接端子230可電性連接至第一上部基板接墊610中對應的第一上部基板接墊610。半導體封裝550可經由基板接墊220、連接端子230及對應的第一上部基板接墊610電性連接至上部基板600中的內部內連線路。半導體晶片300可經由封裝基板200、基板接墊220、連接端子230及對應的第一上部基板接墊610電性連接至上部基板600中的內部內連線路。
在實施例中，所述至少一條電容器線WCAP可設置於上部基板600的上表面600U上且可連接至第一上部基板接墊610中對應的第一上部基板接墊610。設置於上部基板600的上表面600U上的所述至少一條電容器線WCAP可與半導體封裝550在水平方向上間隔開。在另一實施例中，所述至少一條電容器線WCAP可設置於上部基板600的下表面600L上且可連接至第二上部基板接墊620中對應的第二上部基板接墊620。在此種情形中，所述至少一條電容器線WCAP可設置於上部基板600與下部基板700之間。如參照圖50至圖57所述，所述至少一條電容器線WCAP可藉由打線接合方法連接至對應的第一上部基板接墊610或對應的第二上部基板接墊620。連接至對應的第一上部基板接墊610或對應的第二上部基板接墊620的所述至少一條電容器線WCAP可具有拱形形狀。所述至少一條電容器線WCAP可經由對應的第一上部基板接墊610或對應的第二上部基板接墊620電性連接至上部基板600中的內部內連線路。所述至少一條電容器線WCAP可經由上部基板600中的內部內連線路電性連接至半導體封裝550。
下部基板700可為印刷電路板或重佈線基板且可具有彼此相對的上表面700U與下表面700L。下部基板接墊710可設置於下部基板700的上表面700U上且可由導電材料或金屬材料中的至少一者形成或者可包含導電材料或金屬材料中的至少一者。下連接端子630可設置於上部基板600與下部基板700之間。下連接端子630可連接至上部基板600的第二上部基板接墊620中對應的第二上部基板接墊620及下部基板接墊710中對應的下部基板接墊710。半導體封裝550可經由上部基板600及下連接端子630電性連接至下部基板700。
根據本發明概念的實施例，提供一種具有線形狀且用作電容器的電容器線。藉由打線接合方法將電容器線連接至位於基板上的接墊。由於電容器線的線形狀，可輕易地減小電容器線的大小。另外，由於利用打線接合方法將電容器線連接至接墊，因此電容器線可輕易地安裝於基板上。因此，可輕易地增加具有電容器線的電子裝置的積體密度。
綜上所述，根據本發明概念的實施例，可輕易地減小電容器線的大小，可輕易地將電容器線安裝於基板上並且可輕易地增加電子裝置的積體密度。
儘管已經具體示出及闡述了本發明概念的實例性實施例，然而此項技術中具有通常知識者應理解，在不背離隨附申請專利範圍的精神及範圍的條件下，可對其作出形式及細節上的改變。
10:核心電極線路 10a:第一表面 10b:第二表面 10E、20aE、20bE、20E、30aE、30bE、30E:端部部分 10os、20os、22os、24os、30os:外周表面 20:介電線路 20a:下介電線路 20b:上介電線路 20P、24P:絕緣微粒 22:內電極線路 24:介電線路/第二介電線路 30:外電極線路 30a:第一外電極線路 30aET、30aT、30bET、30bT、30ET、30T:厚度 30aS:第一外電極段/外電極段 30b:第二外電極線路 30bS:第二外電極段/外電極段 30r、40r:剩餘部分 30S:外電極段 40:鈍化線路 40a:第一鈍化線路 40aS:第一鈍化段 40b:第二鈍化線路 40bS:第二鈍化段 40P:鈍化微粒 40S:鈍化段 50:障壁線路 100:基板 110:焊料球 120:導電凸塊 130:補強圖案 200:封裝基板 200L、300L、500L、600L、700L:下表面 200U、300U、500U、600U、700U:上表面 210:第一基板接墊 220:第二基板接墊/基板接墊 230:外連接端子/連接端子 240:模製層 300:半導體晶片 310:電路層 320:晶片接墊 330:連接凸塊 340:底部填充層 350:晶片模製層 360:黏合劑層 500:模組基板 500S1:第一側 500S2:第二側 510:第一模組基板接墊/模組基板接墊 520:第二模組基板接墊 530:模組連接端子 550:半導體封裝 560:耳片 600:上部基板 610:第一上部基板接墊 620:第二上部基板接墊 630:下連接端子 700:下部基板 710:下部基板接墊 1000、1100、1200、1300、1400、1500:電子裝置 A-A'、B-B':線 D1:第一方向 D2:第二方向 E1:第一端部部分 E2:第二端部部分 H1:第一加熱製程 H2:第二加熱製程/加熱製程 LD:長度方向 M:遮罩圖案 PAD:接墊 PAD1:第一接墊/接墊 PAD2:第二接墊/接墊 PAD3:第三接墊/接墊 V1:第一電壓 V2:第二電壓 V3:第三電壓 WB:導線 WCAP:電容器線 WD:寬度方向
圖1是示意性地示出根據本發明概念實例性實施例的電容器線的透視圖。 圖2A是沿圖1的線A-A'截取的剖視圖，且圖2B是沿圖1的線B-B'截取的剖視圖。 圖2C是沿圖1的線B-B'截取的剖視圖，其示出圖1的電容器線的經修改的實例。 圖3A及圖3B是示出製作圖1的電容器線的實例性方法且對應於圖1的線A-A'的剖視圖。 圖4A及圖4B是示出製作圖1的電容器線的實例性方法且對應於圖1的線A-A'的剖視圖。 圖5是示出對圖1的電容器線進行接合的實例性方法的概念圖。 圖6是示意性地示出根據本發明概念實例性實施例的電容器線的透視圖。 圖7A是沿圖6的線A-A'截取的剖視圖，且圖7B是沿圖6的線B-B'截取的剖視圖。 圖8A及圖8B是示出製作圖6的電容器線的實例性方法且對應於圖6的線A-A'的剖視圖。 圖9是示出對圖6的電容器線進行接合的實例性方法的概念圖。 圖10是示意性地示出根據本發明概念實例性實施例的電容器線的透視圖。 圖11A是沿圖10的線A-A'截取的剖視圖，且圖11B是沿圖10的線B-B'截取的剖視圖。 圖12是示出對圖10的電容器線進行接合的實例性方法的概念圖。 圖13是示意性地示出根據本發明概念實施例的電容器線的透視圖。 圖14A是沿圖13的線A-A'截取的剖視圖，且圖14B是沿圖13的線B-B'截取的剖視圖。 圖15是示出對圖13的電容器線進行接合的實例性方法的概念圖。 圖16是示意性地示出根據本發明概念實例性實施例的電容器線的透視圖。 圖17是沿圖16的線A-A'截取的剖視圖。 圖18是示出對圖17的電容器線進行接合的實例性方法的概念圖。 圖19是示出圖16的電容器線的經修改的實例且對應於圖16的線A-A'的剖視圖。 圖20是示出對圖19的電容器線進行接合的實例性方法的概念圖。 圖21是示意性地示出根據本發明概念實例性實施例的電容器線的透視圖。 圖22A是沿圖21的線A-A'截取的剖視圖，且圖22B是沿圖21的線B-B'截取的剖視圖。 圖23A至圖23E是示出製作圖21的電容器線的實例性方法且對應於圖21的線A-A'的剖視圖。 圖24是示出對圖21的電容器線進行接合的實例性方法的概念圖。 圖25是示出根據實例性經修改的實施例的對圖21的電容器線進行接合的實例性方法的概念圖。 圖26是示出根據本發明概念的實例性實施例且對應於圖1的線B-B'的電容器線的剖視圖。 圖27是示出根據本發明概念的實例性實施例且對應於圖21的線B-B'的電容器線的剖視圖。 圖28是示意性地示出根據本發明概念實例性實施例的電容器線的透視圖。 圖29是沿圖28的線A-A'截取的剖視圖。 圖30是示出對圖28的電容器線進行接合的實例性方法的概念圖。 圖31是示意性地示出根據本發明概念實例性實施例的電容器線的透視圖。 圖32是沿圖31的線A-A'截取的剖視圖。 圖33是示出對圖31的電容器線進行接合的實例性方法的概念圖。 圖34是示意性地示出根據本發明概念實例性實施例的電容器線的透視圖。 圖35是沿圖34的線A-A'截取的剖視圖。 圖36是示出對圖35的電容器線進行接合的實例性方法的概念圖。 圖37是示出圖34的電容器線的經修改的實例且對應於圖34的線A-A'的剖視圖。 圖38是示出對圖37的電容器線進行接合的實例性方法的概念圖。 圖39是示意性地示出根據本發明概念實例性實施例的電容器線的透視圖。 圖40是沿圖39的線A-A'截取的剖視圖。 圖41是示出對圖39的電容器線進行接合的實例性方法的概念圖。 圖42是示意性地示出根據本發明概念實例性實施例的電容器線的透視圖。 圖43是沿圖42的線A-A'截取的剖視圖。 圖44是示出對圖42的電容器線進行接合的實例性方法的概念圖。 圖45是示意性地示出根據本發明概念實例性實施例的電容器線的透視圖。 圖46是沿圖45的線A-A'截取的剖視圖。 圖47是示出對圖46的電容器線進行接合的實例性方法的概念圖。 圖48是示出圖45的電容器線的經修改的實例且對應於圖45的線A-A'的剖視圖。 圖49是示出對圖48的電容器線進行接合的實例性方法的概念圖。 圖50至圖57是概念圖，圖50至圖57中的每一者示出根據本發明概念實例性實施例的上面安裝有電容器線的電子裝置。 圖58至圖65是概念圖，圖58至圖65中的每一者示出根據本發明概念實例性實施例的上面安裝有電容器線的電子裝置。
10:核心電極線路
10E、30E:端部部分
20:介電線路
40:鈍化線路
A-A'、B-B':線
LD:長度方向
WCAP:電容器線
WD:寬度方向

Claims (20)

  1. 一種電容器線，包括： 核心電極線路，具有線形狀； 外電極線路，覆蓋所述核心電極線路的至少一部分；以及 介電線路，夾置於所述核心電極線路與所述外電極線路之間， 其中所述外電極線路包含熔點較所述核心電極線路的材料的熔點低的材料。
  2. 如請求項1所述的電容器線， 其中所述核心電極線路包含第一金屬，且 其中所述外電極線路包含不同於所述第一金屬的第二金屬。
  3. 如請求項1所述的電容器線，其中所述介電線路包含陶瓷材料。
  4. 如請求項1所述的電容器線，其中所述核心電極線路及所述介電線路中的至少一者的端部部分未被所述外電極線路覆蓋且暴露於外部。
  5. 如請求項4所述的電容器線， 其中所述外電極線路具有端部部分，所述端部部分相鄰於所述核心電極線路的所述端部部分且具有自所述外電極線路與所述介電線路之間的介面量測的厚度，並且 其中所述外電極線路的所述端部部分的所述厚度大於所述外電極線路的厚度。
  6. 如請求項4所述的電容器線， 其中所述介電線路包圍所述核心電極線路的外周表面，且 其中所述外電極線路包圍所述介電線路的外周表面。
  7. 如請求項6所述的電容器線，其中所述核心電極線路的所述端部部分具有球形狀。
  8. 如請求項6所述的電容器線， 其中所述外電極線路具有端部部分，所述端部部分相鄰於所述核心電極線路的所述端部部分且具有自所述介電線路的所述外周表面量測的厚度， 其中所述外電極線路的所述端部部分具有包圍所述介電線路的所述外周表面的環形狀，並且 其中所述外電極線路的所述端部部分的所述厚度大於所述外電極線路的厚度。
  9. 如請求項4所述的電容器線， 其中所述核心電極線路具有彼此相對的第一表面與第二表面，且 其中所述介電線路及所述外電極線路依序堆疊於所述核心電極線路的所述第一表面上。
  10. 如請求項9所述的電容器線， 其中所述外電極線路具有端部部分，所述端部部分相鄰於所述核心電極線路的所述端部部分且具有自所述外電極線路與所述介電線路之間的介面量測的厚度，並且 其中所述外電極線路的所述端部部分的所述厚度大於所述外電極線路的厚度。
  11. 如請求項9所述的電容器線， 其中所述介電線路及所述外電極線路分別是第一介電線路及第一外電極線路， 其中所述電容器線更包括依序堆疊於所述核心電極線路的所述第二表面上的第二介電線路及第二外電極線路，且 其中所述第二介電線路夾置於所述核心電極線路與所述第二外電極線路之間。
  12. 如請求項1所述的電容器線，更包括： 內電極線路，夾置於所述核心電極線路與所述外電極線路之間， 其中所述介電線路包括： 第一介電線路，夾置於所述核心電極線路與所述內電極線路之間；以及 第二介電線路，夾置於所述內電極線路與所述外電極線路之間。
  13. 如請求項12所述的電容器線，其中所述內電極線路藉由所述介電線路而與所述核心電極線路及所述外電極線路電性斷開。
  14. 如請求項12所述的電容器線，其中所述核心電極線路的端部部分未被所述介電線路、所述內電極線路及所述外電極線路覆蓋且暴露於外部。
  15. 如請求項14所述的電容器線，其中所述第二介電線路覆蓋所述內電極線路的端部部分且接觸所述第一介電線路。
  16. 如請求項15所述的電容器線， 其中所述外電極線路具有與所述核心電極線路的所述端部部分相鄰的端部部分，並且 其中所述外電極線路的所述端部部分覆蓋所述介電線路的端部部分且接觸所述核心電極線路。
  17. 一種電容器線，包括： 核心電極線路，具有線形狀； 外電極線路，覆蓋所述核心電極線路的至少一部分且在所述核心電極線路的長度方向上延伸； 介電線路，夾置於所述核心電極線路與所述外電極線路之間且在所述核心電極線路的所述長度方向上延伸；以及 鈍化線路，覆蓋所述外電極線路且在所述核心電極線路的所述長度方向上延伸， 其中所述外電極線路夾置於所述介電線路與所述鈍化線路之間。
  18. 如請求項17所述的電容器線， 其中所述核心電極線路包含金屬材料，且 其中所述外電極線路包含熔點較所述核心電極線路的所述金屬材料的熔點低的金屬合金。
  19. 如請求項17所述的電容器線，其中所述核心電極線路及所述介電線路中的至少一者的端部部分未被所述外電極線路及所述鈍化線路覆蓋且暴露於外部。
  20. 如請求項19所述的電容器線， 其中所述外電極線路具有端部部分，所述端部部分相鄰於所述核心電極線路的所述端部部分且具有自所述外電極線路與所述介電線路之間的介面量測的厚度，並且 其中所述外電極線路的所述端部部分的所述厚度大於所述外電極線路的厚度。
TW111135401A 2022-01-28 2022-09-19 電容器線 TW202331759A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220013022A KR20230116281A (ko) 2022-01-28 2022-01-28 캐패시터 와이어 및 이를 포함하는 전자장치
KR10-2022-0013022 2022-01-28

Publications (1)

Publication Number Publication Date
TW202331759A true TW202331759A (zh) 2023-08-01

Family

ID=87392759

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111135401A TW202331759A (zh) 2022-01-28 2022-09-19 電容器線

Country Status (4)

Country Link
US (1) US20230245828A1 (zh)
KR (1) KR20230116281A (zh)
CN (1) CN116525300A (zh)
TW (1) TW202331759A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230139713A (ko) * 2022-03-28 2023-10-05 삼성전자주식회사 캐패시터 와이어를 포함하는 칩 캐패시터

Also Published As

Publication number Publication date
KR20230116281A (ko) 2023-08-04
US20230245828A1 (en) 2023-08-03
CN116525300A (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
US10297466B2 (en) Semiconductor device and manufacturing method thereof
US8143716B2 (en) Semiconductor device with plate-shaped component
US6445064B1 (en) Semiconductor device
KR101429344B1 (ko) 반도체 패키지 및 그 제조 방법
US7880297B2 (en) Semiconductor chip having conductive member for reducing localized voltage drop
US20050170600A1 (en) Three-dimensional semiconductor package, and spacer chip used therein
US20070023886A1 (en) Method for producing a chip arrangement, a chip arrangement and a multichip device
US20200343163A1 (en) Semiconductor device with through-mold via
US20220310577A1 (en) Semiconductor package
EP3570322A2 (en) Semiconductor package with a semiconductor chip and a passive element between a substrate and an interposer substrate electrically connected by a conductive structure
US20230099787A1 (en) Semiconductor package and method of fabricating the same
US11990446B2 (en) Semiconductor assemblies with redistribution structures for die stack signal routing
US20230133322A1 (en) Semiconductor package and method of manufacturing the same
TW202331759A (zh) 電容器線
US7227249B1 (en) Three-dimensional stacked semiconductor package with chips on opposite sides of lead
US20220320043A1 (en) Semiconductor package and method of fabricating the same
KR20230007594A (ko) 반도체 패키지
TWI689067B (zh) 電子封裝件及其製法
US20090321892A1 (en) Semiconductor package using through-electrodes having voids
US20230402424A1 (en) Semiconductor package
US20240170448A1 (en) Semiconductor package manufacturing method and a bonding device for manufacturing a semiconductor package
US20240186290A1 (en) Semiconductor package
US20240170440A1 (en) Semiconductor package
US20220367401A1 (en) Semiconductor package
US20230307180A1 (en) Chip capacitor including capacitor wires