TW202329495A - 磁性記憶體元件及其製作方法 - Google Patents

Abstract

公開了一種磁性記憶體元件，其包括一底電極層、一磁穿隧接面(MTJ)疊層設置在該底電極層上、一介電蓋層設置在該磁穿隧接面疊層上，以及一金屬蓋層設置在該介電蓋層上，其中該金屬蓋層包括交替疊設的多個第一金屬層和多個第二金屬層。

Description

磁性記憶體元件及其製作方法

本發明是關於一種磁性記憶體元件及其製作方法，特別是關於一種具有多層結構之金屬蓋層的磁阻式隨機存取記憶體及其製作方法。

磁阻式隨機存取記憶體(magnetoresistive random access memory, MRAM)為近年來獲得高度關注的一種新式記憶體，其整合了目前各式記憶體的優點，例如可比擬靜態隨機存取記憶體(SRAM)的存取速度、快閃記憶體(flash)的非揮發性與低耗電、動態隨機存取記憶體(DRAM)的高密度以及耐久性，而且可與目前半導體後段製程整合製作，因此有潛力成為半導體晶片主要使用的記憶體。

磁阻式隨機存取記憶體包括設置在上、下層內連線結構之間的一記憶體堆疊結構，其中包括一磁穿隧接面(magnetic tunneling junction, MTJ)。不同於傳統記憶體是藉由儲存電荷來記憶資料，磁阻式隨機存取記憶體的操作是通過對磁穿隧接面施以一外加磁場來控制磁穿隧接面的磁化方向而獲得不同的穿隧磁阻(tunneling magnetoresistive, TMR)來記憶數位資料。如何避免雜質(例如環境氣體或其他材料層的元素)擴散至磁穿隧接面內而導致穿隧磁阻異常，為製造磁阻式記憶體時需考慮的重點。

有鑑於上述問題，本發明提供一種改良的磁性記憶體元件及其製作方法，其包括具有多層結構的金屬蓋層，可提供下方的磁穿隧接面(MTJ)疊層較佳的保護作用，減少雜質擴散至MTJ而導致穿隧磁阻異常的問題。

本發明一實施例提供了一種磁性記憶體元件，其包括一底電極層、一磁穿隧接面(MTJ)疊層設置在該底電極層上、一介電蓋層設置在該磁穿隧接面疊層上，以及一金屬蓋層設置在該介電蓋層上，其中該金屬蓋層包括交替疊設的多個第一金屬層和第二金屬層。

本發明另一實施例提供了一種磁性記憶體元件的製作方法，包括於一底電極層上形成一磁穿隧接面疊層，接著於該磁穿隧接面疊層上形成一介電蓋層，然後於該介電蓋層上形成一金屬蓋層，其中該金屬蓋層包括交替疊設的多個第一金屬層和第二金屬層。

為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉較佳實施例並配合所附圖式作詳細說明。所附圖式均為示意圖，並未按比例繪製，且相同或類似的特徵通常以相同的附圖標記描述。文中所述實施例與附圖僅供參考與說明用，並非用來對本發明加以限制。本發明涵蓋的範圍由申請專利範圍界定。與本發明申請專利範圍具同等意義者，也應屬本發明涵蓋的範圍。

圖1至圖3所繪示為根據本發明一實施例的磁性記憶體元件製作方法的步驟示意圖。請參考圖1，首先提供一基底10，例如是矽基底、矽覆絕緣基底、三五族半導體基底等，但不限於此。基底10中可包括已製作的半導體元件，例如電晶體、電容、電阻、電感等，為了簡化圖式並未繪示出來。基底10上可設有至少一介電層以及形成在介電層中的內連線結構，例如圖1所示，基底10上可設有介電層12以及位於介電層12中的內連線結構14(例如金屬內連線結構)，以及設置在介電層12上的另一介電層16以及穿過介電層16並且與內連線結構14直接接觸的內連線結構18(例如接觸插塞)。介電層12和介電層16分別可包括氧化矽(SiO ₂)或低介電常數(low-k)介電材料，其中低介電常數(low-k)介電材料例如是氟矽玻璃(fluorinated silica glass, FSG)、碳矽氧化物(SiCOH)、旋塗矽玻璃(spin-on glass)、多孔性低介電常數介電材料(porous low-k dielectric material)或有機高分子介電材料，但不限於此。內連線結構14和內連線結構18分別可包括導電的金屬材料或金屬化合物，例如鎢(W)、銅(Cu)、鋁(Al)、鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、氮化鉭(TaN)，但不限於此。

請參考圖2。接著，於基底10上形成一疊層結構100。疊層結構100由下而上依序可包括一底電極層BE、一磁穿隧接面(MTJ)疊層20、一介電蓋層30、一金屬蓋層32以及一硬遮罩層34。底電極層BE設置在介電層16上並且與內連線結構18直接接觸。底電極層BE可包括導電的金屬材料或金屬化合物，例如鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、氮化鉭(TaN)，但不限於此。

磁穿隧接面疊層20包括多層結構，由下而上(由接近基底10至遠離基底10的方向)依序可包括一參考層(reference layer)24、一固定層(pinned layer)25、一穿隧能障層(tunning barrier layer)26，以及一自由層(free layer)28。參考層24是用來固定或限制鄰近層的磁化方向，主要包括反鐵磁性(anti-ferromagnetic, AFM)材料，例如鉑錳(PtMn)、銥錳(IrMn)、鉑銥(PtIr)等材料或其組合，但不限於此。固定層25和自由層28主要包括鐵磁性材料(ferromagnetic)材料，例如分別可包括鐵(Fe)、鈷(Co)、鎳(Ni)，鐵鎳(FeNi)、鐵鈷(FeCo)、鈷鎳(CoNi)、鐵硼(FeB)、鐵鉑(FePt)、鐵鈀(FePd)、鈷鐵硼（CoFeB）等材料或其組合，但不限於此。固定層25的磁化方向被參考層24固定，而自由層28的磁化方向可被外加磁場改變。穿隧能障層26夾設在固定層25和自由層28之間，可包括金屬氧化物(metal oxides)例如氧化鎂(MgO)、氧化鋁(Al ₂O ₃)、氧化鎳(NiO)、氧化釓(GdO)、氧化鉭(Ta ₂O ₅)、氧化鉬(MoO ₂)、氧化鈦(TiO ₂)、氧化鎢(WO ₂)等材料或其組合，但不限於此。根據本發明一實施例，穿隧能障層26包括氧化鎂(MgO)。參考層24、固定層25、穿隧能障層26以及自由層28分別可以是單層或多層結構，各層的厚度大約介於幾埃(Å)至幾十奈米(nm)之間。

介電蓋層30可直接設置在磁穿隧接面疊層20的自由層28上，用於保護磁穿隧接面疊層20。介電蓋層30的材料可包括金屬氧化物(metal oxides)例如氧化鎂(MgO)、氧化鋁(Al ₂O ₃)、氧化鎳(NiO)、氧化釓(GdO)、氧化鉭(Ta ₂O ₅)、氧化鉬(MoO ₂)、氧化鈦(TiO ₂)、氧化鎢(WO ₂)、氧化錳(MnO)等金屬氧化物，但不限於此。根據本發明一實施例，介電蓋層30包括氧化鎂(MgO)。

金屬蓋層32可直接設置在介電蓋層30上，或者設置在介電蓋層30上的緩衝層(例如圖5的緩衝層31)上。金屬蓋層32具有多層結構，包括交替疊設的多個(例如n+1個，n為大於或等於2的正整數)第一金屬層32a和多個(例如n個)第二金屬層32b，其中第一金屬層32a位於金屬蓋層32的最底層和最頂層a，而各個第二金屬層32b則是夾設在第一金屬層32a之間。當金屬蓋層32是直接設置在介電蓋層30上時，介電蓋層30會與最底層的第一金屬層32a直接接觸。第一金屬層32a較佳包括具有具有優良導電性並且可保護其下方之疊層免於被氧化的金屬材料，例如可包括釕(Ru)。釕可與氧反應而於表面形成緻密的氧化釕，阻隔氧穿透而繼續氧化下方的材料層。更重的是，氧化釕仍具有優良導電性，不會造成阻值異常。第二金屬層32b較佳包括可在後續的高溫步驟(例如回火製程P1)期間與未氧化之第一金屬層32a反應而形成合金(alloy)的金屬材料，以避免未氧化之第一金屬層32a擴散至磁穿隧接面疊層20而影響到穿隧磁阻。根據本發明一實施例，當第一金屬層32a包括釕(Ru)，第二金屬層32b分別可包括釩(V)、錳(Mn)、鋅(Zn)、鉬(Mo)、鉭(Ta)、鎢(W)、錸(Re)或鋨(Os)等與釕(Ru)之間的合金生成焓(alloy forming enthalpy)大約介於-330至-15 kJ/mol之間的金屬材料，以較容易與釕(Ru)形成合金。根據本發明一實施例，金屬蓋層32的所有第一金屬層32a均包括釕(Ru)，第二金屬層32b分別可包括錳(Mn)、鋅(Zn)、鉬(Mo)、鉭(Ta)或鎢(W)的其中一者。根據本發明一實施例，金屬蓋層32的所有第二金屬層32b包括相同金屬材料，例如錳(Mn)。如圖2所示，可選擇使最頂層的第一金屬層32a的厚度大於其下方之其餘第一金屬層32a的厚度，以作為主要的氧隔離層。

硬遮罩層34可直接設置在金屬蓋層32上，並且與最頂層的第一金屬層32a直接接觸。硬遮罩層34可包括導電金屬材料或金屬化合物，例如鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、氮化鉭(TaN)，但不限於此。跟據本發明一實施例，硬遮罩層34包括氮化鈦(TiN)。硬遮罩層34可於圖案化製程P2(參考圖3)中作為蝕刻阻擋層來保護其下方的結構並有助於獲得側壁較垂直的記憶單元35(參考圖3)，也可作為記憶單元35的頂電極。

請繼續參考圖2。形成疊層結構100後，可對疊層結構100進行回火(anneal)製程P1，以提高磁穿隧接面疊層20的磁性材料的垂直磁各向異性(Perpendicular Magnetic Anisotropy, PMA)。跟據本發明一實施例，回火製程P1的溫度可介於350 °C至450 °C之間，時間可介於30分鐘至5小時，但不限於此。回火製程P1會促使硬遮罩層34的元素(例如氮化鈦的氮)和金屬蓋層32的第一金屬層32a的材料(例如釕)往下擴散。本發明藉由選擇第二金屬層32b的材料為錳(Mn)、鋅(Zn)、鉬(Mo)、鉭(Ta)或鎢(W)，其可與釕反應形成合金來避免釕擴散至磁穿隧接面疊層20中，也可阻擋氮的擴散，減少磁穿隧接面疊層20的鐵磁性材料被氮化的問題。

請參考圖3。接著，進行一圖案化製程P2(例如微影暨蝕刻製程)以移除多餘的底電極層BE、磁穿隧接面疊層20、介電蓋層30、金屬蓋層32和硬遮罩層34，獲得分別位於內連線結構18的正上方的記憶單元35。

請參考圖4。接著，於基底10上形成一保護層40共型地沿著介電層16的表面和記憶單元35的頂面和側壁覆蓋，然後於保護層40上形成一層間介電層42全面性地覆蓋記憶單元35並填滿記憶單元35之間的間隙。保護層40可包括絕緣材料，例如氮化矽(SiN)、氮氧化矽(SiON)或氮碳化矽(SiCN)，但不限於此。層間介電層42可包括氧化矽(SiO ₂)或低介電常數(low-k)介電材料，其中低介電常數(low-k)介電材料例如是氟矽玻璃(fluorinated silica glass, FSG)、碳矽氧化物(SiCOH)、旋塗矽玻璃(spin-on glass)、多孔性低介電常數介電材料(porous low-k dielectric material)或有機高分子介電材料，但不限於此。後續，於記憶單元35正上方形成內連線結構44。內連線結構44穿過層間介電層42和保護層40，與記憶單元35的硬遮罩層34(作為頂電極)直接接觸並電連接。內連線結構44可包括導電的金屬材料或金屬化合物，例如鎢(W)、銅(Cu)、鋁(Al)、鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、氮化鉭(TaN)，但不限於此。

請繼續參考圖4。本發明提供的磁性記憶體元件，包括底電極層BE、設置在底電極層上的磁穿隧接面疊層20、設置在磁穿隧接面疊層20上的介電蓋層30、設置在介電蓋層30上的金屬蓋層32，以及設置在金屬蓋層32上的硬遮罩層34。金屬蓋層32包括交替疊設的多個第一金屬層32a和第二金屬層32b，其中金屬蓋層32的最頂層和最底層是第一金屬層32a第二金屬層32b則夾設在第一金屬層32a之間。本發明利用金屬蓋層的交替疊層設計，並較佳選用第一金屬層32a包括釕(Ru)搭配第二金屬層32b包括錳(Mn)、鋅(Zn)、鉬(Mo)、鉭(Ta)或鎢(W)的其中至少一者，可有效地減少其下方的磁穿隧接面疊層20被氧化及/或氮化的風險。

請參考圖5，為根據本發明另一實施例的磁性記憶體元件的剖面示意圖。圖5之磁性記憶體元件與圖4之磁性記憶體元件相同的材料層以相同的標號標示，各材料層的詳細說明請參考前文，在此不再重述。圖5之磁性記憶體元件與圖4之磁性記憶體元件的主要差異在於，圖5之磁性記憶體元件還包括一緩衝層31設置在介電蓋層30以及金屬蓋層32之間，並且與金屬蓋層32最底層的第一金屬層32a直接接觸。緩衝層31可緩衝其上方之金屬蓋層32及硬遮罩層34對磁穿隧接面20的應力。緩衝層31可包括包括鐵磁性材料(ferromagnetic)材料，例如可包括鐵(Fe)、鈷(Co)、鎳(Ni)，鐵鎳(FeNi)、鐵鈷(FeCo)、鈷鎳(CoNi)、鐵硼(FeB)、鐵鉑(FePt)、鐵鈀(FePd)、鈷鐵硼（CoFeB）等材料或其組合，但不限於此。根據本發明一實施例，緩衝層31可包括鈷鐵硼（CoFeB）。

綜合以上，本發明之磁性記憶體元件在介電蓋層30和硬遮罩層34之間設置了具有多層結構的金屬蓋層，以阻擋氧氣或硬遮罩層34的元素擴散至磁穿隧接面疊層20中，進而可減少穿隧磁阻偏移的問題。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10:基底 12:介電層 14:內連線結構 16:介電層 18:內連線結構 20:磁穿隧接面疊層 24:參考層 25:固定層 26:穿隧能障層 28:自由層 30:介電蓋層 32:金屬蓋層 34:硬遮罩層 35:記憶單元 40:保護層 42:層間介電層 44:內連線結構 32a:第一金屬層 32b:第二金屬層 BE:底電極層 P1:回火製程 P2:圖案化製程

圖1至圖4為根據本發明一實施例的磁性記憶體元件於製作期間的剖面示意圖。 圖5為為根據本發明另一實施例的磁性記憶體元件的剖面示意圖。

10:基底

12:介電層

14:內連線結構

16:介電層

18:內連線結構

20:磁穿隧接面疊層

24:參考層

25:固定層

26:穿隧能障層

28:自由層

30:介電蓋層

32:金屬蓋層

34:硬遮罩層

35:記憶單元

40:保護層

42:層間介電層

44:內連線結構

32a:第一金屬層

32b:第二金屬層

BE:底電極層

Claims (20)

1. 一種磁性記憶體元件，包括： 一底電極層； 一磁穿隧接面(MTJ)疊層，設置在該底電極層上； 一介電蓋層，設置在該磁穿隧接面疊層上；以及 一金屬蓋層，設置在該介電蓋層上，其中該金屬蓋層包括交替疊設的多個第一金屬層和多個第二金屬層。
2. 如申請專利範圍第1項所述的磁性記憶體元件，其中該多個第二金屬層分別是夾設在該多個第一金屬層的其中兩者之間。
3. 如申請專利範圍第1項所述的磁性記憶體元件，其中該多個第一金屬層分別包括釕(Ru)，該多個第二金屬層的材料分別包括錳(Mn)、鋅(Zn)、鉬(Mo)、鉭(Ta)或鎢(W)。
4. 如申請專利範圍第1項所述的磁性記憶體元件，其中該介電蓋層與該多個第一金屬層的其中一者直接接觸。
5. 如申請專利範圍第1項所述的磁性記憶體元件，其中該介電蓋層包括氧化鎂(MgO)。
6. 如申請專利範圍第1項所述的磁性記憶體元件，另包括一硬遮罩層設置在該金屬蓋層上，並且與該多個第一金屬層的其中一者直接接觸。
7. 如申請專利範圍第6項所述的磁性記憶體元件，其中該硬遮罩層包括氮化鈦(TiN)。
8. 如申請專利範圍第1項所述的磁性記憶體元件，其中該多個第一金屬層中，位於該金屬蓋層之頂層的該第一金屬層的厚度大於其於該第一金屬層的厚度。
9. 如申請專利範圍第1項所述的磁性記憶體元件，另包括： 一緩衝層，設置在該介電蓋層以及該金屬蓋層之間，其中該緩衝層與該多個第一金屬層的其中一者直接接觸。
10. 如申請專利範圍第9項所述的磁性記憶體元件，其中該緩衝層包括鈷鐵硼(CoFeB)。
11. 一種磁性記憶體元件的製作方法，包括： 於一底電極層上形成一磁穿隧接面疊層； 於該磁穿隧接面疊層上形成一介電蓋層；以及 於該介電蓋層上形成一金屬蓋層，其中該金屬蓋層包括交替疊設的多個第一金屬層和第二金屬層。
12. 如申請專利範圍第11項所述的磁性記憶體元件的製作方法，其中該多個第二金屬層分別是夾設在該多個第一金屬層的其中兩者之間。
13. 如申請專利範圍第11項所述的磁性記憶體元件的製作方法，其中該多個第一金屬層包括釕(Ru)，該多個第二金屬層的材料分別包括錳(Mn)、鋅(Zn)、鉬(Mo)、鉭(Ta)或鎢(W)。
14. 如申請專利範圍第11項所述的磁性記憶體元件的製作方法，其中該介電蓋層與該多個第一金屬層的其中一者直接接觸。
15. 如申請專利範圍第11項所述的磁性記憶體元件的製作方法，其中該介電蓋層包括氧化鎂(MgO)。
16. 如申請專利範圍第11項所述的磁性記憶體元件的製作方法，另包括形成一硬遮罩層於該金屬蓋層上並且與該多個第一金屬層的其中一者直接接觸。
17. 如申請專利範圍第16項所述的磁性記憶體元件的製作方法，其中該硬遮罩層包括氮化鈦(TiN)。
18. 如申請專利範圍第11項所述的磁性記憶體元件的製作方法，其中該多個第一金屬層中，位於該金屬蓋層之頂層的該第一金屬層的厚度大於其於該第一金屬層的厚度。
19. 如申請專利範圍第11項所述的磁性記憶體元件的製作方法，另包括： 形成一緩衝層於該介電蓋層上；以及 形成該金屬蓋層於該緩衝層上。
20. 如申請專利範圍第11項所述的磁性記憶體元件的製作方法，其中該緩衝層包括鈷鐵硼(CoFeB)。

Images