TW202328964A - 用於劣化估計和故障時間預測的積體電路模擬器 - Google Patents

用於劣化估計和故障時間預測的積體電路模擬器 Download PDF

Info

Publication number
TW202328964A
TW202328964A TW111143493A TW111143493A TW202328964A TW 202328964 A TW202328964 A TW 202328964A TW 111143493 A TW111143493 A TW 111143493A TW 111143493 A TW111143493 A TW 111143493A TW 202328964 A TW202328964 A TW 202328964A
Authority
TW
Taiwan
Prior art keywords
degradation
data paths
time
simulated
simulating
Prior art date
Application number
TW111143493A
Other languages
English (en)
Inventor
艾爾 菲納
艾迪 什姆艾利
亞歷山大 布爾拉克
伊芙琳 蘭德曼
英霸 溫特羅
亞爾 戴維
莎伊 可漢
蓋伊 雷德勒
Original Assignee
以色列商普騰泰克斯有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/703,438 external-priority patent/US11740281B2/en
Application filed by 以色列商普騰泰克斯有限公司 filed Critical 以色列商普騰泰克斯有限公司
Publication of TW202328964A publication Critical patent/TW202328964A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/008—Reliability or availability analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G06F11/3433—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment for load management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3089—Monitoring arrangements determined by the means or processing involved in sensing the monitored data, e.g. interfaces, connectors, sensors, probes, agents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/04—Ageing analysis or optimisation against ageing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一種方法包含：接收一積體電路(IC)設計的多個資料路徑的時序資料。模擬所述多個資料路徑在一段時間期間的劣化，其中所述時序資料是作為所述模擬的劣化的一基線，並且其中所述模擬是包含：模擬在所述多個資料路徑上的操作條件的效應，其中所述操作條件包括：溫度、電壓、以及頻率；模擬在所述多個資料路徑上的至少一物理劣化現象的一效應，其中所述至少一物理劣化現象是負偏壓的溫度不穩定性(NBTI)、熱載子注入(HCI)、電遷移(EM)、及/或時間相依的介電質崩潰(TDDB)；以及模擬一邊際量測電路的操作，其被嵌入在所述IC設計中並且監視所述多個資料路徑，其中所述邊際量測電路是在所述模擬的操作中輸出所述多個資料路徑的一最差情況的剩餘的邊際的一時間系列的值。

Description

用於劣化估計和故障時間預測的積體電路模擬器
本發明是有關於積體電路的電腦化的模擬的領域，尤其是其老化的電腦化的模擬的領域。 相關申請案之交互參照
此申請案主張2021年11月15日申請的名稱為“用於劣化估計和故障時間預測的積體電路模擬器”的美國臨時專利申請案號63/279,373的優先權。
此申請案進一步主張2022年3月24日申請的名稱為“使用工作負載和邊際感測的積體電路劣化估計和故障時間預測”的美國專利申請案號17/703,438的優先權，其是2020年7月7日申請的名稱為“積體電路工作負載、溫度及/或次臨界漏電流感測器”的美國專利申請案號16/960,421的一部分接續案，其是2019年1月8日申請的名稱為“積體電路工作負載、溫度及/或次臨界漏電流感測器”的PCT專利申請案號PCT/IL2019/050039的一國家階段，其主張2018年1月8日申請的名稱為"積體電路次臨界漏電流感測器”的美國臨時專利申請案號62/614,706的優先權益處。
以上所有申請案的內容是以其整體被納入在此作為參考。
積體電路(IC)可包含在例如是矽晶圓的平坦半導體基板上的類比及數位電子電路。微觀的電晶體是利用微影技術而被印刷到所述基板之上，以在一非常小的區域中產生具有數十億個電晶體的複雜電路，此使得現代利用IC的電子電路設計變成低成本及高效能的。IC是在工廠(被稱為晶圓代工廠)的裝配線中製造，其已經商品化IC的製造，例如是互補金屬氧化物半導體(CMOS)IC。
數位IC是包含被配置在所述晶圓上的功能及/或邏輯單元中的數十億個電晶體，其具有互連所述功能單元的資料路徑，所述資料路徑是在所述功能單元之間傳輸資料值。一資料路徑事實上通常包含多個電子連線(被稱為‘位元路徑’)的一平行的配置，以用於在一IC的功能/邏輯單元之間傳輸資料信號；每一個此種資料路徑可包含例如是32、64、128、256、或類似者的一特定數量的位元路徑。
在所述IC的設計過程期間，所述功能單元的時序是被配置成使得每一個功能單元通常在單一時脈週期之內完成該單元所需的處理。一經常被稱為‘邊際’的安全因數可被用來考量個別IC的製造差異以及在所述IC的計畫使用壽命期間可能的變化，例如是劣化。
IC的電晶體以及其它構件隨著時間過去的劣化被稱為‘老化’。例如，電晶體隨著時間過去的劣化是緩慢地導致降低的切換速度，並且當它們超過設計安全因素時，甚至可能導致徹底的電路故障。通常，設計過程是將這些延遲納入所述設計，使得所述IC在其正常的使用壽命期間將不會故障，但是環境及使用條件(例如增高的溫度、電壓、電流、濕度、及/或類似者)可能會加速所述老化過程。
IC電晶體(例如雙載子電晶體、金屬氧化物半導體場效電晶體(MOSFET)及/或類似者)可被用在數位IC，並且可以作用為電性開關。例如，一MOSFET可具有四個端子，例如基體、閘極、源極、以及汲極，而通常所述源極以及基體是電連接的。施加至所述閘極的電壓可以決定流動在所述源極與汲極之間的電流量。一薄層的介電材料電性絕緣所述閘極，並且橫跨所述閘極所施加的電場可以改變在所述源極與汲極之間的下面的半導體通道的導電度。
各種的物理劣化(老化)現象可能會影響IC電晶體：
在使用上，具有比平均電荷載子更多能量的電荷載子(例如用於n通道MOSFET的電子、或是用於p通道MOSFET的電洞)可能會偏離在所述源極與汲極之間的導電通道，而變成被捕陷在所述絕緣的介電質中。此現象(被稱為熱載子注入(HCI))最終可能會在所述介電層之內累積電荷，並且因此增加操作所述電晶體所需的電壓。隨著臨界電壓增加，電晶體的切換延遲可能變成更大的。
另一被稱為“偏壓溫度不穩定性”(BTI)的劣化現象是發生在電壓被施加至閘極時。BTI可能會造成電荷在所述介電質中的累積，其大部分在閘極電壓被移除之後會自發地消失。此恢復是發生在幾微秒內，但是留下通常只能夠在所述應力被移除之後量測的小的剩餘的效應。
又一劣化現象是在施加至閘極的電壓在所述介電質之內產生以‘陷阱’著稱的電性作用缺陷時起作用。當陷阱變成過多的，它們可能結合並且在閘極與電流通道之間形成徹底的短路。此種故障被稱為‘氧化物崩潰’或是‘時間相依的介電質崩潰’(TDDB)。不同於其它老化機制是在效能上造成逐漸的下降，所述介電質的崩潰可能會導致電晶體的災難性故障，此使得IC故障。
此外，一種稱為‘電遷移’(EM)的劣化現象可能會損壞將電晶體連繫在一起或是將其連結至外部世界的銅或鋁連接。電遷移可能發生在電流突波將金屬原子從所述電連接擊鬆，並且可能使得其和電子一起流動。此空乏幾個原子的上游的金屬，同時造成下游金屬的累積。所述金屬的上游薄化會增加所述連接的電阻，有時甚至變成開路。所述下游沉積可能會使得所述金屬從其指定的軌道突出。
此外，任何製造缺陷或是未建模的現象都可能造成資料路徑隨著時間過去的時序劣化。某些缺陷甚至可能並未出現在測試、驗證、最初的操作等等的期間。例如，帶有製造缺陷(例如金屬覆蓋不全)的貫孔將會隨著時間過去增加其電阻，並且在某個時點造成一邏輯路徑的時序違反。再者，隨機的製造缺陷可能出現在IC的任何地方，而且以許多種類型及大小來表現，因而設計者可能無法事先納入安全因素來減輕這些缺陷。
先前相關技術的例子以及與其相關的限制是欲為舉例說明的，而非全部的。具有此項技術的技能者在說明書的閱讀以及圖式的研究之後，其它相關技術的限制將會變成明顯的。
以下的實施例及其之特點是結合打算是範例且舉例說明、而非在範疇上限制的系統、工具及方法來描述及描繪。
一實施例是有關於一種電腦實施的方法，其包括：接收一積體電路(IC)設計的多個資料路徑的時序資料；模擬所述多個資料路徑在一段時間期間的劣化，其中所述時序資料作為所述模擬的劣化的一基線，並且其中所述模擬包括：(a)模擬在所述多個資料路徑上的操作條件的效應，其中所述操作條件包括：溫度、電壓、以及頻率，(b)模擬在所述多個資料路徑上的至少一物理劣化現象的一效應，其中所述至少一物理劣化現象是從以下所構成的群組選出：負偏壓的溫度不穩定性(NBTI)、熱載子注入(HCI)、電遷移(EM)、以及時間相依的介電質崩潰(TDDB)，以及(c)模擬一邊際量測電路的操作，其被嵌入在所述IC設計中並且監視所述多個資料路徑，其中所述邊際量測電路是在所述模擬的操作中輸出所述多個資料路徑的一最差情況的剩餘的邊際的一時間系列的值。
另一實施例是有關於一種系統，其包括：(a)至少一硬體處理器；以及(b)一非暫態的電腦可讀取儲存媒體，其具有利用其來體現的程式碼，所述程式碼是可藉由所述至少一硬體處理器執行以：接收一積體電路(IC)設計的多個資料路徑的時序資料；自動地模擬所述多個資料路徑在一段時間期間的劣化，其中所述時序資料是作為所述模擬的劣化的一基線，以及其中所述模擬包括：(i)模擬在所述多個資料路徑上的操作條件的效應，其中所述操作條件包括：溫度、電壓、以及頻率，(ii)模擬在所述多個資料路徑上的至少一物理劣化現象的一效應，其中所述至少一物理劣化現象是從以下所構成的群組選出：負偏壓的溫度不穩定性(NBTI)、熱載子注入(HCI)、電遷移(EM)、以及時間相依的介電質崩潰(TDDB)，以及(iii)模擬一邊際量測電路的操作，其被嵌入在所述IC設計中並且監視所述多個資料路徑，其中所述邊際量測電路是在所述模擬的操作中輸出所述多個資料路徑的一最差情況的剩餘的邊際的一時間系列的值。
又一實施例是有關於一種包括一非暫態的電腦可讀取儲存媒體之電腦程式產品，所述儲存媒體具有利用其來體現的程式碼，所述程式碼是可藉由至少一硬體處理器執行以：接收一積體電路(IC)設計的多個資料路徑的時序資料；自動地模擬所述多個資料路徑在一段時間期間的劣化，其中所述時序資料是作為所述模擬的劣化的一基線，以及其中所述模擬包括：(i)模擬在所述多個資料路徑上的操作條件的效應，其中所述操作條件包括：溫度、電壓、以及頻率，(ii)模擬在所述多個資料路徑上的至少一物理劣化現象的一效應，其中所述至少一物理劣化現象是從以下所構成的群組選出：負偏壓的溫度不穩定性(NBTI)、熱載子注入(HCI)、電遷移(EM)、以及時間相依的介電質崩潰(TDDB)，以及(iii)模擬一邊際量測電路的操作，其被嵌入在所述IC設計中並且監視所述多個資料路徑，其中所述邊際量測電路是在所述模擬的操作中輸出所述多個資料路徑的一最差情況的剩餘的邊際的一時間系列的值。
在某些實施例中，所述電腦實施的方法進一步包括、或是所述程式碼是進一步可執行以用於：根據所述模擬的劣化，估計以下的至少一個：所述多個資料路徑在所述時間期間的一劣化曲線、以及由於所述多個資料路徑中的一效能最差的資料路徑的一時序違反所造成的所述IC設計的一預測的故障時間。
在某些實施例中，所述邊際量測電路包括：一信號組合器，其被配置以結合來自所述多個資料路徑的信號；一信號分離器，其被配置以分離所述組合的信號到兩個測試路徑中；一延遲電路，其被配置以逐漸地施加變化的位準的延遲至通過所述兩個測試路徑中的一第一測試路徑的信號；一比較電路，其被配置以根據在所述兩個測試路徑的所述第一測試路徑以及一第二測試路徑之間的比較來判斷所述多個資料路徑的最差情況的剩餘的邊際。
在某些實施例中，所述電腦實施的方法進一步包括、或是所述程式碼是進一步可執行以用於：從一使用者接收所述操作條件的值。
在某些實施例中，所述操作條件的值的所述接收包括：接收所述操作條件中的至少一個的不同的值，並且在所述時間期間接收在時間上不同的時點的一選擇，所述不同的值分別將在所述時點被施加；並且所述電腦實施的方法進一步包括、或是所述程式碼是進一步可執行以用於在所述操作條件的所述模擬期間，在時間上所選的不同的時點施加所述不同的值。
在某些實施例中，所述電腦實施的方法進一步包括、或是所述程式碼是進一步可執行以用於：從一使用者接收所述至少一物理劣化現象的一選擇，其中所述至少一物理劣化現象的效應的所述模擬是根據所述選擇。
在某些實施例中，所述至少一物理劣化現象的所述選擇包括：所述物理劣化現象中的多個的一選擇、以及在所述時間期間，在時間上所述物理劣化現象中的所述多個的每一個分別將被施加的不同的時點的一選擇；並且所述電腦實施的方法進一步包括、或是所述程式碼是進一步可執行以用於在所述物理劣化現象中的所述多個的效應的所述模擬期間，在時間上所選的不同的時點施加所述物理劣化現象中的所述多個。
在某些實施例中，藉由所述邊際量測電路輸出的最差情況的剩餘的邊際的值是分別以最差情況的剩餘的邊際的一範圍來給出。
在某些實施例中，所述劣化的所述模擬進一步包括：模擬不同的軟體應用程式在不同的時間藉由所述IC的執行，其藉由分別週期性地調整所述多個資料路徑中的一或多個的一或多個邊際值。
在某些實施例中，所述電腦實施的方法進一步包括、或是所述程式碼是進一步可執行以用於根據所述模擬的劣化：調整在所述IC設計中的所述多個資料路徑中的一或多個，以增加或減少所述一或多個資料路徑的所述邊際。
在某些實施例中，所述電腦實施的方法進一步包括、或是所述程式碼是進一步可執行以用於根據所述模擬的劣化：從內嵌在根據所述IC設計所製造的一操作的IC中的一邊際量測電路接收資料；以及根據所述模擬的劣化以及所接收到的資料，執行以下的至少一個：估計所述操作的IC的實際的劣化與所述模擬的劣化的偏差、更新所述操作的IC的一劣化估計、以及根據所述操作的IC的實際的劣化與所述模擬的劣化的一估計的偏差來發出一警告。
在某些實施例中，所述電腦實施的方法進一步包括、或是所述程式碼是進一步可執行以用於：在根據所述IC設計所製造的一IC的一動態電壓及頻率縮放(DVFS)系統中，根據所述模擬的劣化來配置所述DVFS系統的參數。
在某些實施例中，所述參數的所述配置是在以下被執行的：介於在所述IC被製造到所述IC被釋出用於現場操作之間；及/或在所述IC的現場操作期間，在根據所述模擬的劣化事先被判斷的一時間。
除了上述範例的特點及實施例之外，進一步特點及實施例藉由參考圖式並且藉由以下詳細說明的研讀將會變成明顯的。
在此揭露的是一種用於模擬IC的劣化之方法、系統及電腦程式產品。所述模擬的劣化接著例如可被使用以提供所述IC隨著時間過去的一劣化曲線、所述IC的一預測的故障時間、及/或擴增在現場操作的IC的邊際量測。
所述模擬亦可以有助於所述IC的一設計過程，例如在根據所述設計製造IC之前改善所述設計。所述模擬可以額外有助於根據所述設計製造的IC的分類及用途，因而這些IC可以針對於適合其估計的劣化及預測的故障時間之目的。所述模擬的另一可能的用途是決定(以及在根據所述設計製造的IC中配置)用於所述IC的一適當的電源管理設計，例如是一DVFS(動態電壓及頻率縮放)系統的參數(例如，電壓及頻率)，以符合所述IC的某個使用壽命目標。配置一製造出的IC的DVFS系統參數可以是發生在所述IC被製造以及當其被釋出用於現場操作之間(亦即，在其被交貨給將會在現場運作其的終端使用者之前)、及/或在所述IC的現場操作期間，在根據所述模擬的劣化而事先所決定的一時間。例如，這些參數可被配置以最初允許所述IC的高效能(在導致較快的劣化為代價)，並且接著在所述IC的現場操作期間的一或多個時間被重新配置以降低所述IC的效能以便於減緩其劣化。其它的配置方案也是可能的，例如多次配置所述DVFS系統參數(在所述IC被釋出到現場操作之前及/或在現場操作期間)使得儘管有逐漸的劣化，所述IC的效能仍然維持一致的。
所述模擬可以是基於一IC設計的多個資料路徑的靜態時序分析(STA)的結果、或是基於所述資料路徑的任何類似的時序資料。這些例如可以是被判斷為關鍵路徑的資料路徑。
接著，給定所述時序資料，所述多個資料路徑在所述時間期間的劣化可以藉由以下來模擬：模擬在所述多個資料路徑上的例如溫度、電壓、及/或頻率的操作條件的一效應；模擬在所述多個資料路徑上的例如是NBTI、HCI、EM及/或TDDB的至少一物理劣化現象的一效應；以及模擬一邊際量測電路的操作，所述邊際量測電路是被嵌入在所述IC設計中並且被配置以監視所述多個資料路徑。此邊際量測電路是在其模擬的操作中輸出所述多個資料路徑的一最差情況的剩餘的邊際的一時間系列的值，亦即這些路徑中最窄的邊際。
實質上，由於所述邊際量測電路是被設定以輸出其所監視的資料路徑中最窄的邊際，而且由於所述模擬是考量所述操作條件以及物理劣化現象在所述資料路徑上的效應，因此所述邊際量測電路的輸出可以指出在給定這些效應下的這些資料路徑的劣化。此輸出例如可被使用來估計所述資料路徑在所述時間期間的一劣化曲線、及/或預測所述IC由於效能最差的資料路徑的一時序違反所造成的一故障時間。
現在參考到圖1，其展示根據一實施例的一用於IC劣化模擬的範例的系統100的方塊圖。系統100可包含一或多個硬體處理器102、一隨機存取記憶體(RAM)104、以及一或多個非暫態的電腦可讀取儲存裝置106。
儲存裝置106可以是已經於其上儲存程式指令及/或構件，其被配置以操作硬體處理器102。所述程式指令可包含一或多個軟體模組，例如一模擬模組108。所述軟體構件可包含一具有各種軟體構件的作業系統及/或驅動程式，以用於控制及管理一般的系統工作(例如，記憶體管理、儲存裝置控制、電源管理、等等)，並且促進在各種的硬體及軟體構件之間的通訊。
系統100可以藉由在模擬模組108的指令正藉由處理器102執行時，將其載入RAM 104中來運作。一般而言，模擬模組108的指令可以使得系統100接收例如是STA結果110a、操作條件選擇110b、以及物理現象選擇110c的輸入110、藉由模擬來處理所述輸入、以及輸出所述相關的IC的一模擬的劣化112，其包含一劣化曲線112a及/或一預測的故障時間112b。
如同在此所述的系統100只是本發明的一範例實施例，並且實際上可以只用硬體、只用軟體、或是用硬體及軟體兩者的組合來實施。系統100可以具有比所展示的更多或較少的構件及模組、可以結合所述構件中的兩個或多個、或是可以具有所述構件的一不同的配置或安排。系統100可包含任何使其能夠作用為可操作的電腦系統的額外的構件，例如是主機板、資料匯流排、電源供應器、網路介面卡、顯示器、輸入裝置(例如，鍵盤、指向裝置、觸敏的顯示器)、等等(未顯示)。再者，如同此項技術中已知的，系統100的構件可以位在同一處或是分散的、或是所述系統可被配置以一或多個雲端計算“實例”、“容器”、“虛擬機器”或是其它類型的封裝軟體應用程式來執行。
模擬模組108的指令現在是參考在圖2A中描繪的一劣化模擬器的一範例的圖形使用者介面(GUI)200、以及在圖3中描繪的一種用於模擬一IC(或者更明確地說是所述IC的關鍵路徑)的劣化之方法300的流程圖來加以論述。GUI 200可以使得方法300的使用者能夠提供輸入至(圖1的)模擬模組108並且觀察所述模組的輸出。使用者可以利用例如是一執行/恢復繼續控制200a、一暫停控制200b、及/或一重置控制200c的控制來影響有關模擬的個別的動作。
方法300的步驟可以用它們被呈現的順序、或是用不同的順序(或甚至是平行的)來執行，只要所述順序容許某一步驟的必要的輸入能夠從一較早步驟的輸出獲得即可。此外，除非另有明確地陳述，否則方法300的步驟是自動地被執行(例如，藉由圖1的系統100)。
一般而言，為了產生跨越某一時間期間(亦被稱為一‘時間範圍’)的一模擬，方法300可以針對於較小的時間期間的每一個加以重複(迭代)。例如，方法300可以針對於每一個單日的模擬來加以重複，以產生跨越數百天、數千天、或甚至是數萬天的一時間範圍的整體模擬。類似地，方法300的使用者可以設定其迭代期間為任何所要的值，例如是一小時、幾小時、一天、幾天、一週、幾週、一個月、幾個月、等等。所述時間範圍的長度可以事先決定、或更通常的是所述模擬可以繼續直到指出被模擬的IC已經由於在其一(或多個)資料路徑中的一時序違反而故障為止、或是直到所述模擬已經足夠冗長以在高可信度下推論此種時序違反何時可能發生為止。
為了更佳理解方法300的模擬，首先是刻意參考此方法的最後幾個步驟中之一，即步驟310，其中一邊際量測電路的操作被模擬。如同以上簡短提及的，所述邊際量測電路是嵌入在所述IC設計中(亦具有使其和所述IC一起製造的目標)以監視所述多個資料路徑。在每一個預先定義的時間期間一次之下(對應於在方法300上的一迭代)，所述邊際量測電路是輸出所述資料路徑的最差情況的剩餘的邊際的一值。例如，此可以一天發生一次，以作為追蹤所述資料路徑在那天期間的活動的最差情況的剩餘的邊際的一量測。所述模擬例如可以用此方式每天的進行，以輸出在一例如是數百天或數千天的較長時間範圍的一時間系列的最差情況的剩餘的邊際值。
暫時參考到圖2A，此種範例的時間系列是以圖形被描繪在一邊際量測電路面板210中，其展示所述邊際量測電路在一個1000天的範例的期間的讀數，其中一天一次有一個讀數(一值)。
輸出這些讀數的邊際量測電路可以是相同或類似在名稱為“積體電路邊際量測及故障預測裝置”的PCT國際公開號WO2019/097516中揭露的時序延遲邊際量測電路或相關的裝置/電路，其被納入在此作為參考。一般而言，所述邊際量測電路可包含以下主要構件：一信號組合器，其被配置以組合來自所述多個資料路徑的信號成為單一信號；一信號分離器，其被配置以分離所述組合的信號到兩個測試路徑中；一延遲電路，其被配置以逐漸地施加變化的位準的延遲至通過所述兩個測試路徑中的一第一測試路徑的信號；一比較電路，其被配置以根據在所述兩個測試路徑的所述第一測試路徑以及一第二測試路徑之間的比較來判斷所述多個資料路徑的最差情況的剩餘的邊際，其是在每一個位準的延遲下執行的。
所述術語“最差情況”在此是被使用來表示所述多個資料路徑中最窄的(最低的)剩餘的邊際。因為來自所述資料路徑的信號被組合，因此可能是無法知道這些資料路徑的每一個的個別的剩餘的邊際。反而，所述邊際量測電路的輸出可以指出存在所述資料路徑中的最窄的邊際。此知識通常是充分的，因為甚至若單一關鍵路徑由於一時序違反而故障，整個IC可能變成實際無效的。
在某些實施例中，出於實際原因，由所述邊際量測電路輸出的值可能具有相當低的解析度，亦即它們可能並未指出在單位時間內(例如，微微秒)的一精確的剩餘的邊際，而是分別指出目前量測到的剩餘的邊際落於其中的一邊際範圍。例如，所述邊際量測電路可被配置以輸出其包含的某一緩衝器的序號，其中此緩衝器封入並且指出某一範圍的邊際時間值。譬如，若所述邊際量測電路包含20個此種緩衝器，其整體封入200微微秒的邊際，則這些緩衝器可以封入由所述電路量測的以下的邊際：
緩衝器編號 邊際範圍(以微微秒計)
1 0.1(或是剛好0) – 10
2 10.1 – 20
…
20 190.1 – 200
表1：藉由所述邊際量測電路的緩衝器編碼的邊際範圍
在以上的例子中，每一個緩衝器可以指出在一10微微秒範圍之內的一邊際。然而，在各種的實施例中，整體的緩衝器數目、每一邊際的範圍、以及所有的緩衝器所產生的整體邊際覆蓋範圍可以是不同的。這些可以由晶片設計者來決定，其選擇用於IC中的各種資料路徑的所要的邊際，並且依此配置/設計一邊際量測電路。譬如，所有的緩衝器(亦即，所述邊際量測電路整體)的整體邊際覆蓋範圍可以是在50-500微微秒的範圍中；此廣範圍是欲包含任何內含於其中的子範圍(例如，50-100、70-300、400-500、100-300、等等)，即使此種子範圍在此為了簡潔的原因而未明確地被表列。根據一所要的量測解析度，緩衝器的數目譬如可以是在2到100之間；此廣範圍是欲包含任何內含於其中的子範圍(例如，2-20、5-20、10-20、5-30、10-30、等等)，即使此種子範圍在此為了簡潔的原因而未明確地被表列。
當所述邊際量測電路的操作被模擬時輸出的所述時間系列的值可被表示為緩衝器序號，其被展示在邊際量測電路面板210的Y軸、以及天的編號，其被展示在該面板的X軸。
其中所述邊際量測電路被模擬的步驟308可被視為方法300的一結果。換言之，在由此模擬輸出的所述時間系列中的每一個值事實上是已經在前面的時間期間(例如，一天)中影響所監測的資料路徑的劣化的多個因素，亦即所述操作條件、所述物理劣化現象、以及選配的是所述IC的大小、潛在缺陷的存在、等等的結果。這些因素是在以下參考方法300的步驟304-306來論述的。
然而，在所述模擬開始之前，方法300的一最初的步驟302(其可以不是針對於其它步驟的迭代的部分)可以是接收所述IC設計的多個資料路徑的時序資料，例如是針對於這些資料路徑的每一個的一邊際值(以單位時間計，例如微微秒)。所述時序資料選配的是一靜態時序分析(STA)的結果，其是在不需要整個電路的模擬下計算一數位電路的預期的時序的一已知的模擬方法。選配但非必要的是，所述STA是以方法300的一步驟來加以執行。利用不是所述特定的IC設計的資料路徑的STA結果也是可能的，其已知是行為類似的，例如是來自該設計的先前的版本。
在步驟302中接收到的時序資料實質上可以是所述多個資料路徑的最初的(亦即，在所述IC開始首先在現場運作之前的)邊際的一表列，其是以微微秒或是其它的單位時間給出的。譬如，若某一邊際量測電路監視32個資料路徑，則所述STA結果可包含32個數值的邊際值。為了簡化的目的，只接受這些值中的單一值作為輸入也是可能的，所述單一值是所有的值中最低的；此簡化技術是假設具有最低邊際的資料路徑亦將會是其劣化總是最差的資料路徑。
在步驟302中，利用不是真實STA的結果的一任意表列的資料路徑邊際也是可能的。此可以致能IC設計者能夠測試有關某些資料路徑的不同的邊際值在所述IC的潛在劣化上的效應的各種假設。設計者例如可以模擬不同組的資料路徑邊際(其是人工地或是藉由某個隨機演算法提供的)，以判斷這些組中的哪個是最佳的，並且應該主導所述IC設計的參數(例如是影響邊際的構件大小)。一進一步的選項是供設計者對於每一個資料路徑提供一邊際範圍，並且使方法300自動地根據需要而重複許多次以根據在每一個提供的範圍之內的離散的值來模擬。例如，若一200-300微微秒的邊際範圍被提供用於某一資料路徑，則方法300可以自動地針對於例如200、210、220、…、300的離散的邊際值來重複、或是在由設計者所決定的不同的增量來重複。另一選項是方法300的執行是根據在所提供的範圍之內的多個離散的邊際值的自動的隨機選擇。
在步驟302中的另一選項是接收已藉由一IC測試器判斷的一表列的資料路徑邊際，所述IC測試器是在製造後實際連接至一IC的一裝置，以測試所述IC的操作。
又一選項是步驟302是從已經在現場操作的一IC接收一表列的資料路徑邊際。這些資料路徑邊際可以是從所述IC在其最初的操作階段(例如，在其操作的最初幾小時、幾天、或幾週內)收集的，因而它們可靠地指出這些路徑的開始點。
無論前述選項中的哪個被利用，在步驟302中接收到的邊際值都可以作為在方法300的後續步驟中被執行的模擬的開始點(或是用於一時序邊際範圍的‘基線’)。
接著，給定所述STA結果，所述多個資料路徑在一時間範圍的劣化可以藉由迭代以下的步驟所要的次數來模擬、或是直到所述模擬指出使所述IC無法使用的一時序違反為止：
在一步驟304中，操作條件在所述多個資料路徑上的一效應可被模擬。所述操作條件可包含溫度、電壓、以及頻率中的一或多個。關於溫度，此可以是理論上藉由內嵌在所述IC中、通常(但不一定是)在所述資料路徑的附近的一溫度感測器將會量測到的溫度。積體電路在操作期間傾向會升溫，並且到達通常是40-100°C或超過的溫度。關於電壓，此可以是所述IC的核心電壓(經常被稱為V CORE)，其通常是在0.9-1.3伏特的範圍內或是超過。關於頻率，此可以是所述IC或是所述IC的部分的一處理器的時脈頻率，其通常是在高達幾GHz的範圍內。當然，本發明亦可以作用於超過這些值的操作條件，例如是隨著半導體及微電子技術進步將會致能的條件。
步驟304的模擬可以是根據從所述半導體及微電子裝置文獻已知的此種操作條件在具有所述多個資料路徑類型的微電子部分上的效應，並且當然是被給予所述IC在模擬下的特定的時序資料。
針對於在方法300上的每一個迭代，步驟304的輸出可以是某一加速因數，其表示所述資料路徑在所述迭代的時間期間(例如，單日)，給定在該日存在的平均操作條件下已經劣化有多少。所述加速因數例如可以根據所述資料路徑(或是其例如是典型的CMOS的表示)在例如SPICE(積體電路用模擬程式)或類似者的一電子電路模擬器中的一個別的模擬來加以判斷。此種個別的模擬的輸出可被接收為方法300的選配的額外的輸入。參考圖2A，一操作條件面板202可以容許觀看及調整一溫度204、一電壓206、以及一頻率208。在所展示的簡單例子中，這三個操作條件是沿著模擬的1000天的時間範圍維持固定的。然而，藉由在所述模擬期間調整這些操作條件中的一或多個，更複雜的情節可加以評估，例如是一IC在所述整體模擬的時間範圍之內的不同的較小的時間期間操作在不同的操作條件下。譬如，使用者可以在某一模擬的天數之後暫停200b所述模擬，並且利用滑塊204a、206a及/或208a的任一個來分別調整所述溫度、電壓及/或頻率。接著，使用者可以恢復繼續200a所述模擬，其現在將會被給定所述新調整的操作參數所影響。當然，所述模擬的暫停200b及恢復繼續200a只是提供給使用者方便而已，並且使用者可以選擇不使用這些功能，而是在所述模擬正在執行時動態地調整所述操作條件；在此例中，所述新的操作條件將只是在開始下一個模擬的時間期間(例如，天)時適用，其是方法300的下一個迭代。
圖2A的滑塊204a、206a及208b僅僅是被展示為方法300如何可以接收所述操作條件的值的一簡單的例子。此種值當然可以藉由更複雜的手段來接收，例如是藉由程式化方法300(選配的是，事先程式化其)以在所述方法上的一或多個特定的迭代調整這些條件的任一個。
在一步驟306中，在所述多個資料路徑上的至少一物理劣化現象的一效應可被模擬。這些物理劣化現象可包含負偏壓的溫度不穩定性(NBTI)、熱載子注入(HCI)、電遷移(EM)、以及時間相依的介電質崩潰(TDDB)、以及任何其它在微電子的故障物理(PoF)文獻中已知的相關的現象。每一個此種物理劣化現象都具有其本身典型的時間的模式，其通常是某一非線性劣化曲線，其界定微電子半導體構件逐漸地故障所在的速率。應注意到的是，儘管某些物理劣化現象可被表示在邊際量測電路[加上數字]的輸出中(例如NBTI、HCI及EM)，但是其它(例如，TDDB)可能並不影響所述邊際並且因此不影響所述邊際量測電路的輸出。
參考圖2A，在一參數選擇面板212內，一物理劣化現象面板214可以致能使用者能夠選擇在步驟306模擬是所要的一或多個現象。使用者可以使他或她最初的選擇(例如，如圖所示的NTBI)適用至全體的模擬的時間範圍、或是在所述模擬期間改變此選擇，例如是藉由暫停200b所述模擬、調整所述選擇、以及恢復繼續200a所述模擬。如上參考步驟304所論述的，所述調整亦可以在不暫停及恢復繼續下完成，而是動態地完成。
選配的是，視覺化所選的物理劣化現象的效應的圖可以顯示給使用者(此未顯示在圖2A中)。此可以致能使用者能夠理解所選的現象對於整體劣化的貢獻，其是與在劣化面板220(其進一步在以下敘述)中顯示的資訊分開的。
在參數選擇面板212中，使用者可以進一步選擇來模擬存在於所述IC中的一潛在缺陷216(或是複數個此種缺陷)。潛在缺陷是隨機製造缺陷，其通常不是立即起作用，而是在所述IC已經作用一陣子(例如，幾週、幾個月、或是幾年)之後。當一潛在缺陷開始影響所述IC的某一資料路徑時，其通常造成快速的指數的劣化。僅作為舉例的是，一弱的短路可能最初具有非常高的電阻，因此完全不影響所述資料路徑的操作。然而，該電阻可能突然開始指數地下降，快速地導致該資料路徑操作的能力完全故障。於是，使用者可以在所述模擬期間的某一時間勾選所述潛在缺陷216方框，其於是將會開始指數地影響劣化。類似於如上所論述的，此可以在暫停及恢復繼續所述模擬下、或是不暫停及恢復繼續所述模擬下完成。
在參數選擇面板212中，使用者可以進一步輸入所述IC的大小218(例如，以毫米平方計)。此可以強化所述物理現象中的一或多個的模擬。例如，在某些相對較新的製程中，TDDB亦受到所述IC的整體大小影響。如同此項技術中已知的，給定使用者輸入的所述IC的大小，此效應可以作為因素而計入模擬中。
未顯示在圖2A中，但當然為一選項的是使用者可以在所述模擬期間的任何時間，調整所述多個資料路徑的瞬間的邊際值。此可以是有用於若使用者希望亦模擬藉由所述IC(通常是CPU或GPU)在不同的時間執行的不同的軟體應用程式、在所述多個資料路徑的不同的資料路徑上施加不同位準的應力。例如，使用者可以程式化(圖1的)所述模擬模組來週期性地調整所述多個資料路徑的任一個的邊際值某一百分比或是絕對的時間量。此亦可以在步驟302的架構中執行；並非單純地接收邊際值，該步驟可以包含接收邊際值(或是其之調整)以及有關在所述時間範圍期間何時施加它們的指令。所述程式化可以是與使用者預測是所述IC的使用輪廓相稱的，所述IC可以在其使用壽命期間的不同時間執行不同的軟體應用程式。譬如，若所述IC是被安裝在機動車輛中的CPU，則使用者可以模擬之後的韌體升級的效應，其是造成較高的CPU利用率(以及在所述多個資料路徑的任一個中的更多活動)，因而可能加速所述CPU的劣化。使用者可以藉由在所述韌體預期被升級的那天引入某個邊際縮減來完成此。
回到圖3，在步驟306及/或308的模擬中，所述操作條件及/或所述物理劣化現象的效應尤其可以根據在電機工程的可靠性領域中現有的知識而被計算出，如同例如在J. W. McPherson的“可靠性物理及工程”，Springer(2010)中所表達的，其被納入在此作為參考。
在步驟310及312，所述邊際量測電路的模擬308可被利用以分別提供所述IC隨著時間過去的一劣化曲線、以及所述IC的一預測的故障時間。
現在參照圖2A的一劣化面板220，一劣化曲線222可以相對應由所述邊際量測電路輸出的時間系列而被繪製，並且被展示在邊際量測電路面板210。在此展示的範例的劣化曲線222是非線性的，其呈現一逐漸減小的劣化速率。一約80%劣化是在第1000天達到，並且藉由所述曲線的斜率、甚至是只藉由目測可以推論100%劣化(亦即，時序違反)只可能在之後的數年達到。所述劣化曲線可以在所述模擬期間即時地繪製，亦即所述曲線可以在方法300的每一個迭代在X軸上延伸。當然，在到達所述時間範圍的結束時一次繪製整個劣化曲線222也是可能的。
參考到GUI 200的一剩餘的使用壽命面板224，其提出視覺化所述IC的預測的故障時間(或實質是預測的剩餘的使用壽命)的一選項。黑色曲線是表示以年為單位(Y軸)的所述IC的剩餘的使用壽命，並且此曲線的X軸是展示該使用壽命預測在所述模擬的時間範圍期間的發展。例如，如圖所示，當足夠的資料已經累積時，一(15年的)剩餘的使用壽命預測是首先在大約30天後可得的。接著，隨著所述模擬的進行，所述剩餘的使用壽命預測被降低至10年(在模擬的250到500天之間)，接著降低至9年(在750天)，並且維持在9年直到所述模擬在1000天結束為止。在所述黑色曲線之後展示的灰色(半色調)的‘波封’是表示在所述模擬期間的每一時間的剩餘的使用壽命預測的信心水準。最初，在大約第30天，給定低的累計的資料量下，信心水準仍然是相當低的，並且因此所述波封展示在5到20年之間的任意處的一相當寬的預測。隨著時間前進，信心成長並且所述波封變成較窄的，最終在第1000天指出一7.5至12.5年的範圍。
現在參考到呈現所述預測的故障時間的額外的選項，其在此被展示在GUI 200的一預測的故障時間面板226中。在此，所述預測的故障時間可以用故障前的操作年來呈現(例如，如同所示的9年)、或是若使用者提供所述IC的操作的一開始日期(例如，如同所示的2022年1月1日)，則所述預測的故障時間可被提供為一日期(例如，如同所示的2031年1月1日)。所述預測的故障時間面板226可以在到達所述時間範圍的結束時展示所述預測的故障時間、或是較早開始展示及更新其，分別是模擬到時間上的每一個時點的明顯的劣化趨勢。例如，已經在所述模擬的第500天，假設相同的操作條件及物理劣化現象保持相同的，外推到目前為止的劣化曲線222的指數形狀是可能的，其將會在大約10年內導致故障。
現在參考到圖2B，除了在以下論述的特點之外，其是與圖2A相同的。在這兩個圖中相同的元件的元件符號在圖2B中是被標記一撇號；例如，圖2A的劣化模擬器200在圖2B中是被標記‘200。
圖2B是展示一情況，其中在所述模擬的第500天，使用者對於所述操作條件‘202、所述物理劣化現象‘222、以及所述潛在缺陷‘216勾選框做了某些調整：所述溫度‘204是從50°C被增高至51.5°C，所述電壓‘206是從750mV被降低至749mV，所述頻率是從1000MHz被增高至1001MHz，所述物理劣化現象‘222是從NTBI被改變為EM，並且一潛在缺陷‘216已經被選擇。這些改變是使得劣化加速，導致所述IC在第5年而不是第9年故障。在第500天開始，所述加速是顯著的，例如是在所述邊際量測電路面板‘210的時間系列中、在所述劣化曲線面板‘222中、在所述剩餘的使用壽命面板‘224中、以及在所述預測的故障時間面板‘226中。
類似於由所述使用者所做並且在圖2B中所示的調整，所述使用者可以人工地或是程式化的方式(例如，藉由預先程式化在所述模擬期間何種改變需要發生、以及何時需要發生)來做成對於所述操作條件、物理劣化現象、及/或潛在缺陷選擇的任一者的任一或多個調整。
方法300的模擬亦可以在IC已經根據IC設計來製造並且投入現場使用之後才變成有用的。資料可以從內嵌在這些IC中的操作的邊際量測代理集中地收集(例如，藉由和在現場的IC網路通訊的一中央伺服器)，其具有數值的邊際讀數的形式(或是如上所論述的，指出邊際範圍的緩衝器編號)。或者是，資料可以從內嵌在IC中的一或多個邊際代理，在每一個IC中內部地收集。(方法300的)所述模擬的結果可以集中地儲存、或是分別儲存在所述個別的IC上(或是在所述IC被嵌入的一電腦系統中)。所述資料可以展示一特定的操作的IC根據(方法300的)所述模擬的劣化、或是從所述模擬偏離(可能考慮到其被不同的軟體應用程式利用的方式、環境的狀況、操作條件、潛在缺陷、等等)。若所述IC展現從所述模擬偏差，則有關該特定的IC的任何較快或較慢的劣化、及/或關於一更新的使用壽命預測的警告可被發出。所述警告可被發出給所述IC的使用者(例如，所述IC被安裝於其中的一計算裝置的擁有者、所述IC被安裝於其中的一機動車輛的擁有者)、及/或在所述IC的供應或維護鏈中的任何實體，例如是所述IC設計者或製造商、一系統(例如，計算裝置或機動車輛)製造商或服務提供者、等等。
例如，若安裝在一機動車輛的一電腦化系統中的一IC呈現比原先模擬更快的劣化，則一警告可被發出給所述車輛的駕駛、車輛在保修期內的服務中心、所述車輛所屬的車隊經理、所述車輛的製造商、所述IC被嵌入於其中的電腦化系統的製造商、及/或所述IC本身的製造商。此種警告可以即時地被發出、在所述IC或中央伺服器發現劣化是比原先模擬更快的之際立即被發出、或是和其它警告一起被封包而週期性地被發出。響應於所述警告，前述實體的任一者可以採取預防的手段，例如是更新所述電腦化系統的軟體及/或韌體以便於降低在所述IC上的負載，因而減緩其劣化。或者是，例如若所述劣化是極其快速的，則所述車輛可被召回並且所述IC(或甚至是其被嵌入的整個電腦系統)被主動地更換以便於避免所述車輛即將到來的故障。
本發明可以是一種系統、一種方法、及/或一種電腦程式產品。所述電腦程式產品可包含一電腦可讀取儲存媒體(或多個媒體)，其具有於其上的電腦可讀取程式指令以用於使得一處理器實行本發明的特點。
所述電腦可讀取儲存媒體可以是一實體的裝置，其可以保持及儲存供指令執行裝置使用的指令。所述電腦可讀取儲存媒體例如可以是、但並不限於電子儲存裝置、磁性儲存裝置、光學儲存裝置、電磁儲存裝置、半導體儲存裝置、或是前述的任何適當的組合。所述電腦可讀取儲存媒體的更特定的例子的一非窮舉的表列是包含以下：可攜式的電腦磁片、硬碟、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、可抹除可程式化唯讀記憶體(EPROM或快閃記憶體)、靜態隨機存取記憶體(SRAM)、可攜式光碟唯讀記憶體(CD-ROM)、數位影音光碟(DVD)、記憶棒、軟碟片、具有記錄於其上的指令的機械式編碼的裝置、以及前述的任何適當的組合。如同在此所用的，電腦可讀取儲存媒體本身並不欲被解釋為暫態的信號，例如是無線電波或其它自由傳播的電磁波、透過波導或其它傳輸媒體傳播的電磁波(例如，通過光纖纜線的光脈衝)、或是透過導線傳輸的電性信號。而是，所述電腦可讀取儲存媒體是一非暫態(亦即非揮發性)媒體。
在此所述的電腦可讀取程式指令可以是從電腦可讀取儲存媒體下載到個別的計算/處理裝置、或是經由網路，例如是網際網路、本地區域網路、廣域網路及/或無線網路下載到外部的電腦或外部的儲存裝置。所述網路可包括銅傳輸電纜線、光學傳輸光纖、無線傳輸、路由器、防火牆、交換器、閘道電腦及/或邊緣伺服器。在每一個計算/處理裝置中的一網路轉接器卡或網路介面是從所述網路接收電腦可讀取程式指令，並且轉傳所述電腦可讀取程式指令以用於儲存在所述個別的計算/處理裝置之內的一電腦可讀取儲存媒體中。
用於實行本發明的操作的電腦可讀取程式指令可以是組譯器指令、指令集架構(ISA)指令、機器指令、機器相關的指令、微碼、韌體指令、設定狀態的資料、或是用一或多個程式語言的任意組合撰寫的原始碼或目的碼，其包含例如是Java、Smalltalk、C++或類似者的物件導向的程式語言、以及習知的程序式程式語言，例如是"C"程式語言或是類似的程式語言。所述電腦可讀取程式指令可以完全地在使用者的電腦上、部份在使用者的電腦上、以一獨立的套裝軟體、部份在使用者的電腦上而且部份在遠端電腦上、或是完全在遠端電腦或伺服器上執行。在所述後者情節中，所述遠端電腦可以透過任意類型的網路來連接至使用者的電腦，其包含本地區域網路(LAN)或廣域網路(WAN)、或是所述連接可以是連接至一外部的電腦(例如，利用網際網路服務提供者而透過網際網路連接的)。在某些實施例中，例如包含可程式化的邏輯電路、現場可程式化閘陣列(FPGA)、或是可程式化邏輯陣列(PLA)的電子電路可以藉由利用所述電腦可讀取程式指令的狀態資訊以個人化所述電子電路來執行所述電腦可讀取程式指令，以便於執行本發明的特點。在某些實施例中，例如包含特殊應用積體電路(ASIC)的電子電路可以是已經在製造時納入所述電腦可讀取程式指令，使得所述ASIC是被配置以在無程式化下執行這些指令。
本發明的特點在此是參考根據本發明的實施例的方法、設備(系統)及電腦程式產品的流程圖及/或方塊圖來描述的。將會瞭解到的是，所述流程圖及/或方塊圖的每一個區塊、以及在所述流程圖及/或方塊圖中的區塊的組合可以藉由電腦可讀取程式指令來實施。
這些電腦可讀取程式指令可被提供至一般用途的電腦、特殊用途的電腦、或是其它可程式化的資料處理設備的處理器以產生一機器，使得所述指令經由所述電腦或其它可程式化的資料處理設備的處理器執行，產生用於實施在所述流程圖及/或方塊圖的一或多個區塊中所指明的功能/動作的手段。這些電腦可讀取程式指令亦可被儲存在電腦可讀取儲存媒體中，其可以指示電腦、可程式化的資料處理設備、及/或其它裝置以一特定的方式來作用，使得具有儲存於其中的指令的電腦可讀取儲存媒體包括一產品，其包含實施在所述流程圖及/或方塊圖的一或多個區塊中所指明的功能/動作的特點的指令。
所述電腦可讀取程式指令亦可被載入到電腦、其它可程式化的資料處理設備、或是其它裝置之上，以使得一系列的操作步驟能夠在所述電腦、其它可程式化的設備或是其它裝置上被執行以產生一電腦實施的方法，使得在所述電腦、其它可程式化的設備、或是其它裝置上執行的指令實施在所述流程圖及/或方塊圖的一或多個區塊中所指明的功能/動作。
在所述圖式中的流程圖及方塊圖是描繪根據本發明的各種實施例的系統、方法及電腦程式產品的可能的實施方式的架構、功能及操作。就此點而言，在所述流程圖或方塊圖中的每一個區塊可以代表指令的一模組、區段、或部分，其包括一或多個可執行的指令以用於實施所指明的邏輯功能。亦將會注意到的是，所述方塊圖及/或流程圖的每一個區塊、以及在所述方塊圖及/或流程圖中的區塊的組合可以藉由特殊用途的硬體為基礎的系統來實施，所述系統執行所指明的功能或動作、或是實行特殊用途的硬體及電腦指令的組合。
在所述說明及請求項中，所述術語“實質”、“主要”以及其之形式的每一個當描述一數值時，其是表示至多與該值的一20%偏差(亦即，±20%)。類似地，當此種術語描述一數值的範圍時，其是表示至多一較廣20%的範圍，亦即10%超過該明確的範圍以及10%低於其。
在所述說明中，任何給定的數值的範圍都應該被視為已經明確揭露所有可能的子範圍以及在所述範圍內的個別的數值，使得每一個此種子範圍以及個別的數值構成本發明的一實施例。不論所述範圍有多廣，此都適用。例如，從1至6的整數範圍的說明應該被視為已經明確揭露例如從1至3、從1至4、從1至5、從2至4、從2至6、從3至6、等等的子範圍、以及在所述範圍內的個別的數值，例如是1、4及6。類似地，例如從0.6至1.1的小數的範圍的說明應該被視為已經明確揭露例如從0.6至0.9、從0.7至1.1、從0.9至1、從0.8至0.9、從0.6至1.1、從1至1.1等等的子範圍、以及在所述範圍內的個別的數值，例如是0.7、1及1.1。
本發明的各種實施例的說明已經為了說明之目的來呈現，但是並不欲為窮舉或是受限於所述明確的說明。許多修改及變化對於所述技術中具有通常技能者而言將會是明顯的，而不脫離所敘實施例的範疇及精神。在此所用的術語是被選擇來最佳解說所述實施例的原理、實際的應用、或是優於市場上可見的技術技術上的改善、或是致能其他具有此項技術中普通技能者能夠理解在此揭露的實施例。
在本申請案的說明及請求項中，所述字詞“包括”、“包含”及“具有”以及其之形式的每一個並不一定被限制於所述字詞所可能相關的一表列中的構件。
在所述說明以及任何被納入作為參考或者是依據的文件之間有不一致的情形中，所欲的是由本說明來主控。
100:系統 102:硬體處理器 104:隨機存取記憶體(RAM) 106:非暫態的電腦可讀取儲存裝置 108:模擬模組 110:輸入 110a:STA結果 110b:操作條件選擇 110c:物理現象選擇 112:模擬的劣化 112a:劣化曲線 112b:預測的故障時間 200、‘200:圖形使用者介面(GUI)/劣化模擬器 200a:執行/恢復繼續控制 200b:暫停控制 200c:重置控制 202、‘202:操作條件面板 204、‘204:溫度 204a:滑塊 206、‘202:電壓 206a:滑塊 208:頻率 208a:滑塊 210、‘210:邊際量測電路面板 212:參數選擇面板 214:物理劣化現象面板 216:潛在缺陷 218:IC的大小 220:劣化面板 222、‘222:劣化曲線 224、‘224:剩餘的使用壽命面板 226、‘226:預測的故障時間面板 300:方法 302:步驟 304:步驟 306:步驟 308:步驟 310:步驟
範例實施例是被描繪在所參照的圖式中。在圖式中所示的構件及特點的尺寸大致是為了便利且清楚的呈現來選擇的，因而不一定依照比例來展示。所述圖式是在以下列出。
[圖1]是根據一實施例的一用於IC劣化模擬的範例的系統的方塊圖。
[圖2A]是根據一實施例的一劣化模擬器的一範例的圖形使用者介面(GUI)的圖示。
[圖2B]是根據一實施例的圖2A的範例的GUI的另一圖示。
[圖3]是根據一實施例的一種用於模擬一IC的劣化之方法的流程圖。
100:系統
102:硬體處理器
104:隨機存取記憶體(RAM)
106:非暫態的電腦可讀取儲存裝置
108:模擬模組
110:輸入
110a:STA結果
110b:操作條件選擇
110c:物理現象選擇
112:模擬的劣化
112a:劣化曲線
112b:預測的故障時間

Claims (39)

  1. 一種電腦實施的方法，其包括： 接收積體電路(IC)設計的多個資料路徑的時序資料； 模擬所述多個資料路徑在一段時間期間的劣化，其中所述時序資料是作為所述模擬的劣化的基線，並且其中所述模擬包括： 模擬在所述多個資料路徑上的操作條件的效應，其中所述操作條件包括：溫度、電壓、以及頻率， 模擬在所述多個資料路徑上的至少一物理劣化現象的效應，其中所述至少一物理劣化現象是從以下所構成的群組選出：負偏壓的溫度不穩定性(NBTI)、熱載子注入(HCI)、電遷移(EM)、以及時間相依的介電質崩潰(TDDB)，以及 模擬邊際量測電路的操作，其被嵌入在所述IC設計中並且監視所述多個資料路徑，其中所述邊際量測電路是在所述模擬的操作中輸出所述多個資料路徑的最差情況的剩餘的邊際的時間系列的值；以及 根據所述模擬的劣化，估計以下的至少一個： 所述多個資料路徑在所述時間期間的劣化曲線，以及 由於所述多個資料路徑中的效能最差的資料路徑的時序違反所造成的所述IC設計的預測的故障時間。
  2. 如請求項1之電腦實施的方法，其中所述邊際量測電路包括： 信號組合器，其被配置以組合來自所述多個資料路徑的信號； 信號分離器，其被配置以分離所述組合的信號到兩個測試路徑中； 延遲電路，其被配置以逐漸地施加變化的位準的延遲至通過所述兩個測試路徑中的第一測試路徑的信號； 比較電路，其被配置以根據在所述兩個測試路徑的所述第一測試路徑以及第二測試路徑之間的比較來判斷所述多個資料路徑的最差情況的剩餘的邊際。
  3. 如請求項1之電腦實施的方法，其進一步包括： 從使用者接收所述操作條件的值。
  4. 如請求項3之電腦實施的方法，其中： 所述操作條件的值的所述接收是包括： 接收所述操作條件中的至少一個的不同的值，以及 接收在所述時間期間，在時間上不同的時點的選擇，所述不同的值分別將在所述時點被施加；以及 所述電腦實施的方法進一步包括在所述操作條件的所述模擬期間，在時間上所選的不同的時點施加所述不同的值。
  5. 如請求項1之電腦實施的方法，其進一步包括： 從使用者接收所述至少一物理劣化現象的選擇， 其中所述至少一物理劣化現象的效應的所述模擬是根據所述選擇。
  6. 如請求項5之電腦實施的方法，其中： 所述至少一物理劣化現象的所述選擇是包括： 所述物理劣化現象中的多個的選擇，以及 在所述時間期間，在時間上所述物理劣化現象中的所述多個的每一個分別將被施加的不同的時點的選擇；以及 所述電腦實施的方法進一步包括在所述物理劣化現象中的所述多個的效應的所述模擬期間，在時間上所選的不同的時點施加所述物理劣化現象中的所述多個。
  7. 如請求項1之電腦實施的方法，其中： 藉由所述邊際量測電路輸出的最差情況的剩餘的邊際的值是分別以最差情況的剩餘的邊際的範圍來給出。
  8. 如請求項1之電腦實施的方法，其中所述劣化的所述模擬進一步包括： 模擬不同的軟體應用程式在不同的時間藉由所述IC的執行，其藉由分別週期性地調整所述多個資料路徑中的一或多個的一或多個邊際值。
  9. 如請求項1之電腦實施的方法，其進一步包括根據所述模擬的劣化： 調整在所述IC設計中的所述多個資料路徑中的一或多個，以增加或減少所述一或多個資料路徑的所述邊際。
  10. 如請求項1之電腦實施的方法，其進一步包括根據所述模擬的劣化： 從內嵌在根據所述IC設計所製造的操作的IC中的邊際量測電路接收資料；以及 根據所述模擬的劣化以及所接收到的資料，執行以下的至少一個： 估計所述操作的IC的實際的劣化與所述模擬的劣化的偏差， 更新所述操作的IC的劣化估計，以及 根據所述操作的IC的實際的劣化與所述模擬的劣化的估計的偏差來發出警告。
  11. 如請求項1之電腦實施的方法，其進一步包括： 在根據所述IC設計所製造的IC的動態電壓及頻率縮放(DVFS)系統中，根據所述模擬的劣化來配置所述DVFS系統的參數。
  12. 如請求項11之電腦實施的方法，其中所述參數的所述配置是在以下被執行的： 介於在所述IC被製造到所述IC被釋出用於現場操作之間；及/或 在所述IC的現場操作期間，在根據所述模擬的劣化事先被判斷的時間。
  13. 一種系統，其包括： (a)至少一硬體處理器；以及 (b)非暫態的電腦可讀取儲存媒體，其具有利用其來體現的程式碼，所述程式碼是可藉由所述至少一硬體處理器執行以： 接收積體電路(IC)設計的多個資料路徑的時序資料； 自動地模擬所述多個資料路徑在一段時間期間的劣化，其中所述時序資料是作為所述模擬的劣化的基線，並且其中所述模擬包括： 模擬在所述多個資料路徑上的操作條件的效應，其中所述操作條件包括：溫度、電壓、以及頻率， 模擬在所述多個資料路徑上的至少一物理劣化現象的效應，其中所述至少一物理劣化現象是從以下所構成的群組選出：負偏壓的溫度不穩定性(NBTI)、熱載子注入(HCI)、電遷移(EM)、以及時間相依的介電質崩潰(TDDB)，以及 模擬邊際量測電路的操作，其被嵌入在所述IC設計中並且監視所述多個資料路徑，其中所述邊際量測電路是在所述模擬的操作中輸出所述多個資料路徑的最差情況的剩餘的邊際的時間系列的值；以及 根據所述模擬的劣化，估計以下的至少一個： 所述多個資料路徑在所述時間期間的劣化曲線，以及 由於所述多個資料路徑中的效能最差的資料路徑的時序違反所造成的所述IC設計的預測的故障時間。
  14. 如請求項13之系統，其中所述邊際量測電路包括： 信號組合器，其被配置以組合來自所述多個資料路徑的信號； 信號分離器，其被配置以分離所述組合的信號到兩個測試路徑中； 延遲電路，其被配置以逐漸地施加變化的位準的延遲至通過所述兩個測試路徑中的第一測試路徑的信號； 比較電路，其被配置以根據在所述兩個測試路徑的所述第一測試路徑以及第二測試路徑之間的比較來判斷所述多個資料路徑的最差情況的剩餘的邊際。
  15. 如請求項13之系統，其中所述程式碼是進一步可執行以： 從使用者接收所述操作條件的值。
  16. 如請求項14之系統，其中： 所述操作條件的值的所述接收包括： 接收所述操作條件中的至少一個的不同的值，以及 接收在所述時間期間，在時間上不同的時點的選擇，所述不同的值分別將在所述時點被施加；以及 所述程式碼是進一步可執行以在所述操作條件的所述模擬期間，在時間上所選的不同的時點施加所述不同的值。
  17. 如請求項13之系統，其中所述程式碼是進一步可執行以： 從使用者接收所述至少一物理劣化現象的選擇， 其中所述至少一物理劣化現象的效應的所述模擬是根據所述選擇。
  18. 如請求項17之系統，其中： 所述至少一物理劣化現象的所述選擇是包括： 所述物理劣化現象中的多個的選擇，以及 在所述時間期間，在時間上所述物理劣化現象中的所述多個的每一個分別將被施加的不同的時點的選擇；以及 所述程式碼是進一步可執行以在所述物理劣化現象中的所述多個的效應的所述模擬期間，在時間上所選的不同的時點施加所述物理劣化現象中的所述多個。
  19. 如請求項13之系統，其中： 藉由所述邊際量測電路輸出的最差情況的剩餘的邊際的值是分別以最差情況的剩餘的邊際的範圍來給出。
  20. 如請求項13之系統，其中所述劣化的所述模擬進一步包括： 模擬不同的軟體應用程式在不同的時間藉由所述IC的執行，其藉由分別週期性地調整所述多個資料路徑中的一或多個的一或多個邊際值。
  21. 如請求項13之系統，其中所述程式碼是進一步可執行以根據所述模擬的劣化： 調整在所述IC設計中的所述多個資料路徑中的一或多個，以增加或減少所述一或多個資料路徑的所述邊際。
  22. 如請求項13之系統，其中所述程式碼是進一步可執行以根據所述模擬的劣化： 從內嵌在根據所述IC設計所製造的操作的IC中的邊際量測電路接收資料；以及 根據所述模擬的劣化以及所接收到的資料，執行以下的至少一個： 估計所述操作的IC的實際的劣化與所述模擬的劣化的偏差， 更新所述操作的IC的劣化估計，以及 根據所述操作的IC的實際的劣化與所述模擬的劣化的估計的偏差來發出警告。
  23. 如請求項13之系統，其中所述程式碼是進一步可執行以： 在根據所述IC設計所製造的IC的動態電壓及頻率縮放(DVFS)系統中，根據所述模擬的劣化來配置所述DVFS系統的參數。
  24. 如請求項23之系統，其中所述參數的所述配置是在以下被執行的： 介於在所述IC被製造到所述IC被釋出用於現場操作之間；及/或 在所述IC的現場操作期間，在根據所述模擬的劣化事先被判斷的時間。
  25. 一種包括非暫態的電腦可讀取儲存媒體之電腦程式產品，所述儲存媒體具有利用其來體現的程式碼，所述程式碼是可藉由至少一硬體處理器執行以： 接收積體電路(IC)設計的多個資料路徑的時序資料； 自動地模擬所述多個資料路徑在一段時間期間的劣化，其中所述時序資料是作為所述模擬的劣化的基線，並且其中所述模擬包括： 模擬在所述多個資料路徑上的操作條件的效應，其中所述操作條件包括：溫度、電壓、以及頻率， 模擬在所述多個資料路徑上的至少一物理劣化現象的效應，其中所述至少一物理劣化現象是從以下所構成的群組選出：負偏壓的溫度不穩定性(NBTI)、熱載子注入(HCI)、電遷移(EM)、以及時間相依的介電質崩潰(TDDB)，以及 模擬邊際量測電路的操作，其被嵌入在所述IC設計中並且監視所述多個資料路徑，其中所述邊際量測電路是在所述模擬的操作中輸出所述多個資料路徑的最差情況的剩餘的邊際的時間系列的值；以及 根據所述模擬的劣化，估計以下的至少一個： 所述多個資料路徑在所述時間期間的劣化曲線，以及 由於所述多個資料路徑中的效能最差的資料路徑的時序違反所造成的所述IC設計的預測的故障時間。
  26. 如請求項25之電腦程式產品，其中所述邊際量測電路包括： 信號組合器，其被配置以組合來自所述多個資料路徑的信號； 信號分離器，其被配置以分離所述組合的信號到兩個測試路徑中； 延遲電路，其被配置以逐漸地施加變化的位準的延遲至通過所述兩個測試路徑中的第一測試路徑的信號； 比較電路，其被配置以根據在所述兩個測試路徑的所述第一測試路徑以及第二測試路徑之間的比較來判斷所述多個資料路徑的最差情況的剩餘的邊際。
  27. 如請求項25之電腦程式產品，其中所述程式碼是進一步可執行以： 從使用者接收所述操作條件的值。
  28. 如請求項27之電腦程式產品，其中： 所述操作條件的值的所述接收是包括： 接收所述操作條件中的至少一個的不同的值，以及 接收在所述時間期間，在時間上不同的時點的選擇，所述不同的值分別將在所述時點被施加；以及 所述程式碼是進一步可執行以在所述操作條件的所述模擬期間，在時間上所選的不同的時點施加所述不同的值。
  29. 如請求項25之電腦程式產品，其中所述程式碼是進一步可執行以： 從使用者接收所述至少一物理劣化現象的選擇， 其中所述至少一物理劣化現象的效應的所述模擬是根據所述選擇。
  30. 如請求項29之電腦程式產品，其中： 所述至少一物理劣化現象的所述選擇是包括： 所述物理劣化現象中的多個的選擇，以及 在所述時間期間，在時間上所述物理劣化現象中的所述多個的每一個分別將被施加的不同的時點的選擇；以及 所述程式碼是進一步可執行以在所述物理劣化現象中的所述多個的效應的所述模擬期間，在時間上所選的不同的時點施加所述物理劣化現象中的所述多個。
  31. 如請求項25之電腦程式產品，其中： 藉由所述邊際量測電路輸出的最差情況的剩餘的邊際的值是分別以最差情況的剩餘的邊際的範圍來給出。
  32. 如請求項25之電腦程式產品，其中所述劣化的所述模擬進一步包括： 模擬不同的軟體應用程式在不同的時間藉由所述IC的執行，其藉由分別週期性地調整所述多個資料路徑中的一或多個的一或多個邊際值。
  33. 如請求項25之電腦程式產品，其中所述程式碼是進一步可執行以根據所述模擬的劣化： 調整在所述IC設計中的所述多個資料路徑中的一或多個，以增加或減少所述一或多個資料路徑的所述邊際。
  34. 如請求項25之電腦程式產品，其中所述程式碼是進一步可執行以根據所述模擬的劣化： 從內嵌在根據所述IC設計所製造的操作的IC中的邊際量測電路接收資料；以及 根據所述模擬的劣化以及所接收到的資料，執行以下的至少一個： 估計所述操作的IC的實際的劣化與所述模擬的劣化的偏差， 更新所述操作的IC的劣化估計，以及 根據所述操作的IC的實際的劣化與所述模擬的劣化的估計的偏差來發出警告。
  35. 如請求項25之電腦程式產品，其中所述程式碼是進一步可執行以： 在根據所述IC設計所製造的IC的動態電壓及頻率縮放(DVFS)系統中，根據所述模擬的劣化來配置所述DVFS系統的參數。
  36. 如請求項35之電腦程式產品，其中所述參數的所述配置是在以下被執行的： 介於在所述IC被製造到所述IC被釋出用於現場操作之間；及/或 在所述IC的現場操作期間，在根據所述模擬的劣化事先被判斷的時間。
  37. 一種電腦實施的方法，其包括： 接收積體電路(IC)設計的多個資料路徑的時序資料； 模擬所述多個資料路徑在一段時間期間的劣化，其中所述時序資料是作為所述模擬的劣化的基線，並且其中所述模擬包括： 模擬在所述多個資料路徑上的操作條件的效應，其中所述操作條件包括：溫度、電壓、以及頻率， 模擬在所述多個資料路徑上的至少一物理劣化現象的效應，其中所述至少一物理劣化現象是從以下所構成的群組選出：負偏壓的溫度不穩定性(NBTI)、熱載子注入(HCI)、電遷移(EM)、以及時間相依的介電質崩潰(TDDB)，以及 模擬邊際量測電路的操作，其被嵌入在所述IC設計中並且監視所述多個資料路徑，其中所述邊際量測電路是在所述模擬的操作中輸出所述多個資料路徑的最差情況的剩餘的邊際的時間系列的值。
  38. 一種系統，其包括： (a)至少一硬體處理器；以及 (b)非暫態的電腦可讀取儲存媒體，其具有利用其來體現的程式碼，所述程式碼是可藉由所述至少一硬體處理器執行以： 接收積體電路(IC)設計的多個資料路徑的時序資料； 自動地模擬所述多個資料路徑在一段時間期間的劣化，其中所述時序資料是作為所述模擬的劣化的基線，並且其中所述模擬包括： 模擬在所述多個資料路徑上的操作條件的效應，其中所述操作條件包括：溫度、電壓、以及頻率， 模擬在所述多個資料路徑上的至少一物理劣化現象的效應，其中所述至少一物理劣化現象是從以下所構成的群組選出：負偏壓的溫度不穩定性(NBTI)、熱載子注入(HCI)、電遷移(EM)、以及時間相依的介電質崩潰(TDDB)，以及 模擬邊際量測電路的操作，其被嵌入在所述IC設計中並且監視所述多個資料路徑，其中所述邊際量測電路是在所述模擬的操作中輸出所述多個資料路徑的最差情況的剩餘的邊際的時間系列的值。
  39. 一種包括非暫態的電腦可讀取儲存媒體之電腦程式產品，所述儲存媒體具有利用其來體現的程式碼，所述程式碼是可藉由至少一硬體處理器執行以： 接收積體電路(IC)設計的多個資料路徑的時序資料； 自動地模擬所述多個資料路徑在一段時間期間的劣化，其中所述時序資料是作為所述模擬的劣化的基線，並且其中所述模擬包括： 模擬在所述多個資料路徑上的操作條件的效應，其中所述操作條件包括：溫度、電壓、以及頻率， 模擬在所述多個資料路徑上的至少一物理劣化現象的效應，其中所述至少一物理劣化現象是從以下所構成的群組選出：負偏壓的溫度不穩定性(NBTI)、熱載子注入(HCI)、電遷移(EM)、以及時間相依的介電質崩潰(TDDB)，以及 模擬邊際量測電路的操作，其被嵌入在所述IC設計中並且監視所述多個資料路徑，其中所述邊際量測電路是在所述模擬的操作中輸出所述多個資料路徑的最差情況的剩餘的邊際的時間系列的值。
TW111143493A 2021-11-15 2022-11-15 用於劣化估計和故障時間預測的積體電路模擬器 TW202328964A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163279373P 2021-11-15 2021-11-15
US63/279,373 2021-11-15
US17/703,438 2022-03-24
US17/703,438 US11740281B2 (en) 2018-01-08 2022-03-24 Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing

Publications (1)

Publication Number Publication Date
TW202328964A true TW202328964A (zh) 2023-07-16

Family

ID=86335179

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111143493A TW202328964A (zh) 2021-11-15 2022-11-15 用於劣化估計和故障時間預測的積體電路模擬器
TW111143500A TW202328963A (zh) 2021-11-15 2022-11-15 使用工作負載和邊際感測的積體電路劣化估計和故障時間預測

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111143500A TW202328963A (zh) 2021-11-15 2022-11-15 使用工作負載和邊際感測的積體電路劣化估計和故障時間預測

Country Status (3)

Country Link
EP (1) EP4433902A1 (zh)
TW (2) TW202328964A (zh)
WO (2) WO2023084529A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11740281B2 (en) 2018-01-08 2023-08-29 Proteantecs Ltd. Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548539A (en) * 1993-11-05 1996-08-20 Analogy, Inc. Analysis mechanism for system performance simulator
US7205854B2 (en) * 2003-12-23 2007-04-17 Intel Corporation On-chip transistor degradation monitoring
CN103310028B (zh) * 2012-03-07 2017-08-15 飞思卡尔半导体公司 考虑器件老化的设计集成电路的方法
ES2974290T3 (es) * 2017-11-15 2024-06-26 Proteantecs Ltd Medición del margen de un circuito integrado y dispositivo de predicción de fallos
US11408932B2 (en) * 2018-01-08 2022-08-09 Proteantecs Ltd. Integrated circuit workload, temperature and/or subthreshold leakage sensor

Also Published As

Publication number Publication date
TW202328963A (zh) 2023-07-16
WO2023084529A1 (en) 2023-05-19
WO2023084528A1 (en) 2023-05-19
EP4433902A1 (en) 2024-09-25

Similar Documents

Publication Publication Date Title
TWI796494B (zh) 高效積體電路模擬及測試
CN110728096B (zh) 制造集成电路的方法和设计集成电路的计算系统
US20150154331A1 (en) Estimating delay deterioration due to device degradation in integrated circuits
US11740281B2 (en) Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing
US9891275B2 (en) Integrated circuit chip reliability qualification using a sample-specific expected fail rate
US9104834B2 (en) Systems and methods for single cell product path delay analysis
US20170308639A1 (en) Method for analyzing ir drop and electromigration of ic
TW202328964A (zh) 用於劣化估計和故障時間預測的積體電路模擬器
JP5938423B2 (ja) 集積回路における装置性能のキャリブレーション
US20090210201A1 (en) System and method to predict chip iddq and control leakage components
US20120266123A1 (en) Coherent analysis of asymmetric aging and statistical process variation in electronic circuits
Wyrwas et al. Accurate quantitative physics-of-failure approach to integrated circuit reliability
Cook et al. Reliability based hardware Trojan design using physics-based electromigration models
Fang et al. Scalable methods for analyzing the circuit failure probability due to gate oxide breakdown
US20170212165A1 (en) Resistance measurement-dependent integrated circuit chip reliability estimation
Freijedo et al. Modeling the effect of process, power-supply voltage and temperature variations on the timing response of nanometer digital circuits
US7630845B2 (en) Method for calculating tolerable value for fluctuation in power supply voltage and method of testing
US8689168B1 (en) Reliability determination taking into account effect of component failures on circuit operation
US9176184B2 (en) Semiconductor device burn-in stress method and system
US20060074589A1 (en) Method of predicting quiescent current variation of an integrated circuit die from a process monitor derating factor
US8301290B2 (en) System and method for correcting systematic parametric variations on integrated circuit chips in order to minimize circuit limited yield loss
US20160116527A1 (en) Stochastic and topologically aware electromigration analysis methodology
US20240353476A1 (en) Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing
Abbas et al. BTI mitigation by anti-ageing software patterns
US10216879B1 (en) Method for establishing aging model of device and analyzing aging state of device with aging model