TW202321712A - 具三態偵測功能之狀態偵測電路及其狀態偵測方法 - Google Patents

具三態偵測功能之狀態偵測電路及其狀態偵測方法 Download PDF

Info

Publication number
TW202321712A
TW202321712A TW111121627A TW111121627A TW202321712A TW 202321712 A TW202321712 A TW 202321712A TW 111121627 A TW111121627 A TW 111121627A TW 111121627 A TW111121627 A TW 111121627A TW 202321712 A TW202321712 A TW 202321712A
Authority
TW
Taiwan
Prior art keywords
node
circuit
voltage
state
detection
Prior art date
Application number
TW111121627A
Other languages
English (en)
Other versions
TWI796241B (zh
Inventor
尤俊仁
王宣凱
楊智仁
佘憲治
Original Assignee
立錡科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立錡科技股份有限公司 filed Critical 立錡科技股份有限公司
Priority to US18/050,928 priority Critical patent/US20230160935A1/en
Application granted granted Critical
Publication of TWI796241B publication Critical patent/TWI796241B/zh
Publication of TW202321712A publication Critical patent/TW202321712A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Interface Circuits In Exchanges (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

一種狀態偵測電路，用以偵測輸入節點之狀態為浮接、電性連接於接地電位或電性連接於外部電壓。狀態偵測電路包括：單向元件電路，用以將測試節點單向電性導通至偵測節點，其中偵測節點耦接於輸入節點，其中測試節點、單向元件電路、偵測節點及輸入節點形成電流路徑；以及判斷電路，用以根據偵測節點之電壓位準而判斷輸入節點之狀態。於偵測階段中，狀態偵測電路於測試節點提供測試電壓，其中偵測節點之電壓位準根據輸入節點之狀態、測試電壓與單向元件電路之特性而決定。

Description

具三態偵測功能之狀態偵測電路及其狀態偵測方法
本發明係有關一種狀態偵測電路，特別是指一種具有三態(tri-state)偵測功能之狀態偵測電路。本發明也有關於用以控制狀態偵測電路的控制方法。
請參閱圖1，美國專利US5469086A中揭露一種狀態偵測電路。如圖1所示，狀態偵測電路1000包含脈波產生器101、計數器201以及浮接狀態判斷器301。在測試期間，脈波產生器101用以根據輸入節點Nin1之狀態而產生脈波，並由計數器201計算脈波產生器101所產生的脈波數量。浮接狀態判斷器301根據計數器201所計算之脈波數量而判斷輸入節點Nin1之狀態，當計數器201所計算之脈波數量超過一定數量時，則浮接狀態判斷器301判斷輸入節點Nin1為浮接狀態，反之，則判斷輸入節點Nin1為非浮接狀態。圖1之先前技術電路複雜，只能用於低壓偵測，且僅能判斷輸入節點Nin1是否為浮接狀態，而無法判斷輸入節點Nin1之其他狀態(例如：電性連接於外部電壓或接地電位均無法判斷)。
請參閱圖2，圖2顯示另一種先前技術之狀態偵測電路。狀態偵測電路2000中，狀態判斷器402根據偵測節點Vdet’之電壓位準而判斷輸入節點Nin2之狀態，進而產生訊號SFG。當偵測節點Vdet’之電壓位準小於電壓閾值Vth時，訊號SFG示意輸入節點Nin2之狀態為電性連接於接地電位；當偵測節點Vdet’之電壓位準大於電壓閾值Vth時，訊號SFG示意輸入節點Nin2之狀態為浮接。圖2之先前技術僅能判斷輸入節點Nin2之兩種狀態，即接地或浮接，且具有高靜態電流、耗面積等缺點。
相較於前述之先前技術，本發明之狀態偵測電路可用於偵測三態(tri-state)，即偵測外部接腳為浮接、電性連接於接地電位，或是電性連接於外部電壓之狀態，且本發明之狀態偵測電路構成簡單而不耗面積，更可適用於高低壓之應用而不受限於低壓之偵測。
就其中一個觀點言，本發明提供了一種狀態偵測電路，用以偵測一輸入節點之狀態為浮接、電性連接於一接地電位或電性連接於一外部電壓，其中該狀態偵測電路包含：一單向元件電路，用以將一測試節點單向電性導通至一偵測節點，該偵測節點耦接於該輸入節點，其中該測試節點、該單向元件電路、該偵測節點及該輸入節點形成一電流路徑；以及一判斷電路，用以根據該偵測節點之電壓位準而判斷該輸入節點之狀態；其中於一偵測階段中，該狀態偵測電路於該測試節點提供一測試電壓，其中該偵測節點之電壓位準根據該輸入節點之狀態、該測試電壓與該單向元件電路之特性而決定。
在一較佳實施例中，其中於該偵測階段中，該判斷電路根據以下至少一種情形而判斷該輸入節點之狀態：當該偵測節點之電壓位準低於一第一閾值且高於一第二閾值時，該判斷電路判斷該輸入節點之狀態為浮接；當該偵測節點之電壓位準低於該第二閾值時，該判斷電路判斷該輸入節點之狀態為電性連接於該接地電位；及/或當該偵測節點之電壓位準高於該第一閾值時，該判斷電路判斷該輸入節點之狀態為電性連接於該外部電壓；其中該第一閾值大於該第二閾值。
在一較佳實施例中，該狀態偵測電路更包含一放電電路，耦接於該偵測節點，其中於一放電階段，該狀態偵測電路於該測試節點提供一接地電位，該放電電路用以將該測試節點之該接地電位電連接至該偵測節點與該輸入節點，以將該偵測節點與該輸入節點之電壓位準放電至該接地電位，其中該放電階段早於該偵測階段。
在一較佳實施例中，該放電電路並聯耦接於該單向元件電路。
在一較佳實施例中，該放電電路包括一第一電晶體，其為一金氧半(MOS, Metal-Oxide-Semiconductor) 電晶體之開關，且該單向元件電路包括該金氧半電晶體之內接二極體(body diode)。
在一較佳實施例中，該狀態偵測電路更包含一緩衝電路，用以根據一驅動訊號而於該測試節點產生該測試電壓或該接地電位。
在一較佳實施例中，該狀態偵測電路更包含一控制電路，用以產生一第一控制訊號及該驅動訊號，藉此控制該狀態偵測電路操作於該偵測階段或該放電階段，其中該放電電路根據該第一控制訊號而操作。
在一較佳實施例中，該狀態偵測電路更包含一箝位元件，耦接於該輸入節點與該偵測節點之間，藉此使得該偵測節點之電壓位準受箝位而不超過一電壓上限，其中該電壓上限小於該單向元件電路、該放電電路或該判斷電路各自對應的耐受電壓(withstand voltage)之絕對最大額定值(absolute maximum rating)之中的最小者；其中該外部電壓之電壓位準高於該單向元件電路、該放電電路或該判斷電路各自對應的耐受電壓之絕對最大額定值。
在一較佳實施例中，該箝位元件為一金氧半電晶體，該金氧半電晶體具有一導通閾值電壓，其中該電壓上限相關於該導通閾值電壓與該金氧半電晶體之致能位準。
在一較佳實施例中，該金氧半電晶體之致能位準為該測試電壓與該導通閾值電壓之和，使得該電壓上限等於該測試電壓。
在一較佳實施例中，該第一閾值小於該電壓上限。
在一較佳實施例中，該狀態偵測電路更用於一多接腳狀態偵測電路，其中該多接腳狀態偵測電路包含：複數該狀態偵測電路，該複數狀態偵測電路之該複數測試節點共同耦接於一共用測試節點，其中於該偵測階段中，該多接腳狀態偵測電路於該共用測試節點提供一共用測試電壓，其中於該放電階段中，該多接腳狀態偵測電路於該共用測試節點提供該接地電位；以及一共用緩衝電路，用以根據一共用驅動訊號而於該共用測試節點產生該共用測試電壓或該接地電位。
在一較佳實施例中，該電阻耦接於該輸入節點與該偵測節點之間，用以於該偵測階段中限制流經該電流路徑之電流位準。
在一較佳實施例中，該電阻之電阻值小於該單向元件電路於導通時的等效電阻值，使得當該輸入節點之狀態為電性連接於該接地電位時，於該偵測階段中，該偵測節點之電壓位準低於該第二閾值。
在一較佳實施例中，該單向元件電路包括一P-N接面二極體(P-N Junction diode)或一蕭特基二極體(Schottky diode)或一齊納二極體(Zener diode)或一二極體耦接式電晶體。
在一較佳實施例中，該單向元件電路具有一順向導通電壓，該第二閾值小於該測試電壓與該順向導通電壓之差值，該第一閾值大於該測試電壓與該順向導通電壓之差值。
在一較佳實施例中，該外部電壓大於等於該測試電壓。
在一較佳實施例中，該箝位元件為一空乏型金氧半電晶體，或為一空乏型橫向擴散金氧半電晶體。
就另一個觀點言，本發明也提供了一種狀態偵測方法，用以偵測一輸入節點之狀態為浮接、電性連接於一接地電位或電性連接於一外部電壓，其中該狀態偵測方法包含：提供一單向元件電路，用以將一測試節點單向電性導通至一偵測節點，且將該偵測節點電性導通至該輸入節點，使得該測試節點、該單向元件電路、該偵測節點及該輸入節點形成一電流路徑；以及用以根據該偵測節點之電壓位準而判斷該輸入節點之狀態；其中於一偵測階段中，於該測試節點提供一測試電壓，其中該偵測節點之電壓位準根據該輸入節點之狀態、該測試電壓與該單向元件電路之特性而決定。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
本發明中的圖式均屬示意，主要意在表示各電路間之耦接關係，以及各訊號波形之間之關係，至於電路、訊號波形與頻率則並未依照比例繪製。
請參閱圖3，圖3顯示本發明之狀態偵測電路的一種實施例方塊圖(狀態偵測電路3003)。在一實施例中，狀態偵測電路3003包含單向元件電路103以及判斷電路203，狀態偵測電路3003用以偵測輸入節點Ni之狀態為浮接、電性連接於接地電位或電性連接於外部電壓。本實施例中，單向元件電路103用以將測試節點Nte單向電性導通至偵測節點Nde，偵測節點Nde耦接於輸入節點Ni，判斷電路203用以根據偵測節點Nde之電壓位準而判斷輸入節點Ni之狀態。在一實施例中，測試節點Nte、單向元件電路103、偵測節點Nde及輸入節點Ni形成電流路徑IL1。在一實施例中，當狀態偵測電路3003操作於偵測階段時，狀態偵測電路3003於測試節點Nte提供測試電壓Vte，其中偵測節點Nde之電壓位準根據輸入節點Ni之狀態、測試電壓Vte、電流路徑IL1之電流位準與單向元件電路103之特性而決定。需說明的是，電流路徑IL1相關於測試電壓Vte及輸入節點Ni之電性狀態，當輸入節點Ni操作於其他狀態時，電流路徑IL1亦可不存在。
請參閱圖4A至圖4E，圖4A顯示本發明之狀態偵測電路的一種實施例示意圖(狀態偵測電路3004)，圖4B至圖4E顯示本發明之狀態偵測電路中單向元件電路之數種實施例示意圖。如圖4A所示，在一實施例中，狀態偵測電路3004中的單向元件電路104配置為P-N接面二極體(P-N Junction diode)，P-N接面二極體之順向端耦接於測試節點Nte，反向端耦接於偵測節點Nde，用以將測試節點Nte單向電性導通至偵測節點Nde。在其他實施例中，單向元件電路104亦可配置為(但不限於)以下之一：蕭特基二極體(Schottky diode，如圖4B所示)、齊納二極體(Zener diode，如圖4C所示)，或二極體耦接式電晶體(如圖4D與圖4E所示)，其耦接方式與上述P-N接面二極體相同。
請同時參閱圖3與圖5A至圖5C，圖5A顯示當輸入節點為浮接狀態時，本發明之狀態偵測電路之操作波形圖；圖5B顯示當輸入節點為電性連接於接地電位時，本發明之狀態偵測電路之操作波形圖；圖5C顯示當輸入節點為電性連接於外部電壓時，本發明之狀態偵測電路之操作波形圖。在一實施例中，當狀態偵測電路3003操作於偵測階段時，判斷電路203根據以下三種情形之至少一種情形而判斷輸入節點Ni之狀態：(一)當偵測節點Nde上的電壓Vde之電壓位準低於第一閾值Vth1且高於第二閾值Vth2時(如圖5A)，判斷電路203判斷輸入節點Ni之狀態為浮接。(二)當偵測節點Nde上的電壓Vde之電壓位準低於第二閾值Vth2時(如圖5B)，判斷電路203判斷輸入節點Ni之狀態為電性連接於接地電位。(三)當偵測節點Nde上的電壓Vde之電壓位準高於第一閾值Vth1時(如圖5C)，判斷電路203判斷輸入節點Ni之狀態為電性連接於外部電壓。上述實施例中，第一閾值Vth1大於第二閾值Vth2。關於輸入節點Ni狀態之判斷細節將於圖11至圖13之實施例中詳述。
請參閱圖6A及圖6B，圖6A及圖6B分別顯示本發明之狀態偵測電路的一種實施例方塊圖(狀態偵測電路3006A、狀態偵測電路3006B)。圖6A之狀態偵測電路3006A及圖6B之狀態偵測電路3006B相似於圖3之狀態偵測電路3003，在一實施例中，狀態偵測電路3006A更包含放電電路306，用以將輸入節點Ni之電壓位準放電至接地電位。在一較佳實施例中，如圖6B所示，狀態偵測電路3006B之放電電路306並聯耦接於單向元件電路103，於放電階段中，狀態偵測電路3006B於測試節點Nte提供接地電位，放電電路306用以電性導通輸入節點Ni與測試節點Nte，以將測試節點Nte之接地電位電連接至偵測節點Nde與輸入節點Ni，而將偵測節點Nde與輸入節點Ni之電壓位準放電至接地電位。上述實施例中，放電階段早於偵測階段。
請參閱圖7，圖7顯示本發明之狀態偵測電路的一種實施例示意圖(狀態偵測電路3007)。在一實施例中，金氧半(Metal-Oxide-Semiconductor, MOS)電晶體MN2包括放電電路307及單向元件電路107，本實施例中，狀態偵測電路3007之放電電路307配置為金氧半電晶體MN2之開關，且單向元件電路107配置為金氧半電晶體MN2之內接二極體。在一實施例中，狀態偵測電路3007更包含緩衝電路X1，用以根據驅動訊號DRV而於測試節點Nte產生測試電壓Vte或放電電壓VSSA，本實施例中，測試電壓Vte為高電位VDDA，放電電壓VSSA為接地電位GND。
請參閱圖8，圖8顯示本發明之狀態偵測電路的一種實施例示意圖(狀態偵測電路3008)。圖8之狀態偵測電路3008相似於圖7之狀態偵測電路3007，在一實施例中，狀態偵測電路3008更包含箝位元件MN1，如圖8所示，箝位元件MN1耦接於輸入節點Ni與偵測節點Nde之間，藉此使得偵測節點Nde上的電壓Vde受箝位而不超過電壓上限Vlim，其中電壓上限Vlim小於單向元件電路107、放電電路307或判斷電路203各自對應的耐受電壓(withstand voltage) 之絕對最大額定值(absolute maximum rating)之中的最小者。換言之，當偵測節點Nde上的電壓Vde超過對應的耐受電壓之絕對最大額定值時，對應的電路將因電壓過高而永久損壞，因此藉由箝位元件MN1將偵測節點Nde上的電壓Vde箝位於電壓上限Vlim，可保護單向元件電路107、放電電路307或判斷電路203不受損壞。上述實施例中，輸入節點Ni所電性連接之外部電壓的電壓位準VE高於單向元件電路107、放電電路307或判斷電路203各自對應的耐受電壓之絕對最大額定值。在一較佳實施例中，箝位元件MN1為金氧半(MOS, metal-oxide-semiconductor)電晶體，具有導通閾值電壓VTHH，其中電壓上限Vlim相關於導通閾值電壓VTHH與該金氧半電晶體之致能位準。在一較佳實施例中，箝位元件MN1為LDMOS(lateral diffused MOS)電晶體，其具有耐受高壓的橫向擴散結構。
請參閱圖9，圖9顯示本發明之狀態偵測電路的一種具體實施例示意圖(狀態偵測電路3009)。圖9之狀態偵測電路3009相似於圖8之狀態偵測電路3008，在一實施例中，狀態偵測電路3009更包含控制電路409，控制電路409用以根據訊號SC而產生第一控制訊號VDIS、第二控制訊號VC及驅動訊號DRV，藉此控制狀態偵測電路3009操作於偵測階段或放電階段，其中放電電路307根據第一控制訊號VDIS而操作，箝位元件MN1根據第二控制訊號VC而操作。緩衝電路X1根據驅動訊號DRV而於測試節點Nte產生測試電壓Vte或放電電壓VSSA。在一較佳實施例中，如圖9所示，狀態偵測電路3009更包含電阻R1，電阻R1耦接於輸入節點Ni與偵測節點Nde之間，用以於偵測階段中限制流經電流路徑之電流位準。在一較佳實施例中，電晶體MN1可為加強型電晶體或空乏型電晶體，在電晶體MN1為空乏型電晶體的情況下，由於導通閾值通常為負值，第二控制訊號VC可以較低的電壓控制空乏型電晶體MN1的閘極。
請同時參閱圖10與圖5A，圖10顯示本發明之狀態偵測電路操作於放電階段的一種具體實施例示意圖(狀態偵測電路3010)。圖10之實施例可對應於圖5A中放電階段之操作波形圖(圖5B、圖5C之放電階段亦同)。如圖10之實施例所示，當狀態偵測電路3010操作於放電階段時，緩衝電路X1根據驅動訊號DRV而於測試節點Nte產生放電電壓VSSA(即接地電位GND)，第一控制訊號VDIS與第二控制訊號VC分別控制放電電路307與箝位元件MN1導通，此時輸入節點Ni上的寄生電容C1之電壓可經由電流路徑IL2放電至接地電位GND，而將偵測節點Vde與輸入節點Ni之電壓位準放電至接地電位GND，使得於放電階段後的偵測階段中，判斷電路203可準確判斷輸入節點Ni之狀態。上述實施例可對應於圖5A之放電階段(時點t1至時點t2)，於此階段中，測試節點Nte上的電壓VNte之電壓位準為接地電位GND，第一控制訊號VDIS與第二控制訊號VC為高位準。
請參閱圖11，圖11顯示本發明之狀態偵測電路操作於偵測階段，且輸入節點狀態為浮接時的一種具體實施例示意圖(狀態偵測電路3011)。請同時參閱圖5A，在一具體實施例中，於放電階段結束後的時點t2，緩衝電路X1根據驅動訊號DRV而於測試節點Nte產生測試電壓Vte(即高電位VDDA)，第一控制訊號VDIS控制放電電路307為不導通，第二控制訊號VC控制箝位元件MN1繼續導通，於時點t3至時點t4之偵測階段中，測試節點Nte上的電壓VNte之電壓位準為高電位VDDA，第一控制訊號VDIS控制放電電路307繼續不導通，第二控制訊號VC控制箝位元件MN1繼續導通。以下將分別說明輸入節點Ni於不同狀態時，狀態偵測電路之判斷細節。
請繼續參閱圖5A與圖11，在一實施例中，當輸入節點Ni之狀態為浮接時，於放電階段結束後的時點t2至時點t3，測試節點Nte上的電壓VNte之電壓位準隨時間上升，當上升至具有順向導通電壓Vf之單向元件電路107導通時，測試電壓Vte將通過單向元件電路107、箝位元件MN1、電阻R1而對寄生電容C1充電，使得輸入節點Ni上的電壓Vi隨時間而增加，偵測節點Nde之電壓Vde亦隨時間增加，當偵測節點Nde之電壓Vde上升至測試電壓Vte與順向導通電壓Vf之差值(如圖5A之電壓位準V1f)時，單向元件電路107轉為不導通，因此於時點t3至時點t4之偵測階段中，偵測節點Nde之電壓Vde將維持於電壓位準V1f。在本實施例中，測試節點Nte上的電壓VNte之電壓位準於時點t3上升至高電位VDDA(測試電壓Vte)，使單向元件電路107轉為不導通，並使偵測節點Nde之電壓Vde於偵測階段維持於電壓位準V1f，其中電壓位準V1f等於高電位VDDA與順向導通電壓Vf之差值。
在一具體實施例中，第二閾值Vth2小於測試電壓Vte與順向導通電壓Vf之差值，第一閾值Vth1大於測試電壓Vte與順向導通電壓Vf之差值，因此於偵測階段中，當偵測節點Nde之電壓Vde低於第一閾值Vth1且高於第二閾值Vth2時，判斷電路203判斷輸入節點Ni之狀態為浮接。在一實施例中，判斷電路203根據判斷結果而控制輸出訊號Vflt、輸出訊號Vgnd、輸出訊號Vext三者之一為致能狀態。上述圖11之實施例中，判斷電路203根據輸入節點Ni狀態為浮接之判斷結果而控制輸出訊號Vflt為致能狀態，輸出訊號Vgnd與輸出訊號Vext則為禁能狀態。
請參閱圖12，圖12顯示本發明之狀態偵測電路操作於偵測階段，且輸入節點狀態為電性連接於接地電位時的一種具體實施例示意圖(狀態偵測電路3012)。請同時參閱圖5B，於放電階段結束後的時點t2以及時點t3至時點t4之偵測階段中，測試節點Nte上的電壓VNte、第一控制訊號VDIS、第二控制訊號VC之操作波形與圖5A相同，請參照段落[0050]說明。
請繼續參閱圖5B與圖12，在一實施例中，當輸入節點Ni之狀態為電性連接於接地電位時，於放電階段結束後的時點t2至時點t3，測試節點Nte上的電壓VNte之電壓位準隨時間上升，當上升至具有順向導通電壓Vf之單向元件電路107導通時，測試電壓Vte將通過單向元件電路107、箝位元件MN1、電阻R1而形成電流路徑IL3。在一實施例中，電阻R1之電阻值遠小於單向元件電路107於導通時的等效電阻值，使得當輸入節點Ni之狀態為電性連接於接地電位時，於偵測階段中，偵測節點Nde之電壓Vde低於第二閾值Vth2(如圖5B之電壓位準V1g)，或遠低於測試電壓Vte與順向導通電壓Vf之差值。需注意的是，第一閾值Vth1、第二閾值Vth2、測試電壓Vte與順向導通電壓Vf之關係與段落[0052]段相同，在此不贅述。上述實施例中，當偵測節點Nde之電壓Vde低於第二閾值Vth2時，判斷電路203判斷輸入節點Ni之狀態為電性連接於接地電位，進而控制輸出訊號Vgnd為致能狀態，輸出訊號Vflt與輸出訊號Vext則為禁能狀態。
請參閱圖13，圖13顯示本發明之狀態偵測電路操作於偵測階段，且輸入節點狀態為電性連接於外部電壓時的一種具體實施例示意圖(狀態偵測電路3013)。請同時參閱圖5C，於放電階段結束後的時點t2以及時點t3至時點t4之偵測階段中，測試節點Nte上的電壓VNte、第一控制訊號VDIS、第二控制訊號VC之操作波形與圖5A相同，請參照段落[0050]說明。
請繼續參閱圖5C與圖13，在一實施例中，當輸入節點Ni之狀態為電性連接於外部電壓，且外部電壓(例如電壓位準VE)大於等於測試電壓Vte(高電位VDDA)，於放電階段結束後，單向元件電路107具有逆向偏壓而不導通。如圖8之實施例說明，偵測節點Nde上的電壓Vde之電壓位準受箝位元件MN1箝位而不超過電壓上限Vlim，在一實施例中，箝位元件MN1為金氧半電晶體，具有導通閾值電壓VTHH，在一較佳實施例中，金氧半電晶體之致能位準為測試電壓Vte與導通閾值電壓VTHH之和，使得電壓上限Vlim等於測試電壓Vte之電壓位準(如圖5C之電壓位準V1e，於本實施例為高電位VDDA)。本實施例中，第一閾值Vth1小於電壓上限Vlim(即第一閾值Vth1小於測試電壓Vte之電壓位準)。
在另一實施例中，如圖7之實施例，當狀態偵測電路不包含箝位元件MN1，於偵測階段中，偵測節點Nde上的電壓Vde之電壓位準接近於外部電壓之電壓位準VE(如圖5C之電壓位準V1e，於本實施例為電壓位準VE)。本實施例中，第一閾值Vth1小於外部電壓之電壓位準VE，並且可大於測試電壓Vte之電壓位準。
上述兩實施例(圖13包含箝位元件MN1之狀態偵測電路及圖7不包含箝位元件MN1之狀態偵測電路)中，判斷方式均為：當偵測節點Nde上的電壓Vde之電壓位準高於第一閾值Vth1時，判斷電路203判斷輸入節點Ni之狀態為電性連接於外部電壓，進而控制輸出訊號Vext為致能狀態，輸出訊號Vflt與輸出訊號Vgnd則為禁能狀態。
請參閱圖14，圖14顯示本發明之狀態偵測電路用於多接腳狀態偵測電路的一種實施例示意圖(多接腳狀態偵測電路3014’)。在一實施例中，多接腳狀態偵測電路3014’包含複數狀態偵測電路以及共用緩衝電路X2。在一實施例中，複數狀態偵測電路包括例如圖14之狀態偵測電路3014A及狀態偵測電路3014B，狀態偵測電路3014A及狀態偵測電路3014B之測試節點共同耦接於共用測試節點Nste，於偵測階段中，多接腳狀態偵測電路3014’於該共用測試節點Nste提供共用測試電壓Vste，其中於該放電階段中，多接腳狀態偵測電路3014’於共用測試節點Nste提供放電電壓VSSA。在一實施例中，共用緩衝電路X2用以根據共用驅動訊號DRVS而於共用測試節點Nste產生共用測試電壓Vste(例如高電位VDDA)或放電電壓VSSA(例如接地電位GND)。
根據圖14之實施例，於偵測階段中，藉由共用緩衝電路X2於共用測試節點Nste產生共用測試電壓Vste，判斷電路214A與判斷電路214B可分別根據偵測節點Nde1與偵測節點Nde2之電壓位準而判斷輸入節點Ni1與輸入節點Ni2之狀態係浮接、電性連接於接地電位或電性連接於外部電壓，其判斷細節如前述實施例所述。本實施例可同時偵測複數接腳之三態，且複數狀態偵測電路可共用同一緩衝電路，因此更可節省面積而提升整體效能。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。所說明之各個實施例，並不限於單獨應用，亦可以組合應用，舉例而言，兩個或以上之實施例可以組合運用，而一實施例中之部分組成亦可用以取代另一實施例中對應之組成部件。此外，在本發明之相同精神下，熟悉本技術者可以思及各種等效變化以及各種組合，舉例而言，本發明所稱「根據某訊號進行處理或運算或產生某輸出結果」，不限於根據該訊號的本身，亦包含於必要時，將該訊號進行電壓電流轉換、電流電壓轉換、及／或比例轉換等，之後根據轉換後的訊號進行處理或運算產生某輸出結果。由此可知，在本發明之相同精神下，熟悉本技術者可以思及各種等效變化以及各種組合，其組合方式甚多，在此不一一列舉說明。因此，本發明的範圍應涵蓋上述及其他所有等效變化。
101:脈波產生器 103, 104, 107:單向元件電路 1000, 2000:狀態偵測電路 201:計數器 203:判斷電路 214A, 214B:判斷電路 301:浮接狀態判斷器 306:放電電路 307:放電電路 3003, 3004, 3006A, 3006B, 3007~3009:狀態偵測電路 3014’:多接腳狀態偵測電路 3014A, 3014B:狀態偵測電路 402:狀態判斷器 409:控制電路 C1:寄生電容 DRV:驅動訊號 DRVS:共用驅動訊號 GND:接地電位 IL1:電流路徑 IL2:電流路徑 IL3:電流路徑 MN1:箝位元件 MN2:金氧半電晶體 Nde:偵測節點 Nde1, Nde2:偵測節點 Ni:輸入節點 Ni1, Ni2:輸入節點 Nin1, Nin2:輸入節點 Nste:共用測試節點 Nte:測試節點 R1:電阻 SC:訊號 SFG:訊號 V1f, V1g, V1e:電壓位準 VC:第二控制訊號 VDDA:高電位 Vde:偵測節點上的電壓 Vdet’:偵測節點 VDIS:第一控制訊號 VE:外部電壓的電壓位準 Vf:順向導通電壓 Vflt, Vgnd, Vext:輸出訊號 Vi:輸入節點上的電壓 Vlim:電壓上限 VNte:測試節點上的電壓 VSSA:放電電壓 Vste:共用測試電壓 Vte:測試電壓 Vth:電壓閾值 Vth1:第一閾值 Vth2:第二閾值 VTHH:導通閾值電壓 X1:緩衝電路 X2:共用緩衝電路
圖1顯示先前技術之狀態偵測電路。
圖2顯示先前技術之狀態偵測電路。
圖3顯示本發明之狀態偵測電路的一種實施例方塊圖。
圖4A顯示本發明之狀態偵測電路的一種實施例示意圖。
圖4B~圖4E顯示本發明之狀態偵測電路中單向元件電路之數種實施例示意圖。
圖5A顯示當輸入節點為浮接狀態時，本發明之狀態偵測電路之操作波形圖。
圖5B顯示當輸入節點為電性連接於接地電位時，本發明之狀態偵測電路之操作波形圖。
圖5C顯示當輸入節點為電性連接於外部電壓時，本發明之狀態偵測電路之操作波形圖。
圖6A及圖6B分別顯示本發明之狀態偵測電路的一種實施例方塊圖。
圖7顯示本發明之狀態偵測電路的一種實施例示意圖。
圖8顯示本發明之狀態偵測電路的一種實施例示意圖。
圖9顯示本發明之狀態偵測電路的一種具體實施例示意圖。
圖10顯示本發明之狀態偵測電路操作於放電階段的一種具體實施例示意圖。
圖11顯示本發明之狀態偵測電路操作於偵測階段，且輸入節點狀態為浮接時的一種具體實施例示意圖。
圖12顯示本發明之狀態偵測電路操作於偵測階段，且輸入節點狀態為電性連接於接地電位時的一種具體實施例示意圖。
圖13顯示本發明之狀態偵測電路操作於偵測階段，且輸入節點狀態為電性連接於外部電壓時的一種具體實施例示意圖。
圖14顯示本發明之狀態偵測電路用於多接腳狀態偵測電路的一種實施例示意圖。
無
103:單向元件電路
203:判斷電路
3003:狀態偵測電路
IL1:電流路徑
Nde:偵測節點
Ni:輸入節點
Nte:測試節點
Vte:測試電壓

Claims (20)

  1. 一種狀態偵測電路，用以偵測一輸入節點之狀態為浮接、電性連接於一接地電位或電性連接於一外部電壓，其中該狀態偵測電路包含： 一單向元件電路，用以將一測試節點單向電性導通至一偵測節點，該偵測節點耦接於該輸入節點，其中該測試節點、該單向元件電路、該偵測節點及該輸入節點形成一電流路徑；以及 一判斷電路，用以根據該偵測節點之電壓位準而判斷該輸入節點之狀態； 其中於一偵測階段中，該狀態偵測電路於該測試節點提供一測試電壓，其中該偵測節點之電壓位準根據該輸入節點之狀態、該測試電壓與該單向元件電路之特性而決定。
  2. 如請求項1所述之狀態偵測電路，其中於該偵測階段中，該判斷電路根據以下至少一種情形而判斷該輸入節點之狀態： 當該偵測節點之電壓位準低於一第一閾值且高於一第二閾值時，該判斷電路判斷該輸入節點之狀態為浮接； 當該偵測節點之電壓位準低於該第二閾值時，該判斷電路判斷該輸入節點之狀態為電性連接於該接地電位；及/或 當該偵測節點之電壓位準高於該第一閾值時，該判斷電路判斷該輸入節點之狀態為電性連接於該外部電壓； 其中該第一閾值大於該第二閾值。
  3. 如請求項2所述之狀態偵測電路，更包含一放電電路，耦接於該偵測節點，其中於一放電階段，該狀態偵測電路於該測試節點提供一接地電位，該放電電路用以將該測試節點之該接地電位電連接至該偵測節點與該輸入節點，以將該偵測節點與該輸入節點之電壓位準放電至該接地電位，其中該放電階段早於該偵測階段。
  4. 如請求項3所述之狀態偵測電路，其中該放電電路並聯耦接於該單向元件電路。
  5. 如請求項4所述之狀態偵測電路，其中該放電電路包括一第一電晶體，其為一金氧半(Metal-Oxide-Semiconductor, MOS) 電晶體之開關，且該單向元件電路包括該金氧半電晶體之內接二極體(body diode)。
  6. 如請求項3所述之狀態偵測電路，更包含一緩衝電路，用以根據一驅動訊號而於該測試節點產生該測試電壓或該接地電位。
  7. 如請求項6所述之狀態偵測電路，更包含一控制電路，用以產生一第一控制訊號及該驅動訊號，藉此控制該狀態偵測電路操作於該偵測階段或該放電階段，其中該放電電路根據該第一控制訊號而操作。
  8. 如請求項3所述之狀態偵測電路，更包含一箝位元件，耦接於該輸入節點與該偵測節點之間，藉此使得該偵測節點之電壓位準受箝位而不超過一電壓上限，其中該電壓上限小於該單向元件電路、該放電電路或該判斷電路各自對應的耐受電壓(withstand voltage)之絕對最大額定值(absolute maximum rating)之中的最小者； 其中該外部電壓之電壓位準高於該單向元件電路、該放電電路或該判斷電路各自對應的耐受電壓之絕對最大額定值。
  9. 如請求項8所述之狀態偵測電路，其中該箝位元件為一金氧半電晶體，該金氧半電晶體具有一導通閾值電壓，其中該電壓上限相關於該導通閾值電壓與該金氧半電晶體之致能位準。
  10. 如請求項9所述之狀態偵測電路，其中該金氧半電晶體之致能位準為該測試電壓與該導通閾值電壓之和，使得該電壓上限等於該測試電壓。
  11. 如請求項8所述之狀態偵測電路，其中該第一閾值小於該電壓上限。
  12. 如請求項3所述之狀態偵測電路，更用於一多接腳狀態偵測電路，其中該多接腳狀態偵測電路包含： 複數該狀態偵測電路，該複數狀態偵測電路之該複數測試節點共同耦接於一共用測試節點，其中於該偵測階段中，該多接腳狀態偵測電路於該共用測試節點提供一共用測試電壓，其中於該放電階段中，該多接腳狀態偵測電路於該共用測試節點提供該接地電位；以及 一共用緩衝電路，用以根據一共用驅動訊號而於該共用測試節點產生該共用測試電壓或該接地電位。
  13. 如請求項2所述之狀態偵測電路，更包含一電阻，其中該電阻耦接於該輸入節點與該偵測節點之間，用以於該偵測階段中限制流經該電流路徑之電流位準。
  14. 如請求項13所述之狀態偵測電路，該電阻之電阻值小於該單向元件電路於導通時的等效電阻值，使得當該輸入節點之狀態為電性連接於該接地電位時，於該偵測階段中，該偵測節點之電壓位準低於該第二閾值。
  15. 如請求項2所述之狀態偵測電路，其中該單向元件電路包括一P-N接面二極體(P-N Junction diode)或一蕭特基二極體(Schottky diode)或一齊納二極體(Zener diode)或一二極體耦接式電晶體。
  16. 如請求項2所述之狀態偵測電路，其中該單向元件電路具有一順向導通電壓，該第二閾值小於該測試電壓與該順向導通電壓之差值，該第一閾值大於該測試電壓與該順向導通電壓之差值。
  17. 如請求項2所述之狀態偵測電路，其中該外部電壓大於等於該測試電壓。
  18. 如請求項9所述之狀態偵測電路，其中該箝位元件為一空乏型金氧半電晶體，或為一空乏型橫向擴散金氧半電晶體。
  19. 一種狀態偵測方法，用以偵測一輸入節點之狀態為浮接、電性連接於一接地電位或電性連接於一外部電壓，其中該狀態偵測方法包含： 提供一單向元件電路，用以將一測試節點單向電性導通至一偵測節點，且將該偵測節點電性導通至該輸入節點，使得該測試節點、該單向元件電路、該偵測節點及該輸入節點形成一電流路徑；以及 用以根據該偵測節點之電壓位準而判斷該輸入節點之狀態； 其中於一偵測階段中，於該測試節點提供一測試電壓，其中該偵測節點之電壓位準根據該輸入節點之狀態、該測試電壓與該單向元件電路之特性而決定。
  20. 如請求項18所述之狀態偵測方法，其中於該偵測階段中，該狀態偵測方法根據以下至少一種情形而判斷該輸入節點之狀態： 當該偵測節點之電壓位準低於一第一閾值且高於一第二閾值時，判斷該輸入節點之狀態為浮接； 當該偵測節點之電壓位準低於該第二閾值時，判斷該輸入節點之狀態為電性連接於該接地電位；及/或 當該偵測節點之電壓位準高於該第一閾值時，判斷該輸入節點之狀態為電性連接於該外部電壓； 其中該第一閾值大於該第二閾值。
TW111121627A 2021-11-19 2022-06-10 具三態偵測功能之狀態偵測電路及其狀態偵測方法 TWI796241B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/050,928 US20230160935A1 (en) 2021-11-19 2022-10-28 State detection circuit for detecting tri-state and state detection method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163281516P 2021-11-19 2021-11-19
US63/281516 2021-11-19

Publications (2)

Publication Number Publication Date
TWI796241B TWI796241B (zh) 2023-03-11
TW202321712A true TW202321712A (zh) 2023-06-01

Family

ID=86339492

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111121627A TWI796241B (zh) 2021-11-19 2022-06-10 具三態偵測功能之狀態偵測電路及其狀態偵測方法

Country Status (2)

Country Link
CN (1) CN116148645A (zh)
TW (1) TWI796241B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2662874B1 (fr) * 1990-05-30 1992-08-07 Sgs Thomson Microelectronics Circuit integre avec broche de detection de mode.
KR950004637B1 (ko) * 1993-01-19 1995-05-03 삼성전자주식회사 플로우팅 감지 회로
CN209472611U (zh) * 2019-02-25 2019-10-08 深圳市航天无线通信技术有限公司 汽车开关信号的三态输入检测电路及汽车
CN212364520U (zh) * 2020-04-20 2021-01-15 合肥同智机电控制技术有限公司 一种基于ad采样的三态开关信号采集电路
CN213275886U (zh) * 2020-10-28 2021-05-25 安路普（北京）汽车技术有限公司 三态开关检测电路

Also Published As

Publication number Publication date
CN116148645A (zh) 2023-05-23
TWI796241B (zh) 2023-03-11

Similar Documents

Publication Publication Date Title
JP7488438B2 (ja) トランジスタ電力スイッチのための電流感知及び制御
US7196890B2 (en) Electrostatic discharge protection power rail clamp with feedback-enhanced triggering and conditioning circuitry
US6349047B1 (en) Full wave rectifier circuit using normally off JFETs
TWI462416B (zh) 高壓裝置及高壓電晶體的過電壓保護方法
US9350180B2 (en) Load switch having load detection
JP2005333691A (ja) 過電流検出回路及びこれを有する電源装置
TWI548184B (zh) 用於電子裝置之保護裝置及方法
EP3550723B1 (en) Pad tracking circuit for high-voltage input-tolerant output buffer
CN113839374B (zh) Esd电源保护电路、工作电源和芯片
TWI796241B (zh) 具三態偵測功能之狀態偵測電路及其狀態偵測方法
TW505838B (en) Power source detector of digital integrated circuit
US9059703B2 (en) Switch circuit
CN115754441A (zh) 过流检测电路、过流检测方法、过流保护电路及芯片
CN113036742B (zh) 一种静电保护电路
EP1362424B1 (en) Three terminal noninverting transistor switch
US20230160935A1 (en) State detection circuit for detecting tri-state and state detection method thereof
TW202110030A (zh) 電壓電流變換電路以及充放電控制裝置
TWI806588B (zh) 新穎式電壓偵測電源箝制電路架構於過度電性應力事件
JP2003198277A (ja) Ｍｏｓトランジスタ出力回路
JP7361675B2 (ja) 半導体装置
US11863171B2 (en) Electronic circuitry, electronic system, and driving method
CN110247551B (zh) 电流控制电路及功率变换器
TW201347337A (zh) 靜電放電保護裝置及其方法
TW201926832A (zh) 輸入保護電路
US20050041343A1 (en) Voltage limiting semiconductor pass gate circuit