TW202320360A - 發光元件 - Google Patents

發光元件 Download PDF

Info

Publication number
TW202320360A
TW202320360A TW110140862A TW110140862A TW202320360A TW 202320360 A TW202320360 A TW 202320360A TW 110140862 A TW110140862 A TW 110140862A TW 110140862 A TW110140862 A TW 110140862A TW 202320360 A TW202320360 A TW 202320360A
Authority
TW
Taiwan
Prior art keywords
layer
sublayer
barrier
wide
thickness
Prior art date
Application number
TW110140862A
Other languages
English (en)
Inventor
劉家銘
歐震
戴俊傑
王士瑋
楊智喬
黃鋒文
胡殿英
葉育翔
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Priority to TW110140862A priority Critical patent/TW202320360A/zh
Priority to US17/979,563 priority patent/US20230134581A1/en
Priority to CN202211361128.1A priority patent/CN116072781A/zh
Publication of TW202320360A publication Critical patent/TW202320360A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • F21K9/23—Retrofit light sources for lighting devices with a single fitting for each light source, e.g. for substitution of incandescent lamps with bayonet or threaded fittings
    • F21K9/232—Retrofit light sources for lighting devices with a single fitting for each light source, e.g. for substitution of incandescent lamps with bayonet or threaded fittings specially adapted for generating an essentially omnidirectional light distribution, e.g. with a glass bulb
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

一發光元件包含一n型氮化物半導體結構；一應力釋放結構位於n型氮化物半導體結構上，包含複數個窄能隙層與複數個寬能隙層交替堆疊，其中複數個寬能隙層之一包含複數個寬能隙子層且複數個寬能隙子層之至少一個包含Al s6Ga (1-s6)N；一活性結構位於應力釋放結構上，包含複數個量子井層與複數個障壁層交替堆疊，其中複數個障壁層之一包含複數個障壁子層且複數個障壁子層之至少一個包含Al s8Ga (1-s8)N，寬能隙子層的絕對鋁組成大於或等於障壁子層的絕對鋁組成，且寬能隙層的平均鋁組成大於障壁層的平均鋁組成；一電子阻擋結構位於活性結構上；以及一p型氮化物半導體結構位於電子阻擋結構上。

Description

發光元件
本發明係關於一種發光元件，且特別係關於一種包含由氮化物半導體材料構成的量子井層及障壁層作為活性結構的發光元件。
發光二極體(Light-Emitting Diode, LED)為固態半導體發光元件，其優點為功耗低，產生的熱能低，工作壽命長，防震，體積小，反應速度快和具有良好的光電特性，例如穩定的發光波長。因此發光二極體被廣泛應用於家用電器，設備指示燈，及光電產品等。
一發光元件包含一n型氮化物半導體結構；一應力釋放結構位於n型氮化物半導體結構上，包含複數個窄能隙層與複數個寬能隙層交替堆疊，其中複數個寬能隙層之一包含複數個寬能隙子層且複數個寬能隙子層之至少一個包含Al s6Ga (1-s6)N；一活性結構位於應力釋放結構上，包含複數個量子井層與複數個障壁層交替堆疊，其中複數個障壁層之一包含複數個障壁子層且複數個障壁子層之至少一個包含Al s8Ga (1-s8)N，寬能隙子層的絕對鋁組成大於或等於障壁子層的絕對鋁組成，且寬能隙層的平均鋁組成大於障壁層的平均鋁組成；一電子阻擋結構位於活性結構上；以及一p型氮化物半導體結構位於電子阻擋結構上。
為了使本發明之敘述更加詳盡與完備，請參照下列實施例之描述並配合相關圖示。惟，以下所示之實施例係用於例示本發明之發光元件，並非將本發明限定於以下之實施例。又，本說明書記載於實施例中的構成零件之尺寸、材質、形狀、相對配置等在沒有限定之記載下，本發明之範圍並非限定於此，而僅是單純之說明而已。且各圖示所示構件之大小或位置關係等，會由於為了明確說明有加以誇大之情形。此外，在以下實施例中可以併入其他層/結構或步驟。例如，”在第一層/結構上形成第二層/結構”的描述可以包含第一層/結構直接接觸第二層/結構的實施例，或者包含第一層/結構間接接觸第二層/結構的實施例，亦即有其他層/結構存在於第一層/結構和第二層/結構之間。 此外，第一層/結構和第二層/結構間的空間相對關係可以根據裝置的操作或使用而改變，第一層/結構本身不限於單一層或單一結構，第一層中可包含複數子層，第一結構可包含複數層。更且，於以下之描述中，為了適切省略詳細說明，對於同一或同性質之構件用同一名稱、符號顯示。
在對本發明的實施例進行說明之前，需事先對下述內容進行說明。首先，在本說明書中，Al xIn yGa (1-x-y)N表示III族元素(Al、Ga、In的總和)與N的化學組成比為1：1，III族元素的Al、In與Ga可以為不固定組成比例的任意的化合物。Al xGa (1-x)N表示III族元素(Al、Ga的總和)與N的化學組成比為1：1，III族元素的Al與Ga可以為不固定組成比例的任意的化合物。另外，若僅標記為AlN和GaN時，分別表示Ga和Al不包含在組成比中。需要說明的是，Al xIn yGa (1-x-y)N中的Al、In或Ga的絕對組成可以通過已知的定量分析進行測定，例如能量色散X射線光譜(EDX)或X射線繞射儀(X-ray diffractometer，XRD)等方式進行測定。以Al xIn yGa (1-x-y)N為例，本說明書中，Al、Ga、In的總和為1，當Al的絕對組成是x，In的絕對組成是y，Ga的絕對組成則為(1-x-y)。
另外，本說明書中，將電學上以p型形式發揮作用的層稱為p型層，將電學上以n型形式發揮作用的層稱為n型層。另一方面，未特意添加鎂(Mg)、矽(Si)等特定的雜質，電學上不以p型或n型發揮作用的情況下，稱為“i型”或“未摻雜”。未摻雜的層於製造過程中可以混入不可避免的雜質，具體而言，於摻雜濃度小於1
Figure 02_image001
10 17/cm 3時，在本說明書中稱為“未摻雜”。另外，鎂(Mg)、矽(Si)等雜質濃度的值係藉由二次離子質譜分析圖(Secondary Ion Mass Spectrometer，SIMS)分析得到。
第1圖係根據本發明的一實施例的發光元件1的剖視圖。發光元件1包含一基板4，且在基板4的上表面40S上依序堆疊緩衝結構5，基層7，n型氮化物半導體結構8，週期結構10，應力釋放結構12，活性結構14，電子阻擋結構16，p型氮化物半導體結構17，以及接觸層18。
發光元件1包含一台面40，n型氮化物半導體結構8的一部分在台面40以外被曝露出來，且一n側電極21形成在曝露的部分上。一p側電極25形成在p型氮化物半導體結構17及接觸層18上。透明導電層23形成在p側電極25及接觸層18之間。
基板4具有一足夠厚的厚度藉以支撐位於其上的層以及結構，例如，不小於30 μm，且更佳的，不超過300 μm。基板4包括用以磊晶成長氮化鎵(GaN)、氮化銦鎵(InGaN)、或氮化鋁鎵(AlGaN)之藍寶石(Al 2O 3)晶圓、氮化鎵(GaN)晶圓、碳化矽(SiC)晶圓、或氮化鋁(AlN)晶圓。基板4與緩衝結構5相接的上表面40S可以為粗糙化的表面。粗糙化的表面可以為具有不規則形態的表面或具有規則形態的表面。如第1圖所示，相對於基板4的上表面40S，基板4包含一或複數個凸部41凸出於上表面40S，或是包含一或複數個凹部(圖未示)凹陷於上表面40S。於一剖面圖下，凸部41或凹部(圖未示)可以為半球形狀或者多邊錐形狀。於一實施例中，凸部41包含與基板4不同的材料，例如半導體材料、絕緣材料或導電材料。半導體材料包含化合物半導體材料，例如III-V半導體材料、II-VI半導體材料、或碳化矽(SiC)。絕緣材料包含氧化物、氮化物、或氮氧化物。氧化物包含氧化矽、氧化鋅、氧化鋁、或氧化鈦。氮化物包含氮化矽、氮化鋁、或氮化鈦。氮氧化物包含氮氧化鋁。導電材料包含氧化銦錫。凸部41的材料可選擇折射率介於基板4和其上的半導體層以及結構之折射率之間的材料，以提升發光元件1的光摘出效率。在其他實施例中，基板4與緩衝結構5相接的上表面40S為平坦的表面。
於本發明之一實施例中，藉由金屬有機化學氣相沉積法(MOCVD)、分子束磊晶(MBE)、氫化物氣相沉積法(HVPE)、物理氣相沉積法(PVD)、或離子電鍍方法以於基板4上形成緩衝結構5，基層7，n型氮化物半導體結構8，週期結構10，應力釋放結構12，活性結構14，電子阻擋結構16，p型氮化物半導體結構17，及/或接觸層18，其中物理氣象沉積法包含濺鍍 (Sputtering)或蒸鍍(Evaporation)法。
緩衝結構5是為了降低缺陷以及增進成長於其上的磊晶層的品質。緩衝結構5包含單一層或包含多層(圖未示)。當緩衝結構5包含多層(圖未示)時，多層包含相同材料或不同材料。在一實施例中，緩衝結構5包含第一層及第二層，其中第一層的生長方式為濺鍍，第二層的生長方式為金屬有機化學氣相沉積法(MOCVD)。在一實施例中，緩衝結構5更包含第三層。其中第三層的生長方式為金屬有機化學氣相沉積法(MOCVD)，第二層的生長溫度高於或低於第三層的生長溫度。在一實施例中，第一層、第二層及第三層包含相同材料，例如氮化鋁(AlN)，或包含不同材料，例如氮化鋁(AlN)、氮化鎵(GaN)及氮化鋁鎵(AlGaN)的任意組合。在其它實施例中，緩衝結構5包含PVD-氮化鋁(PVD-AlN)，用以形成PVD-氮化鋁的靶材係由氮化鋁所組成，或者使用由鋁組成的靶材並於氮源的環境下反應性地形成氮化鋁(AlN)。
在一實施例中，緩衝結構5可以是無摻雜，亦即非刻意摻雜。在另一實施例中，緩衝結構5可以包含摻雜物，例如碳(C)、氫(H)、氧(O)或上述之任意組合，且此摻雜物在緩衝結構5中的濃度不小於1
Figure 02_image001
10 17/cm 3。
緩衝結構5包含Al x1Ga (1-x1)N(0
Figure 02_image003
x1
Figure 02_image003
1)，且優選地為AlN層或GaN層。緩衝結構5的厚度未被特別地限制，且優選地大於或等於3 nm，且小於或等於150 nm，並更優選地大於或等於5 nm，且小於或等於80 nm。
基層7包含Al s1In t1Ga (1-s1-t1)N(0
Figure 02_image003
s1
Figure 02_image003
1，0
Figure 02_image003
t1
Figure 02_image003
1)，優選地包含Al s1Ga (1-s1)N(0
Figure 02_image003
s1
Figure 02_image003
1)，且更優選地為GaN層。基層7能夠阻止存在於緩衝結構5中的晶體缺陷從基層7傳播到活性結構14。基層7可包括n型雜質或不包括n型雜質。當基層7不包括n型雜質時，可保持基層7優異的晶體性(crystallinity)。因此，優選的是基層7不包括n型雜質，並通過增加基層7的厚度以減少基層7中的缺陷。但是，如果基層7的厚度增加至一定程度之上，則基層7的厚度增加對應其缺陷減少的效應呈現飽和。由此，基層7的厚度優選地大於或等於2 μm並小於或等於8 μm，較佳小於或等於6 μm，更佳小於或等於4 μm。於一實施例中，當基板4包含複數個凸部41凸出於基板4之上表面40S時，基層7的厚度優選地比凸部41的高度厚0.5μm以完全覆蓋複數個凸部41並形成一平坦的表面。
n型氮化物半導體結構8包含n型雜質的Al s2In t2Ga (1-s2-t2)N(0
Figure 02_image003
s2
Figure 02_image003
1，0
Figure 02_image003
t2
Figure 02_image003
1)，優選地包含n型雜質的Al s2Ga (1-s2)N(0
Figure 02_image003
s2
Figure 02_image003
1，優選地0
Figure 02_image003
s2
Figure 02_image003
0.1，更優選地0.001
Figure 02_image003
s2
Figure 02_image003
0.01)。n型氮化物半導體結構8可以為單層、或通過複數個生長步驟來形成複數層。複數層可具有相同的成分或不同的成分，且複數層可具有相同的厚度或不同的厚度。於一實施例中，n型氮化物半導體結構8包含一n型接觸層(圖未示)，n型接觸層的一部份在台面40以外被曝露出來，n側電極21可接觸n型接觸層，以及一調變層(圖未示)位於n型接觸層與基層7之間。n型接觸層的n型雜質的摻雜濃度為n型氮化物半導體結構8的複數層中最高的，同時也高於基層7的n型摻雜濃度。n型接觸層可包含第一n型接觸子層和第二n型接觸子層交替堆疊7~40次。n型接觸層的厚度優選地為0.4 μm~4 μm，較佳為0.8 μm~3 μm，更佳為1 μm~2 μm，其中第一n型接觸子層和第二n型接觸子層的厚度分別為10 nm~100 nm，較佳為20 nm~80 nm，更佳為30 nm~70 nm。第一n型接觸子層包含Al xGa (1 − x)N，其中0
Figure 02_image003
x
Figure 02_image005
1；較佳地，0
Figure 02_image003
x
Figure 02_image005
0.1；較佳地，0
Figure 02_image003
x
Figure 02_image005
0.05；較佳地，0
Figure 02_image003
x
Figure 02_image005
0.005；更佳地，x實質上為0。第二n型接觸子層包含Al yGa 1 − yN，其中0
Figure 02_image005
y
Figure 02_image005
1；較佳地，0
Figure 02_image005
y
Figure 02_image003
0.1；較佳地，0
Figure 02_image005
y
Figure 02_image003
0.05；較佳地，0
Figure 02_image005
y
Figure 02_image003
0.01；更佳地，0
Figure 02_image005
y
Figure 02_image003
0.005。在一實施例中，y
Figure 02_image007
x，例如第一n型接觸子層的材料為氮化鎵(GaN)，且第二n型接觸子層為氮化鋁鎵(AlGaN)。第一n型接觸子層包含具有較高n型摻雜濃度，第二n型接觸子層具有較低n型摻雜濃度，藉此提高橫向電流分散，進而提升發光元件1的抗靜電（Electrostatic Discharge，ESD）破壞能力以及發光效率。調變層的n型摻雜濃度介於n型接觸層和基層7之間，及/或調變層的材料晶格常數介於n型接觸層和基層7之間，及/或調變層的成長溫度介於n型接觸層和基層7之間，用以調變n型接觸層和基層7之間摻雜濃度、材料、生長條件參數的差異，使得調變層以上的各層磊晶缺陷降低，磊晶層品質能夠提升。在一實施例中，調變層包含AlInGaN系列材料，例如包含Al z1In z2Ga (1 − z1-z2)N，其中0
Figure 02_image003
z2＜z1
Figure 02_image003
1。在另一實施例中，調變層包含Al zGa 1 − zN，其中0
Figure 02_image003
z
Figure 02_image003
1。在另一實施例中，當n型接觸層包含Al yGa 1 − yN時，調變層包含Al zGa 1 − zN，優選的y
Figure 02_image003
z
Figure 02_image003
0.1，較佳y
Figure 02_image003
z
Figure 02_image003
0.05，其中調變層的厚度小於第一n型接觸子層及/或第二n型接觸子層的厚度，例如小於10 nm。
前述n型氮化物半導體結構8中的n型雜質包含矽(Si)、碳(C)、或鍺(Ge)，優選地為矽(Si)。n型氮化物半導體結構8中的n型摻雜濃度優選地小於或等於5
Figure 02_image001
10 19cm -3，更優選地小於或等於2
Figure 02_image001
10 19cm -3，且大於或等於1
Figure 02_image001
10 18cm -3，更優選地大於或等於4
Figure 02_image001
10 18cm -3。由於n型氮化物半導體結構8的厚度越大，其阻抗降低越多，所以n型氮化物半導體結構8的厚度優選地增厚。但是，隨著n型氮化物半導體結構8的厚度增加，生產成本亦升高。因此，從生產製造的立場出發，n型氮化物半導體結構8的厚度優選地為1 μm~6 μm，較佳為1.5 μm~4.5 μm，更佳為2 μm~3.5 μm。
如第1圖所示，週期結構10設置在n型氮化物半導體結構8和活性結構14之間。第3圖係週期結構10的結構示意圖。
如第3圖所示，週期結構10可以包含複數個第一半導體層10A和複數個第二半導體層10B交替地堆疊數個周期而形成。一個週期的厚度就是一個第一半導體層10A的厚度和一個第二半導體層10B的厚度的總和。於一實施例中，週期結構10中一個週期的厚度大於下文中描述的活性結構14的一個週期的厚度以及應力釋放結構12的一個週期的厚度。第一半導體層10A的厚度小於第二半導體層10B的厚度。具體而言，第一半導體層10A包含一厚度介於0.5 nm~8 nm之間，較佳介於1 nm~3 nm之間，第二半導體層10B包含一厚度介於10 nm~60 nm之間，較佳介於20 nm~50 nm之間。第一半導體層10A包含In t3Ga (1-t3)N(0
Figure 02_image005
t3
Figure 02_image005
1)，優選地為0.005
Figure 02_image005
t3
Figure 02_image005
0.1，且更優選地為0.01
Figure 02_image005
t3
Figure 02_image005
0.05。第二半導體層10B優選地例如為In t4Ga (1-t4)N(0
Figure 02_image003
t4
Figure 02_image005
1，t4
Figure 02_image005
t3)，且更優選地為不含銦(In)的GaN層。第一半導體層10A和第二半導體層10B交替堆疊的週期數量可例如為2至20，較佳為3至15，更佳為4至10。
第一半導體層10A及/或第二半導體層10B包含n型雜質摻雜或為未摻雜。於一實施例，若第一半導體層10A和第二半導體層10B都未摻雜或摻雜的n型雜質過低時，發光元件的驅動電壓會增加。優選地，第一半導體層10A和第二半導體層10B中的至少一個包含n型雜質。於一實施例，當週期結構10的n型摻雜濃度過高時，週期結構10的膜品質劣化，進而影響形成於週期結構10上的活性結構14的膜品質，活性結構14的發光效率也可能因此劣化。於一實施例中，週期結構10中的n型摻雜濃度小於n型氮化物半導體結構8中的n型摻雜濃度。於一實施例中，週期結構10中的n型摻雜濃度優選地為n型氮化物半導體結構8中的n型摻雜濃度的1/10，更優選地為n型氮化物半導體結構8的n型摻雜濃度的1/2。於一實施例中，週期結構10的n型摻雜濃度優選地小於5
Figure 02_image001
10 18cm -3，但大於或等於1
Figure 02_image001
10 17cm -3。於一實施例，包含銦(In)的第一半導體層10A不包含n型雜質，不含銦(In)的第二半導體層10B包含n型雜質。週期結構10的第一半導體層10A優選地為未摻雜有n型雜質的In t3Ga (1-t3)N(0
Figure 02_image005
t3
Figure 02_image005
1)，第二半導體層10B優選地為摻雜有n型雜質的GaN。當週期結構10含銦(In)時，週期結構10中的銦(In)組成優選地比n型氮化物半導體層8中的銦(In)組成高，但比下文中描述的應力釋放結構12及活性結構14中的銦(In)組成低以使磊晶之晶格從n型氮化物半導體結構8平緩的過渡到活性結構14。
雖然第3圖例示第二半導體層10B為最下層且第一半導體層10A為最上層，但週期結構10的最下層亦可為第一半導體層10A且最上層為第二半導體層10B。
如第1圖所示，應力釋放結構12設置在活性結構14和n型氮化物半導體結構8之間。第4圖係應力釋放結構12的結構示意圖。第5圖係活性結構14的結構示意圖。
活性結構14之InGaN量子井層和GaN障壁層的晶格失配會影響活性結構14的磊晶品質，故在活性結構14之前生長應力釋放結構12以降低晶格缺陷。由於電子的遷移率比電洞快很多，因此電子在活性結構14中是均勻分佈的，而電洞的分佈從靠近p型氮化物半導體結構17向遠離p型氮化物半導體結構17的方向逐漸減少，導致部分電子無法與電洞輻射複合發光因而降低LED的發光效率。本發明藉由調整應力釋放結構12，活性結構14及電子阻擋結構16的能隙來增加電洞與電子在活性結構14中的輻射複合效率。
如第4圖所示，應力釋放結構12包含複數個窄能隙層12A和複數個寬能隙層12B交替地堆疊數個周期而形成。一個週期的厚度就是一個窄能隙層12A的厚度和一個寬能隙層12B的厚度的總和，其小於下文中描述的活性結構14的一個週期的厚度且小於上文中描述的週期結構10的一個週期的厚度。窄能隙層12A的厚度小於寬能隙層12B的厚度。具體而言，窄能隙層12A包含一厚度介於1 nm~3 nm之間，寬能隙層12B包含一厚度介於4 nm~12 nm之間，較佳介於6 nm~10 nm之間。寬能隙層12B的能隙大於窄能隙層12A的能隙。具體而言，窄能隙層12A包含Al s5In t5Ga (1-s5-t5)N(0
Figure 02_image003
s5
Figure 02_image005
1，0
Figure 02_image005
t5
Figure 02_image005
1)，優選地為In t5Ga (1-t5)N(0
Figure 02_image005
t5
Figure 02_image005
1)，且更優選地為t5
Figure 02_image003
0.1。寬能隙層12B包含Al s6In t6Ga (1-s6-t6)N(0
Figure 02_image003
s6＜1，0
Figure 02_image003
t6
Figure 02_image005
1，t6
Figure 02_image005
t5，s5
Figure 02_image005
s6)，例如為Al s6Ga (1-s6)N層及/或GaN層，其中優選地0
Figure 02_image005
s6≦0.08，更優選地0
Figure 02_image005
s6
Figure 02_image003
0.05。窄能隙層12A和寬能隙層12B交替堆疊的週期數量可例如為2至10，較佳為3至8，更佳為4至6。
複數個窄能隙層12A包含第一窄能隙層12A1以及第二窄能隙層12A2。複數個寬能隙層12B包含第一寬能隙層12B1以及第二寬能隙層12B2。於應力釋放結構12之一生長方向上，由第一寬能隙層12B1及第一窄能隙層12A1構成的周期，以及由第二寬能隙層12B2及第二窄能隙層12A2構成的周期在此例示分別為1個，但不限於圖示例示之數量。例如，第一寬能隙層12B1及第一窄能隙層12A1構成的周期可以配置為2個以上，且多個第一寬能隙層12B1與多個第一窄能隙層12A1可以交替堆疊形成應力釋放結構12之第一組。第二寬能隙層12B2及第二窄能隙層12A2構成的周期可以配置為2個以上，且多個第二寬能隙層12B2與多個第一窄能隙層12A2可以交替堆疊形成應力釋放結構12之第二組。較佳的，窄能隙層12A和寬能隙層12B的週期數量及/或總厚度不大於下文中描述的活性結構14的週期數量及/或總厚度以避免吸收活性結構14發出的光而降低發光元件1的光取出效率。如第2圖所示，於一實施例中，應力釋放結構12包含一總厚度介於30 nm~100 nm之間，小於活性結構14的總厚度且小於週期結構10的總厚度。
複數個寬能隙層12B之至少一個包含複數個寬能隙子層。於本實施例中，複數個寬能隙層12B各包含一第一寬能隙子層121b，一第二寬能隙子層122b，以及一第三寬能隙子層123b，其中第二寬能隙子層122b位於第一寬能隙子層121b和第三寬能隙子層123b之間。第二寬能隙子層122b的能隙大於第一寬能隙子層121b的能隙與第三寬能隙子層123b的能隙。第一寬能隙子層121b和第三寬能隙子層123b優選地包含GaN。第二寬能隙子層122b包含Al s6Ga (1-s6)N(0
Figure 02_image005
s6
Figure 02_image005
1)，優選地0
Figure 02_image005
s6
Figure 02_image003
0.08，更優選地0
Figure 02_image005
s6
Figure 02_image003
0.05。
於另一實施例中，複數個寬能隙層12B更包含一具有GaN之覆蓋層(圖未示)接觸窄能隙層12A，以及一中間子層(圖未示)位於覆蓋層及第一寬能隙子層121b之間。中間子層包含一晶格常數小於寬能隙層12B之其他子層的晶格常數，可以由具有Al和N的三元化合物半導體或二元化合物半導體形成，例如AlGaN或AlN。優選地於各窄能隙層12A之後形成中間子層，並藉由調整中間子層的厚度以補償窄能隙層12A的壓應力。中間子層包含一厚度小於寬能隙層12B之其他子層的厚度，例如1Å~30Å。
第一寬能隙子層121b與第三寬能隙子層123b分別包含一厚度小於第二寬能隙子層122b之一厚度。第一寬能隙子層121b，第二寬能隙子層122b，以及第三寬能隙子層123b分別具有一厚度大於1 nm但小於5 nm。第二寬能隙子層122b之一厚度與寬能隙層12B之一厚度具有一第一厚度比值介於45%~55%之間。優選的，包含Al s6Ga (1-s6)N的第二寬能隙子層122b較包含GaN的第三寬能隙子層123b靠近n型氮化物半導體結構8以提早阻擋電子。第一寬能隙子層121b之一厚度與第二寬能隙子層122b之一厚度的總和大於或小於第三寬能隙子層123b之一厚度。於一實施例中，第一寬能隙子層121b與第三寬能隙子層123b包含大致相同或不同的厚度。
寬能隙層12B可以包含複數個，其中較靠近活性結構14的第二寬能隙層12B2比遠離活性結構14的第一寬能隙層12B1具有較厚的厚度，但第一寬能隙層12B1與第二寬能隙層12B2之間的厚度差不大於3 nm，較佳為不大於2 nm。複數個窄能隙層12A，例如較遠離活性結構14的第一窄能隙層12A1以及較靠近活性結構14的第二窄能隙層12A2可以包含大致相同的厚度。
於本實施例中，第一寬能隙子層121b比第二寬能隙子層122b更靠近n型氮化物半導體結構8，且第二寬能隙子層122b比第三寬能隙子層123b更靠近n型氮化物半導體結構8。第一寬能隙子層121b和第三寬能隙子層123b分別接觸窄能隙層12A之兩相對側。在寬能隙層12B中摻雜n型雜質，可以提高電子的注入效率。第一寬能隙子層121b和第三寬能隙子層123b之至少一個包含n型雜質，n型雜質優選地為矽(Si)。於一實施例中，優選地於於窄能隙層12A之前摻雜n型雜質，例如在形成於窄能隙層12A之前且與窄能隙層12A直接接觸的第三寬能隙子層123b中摻雜n型雜質。第一寬能隙子層121b及/或第三寬能隙子層123b的n型摻雜濃度優選地小於1×10 18cm -3，但大於或等於1×10 17cm -3。當第一寬能隙子層121b及/或第三寬能隙子層123b的n型摻雜濃度過高時，應力釋放結構12的膜品質易劣化，且形成於應力釋放結構12上的活性結構14中的膜品質也可能劣化。因此，應力釋放結構12中的n型摻雜濃度小於n型氮化物半導體結構8中的n型摻雜濃度，優選地應力釋放結構12的n型摻雜濃度為n型氮化物半導體結構8中的n型摻雜濃度的1/10。
如第1圖及第2圖所示，活性結構14設置在應力釋放結構12之上。第5圖係活性結構14的結構示意圖。活性結構14包含複數個量子井層14W與複數個障壁層14B交替地堆疊數個周期而形成。一個週期的厚度就是一個量子井層14W之厚度和一個障壁層14B之厚度的總和。障壁層14B之厚度為量子井層14W之厚度的2~10倍。具體而言，量子井層14W包含一厚度介於2 nm~4 nm之間，障壁層14B包含一厚度介於4 nm~40 nm之間，優選的介於6 nm~20 nm之間。障壁層14B之能隙大於量子井層14W之能隙。量子井層14W包含銦(In)，例如Al s7In t7Ga (1-s7-t7)N(0
Figure 02_image003
s7
Figure 02_image003
1，0
Figure 02_image005
t7
Figure 02_image003
1)，優選地為In t7Ga (1-t7)N(0
Figure 02_image005
t7
Figure 02_image005
0.25)，且更優選地為0.1
Figure 02_image005
t7
Figure 02_image005
0.15。障壁層14B包含銦(In)組成比例低於量子井層14W的銦(In)組成比例的氮化物層，例如Al s8In t8Ga (1-s8-t8)N(0
Figure 02_image003
s8
Figure 02_image003
0.1，0
Figure 02_image003
t8
Figure 02_image003
0.1)，優選地0
Figure 02_image003
s8
Figure 02_image003
0.08，更優選地0
Figure 02_image003
s8
Figure 02_image003
0.05。於一實施例中，障壁層14B例如為Al s8Ga (1-s8)N層，GaN層，或包含Al s8Ga (1-s8)N層和GaN層的疊層結構，其中0
Figure 02_image005
s8
Figure 02_image003
0.05。量子井層14W和障壁層14B交替堆疊的週期數量可例如為2至20，較佳為3至15，更佳為4至12。若週期數量過大，則會導致活性結構14的厚度過厚，磊晶品質下降，進而降低LED的發光效率。若週期數量過小，活性結構14的厚度過薄，無法有效達到電子與電洞的複合，進而降低LED的發光效率。如第2圖所示，活性結構14包含一總厚度介於100 nm~200 nm之間，大於應力釋放結構12的總厚度但小於週期結構10的總厚度。
於本實施例中，應力釋放結構12之窄能隙層12A包含In t5Ga (1-t5)N(0
Figure 02_image005
t5
Figure 02_image003
0.1)，活性結構14之量子井層14W包含In t7Ga (1-t7)N(0.1
Figure 02_image005
t7
Figure 02_image005
0.15)。通過應力釋放層12之包含較少銦(In)組成的窄能隙層12A以使磊晶之晶格平緩的過渡到活性結構14，進一步的提高電子的擴散效果，並提升發光效率。
第6圖係根據本發明的一實施例的發光元件1的二次離子質譜分析圖(Secondary Ion Mass Spectrometer，SIMS)。第6圖之橫軸對應於距離發光元件1的磊晶結構上表面，例如對應於接觸層18上表面的距離，越靠近圖中的左側代表距離發光元件1的磊晶結構上表面越近，越靠近圖中的右側代表距離發光元件1的磊晶結構上表面越遠。第6圖之縱軸上的”1E+M”代表”1
Figure 02_image001
10 M”。縱軸左邊代表雜質，例如元素C、H、O、Si及Mg的濃度，縱軸右邊代表離子強度，亦即元素鋁(Al)、銦(In)的相對強度，或組成相對大小，但並非定量的組成。由SIMS圖上的元素鋁(Al)、銦(In)的相對強度可判斷各層元素鋁(Al)、銦(In)平均組成相對大小，各元素的平均組成將於下文中描述。週期結構10之銦(In)含量週期性變化的位置就是第一半導體層10A和第二半導體層10B，第一半導體層10A的銦(In)含量高於第二半導體層10B的銦(In)含量，第一半導體層10A和第二半導體層10B交替堆疊形成週期數為6的週期結構10。應力釋放結構12之銦(In)含量週期性變化的位置就是窄能隙層12A和寬能隙層12B，窄能隙層12A的銦(In)含量高於寬能隙層12B的銦(In)含量，窄能隙層12A和寬能隙層12B交替堆疊形成週期數為6的應力釋放結構12。活性結構14之銦(In)含量週期性變化的位置就是量子井層14W和障壁層14B，量子井層14W的銦(In)含量高於障壁層14B的銦(In)含量，量子井層14W和障壁層14B交替堆疊形成週期數為10的活性結構14。藉由二次離子質譜分析儀量測之銦(In)成分變化率可辨別出活性結構14之量子井層14W和障壁層14B，應力釋放結構12之窄能隙層12A和寬能隙層12B，以及週期結構10之第一半導體層10A和第二半導體層10B。如第6圖所示，活性結構14之量子井層14W、應力釋放結構12之窄能隙層12A和週期結構10之第一半導體層10A具有不同的銦(In)離子強度。換言之，活性結構14之量子井層14W的銦(In)離子強度相對性的大於應力釋放結構12之窄能隙層12A的銦(In)離子強度，且應力釋放結構12之窄能隙層12A的銦(In)離子強度相對性的大於週期結構10之第一半導體層10A的銦(In)離子強度，故活性結構14之量子井層14W的銦(In)平均組成大於應力釋放結構12之窄能隙層12A的銦(In)平均組成，且應力釋放結構12之窄能隙層12A的銦(In)平均組成大於週期結構10之第一半導體層10A的銦(In)平均組成。
第7圖係根據本發明的一實施例的發光元件1的能量色散X射線光譜圖(EDX)。第7圖之橫軸對應於距離發光元件1的磊晶結構上表面的距離，越靠近圖中的左側代表距離發光元件1的磊晶結構上表面越近，越靠近圖中的右側代表距離發光元件1的磊晶結構上表面越遠。第7圖之縱軸代表元素的絕對組成百分比，例如鋁(Al)和銦(In)的絕對組成百分比。應力釋放結構12之銦(In)含量和鋁(Al)含量週期性變化的位置就是窄能隙層12A和寬能隙層12B的位置，窄能隙層12A的銦(In)含量高於寬能隙層12B的銦(In)含量，寬能隙層12B的鋁(Al)含量高於窄能隙層12A的鋁(Al)含量，窄能隙層12A和寬能隙層12B交替堆疊形成週期數為6的應力釋放結構12。活性結構14之銦(In)含量和鋁(Al)含量週期性變化的位置就是量子井層14W和障壁層14B的位置，量子井層14W的銦(In)含量高於障壁層14B的銦(In)含量，障壁層14B的鋁(Al)含量高於量子井層14W的鋁(Al)含量，量子井層14W和障壁層14B交替堆疊形成週期數為10的活性結構14。藉由能量色散X射線光譜圖(EDX)量測之銦(In)含量變化率或鋁(Al)含量變化率可辨別出活性結構14之量子井層14W和障壁層14B，以及應力釋放結構12之窄能隙層12A和寬能隙層12B。如第7圖所示，活性結構14之量子井層14W的銦(In)絕對組成大於應力釋放結構12之窄能隙層12A的銦(In)絕對組成。
複數個量子井層14W包含第一量子井層14W1以及第二量子井層14W2。複數個障壁層14B包含第一障壁層14B1以及第二障壁層14B2。如第5圖所示，為了識別每一個量子井層14W和每一個障壁層14B，這些層從n型氮化物半導體結構8朝向p型氮化物半導體結構17之方向上被編號為第一量子井層14W1、第一障壁層14B1、第二量子井層14W2、第二障壁層14B2等。於活性結構14之一生長方向上，由第一量子井層14W1及第一障壁層14B1構成的周期，以及由第二量子井層14W2及第二障壁層14B2構成的周期在此例示分別為1個，但不限於圖示例示之數量。例如，第一量子井層14W1及第一障壁層14B1構成的周期可以配置為2個以上，且多個第一量子井層14W1與多個第一障壁層14B1可以交替堆疊形成活性結構14之第一組。第二量子井層14W2及第二障壁層14B2構成的周期可以配置為2個以上，且多個第二量子井層14W2與多個第二障壁層14B2可以交替堆疊形成活性結構14之第二組。
於本實施例中，第一量子井層14W1和第二量子井層14W2可包含實質上相同的厚度及/或銦(In)絕對組成。當每一個量子井層14W包含相同的厚度及/或銦(In)絕對組成，故有利於縮小LED的半峰全寬(Full width at half maximum，FWHM)，其對於用於照明等特定用途的發光元件而言是優選的。於另一實施例中，當複數個量子井層14W包含不同的厚度及/或銦(In)絕對組成時，則有利於增大LED的半峰全寬(Full width at half maximum， FWHM)，其對於用於顯示器等特定用途的發光元件而言是優選的。
量子井層14W的厚度太小會影響量子井層14W中電子和電洞的有效複合，造成LED的發光效率降低。如果量子井層14W的厚度過厚，則可能由於量子井層14W的厚度太大而造成應力，降低磊晶品質，也會影響電子和電洞的複合效率，進而影響LED的發光效率。優選地，每層量子井層14W的厚度均相等，以便於實際生長控制。如第2圖及第5圖所示，第一障壁層14B1以及第二障壁層14B2可以包含實質上相同的厚度。於另一實施例中，第一障壁層14B1的厚度可以大於第二障壁層14B2的厚度以增加電子、電洞的複合效率。第一障壁層14B1以及第二障壁層14B2的厚度差維持在第二障壁層14B2的厚度的10%以內。
複數個障壁層14B的厚度沿活性結構14的生長方向逐漸減小。相較於遠離p型氮化物半導體層17的第一障壁層14B1，較靠近p型氮化物半導體層17的第二障壁層14B2的厚度較小，使得電洞較容易注入量子井層14W，進而增加電洞在量子井層14W內的傳輸效率，改善電洞在量子井層14W內的分佈均勻性，提高電子和電洞的輻射複合效率，進而提高了LED的發光效率。於本實施例中，障壁層14B的厚度優選為6 nm～15 nm，複數個障壁層14B之間的厚度差不大於2 nm。若障壁層14B的厚度過薄，則可能由於障壁層14B的厚度太小而降低磊晶品質。若障壁層14B的厚度過厚，很容易影響到電子、電洞的遷移，阻擋電子和電洞的複合，進而降低LED的發光效率。
複數個障壁層14B之至少一個包含複數個障壁子層。於本實施例中，複數個障壁層14B各包含複數個障壁子層，例如一第一障壁子層141b，一第二障壁子層142b，以及一第三障壁子層143b。障壁層14B中的至少一個障壁子層或各障壁子層包含一厚度大於量子井層14W之一厚度。障壁層14B中的各障壁子層包含一能隙大於量子井層14W之一能隙，且障壁層14B之多個障壁子層中的至少一個障壁子層包含一能隙大於其他障壁子層之能隙。例如，第一障壁子層141b包含Al s8Ga (1-s8)N(0
Figure 02_image005
s8
Figure 02_image003
0.05)，第二障壁子層142b以及一第三障壁子層143b包含GaN。
於本發明之一實施例中，部分障壁層14B更包含一蓋層144位於量子井層14W及第一障壁子層141b之間，其中蓋層144直接接觸量子井層14W，且第一障壁子層141b位於蓋層144及第二障壁子層142b之間。蓋層144可以防止量子井層14W內的銦(In)因後續磊晶溫度或氣體條件差異而造成脫離，從而避免量子井層14W的表面形貌劣化和向短波長偏移的現象。第一障壁子層141b的能隙分別大於第二障壁子層142b的能隙，第三障壁子層143b的能隙，以及蓋層144的能隙。第二障壁子層142b，第三障壁子層143b，以及蓋層144優選地包含GaN。第一障壁子層141b包含Al s8Ga (1-s8)N(0
Figure 02_image005
s8
Figure 02_image005
1)，較佳s8
Figure 02_image003
0.08，優選地s8
Figure 02_image003
0.05，更優選地s8
Figure 02_image003
0.03。
於另一實施例中，複數個障壁層14B更包含一中間子層(圖未示)位於蓋層144及第一障壁子層141b之間。中間子層包含一晶格常數小於障壁層14B之其他子層的晶格常數，可以由具有Al和N的三元化合物半導體或二元化合物半導體形成，例如AlGaN或AlN。優選地於各量子井層14W之後形成中間子層，並藉由調整中間子層的厚度以補償量子井層14W的壓應力。中間子層包含一厚度小於障壁層14B之其他子層的厚度，例如1Å~30Å。
第2圖係本發明之一實施例之發光元件1之部分的穿透式電子顯微鏡圖(Transmission electron microscope，TEM)。當相鄰的層之組成不同時，相鄰的層之介面可於穿透式電子顯微鏡下區辨出來，藉此量測各層的厚度。於本發明之一實施例，可藉由穿透式電子顯微鏡(TEM)量測應力釋放結構12之各層及各個子層的膜厚，以及活性結構14之各層及各個子層的膜厚，再藉由能量色散X射線光譜(EDX)偵測出各個子層的絕對鋁(Al)組成，並於二次離子質譜分析儀(Secondary Ion Mass Spectrometer, SIMS)下偵測各層的平均鋁(Al)組成的相對大小關係。
以下以應力釋放結構12之寬能隙層12B為例來說明平均鋁(Al)組成的定義，如第4圖所示，寬能隙層12B包含第一寬能隙子層121b，第二寬能隙子層122b，以及第三寬能隙子層123b。於一實施例中，第一寬能隙子層121b和第三寬能隙子層123b包含GaN。第二寬能隙子層122b包含Al s6Ga (1-s6)N。為了簡化說明，首先，將應力釋放結構12之第一寬能隙子層121b，第二寬能隙子層122b，以及第三寬能隙子層123b於穿透式電子顯微鏡(TEM)下量測的各層厚度分別定義為T a，T b，以及T c。因第二寬能隙子層122b的組成含鋁，第一寬能隙子層121b以及第三寬能隙子層123b組成不含鋁，因此將寬能隙層12B於能量色散X射線光譜(EDX)偵測得到的絕對鋁(Al)組成定義為s6，亦即第二寬能隙子層122b的鋁組成為s6。則寬能隙層12B的平均鋁(Al)組成A可以下述式來定義。基於第二寬能隙子層122b的T b與寬能隙層12B的總厚度(亦即T a，T b，以及T c的總和)之間的比值，寬能隙層12B的平均鋁(Al)組成為寬能隙層12B的絕對鋁(Al)組成與Al s6Ga (1-s6)N膜厚比率的乘積。
Figure 02_image009
以下亦以應力釋放結構12之寬能隙層12B為例(圖未示)來說明平均鋁(Al)組成的定義，如第4圖所示，寬能隙層12B包含第一寬能隙子層121b，第二寬能隙子層122b，以及第三寬能隙子層123b。第一寬能隙子層121b包含Al x6Ga (1-x6)N，第二寬能隙子層122b包含Al s6Ga (1-s6)N，且第三寬能隙子層123b包含Al y6Ga (1-y6)N。為了簡化說明，首先，將應力釋放結構12之第一寬能隙子層121b，第二寬能隙子層122b，以及第三寬能隙子層123b於穿透式電子顯微鏡(TEM)下量測的各層厚度分別定義為T A，T B，以及T C。第一寬能隙子層121b、第二寬能隙子層122b、以及第三寬能隙子層123b於能量色散X射線光譜偵測得到的絕對鋁(Al)組成分別為x6、s6、以及y6。藉由能量色散X射線光譜圖之分析結果再搭配穿透式電子顯微鏡下量測的各個子層的膜厚，經由下述公式得到寬能隙層12B的平均鋁(Al)組成P。基於各個寬能隙子層121b~123b的各別厚度T A，T B，以及T C與寬能隙層12B的總厚度(亦即T a，T b，以及T c的總和)之間的比值，寬能隙層12B的平均鋁(Al)組成滿足下述公式。
Figure 02_image011
如第6圖所示，二次離子質譜分析儀(Secondary Ion Mass Spectrometer, SIMS)之偵測結果可以定性判斷寬能隙層12B所包含的平均鋁組成大於障壁層14B所包含的平均鋁組成。藉由上述公式則可以定量得到寬能隙層12B、障壁層14B所包含的平均鋁組成。如第7圖所示，於能量色散X射線光譜圖可以偵測寬能隙層12B中包含Al s6Ga (1-s6)N之第二寬能隙子層122b的絕對鋁組成大於或等於障壁層14B包含Al s8Ga (1-s8)N之第一障壁子層141b的絕對鋁組成。
於本實施例中，寬能隙層12B包含第一寬能隙子層121b，第二寬能隙子層122b，以及第三寬能隙子層123b，其中包含Al s6Ga (1-s6)N的第二寬能隙子層122b位於包含GaN的第一寬能隙子層121b和第三寬能隙子層123b之間。如第7圖所示，包含Al s6Ga (1-s6)N的第二寬能隙子層122b大致位於兩相鄰的窄能隙層12A之間的中央位置。
於本實施例中，障壁層14B包含第一障壁子層141b，第二障壁子層142b，以及第三障壁子層143b，其中包含AlGaN的第一障壁子層141b較包含GaN的第二障壁子層142b以及第三障壁子層143b更靠近包含InGaN的量子井層14W，如第7圖所示。
於本發明之一實施例中，如第4圖以及第5圖所示，應力釋放結構12之寬能隙層12B包含Al s6Ga (1-s6)N(0
Figure 02_image005
s6
Figure 02_image003
0.05)，活性結構14之障壁層14B包含Al s8Ga (1-s8)N(0
Figure 02_image005
s8
Figure 02_image003
0.05)。寬能隙層12B包含第一寬能隙子層121b，第二寬能隙子層122b，以及第三寬能隙子層123b。包含Al s6Ga (1-s6)N之第二寬能隙子層122b的膜厚相較於寬能隙層12B的膜厚具有一第一膜厚比值。障壁層14B包含第一障壁子層141b，第二障壁子層142b，以及第三障壁子層143b。包含Al s8Ga (1-s8)N之第一障壁子層141b的膜厚相較於障壁層14B的膜厚具有一第二膜厚比值。如第7圖所示，當寬能隙層12B中包含Al s6Ga (1-s6)N之第二寬能隙子層122b的絕對鋁(Al)組成等於障壁層14B中包含Al s8Ga (1-s8)N之第一障壁子層141b的絕對鋁(Al)組成時，亦即第二寬能隙子層122b的絕對鋁(Al)組成s6相同於第一障壁子層141b的絕對鋁(Al)組成s8時，第一膜厚比值優選地大於第二膜厚比值，以至於寬能隙層12B的平均鋁(Al)組成大於障壁層14B的平均鋁(Al)組成，其可經由第6圖所示來輔佐判斷。於能量色散X射線光譜圖中，當寬能隙層12B之第二寬能隙子層122b的絕對鋁(Al)組成大於障壁層14B之第一障壁子層141b的絕對鋁(Al)組成時，第一膜厚比值也可以大於或等於第二膜厚比值，以至於寬能隙層12B的平均鋁(Al)組成大於障壁層14B的平均鋁(Al)組成，也可以由二次離子質譜分析圖來輔佐判斷。
於本發明之一實施例，如第1圖及第5圖所示，第一障壁層14B1較第二障壁層14B2更靠近應力釋放結構12。第一障壁層14B1包含第一障壁子層141b1，第二障壁子層142b1，以及第三障壁子層143b1。第二障壁層14B2包含第一障壁子層141b2，第二障壁子層142b2，以及第三障壁子層143b2。當第一障壁層14B1的厚度大於第二障壁層14B2的厚度時，例如可以是第一障壁層14B1的任一或多個障壁子層的厚度大於第二障壁層14B2的任一或多個障壁子層的厚度。於一實施例中，第一障壁層14B1之第一障壁子層141b1的厚度大於第二障壁層14B2之第一障壁子層141b2的厚度，第一障壁層14B1之第二障壁子層142b1的厚度與第二障壁層14B2之第二障壁子層142b2的厚度大致相同，以及第一障壁層14B1之第三障壁子層143b1的厚度與第二障壁層14B2之第三障壁子層143b2厚度大致相同。優選的，第一障壁層14B1之第一障壁子層141b1的組成及絕對鋁(Al)組成可以相同於第二障壁層14B2之第一障壁子層141b2的組成及絕對鋁(Al)組成，第一障壁層14B1之第二障壁子層142b1的組成與第二障壁層14B2之第二障壁子層142b2的組成相同，以及第一障壁層14B1之第三障壁子層143b1的組成與第二障壁層14B2之第三障壁子層143b2的組成相同，且較靠近應力釋放結構12之第一障壁層14B1的平均鋁(Al)組成可以大於較遠離應力釋放結構12之第二障壁層14B2的平均鋁(Al)組成，如第6圖及第7圖所示。
於本發明之一實施例，如第4圖所示，第一寬能隙層12B1包含第一寬能隙子層121b1，第二寬能隙子層122b1，以及第三寬能隙子層123b1。第二寬能隙層12B2包含第一寬能隙子層121b2，第二寬能隙子層122b2，以及第三寬能隙子層123b2。當第二寬能隙層12B2的厚度大於第一寬能隙層12B1的厚度時，例如可以是第二寬能隙層12B2的任一或多個子層的厚度大於第一寬能隙層12B1的任一或多個子層的厚度。於一實施例中，第二寬能隙層12B2之第二寬能隙子層122b2的厚度大於第一寬能隙層12B1之第二寬能隙子層122b1的厚度，但第一寬能隙層12B1之第一寬能隙子層121b1的厚度與第二寬能隙層12B2之第一寬能隙子層121b2的厚度大致相同，及/或第一寬能隙層12B1之第三寬能隙子層123b1的厚度與第二寬能隙層12B2之第三寬能隙子層123b2的厚度大致相同。優選的，第二寬能隙層12B2中包含AlGaN之第二寬能隙子層122b2的絕對鋁(Al)組成可以大於或等於第一寬能隙層12B1中包含AlGaN之第二寬能隙子層122b1的絕對鋁(Al)組成，如第7圖所示。第一寬能隙層12B1之第一寬能隙子層121b1的組成與第二寬能隙層12B2之第一寬能隙子層121b2的組成相同，以及第一寬能隙層12B1之第三寬能隙子層123b1的組成與第二寬能隙層12B2之第三寬能隙子層123b2的組成相同。並且，第二寬能隙層12B2的平均鋁(Al)組成大於第一寬能隙層12B1的平均鋁(Al)組成，如第6圖所示。
如第5圖所示，第一障壁子層141b，第二障壁子層142b，以及第三障壁子層143b分別具有一厚度大於1 nm但小於5 nm。蓋層144具有一厚度不大於1 nm。相比於第一障壁子層141b，一第二障壁子層142b，一第三障壁子層143b的厚度，蓋層144的厚度非常薄。第一障壁子層141b之一厚度與障壁層14B之一厚度具有一第二厚度比值介於35%~45%之間。於本實施例中，活性結構14中第一障壁子層141b與障壁層14B之第二厚度比值可以小於或大致相同於應力釋放結構12中第二寬能隙子層122b與寬能隙層12B之第一厚度比值。第一障壁子層141b之一厚度與蓋層144之一厚度的總和小於第二障壁子層142b之一厚度與第三障壁子層143b之一厚度的總和。
於本實施例中，第一障壁子層141b比第二障壁子層142b更靠近n型氮化物半導體結構8，第二障壁子層142b比第三障壁子層143b更靠近n型氮化物半導體結構8，且第三障壁子層143b比蓋層144更靠近n型氮化物半導體結構8。第三障壁子層143b與蓋層144分別接觸量子井層14W之兩相對側。蓋層144可以緩解第一障壁子層141b和量子井層14W之間因晶格失配所產生的應力和缺陷。
由於電子的遷移率高於電洞的遷移率，因此電子和電洞通常在較靠近p型氮化物半導體結構17的量子井層14W中複合。通過在障壁層14B中摻雜n型雜質可以提高電子的注入效率，由此可以降低發光元件1的正向電壓。第一障壁子層141b，第二障壁子層142b，第三障壁子層143b之一可以包含相對高濃度的n型雜質，優選為第三障壁子層143b包含n型雜質。第一障壁子層141b，第二障壁子層142b，第三障壁子層143b之其他可以摻雜有相對低濃度的n型雜質或未摻雜有n型雜質。於本發明之一實施例中，第一障壁子層141b，第二障壁子層142b，第三障壁子層143b，以及蓋層144之至少一個包含n型雜質，n型雜質包含矽(Si)、碳(C)、或鍺(Ge)，優選地為矽(Si)。n型雜質濃度優選地小於1×10 18cm -3，但大於或等於1
Figure 02_image001
10 17cm -3。當n型雜質濃度太低時，因為載子數量減少，造成極化現象而使操作電壓升高並降低發光效率。當n型雜質濃度太高時，亦會因雜質濃度過高而影響磊晶品質並降低發光效率。
於本發明之一實施例，較靠近p型氮化物半導體結構17的第二障壁層14B2比遠離p型氮化物半導體結構17的第一障壁層14B1具有相對薄的厚度。通過在活性結構14的障壁層14B中摻入矽(Si)以提高電子的遷移率，且矽(Si)的摻雜濃度從靠近n型氮化物半導體結構8向遠離n型氮化物半導體結構8的方向增加。換言之，較靠近p型氮化物半導體結構17之第二障壁層14B2的矽(Si)摻雜濃度比遠離p型氮化物半導體結構17之第一障壁層14B1的矽(Si)摻雜濃度高以使障壁層14B中的電子分布均勻，增加電子、電洞在活性結構14中的遷移率，使更多的電洞和電子可以在活性結構14輻射複合發光並提高LED的發光效率。矽(Si)的摻雜濃度優選為5×10 17～1×10 18cm -3，在複數個障壁層14B中摻入適量的矽(Si)也可以減少活性結構14的缺陷，提高活性結構14的磊晶品質，從而進一步提高LED的發光效率。
於本實施例中，應力釋放結構12之寬能隙層12B的n型雜質濃度是活性結構14之障壁層14B的n型雜質濃度的45%~60%，藉由增加活性結構14的n型雜質濃度以增加活性結構14的電子濃度，提高電子和電洞在活性結構14中的複合效率及LED的發光效率。
活性層14可以直接或間接地鄰接於應力釋放結構12。於活性結構14直接接觸應力釋放結構12之一實施例中，活性結構14可藉由障壁層14B之第一障壁子層141b，第二障壁子層142b，或第三障壁子層143b與應力釋放結構12的窄能隙層12A相接觸，例如包含Al s8Ga (1-s8)N(0
Figure 02_image005
s8
Figure 02_image005
1)的第一障壁子層141b可與應力釋放結構12的窄能隙層12A相接觸。於另一實施例，活性結構14可藉由量子井層14W與應力釋放結構12的寬能隙層12B相接觸。
於本實施例中，一最後障壁層14LB設在活性結構14上且位於電子阻擋結構16與活性結構14之間。最後障壁層14LB包含n型雜質，n型雜質優選地為矽(Si)、碳(C)、或鍺(Ge)，且更優選地為矽(Si)。n型雜質濃度優選地小於5×10 17cm -3，但小於或等於1×10 17cm -3。最後障壁層14LB可包含銦(In)以阻擋電子，例如Al s9In t9Ga (1-s9-t9)N(0
Figure 02_image003
s9
Figure 02_image003
1，0
Figure 02_image005
t9
Figure 02_image003
1)，優選地為In t9Ga (1-t9)N(0
Figure 02_image005
t9
Figure 02_image005
1)，且更優選地為0.002
Figure 02_image005
t9
Figure 02_image005
0.02。於一實施例中，量子井層14W的銦(In)含量大於窄能隙層12A的銦(In)含量，且窄能隙層12A的銦(In)含量可大於最後障壁層14LB的銦(In)含量。
由於p型氮化物半導體結構17生長時的熱擴散影響，於二次離子質譜分析儀下可以觀察到應力釋放結構12，活性結構14，以及/或最後障壁層14B含有大於1×10 17cm -3的p型雜質，例如鎂(Mg)，如第1圖及第6圖所示。
如第1圖所示，電子阻擋結構16設置在活性結構14和p型氮化物半導體結構17之間，阻擋電子從活性結構14溢流到p型氮化物半導體結構17，並允許電洞注入活性結構14從而提高發光元件1的發光效率。電子阻擋結構16的材料具有較p型氮化物半導體結構17高的能隙，且電子阻擋結構16的能隙於朝向p型氮化物半導體結構17之方向降低。電子阻擋結構16可以包含或不包含p型雜質的氮化鋁銦鎵(AlInGaN)、氮化鋁鎵(AlGaN)及/或氮化鋁(AlN)，如Al s10In t10Ga (1-s10-t10)N(0
Figure 02_image003
s10
Figure 02_image003
1，0
Figure 02_image005
t10
Figure 02_image003
0.05)，優選地為Al s10Ga (1-s10)N(0
Figure 02_image005
s10
Figure 02_image005
1)，且更優選地為0.05
Figure 02_image005
s10
Figure 02_image003
0.5。電子阻擋結構16的厚度可以為10 nm～100 nm，優選為20 nm～80 nm，更優選為30 nm～60 nm。電子阻擋結構16可以為單一層或包含複數層。如第6圖所示，電子阻擋結構16的平均鋁(Al)組成大於活性結構14的平均鋁(Al)組成，且大於應力釋放結構12的平均鋁(Al)組成。如第7圖所示，電子阻擋結構16的絕對鋁(Al)組成大於活性結構14之任一層的絕對鋁(Al)組成，且大於應力釋放結構12之任一層的絕對鋁(Al)組成。
於一實施例中，電子阻擋結構16可以摻雜例如鎂(Mg)的p型雜質，並且電子阻擋結構16的p型摻雜濃度於朝向活性結構14之方向降低。電子阻擋結構16中的p型雜質的摻雜濃度可以低於p型氮化物半導體結構17中的p型雜質的摻雜濃度。電子阻擋結構16中的p型雜質濃度優選地大於或等於l
Figure 02_image001
10 19cm -3，更優選地大於或等於l
Figure 02_image001
10 20cm -3，如第6圖所示。
p型氮化物半導體結構17可以包含p型AlGaN層及/或p型GaN層構成的多層結構，或是p型AlGaN層或p型GaN層構成的單一層結構。p型氮化物半導體結構17包含Al s11In t11Ga (1-s11-t11)N(0
Figure 02_image003
s11
Figure 02_image003
1，0
Figure 02_image005
t11
Figure 02_image003
1)，優選地為Al s11Ga (1-s11)N(0
Figure 02_image005
s11
Figure 02_image005
0.2)，且更優選地為0.01
Figure 02_image005
s11
Figure 02_image005
0.05。p型氮化物半導體結構17中的絕對鋁(Al)組成小於電子阻擋結構16的中的絕對鋁(Al)組成，若p型氮化物半導體結構17中的鋁(Al)含量過高會提高發光元件1的驅動電壓。p型雜質例如為鎂(Mg)，但並不特別限於鎂(Mg)。p型氮化物半導體結構17中的p型雜質濃度優選地大於或等於l
Figure 02_image001
10 19cm -3，更優選地大於或等於l
Figure 02_image001
10 20cm -3，如第6圖所示。
p型氮化物半導體結構17的厚度優選地但不限於大於或等於50 nm且小於或等於300 nm。通過降低p型氮化物半導體結構17的厚度，能夠降低生長時的加熱時間且抑制p型雜質擴散進入活性結構14。
接觸層18形成於p型氮化物半導體結構17上，用以跟下文中描述的透明導電層23形成歐姆接觸。接觸層18包含n型雜質或p型雜質，n型雜質優選地為矽(Si)、碳(C)、或鍺(Ge)，且更優選地為矽(Si)。p型雜質優選地為鎂(Mg)。n型雜質或p型雜質濃度優選地大於5
Figure 02_image001
10 19cm -3，更優選地大於或等於1
Figure 02_image001
10 20cm -3。接觸層18包含小於或等於10 nm的厚度，但至少大於0.1 nm。接觸層18為一單層結構，例如Al s12In t12Ga (1-s12-t12)N(0
Figure 02_image003
s12
Figure 02_image003
1，0
Figure 02_image003
t12
Figure 02_image003
1)，優選地為Al s12Ga (1-s12)N(0
Figure 02_image005
s12
Figure 02_image005
1)，且更優選地為0.03
Figure 02_image003
s12
Figure 02_image003
0.3。
透明導電層23包含透明氧化物以作為歐姆接觸層。為了減少接觸電阻並提高電流擴散的效率，透明氧化物之材料包含對於活性層所發出的光線為透明的材料。透明導電層23包含氧化銦錫(Indium Tin Oxide，ITO)、氧化鋅(Zinc Oxide，ZnO)、氧化鋅銦錫(Zinc Indium Tin Oxide，ZITO)、氧化銦鋅(Zinc Indium Oxide，ZIO)、氧化鋅錫(Zinc Tin Oxide，ZTO)、氧化鎵銦錫(Gallium Indium Tin Oxide，GITO)、氧化銦鎵(Gallium Indium Oxide，GIO)、氧化鋅鎵(Gallium Zinc Oxide，GZO)、鋁摻雜氧化鋅(Aluminum doped Zinc Oxide，AZO)、氟摻雜氧化錫(Fluorine Tin Oxide，FTO)等的透光性導電氧化物、及如鋁(Al)、鎳(Ni)、或金(Au)等具有厚度小於500埃之的透光性金屬層中的至少一種。所述透光性導電性氧化物還可包括各種摻雜劑。
絕緣層27可以為一單層結構，由氧化矽、氮化矽或是氮氧化矽所構成。絕緣層27也可以包含不同折射率的兩種以上之材料交替堆疊以形成一分布式布拉格反射鏡(DBR)結構，選擇性地反射特定波長之光。例如，可通過層疊SiO 2/TiO 2或SiO 2/Nb 2O 5等層來形成高反射率的絕緣反射結構。當SiO 2/TiO 2或SiO 2/Nb 2O 5形成分布式布拉格反射鏡(DBR)結構時，分布式布拉格反射鏡(DBR)結構的每一個層被設計成活性層14發出的光的波長的四分之一的光學厚度的一或整數倍。分布式布拉格反射鏡(DBR)結構的每一個層的光學厚度在λ/4的一或整數倍的基礎上可具有±30%的偏差。由於分布式布拉格反射鏡(DBR)結構的的每一個層的光學厚度會影響到反射率，因此優選地利用電子束蒸鍍(E-beam evaporation)來形成以穩定的控制分布式布拉格反射鏡(DBR)結構的每一個層的厚度。
n側電極21及p側電極25包含金屬材料，例如鉻(Cr)、鈦(Ti)、鎢(W)、金(Au)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、鉑(Pt)、銀(Ag)等金屬或上述材料之合金。n側電極21及p側電極25可由單層或是多層所組成。例如，n側電極21及p側電極25可包括Ti/Au層、Ti/Pt/Au層、Cr/Au層、Cr/Pt/Au層、Ni/Au層、Ni/Pt/Au層、Cr/Al/Cr/Ni/Au層或Ag/NiTi/TiW/Pt層。n側電極21及p側電極25可做為外部電源供電至n型氮化物半導體結構8及p型氮化物半導體結構17之電流路徑。n側電極21及p側電極25包含一厚度介於1~100μm之間，較佳為1.2~60μm之間，更佳為1.5~6μm之間。
第8圖係為依本發明一實施例之發光裝置2之示意圖。將前述實施例中的發光元件1以倒裝晶片之形式安裝於封裝基板51之第一墊片511、第二墊片512上。第一墊片511、第二墊片512之間藉由一包含絕緣材料之絕緣部53做電性絕緣。倒裝晶片安裝係將與電極墊形成面相對之成長基板側向上設為主要的光取出面。為了增加發光裝置2之光取出效率，可於發光元件1之周圍設置一反射結構54。
第9圖係為依本發明一實施例之發光裝置3之示意圖。發光裝置3為一球泡燈包括一燈罩602、一反射鏡604、一發光模組611、一燈座612、一散熱片614、一連接部616以及一電連接元件618。發光模組611包含一承載部606，以及複數個發光單元608位於承載部606上，其中複數個發光體608可為前述實施例中的發光元件1或發光裝置2。
1:發光元件
4:基板
40:台面
41:凸部
40S:上表面
5:緩衝結構
7:基層
8:n型氮化物半導體結構
10:週期結構
10A:第一半導體層
10B:第二半導體層
12:應力釋放結構
12A:窄能隙層
12A1:第一窄能隙層
12A2:第二窄能隙層
12B:寬能隙層
12B1:第一寬能隙層
12B2:第二寬能隙層
121b，121b1，121b2:第一寬能隙子層
122b，122b1，122b2:第二寬能隙子層
123b，123b1，123b2:第三寬能隙子層
14:活性結構
14B:障壁層
14B1:第一障壁層
14B2:第二障壁層
141b，141b1，141b2:第一障壁子層
142b，142b1，142b2:第二障壁子層
143b，143b1，143b2:第三障壁子層
144:蓋層
14W:量子井層
14W1:第一量子井層
14W2:第二量子井層
14LB:最後障壁層
16:電子阻擋結構
17:p型氮化物半導體結構
18:接觸層
21:n側電極
23:透明導電層
25:p側電極
27:絕緣層
2:發光裝置
3:發光裝置
51:封裝基板
511:第一墊片
512:第二墊片
53:絕緣部
54:反射結構
602:燈罩
604:反射鏡
606:承載部
608:發光單元
611:發光模組
612:燈座
614:散熱片
616:連接部
618:電連接元件
第1圖係根據本發明的一實施例的發光元件1的剖視圖。
第2圖係本發明的一實施例的發光元件1的部分穿透式電子顯微鏡照片(Transmission Electron Microscope，TEM)。
第3圖係週期結構10的結構示意圖。
第4圖係應力釋放結構12的結構示意圖。
第5圖係活性結構14的結構示意圖。
第6圖係根據本發明的一實施例的發光元件1的二次離子質譜分析圖(Secondary Ion Mass Spectrometer，SIMS)。
第7圖係根據本發明的一實施例的發光元件1的能量色散X射線光譜圖(EDX)。
第8圖係為依本發明一實施例之發光裝置2之示意圖。
第9圖係係為依本發明一實施例之發光裝置3之示意圖。
1:發光元件
4:基板
40:台面
41:凸部
40S:上表面
5:緩衝層
7:基層
8:n型氮化物半導體結構
10:週期結構
12:應力釋放結構
14:活性結構
16:電子阻擋結構
17:p型氮化物半導體結構
18:接觸層
21:n側電極
23:透明導電層
25:p側電極
27:絕緣層

Claims (10)

  1. 一發光元件，包含： 一n型氮化物半導體結構； 一應力釋放結構位於該n型氮化物半導體結構上，包含複數個窄能隙層與複數個寬能隙層交替堆疊，其中該複數個寬能隙層之至少一個包含複數個寬能隙子層且該複數個寬能隙子層之至少一個包含Al s6Ga (1-s6)N； 一活性結構位於該應力釋放結構上，包含複數個量子井層與複數個障壁層交替堆疊，其中該複數個障壁層之一包含複數個障壁子層且該複數個障壁子層之至少一個包含Al s8Ga (1-s8)N，該至少一個寬能隙子層的一絕對鋁組成大於或等於該至少一個障壁子層的一絕對鋁組成，且該寬能隙層的一平均鋁組成大於該障壁層的一平均鋁組成； 一電子阻擋結構位於該活性結構上；以及 一p型氮化物半導體結構位於該電子阻擋結構上。
  2. 如申請專利範圍第1項所述的發光元件，其中該複數個寬能隙子層包含一第一寬能隙子層，一第二寬能隙子層，以及一第三寬能隙子層，該第二寬能隙子層包含Al s6Ga (1-s6)N，且該第一寬能隙子層及該第三寬能隙子層包含GaN。
  3. 如申請專利範圍第2項所述的發光元件，其中該複數個障壁子層包含一第一障壁子層，一第二障壁子層，以及一第三障壁子層，該第一障壁子層包含Al s8Ga (1-s8)N，且該第二障壁子層及該第三障壁子層包含GaN。
  4. 如申請專利範圍第3項所述的發光元件，其中該第二寬能隙子層與該寬能隙層之一第一厚度比值大於該第一障壁子層與該障壁層之一第二厚度比值。
  5. 如申請專利範圍第3項所述的發光元件，其中該第二寬能隙子層與該寬能隙層之一第一厚度比值大致相同於該第一障壁子層與該障壁層之一第二厚度比值。
  6. 如申請專利範圍第1項所述的發光元件，其中s6
    Figure 03_image003
    0.05，及/或s8
    Figure 03_image003
    0.05。
  7. 如申請專利範圍第1項所述的發光元件，其中該複數個窄能隙層之一包含In t5Ga (1-t5)N(0
    Figure 03_image005
    t5
    Figure 03_image003
    0.1)，且該複數個量子井層之一包含In t7Ga (1-t7)N(0.1
    Figure 03_image005
    t7
    Figure 03_image005
    0.15)。
  8. 如申請專利範圍第1項或第3項所述的發光元件，其中該複數個寬能隙層之至少一個更包含一蓋層包含一厚度不大於1 nm，該蓋層包含一GaN層，且與該複數個量子井層之一相接觸。
  9. 如申請專利範圍第8項所述的發光元件，其中該第一障壁子層之一厚度與該蓋層之該厚度的總和小於該第二障壁子層之一厚度與該第三障壁子層之一厚度的總和。
  10. 如申請專利範圍第2項所述的發光元件，其中該第一寬能隙子層之一厚度與該第二寬能隙子層之一厚度的總和大於該第三寬能隙子層之一厚度。
TW110140862A 2021-11-03 2021-11-03 發光元件 TW202320360A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110140862A TW202320360A (zh) 2021-11-03 2021-11-03 發光元件
US17/979,563 US20230134581A1 (en) 2021-11-03 2022-11-02 Light-emitting device
CN202211361128.1A CN116072781A (zh) 2021-11-03 2022-11-02 发光元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110140862A TW202320360A (zh) 2021-11-03 2021-11-03 發光元件

Publications (1)

Publication Number Publication Date
TW202320360A true TW202320360A (zh) 2023-05-16

Family

ID=86146280

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110140862A TW202320360A (zh) 2021-11-03 2021-11-03 發光元件

Country Status (3)

Country Link
US (1) US20230134581A1 (zh)
CN (1) CN116072781A (zh)
TW (1) TW202320360A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116914046B (zh) * 2023-09-12 2023-11-21 江西兆驰半导体有限公司 发光二极管外延片及其制备方法

Also Published As

Publication number Publication date
US20230134581A1 (en) 2023-05-04
CN116072781A (zh) 2023-05-05

Similar Documents

Publication Publication Date Title
KR100631840B1 (ko) 플립칩용 질화물 반도체 발광소자
US7564071B2 (en) Semiconductor light emitting device
JP5415756B2 (ja) 開いたピット中に延びる能動層を有する発光デバイス及びその製造方法
US8093606B2 (en) Nitride semiconductor light emitting device
TWI430477B (zh) 具有大面積及高能量之高效率第iii族氮化物為基礎之頂部發光型發光裝置及其製造方法
KR100706887B1 (ko) 발광 다이오드 칩
US7368759B2 (en) Semiconductor light-emitting device
US8471239B2 (en) Light-emitting element and a production method therefor
US20090127572A1 (en) Nitride Semiconductor Light Emitting Device
US7723731B2 (en) Semiconductor light emitting device
JP3839799B2 (ja) 半導体発光素子
WO2007105882A1 (en) Light emitting diode having algan buffer layer and method of fabricating the same
KR20090106301A (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
JP2011009524A (ja) 発光素子及び発光素子の製造方法
US20130134475A1 (en) Semiconductor light emitting device
US20080248639A1 (en) Method for forming electrode for group III nitride based compound semiconductor and method for manufacturing p-type group III nitride based compound semiconductor
US20070187697A1 (en) Nitride based MQW light emitting diode having carrier supply layer
KR101747349B1 (ko) 반도체 발광소자
KR20090115322A (ko) 그룹 3족 질화물계 반도체 소자
KR20050122600A (ko) 질화물 반도체 발광소자 및 그 제조방법
US20230134581A1 (en) Light-emitting device
KR101459770B1 (ko) 그룹 3족 질화물계 반도체 소자
KR20120116257A (ko) 발광 다이오드의 휘도 향상 방법 및 그에 의한 발광 다이오드
KR20130103070A (ko) 반도체 발광소자
US20230369540A1 (en) Semiconductor stack