TW202318582A - 具液態金屬互連之封裝基板ｚ－分離 - Google Patents

具液態金屬互連之封裝基板ｚ－分離 Download PDF

Info

Publication number
TW202318582A
TW202318582A TW111109186A TW111109186A TW202318582A TW 202318582 A TW202318582 A TW 202318582A TW 111109186 A TW111109186 A TW 111109186A TW 111109186 A TW111109186 A TW 111109186A TW 202318582 A TW202318582 A TW 202318582A
Authority
TW
Taiwan
Prior art keywords
substrate
substrate element
conductive
hole
liquid metal
Prior art date
Application number
TW111109186A
Other languages
English (en)
Inventor
布蘭登 馬林
泰瑞克 艾貝辛
卡倫布 瑪芽潘
維雷里 澳法洛班卡羅
定穎 徐
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW202318582A publication Critical patent/TW202318582A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

一種z-分散積體電路封裝基板組件，包含第一基板元件(無核心貼片)、第二基板元件(核心貼片)、及第三基板元件(中介層)。無核心貼片包含較薄介電層與較高密度路由且可包含嵌入式橋接件以允許對附接至無核心貼片的積體電路晶粒間之通訊。核心層作為介於無核心貼片與中介層間的中間層互連且包含液態金屬互連以將該核心貼片物理地與電性地連接至該無核心貼片與該中介層。核心貼片貫穿孔包含液態金屬插塞。一些貫穿孔可被磁性插塞圍繞且同軸地對齊磁性插塞以提供改良功率信號傳遞。中介層包含較厚介電層與較低密度路由。相對於單晶基板，基板組件可降低成本並提供改良整合良率與電性表現。

Description

具液態金屬互連之封裝基板Ｚ－分離
本發明係關於具液態金屬互連之封裝基板Z-分離。
當連續產品世代中更多效能被要求，即使具有減少電晶體尺寸之高效能處理器之晶粒面積(die area)持續地放大(scale upward)。於封裝基板中被用以將來自積體電路晶粒的信號路由至封裝輸入/輸出接腳(襯墊或凸塊)的裝配層數量已隨著增加晶粒面積與增加晶粒及封裝信號計數而增加。裝配層計數中的增加造成增加的封裝成本與由於需製造具更多層之基板的更複雜基板製造程序之良率降低。
及
隨著高效能處理器於接連的產品世代中被推進，處理器之晶粒面積持續地增加。晶粒面積增加與增加的處理器複雜度造成晶粒與封裝信號計數、封裝基板中裝配層數量及由裝配層消耗的面積增加，其因此造成增加的封裝製造複雜度、良率損失與成本。
意圖降低裝配面積、裝配層計數與改善封裝基板之存在方法包括X-Y分散、重建、及z-分散。於這些方法的一些中，可以是例如於封裝基板中用以路由晶粒間信號的嵌入式橋接件之使用的良率限制之技術被包括於從其他基板元件分離之基板貼片元件中。
一些既有z-分散方法包含中間層互連的使用，但這些方法能降低信號表現。例如，於一既有z-分散方法中，中介層上貼片(PoINT)、中間層互連為對於由於有損耗的球柵陣列(BGA)互連電氣損耗的一點。PoINT解決法遭受其他缺點。當PoINT解決法中貼片典型地具有對稱正面與背面層數，其中用於功率信號路由之背面層PoINT貼片造成浪費背面層的高互連路由能力。
在此揭露技術使用了z-分散方式中液體金屬互連以提供用於積體電路元件之基板組件。揭露的基板組件包含附在一或更多積體電路晶粒的具有較高密度互連路由之無核心貼片、提供封裝輸入/輸出與電源連接的具有較低密度互連路由之中介層、及具有液體金屬互連之核心貼片以連接無核心貼片至中介層。
於此處所使用，片語「通訊地耦合」是指用以發送信號至或自另一元件接收信號的元件的能力。該信號可以是信號任一型態，如輸入信號、輸出信號、或功率信號。元件可以發送或接收至經由有線或無線通訊媒體(例如導電線路、導電接點、空氣)通訊地耦合之另一元件。通訊地耦合之元件的範例包括經由封裝基板中嵌入式橋接件通訊之位於相同封裝中的積體電路晶粒，以及附接至發送信號至或自其他積體電路元件接收信號的印刷電路板的積體電路元件或附接至該印刷電路板的電子裝置。
於以下描述中，具體細節被闡述，但此處描述之技術的實施例可不以該些具體細節被實行。已知電路、結構、與技術未詳細示出以避免遮蔽此描述之理解。片語如「實施例」、「各種實施例」、「一些實施例」與類此者可包括特性、結構或特徵，但非每個實施例必要地包括特定特性、結構或特徵。
一些實施例可具有用於描述其他實施例之特徵的一些、全部或皆無。「第一」、「第二」、「第三」及類此者描述共同物件與指示所指的相似物件的不同物件。如此形容詞不意味著如此描述物件必定是要以時間地或空間地排列或任何其他方式。「連接」可指直接物理或電性接觸之元件且「耦合」可指元件共同運作或相互作用，但其可或不可以是直接物理或電性接觸。再者，關於本發明之實施例所使用的名詞「包含」、「包括」、「具有」等係同義字。由字「實質地」修飾的詞彙包括與未修飾的詞彙之含意稍微地變更的配置、方位、間距、或位置。例如，實質地與貫穿孔同軸地地對齊之磁性插頭之中心軸可未對準貫穿孔之中心軸數個度。於另一範例中，例如貫穿孔寬度之基板組件特徵被描述為具有實質地列出維度可於列出維度之一些百分比內變動。
對圖式之參照不必定地根據比例繪製，其中於不同圖中相似或相同數字可被用以指定相同或相似部位。不同圖中相似或相同數字之使用不意指包括相似或相同數字之所有圖式構成單一或相同實施例。具有不同下標之相似數字可代表類似元件的不同實例。圖式以範例方式而非限制方式廣泛地顯示於此揭露文件中討論的各種實施例。
於以下描述中，為解釋之目的，許多的具體細節被闡述以提供其徹底的了解。然而，明顯的是新穎的實施例不需這些具體細節可被實施。於其他實例中，已知結構與裝置示於方塊圖形式中以促進其描述。意圖為涵蓋請求項之範疇內所有修飾、等同物與替換物。
圖1為未組裝的基板組件之截面圖。基板組件100包含第一基板元件104、第二基板元件108、及第三基板元件112。第一基板元件104可以指無核心貼片，且特徵以相對於第二及第三基板元件112較薄介電與互連層及更高密度互連路由，且包含一或更多嵌入式橋接件以允許介於附接積體電路晶粒間之通訊。第二基板元件108可以指核心貼片，且特徵以相較於無核心貼片中那些介電層更厚的介電層，且作為中間層互連以連接第一基板元件104至第三基板元件112。第三基板元件112可以指作為中介層且特徵以相對於第一基板元件104更厚介電與互連層及更低密度互連路由。當組裝時，基板組件100提供繞線來自積體電路晶粒之信號至封裝外部，連同空間上傳輸來自積體電路晶粒連接之細間距(finer pitch)的該些信號至封裝連接之較寬間距。
第一基板元件104包含印刷電路板(PCB)，印刷電路板包含介電層116及互連層120。個別互連層120係設置於相鄰介電層116間且包含導電線路124。第一基板元件104示例為具有六個介電層116與五個互連層120。第一基板元件104可被視為具有單側式互連路由的基板元件。因而，第一基板元件104可被視為“5-0-0”基板元件，具有五個前側互連路由層(互連層120)、零核心互連路由層、及零背側互連層。第一基板元件104的第一面128包含由絕緣材料136隔開之導電接觸件138以及附接至導電接觸件138的耦合元件132。導電接觸件138被附接至耦合元件132，例如可以是LGA銲球或銲料凸塊。相對第一基板元件104的第二面140包含由絕緣材料148隔開之導電接觸件144。通孔146連接相鄰互連層120之導電線路124或導電接觸件138或144至導電線路124。
第一基板元件104為無核心元件因為介電層116及互連層120並非排列於較介電層116更厚之一或更多「核心」介電層。於一些實施例中，介電層116包含Anijomoto積層膜。
第一基板元件104更包含嵌入式橋接件122，其提供附接至第一面128的積體電路晶粒間的通訊。圖2為嵌入於第一基板元件內的示例橋接件(如橋接件122)的橫截面圖。第一基板元件204包含介電層206。經由連接至晶粒導電接觸件264與基板導電接觸件210的耦合元件256，第一積體電路晶粒208被附接至第一基板元件204之面212。經由連接至晶粒導電接觸件266與基板導電接觸件220的耦合元件260，第二積體電路晶粒216被附接至面212。
橋接導電接觸件224與226位於橋接件200的面228上。橋接通孔232與橋接導電線路236提供導電接觸件224與226間的導電路徑。基板通孔240與基板導電線路244提供自基板導電接觸件210至橋接導電接觸件224之導電路徑，且基板通孔248與基板導電線路252提供自基板導電接觸件220至橋接導電接觸件226之導電路徑。共同地，導電接觸件210、220、224、226、通孔232、240、248，與導電線路236、244、252提供積體電路晶粒208與216間的導電路徑且因此允許其被通訊地耦合。
雖然所示之嵌入式橋接件200係完全地嵌入於基板元件204內，於一些實施例中，其可以橋接面228為部分之第一基板元件204的面212而被部分地嵌入。於此實施例中，橋接導電接觸件224與226可位於基板元件204之面212且積體電路晶粒208與212可經由耦合元件256與260分別地連接至橋接導電接觸件224與226。
回到圖1，第二基板元件108包含印刷電路板，印刷電路板包含第一面156、相對第二面160及介電層152。雖然介於介電層152間無互連層，於其他實施例中，第二基板元件108可包含設置於相鄰介電層152之一或更多對間、第一面156上、及/或第二面160上的互連層。第二基板元件108更包含延伸穿過第二基板元件108之貫穿孔164與168。個別貫穿孔164與168包含液態金屬插塞170。耦合元件174包含位於第一面156之貫穿孔164與168的末端的液態金屬(液態金屬耦合元件)且液態金屬耦合元件178位於第二面160之貫穿孔164與168的末端。液態金屬耦合元件可以是大量的液態金屬，其可於結果液態金屬印刷製程置於所欲位置。
於此處描述之實施例的任一者中，液態金屬互連是基板元件之任一互連，包含了包含導電材料的貫穿孔、位於基板元件之第一面且設置於貫穿孔的第一端的第一耦合元件、及位於相對於第一面之基板元件之第二面且設置於相對於貫穿孔的第一端的貫穿孔的第二端的第二耦合元件，且其中貫穿孔、第一耦合元件、及第二耦合元件之至少一者包含液態金屬。
貫穿孔164被包含磁性材料(磁性插塞)的插塞186圍繞。於一些實施例中，磁性插塞186實質地同軸地與磁性插塞186圍繞的貫穿孔164對齊。即，磁性插塞與貫穿孔具有實質地相同中心軸(例如軸185)。磁性插塞186可作為改善功率信號品質的內嵌式電感(例如藉由減少下降及/或漣波)，其可經由貫穿孔164被佈線至積體電路晶粒或組裝在積體電路晶粒上的電壓調節器(例如全組裝電壓調節器(FIVR))。貫穿孔168不具有圍繞其的磁性插塞。於一些實施例中，非功率信號被路由通過未被磁性插塞圍繞的貫穿孔(如貫穿孔168)且功率信號能被路由通過被磁性插塞圍繞的貫穿孔(如貫穿孔164)。磁性插塞186可包含磁性糊料(如Anijomoto磁性糊料)、鐵酸錳、錳/鐵酸鋅、或其他合適磁性材料。
雖然第二基板元件108係示例為包含五層介電層152，於其他實施例中，第二基板元件108可具有較少(且可少至只有一介電層)或較多介電層。再者，如以下將更詳細描述，具導電線路的互連層可位於面156及/或面160上以允許在第二基板元件108之其一或兩面上的信號的路徑。於第一與第二面156與160上具有互連路徑的實施例中，第二基板元件108可被視為具有零正面層、二核心層及零背面層的“0-2-0”基板元件。
當介電層152厚於第一基板元件中的介電層116，第二基板元件108可指核心貼片。於一些實施例中，介電層152可以環氧樹脂、玻璃纖維强化環氧樹脂、具無機填充物之環氧樹脂、陶瓷材料、或如聚醯亞胺之聚合物材料所形成。
插塞170與耦合元件174與178可包含任何合適液態金屬，液態金屬為處於基板組件之正常操作溫度之液體。於一些實施例中，液態金屬包含鎵或鎵之合金，如鎵和銦的合金、鎵、銦和錫的共晶合金、及鎵、銦和鋅的共晶合金。使用於插塞170與耦合元件174與178中的液態金屬可以是可撓式與可拉伸。如此，其可收納製造變異，其可導致良率改善及改善的機械強度。例如，液態金屬耦合元件174與178可容納封裝積體電路元件中的軟板或翹曲或介於基板組件元件間的軟板或翹曲之差異。
於一些實施例中，第二基板元件108可以是矽中介層，其中直通矽穿孔(TSV)被使用以經由元件路由信號。於此些實施例中，液態金屬耦合元件可被設置於TSV的端部。
第三基板元件112包含印刷電路板(PCB)，印刷電路板包含介電層182與互連層184。個別互連層184被設置於相鄰介電層間且包含一或更多導電線路187。第三基板元件112所示為具有七層介電層182及六層互連層184，但於其他實施例中第三基板元件112可具有較多或較少介電或互連層。於一些實施例中，第三基板元件112包含十二層互連層。第三基板元件112的第一面191包含由絕緣材料190隔開的導電接觸件188。第三基板元件112的第二面192包含由絕緣材料196隔開的導電接觸件194。通孔198連接屬於相鄰互連層184之導電線路187或導電接觸件188或194至導電線路187。當包含基板組件之積體電路元件被插入至插座中，導電接觸件194可以是插座接腳可連接至的島狀格柵陣列(LGA)墊。於其他實施例中，導電接觸件194可被附接至如銲球或銲料凸塊之耦合元件，用以包含基板組件100之積體電路元件至印刷電路板(如主基板、系統板、主機板、中介層)的直接附接。一些實施例中，第三基板元件112為堆疊通孔積層芯材(SVLC)。
絕緣材料136、148、190與196可包含阻焊劑或另一絕緣材料。耦合元件132與256可以是此處描述的任何耦合元件，例如銲球或銲料凸塊。導電接觸件138、144、188與194可以是此處描述的任何導電接觸件，例如接合墊。
基板組件100提供中介層上貼片(PoINT)封裝基板實施例優點。PoINT解決方案之貼片元件包含具有另一側上裝配層之核心中間部位。作為更遠離積體電路晶粒之貼片元件上的裝配層，其係使用以路由功率信號，這些裝配層可提供之高密度路由優點可被浪費。相比之下，一同考慮第一與第二基板元件104與108包含高密度互連路由能力於核心中間部位之唯一一側上(無核心貼片104)。此造成第一與第二基板元件集中地具有相對於PoINT貼片的較少層，其可轉換至相對於PoINT基板實施例之用於基板組件100的較低總體Z高度。再者，使用液態金屬互連以連接基板元件提供較使用於PoINT實施例中球格陣列(BGA)銲球更少損失電連接。再者，液態金屬互連相較於互連之其他類型可更易於分離。藉由簡單地以相異者換出缺陷基板元件而不需施加額外熱(如使用迴焊爐)以致能脫離，此允許基板元件中低良率元件之改善風險管理。再者，將對良率具有負面衝擊的嵌入式橋接件的使用轉移到無核心貼片改善了基板元件之整體良率，因為在被發現有缺陷的無核心貼片中，良好核心貼片與良好中介層可以與不同的無核心貼片一起再使用。
圖3為圖1之基板組件組裝時之剖面圖。第一基板元件104經液態金屬耦合元件174附接至第二基板元件108，且第三基板元件112經液態金屬耦合元件178附接至第二基板元件108。組裝基板組件100可被視為“5-0-6”基板，具有六個前側互連層(第三基板元件112之六層內部互連路由層)、零核心互連路由層(互連層184)、及五層背側互連路由層(互連層120)。
圖4A為包含基板組件之示例積體電路元件的剖面圖。積體電路元件400包含經由第一耦合元件416(例如BGA銲球、銲料凸塊)附接至基板組件408的多個積體電路晶粒404。第一耦合元件416可附接至位於積體電路晶粒404上的晶粒導電接觸件(例如墊、凸塊)(圖未示)。基板組件408包含經由第一耦合元件416附接至積體電路晶粒404的第一基板元件412(例如第一基板元件104)。第一基板元件412經由第二耦合元件424附接至第二基板元件428且第二基板元件428反過來經由第三耦合元件436附接至第三基板元件432。積體電路元件400經由第四耦合元件444附接至印刷電路板440。積體電路元件400包含了包覆積體電路晶粒404與基板組件408的封裝物448。封裝物448可包含金屬、陶瓷、塑膠、或其組合。
積體電路元件400可被通訊地耦合至附接至印刷電路板440的一或更多個其他元件，例如另一積體電路元件(如記憶體、處理器單元、網路介面控制器、I/O控制器)或任何其他處理裝置元件(如電池、天線)。積體電路元件400及印刷電路板440可位於電子裝置的外殼之中。
圖4B為圖4A之積體電路元件的俯視圖。積體電路元件400包含四個積體電路晶粒404。藉由以具有較高密度互連路由(如第一基板元件412)與較低密度互連路由(如第三基板元件432)之分離基板元件，提供較高密度互連路由之元件的x-y區域可以小於提供較低密度互連路由之元件的x-y區域。圖4B顯示第一基板元件412的x-y區域小於第三基板元件432的x-y區域。示於圖4A與4B中的第二基板元件428係具有稍大於第一基板元件412之x-y區域的x-y區域，但於其他實施例中，第二基板元件428之x-y區域可大於或小於所示。通常，第二基板元件428之x-y區域可為大於或等於第一基板元件412的x-y區域且小於或等於第三基板元件432的x-y區域的任何區域。
於一些實施例中，積體電路晶粒404包含積體電路晶粒之不同型態(如高效能處理器單元、高效能(低功率)處理器單元、記憶體)。包含不同型態積體電路晶粒404的積體電路元件400可以是指異質積體電路元件。
圖5A與5B繪示包含突起部之基板組件。圖5A為未組裝的基板組件之部分截面圖。基板組件500類似於圖1中所繪示基板組件100，且包含第一基板元件504、第二基板元件508、及第三基板元件512。第一及第三基板元件504與512係部分地顯示。第一基板元件504之個別導電接觸件544包含延伸自元件504的面540的突起部590。位於第三基板元件512的面586上的導電接觸件588包含相似突起部596。突起部590與596可助於改善機械強度、可靠度及/或第二基板元件508和第一與第三基板元件504與512間連接的電氣性能。於一些實施例中，突起部590與596可包含金屬，如銅。於其他實施例中，突起部590與596可包含其他金屬或其他導電材料。
突起部590與594可更幫助基板元件間的連接性，因液態金屬耦合元件之伸展性可形成元件自對準連接間的連接。一旦突起部590或594已接觸液態金屬耦合元件，若突起部受到橫向位移，液態金屬可延展以保持與突起部物理與電性接觸的互連。
圖5B為圖5A之基板組件組裝時之部分剖面圖。突起部590延伸至液態金屬耦合元件574且突起部594延伸至液態金屬耦合元件598。突起部590與594所示為具有柱狀形狀因子但於其他實施例中可具有不同形狀或深寬比。於一些實施例中，突起部590與594可具有墊形狀。於突起部590包含柱體的實施例中，柱體可包含銲帽。
圖6A至6C為可用於第二基板元件中(如核心貼片)示例貫穿孔變化的剖面圖。以被磁性插塞616(同軸地貫穿孔)圍繞且實質地同軸地對齊的貫穿孔604及未被磁性插塞圍繞之貫穿孔608，貫穿孔604與608延伸穿過核心貼片600之介電層612。圖6A繪示包含有包含液態金屬的貫穿孔與液態金屬耦合元件之示例核心貼片600。核心貼片600包含貫穿孔604-1與608-1，貫穿孔604-1與608-1包含有包含液態金屬的插塞620。貫穿孔604-1與608-1被附接至液態金屬耦合元件624。如此，圖6A中的貫穿孔604-1與608-1分別類似於圖1中所示的貫穿孔164與168。
於一些實施例中，對於被磁性插塞圍繞之貫穿孔(尺寸A)的貫穿孔至貫穿孔間隔是在10-100um的範圍中。於一些實施例中，尺寸A可以是實質地450um或550um。於一些實施例中，對於未被磁性插塞圍繞之貫穿孔(尺寸A’)的貫穿孔至貫穿孔間隔可以是實質地325um或332.5um。於一些實施例中，包含磁性插塞的貫穿孔(尺寸B)的寬度(如鑽徑)是在100-600um的範圍中。於一些實施例中，尺寸B可以是實質上350um或450um。於一些實施例中，包含液態金屬的貫穿孔插塞(尺寸C)的寬度(如鑽徑)是在100-600um的範圍中。於一些實施例中，尺寸C可以是實質上0.15 um。於一些實施例中，貫穿孔插塞(尺寸D)的高度是在100-1200um的範圍中。於一些實施例中，包含液態金屬的耦合元件突起自基板元件之一面的距離(尺寸E)是在5-200um的範圍中。於一些實施例中，設置於圍繞磁性插塞的貫穿孔之末端的包含液態金屬的耦合元件之寬度(尺寸G)可以是實質上295 um、320 um或350 um。於一些實施例中，設置於未被磁性插塞圍繞之貫穿孔之末端的包含液態金屬的耦合元件之寬度(尺寸H)可以是實質上265 um。
圖6B繪示包含有包含液態金屬的受鍍貫穿孔及包含液態金屬的耦合元件的示例核心貼片600。圖6B的實施例中，核心貼片600包含貫穿孔604-2與包含有包含液態金屬的插塞620的608-2。包含液態金屬的耦合元件624位於貫穿孔604-2與608-2的末端。貫穿孔604-2與608-2的壁面634被鍍有包含導電材料的層628。於一些實施例中，層628包含銅，雖然於其他實施例中其他合適導電材料可被使用。於一些實施例中，沿貫穿孔的壁面之層628的厚度(尺寸F)是在5-50um的範圍中。
圖6C繪示包含受鍍貫穿孔及包含液態金屬的耦合元件之示例核心貼片600。圖6C的實施例中，核心貼片600包含具有包含非液態金屬導電材料(如銅)的插塞630的貫穿孔604-3與608-3以及包含有設置於貫穿孔604-3與608-3末端的液態金屬的耦合元件624。
於一些實施例中，貫穿孔604-1、604-2、608-1與608-2並非完全地被插塞620填充。即，這些貫穿孔可部分地被插塞620與630填充。於一些實施例中，插塞620與630可含有孔洞。於一些實施例中，插塞620可包含液態金屬以外的一或更多種材料(如銅或另一導電材料)。於這些實施例中，插塞620可包含液態金屬與非液態金屬材料的混合物或液態金屬之一或更多區域與非液態金屬材料之一或更多區域的組合。
雖然圖6A至6C中的基板元件600被示以包含液態金屬的耦合元件於兩面上，於其他實施例中，在基板元件之僅一面上的耦合元件可包含液態金屬且在另一面上的耦合元件可包含不同導電材料，如銅。
圖7A-7E繪示於核心貼片中產生包含液態金屬的貫穿孔的示例方法。圖7A繪示貫穿孔待形成於其中的基板元件700(如第二基板元件108、508、600)。基板元件700是包含介電層704的電路板。圖7B繪示產生基板元件700中包含磁性材料的插塞708。磁性插塞708是藉由鑽鑿孔貫穿基板元件700、以磁性材料填充該孔、移除過剩磁性材料與在該孔被填充後固化基板元件而成。於一些實施例中，移除過剩磁性材料可包含磨除(grinding away)過剩磁性材料。磁性材料可包含磁性糊料(如Anijomoto磁性糊料)、鐵酸錳、錳/鐵酸鋅、或其他合適磁性材料。圖7C繪示增加晶粒附接膜712至基板元件700的第一面716及相對第二面720。
圖7D繪示其中互連插塞將被產生的基板元件700中的孔724的產生。孔724是藉由鑽鑿通過基板元件700的介電層704而產生且孔726是藉由鑽鑿通過磁性插塞708而產生。孔724與726可具有相同或不同寬度。於一些實施例中，孔726的生成可包含清洗過程時高壓水刀之使用以取代用以自孔726移除殘餘物的去塗層方法。圖7E繪示包含液態金屬的貫穿孔728的生成與包含液態金屬的耦合元件736的生成。貫穿孔728的生成包含產生包含液態金屬的插塞732於孔724與726中。耦合元件736的生成包含印刷液態金屬特徵於核心貼片的第一面716及第二面720上。在基板元件之面上的液態金屬特徵印刷可包含用以印刷液態金屬特徵的既有方法，如美國專利號9835648(2017年12月5日公告)中所揭露。
圖8A-8F繪示產生包含液態金屬的貫穿孔及核心貼片上表面互連的示例方法。圖8A-8B繪示基板元件800中磁性插塞808的生成(如第二基板元件108、508、600)，其為包含介電層804的電路板。磁性插塞的生成可如以上相關於圖7A-7B討論而被實施。圖8C繪示增加導電層822至基板元件的第一面816及相對第二面820。導電層822可包含銅或其他合適導電材料。圖8D繪示在第一及第二面816與820上導電圖樣特徵物826的生成。導電圖樣特徵物826可藉由微影製程生成，其中圖案自光罩被轉移且未被光罩保護的導電層822的區域被選擇性地移除，例如，藉由化學蝕刻。圖8E繪示增加晶粒附接膜812至第一面816及相對第二面820。
圖8F繪示包含液態金屬的貫穿孔828與包含液態金屬的耦合元件836的生成。貫穿孔830是藉由鑽穿基板元件800的介電層804以生成延伸穿過(extend through)核心貼片的孔、及生成包含該孔中液態金屬的插塞832而生成。貫穿孔828是藉由鑽穿基板元件800的磁性材料插塞808以生成延伸穿過核心貼片的孔、及生成包含該孔中液態金屬的插塞832而生成。於一些實施例中，該孔的生成包含高壓水刀之使用作為清洗以移除來自該孔的碎屑。耦合元件836的生成包含印刷液態金屬特徵於核心貼片的第一面816及第二面820上，其可使用如上所述之已知方法被實施。導電圖樣特徵物826可允許路由信號於基板元件的任一面上及/或用以電性地連接多個耦合元件。雖然未示於圖中，包含液態金屬的耦合元件具有包含導電材料的一或更多層於耦合元件與包含液態金屬的貫穿孔插塞之間，如銅或其他合適導電材料的層。
圖9為組裝基板組件之示例方法。方法900可藉由例如積體電路元件供應商來實施。於910，第一基板元件被附接至第二基板元件。於920，第三基板元件被附接至第二基板元件。第一基板元件包含：位於第一基板元件之一面上的複數第一導電接觸件；包含導電線路的一或更多第一互連層；一或更多第一介電層，該些個別第一互連層設置於相鄰第一介電層之間。第二基板元件包含：一或更多第二介電層；包含液態金屬的複數第一耦合元件；包含液態金屬的複數第二耦合元件；及延伸穿過第二介電層之複數貫穿孔，個別貫穿孔具有設置於個別貫穿孔的第一端的第一耦合元件以及設置於相對個別貫穿孔的第一端的貫穿孔的第二端的第二耦合元件。第三基板元件包含：位於第三基板元件之一面上的複數第二導電接觸件；包含導電線路的一或更多第二互連層；及一或更多第三介電層，個別第二介電層設置於相鄰第三介電層之間。複數第一耦合元件連接至複數第一導電接觸件。複數第二耦合元件連接至複數第二導電接觸件。第二基板元件設置於第一基板元件與第三基板元件之間。
於其他實施例中方法900可包含額外部分。例如，方法900可更包含將第一基板元件自第二基板元件脫附而不需施加熱以致能脫附；以及附接不同第一基板元件至第二基板元件以取代第一基板元件。於另一實施例中，方法900可更包含將第三基板元件自第一基板元件脫附而不需施加熱以致能脫附；及附接不同第三基板元件至第二基板元件以取代第一基板元件。
圖10為生成核心貼片之示例方法。方法1000可藉由積體電路供應商來實施。於1010，第一孔鑽穿包含複數介電層的電路板，第一孔延伸穿過複數介電層。於1020，第一孔被填充以包含磁性材料的第一插塞。於1030，第二孔被鑽穿第一插塞。於1040，第二孔被填充以包含液態金屬的第二插塞，該第二插塞被第一插塞圍繞且實質地同軸地對齊第一插塞。
於其他實施例中方法1000可包含額外部分。例如，方法1000可更包含印刷包含液態金屬的耦合元件於電路板之第一面上，耦合元件設置於第二插塞的端部。於另一實施例中，方法1000可更包含以包含銅的層鍍覆第一孔之壁面。
圖11為可被包括於此處揭露基板組件(例如作為包含基板組件之基板元件的任一者)或附接至基板組件的積體電路晶粒的任一者中的晶圓1100與晶粒1102的俯視圖。晶圓1100可由半導體材料組成且可包括具有形成於晶圓1100表面上的積體電路結構的一或更多晶粒1102。個別晶粒1102可以是包括任何合適積體電路之積體電路產品之重複單位。於半導體產品製作完成之後，晶圓1100可承受切單製程，其中晶粒1102彼此分隔以提供積體電路產品之分離「晶片」。晶粒1102可以是積體電路晶粒的任一者。晶粒1102可包括一或更多電晶體(例如以下討論圖12之電晶體1240的一些)、用以路由電信號至電晶體的支持電路(supporting circuitry)、被動元件(例如信號跡線、電阻、電容或電感)、及/或任何其他積體電路元件。於一些實施例中，晶圓1100或晶粒1102可包括記憶體裝置(例如隨機存取記憶體(RAM)裝置，如靜態隨機存取記憶體(SRAM)裝置、磁隨機存取記憶體(MRAM)裝置、電阻式隨機存取記憶體(RRAM)裝置、導電橋接式隨機存取記憶體(CBRAM)裝置等)、邏輯裝置(如及、或、反及或反或閘)、基板核心貼片(如第二基板元件108)或任何其他合適電路元件。這些裝置的複數可被組合於單一晶粒1102上。例如，由多個記憶體裝置形成的記憶體陣列可被形成於作為處理器單元(如圖14之處理器單元1402)或組態以儲存資訊於記憶體裝置中或執行儲存於記憶體陣列中的指令的其他邏輯之相同晶粒1102上。此處揭露積體電路元件的各者可使用晶粒對晶圓組合技術(assembly technique)被製作，其中位於該些積體電路元件內的一些積體電路晶粒被附接至包括該些積體電路晶粒的其他者的晶圓1100，且晶圓1100後續地被切單。
圖12為可被包括於或附接至此處揭露任何基板組件之積體電路裝置1200的截面側視圖。積體電路裝置1200的一或更多者可被包括於一或更多晶粒1102(圖11)。積體電路裝置1200可被形成於晶粒基板1202(如圖11之晶圓1100)上且可被包括於晶粒(如圖11之晶粒1102)中。晶粒基板1202可為由包括例如n-型或p-型材料系統(或兩者組合)的半導體材料系統組成的半導體基板。晶粒基板1202可包括例如使用塊狀矽或絕緣體上覆矽(SOI)結構形成的結晶基板。於一些實施例中，晶粒基板1202可使用替代材料形成，其可或不可與矽組合而包括但不限於鍺、銻化銦(indium antimonide)、碲化鉛、砷化銦、磷化銦、砷化鎵或銻化鎵。其他材料被分在II-VI、III-V或IV族也可被使用以形成晶粒基板1202。雖然形成晶粒基板1202之材料的一些範例被描述於此，可作為積體電路裝置1200的基礎之任何材料可被使用。晶粒基板1202可以是被切單晶粒(如圖11之晶粒1102)或晶圓(如圖11之晶圓1100)的一部分。
積體電路裝置1200可包含設置於晶粒基板1202上的一或更多裝置層1204。裝置層1204可包括形成在晶粒基板1202上的一或更多電晶體1240(如金屬氧化物半導體場效電晶體(MOSFET))之特徵。電晶體1240可包括例如一或更多源極及/或汲極(S/D)區1220、用以控制S/D區1220間電流流動的閘極1222、及用以路由電性信號至/自S/D區1220的一或更多S/D接點1224。為清晰易懂，電晶體1240可包括未描述之其他特徵，如元件分離區域、閘極接觸及類此者。電晶體1240不限於圖12中描述的類型與組態且可包括多種其他類型與組態，例如平面電晶體、非平面電晶體或兩者組合。非平面電晶體可包括如雙閘極電晶體或三閘極電晶體之FinFET電晶體，與如奈米帶、奈米片或奈米線電晶體之包覆或環繞閘極電晶體。
個別電晶體1240可包括至少二層、閘極介電質及閘極電極形成之閘極1222。閘極介電質可包括一層或層堆疊。一或更多層可包括矽氧化物、二氧化矽、碳化矽、及/或高-k介電質材料。
高-k介電質材料可包括如鉿、矽、氧、鈦、鉭、鑭、鋁、鋯、鋇、鍶、釔、鉛、鈧、鈮及鋅的元素。可使用於閘極介電質中的高-k材料之範例包括但不限於氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化矽鋯、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鈦及鉛鋅鈮酸鹽。於一些實施例中，退火過程可實施於閘極介電質上以於高-k材料被使用時改善其品質。
閘極電極可形成於閘極介電質上且可包括至少一p型功函數金屬或n型功函數金屬，取決於電晶體1240是否為p型金屬氧化物半導體(PMOS)或n型金屬氧化物半導體(NMOS)電晶體。於一些實施方案中，閘極電極可包括二或多金屬層之堆疊，其一或更多金屬層為功函數金屬層且至少一金屬層為填充金屬層。用於其他目的之另一金屬層可被包括，如阻障層。
對於PMOS電晶體，可用於閘極電極的金屬包括但不限於釕、鈀、鉑、鈷、鎳、導電金屬氧化物(如氧化釕)、及以下討論關於NMOS電晶體之任何金屬(如用於功函數調整)。對於NMOS電晶體，可用於閘極電極的金屬包括但不限於鉿、鋯、鈦、鉭、鋁、這些金屬的合金、這些金屬的碳化物(如碳化鉿、碳化鋯、碳化鈦、碳化鉭、及碳化鋁)、及以上討論關於PMOS電晶體之任何金屬(如用於功函數調整)。
於一些實施例中，當沿源極-通道-汲極方向觀看電晶體1240的橫截面時，閘極電極可包括U形之結構，其包括實質地平行於晶粒基板1202表面的底部與實質地垂直於晶粒基板1202頂面的二側壁部分。於其他實施例中，形成閘極電極之金屬層的至少一者可僅僅是實質地平行於晶粒基板1202頂面的平面層且不包括實質地垂直於晶粒基板1202頂面的側壁部分。於其他實施例中，閘極電極可包括U形之結構與平面、非U形結構的組合。例如，閘極電極可包括形成在一或更多平面、非U形層上的一或更多U形金屬層。
於一些實施例中，一對側壁間隔物可被形成在閘極堆疊的相對側上以為閘極堆疊裝托架。側壁間隔物可形成自如氮化矽、氧化矽、碳化矽、摻雜以碳的氮化矽、及氮氧化矽的材料。用以形成側壁間隔物的過程為本領域已知且通常地包括沈積與蝕刻過程步驟。於一些實施例中，複數間隔物對可被使用，例如二對、三對或四對側壁間隔物可形成於閘極堆疊的相對側上。
S/D區1220可形成於相鄰於個別電晶體1240之閘極1222的晶粒基板1202內。S/D區1220例如可使用佈植/擴散製程或蝕刻/沈積製程被形成。於前製程中，如硼、鋁、銻、磷或砷的摻雜物可被離子佈植至晶粒基板1202以形成S/D區1220。活化摻雜物且導致其擴散更遠至晶粒基板1202的退火過程可跟隨離子佈植過程。於後製程中，晶粒基板1202可先被蝕刻以形成凹處於S/D區1220的位置。磊晶沉積製程可接著被實施以使用被用以製造S/D區1220的材料填充凹處。於一些實施中，S/D區1220可使用如矽鍺或碳化矽之矽合金被製造。於一些實施例中，磊晶沈積矽合金可被原位摻雜以如硼、砷或磷的摻雜物。於一些實施例中，S/D區1220可使用如鍺或三－五族材料或合金的一或更多替代半導體材料被形成。於另一實施例中，金屬及/或金屬合金的一或更多層可被使用以形成S/D區1220。
電氣信號，如功率及/或輸入/輸出(I/O)信號，可透過設置於裝置層1204上的一或更多互連層(繪示於圖12中互連層1206-1210)被路由至及/或自裝置層1204的元件(如電晶體1240)。例如，裝置層1204的電性導電特徵(如閘極1222與S/D接觸件1224)可電性耦接互連層1206-1210之互連結構1228。一或更多互連層1206-1210可形成積體電路裝置1200之金屬化堆疊(亦指「ILD堆疊」)1219。
互連結構1228可根據多種設計被設置在互連層1206-1210內以路由電信號；特別是，設置不限於圖12中描繪之互連結構1228特定組態。雖然特定數量互連層1206-1210被描繪於圖12中，本揭露之實施例包括具有比描繪更多或更少的互連層的積體電路裝置。
於一些實施例中，互連結構1228可包括線1228a及/或填充以如金屬之電性導電材料的通孔1228b。線1228a可配置以路由電信號於實質地平行於其上形成有裝置層1204之晶粒基板1202之表面的平面的方向。例如，線1228a可路由電信號於進出頁面之方向中及/或於自圖12之視角跨頁的方向中。通孔1228b可配置以路由電信號於實質地垂直於其上形成有裝置層1204之晶粒基板1202之表面的平面的方向。於一些實施例中，通孔1228b可電性耦合不同互連層1206-1210之線1228a。
互連層1206-1210可包括如圖12中所示設置於互連結構1228間的介電質材料1226。於一些實施例中，設置於互連層1206-1210之不同者中互連結構1228間的介電質材料1226可具有不同組成物；於其他實施例中，介於不同互連層1206-1210間的介電質材料1226組成物可以是相同。裝置層1204可包括設置於電晶體1240間的介電質材料1226與金屬化堆疊之底層。相比於包括於互連層1206-1210中的介電質材料1226，包括於裝置層1204中的介電質材料1226可具有不同組成物；於其他實施例中，裝置層1204中的介電質材料1226組成物可相同於包括於互連層1206-1210中任一者的介電質材料1226。
第一互連層1206(稱為金屬1或"M1")可被直接地形成在裝置層1204上。於一些實施例中，第一互連層1206可包括所示線1228a及/或通孔1228b。第一互連層1206之線1228a可耦合於裝置層1204的接觸件(如S/D接觸件1224)。第一互連層1206的通孔1228b可耦合於第二互連層1208的線1228a。
第二互連層1208(稱為金屬2或"M2")可被直接地形成在第一互連層1206上。於一些實施例中，第二互連層1208可包括用以耦合第二互連層1208的線1228與第三互連層1210的線1228a的通孔1228b。雖然為了明確，線1228a與通孔1228b結構上在個別互連層內以一線描劃，於一些實施例中，線1228a與通孔1228b結構上可以及/或實質上連續(如雙鑲嵌製程期間同時被填充)。
第三互連層1210(稱為金屬3或"M3")(以及預期的額外的互連層)依據與第二互連層1208或第一互連層1206相關描述的類似技術與配置，可被連續地形成於第二互連層1208上。於一些實施例中，互連層於積體電路裝置1200之金屬化堆疊1219中是「更高的」(如較遠離裝置層1204)可較厚於在金屬化堆疊1219中是較低的互連層，線1228a與通孔1228b於較高互連層中是較厚於在較低互連層中的線與通孔。
積體電路裝置1200可包括阻焊材料1234(如聚醯亞胺或類似材料)及形成於互連層1206-1210上的一或更多導電接觸件1236。圖12中，導電接觸件1236被繪示為接合墊之形式。導電接觸件1236可電性耦合於互連結構1228且配置以路由電晶體1240的電信號至外部裝置。例如，銲錫接點可形成於一或更多導電接觸件1236上以機械性及/或電性使包括積體電路裝置1200之積體電路晶粒耦合另一元件(如印刷電路板)。積體電路裝置1200可包括額外或替代結構以路由來自互連層1206-1210的電信號；例如，導電接觸件1236可包括將電信號路由至外部元件的其他類似特徵(如立柱、針腳、支柱)。視情況而定，導電接觸件1236可作為此處揭露之各實施例中所繪示與描述的導電接觸件。
在積體電路裝置1200為雙面晶粒之一些實施例中，積體電路裝置1200可包括另一金屬化堆疊(未示出)於裝置層1204的相對側上。金屬化堆疊可包括以上討論關於互連層1206-1210之多個互連層，以提供介於裝置層1204與來自導電接觸件1236之積體電路裝置1200相對側上的額外導電接觸件(未示出)間的導電路徑(如包括導電線與通孔)。這些額外導電接觸件視情況而定可作為此處揭露之各實施例中所繪示與描述的導電接觸件。
在積體電路裝置1200為雙面晶粒之其他實施例中，積體電路裝置1200可包括通過晶粒基板1202之一或更多矽通孔(TSV)；這些TSV可與裝置層1204接觸且可提供介於裝置層1204與來自導電接觸件1236之積體電路裝置1200相對側上的額外導電接觸件(未示出)間的導電路徑。這些額外導電接觸件視情況而定可作為此處揭露之各實施例中所繪示與描述的導電接觸件。於個別堆疊裝置中，多個積體電路裝置1200可與一或更多TSV堆疊，以於堆疊中提供自該些裝置之一者與其他裝置之任一者間的連接。例如，一或更多高頻寬記憶體(HBM)積體電路晶粒可被堆疊於基部積體電路晶粒之頂部上且HBM晶粒中TSV可提供介於個別HBM與基部積體電路晶粒間的連接。導電接觸件可提供介於堆疊中相鄰積體電路晶粒間的額外連接。於一些實施例中，導電接觸件可以是細間距焊料凸塊(微凸點)。
圖13為可包括此處揭露基板組件之任一者的積體電路裝置組件1300之截面側視圖。於一些實施例中，積體電路裝置組件1300可以是基板組件100。積體電路裝置組件1300包括一些設置於電路板1302上的元件(其可為主機板、系統板、或主板)。積體電路裝置組件1300包括設置於電路板1302第一面1340與電路板1302之相對第二面1342上的元件；通常地，元件可設置於面1340與1342之一或兩者上。以下討論關於積體電路裝置組件1300之積體電路元件的任一者可取自此處揭露基板組件或基板元件的實施例之任一合適者的形狀。
於一些實施例中，電路板1302可以是包括由介電材料層互相隔開及由電性導電通孔互連的多種金屬(或互連)層之印刷電路板(PCB)。個別金屬層包含導電線路。金屬層之任一或更多者可形成於預期的電路圖案中以於耦合至電路板1302的元件間路由電信號(可選的連同其他金屬層)。於其他實施例中，電路板1302可以是非PCB基板。於一些實施例中，電路板1302可以是例如電路板440。繪示於圖13中的積體電路裝置組件1300包括藉由耦合元件1316耦合至電路板1302的第一面1340的中介層上封裝結構1336。耦合元件1316可電性與機械地耦合中介層上封裝結構1336至電路板1302，且可包括焊料凸塊(圖13中所示)、接腳(如作為接腳柵格陣列(PGA)的一部分)、接觸件(如作為島狀柵格陣列(LGA)的一部分)、插座的公與母部位、黏著劑、底部填充材料、及/或任何其他合適電性及/或機械耦合結構。耦合元件1316視情況而定可作為對此處揭露之基板組件或基板組件元件之任一者繪示或描述之耦合元件。
中介層上封裝結構1336可包括藉由耦合元件1318耦合至中介層1304的積體電路元件1320。耦合元件1318可採取用於本申請之任何合適形式，如以上關於耦合元件1316討論形式。雖然單一積體電路元件1320示於圖13中，多個積體電路元件可被耦合至中介層1304；確實，額外中介層可被耦合至中介層1304。中介層1304可提供用以橋接電路板1302與積體電路元件1320的居間基板。
積體電路元件1320可以是已封裝或未封裝積體電路產品，其包括一或更多積體電路晶粒(如圖11之晶粒1102，圖12之積體電路裝置1200)及/或一或更多其他合適元件。積體電路元件1320可以是此處描述之任何積體電路元件(如積體電路元件400)。已封裝積體電路元件包含被安裝在具有積體電路晶粒之封裝基板上的一或更多積體電路晶粒且封裝基板封裝在外裝材料中，如金屬、塑膠、玻璃、或陶瓷。於未封裝積體電路元件1320之一範例中，單一單石積體電路晶粒包含附接至晶粒上接觸件的焊料凸塊。焊料凸塊允許晶粒被直接地附接至中介層1304。積體電路元件1320可包含一或更多電腦系統元件，如一或更多處理器單元(如系統單晶片(SoC)、處理器核心、圖形處理單元(GPU)、加速器、晶片組處理器)、I/O控制器、記憶體、或網路介面控制器。於一些實施例中，積體電路元件1320可包含一或更多額外主動或被動元件如電容、去耦電容、電阻器、電感器、熔絲、二極體、變壓器、感測器、靜電放電(ESD)裝置、及記憶體裝置。
於積體電路元件1320包含多個積體電路晶粒的實施例中，晶粒可以是相同種類(同型多晶粒積體電路元件)或二或更多不同種類(異質多晶粒積體電路元件)。多晶粒積體電路元件可指多晶片封裝件(MCP)或多晶片模組(MCM)。
除了包含一或更多處理器單元，積體電路元件1320可包含額外元件，如內嵌動態隨機存取記憶體、堆疊高頻寬記憶體(HBM)、共享快取記憶體、輸入輸出(I/O)控制器、或記憶體控制器。這些額外元件之任一者可位於作為處理器單元之相同積體電路晶粒上、或在與包含處理器單元之積體電路晶粒分離之一或更多積體電路晶粒上。這些分離積體電路晶粒可指「晶片載置器」。於積體電路元件包含多個積體電路晶粒的實施例中，介於晶粒之互連可由封裝基板、一或更多矽中介層、嵌入於封裝基板中的一或更多矽橋(如Intel®嵌入的多晶粒互連橋(EMIBs))、或其組合所提供。
一般來說，中介層1304可使連接延伸至更寬的間距或重新路由連接至不同連接。例如，中介層1304可耦合積體電路元件1320至耦合元件1316之一組球格陣列(BGA)導電接觸件以耦合至電路板1302。於圖13中所示之實施例中，積體電路元件1320與電路板1302附接至中介層1304的相對側；於其他實施例中，積體電路元件1320與電路板1302可被附接至中介層1304的相同側。於一些實施例中，三或更多元件可通過中介層1304被互連。
於一些實施例中，中介層1304可形成為PCB，包括由介電材料層彼此隔開且由電性導電通孔互連的的多個金屬層。於一些實施例中，中介層1304可由環氧樹脂、玻璃纖維強化環氧樹脂、具無機填充物之環氧樹脂、陶瓷材料、或如聚醯亞胺的聚合物材料形成。於一些實施例中，中介層1304可由可包括用以使用於半導體基板以上描述之相同材料的替代硬度或撓性材料，如矽、鍺與其他第III-V族及第IV族材料所形成。中介層1304可包括金屬互連1308與通孔1310，包括但不限於貫穿導通孔1310-1(從中介層1304的第一面1350延伸至中介層1304的第二面1354)、盲孔1310-2(從中介層1304的第一或第二面1350或1354延伸至內部金屬互連)、及埋孔1310-3(於不同層連接金屬互連)。
於一些實施例中，中介層1304可包含矽中介層。延伸通過矽中介層的直通矽穿孔(TSV)可連接矽中介層之第一面上的連接至矽中介層之相對第二面。於一些實施例中，包含矽中介層的中介層1304可更包含一或更多路由層以路由中介層1304之第一面上的連接至中介層1304之相對第二面。
中介層1304可更包括嵌入式裝置1314，包括被動與主動元件兩者。這些元件可包括但不限於電容、去耦電容、電阻器、電感器、熔絲、二極體、變壓器、感測器、靜電放電(ESD)裝置、及記憶體裝置。如射頻裝置、功率放大器、功率管理裝置、天線、陣列、感測器、及微機電系統(MEMS)裝置的更多複合裝置可也被形成於中介層1304上。中介層上封裝結構1336可以本領域已知中介層上封裝結構之任一者所形成。
積體電路裝置組件1300可包括藉由耦合元件1322耦合至電路板1302的第一面1340的積體電路元件1324。耦合元件1322可採取以上任一實施例所討論關於耦合元件1316之的形狀，且積體電路元件1324可採取以上任一實施例所討論關於積體電路元件1320之的形狀。
圖13中所繪示積體電路裝置組件1300包括藉由耦合元件1328耦合至電路板1302的第二面1342的疊層封裝結構1334。疊層封裝結構1334可包括藉由耦合元件1330而耦合一起的積體電路元件1326與積體電路元件1332，以使積體電路元件1326設置於電路板1302與積體電路元件1332間。耦合元件1328與1330可採取以上討論耦合元件1316之任一實施例的形狀，且積體電路元件1326與1332可採取以上討論積體電路元件1320任一實施例的形狀。疊層封裝結構1334可依據本領域已知疊層封裝結構之任一者被配置。
圖14為可包括此處揭露基板組件之一或更多者的範例電子裝置1400之方塊圖。例如，電子裝置1400之元件的任何合適者可包括此處揭露積體電路裝置組件1300的一或更多者、積體電路元件1320、積體電路裝置1200、或積體電路晶粒1102，且可被配置於此處揭露基板組件100之任一者中。包括於電子裝置1400之一些元件被繪示於圖14中，但任何這些元件的一或更多者可被省略或複製以適用於應用。於一些實施例中，包括於電子裝置1400中的元件的一些或全部可被附接至一或更多主機板主板或系統板。於一些實施例中，這些元件的一或更多者被製造於單一系統單晶片(SoC)晶粒上。
此外，於各種實施例中，電子裝置1400可不包括圖14中所繪示元件的一或更多者，但電子裝置1400可包括用以耦合至一或更多元件的介面電路。例如，電子裝置1400可不包括顯示裝置1406，但可包括可被耦接於顯示裝置1406的顯示裝置介面電路(如連接器與驅動器電路)。於另一組範例中，電子裝置1400可不包括音訊輸入裝置1424或音訊輸出裝置1408，但可包括可被耦接於音訊輸入裝置1424或音訊輸出裝置1408的音訊輸入或輸出裝置介面電路(如連接器與支持電路)。
電子裝置1400可包括一或更多處理器單元1402(如一或更多處理器單元)。如此處所使用，術語「處理器單元」、「處理單元」或「處理器」可指處理來自暫存器及/或記憶體之電子資料以將電子資料轉換為可被儲存於暫存器及/或記憶體之其他電子資料的任何裝置或一部份裝置。處理器單元1402可包括一或更多數位信號處理器(DSP)、特殊應用積體電路晶片(ASIC)、中央處理單元(CPU)、圖形處理器(GPU)、通用GPU(GPGPU)、加速處理單元(APU)、現場可程式化邏輯閘陣列(FPGA)、神經網絡處理器(NPU)、資料處理單元(DPU)、加速器(如圖形加速器、壓縮加速器、人工智慧加速器)、控制器加密處理器(執行硬體內加密演算法的專門處理器)、伺服器處理器、控制器、或處理器單元之任何其他適合種類。如此，處理器單元可以指XPU(或xPU)。
電子裝置1400可包括記憶體1404，其本身可包括一或更多記憶體元件，如揮發性記憶體(如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM))、非揮發性記憶體(如唯讀記憶體(ROM)、快閃記憶體、硫族化物類相變非電壓記憶體)、固態記憶體、及/或硬碟。於一些實施例中，記憶體1404可包括記憶體，其係位於與處理器單元1402相同的積體電路晶粒上。此記憶體可被使用為快取記憶體(如階層1(L1)、階層2(L2)、階層3(L3)、階層4(L4)、最後階層快取(LLC))且可包括嵌入式動態隨機存取記憶體(eDRAM)或旋轉力矩轉移磁性隨機存取記憶體(STT-MRAM)。
於一些實施例中，電子裝置1400可包括一或更多處理器單元1402，其係異質或非對稱於電子裝置1400中的另一處理器單元1402。系統中介於處理器單元1402間可以有多種差異，關於包括架構、微架構、熱能、功率消耗特性及類此者之優點的指標頻譜。這些差異可有效地顯現其本身於電子裝置1400中處理器單元1402間為非對稱與異質性。
於一些實施例中，電子裝置1400可包括通訊元件1412(一或更多通訊元件)。例如，通訊元件1412可管理對於從且至電子裝置1400的資料之傳送的無線通訊。詞語「無線」及其所衍生的可用於形容電路、裝置、系統、方法、技術、通訊頻道等，可由經由非固態介質的調變的電磁輻射的使用而通訊資料。此詞語並非暗示相關的裝置未包含任何線，雖然於一些實施方式它們可能沒有線。
通訊元件1412可實現任意許多無線標準或協定，包含但不限於，電機電子工程師學會(IEEE)標準，包含Wi-Fi(IEEE 1302.11家族)、IEEE1302.16標準(例如1302.16-2005修正)、長期演進(LTE)計畫，伴隨任意的修正、更新及/或修改(例如先進LTE計畫、超行動寬頻(UMB)計畫(亦稱為「3GPP2」)等)。與IEEE 1302.16相容的寬頻無線存取(BWA)網路，一般稱為WiMAX網路，代表全球互通微波存取的縮寫，其係對於通過IEEE 1302.16標準的一致且互通測試的產品的認證標示。通訊元件1412可根據以下運作：全球行動通訊系統(GSM)、通用封包無線電服務(GPRS)、通用移動電信系統(UMTS)、高速封包接取(HSPA)、演進HSPA(E-HSPA)或LTE網路。通訊元件1412可根據以下運作：針對GSM之增強型資料演進(EDGE)、GSM EDGE無線電存取網路(GERAN)、通用地上無線電存取網路(UTRAN)或演進UTRAN(E-UTRAN)。通訊元件1412可根據以下運作：分碼多重存取(CDMA)、分時多重存取(TDMA)、數位增強無線電信(DECT)、演進資料最佳化(EV-DO)、其衍生物，以及任意指定用於3G、4G、5G以及更多的其它無線協定。通訊元件1412可根據於其它實施方式的其它無線協定運作。電子裝置1400可包括天線1422以促使無線通訊及/或接收其他無線通訊(如AM或FM無線電傳輸)。
於一些實施例中，通訊元件1412可管理有線通訊，如電子、光學、或任何其他合適通訊協定(如IEEE 1302.3乙太網路標準)。如上所述，通訊元件1412可包括多個通訊元件。例如，第一通訊元件1412可專用於較短範圍無線通訊，如Wi-Fi或藍芽，且第二通訊元件1412可專用於較長範圍無線通訊，如全球定位系統(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其他。於一些實施例中，第一通訊元件1412可專用於無線通訊，且第二通訊元件1412可專用於有線通訊。
電子裝置1400可包括電池/電源電路1414。電池/電源電路1414可包括一或更多能量儲存裝置(如電池或電容器)及/或用以將電子裝置1400之元件耦合至和電子裝置1400分開的能源之電路(如AC線電力)。
電子裝置1400可包括顯示裝置1406(或如上所述對應介面電路)。顯示裝置1406可包括一或更多嵌入式或有線或無線連接外部視覺指示器，如抬頭顯示器、電腦螢幕、投影機、觸控螢幕顯示器、液晶顯示器(LCD)、發光二極體顯示器或平板顯示器。
電子裝置1400可包括音訊輸出裝置1408(或如上所述對應介面電路)。音訊輸出裝置1408可包括產生聲響指示器之任何嵌入式或有線或無線連接外部裝置，如揚聲器、耳機組或耳機。
電子裝置1400可包括音訊輸入裝置1424(或如上所述對應介面電路)。音訊輸入裝置1424可包括產生表示聲音之信號的任何嵌入式或有線或無線連接裝置，如麥克風、麥克風陣列或數位儀錶(如具有樂器數位介面(MIDI)輸出之儀錶)。電子裝置1400可包括全球導航衛星系統(GNSS)裝置1418(或如上所述對應介面電路)，如全球定位系統(GPS)裝置。如習知技術，GNSS裝置1418可與基於衛星之系統通信且可基於來自一或更多GNSS衛星的資訊判定電子裝置1400的地理位置。
電子裝置1400可包括另一輸出裝置1410(或如上所述對應介面電路)。其他輸出裝置1410的範例可包括音訊編解碼器、視訊編解碼器、印表機、用以提供資訊至其他裝置的有線或無線傳送器，或附加儲存裝置。
電子裝置1400可包括其他輸入裝置1420(或如上所述對應介面電路)。輸入裝置1420的範例可包括加速度計、陀螺儀、羅盤、影像擷取裝置(如單鏡頭或立體攝影機)、軌跡球、滑鼠板、觸控板、鍵盤、如滑鼠之游標控制裝置、觸控筆、觸控螢幕、接近感測器、麥克風、條碼閱讀器、快速回應(QR)條碼閱讀器、心電圖(ECG)感測器、光體積變化描述(PPG)感測器、膚電反應感測器、任何其他感測器、或射頻識別(RFID)讀取器。
電子裝置1400可具有任何預期的形狀因數，如手持式或行動電子裝置(如手機、智慧型手機、行動上網裝置、音樂播放器、平板電腦、筆記型電腦、二合一可轉換電腦、可攜式一體式電腦、網路筆記型電腦、超輕薄筆電、個人數位助理(PDA)、超級行動個人電腦、可攜式遊戲主控台等)、桌上型電子裝置、伺服器、機架級運算解決方案(如扇葉、托盤或滑動運算系統)、工作站或其他網路運算元件、印表機、掃描器、顯示器、機上盒、娛樂控制單元(entertainment control unit)、固定式遊戲機台、智慧型電視、車輛控制單元、數位相機、數位視訊錄影機(digital video recorder)、穿戴式電子裝置或內嵌式計算系統(如部分之車輛、智慧家電系統、消費性電子產品或設備、製造設備的計算系統)。於一些實施例中，電子裝置1400可以是處理資料的任何其他電子裝置。於一些實施例中，電子裝置1400可包含多個分離物理元件。電子裝置1400的範圍可被顯示於各實施例中，於一些實施例中，電子裝置1400可以指計算裝置或計算系統。
以下範例與此處揭露技術之額外實施例有關。
範例1是一種裝置，包含：第一基板元件，包含：位於該第一基板元件的一面上的複數個第一導電接觸件；包含導電線路的一或更多第一互連層；以及一或更多第一介電層，個別該第一互連層設置於相鄰第一介電層間；第二基板元件，包含：一或更多第二介電層；包含液態金屬的複數個第一耦合元件；包含液態金屬的複數個第二耦合元件；以及延伸穿過該些第二介電層的複數個貫穿孔，個別貫穿孔具有設置於該個別貫穿孔之第一端的第一耦合元件與設置於相對該個別貫穿孔之該第一端的該個別貫穿孔之第二端的第二耦合元件；以及第三基板元件，包含：位於該第三基板元件的一面上的複數個第二導電接觸件；包含導電線路的一或更多第二互連層；以及一或更多第三介電層，個別該第二互連層設置於相鄰第三介電層間；其中，該複數個第一耦合元件連接至該複數個第一導電接觸件；其中，該複數個第二耦合元件連接至該複數個第二導電接觸件；以及其中，該第二基板元件係設置於該第一基板元件與該第三基板元件間。
範例2包含請求項1之裝置，該裝置更包含經由第三複數耦合元件附接至該第一基板元件的積體電路晶粒。
範例3包含請求項2之裝置，其中該積體電路晶粒是第一積體電路晶粒，該裝置更包含藉由第四複數耦合元件附接至該第一基板元件的第二積體電路晶粒。
範例4包含請求項2之裝置，其中該第一基板元件、該第二基板元件、該第三基板元件、與該積體電路晶粒為已封裝積體電路元件的一部份。
範例5包含請求項1-4中任一項之裝置，其中該第二基板元件更包含有包含導電線路的一或更多第三互連層，個別該第三互連層設置於相鄰第二介電層間。
範例6包含請求項1-5中任一項之裝置，其中該第一基板元件的該面是該第一基板元件的第一面，該第一基板元件更包含第三導電接觸件與在相對該第一基板元件的該第一面之該第一基板元件的第二面上的第四導電接觸件，該第一基板元件更包含：嵌入於該第一基板元件內的橋接件，該橋接件包含一或更多橋接導電線路；以及一或更多基板通孔；其中，該一或更多基板通孔與該一或更多橋接導電線路包含從該第三導電接觸件至該第四導電接觸件的導電路徑的至少一部分。
範例7包含請求項1-6中一者之裝置，其中，該第二基板元件之x-y面積小於該第三基板元件之x-y面積。
範例8包含請求項1-7中一者之裝置，其中，該些貫穿孔之一者係至少部分地填充以液態金屬。
範例9包含請求項8之裝置，其中，該些貫穿孔之該一者係被包含磁性材料的插塞圍繞。
範例10包含請求項9之裝置，其中，該些貫穿孔之該一者係實質地與該插塞同軸地對齊。
範例11包含請求項1-10中任一者之裝置，其中，該些貫穿孔之至少一者為受鍍貫穿孔。
範例12包含請求項1-11中任一者之裝置，其中，該些貫穿孔之至少一者是至少部分地被填充以銅。
範例13包含請求項1-12中任一者之裝置，其中，個別該第一導電接觸件包含銅突出部，該銅突出部與該些第一耦合元件之一者連接。
範例14包含請求項1-13中任一者之裝置，其中，該液態金屬包含鎵。
範例15為一種電子裝置，包含：印刷電路板；以及附接至該印刷電路板的積體電路元件，該積體電路元件包含：第一基板元件，包含：位於該第一基板元件的一面上的複數個第一導電接觸件；包含導電線路的一或更多第一互連層；以及一或更多第一介電層，個別該第一互連層設置於相鄰第一介電層間；第二基板元件，包含：一或更多第二介電層；包含液態金屬的複數個第一耦合元件；包含液態金屬的複數個第二耦合元件；以及延伸穿過該些第二介電層的複數個貫穿孔，個別貫穿孔具有設置於該個別貫穿孔之第一端的第一耦合元件與設置於相對該個別貫穿孔之該第一端的該個別貫穿孔之第二端的第二耦合元件；第三基板元件，包含：位於該第三基板元件的一面上的複數個第二導電接觸件；包含導電線路的一或更多第二互連層；以及一或更多第三介電層，個別該第二互連層設置於相鄰第三介電層間；以及附接至該第一基板元件的一或更多積體電路晶粒；其中，該複數個第一耦合元件連接至該複數個第一導電接觸件；其中，該複數個第二耦合元件連接至該複數個第二導電接觸件；以及其中，該第二基板元件係位於該第一基板元件與該第三基板元件間。
範例16包含請求項15之電子裝置，其中，該印刷電路板係經由插座附接至該積體電路元件。
範例17包含請求項15或16之電子裝置，其中，該積體電路元件係經由該印刷電路板通訊地耦合至至少一記憶體。
範例18包含請求項1-17中任一者之電子裝置，其中，該電子裝置包含外殼、位於該外殼內的該積體電路元件。
範例19包含請求項1-18中任一者之電子裝置，其中，該一或更多積體電路晶粒包含兩種積體電路晶粒。
範例20包含請求項1-19中任一者之電子裝置，其中，該第二基板元件更包含有包含導電線路的一或更多第三互連層，個別第三互連層設置於相鄰第二介電層間。
範例21包含請求項1-20中任一者之電子裝置，其中，該第一基板元件的該面為該第一基板元件的第一面，該第一基板元件更包含第三導電接觸件與在相對該第一基板元件的該第一面之該第一基板元件的第二面上的第四導電接觸件，該第一基板元件更包含：嵌入於該第一基板元件內的橋接件，該橋接件包含一或更多橋接導電線路；以及一或更多基板通孔；其中，該一或更多基板通孔與該一或更多橋接導電線路包含經由該橋接件從該第三導電接觸件至該第四導電接觸件的導電路徑的至少一部分。
範例22包含請求項1-22中任一者之電子裝置，其中，該些貫穿孔之一者係至少部分地填充以液態金屬。
範例23包含請求項22之電子裝置，其中，該些貫穿孔之該一者係被包含磁性材料的插塞圍繞。
範例24包含請求項23之電子裝置，其中，該些貫穿孔之該一者係實質地與該插塞同軸地對齊。
範例25包含請求項1-24中任一者之電子裝置，其中，該些貫穿孔之至少一者為受鍍貫穿孔。
範例26包含請求項1-25中任一者之電子裝置，其中，該些貫穿孔之至少一者係至少部分地被填充以銅。
範例27包含請求項1-26中任一者之電子裝置，個別該第一導電接觸件包含銅突出部，該銅突出部與該些第一耦合元件之一者連接。
範例28包含請求項1-27中任一者之電子裝置，其中，該液態金屬包含鎵。
範例29是一種方法，包含：附接第一基板元件至第二基板元件；以及附接第三基板元件至該第二基板元件；其中，該第一基板元件包含：位於該第一基板元件的一面上的複數個第一導電接觸件；包含導電線路的一或更多第一互連層；一或更多第一介電層，個別該第一互連層設置於相鄰第一介電層間；以及其中，該第二基板元件包含：一或更多第二介電層；包含液態金屬的複數個第一耦合元件；包含液態金屬的複數個第二耦合元件；以及延伸穿過該些第二介電層的複數個貫穿孔，個別貫穿孔具有設置於該個別貫穿孔之第一端的第一耦合元件與設置於相對該個別貫穿孔之該第一端的該個別貫穿孔之第二端的第二耦合元件；以及其中，該第三基板元件包含：位於該第三基板元件的一面上的複數個第二導電接觸件；包含導電線路的一或更多第二互連層；一或更多第三介電層，個別該第二互連層設置於相鄰第三介電層間；其中，該複數個第一耦合元件連接至該複數個第一導電接觸件；其中，該複數個第二耦合元件連接至該複數個第二導電接觸件；以及其中，該第二基板元件係設置於該第一基板元件與該第三基板元件間，以及其中，當該第一基板元件、該第二基板元件、以及該第三基板元件附接在一起時，形成基板組件。
範例30包含請求項29之方法，更包含附接一或更多積體電路晶粒至該基板組件。
範例31包含請求項30之方法，更包含封裝該一或更多積體電路晶粒與該基板組件。
範例32包含請求項29-31中任一者之方法，更包含：將該第一基板元件自該第二基板元件脫附而不需施加熱以致能該脫附；以及將不同之第一基板元件附接至該第二基板元件以取代該第一基板元件。
範例33包含請求項29-32中任一者之方法，更包含：將該第三基板元件自該第一基板元件脫附而不需施加熱以致能該脫附；以及將不同之第三基板元件附接至該第二基板元件以取代該第一基板元件。
範例34是一種方法，包含：鑽鑿第一孔通過包含複數個介電層的電路板，該第一孔延伸穿過該複數個介電層；以包含磁性材料的第一插塞填充第一孔；鑽鑿第二孔通過第一插塞；以及以包含液態金屬的第二插塞填充第二孔；第二插塞被第一插塞圍繞且實質地與該第一插塞同軸地對齊。
範例35包含請求項34之方法，其中，該第一孔包含壁面，該壁面更包含以包含銅的層塗鍍該壁面。
範例36包含請求項34或35之方法，更包含將包含液態金屬的耦合元件印刷於該電路板的該第一面上，該耦合元件設置於該第二插塞的末端。
範例37包含請求項34-36中任一者之方法，其中，該電路板包含第一面及相對該第一面的第二面，該方法更包含：將包含液態金屬的第一耦合元件印刷於該電路板的該第一面上；及將包含液態金屬的第二耦合元件印刷於該電路板的第二面上，該第一耦合元件設置於該第二插塞的第一端且該第二耦合元件設置於第二插塞的第二端。
範例38是一種基板組件，包含：包含一或更多介電層的電路板；包含液態金屬的複數個第一耦合元件；包含液態金屬的複數個第二耦合元件；以及延伸穿過該些介電層的複數個貫穿孔，個別貫穿孔具有設置於該個別貫穿孔之第一端的第一耦合元件的一者與設置於相對該個別貫穿孔之該第一端的該個別貫穿孔之第二端的第二耦合元件的一者。
範例39包含請求項38之基板組件，更包含有包含導電線路的一或更多互連層，個別互連層設置於相鄰介電層間。
範例40包含請求項38或39之基板組件，其中，該些貫穿孔之一者係至少部分地填充以液態金屬。
範例41包含請求項38-40中任一者之基板組件，其中，該些貫穿孔之該一者係被包含磁性材料的插塞圍繞。
範例42包含請求項41之基板組件，其中，該些貫穿孔之該一者係實質地與該插塞同軸地對齊。
範例43包含請求項38-42中任一者之基板組件，其中，該些貫穿孔之至少一者為受鍍貫穿孔。
範例44包含請求項38-43中任一者之基板組件，其中，該些貫穿孔之至少一者是至少部分地被填充以銅。
範例45包含請求項38-44中任一者之基板組件，其中，該液態金屬包含鎵。
100:基板組件 104:第一基板元件 108:第二基板元件 112:第三基板元件 116:介電層 120:互連層 122:橋接件 124:導電線路 128:第一面 132:耦合元件 136:絕緣材料 138:導電接觸件 140:第二面 144:導電接觸件 146:通孔 148:絕緣材料 152:介電層 156:第一面 160:第二面 164:貫穿孔 168:貫穿孔 170:液態金屬插塞 174:耦合元件 178:耦合元件 182:介電層 184:互連層 185:軸 186:插塞 187:導電線路 188:導電接觸件 190:絕緣材料 191:第一面 192:第二面 194:導電接觸件 196:絕緣材料 198:通孔 200:橋接件 204:基板元件 206:介電層 208:積體電路晶粒 210:導電接觸件 212:面 216:積體電路晶粒 220:導電接觸件 224:導電接觸件 226:導電接觸件 228:面 232:通孔 236:導電線路 240:通孔 244:導電線路 248:通孔 252:導電線路 256:耦合元件 260:耦合元件 264:晶粒導電接觸件 266:晶粒導電接觸件 400:積體電路元件 404:積體電路晶粒 408:基板組件 412:第一基板元件 416:第一耦合元件 424:第二耦合元件 428:第二基板元件 432:第三基板元件 436:第三耦合元件 440:印刷電路板 444:第四耦合元件 448:封裝物 500:基板組件 504:第一基板元件 508:第二基板元件 512:第三基板元件 540:面 544:導電接觸件 574:液態金屬耦合元件 586:面 588:導電接觸件 590:突起部 594:突起部 600:核心貼片 604:貫穿孔 604-1:貫穿孔 604-2:貫穿孔 604-3:貫穿孔 608:貫穿孔 608-1:貫穿孔 608-2:貫穿孔 608-3:貫穿孔 616:磁性插塞 620:插塞 624:液態金屬耦合元件 628:層 630:插塞 700:基板元件 704:介電層 708:磁性插塞 712:晶粒附接膜 716:第一面 720:第二面 724:孔 726:孔 728:貫穿孔 732:插塞 736:耦合元件 800:基板元件 804:介電層 808:磁性材料插塞 812:晶粒附接膜 816:第一面 820:第二面 822:導電層 826:導電圖樣特徵物 828:貫穿孔 830:貫穿孔 832:插塞 836:耦合元件 900:方法 910:步驟 920:步驟 1000:方法 1010:步驟 1020:步驟 1030:步驟 1040:步驟 1100:晶圓 1102:晶粒 1200:積體電路裝置 1202:晶粒基板 1204:裝置層 1206:互連層 1219:金屬化堆疊 1220:源極/汲極區 1222:閘極 1224:源極/汲極接觸件 1226:介電質材料 1228:互連結構 1228a:線 1228b:通孔 1234:阻焊材料 1236:導電接觸件 1240:電晶體 1300:積體電路裝置組件 1302:電路板 1304:中介層 1308:金屬互連 1310-1:貫穿導通孔 1310-2:盲孔 1310-3:埋孔 1314:嵌入式裝置 1316:耦合元件 1318:耦合元件 1320:積體電路元件 1322:耦合元件 1324:積體電路元件 1326:積體電路元件 1328:耦合元件 1330:耦合元件 1332:積體電路元件 1334:疊層封裝結構 1336:疊層封裝結構 1340:第一面 1342:第二面 1350:第一面 1354:第二面 1400:電子裝置 1402:處理器單元 1404:記憶體 1406:顯示裝置 1408:音訊輸出裝置 1410:輸出裝置 1412:通訊元件 1414:電池/電源電路 1418:全球導航衛星系統裝置 1420:輸入裝置 1422:天線 1424:音訊輸入裝置
[圖1]所示為未組裝的基板組件的剖面圖(cross-sectional view)。
[圖2]所示為嵌入於第一基板元件內之範例橋接件的剖面圖。
[圖3]所示為圖1之基板組件組裝時的剖面圖。
[圖4A]所示為包含基板組件的範例積體電路元件的剖面圖。
[圖4B]所示為圖4A之積體電路元件的俯視圖。
[圖5A]所示為未組裝的基板組件的部分剖面圖。
[圖5B]所示為圖5A之基板組件組裝時的部分剖面圖。
[圖6A-6C]所示為可被使用於基板元件中的範例貫穿孔變化的剖面圖。
[圖7A-7E]所示為在基板元件中產生包含液態金屬的貫穿孔的示例方法。
[圖8A-8F]所示為在基板元件上產生包含液態金屬的貫穿孔及表面互連的示例方法。
[圖9]所示為組裝基板組件之示例方法。
[圖10]所示為產生核心貼片之示例方法。
[圖11]所示為根據此處揭露實施例之任一者的晶圓的俯視圖及可包括於基板組件中的晶粒。
[圖12]所示為根據此處揭露實施例之任一者的可包括於基板組件中的積體電路裝置的截面側視圖。
[圖13]所示為根據此處揭露實施例之任一者的可包括基板組件之積體電路裝置組件之截面側視圖。
[圖14]所示為根據此處揭露實施例之任一者的可包括基板組件之範例電子裝置之方塊圖。
200:橋接件
204:基板元件
206:介電層
208:積體電路晶粒
210:導電接觸件
212:面
216:積體電路晶粒
220:導電接觸件
224:導電接觸件
226:導電接觸件
228:面
232:通孔
236:導電線路
240:通孔
244:導電線路
248:通孔
252:導電線路
256:耦合元件
260:耦合元件
264:晶粒導電接觸件
266:晶粒導電接觸件

Claims (25)

  1. 一種基板組件，包含： 第一基板元件，包含： 位於該第一基板元件的一面上的複數個第一導電接觸件； 包含導電線路的一或更多第一互連層；以及 一或更多第一介電層，個別之該第一互連層設置於相鄰第一介電層間； 第二基板元件，包含： 一或更多第二介電層； 包含液態金屬的複數個第一耦合元件； 包含液態金屬的複數個第二耦合元件；以及 延伸穿過該些第二介電層的複數個貫穿孔，個別之貫穿孔具有設置於該個別之貫穿孔之第一端的第一耦合元件與設置於相對該個別之貫穿孔之該第一端的該個別之貫穿孔之第二端的第二耦合元件；以及 第三基板元件，包含： 位於該第三基板元件的一面上的複數個第二導電接觸件； 包含導電線路的一或更多第二互連層；以及 一或更多第三介電層，個別之該第二互連層設置於相鄰第三介電層間； 其中，該複數個第一耦合元件連接至該複數個第一導電接觸件； 其中，該複數個第二耦合元件連接至該複數個第二導電接觸件；以及 其中，該第二基板元件係設置於該第一基板元件與該第三基板元件間。
  2. 如請求項1之基板組件，更包含經由複數個第三耦合元件附接至該第一基板元件的積體電路晶粒。
  3. 如請求項1之基板組件，其中，該第一基板元件的該面為該第一基板元件的第一面，該第一基板元件更包含第三導電接觸件與在相對該第一基板元件的該第一面之該第一基板元件的第二面上的第四導電接觸件，該第一基板元件更包含： 嵌入於該第一基板元件內的橋接件，該橋接件包含一或更多橋接導電線路；以及 一或更多基板通孔； 其中，該一或更多基板通孔與該一或更多橋接導電線路包含從該第三導電接觸件至該第四導電接觸件的導電路徑的至少一部分。
  4. 如請求項1或3之基板組件，其中，該些貫穿孔之一者係至少部分地填充以液態金屬。
  5. 如請求項4之基板組件，其中，該些貫穿孔之該一者係被包含磁性材料的插塞圍繞。
  6. 如請求項5之基板組件，其中，該些貫穿孔之該一者係實質地與該插塞同軸地對齊。
  7. 如請求項1或3之基板組件，其中，個別之該第一導電接觸件包含與該些第一耦合元件之一者連接的銅突起部。
  8. 一種電子裝置，包含： 印刷電路板；以及 附接至該印刷電路板的積體電路元件，該積體電路元件包含： 第一基板元件，包含： 位於該第一基板元件的一面上的複數個第一導電接觸件； 包含導電線路的一或更多第一互連層；以及 一或更多第一介電層，個別之該第一互連層設置於相鄰第一介電層間； 第二基板元件，包含： 一或更多第二介電層； 包含液態金屬的複數個第一耦合元件； 包含液態金屬的複數個第二耦合元件；以及 延伸穿過該些第二介電層的複數個貫穿孔，個別之貫穿孔具有設置於該個別之貫穿孔之第一端的第一耦合元件與設置於相對該個別貫穿孔之該第一端的該個別之貫穿孔之第二端的第二耦合元件； 第三基板元件，包含： 位於該第三基板元件的一面上的複數個第二導電接觸件； 包含導電線路的一或更多第二互連層；以及 一或更多第三介電層，個別之該第二互連層設置於相鄰第三介電層間；以及 附接至該第一基板元件的一或更多積體電路晶粒； 其中，該複數個第一耦合元件連接至該複數個第一導電接觸件； 其中，該複數個第二耦合元件連接至該複數個第二導電接觸件；以及 其中，該第二基板元件係位於該第一基板元件與該第三基板元件間。
  9. 如請求項8之電子裝置，其中，該印刷電路板係經由插座附接至該積體電路元件。
  10. 如請求項8之電子裝置，其中，該積體電路元件係經由該印刷電路板通訊地耦合至至少一記憶體。
  11. 如請求項8或10之電子裝置，其中，該電子裝置包含外殼、位於該外殼內的該積體電路元件。
  12. 如請求項8或10之電子裝置，其中，該一或更多積體電路晶粒包含兩種積體電路晶粒。
  13. 如請求項8之電子裝置，其中，該第一基板元件的該面為該第一基板元件的第一面，該第一基板元件更包含第三導電接觸件與在相對該第一基板元件的該第一面之該第一基板元件的第二面上的第四導電接觸件，該第一基板元件更包含： 嵌入於該第一基板元件內的橋接件，該橋接件包含一或更多橋接導電線路； 以及 一或更多基板通孔； 其中，該一或更多基板通孔與該一或更多橋接導電線路包含從該第三導電接觸件至該第四導電接觸件的導電路徑的至少一部分。
  14. 如請求項8或13之電子裝置，其中，該些貫穿孔之一者係至少部分地填充以液態金屬。
  15. 如請求項8或13之電子裝置，其中，該些貫穿孔之該一者係被包含磁性材料的插塞圍繞。
  16. 如請求項15之電子裝置，其中，該些貫穿孔之該一者係實質地與該插塞同軸地對齊。
  17. 一種基板組件形成方法，包含： 附接第一基板元件至第二基板元件；以及 附接第三基板元件至該第二基板元件； 其中，該第一基板元件包含： 位於該第一基板元件的一面上的複數個第一導電接觸件； 包含導電線路的一或更多第一互連層； 一或更多第一介電層，個別之該第一互連層設置於相鄰第一介電層間；以及 其中，該第二基板元件包含： 一或更多第二介電層； 包含液態金屬的複數個第一耦合元件； 包含液態金屬的複數個第二耦合元件；以及 延伸穿過該些第二介電層的複數個貫穿孔，個別之貫穿孔具有設置於該個別之貫穿孔之第一端的第一耦合元件與設置於相對該個別貫穿孔之該第一端的該個別之貫穿孔之第二端的第二耦合元件；以及 其中，該第三基板元件包含： 位於該第三基板元件的一面上的複數個第二導電接觸件； 包含導電線路的一或更多第二互連層； 一或更多第三介電層，個別之該第二互連層設置於相鄰第三介電層間； 其中，該複數個第一耦合元件連接至該複數個第一導電接觸件； 其中，該複數個第二耦合元件連接至該複數個第二導電接觸件；以及 其中，該第二基板元件係設置於該第一基板元件與該第三基板元件間，以及 其中，當該第一基板元件、該第二基板元件、以及該第三基板元件附接在一起時，形成基板組件。
  18. 如請求項17之基板組件形成方法，更包含附接一或更多積體電路晶粒至該基板組件。
  19. 如請求項17或18之基板組件形成方法，更包含： 將該第一基板元件自該第二基板元件脫附而不需施加熱以致能該脫附；以及 將不同之第一基板元件附接至該第二基板元件以取代該第一基板元件。
  20. 如請求項17或18之基板組件形成方法，更包含： 將該第三基板元件自該第一基板元件脫附而不需施加熱以致能該脫附； 以及 將不同之第三基板元件附接至該第二基板元件以取代該第一基板元件。
  21. 一種基板元件，包含： 包含一或更多介電層的電路板； 包含液態金屬的複數個第一耦合元件； 包含液態金屬的複數個第二耦合元件；以及 延伸穿過該些介電層的複數個貫穿孔，個別之貫穿孔具有設置於該個別之貫穿孔之第一端的該些第一耦合元件的一者與設置於相對該個別之貫穿孔之該第一端的該個別之貫穿孔之第二端的該些第二耦合元件的一者。
  22. 如請求項21之基板元件，更包含有包含導電線路的一或更多互連層，個別之該互連層設置於相鄰介電層間。
  23. 如請求項21之基板元件，其中，該些貫穿孔之一者係至少部分地填充以液態金屬。
  24. 如請求項21或23之基板元件，其中，該些貫穿孔之該一者係被包含磁性材料的插塞圍繞。
  25. 如請求項24之基板元件，其中，該些貫穿孔之該一者係實質地與該插塞同軸地對齊。
TW111109186A 2021-06-11 2022-03-14 具液態金屬互連之封裝基板ｚ－分離 TW202318582A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/345,912 US20220399263A1 (en) 2021-06-11 2021-06-11 Package substrate z-disaggregation with liquid metal interconnects
US17/345,912 2021-06-11

Publications (1)

Publication Number Publication Date
TW202318582A true TW202318582A (zh) 2023-05-01

Family

ID=84390556

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111109186A TW202318582A (zh) 2021-06-11 2022-03-14 具液態金屬互連之封裝基板ｚ－分離

Country Status (4)

Country Link
US (1) US20220399263A1 (zh)
CN (1) CN117121196A (zh)
TW (1) TW202318582A (zh)
WO (1) WO2022260732A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7293994B2 (en) * 2005-12-08 2007-11-13 International Business Machines Corporation Method and apparatus for electrically connecting two substrates using a resilient wire bundle captured in an aperture of an interposer by a retention member
US20090001576A1 (en) * 2007-06-29 2009-01-01 Surinder Tuli Interconnect using liquid metal
KR20090014001A (ko) * 2007-08-03 2009-02-06 삼성테크윈 주식회사 반도체 소자의 제조 방법 및 멀티 칩 패키지의 제조 방법
US8405229B2 (en) * 2009-11-30 2013-03-26 Endicott Interconnect Technologies, Inc. Electronic package including high density interposer and circuitized substrate assembly utilizing same
US10163798B1 (en) * 2017-12-22 2018-12-25 Intel Corporation Embedded multi-die interconnect bridge packages with lithotgraphically formed bumps and methods of assembling same

Also Published As

Publication number Publication date
WO2022260732A1 (en) 2022-12-15
US20220399263A1 (en) 2022-12-15
CN117121196A (zh) 2023-11-24

Similar Documents

Publication Publication Date Title
US20200395300A1 (en) Substrateless double-sided embedded multi-die interconnect bridge
US20230238368A1 (en) Microelectronic assemblies having an integrated capacitor
EP3611762B1 (en) Structures and methods for large integrated circuit dies
NL2029741B1 (en) Shield structures in microelectronic assemblies having direct bonding
US11721649B2 (en) Microelectronic assemblies
US20230097714A1 (en) Conformal power delivery structure for direct chip attach architectures
TW202314964A (zh) 具有背側晶粒到封裝互連的微電子組件
US20230230923A1 (en) Microelectronic die including swappable phy circuitry and semiconductor package including same
WO2022271241A1 (en) Microelectronic assemblies having topside power delivery structures
TW202318582A (zh) 具液態金屬互連之封裝基板ｚ－分離
US20240079335A1 (en) Three-dimensional integration of dies in an integrated circuit device
US20230095063A1 (en) Integrating voltage regulators and passive circuit elements with top side power planes in stacked die architectures
US20240112973A1 (en) Methods and apparatuses for through-glass vias
US20230299044A1 (en) Passive electrical components in mold metal layers of a multi-die complex
US20230299123A1 (en) Inductors for hybrid bonding interconnect architectures
US20230095654A1 (en) Conformal power delivery structures
US20240194548A1 (en) Apparatus and method for electroless surface finishing on glass
US20240006400A1 (en) Liquid metal based first level interconnects
US20230411390A1 (en) Two-dimensional pmos devices for providing cmos in back-end layers of integrated circuit devices
US20240071938A1 (en) Cavity-less interconnect component on glass core
US20240222249A1 (en) Integrated circuit device package substrates with glass core layer having roughened surfaces
US20230317773A1 (en) Technologies for low-leakage on-chip capacitors
US20240162157A1 (en) Bumpless hybrid organic glass interposer
US20240114693A1 (en) Self-aligned patterning of plate lines in three-dimensional ferroelectric capacitors
US20240222279A1 (en) Technologies for vertically interconnected glass core architecture