TW202311941A - 儲存裝置及其操作方法 - Google Patents

儲存裝置及其操作方法 Download PDF

Info

Publication number
TW202311941A
TW202311941A TW111124449A TW111124449A TW202311941A TW 202311941 A TW202311941 A TW 202311941A TW 111124449 A TW111124449 A TW 111124449A TW 111124449 A TW111124449 A TW 111124449A TW 202311941 A TW202311941 A TW 202311941A
Authority
TW
Taiwan
Prior art keywords
data
memory
command
log
storage device
Prior art date
Application number
TW111124449A
Other languages
English (en)
Inventor
李庚德
沈榮燮
羅鐘聲
都仁煥
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202311941A publication Critical patent/TW202311941A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0769—Readable error formats, e.g. cross-platform generic formats, human understandable formats
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0778—Dumping, i.e. gathering error/state information after a fault for later diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2294—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by remote test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3065—Monitoring arrangements determined by the means or processing involved in reporting the monitored data
    • G06F11/3068—Monitoring arrangements determined by the means or processing involved in reporting the monitored data where the reporting involves data format conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3476—Data logging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Abstract

本發明提供一種儲存裝置及其操作方法，包含：儲存控制器，經組態以自主機接收獲取日誌頁面命令且將關於根據獲取日誌頁面命令而由多個組件的各別上下文中選出的至少一個上下文的日誌資料傳輸至主機；以及記憶體，儲存日誌資料，其中獲取日誌頁面命令包含用於自多個組件中選擇至少一個組件的選擇資訊。

Description

儲存裝置及其操作方法
本發明概念是關於一種電子裝置，且更特定而言，是關於一種儲存裝置及其操作方法。 [相關申請案的交叉參考]
本申請案基於且主張2021年9月1日在韓國智慧財產局申請的韓國專利申請案第10-2021-0116505號的優先權，所述韓國專利申請案的揭露內容以全文引用的方式併入本文中。
固態硬碟（solid state drive；SSD）為基於快閃記憶體的大容量儲存裝置的實例。隨著對SSD需求的爆發性增加，SSD的用途亦已多樣化。應管理且維持SSD以提供高可靠性及最佳服務品質。
在SSD的操作期間，可歸因於硬體或軟體問題而發生出人意料的故障或錯誤。在此情況下，SSD收集發生錯誤或故障時的狀態且將其儲存為轉儲資料。將所收集的轉儲資料傳輸至SSD所連接的主機。將傳輸至主機的轉儲資料提供至除錯工具或除錯設備，且執行基於轉儲資料的除錯。
隨著SSD的容量及複雜度增加，轉儲資料的大小亦增加。特定而言，為了進行詳細的故障分析,需要收集及提取儘可能大的轉儲資料。在此情況下，歸因於傳輸速度的限制，將轉儲資料傳輸至為SSD的故障分析提供的除錯通道導致難以快速分析。因此，難以藉由在發生故障或錯誤時快速獲得即時狀態資訊來對SSD執行精確除錯。
本發明概念提供一種能夠將關於選擇性地提取的上下文的日誌資料提供至主機的儲存裝置及所述儲存裝置的操作方法。
根據本發明概念的態樣，一種儲存裝置包含多個組件。儲存裝置包含：儲存控制器，經組態以自主機接收獲取日誌頁面命令且將關於根據獲取日誌頁面命令而由多個組件的各別上下文中選出的至少一個上下文而非所有上下文的日誌資料傳輸至主機；以及記憶體，儲存日誌資料。獲取日誌頁面命令包含用於自多個組件中選擇至少一個組件的選擇資訊。
根據本發明概念的另一態樣，一種儲存裝置包含多個組件。儲存裝置包含記憶體及儲存控制器。儲存控制器經組態以：偵測指示錯誤已發生於多個組件中的至少一個組件中的錯誤事件；回應於錯誤事件而產生關於至少一個組件的多個上下文中的至少一個上下文的日誌資料；以及控制記憶體以儲存日誌資料，所述日誌資料由至少一個上下文而非所有多個上下文組成。
根據本發明概念的另一態樣，一種包含多個組件的儲存裝置的操作方法包含：接收操作，自主機接收獲取日誌頁面命令；選擇操作，回應於獲取日誌頁面命令而自多個組件的各別上下文中選擇至少一個上下文而非所有上下文；產生操作，產生關於所選擇的至少一個上下文的日誌資料；以及傳輸操作，將日誌資料傳輸至主機，其中獲取日誌頁面命令包含用於自多個組件中選擇至少一個組件的選擇資訊。
根據本發明概念的另一態樣，一種包含多個組件的儲存裝置的操作方法包含：偵測操作，偵測指示錯誤已發生於多個組件中的至少一個組件中的錯誤事件；產生操作，回應於錯誤事件而產生關於至少一個組件的子上下文的日誌資料；以及儲存操作，儲存日誌資料。
下文中，將參考隨附圖式詳細描述本發明概念的實施例。
圖1為用於描述根據本發明概念的實施例的儲存系統的圖。
參考圖1，儲存系統10可包含儲存裝置100及主機200。
儲存裝置100可包含多個組件。在儲存裝置100及描述於本文中的各種實施例及描述中的其他儲存裝置中，組件可以硬體形式、以軟體形式以及以硬體及軟體形式實施。在本文中，組件可稱為元件。參考圖1，舉例而言，儲存裝置100可包含儲存控制器110、揮發性記憶體120、非揮發性記憶體130以及硬體元件140。然而，本發明概念不限於此。
儲存裝置100可包含用於根據來自主機200的請求儲存資料的儲存媒體。作為實例，儲存裝置100可包含固態硬碟（SSD）、嵌入式記憶體以及可移除外部記憶體中的至少一者。當儲存裝置100為SSD時，儲存裝置100可為符合非揮發性記憶體快速（Non-Volatile Memory express；NVMe）標準（規範）的裝置。當儲存裝置100為嵌入式記憶體或外部記憶體時，儲存裝置100可為符合通用快閃儲存（Universal Flash Storage；UFS）或嵌入式多媒體卡（embedded Multi-Media Card；eMMC）標準的裝置。主機200及儲存裝置100可各自根據所採用的標準協定產生封包且傳輸所述封包。
儲存控制器110可控制儲存裝置100的總體操作。在本文中，儲存控制器110亦可稱為控制器、裝置控制器或記憶體控制器。
當將電力自外部施加至儲存裝置100時，儲存控制器110可執行韌體。當非揮發性記憶體130為快閃記憶體裝置時，韌體可包含主機介面層（host interface layer；HIL）、快閃轉譯層（flash translation layer；FTL）以及快閃介面層（flash interface layer；FIL）。
儲存控制器110可控制揮發性記憶體120或非揮發性記憶體130以分別回應於主機200的寫入請求、讀取請求以及擦除請求而執行程式化操作（或寫入操作）、讀取操作以及擦除操作。
在程式化操作期間，儲存控制器110可將程式化命令、實體位址以及寫入資料提供至非揮發性記憶體130。
在讀取操作期間，儲存控制器110可將讀取命令及實體位址提供至非揮發性記憶體130。
在擦除操作期間，儲存控制器110可將擦除命令及實體位址提供至非揮發性記憶體130。
儲存控制器110可將自身產生的命令、位址以及資料傳輸至非揮發性記憶體130，而不管自主機200接收的請求。舉例而言，儲存控制器110可產生用於執行後台操作的命令、位址以及資料，且將命令、位址以及資料提供至非揮發性記憶體130。後台操作可為例如耗損均衡、讀取回收或廢料收集。
儲存控制器110可控制邏輯地操作為一個非揮發性記憶體130的多個非揮發性記憶體130。
在實施例中，儲存控制器110可自主機200接收獲取日誌頁面命令，且將關於根據獲取日誌頁面命令而由多個組件的各別上下文中選出的至少一個上下文的日誌資料傳輸至主機200。獲取日誌頁面命令可為用於請求提供儲存於儲存裝置100中的日誌資料的命令。獲取日誌頁面命令可定義於NVMe標準中。日誌資料可為表示關於特定組件的當前上下文的資訊的資料。日誌資料可為非結構化資料，例如，電腦（或機器）可讀的格式的資料，且可為以二進位數表示的資料。
獲取日誌頁面命令可包含選擇資訊。選擇資訊可為表示構成儲存裝置100的組件中的所選擇的組件的資訊。此將參考圖3在下文詳細地描述。
在另一實施例中，儲存控制器110可偵測錯誤事件且回應於錯誤事件而產生日誌資料。錯誤事件可為指示錯誤已發生於多個組件中的至少一個組件中的事件。特定而言,回應於錯誤事件，儲存控制器110可產生關於其中已發生錯誤的至少一個組件的上下文的日誌資料。舉例而言，上下文可包含組件的狀態、與組件相關的狀態或條件、與組件相關聯的特定參數或其類似者。在一些情況下，上下文可指關於組件的一組資料類別的資訊，例如，如下文結合圖5及圖6更詳細地描繪及描述。
根據實施例，儲存控制器110可包含上下文選擇模組111、日誌產生模組112、傳輸模組113以及資料格式改變模組114。上下文選擇模組111、日誌產生模組112、傳輸模組113以及資料格式改變模組114，以及描述於本文中的各種實施例中的其他模組可實施為硬體或可實施為硬體及軟體。在實施例中，上下文選擇模組111、日誌產生模組112、傳輸模組113以及資料格式改變模組114可實施為韌體。
在實施例中，上下文選擇模組111可基於選擇資訊而選擇至少一個上下文（例如，特定組件的上下文）且產生關於所選擇的上下文的上下文資訊。
在另一實施例中，上下文選擇模組111可回應於錯誤事件而選擇至少一個組件的上下文且產生關於所選擇的上下文的上下文資訊。
日誌產生模組112可基於上下文資訊而產生日誌資料。此外，日誌產生模組112可控制揮發性記憶體120或非揮發性記憶體130以儲存所產生的日誌資料。
傳輸模組113可將產生於儲存裝置100中的信號或資料傳輸至主機200。
資料格式改變模組114可處理日誌資料以將日誌資料轉換成例如呈人類可讀格式的資料。人類可讀格式可為使用者可藉由使用顯示裝置或其類似者讀取的標準格式。人類可讀格式可為例如JavaScript物件表示法（JavaScript Object Notation；JSON）、可延伸標示語言（eXtensible Markup Language；XML）或字符分隔值（Character-Separated Values；CSV）；然而，本發明概念不限於此。
在圖1中，上下文選擇模組111、日誌產生模組112、傳輸模組113以及資料格式改變模組114包含於儲存控制器110中；然而，本發明概念不限於此。特定而言，上下文選擇模組111、日誌產生模組112、傳輸模組113以及資料格式改變模組114可包含於與儲存控制器110分開實施的處理器中。
揮發性記憶體120可僅在接收電力時回應於儲存控制器110的控制而操作。揮發性記憶體120可僅在接收電力時暫時儲存自主機200接收的資料或自非揮發性記憶體130接收的資料。作為緩衝記憶體，揮發性記憶體120可包含於儲存控制器110中或配置於儲存控制器110外部。舉例而言，揮發性記憶體裝置可包含DRAM、SRAM或其類似者。
在實施例中，揮發性記憶體120可儲存日誌資料。
非揮發性記憶體130可回應於儲存控制器110的控制而操作。特定而言，非揮發性記憶體130可自儲存控制器110接收命令及位址，且存取由位址自記憶體（未示出）中選擇的記憶胞。非揮發性記憶體130可對由位址選擇的記憶胞執行由命令指示的操作。
命令可為例如程式化命令、讀取命令或擦除命令，且由命令指示的操作可為例如程式化操作（或寫入操作）、讀取操作或擦除操作。程式化操作可為非揮發性記憶體130回應於儲存控制器110的控制而儲存自主機200接收的資料的操作。讀取操作可為非揮發性記憶體130回應於儲存控制器110的控制而讀取儲存於非揮發性記憶體130中的讀取資料的操作。擦除操作可為非揮發性記憶體130回應於儲存控制器110的控制而擦除儲存於記憶體裝置中的資料的操作。
根據實施例，非揮發性記憶體130可實施為單一晶片或記憶體晶粒，或實施為多個記憶體晶片或多個記憶體晶粒。舉例而言，多個記憶體晶片中的各者可為雙晶粒封裝（Dual Die Package；DDP）、四晶粒封裝（Quadruple Die Package；QDP）或八晶粒封裝（Octuple Die Package；ODP）。
作為實例，非揮發性記憶體130可為例如快閃記憶體。快閃記憶體可包含例如NAND快閃記憶體、NOR快閃記憶體或其類似者。當非揮發性記憶體130包含快閃記憶體時，快閃記憶體可包含2D NAND記憶體陣列或3D（或豎直）NAND（vertical NAND；VNAND）記憶體陣列。
作為另一實例，儲存裝置100可包含各種其它類型的非揮發性記憶體。舉例而言，儲存裝置100可包含磁性RAM （magnetic RAM；MRAM）、自旋轉移力矩MRAM、導電橋接RAM（conductive bridging RAM；CBRAM）、鐵電RAM（ferroelectric RAM；FeRAM）、相變RAM （phase-change RAM；PRAM）、電阻式記憶體（電阻式RAM）以及各種其它類型的記憶體。
在實施例中，非揮發性記憶體130可儲存日誌資料。在另一實施例中，非揮發性記憶體130可包含多個非揮發性記憶體，且可在儲存裝置100中提供在多個非揮發性記憶體中僅儲存日誌資料的單獨非揮發性記憶體。
主機200可經由介面與儲存裝置100通信。此處，介面可實施為例如NVMe、NVMe管理介面（NVMe Management Interface；NVMe MI）或網狀架構上的NVMe（NVMe over Fabric；NVMe-oF）。
在實施例中，主機200可向儲存裝置100提供用於請求將資料儲存於儲存裝置100中的寫入請求。此外，主機200可向儲存裝置100提供寫入請求、資料以及用於識別資料的邏輯位址。儲存裝置100可回應於自主機200接收的寫入請求而將包含由主機200提供的資料及元資料的寫入資料儲存於非揮發性記憶體130中，且向主機200提供指示儲存完成的回應。
在另一實施例中，主機200可將獲取日誌頁面命令提供至儲存裝置100。
主機200可包含主機控制器210、主機記憶體220以及資料輸入/輸出模組230。主機控制器210可控制主機200的總體操作。主機記憶體220可充當用於暫時儲存待傳輸至儲存裝置100的資料或自儲存裝置100接收的資料的緩衝記憶體。資料輸入/輸出模組230可將儲存於主機記憶體220中的資料傳輸至儲存裝置100或將待儲存於主機記憶體220中的資料傳輸至儲存裝置100。
硬體元件140可包含電力電容器141、溫度感測器142以及電力管理積體電路（power management integrated circuit；PMIC）143。然而，本發明概念不限於此。電力電容器141可儲存備用電力。溫度感測器142可感測儲存裝置100的內部溫度。PMIC 143可管理自外部供應的電力。
圖2為用於描述根據本發明概念的實施例的儲存系統的操作方法的圖。
參考圖2，操作S10可稱為接收操作。在操作S10中，主機200將獲取日誌頁面命令傳輸至儲存裝置100。隨後，儲存裝置100接收獲取日誌頁面命令。獲取日誌頁面命令可包含對應於遙測主機起始的位元資訊（或位元值）。遙測主機起始指示符可指示主機200起始遙測。遙測主機起始指示符可定義於NVMe標準（例如，基於NVMe標準2.0a的5.16.18）中。此將在下文參考圖3進行描述。獲取日誌頁面命令可包含上文所描述的選擇資訊。
操作S20可稱為選擇操作。在操作S20中，儲存裝置100回應於獲取日誌頁面命令而自多個組件的各別上下文中選擇至少一個上下文。舉例而言，當選擇資訊為用於選擇非揮發性記憶體130的資訊時，儲存裝置100可藉由使用包含於獲取日誌頁面命令中的選擇資訊來選擇非揮發性記憶體130的當前上下文。
操作S30可稱為產生操作。在操作S30中，儲存裝置100產生關於所選擇的至少一個上下文的日誌資料。舉例而言，儲存裝置100可對當前選擇的上下文進行快照且產生表示所快照的當前上下文的日誌資料。
操作S40可稱為儲存操作。在操作S40中，儲存裝置100將所產生的日誌資料儲存於記憶體（例如，揮發性記憶體120或非揮發性記憶體130）中。
操作S50可稱為處理操作。替代地，操作S50可稱為加載操作及改變操作。在操作S50中，儲存裝置100可加載所儲存的日誌資料且處理所加載的日誌資料，使得所加載的日誌資料的格式可改變成人類可讀格式。
操作S60可稱為傳輸操作。在操作S60中，儲存裝置100將日誌資料傳輸至主機200。舉例而言，儲存裝置100可將自記憶體（例如，揮發性記憶體120或非揮發性記憶體130）加載的日誌資料傳輸至主機200。舉例而言，儲存裝置100可將改變成人類可讀格式的日誌資料傳輸至主機200。
圖3為用於描述根據本發明概念的實施例的由主機提供的命令的圖。
參考圖3，由主機200提供的命令（或請求）可為定義於NVMe標準中的命令，且命令佇列條目可為定義於NVMe標準中的提交佇列條目。由主機200提供的命令的大小可為64個位元組。由主機200提供的命令可包含例如16個命令雙字。一個命令雙字可為具有4個位元組的大小的資料。
根據實施例，由主機200提供的命令可包含命令雙字0 （command double word 0；CDW 0）、名稱空間識別符（namespace identifier；NSID）、資料指針（data pointer；DPTR）、命令雙字10（command double word 10；CDW 10）、命令雙字11（command double word 11；CDW 11）、命令雙字12（command double word 12；CDW 12）、命令雙字13（command double word 13；CDW 13）、命令雙字14（command double word 14；CDW 14）以及命令雙字15（command double word 15；CDW 15）。
在實施例中，由主機200提供的獲取日誌頁面命令可為應用NVMe標準（例如，NVMe標準2.0a中的5.16）的命令。由主機200提供的獲取日誌頁面命令可包含資料指針（DPTR）、命令雙字10（CDW 10）、命令雙字11（CDW 11）、命令雙字12（CDW 12）、命令雙字13（CDW 13）以及命令雙字14（CDW 14）。
資料指針（DPTR）可為指定用於命令中的資料的欄位。資料指針（DPTR）可為指定主機記憶體220中的資料緩衝器的起點的欄位。
命令雙字10（CDW 10）可包含雙字數目降低（Number of Dwords Lower；NUMDL）、保留異步事件（Retain Asynchronous Event；RAE）、日誌特定欄位（Log Specific Field；LSP）以及日誌頁面識別符（Log Page Identifier；LID）。除非另外規定，否則NUMDL可為指定最低有效16個位元的欄位。RAE可為指定何時保留或刪除異步事件的欄位，且可具有1位元的大小。LSP可為表示由LID定義的日誌的欄位，且可具有7個位元的大小。LID可為表示待搜尋的日誌頁面的識別符的欄位，且可具有7個位元的大小。
在實施例中，LID可表示對應於遙測主機起始的位元資訊。對應於遙測主機起始的位元資訊可為例如「07h」。
當LID包含對應於遙測主機起始的位元資訊時，LSP可包含支援產生遙測主機起始資料的位元資訊。支援產生遙測主機起始資料的位元資訊的大小可為1位元。
除非另外規定，否則命令雙字11（CDW 11）可包含指定特定日誌頁面中所需的識別符的欄位及指定最高有效16個位元的欄位。
除非另外規定，否則命令雙字12（CDW 12）可包含指定在日誌頁面中何處開始返回資料的欄位。
命令雙字13（CDW 13）可包含指定日誌頁面偏移或資料結構清單中索引的最高有效32個位元的欄位。
命令雙字14（CDW 14）可包含命令集識別符（command set identifier；CSI）、偏移類型（offset type；OT）、選擇資訊以及通用唯一識別符（universally unique identifier；UUID）索引（universally unique identifier index；UUID INDEX）。CSI可包含對應於NVM命令集的位元資訊、對應於鍵值命令集的位元資訊及/或對應於分區名稱空間命令集的位元資訊。OT可具有第一值或第二值。當OT具有第一值時，命令雙字12（CDW 12）及命令雙字13（CDW 13）可指定待返回的日誌頁面中的資料結構清單的索引。當OT具有第二值時，命令雙字12（CDW 12）及命令雙字13（CDW 13）可指定待返回的日誌頁面中的位元組偏移。
選擇資訊可為用於自構成儲存裝置100的多個組件中選擇至少一個組件的資訊。選擇資訊可具有16個位元的值。然而，本發明概念不限於此。選擇資訊的各位元可對應於構成儲存裝置100的多個組件。當選擇資訊的各位元具有特定值（例如，「1」）時，可選擇對應於位元的組件，且當選擇資訊的各位元具有不同於特定值的值（例如，「0」）時，可不選擇對應於位元的組件。參考圖3，舉例而言，選擇資訊的第七位元數位可表示儲存裝置100的所有組件。選擇資訊的第八位元數位可表示非揮發性記憶體130（例如，NAND）。選擇資訊的第九位元數位可表示揮發性記憶體120（例如，DRAM）。選擇資訊的第十位元數位可表示電力電容器141。選擇資訊的第十一位元數位可表示儲存裝置100的供應電力。選擇資訊的第十二位元數位可表示儲存裝置100的快速周邊組件互連（Peripheral Component Interconnect express；PCIe）介面。選擇資訊的第十三位元數位可表示儲存裝置100的潛時及/或效能。選擇資訊的第十四位元數位可表示儲存控制器110。選擇資訊的第十五位元數位可表示儲存裝置100的耐久性。選擇資訊的第十六位元數位可表示儲存裝置100的熱資訊。然而，本發明概念不限於此。
儘管未示出，但由主機200提供的命令可更包含命令雙字2、命令雙字3以及元資料指針。
圖4為用於描述根據本發明概念的實施例的儲存裝置的操作方法的圖。
參考圖3及圖4，主機410可執行與圖1中所示出的主機200相同的功能。主機410將獲取日誌頁面命令GLPC傳輸至儲存控制器420。獲取日誌頁面命令GLPC可包含命令雙字14，所述命令雙字14包含如圖3中所示出的選擇資訊。
儲存控制器420可包含上下文選擇模組421、日誌產生模組422、傳輸模組423以及資料格式改變模組424。
上下文選擇模組421接收獲取日誌頁面命令GLPC。上下文選擇模組421可藉由使用包含於獲取日誌頁面命令GLPC中的選擇資訊來識別所選擇的組件。上下文選擇模組421可向日誌產生模組422提供表示所選擇的組件的上下文資訊的上下文選擇信號CSEL。
日誌產生模組422接收上下文選擇信號CSEL。日誌產生模組422可對所選擇的組件的當前上下文進行快照且產生表示當前上下文的日誌資料LD。日誌產生模組422將日誌資料LD、寫入命令以及位址提供至揮發性記憶體430。
日誌資料LD可儲存於揮發性記憶體430中。日誌資料LD可包含表示LID的位元值的日誌識別符、表示表示儲存控制器的唯一操作條件的識別資訊的原因識別符以及用於遙測主機起始日誌的遙測主機起始資料區塊（遙測主機起始資料區塊1）。然而，本發明概念不限於此。
資料格式改變模組424（亦描述為資料格式變換模組）可控制揮發性記憶體430以加載儲存於揮發性記憶體430中的日誌資料LD。資料格式改變模組424可藉由將所加載的日誌資料LD改變成呈人類可讀格式的資料來處理日誌資料LD。資料格式改變模組424可將經處理日誌資料PLD輸出至傳輸模組423。
傳輸模組423將經處理日誌資料PLD傳輸至主機410。經處理日誌資料PLD的大小可小於或等於關於儲存裝置100的所有上下文的日誌資料的大小，且因此經處理日誌資料PLD可由關於所選擇的上下文（亦描述為子上下文）的所選擇的日誌資料，但並非關於儲存裝置100的所有上下文的所有日誌資料組成。
如上文所描述，藉由將關於選擇性地提取的上下文的日誌資料提供至主機，可減小資料傳輸大小，且歸因於資料傳輸大小的減小，可提高主機與儲存裝置之間的傳輸速度。
此外，如上文所描述，可藉由將較小大小的日誌資料傳輸至主機來減小主機中可能發生的潛時。
圖5為用於描述根據本發明概念的實施例的呈人類可讀格式的資料的圖。
參考圖3及圖5，假定選擇資訊的第八位元數位表示非揮發性記憶體130。此外，假定因為選擇資訊的第八位元數位具有特定值（例如，「1」）而選擇非揮發性記憶體130。
經處理日誌資料PLD可表示非揮發性記憶體130的上下文資訊。上下文資訊可包含變數及值。舉例而言，包含於經處理日誌資料PLD中的上下文資訊可包含具有值a的讀取錯誤率、具有值b的寫入錯誤率以及具有值c的不可恢復寫入錯誤、具有值d的讀取恢復嘗試及/或其類似者。然而，本發明概念不限於此。
因為經處理日誌資料PLD為呈人類可讀格式的資料，所以使用者可易於讀取非揮發性記憶體130的上下文資訊。
圖6為用於描述根據本發明概念的實施例的呈人類可讀格式的資料的圖。
參考圖6，假定第一經處理日誌資料PLD1、第二經處理日誌資料PLD2、第三經處理日誌資料PLD3以及第四經處理日誌資料PLD4為呈人類可讀格式的資料且人類可讀格式為JSON。假定第一經處理日誌資料PLD1表示NAND的上下文資訊。假定第二經處理日誌資料PLD2表示效能（及/或潛時）的上下文資訊。假定第三經處理日誌資料PLD3表示耐久性的上下文資訊。假定第四經處理日誌資料PLD4表示熱資訊的上下文資訊。第二經處理日誌資料PLD2、第三經處理日誌資料PLD3以及第四經處理日誌資料PLD4可各自與儲存裝置的一或多個組件（例如，輸入/輸出介面、記憶體陣列以及處理器或其他組件）相關聯。
使用者可易於自第一經處理日誌資料PLD1讀取NAND的上下文資訊。在第一經處理日誌資料PLD1的情況下，讀取錯誤率的值可為0，寫入錯誤率的值可為0，不可恢復寫入錯誤的值可為0，且讀取恢復嘗試的值可為10。然而，本發明概念不限於此。
使用者可易於自第二經處理日誌資料PLD2讀取效能的上下文資訊。在第二經處理日誌資料PLD2的情況下，產出量效能的值可為0且Perf指示符的值可為1。然而，本發明概念不限於此。
使用者可易於自第三經處理日誌資料PLD3讀取耐久性的上下文資訊。在第三經處理日誌資料PLD3的情況下，定時工作負載媒體的值可為16，壽命NAND寫入的值可為2808，且壽命耗損水平計數（Lifetime Wear Level Cnt）的值可為617。然而，本發明概念不限於此。
使用者可易於自第四經處理日誌資料PLD4讀取熱的上下文資訊。在第四經處理日誌資料PLD4的情況下，最高溫度的值可為132，最低溫度的值可為130，且當前溫度的值可為131。然而，本發明概念不限於此。
如上文所描述，藉由將呈人類可讀格式的（特定而言，基於不同上下文分隔的）日誌資料提供至主機，使用者可易於分析儲存裝置的狀態。
此外，如上文所描述，因為使用者藉由使用呈人類可讀格式的日誌資料來分析儲存裝置在正常狀態下的狀態，所以可提前恢復儲存裝置的錯誤且因此可改良儲存裝置的可靠性。
圖7為用於描述根據本發明概念的另一實施例的儲存系統的操作方法的圖。
參考圖7，操作S100可稱為偵測操作。在操作S100中，儲存裝置100可偵測錯誤事件。錯誤事件可為指示錯誤已發生於多個組件中的至少一個組件中的事件。儲存裝置100偵測錯誤事件的時段可為預設的（例如，其可基於預設定時參數而週期性地偵測錯誤）。
操作S200可稱為選擇操作。在操作S200中，儲存裝置100回應於錯誤事件而自多個組件的各別上下文中選擇至少一個上下文。舉例而言，當錯誤發生於非揮發性記憶體130中時，儲存裝置100可選擇非揮發性記憶體130的當前上下文。
操作S300可稱為產生操作。在操作S300中，儲存裝置100產生關於所選擇的組件的至少一個上下文的日誌資料。操作S300可與上文參考圖2所描述的操作S20相同。
操作S400可稱為儲存操作。操作S400可與上文參考圖2所描述的操作S40相同。
操作S500可稱為請求傳輸操作。在操作S500中,儲存裝置100將異步事件請求信號傳輸至主機200。異步事件請求信號可為用於向主機200通知在儲存裝置100中產生的錯誤資訊或儲存裝置100的狀態資訊的信號。異步事件請求信號可為定義於NVMe標準（例如，NVMe標準2.0a的5.2）中的命令。
操作S600可稱為接收操作。在操作S600中，主機200將獲取日誌頁面命令傳輸至儲存裝置100。隨後，儲存裝置100接收獲取日誌頁面命令。獲取日誌頁面命令可包含對應於遙測控制器起始的位元資訊。遙測控制器起始指示符可指示儲存控制器110起始遙測。遙測控制器起始指示符可定義於NVMe標準（例如，基於NVMe標準2.0a的5.16.19）中。此外，獲取日誌頁面命令可更包含用於選擇至少一個組件的選擇資訊。
操作S700可稱為處理操作。替代地，操作S700可稱為加載操作及改變操作。操作S700可與上文參考圖2所描述的操作S50相同。
操作S800可稱為傳輸操作。操作S800可與上文參考圖2所描述的操作S60相同。
圖8為用於描述根據本發明概念的另一實施例的儲存裝置的操作方法的圖。
參考圖8，上下文選擇模組421可偵測錯誤事件且回應於錯誤事件而識別至少一個組件。上下文選擇模組421可向日誌產生模組422提供表示所選擇的組件的上下文資訊的上下文選擇信號CSEL。
日誌產生模組422可接收上下文選擇信號CSEL。日誌產生模組422可對所選擇的組件的當前上下文進行快照且產生表示當前上下文的日誌資料LD。日誌產生模組422可將日誌資料LD、寫入命令以及位址提供至揮發性記憶體430。
日誌資料LD可包含表示LID的位元值的日誌識別符、表示表示儲存控制器的唯一操作條件的識別資訊的原因識別符以及用於遙測控制器起始日誌的遙測控制器起始資料區塊（遙測控制器起始資料區塊1）。然而，本發明概念不限於此。
日誌產生模組422可回應於上下文選擇信號CSEL而將異步事件請求信號AER提供至傳輸模組423。
傳輸模組423可將異步事件請求信號AER傳輸至主機410。
在異步事件請求信號傳輸至主機410之後，主機410可將獲取日誌頁面命令傳輸至儲存控制器420，如上文參考圖2所描述。獲取日誌頁面命令可包含命令雙字14，所述命令雙字14包含如圖3中所示出的選擇資訊。此外，資料格式改變模組424可回應於獲取日誌頁面命令而控制揮發性記憶體430以加載日誌資料。此外，資料格式改變模組424可將所加載的日誌資料轉換成呈人類可讀格式的資料。此外，傳輸模組423可將轉換成呈人類可讀格式的資料的日誌資料傳輸至主機200。
如上文所描述，藉由將關於選擇性地提取的上下文的日誌資料提供至主機，可減小資料傳輸大小，且歸因於資料傳輸大小的減小，可提高主機與儲存裝置之間的傳輸速度。
此外，如上文所描述，可藉由將較小大小的日誌資料傳輸至主機來減小主機中可能發生的潛時。
圖9為用於描述根據本發明概念的另一實施例的關於由儲存裝置提供的命令的命令佇列條目的圖。
參考圖9，由儲存裝置100提供的命令可為定義於NVMe標準中的命令，且命令佇列條目可為定義於NVMe標準中的完成佇列條目。
命令佇列條目佈局可為至少16個位元組。命令佇列條目可包含雙字0（double word 0；DW 0）、雙字1（double word 1；DW 1）、雙字2（double word 2；DW 2）以及雙字3（double word 3；DW 3）。
雙字0（DW 0）可為包含異步事件請求命令的欄位。異步事件請求命令可稱為上文所描述的異步事件請求信號。異步事件請求命令可包含日誌頁面識別符、異步事件資訊以及異步事件類型。在實施例中，異步事件類型可為通知。在此情況下，異步事件資訊可表示已改變的遙測日誌。已改變的遙測日誌可對應於「2h」。
雙字1（DW 1）可包含各種資訊。雙字2（DW 2）可包含提交佇列識別符（SQ識別符）及提交佇列頭指針（SQ頭指針）。
雙字3（DW 3）為表示正在完成的命令的狀態的狀態欄位（Status Field）、識別完成佇列條目是否為新項目的階段標籤（P）以及識別正在完成的命令的命令識別符（Command Identifier）。
狀態欄位可包含不再重試（Do Not Retry；DNR）、更多（More；M）、命令重試延遲（Command Retry Delay；CRD）、狀態碼類型（Status Code Type；SCT）以及狀態碼（Status Code；SC）。DNR可具有第一值（例如，『1』）或第二值（例如，『0』）。具有第一值（例如，『1』）的DNR可指示當將相同命令重新提供至儲存控制器時，預期重新提供的命令失敗。具有第二值（例如，『0』）的DNR可指示當重試相同命令時，重試的命令可成功。更多（M）可具有第一值（例如，『1』）或第二值（例如，『0』）。具有第一值（例如，『1』）的更多（M）可指示存在與獲取日誌頁面命令相關的額外資訊。具有第二值（例如，『0』）的更多（M）可指示不存在額外資訊。CRD可為用於設定重試命令的延遲時間的欄位。SCT可為表示完成佇列條目的狀態碼類型的欄位。SC可為表示關於所指示的命令的狀態資訊或識別錯誤的狀態碼的欄位。
在實施例中，當SCT為「1h」且SC為「05h」時，SCT可表示命令特定狀態且SC可表示超出異步事件請求限制。然而，本發明概念不限於此。
圖10為用於描述根據本發明概念的另一實施例的由主機提供的命令的圖。
參考圖10，根據另一實施例的由主機200提供的命令可為作為定義於如上文參考圖3所描述的NVMe標準中的命令的獲取日誌頁面命令且可包含資料指針（DPTR）、命令雙字10（CDW 10）、命令雙字11（CDW 11）、命令雙字12（CDW 12）、命令雙字13（CDW 13）以及命令雙字14（CDW 14）。
命令雙字10（CDW 10）可包含雙字數目降低（NUMDL）、保留異步事件（RAE）、日誌特定欄位（LSP）以及日誌頁面識別符（LID）。
在實施例中，LID可表示對應於遙測控制器起始的位元資訊。對應於遙測控制器起始的位元資訊可為例如「08h」。
命令雙字14（CDW 14）可包含命令集識別符（CSI）、偏移類型（OT）、選擇資訊以及通用唯一識別符（UUID）索引（UUID INDEX）。在實施例中，選擇資訊可經組態於命令雙字14（CDW 14）的第七位元數位至第22位元數位處。
圖11為示出應用根據本發明概念的實施例的儲存裝置的系統的圖。
參考圖11，系統1000基本上可為行動系統，諸如攜帶式通信終端（行動電話）、智慧型手機、平板個人電腦（personal computer；PC）、可穿戴式裝置、健康照護裝置或物聯網（Internet of Things；IoT）裝置。然而，系統1000不必限於行動系統，且亦可為例如個人電腦、膝上型電腦、伺服器、媒體播放器或諸如導航裝置的汽車裝置。
系統1000可包含主處理器1100、記憶體1200a及記憶體1200b以及儲存裝置1300a及儲存裝置1300b，且可更包含影像擷取裝置1410、使用者輸入裝置1420、感測器1430、通信裝置1440、顯示器1450、揚聲器1460、電力供應裝置1470以及連接介面1480中的一或多者。
主處理器1100可控制系統1000的總體操作，且更特定而言，控制構成系統1000的其他組件的操作。主處理器1100可實施為例如通用處理器、專用處理器或應用程式處理器。
主處理器1100可包含一或多個CPU核心1110且可更包含用於控制記憶體1200a及記憶體1200b及/或儲存裝置1300a及儲存裝置1300b的控制器1120。根據實施例，主處理器1100可更包含用於高速資料操作（諸如人工智慧（artificial intelligence；AI）資料操作）的專用電路的加速器1130。加速器1130可包含例如圖形處理單元（graphics processing unit；GPU）、神經處理單元（neural processing unit；NPU）及/或資料處理單元（data processing unit；DPU），且可實施為實體上獨立於主處理器1100的其他組件的單獨晶片。
記憶體1200a及記憶體1200b可用作系統1000的主記憶體裝置，且可包含諸如SRAM及/或DRAM的揮發性記憶體或可包含諸如快閃記憶體、PRAM及/或RRAM的非揮發性記憶體。記憶體1200a及記憶體1200b亦可實施於與主處理器1100相同的封裝中。
儲存裝置1300a及儲存裝置1300b可充當儲存資料而不管是否向其供應電力的非揮發性儲存裝置，且可具有比記憶體1200a及記憶體1200b更大的儲存容量。儲存裝置1300a及儲存裝置1300b可包含儲存控制器1310a及儲存控制器1310b以及在儲存控制器1310a及儲存控制器1310b的控制下儲存資料的非揮發性記憶體（non-volatile memory；NWM）1320a及非揮發性記憶體1320b。非揮發性記憶體1320a及非揮發性記憶體1320b可包含具有二維（two-dimensional；2D）結構或三維（three-dimensional；3D）豎直NAND（V-NAND）結構的快閃記憶體或可包含諸如PRAM及/或RRAM的其它類型的非揮發性記憶體。
儲存裝置1300a及儲存裝置1300b可在與主處理器1100實體上分離的狀態下包含於系統1000中或可實施於與主處理器1100相同的封裝中。此外，因為儲存裝置1300a及儲存裝置1300b可具有與固態硬碟（SSD）或記憶卡相同的形狀，所以儲存裝置1300a及儲存裝置1300b可經耦接以經由諸如下文所描述的連接介面1480的介面可拆卸地附接至系統1000的其他組件。儲存裝置1300a及儲存裝置1300b可為應用諸如通用快閃儲存（UFS）、嵌入式多媒體卡（eMMC）或非揮發性記憶體快速（NVMe）的標準協定的裝置，但不必限於此。儲存裝置1300a及儲存裝置1300b可經控制，且可包含各種組件，如先前結合圖1至圖10所描述。
影像擷取裝置1410可擷取靜態影像或移動影像，且可包含例如攝影機、攝錄影機及/或網路攝影機。使用者輸入裝置1420可自系統1000的使用者接收各種類型的資料輸入，且可包含例如觸控板、小鍵盤、鍵盤、滑鼠及/或麥克風。感測器1430可偵測可自系統1000外部獲得的各種類型的實體量，且將所偵測的實體量轉換成電信號。感測器1430可包含例如溫度感測器、壓力感測器、照度感測器、位置感測器、加速度感測器、生物感測器及/或陀螺儀感測器。通信設備1440可根據各種通信協定將信號傳輸至系統1000外部的其它裝置/自系統1000外部的其它裝置接收信號。通信裝置1440可實施為包含例如天線、收發器及/或數據機。
顯示器1450及揚聲器1460可充當將視覺資訊及聽覺資訊分別輸出至系統1000的使用者的輸出裝置。電力供應裝置1470可適當地轉換自系統1000中內置的電池（未示出）及/或外部電力供應供應的電力，且將電力供應至系統1000的組件中的各者。連接介面1480可提供系統1000與外部裝置之間的連接，所述外部裝置可連接至系統1000以與系統1000交換資料。連接介面1480可以各種介面方法實施，所述介面方法諸如先進技術附接（Advanced Technology Attachment；ATA）、串列ATA（Serial ATA；SATA）、外部SATA（external SATA；e-SATA）、小型電腦小型介面（Small Computer Small Interface；SCSI）、串列附接SCSI（Serial Attached SCSI；SAS）、周邊組件互連（Peripheral Component Interconnection；PCI）、快速PCI（PCI express；PCIe）、NVMe、IEEE 1394、通用串列匯流排（Universal Serial Bus；USB）、安全數位（Secure Digital；SD）卡、多媒體卡（Multi-Media Card；MMC）、eMMC、UFS、嵌入式通用快閃儲存（embedded Universal Flash Storage；eUFS）及/或緊湊式快閃（Compact Flash；CF）卡介面。
圖12為示出根據本發明概念的另一實施例的儲存系統的方塊圖。
參考圖12，主機儲存系統2000可包含主機2100及儲存裝置2200。此外，儲存裝置2200可包含儲存控制器2210及非揮發性記憶體（NVM）2220。此外，根據本發明概念的實施例，主機2100可包含主機控制器2110及主機記憶體2120。主機記憶體2120可充當用於暫時儲存待傳輸至儲存裝置2200的資料或自儲存裝置2200接收的資料的緩衝記憶體。
儲存裝置2200可包含用於根據來自主機2100的請求儲存資料的儲存媒體。作為實例，儲存裝置2200可包含固態硬碟（SSD）、嵌入式記憶體以及可移除外部記憶體中的至少一者。當儲存裝置2200為SSD時，儲存裝置2200可為符合NVMe標準的裝置。當儲存裝置2200為嵌入式記憶體或外部記憶體時，儲存裝置2200可為符合UFS或eMMC標準的裝置。主機2100及儲存裝置2200可各自根據所採用的標準協定產生封包且傳輸所述封包。主機2100及儲存裝置2200可操作且可包含各種組件，如先前結合圖1至圖10所描述。
當儲存裝置2200的非揮發性記憶體2220包含快閃記憶體時，快閃記憶體可包含2D NAND記憶體陣列或3D（或豎直）NAND（VNAND）記憶體陣列。作為另一實例，儲存裝置2200可包含各種其它類型的非揮發性記憶體。舉例而言，儲存裝置2200可包含磁性RAM （MRAM）、自旋轉移力矩MRAM、導電橋接RAM（CBRAM）、鐵電RAM（FeRAM）、相變RAM（PRAM）、電阻式記憶體（電阻式RAM）以及各種其它類型的記憶體。
根據實施例，主機控制器2110及主機記憶體2120可實施為單獨半導體晶片。替代地，在一些實施例中，主機控制器2110及主機記憶體2120可整合於相同半導體晶片中。作為實例，主機控制器2110可為設置於應用程式處理器中的多個模組中的任一者，且應用程式處理器可實施為系統單晶片（system-on-chip；SoC）。此外，主機記憶體2120可為設置於應用程式處理器中的嵌入式記憶體或可為配置於應用程式處理器外部的非揮發性記憶體或記憶體模組。
主機控制器2110可管理將主機記憶體2120的緩衝區域的資料（例如，寫入資料）儲存於非揮發性記憶體2220中或將非揮發性記憶體2220的資料（例如，讀取資料）儲存於緩衝區域中的操作。
儲存控制器2210可包含主機介面2211、記憶體介面2212以及中央處理單元（central processing unit；CPU）2213。此外，儲存控制器2210可更包含快閃轉譯層（FTL）2214、封包管理器2215、緩衝記憶體2216、錯誤校正碼（error correction code；ECC）引擎2217以及先進加密標準（advanced encryption standard；AES）引擎2218。儲存控制器2210可更包含將FTL 2214加載至其中的工作記憶體（未示出），且CPU 2213可執行快閃轉換層以控制非揮發性記憶體2220上的寫入操作及讀取操作。
主機介面2211可將封包傳輸至主機2100/自主機2100接收封包。自主機2100傳輸至主機介面2211的封包可包含例如待儲存於非揮發性記憶體2220中的命令或資料，且自主機介面2211傳輸至主機2100的封包可包含例如對自非揮發性記憶體2220讀取的命令或資料的回應。記憶體介面2212可將待儲存於非揮發性記憶體2220中的資料傳輸至非揮發性記憶體2220或接收自非揮發性記憶體2220讀取的資料。記憶體介面2212可實施為符合諸如雙態觸發或開放NAND快閃介面（Open NAND Flash Interface；ONFI）的標準協定。
FTL 2214可執行各種功能，諸如位址映射、耗損均衡以及廢料收集。位址映射可為將自主機2100接收的邏輯位址改變成用於將資料實際儲存於非揮發性記憶體2220中的實體位址的操作。耗損均衡可為用於藉由允許統一使用非揮發性記憶體2220中的區塊來防止特定區塊的過度退化的技術，且可經由例如用於平衡實體區塊的擦除計數的韌體技術來實施。廢料收集可為用於藉由將區塊的有效資料複製至新區塊中且接著擦除現有區塊來確保非揮發性記憶體2220中的可用容量的技術。
封包管理器2215可根據與主機2100協商的介面的協定來產生封包，或自自主機2100接收的封包解析各種資訊。此外，緩衝記憶體2216可暫時儲存待儲存於非揮發性記憶體2220中的資料或待自非揮發性記憶體2220讀取的資料。緩衝記憶體2216可設置於儲存控制器2210中或可配置於儲存控制器2210外部。
ECC引擎2217可對自非揮發性記憶體2220讀取的讀取資料執行錯誤偵測及校正功能。更特定而言，ECC引擎2217可產生用於待儲存於非揮發性記憶體2220中的寫入資料的同位位元，且所產生的同位位元可與寫入資料一起儲存於非揮發性記憶體2220中。當自非揮發性記憶體2220讀取資料時，ECC引擎2217可藉由使用自非揮發性記憶體2220讀取的同位位元以及讀取資料來校正讀取資料中的錯誤，且輸出經錯誤校正的讀取資料。
AES引擎2218可藉由使用對稱金鑰演算法來對輸入至儲存控制器2210中的資料執行加密操作及解密操作中的至少一者。
圖13為示出根據本發明概念的實施例的記憶體系統的方塊圖。
參考圖13，記憶體系統3000可包含記憶體裝置3200及記憶體控制器3100。記憶體裝置3200可對應於基於多個通道中的一者而與記憶體控制器3100通信的非揮發性記憶體裝置中的一者。記憶體控制器3100及記憶體裝置3200可操作且可包含先前結合圖1至圖10描述的各種組件。
記憶體裝置3200可包含第一接腳P11至第八接腳P18、記憶體介面電路3210、控制邏輯電路3220以及記憶胞陣列3230。記憶體介面電路3210可經由第一接腳P11自記憶體控制器3100接收晶片啟用信號nCE。記憶體介面電路3210可根據晶片啟用信號nCE經由第二接腳P12至第八接腳P18將信號傳輸至記憶體控制器3100/自記憶體控制器3100接收信號。舉例而言，當晶片啟用信號nCE處於啟用狀態（例如，處於低位準）時，記憶體介面電路3310可經由第二接腳P12至第八接腳P18將信號傳輸至記憶體控制器3100/自記憶體控制器3100接收信號。
記憶體介面電路3210可經由第二接腳P12至第四接腳P14自記憶體控制器3100接收命令鎖存啟用信號CLE、位址鎖存啟用信號ALE以及寫入啟用信號nWE。經由第七接腳P17，記憶體介面電路3210可自記憶體控制器3100接收資料信號DQ或將資料信號DQ傳輸至記憶體控制器3100。命令CMD、位址ADDR以及資料DATA可經由資料信號DQ傳輸。舉例而言，資料信號DQ可經由多個資料信號線傳輸。在此情況下，第七接腳P17可包含對應於多個資料信號的多個接腳。
記憶體介面電路3210可基於寫入啟用信號nWE的雙態觸發定時而自在命令鎖存啟用信號CLE的啟用時段（例如，高位準狀態）中接收的資料信號DQ獲得命令CMD。記憶體介面電路3210可基於寫入啟用信號nWE的雙態觸發定時而自在位址鎖存啟用信號ALE的啟用時段（例如，高位準狀態）中接收的資料信號DQ獲得位址ADDR。
在實施例中，寫入啟用信號nWE可在高位準與低位準之間雙態觸發且維持靜態狀態（例如，高位準或低位準）。舉例而言，寫入啟用信號nWE可在傳輸命令CMD或位址ADDR的時段中雙態觸發。因此，記憶體介面電路3210可基於寫入啟用信號nWE的雙態觸發定時而獲得命令CMD或位址ADDR。
記憶體介面電路3210可經由第五接腳P15自記憶體控制器3100接收讀取啟用信號nRE。經由第六接腳P16，記憶體介面電路3210可自記憶體控制器3100接收資料選通信號DQS或將資料選通信號DQS傳輸至記憶體控制器3100。
在記憶體裝置3200的資料（DATA）輸出操作中，記憶體介面電路3210可在輸出資料DATA之前經由第五接腳P15接收雙態觸發讀取啟用信號nRE。記憶體介面電路3210可基於讀取啟用信號nRE的雙態觸發而產生雙態觸發資料選通信號DQS。舉例而言，記憶體介面電路3210可產生在相對於讀取啟用信號nRE的雙態觸發開始時間的預定延遲（例如，tDQSRE）之後開始雙態觸發的資料選通信號DQS。記憶體介面電路310可基於資料選通信號DQS的雙態觸發定時而傳輸包含資料DATA的資料信號DQ。因此，可與資料選通信號DQS的雙態觸發定時一致地將資料DATA傳輸至記憶體控制器3100。
在記憶體裝置3200的資料（DATA）輸入操作中，當自記憶體控制器3100接收到包含資料DATA的資料信號DQ時，記憶體介面電路3210可與資料DATA一起自記憶體控制器3100接收雙態觸發資料選通信號DQS。記憶體介面電路3210可基於資料選通信號DQS的雙態觸發定時而自資料信號DQ獲得資料DATA。舉例而言，記憶體介面電路3210可藉由在資料選通信號DQS的上升邊緣及下降邊緣處對資料信號DQ進行取樣來獲得資料DATA。
記憶體介面電路3210可經由第八接腳P18將就緒/忙碌輸出信號nR/B傳輸至記憶體控制器3100。記憶體介面電路3210可經由就緒/忙碌輸出信號nR/B將記憶體裝置3200的狀態資訊傳輸至記憶體控制器3100。當記憶體裝置3200處於忙碌狀態時（亦即，當正在執行記憶體裝置3200的內部操作時），記憶體介面電路3210可將表示忙碌狀態的就緒/忙碌輸出信號nR/B傳輸至記憶體控制器3100。當記憶體裝置3200處於就緒狀態時（亦即，當未執行或完成記憶體裝置3200的內部操作時），記憶體介面電路3210可將表示就緒狀態的就緒/忙碌輸出信號nR/B傳輸至記憶體控制器3100。舉例而言，當記憶體裝置3200回應於頁面讀取命令而自記憶胞陣列3230讀取資料DATA時，記憶體介面電路3210可將表示忙碌狀態（例如，低位準）的就緒/忙碌輸出信號nR/B傳輸至記憶體控制器3100。舉例而言，當記憶體裝置3200回應於程式化命令而自記憶胞陣列3230讀取資料DATA時，記憶體介面電路3210可將表示忙碌狀態的就緒/忙碌輸出信號nR/B傳輸至記憶體控制器3100。
控制邏輯電路3220可大體上控制記憶體裝置3200的各種操作。控制邏輯電路3220可接收自記憶體介面電路3210獲得的命令/位址CMD/ADDR。控制邏輯電路3220可根據所接收的命令/位址CMD/ADDR產生用於控制記憶體裝置3200的其他組件的控制信號。舉例而言，控制邏輯電路3220可產生用於程式化記憶胞陣列3230中的DATA或自記憶體胞陣列3230讀取資料DATA的各種控制信號。
記憶胞陣列3230可在控制邏輯電路3220的控制下儲存自記憶體介面電路3210獲得的資料DATA。記憶胞陣列3230可在控制邏輯電路3220的控制下將所儲存的資料DATA輸出至記憶體介面電路3210。
記憶胞陣列3230可包含多個記憶胞。舉例而言，多個記憶胞可為快閃記憶胞。然而，本發明概念不限於此，且記憶胞包含電阻式隨機存取記憶體（resistive random access memory；RRAM）單元、鐵電隨機存取記憶體（ferroelectric random access memory；FRAM）單元、相變隨機存取記憶體（phase-change random access memory；PRAM）單元、閘流體隨機存取記憶體（thyristor random access memory；TRAM）單元及/或磁性隨機存取記憶體（magnetic random access memory；MRAM）單元。下文中，將集中於記憶胞包含NAND快閃記憶胞的實施例來描述本發明概念的實施例。
記憶體控制器3100可包含第一接腳P21至第八接腳P28以及控制器介面電路3110。第一接腳P21至第八接腳P28可對應於記憶體裝置3200的第一接腳P11至第八接腳P18。控制器介面電路3110可經由第一接腳P21將晶片啟用信號nCE傳輸至記憶體裝置3200。經由第二接腳P22至第八接腳P28，控制器介面電路3110可將信號傳輸至經由晶片啟用信號nCE選擇的記憶體裝置3200/自經由晶片啟用信號nCE選擇的記憶體裝置3200接收信號。
控制器介面電路3110可經由第二接腳P22至第四接腳P24將命令鎖存啟用信號CLE、位址鎖存啟用信號ALE以及寫入啟用信號nWE傳輸至記憶體裝置3200。經由第七接腳P27，控制器介面電路3110可將資料信號DQ傳輸至記憶體裝置3200或自記憶體裝置3200接收資料信號DQ。
控制器介面電路3110可將包含命令CMD或位址ADDR的資料信號DQ以及雙態觸發寫入啟用信號nWE傳輸至記憶體裝置3200。控制器介面電路3110可根據具有啟用狀態的命令鎖存啟用信號CLE的傳輸將包含命令CMD的資料信號DQ傳輸至記憶體裝置3200，且可根據具有啟用狀態的位址鎖存啟用信號ALE的傳輸將包含位址ADDR的資料信號DQ傳輸至記憶體裝置3200。
控制器介面電路3110可經由第五接腳P25將讀取啟用信號nRE傳輸至記憶體裝置3200。經由第六接腳P26，控制器介面電路3110可自記憶體裝置3200接收資料選通信號DQS或將資料選通信號DQS傳輸至記憶體裝置3200。
在記憶體裝置3200的資料（DATA）輸出操作中，控制器介面電路3110可產生雙態觸發讀取啟用信號nRE且將讀取啟用信號nRE傳輸至記憶體裝置3200。舉例而言，控制器介面電路3110可在輸出資料DATA之前產生自固定狀態（例如，高位準或低位準）改變成雙態觸發狀態的讀取啟用信號nRE。因此，可基於讀取啟用信號nRE而在記憶體裝置3200中產生雙態觸發資料選通信號DQS。控制器介面電路3110可自記憶體裝置3200接收包含資料DATA的資料信號DQ以及雙態觸發資料選通信號DQS。控制器介面電路3110可基於資料選通信號DQS的雙態觸發定時而自資料信號DQ獲得資料DATA。
在記憶體裝置3200的資料（DATA）輸入操作中，控制器介面電路3110可產生雙態觸發資料選通信號DQS。舉例而言，控制器介面電路3110可在傳輸資料DATA之前產生自固定狀態（例如，高位準或低位準）改變成雙態觸發狀態的資料選通信號DQS。控制器介面電路3110可基於資料選通信號DQS的雙態觸發定時而將包含資料DATA的資料信號DQ傳輸至記憶體裝置3200。控制器介面電路3110可經由第八接腳P28自記憶體裝置3200接收就緒/忙碌輸出信號nR/B。控制器介面電路3110可基於就緒/忙碌輸出信號nR/B而判定記憶體裝置3200的狀態資訊。
圖14為用於描述根據本發明概念的實施例的3D VNAND結構的圖。
參考圖14，當非揮發性記憶體實施為3D豎直NAND（VNAND）型快閃記憶體時，構成儲存模組的多個記憶體區塊中的各者可表示為圖14中所示出的等效電路。記憶體區塊BLKi可表示形成於基底上的3D結構中的3D記憶體區塊。舉例而言，包含於記憶體區塊BLKi中的多個記憶體NAND串可形成於垂直於基底的方向上。
記憶體區塊BLKi可包含連接於位元線BL1、位元線BL2以及位元線BL3與共同源極線CSL之間的多個記憶體NAND串NS11至記憶體NAND串NS33。多個記憶體NAND串NS11至記憶體NAND串NS33中的各者可包含串選擇電晶體SST、多個記憶胞MC1、記憶胞MC2、…、記憶胞MC8以及接地選擇電晶體GST。儘管圖14示出多個記憶體NAND串NS11至記憶體NAND串NS33中的各者包含八個記憶胞MC1、記憶胞MC2、…、記憶胞MC8，但本發明概念不必限於此。
串選擇電晶體SST可連接至對應串選擇線SSL1、串選擇線SSL2以及串選擇線SSL3。多個記憶胞MC1、記憶胞MC2、…、記憶胞MC8可分別連接至對應閘極線GTL1、閘極線GTL2、…、閘極線GTL8。閘極線GTL1、閘極線GTL2、…、閘極線GTL8可對應於字元線，且閘極線GTL1、閘極線GTL2、…、閘極線GTL8中的一些可對應於虛擬字元線。接地選擇電晶體GST可連接至對應接地選擇線GSL1、接地選擇線GSL2以及接地選擇線GSL3。串選擇電晶體SST可連接至對應位元線BL1、位元線BL2以及位元線BL3，且接地選擇電晶體GST可連接至共同源極線CSL。
相同高度的字元線（例如，WL1）可共同連接，且接地選擇線GSL1、接地選擇線GSL2以及接地選擇線GSL3與串選擇線SSL1、串選擇線SSL2以及串選擇線SSL3可彼此分離。儘管圖14示出記憶體區塊BLKi連接至八個閘極線GTL1、閘極線GTL2、…、閘極線GTL8及三個位元線BL1、位元線BL2以及位元線BL3，但本發明概念不必限於此。圖14的非揮發性記憶體可用作圖1的非揮發性記憶體130、圖11的快閃記憶體1320a及/或快閃記憶體1320b、圖12的NVM 2220或圖13的記憶胞陣列3230。
圖15為用於描述根據本發明概念的實施例的BVNAND結構的圖。
參考圖15，當非揮發性記憶體實施為接合豎直NAND（BVNAND）型快閃記憶體時，非揮發性記憶體可具有圖15中所示出的結構。圖15的非揮發性記憶體可用作圖1的非揮發性記憶體130、圖11的快閃記憶體1320a及/或快閃記憶體1320b、圖12的NVM 2220或圖13的記憶胞陣列3230，且可用於實施圖14的非揮發性記憶體。
記憶體裝置4000可具有晶片間（chip-to-chip；C2C）結構。關於C2C結構，可在第一晶圓上製造包含單元區域CELL的上部晶片，可在不同於第一晶圓的第二晶圓上製造包含周邊電路區域PERI的下部晶片，且接著可藉由接合方法將上部晶片與下部彼此連接。舉例而言，接合方法可指將形成於上部晶片的最上部金屬層中的接合金屬電連接至形成於下部晶片的最上部金屬層中的接合金屬的方法。舉例而言，當接合金屬由銅（Cu）形成時，接合方法可為Cu-Cu接合方法，且接合金屬亦可由鋁或鎢形成。
記憶體裝置4000的周邊電路區域PERI及單元區域CELL中的各者可包含外部襯墊接合區域PA、字元線接合區域WLBA以及位元線接合區域BLBA。
周邊電路區域PERI可包含：第一基底4110；層間絕緣層4115；形成於第一基底4110上方的多個電路元件4120a、電路元件4120b以及電路元件4120c；分別連接至多個電路元件4120a、電路元件4120b以及電路元件4120c的第一金屬層4130a、第一金屬層4130b以及第一金屬層4130c；以及形成於第一金屬層4130a、第一金屬層4130b以及第一金屬層4130c上方的第二金屬層4140a、第二金屬層4140b以及第二金屬層4140c。在實施例中，第一金屬層4130a、第一金屬層4130b以及第一金屬層4130c可由具有相對高電阻的鎢形成，且第二金屬層4140a、第二金屬層4140b以及第二金屬層4140c可由具有相對低電阻的銅形成。
在本文中，僅示出及描述第一金屬層4130a、第一金屬層4130b以及第一金屬層4130c以及第二金屬層4140a、第二金屬層4140b以及第二金屬層4140c；然而，本發明概念不限於此且至少一或多個金屬層可進一步形成於第二金屬層4140a、第二金屬層4140b以及第二金屬層4140c上方。形成於第二金屬層4140a、第二金屬層4140b以及第二金屬層4140c上方的一或多個金屬層中的至少一些可由比形成第二金屬層4140a、第二金屬層4140b以及第二金屬層4140c的銅具有更低電阻的鋁或其類似者形成。
層間絕緣層4115可配置於第一基底4110上方以覆蓋多個電路元件4120a、電路元件4120b以及電路元件4120c、第一金屬層4130a、第一金屬層4130b以及第一金屬層4130c以及第二金屬層4140a、第二金屬層4140b以及第二金屬層4140c，且可包含諸如氧化矽或氮化矽的絕緣材料。
下部接合金屬4171b及下部接合金屬4172b可形成於字元線接合區域WLBA的第二金屬層4140b上方。在字元線接合區域WLBA中，周邊電路區域PERI的下部接合金屬4171b及下部接合金屬4172b可藉由接合方法電連接至單元區域CELL的上部接合金屬4271b及上部接合金屬4272b，且下部接合金屬4171b及下部接合金屬4172b以及上部接合金屬4271b及上部接合金屬4272b可由鋁、銅、鎢或其類似者形成。
單元區域CELL可提供至少一個記憶體區塊。單元區域CELL可包含第二基底4210及共同源極線4220。在第二基底4210上方，多個字元線4230（4231至4238）可在垂直於第二基底4210的頂部表面的方向（Z軸方向）上堆疊。串選擇線及接地選擇線可分別配置於字元線4230上方及下方，且多個字元線4230可配置於串選擇線與接地選擇線之間。
在位元線接合區域BLBA中，通道結構CHS可在垂直於第二基底4210的頂部表面的方向上延伸以穿過字元線4230、串選擇線以及接地選擇線。通道結構CHS可包含資料儲存層、通道層以及內埋絕緣層，且通道層可電連接至第一金屬層4250c及第二金屬層4260c。舉例而言，第一金屬層4250c可為位元線觸點，且第二金屬層4260c可為位元線。在實施例中，位元線4260c可在平行於第二基底4210的頂部表面的第一方向（Y軸方向）上延伸。
配置有通道結構CHS及位元線4260c的區域可定義為位元線接合區域BLBA。位元線4260c可電連接至在位元線接合區域BLBA中的周邊電路區域PERI中提供頁緩衝器4293的電路元件4120c。舉例而言，位元線4260c可連接至周邊電路區域PERI中的上部接合金屬4271c及上部接合金屬4272c，且上部接合金屬4271c及上部接合金屬4272c可連接至下部接合金屬4171c及下部接合金屬4172c，所述下部接合金屬4171c及下部接合金屬4172c連接至頁緩衝器4293的電路元件4120c。
在字元線接合區域WLBA中，字元線4230可在平行於第二基底4210的頂部表面的第二方向（X軸方向）上延伸且可連接至多個單元接觸插塞4240（4241至4247）。字元線4230及單元接觸插塞4240可在由在第二方向上以不同長度延伸的字元線4230中的至少一些提供的襯墊處彼此連接。第一金屬層4250b及第二金屬層4260b可依序連接至連接至字元線4230的單元接觸插塞4240的上部部分。單元接觸插塞4240可經由字元線接合區域WLBA中的單元區域CELL的上部接合金屬4271b及上部接合金屬4272b以及周邊電路區域PERI的下部接合金屬4171b及下部接合金屬4172b連接至周邊電路區域PERI。
單元接觸插塞4240可電連接至在周邊電路區域PERI中提供列解碼器4294的電路元件4120b。在實施例中，提供列解碼器4294的電路元件4120b的操作電壓可不同於提供頁緩衝器4293的電路元件4120c的操作電壓。舉例而言，提供頁緩衝器4293的電路元件4120c的操作電壓可大於提供列解碼器4294的電路元件4120b的操作電壓。
共同源極線接觸插塞4280可配置於外部襯墊接合區域PA中。共同源極線接觸插塞4280可由諸如金屬、金屬化合物或多晶矽的導電材料形成且可電連接至共同源極線4220。第一金屬層4250a及第二金屬層4260a可依序堆疊於共同源極線接觸插塞4280上方。舉例而言，配置有共同源極線接觸插塞4280、第一金屬層4250a以及第二金屬層4260a的區域可定義為外部襯墊接合區域PA。
此外，輸入/輸出襯墊4105及輸入/輸出襯墊4205可配置於外部襯墊接合區域PA中。覆蓋第一基底4110的底部表面的下部絕緣層4101可形成於第一基底4110下方，且第一輸入/輸出襯墊4105可形成於下部絕緣層4101上方。第一輸入/輸出襯墊4105可經由第一輸入/輸出接觸插塞4103連接至配置於周邊電路區域PERI中的多個電路元件4120a、電路元件4120b以及電路元件4120c中的至少一者，且可藉由下部絕緣層4101與第一基底4110分離。此外，側絕緣層可配置於第一輸入/輸出接觸插塞4103與第一基底4110之間以將第一輸入/輸出接觸插塞4103與第一基底4110電分離。
覆蓋第二基底4210的頂部表面的上部絕緣層4201可形成於第二基底4210上方，且第二輸入/輸出襯墊4205可配置於上部絕緣層4201上方。第二輸入/輸出襯墊4205可經由第二輸入/輸出接觸插塞4203連接至配置於周邊電路區域PERI中的多個電路元件4120a、電路元件4120b以及電路元件4120c中的至少一者。
在一些實施例中，第二基底4210及共同源極線4220可不配置於配置有第二輸入/輸出接觸插塞4203的區域中。此外，第二輸入/輸出襯墊4205可不在第三方向（Z軸方向）上與字元線4230重疊。第二輸入/輸出接觸插塞4203可在平行於第二基底4210的頂部表面的方向上與第二基底4210分離且可經由單元區域CELL的層間絕緣層4215連接至第二輸入/輸出襯墊4205。
在一些實施例中，可選擇性地形成第一輸入/輸出襯墊4105及第二輸入/輸出襯墊4205。舉例而言，記憶體裝置4000可僅包含配置於第一基底4110上方的第一輸入/輸出襯墊4105或可僅包含配置於第二基底4210上方的第二輸入/輸出襯墊4205。替代地，記憶體裝置4000可包含第一輸入/輸出襯墊4105及第二輸入/輸出襯墊4205兩者。
在分別包含於單元區域CELL及周邊電路區域PERI中的外部襯墊接合區域PA及位元線接合區域BLBA中的各者中，最頂部金屬層的金屬圖案可作為虛擬圖案存在，或最頂部金屬層可為空的。
在記憶體裝置4000的外部襯墊接合區域PA中，對應於形成於單元區域CELL的最上部金屬層中的上部金屬圖案4272a，具有與上部金屬圖案4272a相同形狀的下部金屬圖案4173a可形成於周邊電路區域PERI的最上部金屬層中。形成於周邊電路區域PERI的最頂部金屬層中的下部金屬圖案4173a可不連接至周邊電路區域PERI中的單獨觸點。類似地，在外部襯墊接合區域PA中，對應於形成於周邊電路區域PERI的最上部金屬層中的下部金屬圖案，具有與周邊電路區域PERI的下部金屬圖案相同形狀的上部金屬圖案可形成於單元區域CELL的上部金屬層中。
下部接合金屬4171b及下部接合金屬4172b可形成於字元線接合區域WLBA的第二金屬層4140b上方。在字元線接合區域WLBA中，周邊電路區域PERI的下部接合金屬4171b及下部接合金屬4172b可藉由接合方法電連接至單元區域CELL的上部接合金屬4271b及上部接合金屬4272b。
此外，在位元線接合區域BLBA中，對應於形成於周邊電路區域PERI的最上部金屬層中的下部金屬圖案4152，具有與周邊電路區域PERI的下部金屬圖案4152相同形狀的上部金屬圖案4292可形成於單元區域CELL的最上部金屬層中。接觸可不形成於形成於單元區域CELL的最上部金屬層中的上部金屬圖案4292上方。
雖然本發明概念已參考其實施例特定繪示及描述，但應理解，可在不偏離以下申請專利範圍的精神及範疇的情況下作出形式及細節的各種改變。
如在所揭露技術領域中的傳統，在圖式中就功能區塊、單元及/或模組而言描述及示出特徵及實施例。所屬技術領域中具通常知識者將瞭解，此等區塊、單元及/或模組藉由電子（或光學）電路（諸如邏輯電路、離散組件、微處理器、硬佈線電路、記憶體元件、佈線連接以及其類似者）實體地實施，所述電子（或光學）電路可使用基於半導體的製造技術或其他製造技術來形成。在區塊、單元及/或模組由微處理器或類似物實施的情況下，其可使用軟體（例如，微碼）來程式化以執行本文中所論述的各種功能且可視情況由韌體及/或軟體驅動。替代地，各區塊、單元及/或模組可由專用硬體實施，或實施為執行一些功能的專用硬體與執行其它功能的處理器（例如，一或多個程式化微處理器及相關聯的電路系統）的組合。此外，實施例的各區塊、單元及/或模組可在不背離本發明概念的範疇的情況下實體地分離成兩個或大於兩個互動及離散的區塊、單元及/或模組。另外，實施例的區塊、單元及/或模組可在不背離本發明概念的範疇的情況下實體地組合成更複雜的區塊、單元及/或模組。
10:儲存系統 100、1300a、1300b、2200:儲存裝置 110、420、1310a、1310b、2210:儲存控制器 111、421:上下文選擇模組 112、422:日誌產生模組 113、423:傳輸模組 114、424:資料格式改變模組 120、430:揮發性記憶體 130、1320a、1320b、2220:非揮發性記憶體 140:硬體元件 141:電力電容器 142:溫度感測器 143:電力管理積體電路 200、410、2100:主機 210、2110:主機控制器 220、2120:主機記憶體 230:資料輸入/輸出模組 1000:系統 1100:主處理器 1110:CPU核心 1120:控制器 1130:加速器 1200a、1200b:記憶體 1410:影像擷取裝置 1420:使用者輸入裝置 1430:感測器 1440:通信裝置 1450:顯示器 1460:揚聲器 1470:電力供應裝置 1480:連接介面 2000:主機儲存系統 2211:主機介面 2212:記憶體介面 2213:中央處理單元 2214:快閃轉譯層 2215:封包管理器 2216:緩衝記憶體 2217:錯誤校正碼引擎 2218:先進加密標準引擎 3000:記憶體系統 3100:記憶體控制器 3110:控制器介面電路 3200、4000:記憶體裝置 3210:介面電路 3220:控制邏輯電路 3230:記憶胞陣列 4101:下部絕緣層 4103:第一輸入/輸出接觸插塞 4105:第一輸入/輸出襯墊 4110:第一基底 4115、4215:層間絕緣層 4120a、4120b、4120c:電路元件 4130a、4130b、4130c、4250a、4250b、4250c:第一金屬層 4140a、4140b、4140c、4260a、4260b、4260c:第二金屬層 4171b、4171c、4172b、4172c:下部接合金屬 4173a、4152:下部金屬圖案 4201:上部絕緣層 4203:第二輸入/輸出接觸插塞 4205:第二輸入/輸出襯墊 4210:第二基底 4220、CSL:共同源極線 4230、4231、4232、4233、4234、4235、4236、4237、4238:字元線 4240、4241、4242、4243、4244、4245、4246、4247:單元接觸插塞 4271b、4271c、4272b、4272c:上部接合金屬 4272a、4292:上部金屬圖案 4280:共同源極線接觸插塞 4293:頁緩衝器 4294:列解碼器 AER:異步事件請求信號 ALE:位址鎖存啟用信號 BL1、BL2、BL3:位元線 BLBA:位元線接合區域 BLKi:記憶體區塊 CELL:單元區域 CHS:通道結構 CLE:命令鎖存啟用信號 CMD/ADDR:命令/位址 CSEL:上下文選擇信號 DQ:資料信號 DQS:資料選通信號 GLPC:獲取日誌頁面命令 GSL1、GSL2、GSL3:接地選擇線 GST:接地選擇電晶體 GTL1、GTL2、GTL3、GTL4、GTL6、GTL6、GTL7、GTL8:閘極線 LD:日誌資料 MC1、MC2、MC3、MC4、MC5、MC6、MC7、MC8:記憶胞 nCE:晶片啟用信號 nR/B:就緒/忙碌輸出信號 nRE:讀取啟用信號 nWE:寫入啟用信號 NS11、NS12、NS13、NS21、NS22、NS23、NS31、NS32、NS33:記憶體NAND串 P11、P21:第一接腳 P12、P22:第二接腳 P13、P23:第三接腳 P14、P24:第四接腳 P15、P25:第五接腳 P16、P26:第六接腳 P17、P27:第七接腳 P18、P28:第八接腳 PA:外部襯墊接合區域 PERI:周邊電路區域 PLD:經處理日誌資料 PLD1:第一經處理日誌資料 PLD2:第二經處理日誌資料 PLD3:第三經處理日誌資料 PLD4:第四經處理日誌資料 S10、S20、S30、S40、S50、S60、S100、S200、S300、S400、S500、S600、S700、S800:操作 SSL1、SSL2、SSL3:串選擇線 SST:串選擇電晶體 WLBA:字元線接合區域
自結合隨附圖式進行的以下詳細描述將更清楚地理解本發明概念的實施例，在隨附圖式中： 圖1為用於描述根據本發明概念的實施例的儲存系統的圖。 圖2為用於描述根據本發明概念的實施例的儲存系統的操作方法的圖。 圖3為用於描述根據本發明概念的實施例的由主機提供的命令的圖。 圖4為用於描述根據本發明概念的實施例的儲存裝置的操作方法的圖。 圖5為用於描述根據本發明概念的實施例的呈人類可讀格式的資料的圖。 圖6為用於描述根據本發明概念的實施例的呈人類可讀格式的資料的圖。 圖7為用於描述根據本發明概念的另一實施例的儲存系統的操作方法的圖。 圖8為用於描述根據本發明概念的另一實施例的儲存裝置的操作方法的圖。 圖9為用於描述根據本發明概念的另一實施例的關於由儲存裝置提供的命令的命令佇列條目的圖。 圖10為用於描述根據本發明概念的另一實施例的由主機提供的命令的圖。 圖11為示出應用根據本發明概念的實施例的儲存裝置的系統的圖。 圖12為示出根據本發明概念的另一實施例的儲存系統的方塊圖。 圖13為示出根據本發明概念的實施例的記憶體系統的方塊圖。 圖14為用於描述根據本發明概念的實施例的3D VNAND結構的圖。 圖15為用於描述根據本發明概念的實施例的BVNAND結構的圖。
10:儲存系統
100:儲存裝置
110:儲存控制器
111:上下文選擇模組
112:日誌產生模組
113:傳輸模組
114:資料格式改變模組
120:揮發性記憶體
130:非揮發性記憶體
140:硬體元件
141:電力電容器
142:溫度感測器
143:電力管理積體電路
200:主機
210:主機控制器
220:主機記憶體
230:資料輸入/輸出模組

Claims (20)

  1. 一種包含多個組件的儲存裝置，包括： 儲存控制器，經組態以自主機接收獲取日誌頁面命令且將關於根據所述獲取日誌頁面命令而由所述多個組件的各別上下文中選出的至少一個上下文而非所有上下文的日誌資料傳輸至所述主機；以及 記憶體，經組態以儲存所述日誌資料， 其中所述獲取日誌頁面命令包含用於自所述多個組件中選擇至少一個組件的選擇資訊。
  2. 如請求項1所述的儲存裝置，其中所述儲存控制器包含： 上下文選擇模組，經組態以基於所述選擇資訊而選擇所述至少一個上下文且產生關於所選擇的上下文的上下文資訊； 日誌產生模組，經組態以基於所述上下文資訊而產生所述日誌資料且控制所述記憶體以儲存所述日誌資料；以及 傳輸模組，經組態以將所述日誌資料傳輸至所述主機。
  3. 如請求項2所述的儲存裝置，更包括資料格式改變模組，所述資料格式改變模組經組態以處理所述日誌資料以將所述日誌資料轉換成呈人類可讀格式的資料且輸出經處理日誌資料， 其中所述傳輸模組進一步經組態以將所述經處理日誌資料傳輸至所述主機。
  4. 如請求項3所述的儲存裝置，其中所述資料格式改變模組進一步經組態以控制所述記憶體以加載儲存於所述記憶體中的所述日誌資料且將所加載的日誌資料改變成呈所述人類可讀格式的所述資料。
  5. 如請求項1所述的儲存裝置，其中所述獲取日誌頁面命令包含資料指針、第一命令雙字以及第二命令雙字， 所述第一命令雙字包含對應於遙測主機起始指示符的位元資訊，以及 所述第二命令雙字包含所述選擇資訊。
  6. 如請求項1所述的儲存裝置，其中所述記憶體包含揮發性記憶體或非揮發性記憶體。
  7. 一種包含多個組件的儲存裝置，所述儲存裝置包括： 記憶體；以及 儲存控制器，經組態以偵測指示錯誤已發生於所述多個組件中的至少一個組件中的錯誤事件，回應於所述錯誤事件而產生關於所述至少一個組件的多個上下文中的至少一個上下文的日誌資料，以及控制所述記憶體以儲存所述日誌資料，所述日誌資料由所述至少一個上下文而非所有所述多個上下文組成。
  8. 如請求項7所述的儲存裝置，其中所述儲存控制器進一步經組態以： 將異步事件請求信號傳輸至主機， 自所述主機接收獲取日誌頁面命令， 回應於所述獲取日誌頁面命令而處理所述日誌資料以將所述日誌資料轉換成呈人類可讀格式的資料，以及 將經處理日誌資料傳輸至所述主機。
  9. 如請求項8所述的儲存裝置，其中所述獲取日誌頁面命令包含用於選擇所述至少一個組件的選擇資訊。
  10. 如請求項9所述的儲存裝置，其中： 所述獲取日誌頁面命令包含資料指針、第一命令雙字以及第二命令雙字， 所述第一命令雙字包含對應於遙測控制器起始指示符的位元資訊，以及 所述第二命令雙字包含所述選擇資訊。
  11. 如請求項8所述的儲存裝置，其中所述儲存控制器包含： 上下文選擇模組，經組態以回應於所述錯誤事件而產生關於所述至少一個上下文的上下文資訊； 日誌產生模組，經組態以基於所述上下文資訊而產生所述日誌資料且控制所述記憶體以儲存所述日誌資料；以及 傳輸模組，經組態以將所述異步事件請求信號傳輸至所述主機。
  12. 如請求項11所述的儲存裝置，更包括資料格式改變模組，所述資料格式改變模組經組態以回應於所述獲取日誌頁面命令而控制所述記憶體以加載所述日誌資料且將所加載的日誌資料轉換成呈所述人類可讀格式的所述資料， 其中所述傳輸模組進一步經組態以將轉換成呈所述人類可讀格式的所述資料的所述日誌資料傳輸至所述主機。
  13. 如請求項7所述的儲存裝置，其中所述記憶體包含揮發性記憶體或非揮發性記憶體。
  14. 一種包含多個組件的儲存裝置的操作方法，所述操作方法包括： 偵測操作，偵測指示錯誤已發生於所述多個組件中的至少一個組件中的錯誤事件； 產生操作，回應於所述錯誤事件而產生關於所述至少一個組件的子上下文的日誌資料；以及 儲存操作，儲存所述日誌資料。
  15. 如請求項14所述的操作方法，更包括： 請求傳輸操作，在所述儲存操作之後將異步事件請求信號傳輸至主機； 接收操作，自所述主機接收獲取日誌頁面命令；以及 資料傳輸操作，回應於所述獲取日誌頁面命令而將所述日誌資料傳輸至所述主機。
  16. 如請求項15所述的操作方法，更包括在所述接收操作之後處理所儲存的日誌資料以將所述所儲存的日誌資料轉換成呈人類可讀格式的資料的處理操作，其中所述資料傳輸操作包含將經處理日誌資料傳輸至所述主機。
  17. 如請求項16所述的操作方法，其中所述人類可讀格式包含JavaScript物件表示法（JSON）、可延伸標示語言（XML）以及字符分隔值（CSV）中的至少一者。
  18. 如請求項15所述的操作方法，其中所述獲取日誌頁面命令包含用於選擇所述至少一個組件的選擇資訊。
  19. 如請求項18所述的操作方法，其中： 所述獲取日誌頁面命令包含資料指針、第一命令雙字以及第二命令雙字， 所述第一命令雙字包含對應於遙測控制器起始指示符的位元資訊，以及 所述第二命令雙字包含所述選擇資訊。
  20. 如請求項14所述的操作方法，其中： 所述儲存裝置包含揮發性記憶體或非揮發性記憶體，以及 所述儲存操作包含將所述日誌資料儲存於所述揮發性記憶體或所述非揮發性記憶體中。
TW111124449A 2021-09-01 2022-06-30 儲存裝置及其操作方法 TW202311941A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210116505A KR20230033485A (ko) 2021-09-01 2021-09-01 저장 장치 및 그의 동작 방법
KR10-2021-0116505 2021-09-01

Publications (1)

Publication Number Publication Date
TW202311941A true TW202311941A (zh) 2023-03-16

Family

ID=81580263

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111124449A TW202311941A (zh) 2021-09-01 2022-06-30 儲存裝置及其操作方法

Country Status (5)

Country Link
US (1) US20230069623A1 (zh)
EP (1) EP4145289A1 (zh)
KR (1) KR20230033485A (zh)
CN (1) CN115729734A (zh)
TW (1) TW202311941A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120260138A1 (en) * 2011-04-05 2012-10-11 Downing Iii Robert L Error logging in a storage device
US9672091B2 (en) * 2015-11-10 2017-06-06 Samsung Electronics Co., Ltd. Storage device and debugging method thereof
US9946592B2 (en) * 2016-02-12 2018-04-17 International Business Machines Corporation Dump data collection management for a storage area network
KR102384773B1 (ko) * 2017-10-12 2022-04-11 삼성전자주식회사 스토리지 장치, 컴퓨팅 시스템, 그리고 그것의 디버깅 방법
MX2021008070A (es) 2019-01-04 2021-10-13 Kineta Chronic Pain Llc Analogos de peptidos de conotoxina y usos para el tratamiento del dolor y de las afecciones inflamatorias.
US20210182166A1 (en) * 2019-12-12 2021-06-17 Western Digital Technologies, Inc. Zoned namespace management of non-volatile storage devices
US11392480B2 (en) * 2019-12-19 2022-07-19 Jpmorgan Chase Bank, N.A. System and method for implementing a log file processing module
US11436072B2 (en) * 2020-02-27 2022-09-06 Hewlett Packard Enterprise Development Lp System and method for collecting contextual log files from a computing system

Also Published As

Publication number Publication date
KR20230033485A (ko) 2023-03-08
CN115729734A (zh) 2023-03-03
EP4145289A1 (en) 2023-03-08
US20230069623A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US20220102224A1 (en) Test method of storage device implemented in multi-chip package (mcp) and method of manufacturing an mcp including the test method
CN114691535A (zh) 存储装置及其操作方法和存储器控制器的操作方法
US11853219B2 (en) Storage controller having data prefetching control function, operating method of storage controller, and operating method of storage device
US11593031B2 (en) Operating method of host device and storage device using credit
KR20220043821A (ko) 멀티-칩 패키지로 구현된 스토리지 장치의 테스트 방법
US20230112869A1 (en) Storage device and electronic system
TW202311941A (zh) 儲存裝置及其操作方法
CN116414307A (zh) 操作存储装置的方法和存储装置
KR20230071730A (ko) 데이터 프로세싱 장치 및 그것의 동작 방법
US20220197510A1 (en) Storage device for executing processing code and operating method of the storage device
US11966624B2 (en) Storage device and operating method thereof
US20230096408A1 (en) Storage device and operating method thereof
CN114546903A (zh) 存储装置和包括其的存储系统
CN114077391A (zh) 存储系统、存储系统的控制器及存储系统的操作方法
CN113111024A (zh) 存储装置、存储系统和及操作存储装置的方法
KR102557992B1 (ko) 메모리 컨트롤러, 저장 장치, 및 저장 장치의 동작 방법
EP4180937A1 (en) Memory controller, storage device, and operating method of storage device
US20230195333A1 (en) Storage device and operation method of electronic system
US20230146540A1 (en) Storage device and an operating method of a storage controller thereof
US20230393749A1 (en) Method and device of storage data
EP4174663A1 (en) Storage device and operation method thereof
EP3982244A1 (en) Storage controller, storage system and operating methods thereof
US20230154529A1 (en) Storage controller and storage device including the same
KR20220077400A (ko) 메모리 장치, 메모리 시스템 및 이의 동작 방법
KR20230071404A (ko) 스토리지 컨트롤러 및 전자 시스템