TW202310468A - 半導體裝置的形成方法 - Google Patents

Abstract

方法包括形成磁性穿隧接面堆疊於基板上。磁性穿隧接面堆疊包括頂磁性層、阻障層、與底磁性層。方法亦包括以第一蝕刻製程圖案化頂磁性層；在圖案化頂磁性層之後，沉積間隔物於圖案化的頂磁性層的側壁上；以及以第二蝕刻製程圖案化底磁性層。

Description

半導體裝置的形成方法

本發明實施例通常關於半導體裝置與製作方法，更特別關於提供具有磁阻式隨機存取記憶體裝置(或單元)的半導體裝置。

半導體積體電路產業已經歷指數成長。積體電路材料與設計的技術進展，使每一代的積體電路比前一代具有更小且更複雜的電路。在積體電路演進中，功能密度(比如單位晶片面積的內連線裝置數目)通常隨著幾何尺寸(比如採用的製作製程所能產生的最小構件或線路)縮小而增加。尺寸縮小的製程通常有利於增加產能與降低相關成本。尺寸縮小亦增加處理與製造積體電路的複雜度。

積體電路設計與製作的一些進展為發展非揮發性記憶體，特別式磁阻式隨機存取記憶體。在一些實施方式中，磁阻式隨機存取記憶體的效能可與揮發性靜態隨機存取記憶體相較，密度可與揮發性動態隨機存取記憶體相較，且能耗低於揮發性動態隨機存取記憶體。與非揮發性記憶體的快閃記憶體相較，磁阻式隨機存取記憶體的存取較快且隨著時間劣化的程度較低。磁阻式隨機存取記憶體單元可具有磁性穿隧接面，其中兩個鐵磁層隔有絕緣阻障層，且經由絕緣阻障層穿隧於兩個鐵磁層之間的電子可用於操作磁阻式隨機存取記憶體單元。雖然磁阻式隨機存取記憶體裝置的現有形成方法通常符合預期目的，但無法完全符合所有方面的需求。舉例來說，在單一蝕刻轉移製程中圖案化整個磁性穿隧接面堆疊的層狀物具有挑戰性，因為蝕刻轉移製程時的副產物(特別式金屬顆粒)可能再沉積於磁性穿隧接面堆疊的側壁上，造成短接並使裝置故障。

本發明一例示性的實施例關於半導體裝置的形成方法。方法包括形成磁性穿隧接面堆疊於基板上，且磁性穿隧接面堆疊包括頂磁性層、阻障層、與底磁性層；以第一蝕刻製程圖案化頂磁性層；在圖案化頂磁性層之後，沉積間隔物於圖案化的頂磁性層的側壁上；以及以第二蝕刻製程圖案化底磁性層。

本發明另一例示性的實施例關於半導體裝置的形成方法。方法包括提供基板；形成底電極層於基板上；形成磁性穿隧接面堆疊於底電極層上，且磁性穿隧接面堆疊包括頂磁性層、阻障層、與底磁性層；形成頂電極層於磁性穿隧接面堆疊上；蝕刻頂電極層，以露出頂磁性層的上表面；蝕刻頂磁性層與阻障層；沉積間隔物於頂磁性層與阻障層的側壁上；以及在沉積間隔物之後，蝕刻底磁性層與底電極層以形成多個磁性穿隧接面單元。

本發明又一例示性的實施例關於半導體裝置。半導體裝置包括底電極；磁性穿隧接面單元，位於底電極上，磁性穿隧接面單元包括頂磁性板、底磁性板、與阻障層位於頂磁性板與底磁性板之間，且底磁性板的邊緣部分延伸出頂磁性板的側壁；間隔物，位於頂磁性板的側壁上而不位於底磁性板的側壁上；以及頂電極，位於頂磁性板上。

下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。

下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。此外，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。

此外，空間相對用語如「在…下方」、「下方」、「較低的」、「上方」、「較高的」、或類似用詞，用於描述圖式中一些元件或結構與另一元件或結構之間的關係。這些空間相對用語包括使用中或操作中的裝置之不同方向，以及圖式中所描述的方向。當裝置轉向不同方向時(旋轉90度或其他方向)，則使用的空間相對形容詞也將依轉向後的方向來解釋。此外，當數值或數值範圍的描述有「約」、「近似」、或類似用語時，除非特別說明否則其包含所述數值的+/-10%。舉例來說，用語「約5 nm」包含的尺寸範圍介於4.5 nm至5.5 nm之間。

本發明實施例通常關於半導體裝置與製作方法，更特別關於提供具有磁阻式隨機存取記憶體裝置(或單元)的半導體裝置，其經由兩步蝕刻製程並在第一步驟的蝕刻製程與第二步驟的蝕刻製程之間形成間隔物，以圖案化磁性穿隧接面堆疊。間隔物可保護磁性穿隧接面的側壁免蝕刻製程時發生的金屬顆粒再沉積，進而確保磁阻式隨機存取記憶體裝置其陣列的完整性。

在一些實施例中，提供磁阻式隨機存取記憶體裝置於半導體裝置的記憶體裝置區(或磁阻式隨機存取記憶體區)中，並提供邏輯裝置於半導體裝置的邏輯裝置區(或邏輯區)中。記憶體裝置區可包括磁阻式隨機存取記憶體裝置的陣列配置成列與行。相同列中的磁阻式隨機存取記憶體裝置可連接至共同字元線，而相同行中的磁阻式隨機存取記憶體裝置可連接至共同位元線。邏輯區中的邏輯裝置可連接並控制陣列。

本發明實施例的磁阻式隨機存取記憶體裝置可形成於含有半導體基板的半導體結構上。可形成半導體基板上的這些裝置包括場效電晶體，其具有相關的閘極、源極、與汲極結構。多層內連線的一或多層亦可位於半導體結構上，其可包括水平延伸的導電線路(如金屬層)與垂直延伸的導電通孔。多層內連線可內連線基板上的一或多個裝置(如場效電晶體)。在一實施例中，多層內連線的至少一金屬層形成於半導體結構上，且可在製作磁阻式隨機存取記憶體裝置之後形成多層內連線的其他金屬層(比如形成於磁阻式隨機存取記憶體裝置上)，如下所述。換言之，磁阻式隨機存取記憶體裝置位於多層內連線的金屬層中。

圖1A及1B顯示具有磁阻式隨機存取記憶體陣列20的半導體裝置10的透視圖。具體而言，圖1A顯示磁阻式隨機存取記憶體陣列20的構件，比如具有磁性穿隧接面40的磁阻式隨機存取記憶體單元30。磁性穿隧接面40包括上側磁性板42 (或頂磁性板)與下側磁性板44 (或底磁性板)，且兩者隔有薄絕緣層46 (亦可視作穿隧阻障層)。兩個磁性板之一(比如下側磁性板44)包括的磁性層(因此可視作被釘扎層或參考層)被釘扎至反鐵層層(可視作釘扎層)。其他的磁性板(如上側磁性板42)為自由的磁性層(亦可視作自由層)，其磁場可改變為兩種數值或更多數值之一，以儲存兩種或更多對應數據狀態之一。圖1B顯示磁阻式隨機存取記憶體陣列20，其包括M列(如字元)與N行(如位元)的磁阻式隨機存取記憶體單元30。磁阻式隨機存取記憶體單元30包括磁性穿隧接面40。字元線WL1、WL2、…WLM可延伸越過磁阻式隨機存取記憶體單元30的個別列，而位元線BL1、BL2、…BLN可沿著磁阻式隨機存取記憶體單元30的行延伸。

磁性穿隧接面40採用穿隧磁阻以儲存磁場於上側磁性板42與下側磁性板44上。對夠薄的絕緣層46 (如約10 nm或更薄)而言，電子可自上側磁性板42穿隧至下側磁性板44。可由許多方式將資料寫入單元。在一方法中，電流可穿過上側磁性板42與下側磁性板44之間，以誘發磁場並儲存磁場於自由層(如上側磁性板42)中。在另一方法採用自旋轉移矩，其中自旋對準或極化的電子流相對於參考層，可用於改變自由層中的磁場。亦可採用其他方法以寫入資料。然而所有寫入資料的方法包括相對於參考層而改變自由層中的磁場。

由於磁性穿隧效應，可依據儲存於上側磁性板42與下側磁性板44中的磁場，改變磁性穿隧接面40的電阻。舉例來說，當上側磁性板42與下側磁性板44的磁場對準(或在相同方向中)，磁性穿隧接面40為低電阻態(比如邏輯0的狀態)。當上側磁性板42與下側磁性板44的磁場在相反方向中，磁性穿隧接面40為高電阻態(比如邏輯1的狀態)。可由穿過磁性穿隧接面40的電流改變上側磁性板42的磁場方向。藉由量測上側磁性板42與下側磁性板44之間的電阻，耦接至磁性穿隧接面40的讀取電路可區分狀態0與狀態1。圖1A更顯示磁性穿隧接面40的上側磁性板42耦接至位元線，磁性穿隧接面40的下側磁性板44耦接至電晶體結構50中的電晶體源極(或汲極)，而電晶體的汲極(或源極)耦接至選擇線SL，且電晶體的閘極耦接至字元線。可經由位元線、字元線、與選擇線存取(如讀取或寫入)磁性穿隧接面40。由於磁性穿隧接面40採用磁化方式以儲存二元數位資訊，在圖案化磁性穿隧接面堆疊時，可能有金屬顆粒或副產物再沉積於磁性穿隧接面40的側壁上而短接上側磁性板42與下側磁性板44的風險。本發明實施例的主題之一為提供結構與其形成方法，以保護磁性穿隧接面40免於材料再沉積於其側壁上的高度風險。

圖2A及2B顯示本發明一實施例中，形成具有磁阻式隨機存取記憶體陣列與邏輯裝置整合在一起的半導體裝置200的方法100的流程圖。半導體裝置200的許多方面可與圖1A及1B所示的半導體裝置10相同或類似。半導體裝置200僅用於說明目的而非侷限本發明實施例至任何數目的裝置、任何數目的區域、或任何設置的結構或區域。此外，半導體裝置200可為形成積體電路的製程時所製作的中間裝置。方法100僅為舉例而非侷限本發明實施例至請求項未實際記載處。可在方法100之前、之中、或之後提供額外步驟，且方法的額外實施例可置換、省略、或調換一些所述步驟。方法100將搭配圖3至20說明如下，其顯示依據方法100的製作步驟時的半導體裝置200的多種剖視圖。

方法100的步驟102 (圖2A)提供或接收的半導體裝置200具有磁阻式隨機存取記憶體區200A與邏輯區200B。磁阻式隨機存取記憶體區200A用於形成磁阻式隨機存取記憶體陣列於其中，而邏輯區200B用於實施寫入或讀取邏輯子，以用於存取磁阻式隨機存取記憶體陣列或進行其他功能。磁阻式隨機存取記憶體區200A與邏輯區200B具有共同的半導體基板202，而電晶體(未圖示)形成其中。

在一些實施例中，半導體基板202可為但不限於矽基板(如矽晶圓)。在另一實施例中，半導體基板202包括另一半導體元素(如鍺)、半導體化合物(如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦)、或上述之組合。在又一實施例中，半導體基板202為絕緣層上半導體基板。在其他實施例中，半導體基板202可包括摻雜磊晶層、組成漸變半導體層、及/或位於不同型態的另一半導體層上的半導體層(比如矽鍺層上的矽層)。半導體基板202可進一步包括被動構件如電阻、電容器、或電感，以及主動構件如p型場效電晶體、n型場效電晶體、多閘極場效電晶體如鰭狀場效電晶體、金氧半場效電晶體、互補式金氧半電晶體、雙極電晶體、高電壓電晶體、高頻電晶體、其他記憶體單元、或上述之組合。在一些實施例中，半導體基板202中的電晶體可為平面電晶體或非平面電晶體如鰭狀場效電晶體或全繞式閘極電晶體。

半導體裝置200更包括多層內連線結構於半導體基板202上。圖式顯示多層內連線結構的金屬層204。多層內連線結構包括多個其他金屬層(未圖示)。舉例來說，一些實施例的金屬層204之下具有金屬層。在所述實施例中，金屬層204為第N層的金屬層MN，其位於N-1個下方的金屬層上。此外，可具有更多金屬層如第N+1層的金屬層MN+1與第N+2層的金屬層MN+2之後形成於第N層的金屬層Mn上。數目N可為任何自然數。舉例來說，N可為3、4、5、6、或另一自然數。金屬層204包括金屬間介電層206與金屬線路208於磁阻式隨機存取記憶體區200A與邏輯區200B中。金屬間介電層206可為氧化物如氧化矽、低介電常數的介電材料如摻雜碳的氧化物、或極低介電常數的介電材料如多孔的摻雜碳的氧化矽。金屬線路208的組成可為金屬如鋁、銅、或上述之組合。金屬間介電層206的形成方法可為沉積製程如物理氣相沉積或化學氣相沉積(包括電漿輔助化學氣相沉積)。金屬線路208的形成方法可為沉積製程如物理氣相沉積、化學氣相沉積、原子層沉積、或電鍍製程。磁阻式隨機存取記憶體區200A中的金屬線路208可作為所述實施例中，欲形成的磁阻式隨機存取記憶體陣列所用的字元線。

如圖3所示，多種介電層210、212、及214位於金屬層204上。在一實施例中，介電層210可包括一或多種介電材料如氮化矽、氮氧化矽、碳化矽、碳氮化矽、或上述之組合，其沉積方法可採用物理氣相沉積、化學氣相沉積、原子層沉積、或其他合適製程，且其厚度可為約12 nm至約20 nm。在一實施例中，介電層212包括金屬為主的介電材料如氧化鋁，其沉積方法可採用化學氣相沉積、原子層沉積、或其他合適製程，且其厚度可為約2 nm至約6 nm。在一實施例中，介電層214包括氧化矽為主的介電材料如未摻雜的矽酸鹽玻璃，其沉積方法可採用化學氣相沉積、物理氣相沉積、或其他合適製程，且其厚度可為約40 nm至約100 nm。可形成通孔洞216至介電層214、212、及210中，以露出金屬線路208與金屬間介電層206的上表面。通孔洞216的形成方法可採用多種製程，包括光微影製程與蝕刻製程。舉例來說，可採用光微影製程形成蝕刻遮罩，且可經由蝕刻遮罩蝕刻介電層214、212、及210，以形成通孔洞216。之後可移除蝕刻遮罩。

方法100的步驟104 (圖2A)形成底電極通孔220與阻障層218於通孔洞216中，以電性連接至磁阻式隨機存取記憶體區200A中的一些金屬線路208，如圖4所示。舉例來說，步驟104沉積阻障層218於通孔洞216的表面上，並沉積底電極通孔220於阻障層218上。步驟104之後可對底電極通孔220與阻障層218進行化學機械研磨製程，以移除介電層214的上表面之上的任何多餘材料。阻障層218可包含磁性材料如鈷或非磁性材料如氮化鈦、氮化鉭、或其他合適的導電擴散阻障材料，且其沉積方法可採用原子層沉積、物理氣相沉積、化學氣相沉積、或其他合適的沉積方法。底電極通孔220可包括磁性材料如鈷或非磁性材料如鎢、鈦、鉭、氮化鎢、氮化鈦、氮化鉭、上述之組合、或其他合適的金屬或金屬化合物，且其沉積方法可採用化學氣相沉積、物理氣相沉積、原子層沉積、電鍍、或其他合適的沉積方法。

方法100的步驟106 (圖2A)沉積底電極層222、磁性穿隧接面堆疊230、與頂電極層240於介電層214、阻障層218、與底電極通孔220上，如圖5所示。具體而言，底電極層222電性連接至底電極通孔220。在本發明一些實施例中，底電極層222為毯覆層，其形成方法可採用化學氣相沉積、物理氣相沉積、電化學鍍、無電鍍、或其他合適的沉積方法。底電極層222的材料可包括銅、鋁、鈦、鉭、鎢、鉑、鎳、鉻、釕、氮化鈦、氮化鉭、上述之組合、及/或上述之多層。舉例來說，底電極層222可包括鈦層以及銅層位於鈦層上。在一些實施例中，底電極層222的厚度可為約1 nm至約8 nm。

磁性穿隧接面堆疊230形成於底電極層222上。在本發明一些實施例中，磁性穿隧接面堆疊230包括底磁性層232、穿隧阻障層234位於底磁性層232上、以及頂磁性層236位於穿隧阻障層234上。底磁性層232可包括釘扎層232A與被釘扎層232B (亦可視作參考層)位於釘扎層232A上並接觸釘扎層232A。頂磁性層236可包括自由層。底磁性層232、穿隧阻障層234、與頂磁性層236中的相鄰層可彼此物理接觸。底磁性層232、穿隧阻障層234、與頂磁性層236的沉積方法可採用一或多種沉積方法，比如化學氣相沉積、物理氣相沉積、原子層沉積、或其他合適的沉積方法。在一些實施例中，磁性穿隧接面堆疊230的厚度可為約20 nm至約50 nm。

釘扎層232A的組成可為含錳與其他金屬(如鉑、銥、銠、鎳、鈀、鐵、鋨、或類似物)的金屬合金。綜上所述，釘扎層232A的組成可為鉑錳、銥錳、銠錳、鎳錳、鈀鉑錳、鐵錳、鋨錳、或類似物。被釘扎層232B的組成可為鐵磁材料如鈷鐵、硼化鈷鐵、或類似物，且其矯頑場大於頂磁性層236的矯頑場。在一些實施例中，被釘扎層232B具有人工鐵磁結構，其中磁性層之間的耦合為鐵磁耦合。底磁性層232亦可採用人工反鐵磁結構，其包括的多個磁性金屬層隔有多個非磁性間隔物層。磁性金屬層的組成可為鈷、鐵、鎳、或類似物。非磁性間隔物層的組成可為銅、釕、銥、鉑、鎢、鉭、鎂、或類似物。舉例來說，底磁性層232可具有鈷層與重複的鉑層/鈷層(x對)位於鈷層上，其中x指的是重複數目且可為大於或等於1的整數。

穿隧阻障層234的組成可為金屬氧化物，比如氧化鎂、氧化鈦、氧化鋁鈦、氧化鎂鋅、氧化鋁、氧化鋅、氧化鋯、氧化鉿、或氧化鎂鉭。在一實施例中，選擇氧化鎂作為穿隧阻障層，因其可提供最高的磁阻率，特別是夾設於兩個硼化鈷鐵層之間。穿隧阻障層234的厚度可為約0.5 nm至約3 nm。

頂磁性層236的組成可為鐵磁材料如鈷鐵、鎳鐵、硼化鈷鐵、硼化鈷鐵鎢、或類似物。頂磁性層236亦可採用人工鐵磁結構(其可與人工反鐵磁結構類似)，且可調整穿隧阻障層234的厚度，以達分開的磁性金屬之間的鐵磁耦合，比如使磁矩耦合於相同方向中。頂磁性層236的磁矩可程式化，且可對應地改變最終的磁性穿隧接面的電阻於高電阻與低電阻之間。應理解磁性穿隧接面堆疊230的材料與結構可具有許多變化，其亦屬本發明實施例的範疇。舉例來說，釘扎層232A、與被釘扎層232B、穿隧阻障層234、與頂磁性層236的形成順序可與圖5所示的順序顛倒。綜上所述，自由層可為磁性穿隧接面堆疊230的底層，而釘扎層可為頂層。

頂電極層240形成於磁性穿隧接面堆疊230上。在本發明一些實施例中，頂電極層240為毯覆層，且其形成方法可採用化學氣相沉積、物理氣相沉積、電化學鍍、或其他合適的沉積方法。頂電極層240的材料可包含鋁、鈦、鉭、鎢、類似物、上述之合金、及/或上述之多層。頂電極層240可作為後續圖案化磁性穿隧接面層時的硬遮罩，且可包含導電層如氮化鈦、鉭、氮化鉭、鈦、釕、鎢、矽、上述之合金、及/或上述之多層。在一些實施例中，頂電極層240的厚度可為約10 nm至約80 nm。

方法100的步驟108 (圖2A)形成三層結構於頂電極層240上，並圖案化三層結構與頂電極層240。三層結構包括底層242、中間層244位於底層242上、以及頂層246位於中間層244上，如圖6所示。在本發明一些實施例中，底層242可交聯，因此不同於曝光所用的一般光阻。在曝光頂層246時，底層242可作為底抗反射塗層。舉例來說，中間層244的組成材料包括矽與氧，其可為氮氧化矽，但亦可採用其他類似材料。頂層246的組成為光阻。可塗佈頂層246成毯覆層，並以採用光微影光罩的光微影製程圖案化頂層246。在半導體裝置200的上視圖中，頂層246的保留部分可配置為陣列。

在步驟108的後續階段中，圖案化的頂層246作為蝕刻遮罩以蝕刻並圖案化下方的中間層244與底層242。蝕刻製程中可能消耗圖案化的頂層246與中間層244，或者之後採用蝕刻、剝除、灰化、或其他合適方法移除圖案化的頂層246與中間層244，如圖7所示。在後續步驟中，圖案化的底層242可作為蝕刻遮罩以蝕刻下方的頂電極層240而形成頂電極。頂電極可標示為頂電極241，如圖8所示。蝕刻方法可包括電漿蝕刻法如反應性離子蝕刻製程。在蝕刻製程之後，可移除底層242的保留部分。

如圖8所示，形成頂電極241之後，以頂電極241為蝕刻遮罩並進行蝕刻製程以圖案化磁性穿隧接面堆疊230。一般而言，單一步驟的蝕刻製程可圖案化整個磁性穿隧接面堆疊230成個別的磁性穿隧接面單元。離子束蝕刻比反應性離子蝕刻更常用於圖案化磁性穿隧接面堆疊230的蝕刻製程，因為離子束蝕刻的物理轟擊特性不會將化學雜質導入需要高材料純度的磁性穿隧接面。與反應性離子蝕刻相較，雖然離子束蝕刻不產生化學損傷並留下最小化的電漿損傷，但離子束蝕刻通常造成大量地再沉積材料於磁性穿隧接面堆疊的側壁上。當金屬顆粒如鈦或鉭再沉積於穿隧阻障層234上，則易於發生短接並使裝置無法使用。此外，損傷的側壁難以修復且常降低良率，因此可接受的產品的單位成本提高。如下所述，方法100可進行兩步蝕刻製程，其分開圖案化磁性穿隧接面堆疊230的頂磁性層與底磁性層。在第一步驟的蝕刻製程之後，可沉積介電間隔物以蓋住圖案化的頂磁性層的側壁。介電間隔物可電性隔離圖案化的頂磁性層與第二步驟的蝕刻製程所產生的再沉積金屬顆粒。

方法100的步驟110 (圖2A)圖案化頂磁性層236成頂磁性板237的陣列，如圖9所示。在所述實施例中，亦可蝕刻穿隧阻障層234，以露出底磁性層232的上表面。蝕刻步驟可為離子束蝕刻，其可為時控模式或終點控制模式，以控制蝕刻停止於底磁性層232的上表面。此為兩步蝕刻製程的第一步驟。離子束蝕刻可採用一或多種鈍氣(如氬、氪、氙、或氖)離子，比如將射頻或直流功率產生的鈍氣離子以特定穿透角度α導向半導體裝置200的上表面。應理解離子束蝕刻通常包括旋轉工件(晶圓)，其上形成有磁性穿隧接面堆疊的層狀物。此外，由於初始的蝕刻步驟只需鈍氣離子到達底磁性層232的上表面(比如沿著軌跡250)，穿透角度α可大於穿透角度β (其用於單一蝕刻步驟中以鈍氣離子沿著軌跡252蝕刻整個磁性穿隧接面堆疊230)。在一些實施例中，最大的穿透角度β限制在45度以內，而最大的穿透角度α可擴大至大於50度。當穿透角度大於50度，蝕刻副產物可更充分地自磁性穿隧接面之間的溝槽逃逸，因此減少磁阻式隨機存取記憶體陣列中捕獲的雜質量，進而減少磁性穿隧接面位元錯誤率。

方法100的步驟112 (圖2A)沉積介電的間隔物層254於頂電極241、頂磁性板237、與穿隧阻障層234的側壁上，以及底磁性層232的露出上表面上。舉例來說，步驟112可沉積毯覆的介電層於磁阻式隨機存取記憶體區200A與邏輯區200B中的半導體裝置200上，且沉積方法可採用化學氣相沉積、原子層沉積、或其他合適方法，如圖10所示。間隔物層254可包括一或多種介電材料如氧化矽、氮化矽、氮氧化矽、或類似物。在多種實施例中，間隔物層254可包括一或多層的介電材料。

方法100的步驟114 (圖2A)圖案化底磁性層232與底電極層222成底磁性板233與底電極223的陣列，進而形成磁性穿隧接面單元(如圖案化的磁性穿隧接面堆疊230)，如圖11所示。蝕刻步驟可為反應性離子蝕刻，其為兩步蝕刻製程的第二步驟。反應性離子蝕刻可由時控模式非等向地蝕刻毯覆的間隔物層254、底磁性層232、底電極層222、與介電層214，以形成溝槽260於相鄰的磁性穿隧接面之間，而不蝕刻穿過介電層214。移除間隔物層254的頂部，以露出頂電極241。間隔物層254保留於磁性穿隧接面的側壁上的部分，可轉變為間隔物255。在反應性離子蝕刻時，金屬顆粒如鈦或鉭可能再沉積於間隔物255的外側側壁上，但不再沉積於頂磁性板237與穿隧阻障層234的側壁上，因此不會造成頂磁性板與底磁性板之間的短接。在另一實施例中，第二步驟的蝕刻可採用離子束蝕刻而非反應性離子蝕刻。在又一實施例中，第二步驟的蝕刻可包括反應性離子蝕刻以非等向蝕刻間隔物層254而形成間隔物255，以及之後的離子束蝕刻以圖案化底磁性層232、底電極層222、與介電層214。步驟114造成磁阻式隨機存取記憶體單元的陣列形成於磁阻式隨機存取記憶體區200A中。

如圖11所示，磁性穿隧接面中的頂磁性板237具有邊緣至中心的距離W (如板所用的半徑)，而底磁性板233具有邊緣至中心的距離D (如板所用的半徑)，且距離D大於距離W。在一些實施例中，距離W可為約15 nm至約25 nm，而距離D可為約17 nm至約30 nm。如圖20所示，藉由將底磁性板233的邊緣推離頂磁性板237的邊緣，磁散逸場通常集中在離自由層(如頂磁性板237)最遠的磁性參考層(如被釘扎層232B)的邊緣，使自由層可參考磁性參考層的中心區中更一致的磁場，進而增加磁性穿隧接面的準確性。在一些實施例中，距離D與距離W之間的比例可為約1.1:1至約1.5:1。此範圍可良好地平衡參考所用的有效一致磁場以及可接受的裝置尺寸。若上述比例小於1.1:1，則磁散逸場可能干擾磁穿隧接面的準確度。若上述比例大於1.5:1，則單一磁阻式隨機存取記憶體單元的尺寸可能過大而不符成本。

圖12顯示步驟114所形成的半導體裝置200的另一實施例。在此實施例中，第一步驟的蝕刻止於穿隧阻障層234的上表面。第二步驟的蝕刻中可一起圖案化穿隧阻障層234與底磁性層232。綜上所述，穿隧阻障層234延伸出頂磁性板237的側壁之外，而間隔物255沉積於穿隧阻障層234的延伸部分上。

圖13顯示步驟114所形成的半導體裝置200的又一實施例。在此實施例中，第一步驟的蝕刻可圖案化穿隧阻障層234但亦過蝕刻被釘扎層232B的上表面。如此一來，直接位於間隔物255之下的被釘扎層232B的部分，比直接位於穿隧阻障層234之下的被釘扎層232B的其他部分薄。過蝕刻會使間隔物255亦覆蓋被釘扎層232B的側壁頂部，其可進一步減少金屬顆粒再沉積的負面影響。

圖14顯示步驟114所形成的半導體裝置200的再一實施例。在此實施例中，第一步驟的蝕刻可圖案化穿隧阻障層234與被釘扎層232B。如此一來，釘扎層232A的上表面可露出並延伸超出被釘扎層232B的側壁，且間隔物255沉積於釘扎層232A的延伸部分上。藉由間隔物255完全覆蓋被釘扎層232B的側壁，可減少圖案化磁性穿隧接面的底部時的金屬顆粒再沉積所造成的負面影響。

在圖15與後續圖式中，說明形成圖11所示的結構之後的製造步驟。然而其他實施例可進行相同步驟，如圖12至14所示。

方法100的步驟116 (圖2B)形成介電層262於磁阻式隨機存取記憶體區200A中，如圖15所示。舉例來說，步驟116可沉積介電層262於磁阻式隨機存取記憶體區200A與邏輯區200B中；採用光微影與蝕刻製程形成蝕刻遮罩，且蝕刻遮罩覆蓋磁阻式隨機存取記憶體區200A並露出邏輯區200B；經由蝕刻遮罩蝕刻介電層262、214、及212，直到露出邏輯區200B中的介電層210；以及移除蝕刻遮罩。介電層262的沉積方法可採用化學氣相沉積、物理氣相沉積、或其他合適方法。介電層262、214、及212的蝕刻方法可採用濕蝕刻、乾蝕刻、反應性離子蝕刻、或其他合適方法。介電層262填入相鄰的磁性穿隧接面單元(如圖案化的磁性穿隧接面堆疊230)之間的溝槽260。再沉積的顆粒如鈦及/或鉭可捕獲於介電層262與間隔物255的外側側壁之間，但不捕獲於頂磁性板237與穿隧阻障層234的側壁上。在一些實施例中，由於溝槽260的高深寬比，介電層262可捕獲空洞264 (如氣隙)於溝槽260中，如圖16所示。在一些實施例中，空洞264可自靠近間隔物255的位置垂直延伸至靠近底電極通孔220的位置。空洞264有助於減少相鄰的磁阻式隨機存取記憶體單元之間的寄生電容，並增加裝置速度。

在蝕刻介電層262、214、及212之後，步驟116進一步形成介電層266於邏輯區200B中，如圖17所示。介電層266可為氧化物如氧化矽、低介電常數的介電材料如摻雜碳的氧化物、或極低介電常數的介電材料如多孔的摻雜碳的氧化矽。介電層266的沉積方法可採用化學氣相沉積、物理氣相沉積、或其他合適方法。步驟116進一步進行化學機械研磨製程，以平坦化介電層262與頂電極241的上表面。

方法100的步驟118 (圖2B)形成金屬通孔270與金屬線路272於邏輯區200B中，如圖18所示。金屬通孔270與金屬線路272的形成方法可採用鑲嵌製程、雙鑲嵌製程、或其他合適方法。舉例來說，步驟118可蝕刻洞及/或溝槽於介電層266中以露出金屬線路208的上表面，沉積一或多種金屬至洞及/或溝槽中，並對一或多種金屬進行化學機械研磨製程。保留於洞及/或溝槽中的一或多種金屬可轉變為金屬通孔270與金屬線路272。金屬通孔270與金屬線路272可包括鋁、銅、或其他合適的低電阻金屬，且其形成方法可採用物理氣相沉積、化學氣相沉積、原子層沉積、電鍍、或其他合適方法。步驟118造成金屬線路272的上表面與頂電極241的上表面實質上共平面。經由步驟116及118可形成第N+1層的金屬層M _N+1如金屬層274於第N層的金屬層M _N如金屬層204上。

方法100的步驟120 (圖2B)形成蝕刻停止層276與金屬間介電層278於磁阻式隨機存取記憶體區200A與邏輯區200B中，如圖19所示。適用於蝕刻停止層276的介電材料可包含氮化矽、氮氧化矽、碳氧化矽、或類似物。蝕刻停止層276的沉積方法可為化學氣相沉積、物理氣相沉積、原子層沉積、或其他合適方法。金屬間介電層278形成於蝕刻停止層276上。金屬間介電層278可為低介電常數或極低介電常數的介電材料，其形成方法可為任何合適製程。在形成蝕刻停止層276與金屬間介電層278之後，步驟120更形成金屬通孔280與金屬線路282於磁阻式隨機存取記憶體區200A與邏輯區200B中。金屬通孔280與金屬線路282的形成方法可採用鑲嵌製程、雙鑲嵌製程、或其他合適方法。舉例來說，步驟120可蝕刻洞及/或溝槽於金屬間介電層278與蝕刻停止層276中，以露出磁阻式隨機存取記憶體區200A中的頂電極241的上表面與邏輯區200B中的金屬線路272的上表面；沉積一或多種金屬至洞及/或溝槽中；以及對一或多種金屬進行化學機械研磨製程。保留於洞及/或溝槽中的一或多種金屬的部分可轉變為金屬通孔280與金屬線路282。金屬通孔280與金屬線路282可包含鋁、銅、或其他合適的低電阻金屬，且其沉積方法可採用物理氣相沉積、化學氣相沉積、原子層沉積、電鍍、或其他合適方法。磁阻式隨機存取記憶體區200A中的金屬線路282可作為磁阻式隨機存取記憶體單元的陣列所用的位元線(如圖1B中的位元線BL1至BLN)。步驟120造成金屬層如第N+2層的金屬層M _N+2如金屬層284形成於第N+1層的金屬層M _N+1如金屬層274之上。

方法100的步驟122 (圖2B)對半導體裝置200進行後續製作，比如形成一或多個金屬層於金屬層284上、形成鈍化層、並進行更多的後段製程。

本發明一或多個實施例可提供許多優點至半導體裝置與其形成方法，但不侷限於此。舉例來說，本發明實施例提供的半導體裝置具有磁阻式隨機存取記憶體單元的陣列於磁阻式隨機存取記憶體區中。在圖案化磁性穿隧接面堆疊時採用兩步蝕刻製程，可先至少沉積間隔物於磁性穿隧接面堆疊的頂磁性板的側壁上，其可避免圖案化製程時再沉積的金屬顆粒短接頂磁性板與底磁性板。這可明顯降低磁性穿隧接面的位元錯誤率。此外，由於兩步驟的蝕刻製程，底磁性板大於頂磁性板，其可提供更一致的參考磁場。本發明實施例的磁阻式隨機存取記憶體單元可為獨立存在的記憶體裝置，或與邏輯裝置整合的埋置記憶體。此外，形成此半導體裝置的方法易於整合至現有的半導體製作製程。

本發明一例示性的實施例關於半導體裝置的形成方法。方法包括形成磁性穿隧接面堆疊於基板上，且磁性穿隧接面堆疊包括頂磁性層、阻障層、與底磁性層；以第一蝕刻製程圖案化頂磁性層；在圖案化頂磁性層之後，沉積間隔物於圖案化的頂磁性層的側壁上；以及以第二蝕刻製程圖案化底磁性層。在一些實施例中，第一蝕刻製程亦圖案化阻障層，且間隔物沉積於底磁性層的上表面上。在一些實施例中，第二蝕刻製程亦圖案化阻障層，且間隔物沉積於阻障層的上表面上。在一些實施例中，第一蝕刻製程亦圖案化阻障層並使底磁性層的上表面凹陷。在一些實施例中，直接位於間隔物之下的底磁性層的邊緣部分，比直接位於阻障層之下的底磁性層的中心部分薄。在一些實施例中，底磁性層包括被釘扎層與釘扎層，而圖案化頂磁性層的步驟亦圖案化被釘扎層並露出釘扎層的上表面。在一些實施例中，第一蝕刻製程與第二蝕刻製程包括不同的蝕刻製程。在一些實施例中，第一蝕刻製程為離子束蝕刻製程，而第二蝕刻製程包括反應性離子蝕刻製程。在一些實施例中，離子束蝕刻製程的最大穿透角度大於50度。

本發明另一例示性的實施例關於半導體裝置的形成方法。方法包括提供基板；形成底電極層於基板上；形成磁性穿隧接面堆疊於底電極層上，且磁性穿隧接面堆疊包括頂磁性層、阻障層、與底磁性層；形成頂電極層於磁性穿隧接面堆疊上；蝕刻頂電極層，以露出頂磁性層的上表面；蝕刻頂磁性層與阻障層；沉積間隔物於頂磁性層與阻障層的側壁上；以及在沉積間隔物之後，蝕刻底磁性層與底電極層以形成多個磁性穿隧接面單元。在一些實施例中，方法更包括：沉積介電層以覆蓋間隔物並填入相鄰的磁性穿隧接面單元之間的溝槽，其中介電層捕獲氣隙於溝槽中。在一些實施例中，蝕刻頂磁性層與阻障層的步驟亦使底磁性層的上表面凹陷。在一些實施例中，蝕刻底磁性層與底電極層的步驟之後，底磁性層的邊緣部分延伸超出頂磁性層與阻障層的側壁。在一些實施例中，蝕刻頂電極層的步驟包括反應性離子蝕刻製程，而蝕刻頂磁性層與阻障層的步驟包括離子束蝕刻製程。在一些實施例中，蝕刻底磁性層與底電極層的步驟包括反應性離子蝕刻製程。

本發明又一例示性的實施例關於半導體裝置。半導體裝置包括底電極；磁性穿隧接面單元，位於底電極上，磁性穿隧接面單元包括頂磁性板、底磁性板、與阻障層位於頂磁性板與底磁性板之間，且底磁性板的邊緣部分延伸出頂磁性板的側壁；間隔物，位於頂磁性板的側壁上而不位於底磁性板的側壁上；以及頂電極，位於頂磁性板上。在一些實施例中，間隔物覆蓋底磁性板的邊緣部分的上表面。在 些實施例中，間隔物覆蓋阻障層的側壁。在一些實施例中，底磁性板的寬度與頂磁性板的寬度之間的比例為約1.1:1至約1.5:1。在一些實施例中，半導體裝置更包括介電層覆蓋間隔物與底磁性板的側壁，其中介電層捕獲介電層與間隔物的外側側壁之間的金屬顆粒。

上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。

α,β:穿透角度 BL1,BL2,BLN:位元線 D,W:距離 M _N:第N層的金屬層 M _N+1:第N+1層的金屬層 M _N+2:第N+2層的金屬層 SL:選擇線 WL1,WL2,WLM:字元線 10,200:半導體裝置 20:磁阻式隨機存取記憶體陣列 30:磁阻式隨機存取記憶體單元 40:磁性穿隧接面 42:上側磁性板 44:下側磁性板 46:絕緣層 50:電晶體結構 100:方法 102,104,106,108,110,112,114,116,118,120,122:步驟 200A:磁阻式隨機存取記憶體區 200B:邏輯區 202:半導體基板 204,274,284:金屬層 206,278:金屬間介電層 208,272,282:金屬線路 210,212,214,262,266:介電層 216:通孔洞 218:阻障層 220:底電極通孔 222:底電極層 230:磁性接面穿隧堆疊 232:底磁性層 233:底磁性板 232A:釘扎層 232B:被釘扎層 234:穿隧阻障層 236:頂磁性層 237:頂磁性板 240:頂電極層 241:頂電極 242:底層 244:中間層 246:頂層 250,252:軌跡 254:間隔物層 255:間隔物 260:溝槽 264:空洞 270,280:金屬通孔 276:蝕刻停止層

圖1A及1B係具有磁阻式隨機存取記憶體整合其中的半導體裝置的透視圖。 圖2A及2B係本發明一實施例中，形成具有磁阻式隨機存取記憶體陣列整合其中的半導體裝置的方法的流程圖。 圖3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、及19係一些實施例中，依據圖2A及2B的方法進行製作製程時的半導體結構的剖視圖。 圖20係一些實施例中，相對於磁板徑向位置的參考磁場強度。

100:方法

102,104,106,108,110,112,114:步驟

Claims (1)

1. 一種半導體裝置的形成方法，包括： 形成一磁性穿隧接面堆疊於一基板上，且該磁性穿隧接面堆疊包括一頂磁性層、一阻障層、與一底磁性層； 以一第一蝕刻製程圖案化該頂磁性層； 在圖案化該頂磁性層之後，沉積一間隔物於圖案化的該頂磁性層的側壁上；以及 以一第二蝕刻製程圖案化該底磁性層。

Images