TW202305972A - 產品上之疊對目標 - Google Patents

產品上之疊對目標 Download PDF

Info

Publication number
TW202305972A
TW202305972A TW111114049A TW111114049A TW202305972A TW 202305972 A TW202305972 A TW 202305972A TW 111114049 A TW111114049 A TW 111114049A TW 111114049 A TW111114049 A TW 111114049A TW 202305972 A TW202305972 A TW 202305972A
Authority
TW
Taiwan
Prior art keywords
overlay
grating
linear
semiconductor substrate
targets
Prior art date
Application number
TW111114049A
Other languages
English (en)
Inventor
阿農 馬那森
維拉得摩 朗維司基
伊多 多勒夫
約拉姆 于齊耶爾
Original Assignee
美商科磊股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商科磊股份有限公司 filed Critical 美商科磊股份有限公司
Publication of TW202305972A publication Critical patent/TW202305972A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本發明揭示一種產品，其包含一半導體基板，具有至少第一及第二薄膜層，該等薄膜層安置於該基板上，且被圖案化以界定由切割道分隔且含有由該等切割道外切之主動區域之晶粒之一矩陣。複數個疊對目標形成於該等主動區域之各者內之該第一及第二薄膜層中，各疊對目標在平行於該基板之一平面中具有不大於10 μm×10 μm之尺寸。該複數個疊對目標包含形成於該第一薄膜層中且具有一第一光柵向量之一第一線性光柵，及形成於該第二薄膜層中、靠近該第一線性光柵且具有平行於該第一光柵向量的一第二光柵向量之一第二線性光柵。

Description

產品上之疊對目標
本發明大體上關於半導體裝置之製造，且尤其關於用於半導體電路計量之方法及目標特性。
半導體電路通常使用光微影方法製造。在光微影術中，一光敏聚合物(光阻劑)之一薄層沈積在一半導體基板上，且使用光學或其他輻射圖案化，使基板之部分由光阻劑覆蓋。圖案化後，基板藉由諸如蝕刻及離子轟擊之方法修改，以改變基板之材料性質或表面構形，而由光阻劑覆蓋之基板部分不受影響。
半導體電路計量用於量測圖案化光阻劑之性質，諸如圖案化光阻劑之表面構形及位置。光阻劑之圖案化特性相對於先前處理層之準確位置對於確保光微影製程之一高良率至關重要。圖案化光阻劑相對於一底層處理層之對位(錯位)中之任何誤差被稱為「疊對誤差」。例如，在最小線寬為10 nm至14 nm (所謂10 nm設計規則)之典型半導體電路中，最大允許疊對誤差為2 nm至3 nm。在前沿半導體電路中，線寬縮小至5 nm，同時最大允許疊對誤差也隨之降低。
疊對誤差通常使用光學疊對計量工具進行量測，因為可見光及近紅外波長之光學輻射能夠穿透光阻劑層及光阻劑下之電介質層。光學疊對計量工具(諸如出自KLA公司(Milpitas, CA, USA)之Archer TM系列工具)對位於半導體基板之切割道(分隔相鄰晶粒之線)中之一疊對目標(諸如出自KLA之AIM TM疊對目標)成像。將一影像分析演算法應用於獲取之影像，以定位處理層中目標特性之對稱中心(CoS)及圖案化光阻劑層中之目標特性之CoS。疊對誤差計算為兩層之目標特性之對稱中心之間的距離。
美國專利7,440,105 (該案之揭示內容以引用方式併入本文中)描述用於確定疊對誤差之疊對標記及方法。此專利之一個態樣關於一連續變動偏位標記。連續變動偏位標記係一單一標記，該標記包含疊對週期性結構，該疊對週期性結構具有依據位置變動之偏位。例如，週期性結構可對應於具有一不同光柵特性值(諸如節距)之光柵。該專利之另一態樣關於用於自連續變動偏位標記確定疊對誤差之方法。
如本描述及申請專利範圍中所使用之術語「光學射線」、「光學輻射」、「光」及「輻射之光束」通常指任何及所有可見光、紅外及紫外輻射。
下文描述之本發明之實施例提供用於半導體電路計量之改良目標特性及方法。
因此，根據本發明之一實施例，提供一種產品，其包含一半導體基板及至少第一及第二薄膜層，該薄膜層安置於該基板上，且被圖案化以界定由切割道分隔且含有由該等切割道外切之主動區域之晶粒之一矩陣。複數個疊對目標形成於該等主動區域之各者內之該第一及第二薄膜層中，各疊對目標在平行於該基板之一平面中具有不大於10 μm×10 μm之尺寸。該等疊對目標包含形成於該第一薄膜層中且具有一第一光柵向量之一第一線性光柵，及形成於該第二薄膜層中、靠近該第一線性光柵且具有平行於該第一光柵向量的一第二光柵向量之一第二線性光柵。
在一些實施例中，該等疊對目標具有不大於5 μm×5 μm之尺寸。
在額外實施例中，該複數個疊對目標包括：一第一組疊對目標，其特徵為該第一及第二線性光柵之一第一角度安置；及一第二組疊對目標，其特徵為該第一及第二線性光柵之一第二角度安置，該第二角度安置相對於該第一角度安置繞垂直於平行於該半導體基板之該平面之一軸旋轉180°。
額外地或替代地，該複數個疊對目標包括：一第一組疊對目標，其特徵為該第一及第二線性光柵之一第一角度安置；及一第二組疊對目標，其特徵為該第一及第二線性光柵之一第二角度安置，該第二角度安置相對於該第一角度安置繞垂直於平行於該半導體基板之該平面之一軸旋轉90°。
在一揭示實施例中，該等疊對目標之各者恰好包含一個第一線性光柵及一個第二線性光柵。
額外地或替代地，該第二線性光柵在平行於該半導體基板之該平面中與該第一線性光柵相鄰但不重疊。
在一個實施例中，該第一線性光柵包含：一第一子光柵，其具有一第一節距；及一第二子光柵，其與該第一子光柵相鄰但不重疊，具有不等於該第一節距之一第二節距，且該第二線性光柵包含：一第三子光柵，其具有等於該第二節距之一第三節距，且疊對在該第一子光柵上；及一第四子光柵，其與該第三子光柵相鄰但不重疊，且具有等於該第一節距之一第四節距，且疊對在該第二子光柵上
在一些實施例中，該產品包含形成於該等切割道內且在平行於該基板之該平面中具有大於5 μm×5 μm之尺寸之進一步疊對目標。
根據本發明之一實施例，亦提供一種用於量測一疊對誤差之方法。該方法包含在一半導體基板上沈積及圖案化至少第一及第二薄膜層，以界定由切割道分隔且含有由該等切割道外切之主動區域之晶粒之一矩陣。在該等主動區域之各者內之該第一及第二薄膜層中形成複數個疊對目標，各疊對目標在平行於該基板之一平面中具有不大於10 μm×10 μm之尺寸，且包含在該第一薄膜層中形成且具有一第一光柵向量之一第一線性光柵，及在該第二薄膜層中形成、靠近該第一線性光柵且具有平行於該第一光柵向量的一第二光柵向量之一第二線性光柵。該方法進一步包含擷取該複數個疊對目標之影像，處理該影像，以找到該第一線性光柵與第二線性光柵之間的一位移，及回應於該位移量測該第一薄膜層與第二薄膜層之間的一疊對誤差。
根據本發明之另一實施例，額外地提供一種用於量測一疊對誤差之方法。該方法包含在一半導體基板上沈積及圖案化至少第一及第二薄膜層，以界定由切割道分隔且含有由該等切割道外切之主動區域之晶粒之一矩陣。在該第一及第二薄膜層中形成複數個疊對目標，各疊對目標包含該第一薄膜層中之各自第一目標特性及該第二薄膜層中之各自第二目標特性。在該半導體基板相對於該半導體基板之一法線之一第一角度定向上擷取該複數個疊對目標之第一影像，且處理該等第一影像以找到該第一目標特性與第二目標特性之間的各自第一位移。在該半導體基板之一第二角度定向上擷取該複數個疊對目標之第二影像，該第二角度定向係相對於該第一角度定向相對於該半導體基板之該法線旋轉，且處理該等第二影像以找到該第一目標特性與第二目標特性之間的各自第二位移。基於該第一及第二位移計算該第一薄膜層與第二薄膜層之間的疊對誤差之一模型，及使用該模型計算該半導體基板上之一給定位置處之該疊對誤差。
在一些實施例中，計算該模型包含應用一掃描器模型，該掃描器模型考慮到在光微影圖案化該第一及第二薄膜層中之後續圖案化階段之間的該半導體基板之錯置及該光微影圖案化中之光學畸變兩者。
在一揭示實施例中，該第二角度定向相對於該第一角度定向相對於該法線旋轉180°。額外地或替代地，計算該模型包含分別基於該第一及第二位移創建第一及第二疊對模型，且計算該疊對誤差包含計算分別由該第一及第二疊對模型在該半導體基板上之該給定位置處提供之第一疊對誤差與第二疊對誤差之間的一差。此外，額外地或替代地，計算該疊對誤差包含藉由計算該給定位置處之該第一及第二疊對誤差之各自值之一平均值來計算該半導體基板上之該給定位置處之一工具誘導偏移。
在一些實施例中，形成該複數個疊對目標包含在該等晶粒之該等主動區域內形成該等疊對目標之至少一些。額外地或替代地，該等主動區域內之該等疊對目標之各者具有不大於10 μm×10 μm之尺寸。
在進一步實施例中，形成該複數個疊對目標包含在該等疊對目標之各者中形成該第一薄膜層中之一第一線性光柵及該第二薄膜層中靠近該第一線性光柵之一第二線性光柵，使得一第一組疊對目標之特徵為該第一及第二線性光柵之一第一角度安置，且一第二組疊對目標之特徵為該第一及第二線性光柵之一第二角度安置，該第二角度安置相對於該第一角度安置繞該半導體基板之該法線旋轉180°。
在額外實施例中，形成該複數個疊對目標包含在該等疊對目標之各者中形成該第一薄膜層中之一第一線性光柵及在該第二薄膜層中靠近該第一線性光柵之一第二線性光柵，使得一第一組疊對目標之特徵為該第一及第二線性光柵之一第一角度安置，且一第二組疊對目標之特徵為該第一及第二線性光柵之一第二角度安置，該第二角度安置相對於該第一角度安置繞該半導體基板之該法線旋轉90°。
在一替代實施例中，計算該模型包含基於該第一位移創建一疊對模型，且計算該疊對誤差包含計算由該疊對模型提供之一第一疊對誤差與基於該半導體基板上之該給定位置處之該第二位移量測之一第二疊對誤差之間的一差。
自以下對本發明之實施例之詳細描述，結合圖式，將更全面地理解本發明，其中：
相關申請案之交叉參考
本申請案主張2021年4月13日申請之美國臨時專利申請案63/174,045及2021年7月29日申請之美國臨時專利申請案63/227,295之優先權，該等案之全文以引用方式併入本文中。 概述
用於疊對計量之疊對目標通常用於精確且準確量測一半導體基板上之連續圖案化層之間的疊對誤差。例如，此等層可包括一處理層及一抗蝕劑層(光阻劑)，或在後蝕刻應用中之兩個處理層。因此，儘管以下參考一處理層及一抗蝕劑層描述一些實例實施例，但此等實施例之原理可在經過必要修改後應用於一第一處理層及一第二處理層。
一些疊對目標(諸如AIM™目標)包括定向於兩個正交方向(x及y方向)中之光柵，其設計來滿足以下要求： •180°旋轉對稱，用於實現工具誘導偏移(TIS)之量測，要求在x方向上之兩個象限及在y方向上之兩個象限的光柵； •超過1600 nm之節距，用於實現光柵之足夠對比度； •每個光柵至少三條線，用於實現光柵之空間相位之確定；及 •每個象限兩個光柵(一個光柵用於處理層且一個光柵用於抗蝕劑層，或一個光柵用於兩個連續處理層之各者)。
對於各層，對於該層之AIM™目標之對稱中心係透過x方向上之兩個光柵(用於x疊對誤差)與y方向上之兩個光柵(用於y疊對誤差)之間的相關性確定。接著，可基於x及y方向上各自兩個對稱中心之間的距離，準確估計兩層之間的疊對誤差。然而，為了滿足以上列舉之要求，疊對目標之大小通常至少為20 µm×20 µm。此大小之一疊對目標可配適於半導體基板之切割道中，但不能配適於切割道之間的晶粒之主動區域(亦稱為裝置區域)。期望將疊對目標之尺寸減小至實際上可配適於主動區域內之一大小，以能夠準確量測主動區域內之疊對誤差。
本文描述之本發明之實施例藉由提供減小大小之目標來解決在主動區域內配適疊對目標之問題。各疊對目標包括一對具有平行光柵向量之相鄰線性光柵，其中一個光柵形成於處理層中，且一個形成於抗蝕劑層中。(術語「光柵向量」係指光柵平面內之一向量，其具有垂直於光柵線之一方向。)對於1600 nm之一光柵節距，此一疊對目標之總大小可為5 µm×5 µm或甚至更小，因此能夠在主動區域內配適此類疊對目標。
兩層之間的疊對誤差係基於疊對目標之兩個光柵之間在光柵向量方向上之偏移來量測。為了在兩個正交方向(諸如x及y方向)上量測疊對誤差，分別在x及y方向為單獨x及y疊對目標提供其等光柵向量。
為了滿足用於TIS量測之180°對稱性之要求，一第一組x疊對目標可相對於一第二組旋轉180°印刷。類似地，兩組y疊對目標可相對於彼此旋轉180°印刷。藉由量測半導體基板被定向於0°及180°之疊對目標組，且比較量測結果，可計算用於量測疊對誤差之一TIS校正。TIS計算中之差異可藉由將相反旋轉之目標對印刷在一起(在裝置結構允許之範圍內)及/或藉由使用自較大疊對目標(例如在切割道中)或分別(如下文將詳述)自兩組x及y疊對目標之各者中計算之疊對誤差模型來緩解。
在所揭示之實施例中，至少第一及第二薄膜層安置於一半導體基板上，且被圖案化以界定由切割道分隔且含有由切割道外切之主動區域之晶粒之一矩陣。多個疊對目標形成於主動區域之各者內之第一及第二薄膜層中。各疊對目標在平行於基板之一平面中具有不大於10 µm×10 µm之尺寸，且包含形成於第一薄膜層中之一第一線性光柵及形成於第二薄膜層中之一第二線性光柵，其等彼此靠近且具有平行光柵向量。在額外實施例中，疊對目標可具有不大於5 µm×5 µm之尺寸。 系統描述
圖1係根據本發明之一實施例之用於量測一半導體基板12上之疊對誤差之一光學檢測設備10之一示意側視圖。
光學檢測設備10包括一成像總成14、一照明總成16、一控制器18及其上安裝基板12之一台20。成像總成14包括一物鏡22、一立方體分束器24及一成像透鏡26。成像總成14進一步包括一感測器28，包括例如具有一二維像素陣列30之一互補金屬氧化物半導體(CMOS)偵測器。
照明總成16包括發射光學輻射之一光源32及一透鏡34。台20位於靠近物鏡22，且包括由控制器18控制之致動器，其可在x、y及z方向(參考笛卡爾(Cartesian)座標36)線性移動該台，以及繞z軸旋轉該台。笛卡爾座標36展示在此圖式及後續圖式中，以澄清此等圖式相對於設備10之定向。
在圖示實施例中，第一薄膜層38及第二薄膜層40已沈積在半導體基板12上，且在一光微影處理中圖案化，如下圖所展示。在本實例中，第一層38係一處理層，且第二層40係沈積在處理層上之一抗蝕劑層。替代地，層38及40兩者可為處理層。
為了量測層40中之圖案與基板12上之底層38中之圖案之間的疊對誤差，如下圖所展示，已藉由光微影術之處理在層38及層40中形成目標特性。基板12定位於台20上，使得透鏡22及透鏡26之組合光學器件將基板成像到感測器28上，即基板及感測器位於光學共軛平面處。
控制器18被耦合以接收來自感測器28之影像，且調整台20之位置及定向。控制器18通常包括一可程式化處理器，其以軟體及/或韌體程式化以執行本文描述之功能，及用於連接至設備10之其他元件之適合數位及/或類比介面。替代地或額外地，控制器18包括硬接線及/或可程式化硬體邏輯電路，其等執行控制器之功能之至少一些。儘管為了簡單起見，控制器18在圖1中展示為一單一單片功能塊，但在實踐中，控制器可包括多個互連控制單元，具有用於接收及輸出圖中所繪示及文本中所描述之信號之適合介面。實施諸如本文描述之該等方法之程式指令可通過載體媒體傳輸或儲存在載體媒體上。載體媒體可包含一儲存媒體，諸如一唯讀記憶體、一隨機存取記憶體、一磁碟或光碟、一非揮發性記憶體、一固態記憶體、一磁帶，及其類似者。
為了在半導體基板12上擷取疊對目標之一影像，光源32將一束光學輻射投射至透鏡34，透鏡34進一步將光束投射至立方體分束器24。分束器24將光束反射到物鏡22中，物鏡22將光束投射到基板12上。撞擊在基板12上之輻射被散射回物鏡22，且傳遞至分束器24，傳輸至透鏡26，且聚焦到感測器28上。控制器18讀出由感測器28擷取之影像，且處理影像，以便識別基板12上之層40及底層38中之疊對目標之特性之各自位置。控制器18基於目標特性之各自位置之間的位移來量測此等兩個圖案化層之間的疊對誤差。
圖2係根據本發明之一實施例之半導體基板12之一示意俯視圖(自z方向)。在一光微影處理中，在基板12上形成晶粒102之一矩陣100。晶粒102由切割道104隔開且含有由切割道外切之主動區域106。半導體基板12通常具有300 mm之一直徑。各晶粒102通常係例如具有尺寸為20 mm×20 mm之一正方形，但替代地使用其他大小及形狀。切割道104通常具有約100 µm之寬度。主動區域106包括特性大小低至幾奈米之密集電路組件108。
半導體基板12上之薄膜層(諸如，圖1中所展示之層38及40)被圖案化以在主動區域106之各者內界定散置在電路組件108之間的疊對目標112。為了避免佔用有價值的電路「不動產」，各疊對目標112具有在xy平面中不大於10 µm×10 µm且可能甚至不大於5 µm×5 µm之尺寸。在所圖示實施例中，亦圖案化薄膜層，以在切割道104內界定進一步疊對目標114，其在xy平面中具有大於5 µm×5 µm之尺寸。下文進一步描述疊對目標112及114之設計及使用此等疊對目標量測疊對誤差之方法。 疊對目標
圖3係根據本發明之一實施例之一疊對目標120之一示意正面圖。目標120包括：一第一線性光柵122，其包括形成於層38中之平行等間距光柵線130且具有一第一光柵向量124；及一第二線性光柵126，其包括形成於層40中之平行等間距光柵線132且具有一第二光柵向量128。光柵122及126彼此相鄰但不重疊。兩個光柵具有相同光柵節距P。關於當前實施例中描述之目標設計，光柵節距P可超過1600 nm，以便在由常用疊對計量設備擷取之光柵影像中提供足夠對比度。然而，若藉由用於擷取光柵影像之計量設備達到一足夠對比度，亦可印刷小於1600 nm之節距。光柵向量124及128係垂直於各自光柵線130及132之向量，且各向量具有與光柵節距P成反比之一長度。
光柵122及126在用於在主動區域106中產生結構之光微影處理中被設計且印刷在基板12上，使得對於層38與層40之間的x方向上之一零疊對誤差，兩個光柵之單獨線130及132將分別在x方向上相對於彼此對準。x方向上之任何疊對誤差表現為兩個光柵之間的一相對偏移Δx。
此偏移由控制器18 (圖1)藉由以下步驟來量測：擷取光柵122及126之影像，且比較兩個光柵之相位(例如，藉由依據兩個影像之一相對偏移來計算擷取到之影像之間的一相關性)。對於具有少至三個各自線130及132之光柵122及126，可進行相對相位之一準確計算。因此，例如，使用寬度為1600 nm之線，疊對目標120在x方向上之寬度L x可小於5 µm。藉由使用在y方向上之短線130及132，例如2 µm，目標120之寬度L y亦將小於5 µm，使得目標之尺寸在xy平面(即平行於基板12的一平面)中小於5 µm×5 µm。此很小之大小使目標120能夠散置在電路組件108 (圖2)之間，具有量測電路內之疊對誤差之優點。此外，在各主動區域106內安置多個目標120實現對可歸因於主動區域內之光微影處理中之光學畸變而產生之疊對誤差進行一準確建模。
圖4係根據本發明之一實施例之印刷在基板12上之一對疊對目標120及140之一示意正面圖，其中一個目標相對於另一目標旋轉180°。疊對目標140類似於目標120 (圖3)，但在相對於目標120之角度安置繞z軸旋轉180°之一角度安置中，即繞垂直於基板12之平面之一軸旋轉。
藉由繞z軸將基板12旋轉180° (例如，在台20中，如圖1所展示)，目標140被帶入與0°定向之目標120名義上相同之一定向，且因此控制器18可計算x方向上之一工具誘導偏移(TIS)。為此，控制器18在基板12旋轉之前量測目標120之一疊對誤差OVL x,0°，且在基板旋轉180°之後量測目標140之一疊對誤差OVL x,180°。接著，控制器18將x方向上之TIS(TIS x)計算為TIS x= (OVL x,0°+OVL x,180°)/2，及將一TIS校正疊對誤差OVL x,corr計算為OVL x,corr= (OVL x,0°-OVL x,180°)/2。額外地或替代地，可在旋轉基板12之前自目標140量測OVL x,0°，且在旋轉之後自目標120量測OVL x,180°，隨後進行如上所描述之一TIS x計算及OVL x,corr計算。
藉由使目標120及目標140彼此靠近，其等各自疊對誤差及TIS值彼此接近，因此將要採樣之資料量減少至僅量測，例如，來自目標120之OVL x,0°及來自目標140之OVL x,180°。
圖5係根據本發明之一實施例印刷在基板12上之用於量測x方向上之疊對誤差之一對疊對目標120及140及用於量測y方向上之疊對誤差之一對疊對目標150及152之一示意正面圖。目標150及152分別類似於目標120及140，但旋轉90°，其中在基板12旋轉180°之後，目標152名義上與目標150相同。類似於目標120及140對x方向上之疊對誤差敏感，目標150及152對y方向上之疊對誤差敏感。因此，控制器18由在旋轉基板12之前自目標150量測之疊對誤差OVL y,0°及在旋轉基板180°之後自目標152量測之疊對誤差OVL y,180°，將y方向上之TIS(TIS y)計算為TIS y= (OVL y,0°+ OVL y,180°)/2。控制器18進一步將y方向上一TIS校正疊對誤差OVL y,corr計算為OVL y,corr= (OVL y,0°-OVL y,180°)/2。類似於關於目標120及140在x方向上之量測，y方向上之量測可藉由切換目標150及152之角色來完成。
藉由將目標120、140、150及152適當地安置於主動區域106中之電路組件108之間，可在x及y方向兩者上量測TIS及TIS校正疊對誤差兩者。 疊對模型及校準
在本發明之一些實施例中，將一掃描器模型應用於橫跨晶粒102及基板12之疊對誤差之量測值，以便計算一疊對模型。掃描器模型考慮以下兩者：歸因於在光微影製程中之後續圖案化階段之間的基板12之線性及旋轉錯置之基板誘導疊對誤差，及歸因於負責光微影圖案化之光學系統(掃描器)之光學畸變之各晶粒102內之疊對誤差。反過來，計算之疊對模型預測基板12上各晶粒102中各點之實際疊對誤差，如下文將進一步解釋。儘管為了具體及清晰起見，本文參考圖中所展示之某些特定種類之疊對目標描述此技術，本實施例之原理可使用兩者在晶粒102之主動區域內及切割道104中之其他適合類型之目標來類似地應用。
控制器18應用掃描器模型，以基於在基板12之一0°定向上分別使用目標120及150之x疊對誤差OVL x,0°及y疊對誤差OVL y,0°之量測來計算一雙成分0°疊對模型M 0°= [M x,0°­(x,y),M y,0°(x,y)]。通常，在多個晶粒102上量測x及y疊對誤差，以便找到基板誘導及掃描器誘導之疊對誤差兩者。0°疊對模型M 0°在各晶粒102內之各點(x，y)分別給出x及y疊對誤差M x,0°(x,y)及M y,0°(x,y)。控制器18類似地基於在基板12之180°定向上分別使用目標140及152在多個晶粒102中之x疊對誤差OVL x,180°及y疊對OVL y,180°之量測來計算一180°疊對模型M 180°= [M x,180°(x,y),M y,180°(x,y)]。180°疊對模型M 180°在自180°之疊對誤差量測建模之各晶粒102內之各點(x，y)分別給出x及y疊對誤差M x,180°(x,y)及M y,180°(x,y)。
替代地，可藉由利用此點之0°疊對模型M 0°= [M x,0°(x 180,y 180),M y,0°(x 180,y 180)]及量測之疊對誤差來計算一點(x 180,y 180)處之一校正疊對誤差，其中x疊對誤差OVL x,180°及y疊對OVL y,180°已量測。因此，校正之疊對誤差可計算為[OVL corr x,180°,OVL corr y,180°]= ½[M x,0°(x 180,y 180)‑OVL x,180°,M y,0°(x 180,y 180)- OVL y,180°]。
在各給定點(x,y)處，控制器18將一建模之TIS(TIS mod= [TIS x,mod,TIS y,mod])計算為TIS mod= (M 0°+ M 180°)/2，且將一TIS校正建模疊對誤差OVL mod= [OVL x,mod,OVL y,mod]計算為OVL mod= (M 0°- M 180°)/2。使用疊對模型M 0°及M 180°之各自成分，在x及y方向兩者上執行TIS mod及OVL mod之計算。
自建模值計算工具誘導偏移及疊對誤差之值產生在基板12上之建模區域之任何位置處之此等值。此外，可消除歸因於疊對目標之間的空間偏位(諸如目標120與140 (圖4)之間的偏位)之TIS及疊對誤差之值中的一潛在誤差。
圖6係根據本發明之一實施例之一對疊對校準目標160及162之一示意正面圖。校準目標160及162比上圖中所展示之疊對目標大，且因此被放置在切割道104中，而非主動區域106 (圖2)中。目標160及162可用於量測基板12上之TIS x,scribe及校正疊對OVL x,scribe,corr。類似地，切割道104中之多個目標162可用於量測基板12上之TIS y,scribe及校正疊對OVL y,scribe,corr。TIS x,scribe、OVL x,scribe,corr、TIS y,scribe及OVL y,scribe,corr之此等值可與主動區域106中之疊對目標一起使用，用於建模值TIS mod及OVL mod之一進一步校準。
校準目標160由連結在一起之目標120及140 (圖5)形成，且校準目標162由類似地連結在一起之目標150及152形成。歸因於目標120與目標140之間的旋轉對稱性，校準目標160具有一180°旋轉之對稱性。類似地，校準目標162具有一180°旋轉之對稱性。由於校準目標160由疊對目標120及140形成，自校準目標量測之x方向上之TIS忠實地再現自晶粒102內之疊對目標量測之TIS，其中歸因於校準目標在切割道104中之位置而可能對TIS造成之影響除外。類似地，自校準目標162在y方向上量測之TIS忠實地再現自晶粒102內之疊對目標150及152量測之TIS。
替代地或額外地，標準疊對目標(諸如切割道104中之AIM™目標)可用於校準。 具有疊對光柵之產品上疊對目標
圖7a及圖7b展示根據本發明之一替代實施例之一疊對目標200及其結構。圖7a係疊對目標200之一示意正面圖，而圖7b係在圖7a之疊對目標之構造中使用之光柵206及212之一示意正面圖。疊對目標200可設計且用於量測疊對誤差，例如使用上述美國專利7,440,105中描述之方式。然而，與此專利中之目標相比，目標200可製造成小於10 µm×10 µm，且甚至可能小於5 µm×5 µm，且可放置在晶粒102 (圖2)之主動區域106中。
如圖7b所展示，圖7a之目標200包括分別在層38及層40中形成之第一線性光柵206及第二線性光柵212。第一光柵206包括相鄰(但不重疊)之子光柵208及210，子光柵208及210具有各自光柵節距P及Q及光柵向量209及211，其中節距相差很小。例如，節距Q給定為Q = k×P，其中k可為0.99、0.999或1.02，或接近於1之某個其他因數。第二光柵212包括相鄰(但不重疊)之子光柵214及216，其xy位置分別對應於子光柵208及210之xy位置，使得子光柵可在用於製造層38及40 (圖1)之光微影製程中被疊對。子光柵214及216具有各自光柵向量215及217及Q及P之節距，即，與子光柵208及210之節距相同，但空間順序相反。所有四個光柵向量209、211、215及217相互平行。儘管圖7b中展示光柵206及212，為了清楚起見，好像其等在xy平面中空間上分隔一樣，但在實際光微影製程中，子光柵214疊對在子光柵208上，導致一光柵狀結構204；且子光柵216疊對在子光柵210上，導致一光柵狀結構202。(此處吾等將「光柵狀結構」稱為平行線之陣列，但線寬及/或線至線分隔不同。)
如上述美國專利7,440,105所描述，各光柵狀結構202及204在x方向上具有一各自對稱中心218及220。當第一光柵206與第二光柵212之間不存在疊對誤差OVL x時，對稱中心218及220對準。然而，OVL x之一非零疊對誤差導致在對稱中心218與220之間的一偏移Δx，其中疊對誤差OVL x藉由一放大因數M放大為一偏移Δx，使得Δx = M×OVL x。反過來，放大因數M給定為M=P/(P-Q)。由於只需要識別光柵狀結構202及204之各自對稱中心218及220，而不是光柵208、210、214及216之各線，因此節距P及Q可遠小於例如光柵122及126(圖3)之最小節距1600 nm。因此，相較於1600 nm(或更大)之一節距，可將節距P及Q有利地減小至與用於在主動區域106內圖案化電路組件108之光微影製程更好相容的節距。
控制器18藉由以上步驟來計算層38及層40之間的疊對誤差OVL x：在x方向上識別光柵狀結構202及204之各自對稱中心218及220，計算對稱中心之間的偏移Δx，且自Δx計算OVL x= Δx/M。
疊對目標200之功能與疊對目標120(圖3)之功能相同。因此，類似於上文圖4，疊對目標200可與相對於目標200旋轉180°之一第二疊對目標配對，用於實現TIS x之一量測。此外，類似於上文圖5，可提供旋轉90°之兩個額外的疊對目標，用於量測y方向上之TIS及疊對誤差兩者。對於圖7a至圖7b中所展示之目標，TIS由放大因數M減小，且因此可不需要在基板12之180°定向的一量測。
替代地，如上述美國專利7,440,105中所描述，可藉由在層38及層40中形成具有相同節距但在xy平面中相對於彼此旋轉之一小角度之疊對光柵，來實現光柵中心之一類似偏移。例如，光柵214可相對於光柵208旋轉一角度θ，使得光柵向量215相對於光柵向量209旋轉角度θ。此外，光柵216相對於光柵210旋轉一角度-θ，使得光柵向量217相對於光柵向量211旋轉一角度-θ。
應明白，以上描述之實施例係作為實例引用的，且本發明不限於上文特別展示及描述之內容。相反，本發明之範疇包含上文描述之各種特性之組合及子組合兩者，及習知技術者在閱讀前述描述時會想到且在先前技術中未揭示之變動及修改。
10:光學檢測設備 12:半導體基板 14:成像總成 16:照明總成 18:控制器 20:台 22:物鏡 24:立方體分束器 26:透鏡 28:感測器 30:二維像素陣列 32:光源 34:透鏡 36:笛卡爾座標 38:第一薄膜層 40:第二薄膜層 100:矩陣 102:晶粒 104:切割道 106:主動區域 108:電路組件 112:疊對目標 114:疊對目標 120:疊對目標 122:第一線性光柵 124:第一光柵向量 126:第二線性光柵 128:第二光柵向量 130:光柵線 132:光柵線 140:疊對目標 150:疊對目標 152:疊對目標 160:疊對校準目標 162:疊對校準目標 200:疊對目標 202:光柵狀結構 204:光柵狀結構 206:第一線性光柵 208:子光柵 209:光柵向量 210:子光柵 211:光柵向量 212:第二線性光柵 214:子光柵 215:光柵向量 216:子光柵 217:光柵向量 218:對稱中心 220:對稱中心 P:節距 Q:節距
圖1係根據本發明之一實施例之用於量測一半導體基板上之疊對誤差之一光學檢測設備之一示意側視圖；
圖2係根據本發明之一實施例之一半導體基板之一示意俯視圖；
圖3係根據本發明之一實施例之一疊對目標之一示意正面圖；
圖4係根據本發明之一實施例之一對疊對目標之一示意正面圖；
圖5係根據本發明之一實施例之兩對疊對目標之一示意正面圖；
圖6係根據本發明之一實施例之一對疊對校準目標之一示意正面圖；
圖7a係根據本發明之一替代實施例之一疊對目標之一示意正面圖；及
圖7b係根據本發明之一實施例之用於圖7a之疊對目標之構造中之光柵之一示意正面圖。
10:光學檢測設備
12:半導體基板
14:成像總成
16:照明總成
18:控制器
20:台
22:物鏡
24:立方體分束器
26:透鏡
28:感測器
30:二維像素陣列
32:光源
34:透鏡
36:笛卡爾座標
38:第一薄膜層
40:第二薄膜層

Claims (26)

  1. 一種產品，其包括： 一半導體基板； 至少第一及第二薄膜層，其等安置於該基板上，且被圖案化以界定由切割道分隔且含有由該等切割道外切之主動區域之晶粒之一矩陣；及 複數個疊對目標，其等形成於該等主動區域之各者內之該第一及第二薄膜層中，各疊對目標在平行於該基板之一平面中具有不大於10 μm×10 μm之尺寸，且包括： 一第一線性光柵，其形成於該第一薄膜層中且具有一第一光柵向量；及 一第二線性光柵，其形成於該第二薄膜層中，靠近該第一線性光柵且具有平行於該第一光柵向量之一第二光柵向量。
  2. 如請求項1之產品，其包括具有不大於5 μm×5 μm之尺寸之疊對目標。
  3. 如請求項1之產品，其中該複數個疊對目標包括：一第一組疊對目標，其特徵為該第一及第二線性光柵之一第一角度安置；及一第二組疊對目標，其特徵為該第一及第二線性光柵之一第二角度安置，該第二角度安置相對於該第一角度安置繞垂直於平行於該半導體基板之該平面之一軸旋轉180°。
  4. 如請求項1之產品，其中該複數個疊對目標包括：一第一組疊對目標，其特徵為該第一及第二線性光柵之一第一角度安置；及一第二組疊對目標，其特徵為該第一及第二線性光柵之一第二角度安置，該第二角度安置相對於該第一角度安置繞垂直於平行於該半導體基板之該平面之一軸旋轉90°。
  5. 如請求項1之產品，其中該等疊對目標之各者恰好包括一個第一線性光柵及一個第二線性光柵。
  6. 如請求項1之產品，其中該第二線性光柵在平行於該半導體基板之該平面中與該第一線性光柵相鄰但不重疊。
  7. 如請求項1之產品，其中該第一線性光柵包括：一第一子光柵，其具有一第一節距；及一第二子光柵，其與該第一子光柵相鄰但不重疊，具有不等於該第一節距之一第二節距，且 其中該第二線性光柵包括：一第三子光柵，其具有等於該第二節距之一第三節距，且疊對在該第一子光柵上；及一第四子光柵，其與該第三子光柵相鄰但不重疊，且具有等於該第一節距之一第四節距，且疊對在該第二子光柵上。
  8. 如請求項1之產品，其包括形成於該等切割道內且在平行於該基板之該平面中具有大於5 μm×5 μm之尺寸之進一步疊對目標。
  9. 一種用於量測一疊對誤差之方法，其包括： 在一半導體基板上沈積及圖案化至少第一及第二薄膜層，以界定由切割道分隔且含有由該等切割道外切之主動區域之晶粒之一矩陣； 在該等主動區域之各者內之該第一及第二薄膜層中形成複數個疊對目標，各疊對目標在平行於該基板之一平面中具有不大於10 μm×10 μm之尺寸，且包括在該第一薄膜層中形成且具有一第一光柵向量之一第一線性光柵，及靠近該第一線性光柵、在該第二薄膜層中形成且具有平行於該第一光柵向量的一第二光柵向量之一第二線性光柵； 擷取該複數個疊對目標之影像； 處理該等影像，以找到該第一線性光柵與第二線性光柵之間的一位移；及 回應於該位移量測該第一薄膜層與第二薄膜層之間的一疊對誤差。
  10. 如請求項9之方法，其中該疊對目標具有大於5 μm×5 μm之尺寸。
  11. 如請求項9之方法，其中形成該複數個疊對目標包括形成以該第一及第二線性光柵之一第一角度安置為特徵之一第一組疊對目標，及以該第一及第二線性光柵之一第二角度安置為特徵之一第二組疊對目標，該第二角度安置相對於該第一角度安置繞垂直於平行於該半導體基板之該平面之一軸旋轉180°。
  12. 如請求項9之方法，其中形成該複數個疊對目標包括形成以該第一及第二線性光柵之一第一角度安置為特徵之一第一組疊對目標，及以該第一及第二線性光柵之一第二角度安置為特徵之一第二組疊對目標，該第二角度安置相對於該第一角度安置繞垂直於平行於該半導體基板之該平面之一軸旋轉90°。
  13. 如請求項9之方法，其中形成該複數個疊對目標包括在該等疊對目標之各者中恰好形成一個第一線性光柵及一個第二線性光柵。
  14. 如請求項9之方法，其中形成該複數個疊對目標包括：在該等疊對目標之各者中，將該第二線性光柵與該第一線性光柵相鄰但不重疊地放置在平行於該半導體基板之該平面中。
  15. 如請求項9之方法，其中形成該複數個疊對目標包括： 藉由在該第一薄膜層中製造具有一第一節距之一第一子光柵及與該第一子光柵相鄰但不重疊、具有不等於該第一節距之一第二節距之一第二子光柵，形成該第一線性光柵，及 藉由在該第二薄膜層中製造具有等於該第二節距之一第三節距且疊對在該第一子光柵上之一第三子光柵，及與該第三子光柵相鄰但不重疊且具有等於該第一節距之一第四節距且疊對在該第二子光柵上之一第四子光柵，形成該第二線性光柵。
  16. 如請求項9之方法，且包括在該等切割道內形成進一步疊對目標，該等進一步疊對目標在平行於該基板之該平面中具有大於5 μm×5 μm之尺寸。
  17. 一種用於量測一疊對誤差之方法，該方法包括： 在一半導體基板上沈積及圖案化至少第一及第二薄膜層，以界定由切割道分隔且含有由該等切割道外切之主動區域之晶粒之一矩陣； 在該第一及第二薄膜層中形成複數個疊對目標，各疊對目標包括該第一薄膜層中之各自第一目標特性及該第二薄膜層中之各自第二目標特性； 在該半導體基板相對於該半導體基板之一法線之一第一角度定向上擷取該複數個疊對目標之第一影像； 處理該等第一影像以找到該第一目標特性與第二目標特性之間的各自第一位移； 在該半導體基板相對於該第一角度定向相對於該半導體基板之該法線旋轉之一第二角度定向上擷取該複數個疊對目標之第二影像； 處理該等第二影像以找到該第一目標特性與第二目標特性之間的各自第二位移； 基於該第一及第二位移計算該第一薄膜層與第二薄膜層之間的疊對誤差之一模型；及 使用該模型計算該半導體基板上之一給定位置處之該疊對誤差。
  18. 如請求項17之方法，其中計算該模型包括應用一掃描器模型，該掃描器模型考慮到在光微影圖案化該第一及第二薄膜層中之後續圖案化階段之間的該半導體基板之錯置及該光微影圖案化中之光學畸變。
  19. 如請求項17之方法，其中該第二角度定向係相對於該第一角度定向相對於該法線旋轉180°。
  20. 如請求項19之方法，其中計算該模型包括分別基於該第一及第二位移創建第一及第二疊對模型，且其中計算該疊對誤差包括計算分別由該第一及第二疊對模型在該半導體基板上之該給定位置處提供之第一疊對誤差與第二疊對誤差之間的一差。
  21. 如請求項20之方法，其中計算該疊對誤差包括藉由計算該給定位置處之該第一及第二疊對誤差之各自值之一平均值來計算該半導體基板上之該給定位置處之一工具誘導偏移。
  22. 如請求項17之方法，其中形成該複數個疊對目標包括在該等晶粒之該等主動區域內形成該等疊對目標之至少一些。
  23. 如請求項22之方法，其中該等主動區域內之該等疊對目標之各者具有不大於10 μm×10 μm之尺寸。
  24. 如請求項17之方法，其中形成該複數個疊對目標包括在該等疊對目標之各者中形成該第一薄膜層中之一第一線性光柵及該第二薄膜層中靠近該第一線性光柵之一第二線性光柵，使得一第一組疊對目標之特徵為該第一及第二線性光柵之一第一角度安置，且一第二組疊對目標之特徵為該第一及第二線性光柵之一第二角度安置，該第二角度安置係相對於該第一角度安置繞該半導體基板之該法線旋轉180°。
  25. 如請求項17之方法，其中形成該複數個疊對目標包括在該等疊對目標之各者中形成該第一薄膜層中之一第一線性光柵及在該第二薄膜層中靠近該第一線性光柵之一第二線性光柵，使得一第一組疊對目標之特徵為該第一及第二線性光柵之一第一角度安置，且一第二組疊對目標之特徵為該第一及第二線性光柵之一第二角度安置，該第二角度安置係相對於該第一角度安置繞該半導體基板之該法線旋轉90°。
  26. 如請求項17之方法，其中計算該模型包括基於該第一位移創建一疊對模型，且其中計算該疊對誤差包括計算由該疊對模型提供之一第一疊對誤差與基於該半導體基板上之該給定位置處之該第二位移量測之一第二疊對誤差之間的一差。
TW111114049A 2021-04-13 2022-04-13 產品上之疊對目標 TW202305972A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202163174045P 2021-04-13 2021-04-13
US63/174,045 2021-04-13
US202163227295P 2021-07-29 2021-07-29
US63/227,295 2021-07-29
US17/519,512 2021-11-04
US17/519,512 US11967535B2 (en) 2021-04-13 2021-11-04 On-product overlay targets

Publications (1)

Publication Number Publication Date
TW202305972A true TW202305972A (zh) 2023-02-01

Family

ID=83511014

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111114049A TW202305972A (zh) 2021-04-13 2022-04-13 產品上之疊對目標

Country Status (6)

Country Link
US (1) US11967535B2 (zh)
JP (1) JP2024516921A (zh)
KR (1) KR20230169098A (zh)
CN (1) CN116888538A (zh)
TW (1) TW202305972A (zh)
WO (1) WO2022220893A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4338009A1 (en) * 2021-10-21 2024-03-20 KLA Corporation Induced displacements for improved overlay error metrology
US20240167813A1 (en) * 2022-11-23 2024-05-23 Kla Corporation System and method for suppression of tool induced shift in scanning overlay metrology

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7440105B2 (en) 2002-12-05 2008-10-21 Kla-Tencor Technologies Corporation Continuously varying offset mark and methods of determining overlay
EP2458441B1 (en) * 2010-11-30 2022-01-19 ASML Netherlands BV Measuring method, apparatus and substrate
US9134627B2 (en) * 2011-12-16 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-patterning overlay decoupling method
US8913237B2 (en) * 2012-06-26 2014-12-16 Kla-Tencor Corporation Device-like scatterometry overlay targets
US9257351B2 (en) * 2013-08-15 2016-02-09 Globalfoundries Inc. Metrology marks for bidirectional grating superposition patterning processes
US9490182B2 (en) 2013-12-23 2016-11-08 Kla-Tencor Corporation Measurement of multiple patterning parameters
US10466596B2 (en) * 2014-02-21 2019-11-05 Kla-Tencor Corporation System and method for field-by-field overlay process control using measured and estimated field parameters
US9784690B2 (en) 2014-05-12 2017-10-10 Kla-Tencor Corporation Apparatus, techniques, and target designs for measuring semiconductor parameters
WO2015185166A1 (en) * 2014-06-02 2015-12-10 Asml Netherlands B.V. Method of designing metrology targets, substrates having metrology targets, method of measuring overlay, and device manufacturing method
US9710728B2 (en) * 2014-10-28 2017-07-18 Kla-Tencor Corporation Image based signal response metrology
US10545104B2 (en) 2015-04-28 2020-01-28 Kla-Tencor Corporation Computationally efficient X-ray based overlay measurement
US20180130845A1 (en) * 2016-11-04 2018-05-10 Dpix, Llc Flat panel array with the alignment marks in active area
TWI730050B (zh) * 2017-02-15 2021-06-11 聯華電子股份有限公司 層疊對準標記與評估製程穩定度的方法
KR102665146B1 (ko) 2017-11-29 2024-05-09 케이엘에이 코포레이션 디바이스 검사 시스템을 사용한 오버레이 에러의 측정
US11067389B2 (en) 2018-03-13 2021-07-20 Kla Corporation Overlay metrology system and method

Also Published As

Publication number Publication date
WO2022220893A1 (en) 2022-10-20
CN116888538A (zh) 2023-10-13
KR20230169098A (ko) 2023-12-15
US20220328365A1 (en) 2022-10-13
JP2024516921A (ja) 2024-04-18
US11967535B2 (en) 2024-04-23

Similar Documents

Publication Publication Date Title
TW202305972A (zh) 產品上之疊對目標
US7473502B1 (en) Imaging tool calibration artifact and method
WO2019139772A1 (en) Self-referencing and self-calibrating interference pattern overlay measurement
TW201819852A (zh) 度量衡方法、裝置及電腦程式
US6486956B2 (en) Reducing asymmetrically deposited film induced registration error
US20090127723A1 (en) AIM-Compatible Targets for Use with Methods of Inspecting and Optionally Reworking Summed Photolithography Patterns Resulting from Plurally-Overlaid Patterning Steps During Mass Production of Semiconductor Devices
JP4525067B2 (ja) 位置ずれ検出用マーク
TWI820371B (zh) 用於微影裝置製造程序之檢測工具及度量衡方法
US11199719B2 (en) System and method for qualifying a multi-layered optical stack for an optical projection system
CN116997863B (zh) 多分辨率叠加计量目标
US11774863B2 (en) Induced displacements for improved overlay error metrology
TW202331427A (zh) 使用小目標的疊對誤差之校準量測
US11720031B2 (en) Overlay design for electron beam and scatterometry overlay measurements
US20090284719A1 (en) Alignment method and apparatus of mask pattern
CN117980827A (zh) 使用分开目标的拼接误差的测量
TW202321814A (zh) 基於繞射之疊對誤差計量的改良目標
TW202303661A (zh) 用於電子束疊對之疊對記號設計
WO2005036589A2 (ja) 位置ずれ検出用マーク、ウエハ、及びパターンの位置ずれの測定方法
JP2005203611A (ja) アライメントマークの検出方法