TW202304260A - 射頻阻抗匹配電路、阻抗匹配的方法、半導體處理工具、以及半導體製造方法 - Google Patents
射頻阻抗匹配電路、阻抗匹配的方法、半導體處理工具、以及半導體製造方法 Download PDFInfo
- Publication number
- TW202304260A TW202304260A TW111119417A TW111119417A TW202304260A TW 202304260 A TW202304260 A TW 202304260A TW 111119417 A TW111119417 A TW 111119417A TW 111119417 A TW111119417 A TW 111119417A TW 202304260 A TW202304260 A TW 202304260A
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- switch
- evc
- filter
- operatively coupled
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 69
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 238000012545 processing Methods 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000003990 capacitor Substances 0.000 claims abstract description 262
- 230000000903 blocking effect Effects 0.000 claims abstract description 22
- 230000008859 change Effects 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 description 27
- 238000010586 diagram Methods 0.000 description 24
- 230000008569 process Effects 0.000 description 21
- 238000003491 array Methods 0.000 description 14
- 238000004088 simulation Methods 0.000 description 11
- 238000004364 calculation method Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000004590 computer program Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000013500 data storage Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000001186 cumulative effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- 238000006842 Henry reaction Methods 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101150058395 US22 gene Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
- H03H7/40—Automatic matching of load impedance to source impedance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32174—Circuits specially adapted for controlling the RF discharge
- H01J37/32183—Matching circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/28—Impedance matching networks
- H03H11/30—Automatic matching of source impedance to load impedance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Plasma Technology (AREA)
- Drying Of Semiconductors (AREA)
- Transmitters (AREA)
Abstract
在一實施例中，本發明揭示一RF阻抗匹配電路。該匹配電路包括至少一個電子可變電容器（EVC）。每個EVC包括多個固定電容器，每個固定電容器具有對應的一交換電路，供接通或斷開該固定電容器，以改變該EVC之總電容。每個交換電路包括：一開關，該開關包括一PIN二極體或一NIP二極體；一驅動器電路，可操作地耦接至該開關；一濾波器，可操作地耦接於該驅動器電路與該開關之間；以及一箝位電路，可操作地耦接於該濾波器與該開關之間。該箝位電路包括一阻隔裝置，其具有一第一端及明顯不同的一第二端。該第一端係可操作地耦接至一箝位電源供應器，而該第二端係可操作地耦接至該濾波器的一端。
Description
本發明是有關於一種射頻阻抗匹配電路。
在製造半導體裝置（例如：微處理器、記憶體晶片及其他積體電路）中，該半導體裝置製造程序是在不同製造階段中使用到電漿處理。電漿處理涉及將RF（射頻）能量引入氣體混合物中以賦予能量給氣體分子，進而激能該氣體混合物。此氣體混合物通常是被收容在一真空室（亦稱：電漿室）中，且該RF能量是透過該腔室中的電極或其他手段引入。在一典型的電漿程序中，該RF產生器是在所需的RF頻率及功率產生功率，且此功率透過該RF電纜及網路被傳輸至該電漿室。
為將有效的功率從該RF產生器轉移至該電漿室，該RF產生器及該電漿室之間設有一RF匹配網路。該RF匹配網路的目的在將該電漿阻抗轉換為適合該RF產生器的一值。在許多情況下，尤其是在半導體製造程序中，該RF功率是透過50歐姆同軸電纜來傳輸，且該RF產生器的系統阻抗（輸出阻抗）亦為50歐姆（Ohm）。另一方面，由該RF功率所驅動之電漿阻抗會基於該電漿室中之電漿化學及其他條件而變化。此阻抗必須被轉換為無抗50歐姆（亦即：50+j0），以實現最大化的功率傳輸。RF匹配網路是為了該RF產生器而執行這項持續轉換該電漿阻抗至50歐姆的工作。在大多數情況下，完成這項轉換會使得該RF匹配網路之輸入側的阻抗變成50+j0歐姆，亦即：純電阻50歐姆。
一RF匹配網路可包括多個可變電容器及一基於微處理器的控制電路，以控制該些電容器。該些可變電容器之值及尺寸會受到該電漿室之功率處理能力、操作頻率及阻抗範圍的影響。在RF匹配網路的使用中，主導的可變電容器是真空可變電容器（VVC）。該VVC是一機電裝置，其由兩個可彼此相對移動的同心金屬環所組成，藉以改變電容。在阻抗變化非常快速之複雜半導體製程中，快速且頻繁的移動會為該VVC帶來應力，進而導致其失效。基於VVC的RF匹配網路是半導體製造程序中最後的機電組件中之一者。
然而，隨著半導體裝置的尺寸縮小且變得複雜，該特徵幾何形狀變得非常小。因此，製作這些特徵的處理時間變少，一般在5-6秒的範圍內。現下的RF匹配網路需花費1-2秒來調整程序，這導致不穩定的製程參數會持續大部分的製程時間。電子可變電容器（EVC）技術（參見例如美國專利第7,251,121號，其係以全文引用的方式併入本文）使得此半導體處理調整時間能夠自1-2秒縮短至低於500微秒。基於EVC的匹配網路是一種固態匹配網路。它們減少的調整時間會大大地增加可用的穩定處理時間，進而改善良率與效能。
雖然EVC技術為已知，但尚未被發展成為VVC業界的公認替代技術。因為EVC純粹是一電子裝置，在RF匹配網路中，EVC並不是VVC的一換一替代者。因此，為充分利用EVC來作為一RF匹配網路的一部分需要更進一步的發展。
本發明可針對一種射頻（RF）阻抗匹配電路，該匹配電路包括：一RF輸入，被配置成可操作地耦接至一RF源，該RF源提供一RF訊號；一RF輸出，被配置成可操作地耦接至一電漿室；至少一個電子可變電容器（EVC），其中該至少一個EVC之每一個EVC包括多個固定電容器，每個固定電容器具有相對應的一交換電路，供接通及斷開該固定電容器，以改變該EVC之總電容；及一控制電路，被配置以接通及斷開每一個EVC之該些固定電容器，以實現阻抗匹配；其中每個EVC之每個固定電容器的每個交換電路包括：一開關，包括一PIN二極體或一NIP二極體；一驅動器電路，可操作地耦接至該開關；一濾波器，可操作地耦接於該驅動器電路與該開關之間；及一箝位電路，可操作地耦接於該濾波器與該開關之間，該箝位電路包括一阻隔裝置，該阻隔裝置具有一第一端及明顯不同的一第二端，該第一端係可操作地耦接至一箝位電源供應器，而該第二端係可操作地耦接至該濾波器之一端。
在另一態樣中，一種匹配阻抗之方法包括：將一匹配電路之一射頻（RF）輸入耦接至一RF源，該RF源提供一RF信號；將該匹配電路之一RF輸出耦接至一電漿室，其中該匹配電路包括：至少一個電子可變電容器（EVC），其中該至少一個EVC之每一個EVC包括多個固定電容器，每個固定電容器具有相對應的一交換電路，供接通或斷開該固定電容器，以改變該EVC之總電容；及一控制電路，被配置以使每一個EVC之該些固定電容器接通或斷開，以實現一阻抗匹配；其中每個EVC之每個固定電容器的每個交換電路包括：一開關，包括一PIN二極體或一NIP二極體；一驅動器電路，可操作地耦接至該開關；一濾波器，可操作地耦接於該驅動器電路與該開關之間；及一箝位電路，可操作地耦接至該濾波器與該開關之間，該箝位電路包括一阻隔裝置，該阻隔裝置具有一第一端及明顯不同的一第二端，該第一端係可操作地耦接至一箝位電源供應器，而該第二端係可操作地耦接至該濾波器的一端；以及藉由該至少一個EVC之該些交換電路中的至少一者接通或斷開其相對應的固定電容器來匹配一阻抗，以改變該EVC的總電容。
在另一態樣中，一種半導體處理工具包括：一電漿室，被配置以沉積一材料至一基板上或自該基板蝕刻一材料；以及一阻抗匹配電路，可操作地耦接至該電漿室，且該匹配電路包括：一RF輸入，被配置成可操作地耦接至一RF源，該RF源提供一RF訊號；一RF輸出，被配置成可操作地耦接至該電漿室；至少一個電子可變電容器（EVC），其中該至少一個EVC之每一個EVC包括多個固定電容器，每個固定電容器具有相對應的一交換電路，供接通或斷開該固定電容器，以改變該EVC之總電容；及一控制電路，被配置以使每一個EVC之固定電容器接通或斷開，以實現一阻抗匹配；其中每個EVC之每個固定電容器的每個交換電路包括：一開關，包括一PIN二極體或一NIP二極體；一驅動器電路，可操作地耦接至該開關；一濾波器，可操作地耦接於該驅動器電路與該開關之間；及一箝位電路，可操作地耦接於該濾波器與該開關之間，該箝位電路包括一阻隔裝置，該阻隔裝置具有一第一端及明顯不同的一第二端，該第一端係可操作地耦接至一箝位電源供應器，而該第二端係可操作地耦接至該濾波器之一端。
在另一態樣中，一種半導體製造方法包括：將一基板置放於一電漿室中，該電漿室係被配置以沉積一材料層於該基板上或自該基板蝕刻一材料層；藉由將來自一RF源之RF功率耦接至該電漿室中而在該電漿室中激能電漿，以執行該沉積或蝕刻；及在激能該電漿的同時，藉由耦接於該電漿室與該RF源之間的一阻抗匹配電路執行一阻抗匹配，且該匹配電路包括：一RF輸入，被配置成可操作地耦接至該RF源；一RF輸出，被配置成可操作地耦接至該電漿室；至少一個電子可變電容器（EVC），其中該至少一個EVC之每一個EVC包括多個固定電容器，每個固定電容器具有相對應的一交換電路，供接通或斷開該固定電容器，以改變該EVC之總電容；及一控制電路，被配置以使每一個EVC之該些固定電容器接通或斷開，以實現一阻抗匹配；其中每個EVC之每個固定電容器的每個交換電路包括：一開關，包括一PIN二極體或一NIP二極體；一驅動器電路，可操作地耦接至該開關；一濾波器，可操作地耦接於該驅動器電路與該開關之間；及一箝位電路，可操作地耦接於該濾波器與該開關之間，該箝位電路包括一阻隔裝置，該阻隔裝置具有一第一端及明顯不同的一第二端，該第一端係可操作地耦接至一箝位電源供應器，而該第二端係可操作地耦接至該濾波器之一端。
下列（多個）較佳實施例之描述的本質僅為例示性且不意欲限制本案發明或本案多個發明。例示性實施例之描述意欲與隨附圖式一起被閱讀，其係被視為整個書面說明的一部分。在本文中所揭示之例示性實施例的描述中，任何對方向或方位之參考僅為便於描述且並非以任何方式限制本發明之範疇。本文之討論係描述及說明一些可能的非限制性特徵組合，其可單獨存在或在其他特徵組合中存在。此外，如本文中所使用，用語「或」應解釋為一邏輯運算子，當其一或多個運算元為真時，其結果為真。此外，如本文所使用，片語「基於」應解釋為「至少部分基於」的含義，且因此並不限於「完全基於」的解釋。
本發明的特徵是可在軟體、硬體、韌體或其組合中實施。本文所述之電腦程式不限於任何特定實施例，且可在一作業系統、應用程式、前景或背景製程、驅動程式或其任一組合中實施。電腦程式可在單一電腦或伺服處理器或多個電腦或伺服處理器上執行。
本文所述之處理器可以是任何配置以執行電腦程式指令（例如：代碼）的中央處理單元（CPU）、微處理器、微控制器、計算或可編程裝置或電路。各種處理器可體現於任何適當類型的電腦及/或伺服器硬體（例如：桌上型電腦、膝上型電腦、筆記型電腦、平板電腦、行動電話等），並可包括形成功能資料處理裝置所需的所有常用輔助組件，包括（但不限於）匯流排、軟體與資料儲存裝置（例如：揮發性與非揮發性記憶體、輸入/輸出裝置、圖形化使用者介面（GUI）、卸除式資料儲存裝置）及包括Wi-Fi、藍牙、LAN等的有線及/或無線通訊介面裝置。
本文所述之電腦可執行指令或程式（例如：軟體或程式碼）及資料可程式化成並明確地體現於如本文所述之個別處理器可存取且可恢復的一非暫時性電腦可讀媒體中，且其是藉由執行編碼於該媒體中的指令而配置及指示該處理器執行所需的功能及程序。實現一可編程處理器（其被配置為此類非暫時性電腦可執行指令或程式）的一裝置可被稱為「可編程裝置」或「裝置」，而相互通訊的多個可編程裝置可被稱為「可編程系統」。應注意，如本文所述之非暫時性「電腦可讀媒體」可包括（但不限於）任何合適的揮發性或非揮發性記憶體，包括隨機存取記憶體（RAM）及其各種類型、唯讀記憶體（ROM）及其各種類型、USB快閃記憶體及磁性或光學資料儲存裝置（如内部/外部硬碟、軟碟片、磁帶CD-ROM、DVD-ROM、光碟、ZIP™磁碟機、藍光光碟及其他），其可由可操作地耦接至該介質的處理器編寫及/或讀取。
在某些實施例中，本發明可體現為電腦實施程序及設備（例如：基於處理器之資料處理及通訊系統或電腦系統）的形式，以實施該些程序。本發明亦可以軟體或電腦程式代碼的形式實現，在一非暫時性電腦可讀儲存媒體中呈現，當其載入並藉由資料處理及通訊系統或電腦系統執行時，電腦程式代碼區段對該處理器進行配置，以建立經配置以執行該些程序特定邏輯電路。
在下列描述中，當電路被顯示及描述時，熟悉本領域者將瞭解，為了清楚起見，並非所有周邊電路或組件皆顯示於圖式中或描述中。再者，用語「耦接」及「可操作地耦接」可指電路之兩個組件的直接或間接耦接。
下列（多個）較佳實施例之描述的本質僅為例示性且不意欲限制本案發明或本案多個發明。例示性實施例之描述意欲與隨附圖式一起被閱讀，其係被視為整個書面說明的一部分。在本文中所揭示之例示性實施例的描述中，任何對方向或方位之參考僅為了方便描述且並非以任何方式限制本發明之範疇。相對用語（例如）「下部」、「上部」、「水平」、「垂直」、「上方」、「下方」、「上面」、「下面」、「右邊」、「左邊」、「頂部」、「底部」、「前方」及「後方」及其衍生詞（例如：「水平地」、「向下地」、「向下地」等），應被解釋為意指隨後所述或如圖式中所示之討論中的方位。這些相對用語僅為描述之便利性，且除明確指示者外，並不要求在特定方位下建構或操作設備。除非另外明確描述，否則用語（例如）「附接」、「附加」、「連接」、「耦接」、「互連」、「固定」及其他類似用語係指結構直接或間接經由中介結構而固定或附接至彼此間，並且兩者為可移動的或剛性的附接或關係。本文之討論係描述及說明一些可能的非限制性特徵組合，其可單獨存在或在其他特徵組合中存在。此外，如本文中所使用，用語「或」應解釋為一邏輯運算子，當其一或多個運算元為真時，其結果為真。此外，如本文所使用，片語「基於」應解釋為「至少部分基於」的含義，且因此並不限於「完全基於」的解釋。
如全文所述，範圍是用作描述範圍中每一個值的簡寫。範圍中的任何數值皆可選擇作為範圍的端值。此外，本文引用之所有參考文獻皆係以全文引用的方式併入本文。若本發明中與引用參考文獻中之定義存在衝突，則以本發明為主。
半導體處理系統
參見圖1，其係顯示利用一RF產生器15的一半導體裝置處理系統5。該系統85包括一RF產生器15及一半導體處理工具86。該半導體處理工具86包括一匹配網路11及一電漿室19。在其他實施例中，該產生器15或其他功率源可形成該半導體處理工具的一部分。
該半導體裝置可以是一微處理器、一記憶體晶片或其他類型的積體電路或裝置。一基板27可置於該電漿室19中，其中該電漿室19係被配置成在該基板27上沉積一材料層或自該基板27蝕刻一材料層。電漿處理涉及藉由將RF能量引入至一氣體混合物中來賦予能量給該氣體分子，進而激能該氣體混合物。此氣體混合物通常被收容在一真空室（電漿室19）中，且RF能量通常是經由電極被引入該電漿室19中。因此，該電漿可藉由結合來自一RF源15之RF功率至該電漿室19而激能，以執行沉積或蝕刻。
在一典型的電漿製程中，該RF產生器15通常產生射頻介於3 kHz與300 GHz之範圍內的功率，且此功率透過RF電纜及網路而被傳輸至該電漿室19。為了將來自該RF產生器15的有效功率轉換至該電漿室19，使用一中間電路來使該RF產生器15之固定阻抗與該電漿室19之可變阻抗相匹配。此一中間電路通常被稱為RF阻抗匹配網路，或簡稱RF匹配網路。該RF匹配網路11的目的在將該可變電漿阻抗轉換為與該RF產生器15的固定阻抗更為匹配的值。共同擁有的美國專利申請公開案第2021/0183623號及第2021/0327684號提供這類匹配網路的實例，且其內容係以全文引用的方式併入本文。
匹配網路
圖2係一半導體處理系統85的一實施例的方塊圖，該系統具有一處理工具86，其包括一L型RF阻抗匹配網路11。該例示性匹配網路11是使用電子可變電容器（EVC）來作為該分流可變電容器33及該串聯可變電容器31兩者，詳如下述。需注意，本發明不受限於此。例如，其中一個EVC（例如：分流EVC 33）可以是一機械可變VVC，或可以一可變電感器來取代。
該例示性匹配網路11具有一RF輸入13及一RF輸出17，該RF輸入13連接至一RF源15，而該RF輸出17連接至一電漿室19。一RF輸入感測器21可被連接於該RF阻抗匹配網路11與該RF源15之間。一RF輸出感測器49可被連接於該RF阻抗匹配網路11與該電漿室19之間，因此可監測來自該阻抗匹配網路的RF輸出及由該電漿室19給出的電漿阻抗。某些實施例可僅包括該輸入感測器21及該輸出感測器49中之一者。這些感測器21、49的功能將詳述如下。
如上所述，該RF阻抗匹配網路11是藉由匹配該RF輸入13之阻抗與該RF源15之固定阻抗來協助最大化從該RF源15轉移至該電漿室19的RF功率量。該匹配網路11可由一單一殼體中之一單一模組所組成，該單一殼體是設計用來電連接至該RF源15及該電漿室19。在其他實施例中，該匹配網路11之組件可位於不同殼體中，某些組件可位於該殼體的外部，及/或某些組件可與該匹配網路外部的一組件共用一殼體。
如本領域所知，一電漿室19內的電漿通常會經歷操作控制以外的某些波動，使得該電漿室19所呈現之阻抗是一可變的阻抗。由於該電漿室19之可變阻抗無法被完全控制，且一阻抗匹配網路可用以在該電漿室19與該RF源15之間建立一阻抗匹配。此外，該RF源15的阻抗可藉由該特定RF源15之設計而被固定在一設定值。儘管一RF源15的固定阻抗在使用期間由於（例如）熱或其他環境變化而可能經歷輕微的波動，但因為該些波動不會顯著地改變該固定阻抗偏離原始設定的阻抗值，因此就阻抗匹配的目的而言，該RF源15的阻抗仍是被視為一固定阻抗。其他類型的RF源15可被設計使得該RF源15的阻抗可在使用的當下或在使用的期間設定。這類型的RF源15之阻抗仍被視為是固定的，因為它可被一使用者控制（或至少由一可編程控制器來控制），且該阻抗之設定值可在操作期間隨時被得知，因此使得該設定值有效成為一固定阻抗。
該RF源15可以是本領域所熟知的一種RF產生器，其會在一適當頻率及功率產生一RF訊號，以用於該電漿室19內所執行的程序。該RF源15可利用一同軸電纜而電連接至該RF阻抗匹配網路11的RF輸入13，該同軸電纜為了阻抗匹配目的可具有與該RF源15相同的固定阻抗。
該電漿室19包括一第一電極23及一第二電極25，而在本領域所熟知之程序中，該第一及第二電極23、25結合適當之控制系統（未圖示）以及該電漿室中之電漿，使得材料沉積於一基板27上及自該基板27蝕刻材料中之一或兩者成為可能。
在例示性實施例中，該RF阻抗匹配網路11包括一串聯可變電容器31、一分流可變電容器33及一串聯電感器35，以形成一「L」型匹配網路。該分流可變電容器33係被顯示分流至該串聯可變電容器31與該串聯電感器35之間的一參考電位（在此例中，接地參考點40），且熟悉本領域者將瞭解，該RF阻抗匹配網路11可被配置為該分流可變電容器33分流至在該RF輸入13或在該RF輸出17的一參考電位。
替代地，該RF阻抗匹配網路11可被配置成其他匹配網路架構，例如：「T」型架構或「∏」或「pi」型架構，將如圖3中所示。在某些實施例中，下述的可變電容器及交換電路可被包含在適合用於一RF阻抗匹配網路的任何架構中。
在例示性實施例中，該串聯可變電容器31及該分流可變電容器33中之每一者皆可以是一電子可變電容器（EVC），如美國專利第7,251,121號中所述，該EVC係由複數個離散電容器而有效地形成為一電容器陣列。該串聯可變電容器31係串聯耦接於該RF輸入13與該RF輸出17之間（其亦並聯耦接於該RF源15與該電漿室19之間）。該分流可變電容器33係並聯耦接於該RF輸入13與接地參考點40之間。在其他架構中，該分流可變電容器33係可並聯耦接於該RF輸出19與接地參考點40之間。亦可實施其他架構而不偏離一RF匹配網路的功能。又在其他架構中，該分流可變電容器33可並聯耦接於一參考電位與該RF輸入13及該RF輸出19中之一者之間。
該串聯可變電容器31係連接至一串聯RF扼流圈暨濾波器電路37以及一串聯驅動器電路39。同樣地，該分流可變電容器33係連接至一分流RF扼流圈暨濾波器電路41及一分流驅動器電路43。該些串聯及分流驅動器電路39、43之每一者係連接至一控制電路45，該控制電路配置有一合適的處理器及/或訊號產生電路，以提供一輸入訊號，供控制該些串聯及分流驅動器電路39、43。一電源供應器47係連接至該RF輸入感測器21、該串聯驅動器電路39、該分流驅動器電路43、及該控制電路45中之每一者，以在指定的電流及電壓下提供操作功率至每一個組件。該電源供應器47所提供的電壓位準，以及連帶之該RF輸入感測器21、該串聯驅動器電路39、該分流驅動器電路43、及該控制電路45中之每一者所用以執行對應指定任務之電壓位準是設計選擇的問題。在其他實施例中，各種電子組件可用於使該控制電路45能夠發送指令至該些可變電容器。再者，雖然該驅動器電路及該RF扼流圈暨濾波器係被顯示為與該控制電路45分開，這些組件亦可被視為形成該控制電路45之一部分。
在例示性實施例中，該控制電路45包括一處理器。該處理器可以是任何類型之適當編程的處理裝置（或一起工作的二或多個處理裝置之集合），例如：一電腦或微處理器，其被配置以執行電腦程式指令（例如：程式碼）。該處理器可體現於任何適當類型的電腦及/或伺服器硬體（例如：桌上型電腦、膝上型電腦、筆記型電腦、平板電腦、行動電話等），並可包括形成一功能資料處理裝置所需的所有常用輔助組件，功能資料處理裝置包括（但不限於）一匯流排、軟體與資料儲存裝置（例如：揮發性與非揮發性記憶體、輸入/輸出裝置、圖形化使用者介面（GUI）、卸除式資料儲存裝置）、及包括Wi-Fi、藍牙、LAN等的有線及/或無線通訊介面裝置。該例示性實施例之處理器是用特定演算法來配置，以使匹配網路能夠執行本文所述的功能。
藉由該串聯可變電容器31及該分流可變電容器33之組合，該RF阻抗匹配網路11與該電漿室19所結合之阻抗可利用該控制電路45、該串聯驅動器電路39、該分流驅動器電路43來加以控制，以匹配或至少實質上匹配該RF源15的固定阻抗。
該控制電路45是該RF阻抗匹配網路11的首腦，因它會接收來自多個源頭（例如：該RF輸入感測器21及該些串聯及分流可變電容器31、33）的多個輸入，進行決定該些串聯及分流可變電容器31、33之變化所需的計算，並傳送命令至該些串聯及分流可變電容器31、33，以建立該阻抗匹配。該控制電路45為半導體製造程序中常用類型的控制電路，且也因此為熟悉本領域者所知。相較於習知的控制電路，該控制電路45中之任何差異均出現在編程差異以解釋該速度，該RF阻抗匹配網路11在該速度時能夠執行該些可變電容器31、33之切換及阻抗匹配。
該些串聯及分流RF扼流圈暨濾波器電路37、41中之每一者係被配置以使得DC訊號可通過該些串聯及分流驅動器電路39、43與該些對應之串聯及分流可變電容器31、33之間，但同時阻隔來自該RF源15之RF訊號，以阻止該RF訊號洩漏至該些串聯及分流驅動器電路39、43之輸出及該控制電路45之輸出。該些串聯及分流RF扼流圈暨濾波器電路37、41係熟悉本領域者已知的類型。
圖3係一半導體處理系統85A之一實施例的方塊圖，該系統具有一pi型匹配網路11A，有別於圖2之L型匹配網路。為便於理解，此圖省略了圖2之RF扼流圈暨濾波器、驅動器電路及電源供應器。當圖3使用之參考元件編號相同於圖2中者時，應理解相關組件可具有類似於圖2中所討論者的特徵。
該些L型及pi型架構之間的最大差異在於該L型架構是使用一串聯電容器31及一分流電容器33，而該pi型架構是使用兩個分流電容器31A、33A。儘管如此，該控制電路可改變這些分流可變電容器31A、33A之電容，以造成一阻抗匹配。這些分流可變電容器31A、33A中的每一者皆可以是一EVC，如上所述。它們可由扼流圈、濾波器及驅動件控制，類似於上文關於圖2所論述之方法。
EVC電容器陣列
圖4為一電子電路150的一實施例之方塊圖，供使用一電子可變電容器151來提供一可變電容。該電路150利用一EVC 151，其包括兩個電容器陣列151a、151b。該例示性第一電容器陣列151a具有一第一複數個離散固定電容器，且每一個具有一第一電容值。該第二電容器陣列151b具有一第二複數個離散固定電容器，且每一個具有一第二電容值。該第一電容值不同於該第二電容值，使得該EVC 151可對該EVC 151所產生之電容提供粗略及精細的控制。該第一電容器陣列及該第二電容器陣列係並聯耦接於一訊號輸入113與一訊號輸出130之間。
該些第一及第二電容值可以是足以為該EVC 151提供所需總電容值的任何值。在一實施例中，該第二電容值係小於或等於該第一電容值的一半（1/2）。在另一實施例中，該第二電容值小於或等於該第一電容值的三分之一（1/3）。在又一實施例中，該第二電容值小於或等於該第一電容值的四分之一（1/4）。
該電子電路150更包括一控制電路145，其可具有類似於如上所述之控制電路45的特徵。該控制電路145經由一命令輸入129而可操作地耦接至該第一電容器陣列151a及該第二電容器陣列151b，該命令輸入129係可操作地耦接至該第一電容器陣列151a及該第二電容器陣列151b。在例示性實施例中，該命令輸入129係直接電連接至該些電容器陣列151a、151b，但在其他實施例中可以是間接連接。該控制電路145與該些電容器陣列151a、151b之耦接將詳述如下。
該控制電路145係被配置以藉由控制下列元件的開關狀態來改變該EVC 151的可變電容：(a)該第一複數個離散固定電容器之每個離散固定電容器及(b)該第二複數個離散固定電容器之每個離散固定電容器。如上所述，該控制電路145可具有類似於有關先前圖式中之控制電路45所述的特徵。例如，該控制電路145可接收來自該些電容器陣列151a、151b之輸入，進行計算以決定電容器陣列151a、151b的變化，並傳送命令至該些電容器陣列151a、151b，以改變該EVC 151的電容。圖4之EVC 151可包括複數個電子開關。每個電子開關皆可被配置以激活及停用一或多個離散電容器。
如同先前圖式中之控制電路45，該控制電路145亦可連接至一驅動器電路139及一RF扼流圈暨濾波器電路137。該控制電路145、該驅動器電路139及該RF扼流圈暨濾波器電路137可具有類似於有關先前圖式中所論述者般的能力。在例示性實施例中，該驅動器電路139係可操作地耦接於該控制電路145與該些第一及第二電容器陣列151a、151b之間。該驅動器電路139係被配置以基於接收來自該控制電路145的一控制訊號來改變該可變電容。該RF濾波器137係可操作地耦接於該驅動器電路139與該些第一及第二電容器陣列151a、151b之間。為回應該控制單元145所發送的控制訊號，該驅動器電路139及該RF濾波器137係被配置以發送一命令訊號至該命令輸入129。該命令訊號係被配置以改變該可變電容，其係藉由指示該些電子開關中之至少一者來激活或停用：(a)該第一複數個離散電容器之該些離散電容器中之至少一者，或(b)該第二複數個離散電容器之該些離散電容器中之至少一者。
在例示性實施例中，該驅動器電路139係被配置成在少於15微秒內開啟或關閉一高電壓源，該高電壓源係控制該些第一及第二電容器陣列中之每一者的該些電子開關，以達成改變該可變電容之目的。然而，該EVC 151可透過本發明中所討論的任何手段或速度來加以切換。
該控制電路145可被配置以計算由該些對應的電容器陣列151a、151b所提供之粗略及精細電容值。在例示性實施例中，該控制電路145係被配置以計算藉由控制該第一電容器陣列151a之開關狀態而提供的一粗略電容值。再者，該控制電路係被配置以計算藉由控制該第二電容器陣列151b之開關狀態而提供的一精細電容值。在其他實施例中，該些電容器陣列151a、151b可提供替代的電容位準。在其他實施例中，該EVC可利用額外的電容器陣列。
圖4之EVC 151可用於各種需要變化電容的系統中。例如，EVC 151可在一L匹配網路中作為該串聯EVC及/或分流EVC，或在一pi匹配網路中作為該些分流EVC中之一或兩者。該些電容值之間的差異通常需要顧及該電路之總電容的充分精細分辨率及廣範圍之電容值兩者，以在一RF匹配網路的輸入實現一較佳阻抗匹配，而EVC 151顧及到這點。
接通及斷開離散電容器以改變EVC電容
如上所述，EVC是一種可變電容器，其可使用多個開關並搭配多個單獨的串聯電容器來改變該可變電容器之電容，其中每個開關係用以建立一開路或短路。該些開關可以是機械式的（例如：繼電器）或固態的（例如：PIN二極體、電晶體或其他開關裝置）。以下是設定EVC或其他可變電容器以提供變化電容之方法的討論。
在有時被稱為EVC（或其他可變電容器）的「累積設定」中，線性地從最小起始點（所有開關均開啟的情況）增加該電容器值的方法是逐步增加接通至該電路的微調電容器之數量。一旦最大數量的微調電容器被接通至電路後，接通粗調電容器，並斷開該些微調電容器。該程序重新開始增加接通至電路之微調電容器的數量，直到所有微調及粗調電容器皆被接通，此時接通另一粗調電容器，並斷開該些微調電容器。此程序可持續進行直到所有粗調及微調電容器皆被接通為止。
在此實施例中，所有微調電容器皆具有相同或實質上相近的值，且所有粗調電容器皆具有相同或實質上相近的值。再者，一個粗調電容器的電容值約等於所有微調電容器加上額外的一微調電容器接通至該電路之總電容值，因此可實現線性增加電容。然而，該些實施例不受限於此。該些微調電容器（及粗調電容器）不需具有相同或實質上相近的值。再者，一個粗調電容器的電容值不需要等於所有微調電容器加上額外的一微調電容器的總電容值。在一實施例中，該粗調電容值及該微調電容值具有實質上近似於10：1的比率。在另一實施例中，該第二電容值小於或等於該第一電容值的一半（1/2）。在另一實施例中，該第二電容值小於或等於該第一電容值的三分之一（1/3）。在又一實施例中，該第二電容值小於或等於該第一電容值的四分之一（1/4）。
前述實施例的一實例在一理想設定中會是假設該些微調電容器等於1皮法拉（pF），且該些粗調電容器等於10皮法拉。在此理想設定中，當開啟所有的開關時，該電容等於0皮法拉。當關閉該第一開關時，該電路中有1皮法拉。當關閉該第二開關時，該電路中有2皮法拉，以此類推，直至關閉9個微調開關，給出9皮法拉。接著，將第一個10皮法拉的電容器接通至電路，並將該9個微調開關開啟，給出10皮法拉的總電容。接著，將該些微調電容器自11皮法拉至19皮法拉接通至電路。隨後，接通另一粗調電容器至電路，並可將所有微調電容器自電路斷開，給出20皮法拉。可重複此程序，直至達到所需的電容。
這也可更進一步。使用先前具有9個1皮法拉電容器及9個10皮法拉電容器的實例，該可變電容器電路可具有甚至更大的值（100皮法拉）來接通及斷開電路。這將會使得先前的電容器陣列能夠向上達到99皮法拉，且接著該100皮法拉電容器可用作為下一個增量。這可進一步使用較大的增量來重複，亦可與任何計數系統一起使用。根據該累積設定，增加一可變電容器的總電容係藉由接通比已接通者更多的粗調電容器或更多的微調電容器來達成，且不斷開已接通的一粗調電容器。再者，當該可變總電容增加且該控制電路未接通比已接通者更多的粗調電容器時，則該控制電路接通比已接通者更多的微調電容器，且不斷開已接通的微調電容器。美國專利第10,431,428號及第11,195,698號係關於累積設定，其以全文引用的方式併入本文中。應注意，所請求的發明不限於使用該累積設定。例如，美國專利第10,679,824號及第10,692,699號討論替代的設定，例如「部分二元（partial binary)」，其係以全文引用的方式併入本文。
圖5係一可變電容系統155的示意圖，其係用於接通及斷開一電子可變電容器之多個離散固定電容器。在此圖使用與圖4相似之參考元件編號時，應理解相關組件可具有與圖4中所討論者相似的特徵。該可變電容系統155包括一可變電容器151，供提供一變化電容。該可變電容器151具有一輸入113及一輸出130。該可變電容器151包括複數個可操作地並聯的離散固定電容器153。該複數個電容器153包括第一（微調）電容器151a及第二（粗調）電容器151B。再者，該可變電容器151包括複數個開關161。在該些開關161中，一個開關係可操作地串聯耦接至每一個電容器，以接通及斷開每一個電容器，藉以使得該可變電容器151能夠提供變化總電容。該可變電容器151具有一可變總電容，其在離散電容器153接通時增加，且在離散電容器153斷開時減少。
該些開關161可耦接至多個開關驅動器電路139，以驅動該些開關開啟及關閉。該可變電容系統155更可包括一控制單元145，其係可操作地耦接至該可變電容器151。具體而言，該控制單元145可以是可操作地耦接至該些驅動器電路139，以指示該些驅動器電路139切換該些開關161之一或多者，並藉此開啟或關閉該些電容器153之一或多者。在一實施例中，該控制單元145可形成一控制單元的一部分，該控制單元控制一可變電容器，例如：指示一匹配網路之該些可變電容器以改變電容進而達到阻抗匹配的一控制單元。該驅動器電路139及控制單元145可具有與參照圖4所討論者相似的特徵，且因此亦可利用如上所述的一RF扼流圈暨濾波器。
電子可變電容器的交換電路
圖6係根據一實施例顯示用於一匹配網路之一EVC 151的一交換電路140A的實施例。在例示性實施例中，該EVC 151為圖5之EVC 151，但本發明之EVC不受限於此，因為它可具有本文所述之任何替代特徵，包括不同數量的離散固定電容器153及不同值的離散固定電容器，有別於圖5所述者。再者，該EVC可成為任何類型之匹配網路的一部分，包括本文所述之各種類型的匹配網路。例示性匹配網路係耦接於一RF源與一電漿室之間，例如：如先前圖式中所示。
例示性EVC包括耦接至一第一端113的複數個離散固定電容器153A、153B。每個離散電容器153A、153B具有相對應的一開關161A、161B，其被配置以接通（或「ON」）該離散電容器，及斷開（或「OFF」）該離散電容器，從而改變該EVC 151的總電容。在例示性實施例中，該開關161A與該離散電容器153A串聯，但本發明不受限於此。再者，在例示性實施例中，該開關161A為PIN二極體，但本發明不受限於此，且可以是另一類型的開關，例如：NIP二極體。又在其他實施例中，該開關可以是MOSFET、JFET或其他類型的開關。再者，在例示性實施例中，該PIN二極體具有一共同陽極架構，使得每個PIN二極體161A、161B的陽極係耦接至一接地參考點40，其可以是任何共同節點。然而，本發明不受限於此，因為在其他實施例中，該EVC可使用一共同陰極架構，使得每個PIN二極體的陰極係耦接至該接地參考點40（且該驅動器電路之組件係相應地被變更）。再者，值得注意的是，二或多個開關可串聯使用以增加電壓額定值，及/或二或多個開關可並聯使用以增加通道的電流額定值。
每個PIN二極體開關161A、161B有它自己的交換電路140A、140B，其係連接至一控制電路145。交換電路140B係被顯示為包括開關161B、濾波器141B（其可類似於如上所述之該濾波器電路37、41）及驅動器電路139B。該濾波器141B可以是（例如）一LC電路，類似於美國專利第10,340,879號中之濾波器電路9，或是美國專利第9,844,127號之圖6A中之輸出207旁的該濾波器電路。這些專利的每一個係以全文引用的方式併入本文。
例示性交換電路140A具有與交換電路140B相同的組件，但更詳細地顯示該驅動器電路139A。該驅動器電路139A可與該PIN二極體161A（或其他類型之開關）整合，或可與該匹配網路之該EVC的該些離散固定電容器整合。熟悉本領域者亦將瞭解，該驅動器電路139A之某些組件可替換為執行相同必要功能之其他組件，同時亦更容許其他電路參數的可變性（例如：電壓範圍、電流範圍及類似者）。
例示性驅動器電路139A具有兩個輸入105A-1、105A-2，供接收來自該控制電路的控制訊號，以控制該共同輸出107A上的電壓，該共同輸出係連接並驅動該PIN二極體161A。該共同輸出107A上的電壓會切換該PIN二極體161A於ON狀態與OFF狀態之間，因此亦會接通/ON及斷開/OFF與該PIN二極體161A連接的該離散電容器153A。在此例示性實施例中，該離散電容器的狀態係跟著相對應的PIN二極體的狀態，使得當該PIN二極體為ON時，該離散電容器亦為接通/ON，且同樣地，當該PIN二極體161A為OFF時，該離散電容器亦為斷開/OFF。因此，本文中關於該PIN二極體161A之狀態的說明本質上是描述相對應之該EVC 151的離散電容器153A的相伴狀態。
在一較佳實施例中，該第一電源開關111A及該第二電源開關113A中之每一者為具有本體二極體的MOSFET，但在其他實施例中，該些電源開關之任一者可以是另一類型的開關，包括任何其他類型的半導體開關。本發明可利用各種交換電路結構。例如，本發明可利用美國專利申請案第9,844,127號所揭示之交換電路的任一者，例如當中的圖3、6A、6B中所示者，以及美國專利申請案第10,340,879號所揭示之交換電路的任一者，例如當中的圖18中所示之交換電路。如上所述，這些專利係以全文引用的方式併入本文。
在例示性實施例中，一高壓電源供應器115A係連接至該第一電源開關111A，且提供一高壓輸入，該高壓輸入係待被可切換地連接至該共同輸出107A。一低壓電源供應器117A係連接至該第二電源開關113A，且提供一低壓輸入，該低壓輸入亦待被可切換地連接至該共同輸出107A。在所示之該驅動器電路139A的配置中，該低壓電源供應器117A可供應約-3.3V的低電壓輸入。此一低電壓具有一負極性，足以提供一順向偏置，供切換該PIN二極體161A。對於該驅動器電路139A的其他配置，可使用一較高或較低的電壓輸入，且該低電壓輸入可具有一正極性，取決於受控制之電子開關的結構及類型。
在例示性交換電路140A中，該第一電源開關111A及該第二電源開關113A係被配置成非同步地將該高壓電源供應器115A及該低壓電源供應器117A連接至該共同輸出107A，以便切換該PIN二極體161A於ON狀態與OFF狀態之間，並藉此接通及斷開相對應之離散固定電容器153A。該高壓電源供應器115A提供該PIN二極體開關161A一反向偏置DC電壓。這可被稱作一「阻隔電壓」，因為它反向偏置該PIN二極體161A，並藉此防止電流流動，因而斷開其相對應的離散電容器153A。如本文中所用，用語「阻隔電壓」將意指用於使一開關或其相對應的離散電容器斷開或接通的任何電壓。更應注意的是，該交換電路不限於圖6中所示者，但可以是任何用來接通及斷開離散電容器的電路，包括於美國專利第9,844,127號中所揭示者，其係以全文引用的方式併入本文。
在例示性實施例中，該控制電路提供個別的控制訊號至該驅動器電路139A之個別的輸入105A-1、105A-2。在此實施例中，該些個別的輸入105A-1、105A-2係分別耦接至該第一及第二電源開關111A、113A。前往該些個別的輸入之控制訊號可以是極性相反。在一較佳實施例中，該第一及第二電源開關161A、113A為MOSFET，且該些個別的控制訊號係前往個別的驅動器，以為MOSFET供電。在一替代實施例中，該控制電路145提供一共同輸入訊號。該共同輸入訊號可非同步地控制該第一電源開關111A及該第二電源開關113A之ON及OFF狀態，使得當該第一電源開關111A處於ON狀態時，該第二電源開關113A處於OFF狀態，且同樣地，當該第一電源開關處於OFF狀態時，該第二電源開關113A處於ON狀態。以此方式，該共同輸入訊號控制該第一電源開關111A及該第二電源開關113A，以使該高壓輸入及該低壓輸入非同步地連接至該共同輸出，以便切換該PIN二極體161A於ON狀態與OFF狀態之間。然而，本發明不限於這種非同步控制。
該些輸入105A-1、105A-2可被配置成接收任何類型的合適控制訊號，以供針對該第一電源開關111A及該第二電源開關113A所選擇之開關類型，其可以是（例如）+15 V的控制訊號。在一較佳實施例中，該驅動器電路具有一單獨的驅動器，供驅動該第一電源開關111A及該第二電源開關112A中之每一者。在另一實施例中，該第一及第二電源開關111A、113A係經選定，使得它們可接收一共同輸入訊號。
在例示性實施例中，一電源供應器118係耦接至該低壓電源供應器117A的一輸入。在一較佳實施例中，該電源供應器118提供24VDC。然而，本發明不受限於此，因為可以使用其它的電源供應器。
在例示性實施例中，當該第二電源開關113A為ON時，一電流163A流經該PIN二極體161A與該低壓電源供應器117A之間。與此同時，電流從該電源供應器118流至該低壓電源供應器117A的輸入，並流至該接地參考點40。一感測器可設於該交換電路140A的一節點上，以測量與該電流163A有關的一參數，其中該電流係流動於該低壓電源供應器117A與該PIN二極體開關161A之間。在例示性實施例中，感測器164A係設於該低壓電源供應器117A的一輸入，並測量自該電源供應器118流入該輸入的該電流167A，其係與該電流163A有關。在其他實施例中，該感測器可位於該交換電路140A中的其他位置，例如在節點165A（該低壓電源供應器的輸出）或節點166A（PIN二極體161A的陽極）或在該驅動器電路與該開關之間的該濾波器141A的路徑中（例如：驅動器輸出107A或該濾波器141A的輸出）。在例示性實施例中，該參數是在節點處流動的電流值，但在其他實施例中，所測得的參數可以是任何與流過該開關或該些開關之電流有關的參數（包括電壓）。又在其他實施例中，該參數是與該驅動器電路有關的任何參數。
應注意的是，本文所述之匹配網路可結合偏置電路，例如2022年4月5日所提交之PCT/US22/23395中所論述者，其係以全文引用的方式併入本文。例如，該偏置電路之一偏置電感器可用於切換於串聯位置中之EVC的該些固定離散電容器，此EVC未被接地。
決定電容值以達成匹配
圖7係根據一實施例顯示用於匹配阻抗之程序500A的流程圖。該匹配網路可包括類似於先前所討論的元件。在一實施例中，係利用圖3的匹配網路。在圖7之例示性程序500A的第一步驟中，在該RF輸入13的一輸入阻抗係被決定（步驟501A）。該輸入阻抗係基於該RF輸入感測器21在該RF輸入13所偵測到的RF輸入參數。該RF輸入感測器21可以是任何感測器，其被配置以偵測在該RF輸入13的一RF輸入參數。該輸入參數可以是在該RF輸入13可測得的任何參數，包括在該RF輸入13之一電壓、一電流或一相位。在例示性實施例中，該RF輸入感測器21偵測在該匹配網路11的RF輸入13之電壓、電流及相位。該控制電路45基於該RF輸入感測器21所偵測的RF輸入參數來決定該輸入阻抗。
接著，該控制電路45決定該電漿室19所呈現的該電漿阻抗（步驟502A）。在一實施例中，該電漿阻抗之決定係基於該輸入阻抗（在步驟501A中決定）、該串聯EVC 31的電容以及該分流EVC 33的電容。在其他實施例中，該電漿阻抗之決定可使用該輸出感測器49來作出，該RF輸出感測器49係可操作地耦接至該RF輸出，且被配置以偵測一RF輸出參數。該RF輸出參數可以是在該RF輸出17可測得的任何參數，包括在該RF輸出17的一電壓、一電流或一相位。該RF輸出感測器49可偵測在該匹配網路11之RF輸出17的輸出參數。該控制電路45可基於由該RF輸出感測器21所偵測到的RF輸出參數來決定該電漿阻抗。又在其他實施例中，該電漿阻抗之決定可基於該RF輸出參數及該RF輸入參數兩者。
一旦知曉該電漿室19之可變阻抗，該控制電路45可決定要對該些串聯及分流EVC 31、33中之一或兩者之可變電容進行的變更，以達成阻抗匹配的目的。具體而言，該控制電路45為該串聯可變電容決定出一第一電容值，並為該分流可變電容決定出一第二電容值（步驟503A）。這些值代表該串聯EVC 31及分流EVC 33的新電容值，以實現一阻抗匹配或至少一實質阻抗匹配。在例示性實施例中，該些第一及第二電容值的決定係基於該可變電漿阻抗（在步驟502A中決定）及該固定RF源阻抗。
一旦該些第一及第二電容值被決定，該控制電路45產生一控制訊號，以將該串聯可變電容及該分流可變電容中之至少一者分別變更為該第一電容值及該第二電容值（步驟504A）。這是在約t=-5微秒的時候完成。該控制訊號指示該交換電路去變更該些串聯及分流EVC 31、33中之一或兩者的可變電容。
在例示性實施例中，在該RF源持續向該匹配網路的RF輸入提供該RF訊號的同時，該些EVC被變更。在變更該些EVC之前，無需停止供應該RF訊號。決定新電容值及變更該些EVC可連續地（且重複地）被完成，而該RF訊號繼續被提供至該匹配網路。
與RF匹配網路使用VVC花費約1-2秒的時間相比，變更該些EVC 31、33總計花費約9-11微秒。一旦完成切換至不同的可變電容，會存在一段延遲期，這是因為該些額外的離散電容器（其構成該些EVC）加入該電路並充電。這部分的匹配調整過程花費約55微秒。最後，在正好t=56微秒之前，該RF功率分佈403被顯示自峰間值約380 mV減低至峰間值約100 mV。該RF功率分佈403的這般減少代表著該反射功率407的減少，且它發生在約10微秒的時間段內，在此時點該匹配調整過程被視為完成。
該串聯可變電容及該分流可變電容之變更可包括傳送一控制訊號至該串聯驅動器電路39及該分流驅動器電路43，以分別控制該串聯可變電容及該分流可變電容，其中該串聯驅動器電路39係可操作地耦接至該串聯EVC 31，而該分流驅動器電路43係可操作地耦接至該分流EVC 43。當該些EVC 31、33被切換至所需的電容值時，該輸入阻抗可與該固定RF源阻抗（例如：50歐姆）相匹配，因而導致阻抗匹配。若由於該電漿阻抗之波動而未能達到足夠的阻抗匹配，則可重覆500A之程序一或多次，以達成一阻抗匹配或至少一實質阻抗匹配。
使用一RF匹配網路11，例如圖3中所示者，該輸入阻抗可表示如下：
其中Z
in為該輸入阻抗、Z
P為該電漿阻抗、Z
L為該串聯電感器阻抗、Z
series為該串聯EVC阻抗，且Z
shunt為該分流EVC阻抗。在例示性實施例中，該輸入阻抗（Z
in）係利用該RF輸入感測器21來決定。由於該控制電路係用來命令該些串聯和分流EVC之每一者的各種離散固定電容器轉為ON或OFF，該控制電路知曉在任何給定時間下的該些EVC阻抗（Z
series及Z
shunt）。再者，該串聯電感器阻抗（Z
L）是一固定值。因此，該系統可使用這些值來求解該電漿阻抗（Z
P）。
基於此既定的電漿阻抗（Z
P）與已知所需的輸入阻抗（
）（其通常為50歐姆），及已知的串聯電感器阻抗（Z
L），該系統可決定一新串聯EVC阻抗（
）及分流EVC阻抗（
）。
基於新計算出之串聯EVC可變阻抗（
）及分流EVC可變阻抗（
），該系統可接著為該串聯可變電容決定出該新電容值（第一電容值），並為該分流可變電容決定出一新電容值（第二電容值）。當這些新電容值分別與該串聯EVC 31及該分流EVC 33一起使用時，可完成一阻抗匹配。
計算所需之第一及第二電容值並在一步驟中達到該些數值的例示性方法係明顯快於逐步移動兩個EVC使錯誤訊號變為零，或是使該反射功率/反射係數達到最小。在半導體電漿處理中，當需要一較快的調整方案時，此方法在匹配網路調整速度上提供顯著的改善。應注意的是，決定本文所述之新EVC電容值的方法僅為實例。在其他實施例中，可使用其他參數及/或方法來決定一新EVC電容值。例如，作為一新電容值之基礎的參數可以是有關於該電漿室的任何參數。
使用參數矩陣決定電容值
圖8提供一種利用參數矩陣來匹配阻抗的替代程序500。在例示性程序中，該控制電路45（參見圖3之匹配網路組件）係被配置及/或編程，以執行每一個步驟。作為兩個初始步驟中之一者，RF參數係在該RF輸入13由該RF輸入感測器21測得，並利用所測得之該RF參數計算在該RF輸入13的該輸入阻抗（步驟501）。在此例示性程序500中，該順向電壓及該順向電流係在該RF輸入13測得。在某些其他實施例中，該些RF參數可在該RF輸出17由該RF輸出感測器49測得，雖然在這類實施例中，可能需要有與下文所述者不同的計算。又在其他實施例中，RF參數可在該RF輸入13及該RF輸出17兩者測得。
耦接於該RF源15與該電漿室19之間的該阻抗匹配電路之可能的特點是熟悉本領域者已知之若干類型的參數矩陣中之一者，包括雙埠參數矩陣。一S參數矩陣及一Z參數矩陣是這類參數矩陣的兩個實例。其他實例包括（但不限於）一Y參數矩陣、一G參數矩陣、一H參數矩陣、一T參數矩陣及一ABCD參數矩陣。熟習本領域者亦將瞭解，這些各種的參數矩陣係可針對一電路（例如：一匹配網路）被數學上地由一個轉換成另一個。該例示性程序500的第二初始步驟是在一參數查找表中查找該阻抗匹配電路之現有配置的參數矩陣（步驟502）。該阻抗匹配電路的現有配置係由該阻抗匹配電路的現有操作參數所定義，尤其是該串聯EVC 31及該分流EVC 33兩者的現有陣列配置。為達到阻抗匹配，該阻抗匹配電路的現有配置係被變更為該阻抗匹配電路的一新架構，作為該例示性程序500的一部分。
該參數查找表包括複數個參數矩陣，且每個參數矩陣係關聯於該串聯EVC 31及該分流EVC 33的一特定架構。該參數查找表可包括前述類型的參數矩陣中之一或多者。在例示性程序500中，該參數查找表包括至少複數個S參數矩陣。在某些實施例中，該參數查找表可包括至少複數個Z參數矩陣。在該參數查找表包括多種類型之參數矩陣的實施例中，不同類型之參數矩陣係在該參數查找表中相關聯，以此方式來消除不同類型的參數矩陣之間的數學轉換需要。例如，該T參數矩陣可被包含作為該參數查找表的一部分，且每個T參數矩陣係關聯於該所關聯的S參數矩陣，其可能是由於該兩個矩陣之間的轉換所致。
該輸入阻抗計算（步驟501）及該參數矩陣查找（步驟502）可以任何順序進行。隨著該輸入阻抗已被計算（步驟501）且該阻抗匹配電路之現有配置的參數矩陣在該參數查找表中已被確認（步驟502）完成，該電漿或負載阻抗即可接著利用所計算的該輸入阻抗及該現有配置的參數矩陣來計算（步驟503）。接著，從所計算的該電漿阻抗，在一陣列配置查找表中查找出該串聯EVC 31與該分流EVC 33的匹配配置（步驟504），其可達成該RF源15與該電漿室19之間的一阻抗匹配或至少一實質阻抗匹配。從該陣列配置查找表的這些匹配配置是那種會導致該串聯EVC 31及分流EVC 33之新電容值的陣列配置，且一阻抗匹配係藉由該新陣列配置及關聯的新電容值被達成。該陣列配置查找表係針對該串聯EVC 31及該分流EVC 33的一陣列配置表，且當組合在一起使用時，它包括該串聯EVC 31及該分流EVC 33的每一個可能的陣列配置。作為使用一陣列配置查找表的替代，該些EVC 31、33之實際電容值可在該程序期間加以計算，然而該些電容值之這種即時計算係本質上較在該陣列配置查找表中查找該些匹配配置為慢。當該串聯EVC 31及該分流EVC 33的該些匹配配置已在該陣列配置查找表中確認後，接著該串聯陣列配置及該分流陣列配置中之一或兩者被變更（步驟505）為該串聯EVC 31及該分流EVC 33的對應已確認之匹配配置。
該串聯陣列配置及該分流陣列配置之變更（步驟505）可包括：該控制電路45傳送一控制訊號至該串聯驅動器電路39及該分流驅動器電路43，以分別控制該串聯陣列配置及該分流陣列配置，其中該串聯驅動器電路39係可操作地耦接至該串聯EVC 31，而該分流驅動器電路43係可操作地耦接至該分流EVC 43。當該些EVC 31、33被切換為該些匹配配置時，該輸入阻抗可與該固定RF源阻抗（例如：50歐姆）相匹配，從而導致一阻抗匹配。倘若由於該電漿阻抗之波動而不足以達到足量之阻抗匹配，該程序500可重覆一或多次，以達成一阻抗匹配或至少一實質阻抗匹配。
上述之該程序中所使用的該些查找表係在該RF匹配網路與該電漿室19結合使用之前已被編譯。在建立該些查找表時，該RF匹配網路11係在與一電漿室一起使用之前進行測試，以決定每一種類型的至少一參數矩陣及該負載阻抗，其係關聯於該串聯EVC 31及該分流EVC 33之每一個陣列配置。由測試所得的該些參數矩陣係被編譯至該參數查找表中，使得每一種類型的至少一參數矩陣與該些EVC 31、33的一對應陣列配置產生關聯。同樣地，該些負載阻抗係被編譯至該陣列配置查找表中，使得每一個參數矩陣與該些EVC 31、33之一對應陣列配置產生關聯。除了關於該RF匹配網路之操作的其他因素外，該些預編譯查找表可考量該固定RF源阻抗（例如：50歐姆）、該RF源之功率輸出及該RF源之操作頻率。因此，每個查找表可具有數萬個或更多個項目，以構成該些EVC 31、33的所有可能配置。可能的配置數量主要係由構成該些EVC 31及33之每一者的離散固定電容器之數量來決定。在編譯該些查找表時，可考慮可能的安全限制，例如在該匹配網路內之關鍵位置的最大容許電壓及電流，且這可用來排除該些查找表之一或多者中關於該些EVC 31、33之某些配置的項目。
如本領域中所知，該S參數矩陣由稱為散射參數（或簡稱S參數）的組件所組成。用於該阻抗匹配電路的一S參數矩陣具有四個S參數，即S
11、S
12、S
21及S
22，當中的每一個皆代表在該RF輸入13及該RF輸出17的一電壓比。該阻抗匹配電路的所有四個S參數皆是已預先決定及/或計算，使得整個的S參數矩陣是已知。其他類型的參數矩陣之參數可同樣地預先決定及/或計算，並結合至該參數矩陣中。例如，該阻抗匹配電路的一Z參數矩陣具有四個Z參數，即Z
11、Z
12、Z
21及Z
22。
以此方式編譯該參數查找表，某些計算的整個時間成本發生在該RF匹配網路的測試階段的期間，而非在該RF匹配網路11與一電漿室19一起實際使用的期間。此外，因為在一查找表中尋找一值的時間可較即時計算相同值更短，因此使用該查找表可有助於減少達成一阻抗匹配所需的整體時間。在一電漿沉積或蝕刻製程中，其包括在整個製程中可能之數百或數千個阻抗匹配調整，此時間節省可直接地有助於整體製造程序的成本節省。
從該匹配調整程序開始（其起始於該控制電路決定該電漿室之該可變阻抗，並決定該些串聯及分流匹配配置）到該匹配調整程序結束，當反射回該RF源之該RF功率減少時，使用EVC之該RF阻抗匹配網路的整個匹配調整程序經歷約110微秒的時間，或大約150微秒或更少。該匹配調整程序之單次迭代的這短暫經歷時間比一VVC匹配網路更顯著增加。此外，由於該匹配調整程序之單次迭代的這短暫經歷時間，使用EVC之該RF阻抗匹配網路可反覆地執行該匹配調整程序，重複該兩個決定步驟並產生另一控制訊號，以進一步改變該些電子可變電容器之一或兩者的陣列配置。藉由反覆地重複該匹配調整程序，預期可在該匹配調整程序的約2-4次迭代中建立一較佳阻抗匹配。此外，取決於該匹配調整程序每次重複的時間，預期可在500微秒或更短的時間內進行3-4次迭代。假設使用VVC之RF阻抗匹配網路的一匹配調整程序之單次迭代為1-2秒的匹配時間，則這種在一短時間內執行多次迭代的能力對於使用EVC的RF阻抗匹配網絡而言是一顯著的優勢。
熟悉本領域者將瞭解到，對於使用EVC的一RF阻抗匹配網路而言，若干個因素可造就該阻抗匹配程序的亞毫秒級之經歷時間。這類因素可包括該RF訊號之功率、該些EVC之結構及設計、所使用之匹配網路的類型、及所使用之驅動器電路的類型及結構。其他未列出的因素也可造就該阻抗匹配程序的整體經歷時間。因此，預期具有EVC之RF阻抗匹配網路的整個匹配調整程序從該程序開始（亦即：由該控制電路之測量及計算建立該阻抗匹配所需的調整）至該程序結束（當耦接至該電漿室之RF功率的效率因一阻抗匹配及該反射功率之減少而增加的時點）應不超過約500微秒來完成。甚至在大約500微秒的匹配調整程序中，此處理時間仍比使用VVC之RF阻抗匹配網路更顯著改善。
表1係呈現一份資料，顯示一個EVC實例與一個VVC實例的操作參數之間的比較。可以看出，EVC除了可實現RF阻抗匹配網路的快速切換外，還具有若干優勢：
| 表 1 | ||
| 參數 | EVC | 典型 1000pF 真空電容器 |
| 電容 | 20 pF ~ 1400 pF | 15 pF ~ 1000 pF |
| 可靠性 | 高 | 低 |
| 反應時間 | ~ 500 µsec | 1 s ~ 2 s |
| ESR | ~ 13 mW | ~ 20 mW |
| 電壓 | 7 kV | 5kV |
| 電流處理能力 | 216 A rms | 80 A rms |
| 體積 | 4.5 in 3 | 75 in 3 |
如所見，除了該EVC能達成的快速切換能力之外，EVC也帶來可靠性優勢、電流處理優勢及尺寸優勢。使用EVC之RF阻抗匹配網路及/或用於該些EVC之該交換電路本身的額外優勢包括：
˙由於所揭示之該RF阻抗匹配網路不包括任何移動部件，因此機械故障的可能性被限縮至其他整個電子電路（其可被用作該半導體製造程序的一部分）。例如，典型的EVC可從一帶有銅金屬化之耐用陶瓷基板形成，以形成該些離散電容器。排除移動部件亦增加使用期間因熱波動造成之損壞的抗性。
˙與一VVC相比，該EVC具有一小巧尺寸，因此減小的重量及體積可節省一製造設備中的寶貴空間。
˙該EVC的設計增強客製化該RF匹配網路的能力，以滿足特定應用之特別設計需求。EVC可被配置有自訂的電容範圍，其中一個實例是非線性電容範圍。這類自訂的電容範圍可為更廣泛的製程提供較佳的阻抗匹配。作為另一實例，自訂電容範圍可在阻抗匹配的某些區域中提供更多的分辨率。自訂電容範圍亦可實現更高之點火電壓的生成，從而使電漿碰撞更簡單。
˙該短暫的匹配調整程序（約500微秒或更少）使得該RF阻抗匹配網路能夠在製造程序中更好地跟上電漿的變化，從而增加電漿穩定性並產生更受控的功率至該製造程序。
˙在一RF阻抗匹配網路中使用數位控制之非機械式裝置的EVC提供更大機會來透過編程而微調控制演算法。
˙相較於VVC，EVC展現卓越的低頻（kHz）效能。
EVC之交換電路的箝位電路
如上所述，PIN二極體可在RF匹配網路中作為固態開關。（應理解，本文對PIN二極體的討論亦可適用於NIP二極體。） 該PIN二極體可處於ON或OFF狀態。欲將該PIN二極體開關切換為ON，可使用一順向偏置電流。在高功率的應用中，此電流可以是（例如）0.5A。此順向偏置電流可使該PIN二極體處於一低電阻導通狀態。在該OFF或阻斷狀態下，該PIN二極體可接收從陰極至陽極的一反向電壓，其大於該電路的峰值RF電位。如此可確保該PIN二極體保持在該反向偏置狀態且不會順向導通。一驅動器電路提供該順向和反向偏置電壓。此一驅動器電路139A係顯示於上述圖6中。
復參照圖6，該PIN二極體開關161A係切換電容器153A。在此實施例中使用一共同陽極分流RF開關結構，但本發明不受限於此。在驅動器電路139A中，第一電源開關111A係被轉為ON且該第二電源開關113A係被轉為OFF，以將該PIN二極體置於OFF或阻斷狀態。這會將來自HV電源供應器115A的電位套用到PIN二極體161A陰極。在一實例中，該HV電源供應器115A為1200V。若在固定電容器153A的峰值RF電位小於在HV電源供應器115A的電壓，則該PIN二極體不會導通且會保持在OFF狀態。
在ON或導通狀態的期間，該第一電源開關111A為OFF，且該第二電源開關113A為ON。這使得電流能夠流過二極體161A、該濾波器141A、及第二電源開關113A至該LV電源供應器117A。在此實施例中，LV電源供應器117A是順向偏置電源供應器。它可以是（例如）-3.3V。在ON狀態下，該RF電流可流過該二極體161A及固定電容器153A。
在例示性實施例中，該濾波器141A包括串聯的電阻器及電感器，類似於圖9中的電阻器R2及電感器L1，其將詳細如下，儘管該濾波器未受限於此。該濾波器141A係位於該驅動器電路139A與該PIN二極體開關161A之間。該濾波器阻斷來自該驅動器電路139A在該PIN二極體開關161A的RF電壓及電流。它亦可使用一串聯限流電阻器來控制順向偏置電流的量。該濾波器電路典型地係由一電感器所組成，其在RF操作頻率下具有大的感抗。該濾波器141A之電感器儲存能量，該能量係由以下方程式所定義：
其中L是該濾波器電感，以亨利為單位，I是順向偏置電流，以安培為單位，而E的單位是焦耳。當從ON轉變為OFF狀態時，此能量被釋放至該電路。
當突然停止流經該電感器的電流時，其中的反向電動勢將會企圖保持該電流不變。在此期間，整個該電感器的電壓係由以下定義：
其中V是該電感器兩端的電壓，以伏特為單位，L是濾波器電感，以亨利為單位，且
是電流隨時間的變化率。從上述方程式，對於一固定濾波器電感器和固定偏置電流，該電感器兩端的電壓係直接地與該電流之變化率成正比。在電路中，該電流關閉的速度越快，該電感器兩端的電壓會越高。在例示性實施例中，在該驅動器電路139A被切換至OFF狀態後，該濾波器141A之電感器的左側（經由MOSFET汲極至源極或通過其本體二極體）通過該第一電源開關111A而被箝制至頂部的該電源供應器電壓115A。濾波器141A之電感器的右側係連接至該PIN二極體開關161A，其將以一頻率產生振鈴，該頻率是由濾波器141A之電感器的值及該電路電容所定義。該電路中的能量會在該電路電阻中流失能量時慢慢消散。在OFF狀態下，該PIN二極體具有極高的一電阻，該電阻係由該裝置之洩漏特性所定義。PIN二極體161A之OFF狀態電容亦是非常低，通常只有若干皮法拉。這組合會建立極高的一阻抗。這允許該電路支援一高振鈴電壓。
PIN二極體具有一陰極至陽極突崩潰電壓額定值。如果超過該額定值，該裝置將發生突崩潰及不可逆的損壞。若上述電路在ON至OFF轉變期間所建立的電壓超過該PIN二極體之陰極至陽極崩潰電壓，則該PIN二極體將發生突崩潰且失效。當存在RF時，在電路操作期間，該RF電位將會疊加在前段所述的該振鈴上面。這會增加該PIN二極體發生突崩潰的機率。因此，電感器振鈴所建立的電位無需超過該陰極至陽極崩潰電壓，否則會造成問題。該第一及第二電源開關111A，113A係快速地被切換，以使切換損失達到最小化。該濾波器141A之電感器大到阻擋該RF電流，且該PIN二極體中之偏置電流足以保持低損失。在像這樣的交換電路中，可將一緩衝電路放置在該濾波器的電感器輸出至接地參考點。這將會是由一個大型電容器和一串聯電阻器所組成。這將會使儲存在該電感器中的能量消散，並將振鈴降至最低。但這種類型的電路並不適合一PIN二極體開關應用。為使該PIN二極體成為良好的RF開關，一般會期望在OFF狀態下具有低電容。在它的兩端添加一個大型電容器來消散所儲存的電感器能量可能會影響該PIN二極體開關的隔離特性。所有這些限制都使得消除該電感器振鈴變得非常困難。
無箝位電路的電路模擬
圖9係根據一實施例之無箝位電路的交換電路140A-1之模擬示意圖。這圖示類似於圖6中所示。V1相當於HV電源供應器115A，M1相當於該第一電源開關11A，V4相當於LV電源供應器117A，M2相當於第二電源開關113A，D1相當於二極體161A，C1相當於固定電容器153A，且R2與L1整體上相當於與濾波器141A。在本實例中，V1是1200V，且V4是-3.3V。
圖10A-D顯示圖10之電路模擬在該驅動器電路之ON至OFF過渡期間的各種波形。從ON到OFF的過渡係被顯示在示意圖的左邊三分之一，大約是45ms的位置。圖10A之示意圖顯示該驅動信號進入M1（M1驅動信號201）及M2（M2驅動信號202）。起初M2為ON，且M1為OFF。隨後，M2轉為OFF，M1仍為OFF。這被定義為死區時間。在該死區時間之後，M1轉為ON，且M2保持OFF。這是該驅動器電路的OFF狀態。
一旦M2轉為OFF，通過L1的電流便會停止。電流的變化率係由M2的切換速度直接控制。圖10B之示意圖顯示通過M2之電流（波形203）。可清楚看到該電流轉為OFF的位置。圖10C之示意圖顯示該電感器L1電流（波形204）。在ON狀態期間，該電流係小於0.5A。在轉為OFF之後，儲存在該電感器L1中的能量被轉移至該電路電容。該電流持續以該電路之自然共振頻率產生振鈴，直到該電感器中的所有能量消散為止。圖10D之示意圖顯示橫跨該PIN二極體D1之陰極至陽極的電壓（波形205）。當該電路為ON時，該二極體D1兩端的電壓小於1V，且係由該二極體的順向VI特性所定義。當該二極體D1被切換為OFF時，該電壓會快速增加，且在此情況下，它會超過該電路中之二極體的3kV電壓崩潰。該二極體發生突崩潰。可從圖10D中看出，該二極體電壓波峰的頂部是平的。
圖11係圖10D之該PIN二極體突崩潰波形205的近視圖。這更清晰地顯示該突崩潰事件206。該振鈴205之第一周期205-1被限制在3kV。這是該二極體的反向崩潰電壓。這個二極體將會受損。
具箝位電路的交換電路
圖12係圖6之該交換電路140A的一部分140A-2之示意圖，其中加入一箝位電路124A以防止PIN二極體發生突崩潰。在使用類似的參考編號時，應理解該些組件可具有關於圖6所述之相同特徵。與圖6的主要差別在於該箝位電路124A的加入。該箝位電路124A係可操作地耦接於該濾波器141A與該開關161A之間，該箝位電路包括一二極體126A，該二極體具有一第一端126A-1及明顯不同的一第二端126A-2，該第一端係可操作地耦接至一箝位電源供應器128A，而該第二端係可操作地耦接至該濾波器141A之一端141A-2。在此實施例中，該二極體126A是一PIN二極體。該二極體126A可替代為NIP二極體、特快速二極體、或其他阻隔裝置，其被構造成在一方向上阻斷電壓並在另一方向上導通。在一較佳實施例中，該二極體係快速到足以箝制振鈴，且具有足夠低之OFF狀態電容（例如：若干皮法拉），以不會影響該開關的OFF狀態隔離或以其他方式影響該電路的RF性質。
在例示性實施例中，該二極體第一端126A-1為陰極，且該二極體第二端126A-2為陽極，儘管本發明不受限於此，如熟悉本領域者所理解的那般。該固定電容器153A與該開關161A之間的節點是由節點144A識別。值得注意的是，如果使用一NIP二極體，則需要進行某些調整。例如，二極體161-A的方位將會是相反的。該電源供應器115A、117A（參見圖6）將會被交換位置。在此實施例中，該順向偏置117A將會是正向而非負向，且該高壓供應器115A將會是負向而非正向。該箝位二極體126A將會是方向相反，且被栓至一負箝位電源，而非正的。熟悉本領域者會理解這種必要的電路改變，以順應一NIP二極體。
在此實施例中，該箝位電路124A之二極體126A的第二端126A-2係電連接於該濾波器141A、該固定電容器153A及該開關161A之間。此外，該濾波器141A包括一電感器143A及串聯之一電阻器142A。然而，應理解本發明不受限於此。例如，可省略電阻器142A。此外，該電感器143A可具有與之並聯的電容器，以形成一共振濾波器，如2022年4月19日所提交之美國專利申請案第17/723,702號所述，其係以全文引用的方式併入本文。
該箝位電源供應器128A電壓可設定為一安全位準，低於該PIN二極體161A之突崩潰額定值。在一較佳實施例中，該箝位電源供應器電壓係大於該高壓電源供應器115A，以防止該箝位二極體將該高壓電源供應器弄成短路。這可使該箝位二極體在正常運作時保持反向偏置。該箝位電路124A會將該濾波器的輸出141A-2的最大電壓限制在等於該箝位電源供應器128A電壓加上該二極體的順向壓降的值。此電路會將該RF電位與該電路振鈴箝制至等於該箝位電源供應器128A電壓的一最大值。
具有箝位電路的電路模擬
圖13係使用類似於圖12中所示之箝位電路的一交換電路140A-2之模擬示意圖。D2相當於二極體126A，而V5相當於箝位電源供應器128A。濾波器電感器L1相當於電感器143A，而濾波器電阻器R2相當於電阻器142A。
在此模擬中，該些元件值與圖9之模擬示意圖中者類似。對於新增的該箝位電路，V5是2500V。圖14A-14D係顯示與圖10A-10D相同的波形，惟對圖13之模擬示意圖而言，其包括該箝位電路。圖14A之示意圖顯示驅動信號進入M1（M1驅動信號207）及M2（M2驅動信號208）。圖14B之示意圖顯示電流通過M2（波形209）。圖14C之示意圖顯示電感器L1電流（波形210）。圖14D之示意圖顯示橫跨該PIN二極體D1之陰極至陽極的電壓（波形211），其中該PIN二極體兩端之最大電壓為2500V。這是針對V5所選定的值。
圖15係圖14D之PIN二極體箝位波形211的近視圖，顯示當存在該箝位電路時，PIN二極體D1兩端的電壓。圖15中之波形看起來與圖11中之波形相似。兩者都有被修剪過的正弦波形。關鍵的區別在於圖11中之削波206係來自D1突崩潰，而圖15中之修剪213係來自該箝位電路之激活。
最後，應注意上述之箝位電路亦可用來箝制來自一RF源（例如：圖1-3之RF源15）的RF過衝。這些箝位電路將可防止來自該RF源的大型RF過衝損壞該交換電路的PIN/NIP二極體開關。過多的RF能量會被丟到該箝位電源供應器中。來自RF源的過衝可能發生在該匹配網路的調校期間。這可導致該RF源進出折返。當從折返出來時，該RF源可能會大大地過衝。對該箝位電路的諸多變化（其係討論於上述之交換電路中）亦可應用於一箝位電路，以用於箝制RF過衝。
儘管本文所述之匹配網路的實施例已使用L或pi架構，但應注意其所主張之匹配網路可被配置為其他匹配網路架構，例如：「T」型架構。除非另有聲明，否則本文所述之該些可變電容器、交換電路及方法可用於任何適合一RF阻抗匹配網路的架構。
雖然本文所述之實施例係使用一匹配網路中之一或多個可變電容器來達到一阻抗匹配，但應注意任何可變電抗元件皆可被拿來使用。一可變電抗元件可包括一或多個離散電抗元件，其中一電抗元件係一電容器或電感器或類似的反應裝置。
本申請案以整體引述方式將共有之美國專利第10,460,912號、美國公開案第2021/0327684號、美國公開案第2021/0327684號、及美國專利第10,984,985號併入在內。
雖然本發明已就包括目前實施本發明之較佳模式的特定實施例加以描述，但熟悉本領域者將理解，上述之系統及技術仍存在多種的變化及排列組合。應瞭解，可使用其他實施例且可進行結構性及功能性之修飾而不背離本發明之範疇。因此，本發明之精神及範圍應如隨附申請專利範圍中所載而被廣泛地解釋。
11:RF匹配網路/L型RF阻抗匹配網路
11A:pi型匹配網路
13:RF輸入
15:RF源
16:控制電路
17:RF輸出
19:電漿室
21:RF輸入感測器
23:第一電極
25:第二電極
27:基板
31:串聯可變電容器
31A:分流可變電容器
33:分流可變電容器
33A:分流可變電容器
35:串聯電感器
37:串聯RF扼流圈暨濾波器電路
39:串聯驅動器電路
40:接地參考點
41:分流RF扼流圈暨濾波器電路
43:分流驅動器電路
45:控制電路
47:電源供應器
49:輸出感測器
85:半導體處理系統
85A:半導體處理系統
86:半導體處理工具
105A-1:輸入
105A-2:輸入
107A:共同輸出
111A,M1:第一電源開關
113:訊號輸入
113A,M2:第二電源開關
115A:高壓電源供應器
117A:低壓電源供應器
118:電源供應器
124A:箝位電路
126A,D2:二極體
126A-1:第一端
126A-2:第二端
128A:箝位電源供應器
129:命令輸入
130:訊號輸出
137:RF扼流圈暨濾波器電路
139:驅動器電路
139A:驅動器電路
139B:驅動器電路
140A:交換電路
140A-1:交換電路
140A-2:交換電路
140A-3:交換電路
140B:交換電路
141A:濾波器
141A-1:濾波器的輸入
141A-2:濾波器的輸出
141B:濾波器
142A:電阻器
143A:電感器
144A:節點
145:控制電路
150:電子電路
151:電子可變電容器（EVC）
151a:第一電容器陣列/第一電容器
151b:第二電容器陣列/第二電容器
153:離散固定電容器/離散電容器
153A,C1:離散固定電容器/離散電容器
153B:離散固定電容器/離散電容器
155:可變電容系統
161:開關
161A,D1:開關/PIN二極體
161B:開關/PIN二極體
163A:電流
164A:感測器
166A:節點
167A:電流
201:M1驅動信號
202:M2驅動信號
203:波形
204:波形
205:波形/振鈴
205-1:第一周期
206:突崩潰事件/削波
207:M1驅動信號
208:M2驅動信號
209:波形
210:波形
211:波形
213:削波
500:程序
500A:程序
501,502,503,504,505:步驟
501A,502A,503A,504A:步驟
L1:電感器
R2:電阻器
參照實施方式及隨附之圖式，本發明將可被更全面地理解，其中：
圖1係半導體處理系統之實施例的方塊圖。
圖2係具有L型匹配網路的半導體處理系統之實施例的方塊圖。
圖3係具有pi型匹配網路的半導體處理系統之實施例的方塊圖。
圖4係用於利用電子可變電容器提供可變電容的電路之實施例的方塊圖。
圖5係用於接通及斷開電子可變電容器之離散電容器的可變電容系統的示意圖。
圖6係用於EVC之交換電路的實施例之方塊圖。
圖7係用於藉由改變可變電容而匹配阻抗之例示性程序的流程圖。
圖8係用於使用參數矩陣來改變可變電容而匹配阻抗之例示性程序的流程圖。
圖9係根據實施例之無箝位電路的交換電路之模擬示意圖。
圖10A-圖10D係顯示圖9之電路模擬在該驅動器電路之ON至OFF過渡期間的波形。
圖11係圖10D之PIN二極體突崩潰波形的近視圖。
圖12係圖6之交換電路的部分示意圖，其中加入箝位電路以防止PIN二極體突崩潰。
圖13係根據實施例利用箝位電路之一交換電路的模擬示意圖。
圖14A-圖14D係顯示圖13之電路模擬在該驅動器電路之ON至OFF過渡期間的波形。
圖15係圖14D之PIN二極體箝位波形的近視圖。
11:RF匹配網路/L型RF阻抗匹配網路
15:RF源
19:電漿室
27:基板
85:半導體處理系統
86:半導體處理工具
Claims (20)
- 一種射頻（RF）阻抗匹配電路，包括： 一RF輸入，被配置成可操作地耦接至一RF源，該RF源提供一RF訊號； 一RF輸出，被配置成可操作地耦接至一電漿室； 至少一個電子可變電容器（EVC），其中，該至少一個EVC之每一個該EVC包括多個固定電容器，該等固定電容器之每一個該固定電容器具有相對應的一交換電路，供接通及斷開該固定電容器，以改變該EVC之總電容；以及 一控制電路，被配置以使每一個該EVC之該等固定電容器接通或斷開，以實現一阻抗匹配； 其中，每一個該EVC之每一個該固定電容器的每一個該交換電路包括： 一開關，包括一PIN二極體或一NIP二極體； 一驅動器電路，可操作地耦接至該開關； 一濾波器，可操作地耦接於該驅動器電路與該開關之間；以及 一箝位電路，可操作地耦接於該濾波器與該開關之間，該箝位電路包括一阻隔裝置，該阻隔裝置具有一第一端及明顯不同的一第二端，該第一端係可操作地耦接至一箝位電源供應器，而該第二端係可操作地耦接至該濾波器之一端。
- 如請求項1所述之匹配電路，其中，對於每一個該交換電路，該箝位電路之該阻隔裝置係一PIN二極體或一NIP二極體。
- 如前述請求項中任一項所述之匹配電路，其中，對於每一個該交換電路，該箝位電路之該阻隔裝置具有一低關閉狀態電容，以不影響該開關的關閉狀態隔離。
- 如請求項1所述之匹配電路，其中，對於每一個該交換電路，該箝位電路之該阻隔裝置的該第二端係電連接於該濾波器、該固定電容器、與該開關之間。
- 如前述請求項中任一項所述之匹配電路，其中，對於每一個該交換電路，該濾波器包括一電感器。
- 如請求項5所述之匹配電路，其中，該濾波器包括該電感器以及串聯耦接之一電阻器。
- 如前述請求項中任一項所述之匹配電路，其中，對於每一個該交換電路，該驅動器電路包括： 一第一電源開關，接收一反向偏置電壓，且被配置成將該反向偏置電壓可切換地連接至一共同輸出，以回應所接收的一輸入信號；以及 一第二電源開關，接收一順向偏置電壓，且被配置成將該順向偏置電壓可切換地連接至該共同輸出，以回應所接收的一輸入信號； 其中，該共振濾波器的一第一端係電性耦接至該共同輸出；及 其中，該共振濾波器的一第二端，有別於共振濾波器的第一端，係電性耦接至該箝位電路之該阻隔裝置的一端，且至該固定電容器與該開關之間的一節點。
- 如請求項7所述之匹配電路，其中，對於每一個該交換電路，為了將該交換電路切換為ON，並藉此接通相對應的該固定電容器，一DC電流自該順向偏置電壓流過該開關。
- 如請求項8所述之匹配電路，其中，該順向偏置電壓及該開關係可操作地耦接至一共同接地點。
- 一種阻抗匹配的方法，該方法包括： 將一匹配電路之一射頻（RF）輸入耦接至一RF源，該RF源提供一RF信號； 將該匹配電路之一RF輸出耦接至一電漿室，其中，該匹配電路包括： 至少一個電子可變電容器（EVC），其中，該至少一個EVC之每一個該EVC包括多個固定電容器，該等固定電容器之每一個該固定電容器具有相對應的一交換電路，供接通及斷開該固定電容器，以改變該EVC之總電容；以及 一控制電路，被配置以使每一個該EVC之該等固定電容器接通或斷開，以實現一阻抗匹配； 其中，每一個該EVC之每一個該固定電容器的每一個該交換電路包括： 一開關，包括一PIN二極體或一NIP二極體； 一驅動器電路，可操作地耦接至該開關； 一濾波器，可操作地耦接於該驅動器電路與該開關之間；以及 一箝位電路，可操作地耦接至該濾波器與該開關之間，該箝位電路包括一阻隔裝置，該阻隔裝置具有一第一端及明顯不同的一第二端，該第一端係可操作地耦接至一箝位電源供應器，而該第二端係可操作地耦接至該濾波器的一端；以及 藉由該至少一個EVC之該等交換電路中的至少一者接通或斷開其相對應的該固定電容器來匹配一阻抗，以改變該EVC的總電容。
- 如請求項10所述之方法，其中，對於每一個該交換電路，該箝位電路之該阻隔裝置為一PIN二極體或一NIP二極體。
- 如請求項10至11中任一項所述之方法，其中，對於每一個該交換電路，該箝位電路之該阻隔裝置具有一低關閉狀態電容，以不影響該開關之關閉狀態隔離。
- 如請求項12所述之方法，其中，對於每一個該交換電路，該箝位電路之該阻隔裝置的第二端係電連接於該濾波器、該固定電容器、與該開關之間。
- 如請求項10至13中任一項所述之方法，其中，對於每一個該交換電路，該濾波器包括一電感器。
- 如請求項14所述之方法，其中，該濾波器包括該電感器及串聯耦接之一電阻器。
- 如請求項10至15中任一項所述之方法，其中，對於每一個該交換電路，該驅動器電路包括： 一第一電源開關，接收一反向偏置電壓，且被配置成將該反向偏置電壓可切換地連接至一共同輸出，以回應所接收的一輸入信號；以及 一第二電源開關，接收一順向偏置電壓，且被配置成將該順向偏置電壓可切換地連接至該共同輸出，以回應所接收的一輸入信號； 其中，該共振濾波器的一第一端係電性耦接至該共同輸出；及 其中，該共振濾波器的一第二端，有別於該共振濾波器的第一端，係電性耦接至該箝位電路之阻隔裝置的一端，且至該固定電容器與該開關之間的一節點。
- 如請求項16所述之方法，其中，對於每一個該交換電路，為了將該交換電路切換為ON並藉此接通相對應的該固定電容器，一DC電流自該順向偏置電壓流過該開關。
- 如請求項17所述之方法，其中，該順向偏置電壓及該開關係可操作地耦接至一共同接地點。
- 一種半導體處理工具，包括： 一電漿室，被配置以沉積一材料至一基板上或自該基板蝕刻一材料；以及 一阻抗匹配電路，可操作地耦接至該電漿室，且該匹配電路包括： 一RF輸入，被配置成可操作地耦接至一RF源，該RF源提供一RF訊號； 一RF輸出，被配置成可操作地耦接至該電漿室； 至少一個電子可變電容器（EVC），其中，該至少一個EVC之每一個該EVC包括多個固定電容器，該等固定電容器之每一個該固定電容器具有相對應的一交換電路，供接通及斷開該固定電容器，以改變該EVC之總電容；以及 一控制電路，被配置以使每一個該EVC之該等固定電容器接通或斷開，以實現一阻抗匹配； 其中，每一個該EVC之每一個該固定電容器的每一個該交換電路包括： 一開關，包括一PIN二極體或一NIP二極體； 一驅動器電路，可操作地耦接至該開關； 一濾波器，可操作地耦接於該驅動器電路與該開關之間；以及 一箝位電路，可操作地耦接於該濾波器與該開關之間，該箝位電路包括一阻隔裝置，該阻隔裝置具有一第一端及明顯不同的一第二端，該第一端係可操作地耦接至一箝位電源供應器，而該第二端係可操作地耦接至該濾波器之一端。
- 一種半導體製造方法，包括： 將一基板置放於一電漿室中，該電漿室係被配置以沉積一材料層於該基板上或自該基板蝕刻一材料層； 藉由將來自一RF源之RF功率耦接至該電漿室中而在該電漿室中激能電漿，以執行該沉積或蝕刻；及 在激能該電漿的同時，藉由耦接於該電漿室與該RF源之間的一阻抗匹配電路執行一阻抗匹配，且該匹配電路包括： 一RF輸入，被配置成可操作地耦接至該RF源； 一RF輸出，被配置成可操作地耦接至該電漿室； 至少一個電子可變電容器（EVC），其中，該至少一個EVC之每一個該EVC包括多個固定電容器，該等固定電容器之每一個該固定電容器具有相對應的一交換電路，供接通及斷開該固定電容器，以改變該EVC之總電容；以及 一控制電路，被配置以使每一個該EVC之該等固定電容器接通或斷開，以實現一阻抗匹配； 其中，每一個該EVC之每一個該固定電容器的每一個該交換電路包括： 一開關，包括一PIN二極體或一NIP二極體； 一驅動器電路，可操作地耦接至該開關； 一濾波器，可操作地耦接於該驅動器電路與該開關之間；以及 一箝位電路，可操作地耦接於該濾波器與該開關之間，該箝位電路包括一阻隔裝置，該阻隔裝置具有一第一端及明顯不同的一第二端，該第一端係可操作地耦接至一箝位電源供應器，而該第二端係可操作地耦接至該濾波器之一端。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163192602P | 2021-05-25 | 2021-05-25 | |
| US63/192,602 | 2021-05-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202304260A true TW202304260A (zh) | 2023-01-16 |
Family
ID=82611286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111119417A TW202304260A (zh) | 2021-05-25 | 2022-05-25 | 射頻阻抗匹配電路、阻抗匹配的方法、半導體處理工具、以及半導體製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20240235517A1 (zh) |
| JP (1) | JP2024522344A (zh) |
| KR (1) | KR20240037886A (zh) |
| TW (1) | TW202304260A (zh) |
| WO (1) | WO2022251090A1 (zh) |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677828B1 (en) * | 2000-08-17 | 2004-01-13 | Eni Technology, Inc. | Method of hot switching a plasma tuner |
| EP1891650A4 (en) | 2005-03-05 | 2012-03-28 | Innovation Engineering Llc | ELECTRONICALLY VARIABLE CAPACITOR ARRAY |
| US10679824B2 (en) | 2015-06-29 | 2020-06-09 | Reno Technologies, Inc. | Capacitance variation |
| US10431428B2 (en) | 2014-01-10 | 2019-10-01 | Reno Technologies, Inc. | System for providing variable capacitance |
| US9844127B2 (en) | 2014-01-10 | 2017-12-12 | Reno Technologies, Inc. | High voltage switching circuit |
| US10340879B2 (en) | 2015-02-18 | 2019-07-02 | Reno Technologies, Inc. | Switching circuit |
| US11017983B2 (en) | 2015-02-18 | 2021-05-25 | Reno Technologies, Inc. | RF power amplifier |
| US10984986B2 (en) * | 2015-06-29 | 2021-04-20 | Reno Technologies, Inc. | Impedance matching network and method |
| US10692699B2 (en) | 2015-06-29 | 2020-06-23 | Reno Technologies, Inc. | Impedance matching with restricted capacitor switching |
| US11521833B2 (en) | 2017-07-10 | 2022-12-06 | Reno Technologies, Inc. | Combined RF generator and RF solid-state matching network |
| US10622972B2 (en) * | 2018-09-10 | 2020-04-14 | Advanced Energy Industries, Inc. | Variable capacitor bank |
| JP2020161974A (ja) * | 2019-03-26 | 2020-10-01 | 株式会社ダイヘン | Ｐｉｎダイオードの駆動回路及び閾値決定方法 |
-
2022
- 2022-05-23 JP JP2023572616A patent/JP2024522344A/ja active Pending
- 2022-05-23 US US18/563,063 patent/US20240235517A1/en active Pending
- 2022-05-23 WO PCT/US2022/030483 patent/WO2022251090A1/en active Application Filing
- 2022-05-23 KR KR1020237044534A patent/KR20240037886A/ko unknown
- 2022-05-25 TW TW111119417A patent/TW202304260A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| JP2024522344A (ja) | 2024-06-18 |
| US20240235517A1 (en) | 2024-07-11 |
| WO2022251090A1 (en) | 2022-12-01 |
| KR20240037886A (ko) | 2024-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11315758B2 (en) | Impedance matching using electronically variable capacitance and frequency considerations | |
| US10483090B2 (en) | Restricted capacitor switching | |
| US10727029B2 (en) | Impedance matching using independent capacitance and frequency control | |
| US10454453B2 (en) | RF impedance matching network | |
| US11114280B2 (en) | Impedance matching with multi-level power setpoint | |
| US9196459B2 (en) | RF impedance matching network | |
| US11120971B2 (en) | Diagnostics for impedance matching network | |
| US9697991B2 (en) | RF impedance matching network | |
| US9844127B2 (en) | High voltage switching circuit | |
| US10720309B1 (en) | Impedance matching network and method | |
| US11538662B2 (en) | Impedance matching network and method with reduced memory requirements | |
| TW202301466A (zh) | 射頻阻抗匹配電路、匹配阻抗的方法、用於製造半導體的方法、以及半導體處理工具 | |
| TW202304260A (zh) | 射頻阻抗匹配電路、阻抗匹配的方法、半導體處理工具、以及半導體製造方法 | |
| TW202312227A (zh) | 射頻阻抗匹配電路、匹配阻抗的方法、半導體製程工具、製造半導體的方法 | |
| US20200343076A1 (en) | Impedance matching network and method | |
| US20240145216A1 (en) | Rf impedance matching with continuous wave and pulsing sources | |
| CN117955449A (zh) | 连续波和脉冲源的rf阻抗匹配 |