TW202303868A - 晶片封裝結構及其形成方法 - Google Patents

晶片封裝結構及其形成方法 Download PDF

Info

Publication number
TW202303868A
TW202303868A TW110136850A TW110136850A TW202303868A TW 202303868 A TW202303868 A TW 202303868A TW 110136850 A TW110136850 A TW 110136850A TW 110136850 A TW110136850 A TW 110136850A TW 202303868 A TW202303868 A TW 202303868A
Authority
TW
Taiwan
Prior art keywords
conductive
dummy
dielectric layer
conductive via
chip
Prior art date
Application number
TW110136850A
Other languages
English (en)
Other versions
TWI776698B (zh
Inventor
汪金華
許佳桂
葉書伸
賴柏辰
林柏堯
鄭心圃
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI776698B publication Critical patent/TWI776698B/zh
Publication of TW202303868A publication Critical patent/TW202303868A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/16165—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Die Bonding (AREA)

Abstract

提供一種晶片封裝結構。 晶片封裝結構包括導線基板。 晶片封裝結構包括位於導線基板上的中介基板。 中介基板包括重分佈結構、介電層、導電導孔，以及複數個第一虛設導孔，介電層位於重分佈結構上，導電導孔及這些第一虛設導孔穿過介電層，第一虛設導孔環繞導電導孔，這些第一虛設導孔與導線基板電性絕緣。 晶片封裝結構包括中介基板上的晶片結構。 晶片結構與導電導孔電性連接，並且晶片結構與這些第一虛設導孔電性絕緣。

Description

晶片封裝結構及其形成方法
本揭露實施例是關於晶片封裝結構及其形成方法，特別是關於具有定錨(anchor)環狀結構的晶片封裝結構及其形成方法。
半導體裝置用於各種電子應用，如個人電腦、手機、數位相機和其他電子設備。 半導體裝置通常是透過在半導體基板上依次沉積絕緣層或介電層、導電層和半導體層，並使用微影技術對各種材料層進行圖案化，以形成電路組件和元件。
數十個或數百個積體電路通常在單個半導體晶圓上製造。 透過沿著劃線鋸切積體電路，將單個晶粒進行分割。 然後，將單個晶粒分開包裝。 半導體工業繼續透過不斷減少最小部件尺寸來提高各種電子組件（如電晶體、二極體、電阻器、電容器等）的集成密度，這使更多的組件可以集成到特定區域。 然而，由於晶粒的部件尺寸不斷減小，用於承載晶粒的中介基板的部件尺寸也隨之減小。因此，使用具有小部件尺寸的晶粒和中介層基板來形成可靠的封裝是一個挑戰。
本發明實施例提供一種晶片封裝結構，包括：導線基板；中介(interposer)基板，位於導線(wiring)基板上，其中中介基板包含重分佈結構、介電層、導電導孔，以及複數個第一虛設導孔，介電層位於重分佈結構上，導電導孔及這些第一虛設導孔穿過介電層，這些第一虛設導孔環繞導電導孔，且這些第一虛設導孔與導線基板電性絕緣；以及晶片結構，位於中介基板上，其中晶片結構與導電導孔電性連接，並且晶片結構與這些第一虛設導孔電性絕緣。
本發明實施例提供一種晶片封裝結構，包括：中介基板，包含重分佈結構、介電層，及導電導孔，其中介電層位於重分佈結構上，且導電導孔位於介電層中並與重分佈結構電性連接；定錨(anchor)環狀結構，部分地埋置於介電層中，並且環繞導電導孔，其中定錨環狀結構比介電層更堅硬(rigid)；以及晶片結構，位於中介基板上，其中晶片結構與導電導孔電性連接，且晶片結構與定錨環狀結構電性絕緣。
本發明實施例提供一種晶片封裝結構的形成方法，包括：形成介電層於重分佈結構上；形成第一導電導孔及複數個虛設導孔於介電層中，其中這些虛設導孔環繞第一導電導孔；將晶片結構接合(bond)至重分佈結構，其中晶片結構與第一導電導孔電性連接，且晶片結構與虛設導孔電性絕緣；以及將重分佈結構接合至導線基板，其中這些虛設導孔與導線基板電性絕緣。
以下揭露提供了許多的實施例或範例，用於實施所提供的標的物之不同部件。各組件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一部件形成在第二部件之上，可能包含第一和第二部件直接接觸的實施例，也可能包含額外的部件形成在第一和第二部件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在各種範例中重複參考數值以及∕或字母。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及∕或配置之間的關係。
再者，其中可能用到與空間相對用詞，例如「在…之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式中一個（些）部件或特徵與另一個（些）部件或特徵之間的關係。空間相對用詞用以包括使用中或操作程序中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
本領域技術人員將理解描述中的用語「實質上（substantially）」，例如 「實質上平坦」或 「實質上共面」等。 在一些實施例中，可以刪除形容詞 「實質上」。 在適用的情況下，用語「實質上」也可以包括帶有「全然地(entirely)」、「完全地(completely)」、「所有(all)」等的實施例。用語「實質上」可以在不同的技術中變化，並在本領域技術人員理解的偏差範圍內。 例如，用語「實質上」也可涉及90%或更高，如95%或更高，特別是99%或更高，包括100%，儘管本發明不限於此。 此外，諸如 「實質上平行」或 「實質上垂直」等用語可解釋為不排除與指定配置的微小偏差，並可包括如不超過10°的偏差。 「實質上」一詞並不排除 「完全地(completely)」，例如，「實質不含」Y的組合物可能完全不含Y。
用語「約」在不同的技術中可能有所不同，並在本領域技術人員理解的偏差範圍內。 與特定距離或尺寸結合的用語 「約」應被解釋為不排除與特定距離或尺寸的微小偏差。 例如，用語 「約」可以包括高達10%的偏差，儘管本發明不限於此。 與數值x有關的用語 「約」可以指x±5或10%，儘管本發明並不限於此。
描述了本揭露的一些實施例。可在這些實施例中描述的階段之前、期間及/或之後提供額外的操作。針對不同的實施例，可以將所述的一些階段進行替換或取消。可以增添額外的部件到半導體裝置結構中。針對不同的實施例，可以將下列描述的一些部件進行替換或取消。 儘管一些實施例討論了以特定順序來執行的操作，這些操作可以以另一種邏輯順序來執行。
第1 A-1H圖是根據本揭露的一實施例，繪示出用於形成晶片封裝結構的製程的各個階段之剖面圖。第1 A-1圖是根據本揭露的一實施例，繪示出第1A圖的重分佈結構110的區域A之俯視圖。根據一些實施例，第1A圖的區域A為第1 A-1圖中沿剖面線A-A所繪示的重分佈結構110的剖面圖。
如第1A圖和第1 A-1圖所示，根據一些實施例，提供了重分佈結構110。 根據一些實施例，重分佈結構110用來形成用於集成扇出型封裝(fan-out packaging)或晶圓級封裝的中介基板。 根據一些實施例，重分佈結構110包含介電層111、重分佈層112、113、114和115，以及導電導孔116。 根據一些實施例，重分佈層112、113、114和115以及導電導孔116在介電層111中形成。
如第1A圖所示，根據一些實施例，導電導孔116在重分佈層114和115之間進行電性連接。 在一些實施例中，導電導孔（未示出）在重分佈層112、113和114之間進行電性連接。 為了簡單起見，根據一些實施例，第1A圖僅示出四個重分佈層（即112、113、114和115）。 應注意的是，在本實施例中，重分佈層的數量不受限制。 也句話說，可以有五個或更多的重分佈層。
如第1A圖和第1A-1圖所示，根據一些實施例，重分佈層114包含導電線114a。 根據一些實施例，重分佈層115包含墊片115a和115b、虛設墊片115c和導電線（未示出）。 根據一些實施例，導電線與墊片115b（和115a）連接。
根據一些實施例，虛設墊片115c環繞著相應的墊片115a。 根據一些實施例，虛設墊片115c的寬度W115c實質上等於或大於墊片115a的寬度W115a。 在一些其他實施例中，寬度W115c小於寬度W115a。
在一些實施例中，虛設墊片115c位於墊片115a和115b之間，並且墊片115a和虛設墊片115c之間的距離D1小於虛設墊片115c和墊片115b之間的距離D2。 在一些其他實施例中，距離D1實質上等於或大於距離D2。
根據一些實施例，距離D1的範圍為約25μm至約75μm。 根據一些實施例，距離D2的範圍為約25μm至約75μm。
根據一些實施例，導電導孔116在墊片115a和導電線114a之間連接。 在一些實施例中，導電線114a的部分位於虛設墊片115c下。亦即，根據一些實施例，虛設墊片115c覆蓋於或重疊於導電導線114a的部分。
根據一些實施例，介電層111由絕緣材料製成，例如聚合物材料（例如，聚苯并㗁唑(polybenzoxazole)、聚醯亞胺(polyimide)或感光材料）、氮化物（例如，氮化矽）、氧化物（例如，氧化矽）、氮氧化矽(silicon oxynitride)或類似材料。
根據一些實施例，介電層111是透過沉積製程（例如，化學氣相沉積製程或物理氣相沉積製程）、微影製程和蝕刻製程形成的。 根據一些實施例，重分佈層112、113、114和115以及導電導孔116由導電材料製成，例如金屬（如銅、鋁或鎢）或其合金。
如第1B圖所示，根據一些實施例，在重分佈結構110上形成介電層120。 根據一些實施例，介電層120具有開口122、124和126。 根據一些實施例，開口122暴露出其下的墊片115a。 根據一些實施例，開口124暴露出其下的墊片115b。 根據一些實施例，開口126暴露出其下的墊片115c。
根據一些實施例，介電層120由絕緣材料製成，例如聚合物材料（例如，聚苯并㗁唑、聚醯亞胺或感光材料）、氮化物（例如，氮化矽）、氧化物（例如，氧化矽）、氮氧化矽或類似材料。 根據一些實施例，介電層120是透過沉積製程（如化學氣相沉積製程或物理氣相沉積製程）、微影製程及蝕刻製程形成的。
如第1B圖所示，根據一些實施例，在介電層120和重分佈層115上保形地形成晶種層132。 根據一些實施例，晶種層132由導電材料製成，例如金屬（如，銅、鋁、金、銀或鎢）或其合金。 根據一些實施例，晶種層132是透過沉積製程形成的，如物理氣相沉積製程或化學氣相沉積製程。
如第1B圖所示，根據一些實施例，在介電層120上的晶種層132上形成遮罩層134。 根據一些實施例，遮罩層134具有開口134a、134b和134c。 根據一些實施例，開口134a、134b和134c分別位在墊片115a和115b以及虛設墊片115c上的晶種層132的部分。 根據一些實施例，遮罩層134由聚合物材料製成，例如微影材料。
如第1B圖所示，根據一些實施例，在開口122、124和126中及晶種層132上形成導電層136。 根據一些實施例，導電層136由導電材料製成，例如金屬（例如，銅、鋁、金、銀或鎢）或其合金。 根據一些實施例，導電層136是透過鍍覆製程(plating process)形成的，例如電鍍製程(electroplating process)。
如第1C圖所示，根據一些實施例，將開口122、124和126外的遮罩層134、晶種層132和導電層136移除。 根據一些實施例，晶種層132和留在開口122中的導電層136形成導電導孔130a。
根據一些實施例，晶種層132和留在開口124中的導電層136形成導電導孔130b。 根據一些實施例，晶種層132和留在開口126中的導電層136形成虛設導孔130c。
根據一些實施例，導電導孔130a位於墊片115a上並與其連接。 根據一些實施例，導電導孔130b位於墊片115b上並與其連接。 根據一些實施例，虛設導孔130c位於虛設墊片115c上並與其連接。 根據一些實施例，導電導孔130a和130b以及虛設導孔130c穿過介電層120。
第1C-1圖是根據本揭露的一實施例，繪示出第1C圖的重分佈結構的區域A之俯視圖。 為了簡單起見，第1C-1圖沒有示出晶種層132。 根據一些實施例，第1C圖的區域A為沿著第1C-1圖中剖面線A-A所繪示的重分佈結構110的剖面圖。
如第1C圖和第1C-1圖所示，根據一些實施例，虛設導孔130c環繞相應的導電導孔130a。 根據一些實施例，虛設導孔130c的寬度W130c實質上等於或大於導電導孔130a的寬度W130a。 在一些其他實施例中，寬度W130c小於寬度W130a。
在一些實施例中，虛設導孔130c的其中之一位於導電導孔130a和130b之間，並且導電導孔130a和虛設導孔130c之間的距離D3小於導電導孔130b和虛設導孔130c之間的距離D4。 在一些其他實施例中，距離D3實質上等於或大於距離D4。  根據一些實施例，距離D3的範圍為約55μm至約105μm。 根據一些實施例，距離D4的範圍為約55μm到約105μm。
根據一些實施例，每個導電導孔130a透過墊片115a和其間的導電導孔116電性連接到其下的導電線114a。 在一些實施例中，導電線114a的部分在虛設導孔130c之下。即，根據一些實施例，虛設導孔130c部分地與其下的導電線114a重疊。
根據一些實施例，虛設墊片115c在虛設導孔130c和導電線114a之間。 根據一些實施例，虛設導孔130c與重分佈層112、113和114（包括導電線114a）電性絕緣。
如第1D圖所示，根據一些實施例，在介電層120、導電導孔130a和130b以及虛設導孔130c上保形地形成晶種層142。 根據一些實施例，晶種層142由導電材料製成，例如金屬（例如銅、鋁、金、銀或鎢）或其合金。 根據一些實施例，晶種層142是透過沉積製程形成的，如物理氣相沉積製程或化學氣相沉積製程。
如第1D圖所示，根據一些實施例，在介電層120上的晶種層142上形成遮罩層144。 根據一些實施例，遮罩層144具有開口144a、144b和144c。 根據一些實施例，開口144a、144b和144c分別位於導電導孔130a和130b以及虛設導孔130c上的晶種層142的部分。
根據一些實施例，開口144a的寬度W1實質上等於開口144b的寬度W2。 根據一些實施例，開口144c的寬度W3實質上等於或大於寬度W1或W2。 在一些其他實施例中，寬度W3小於寬度W1或W2。 根據一些實施例，遮罩層144由聚合物材料製成，例如微影材料。
如第1D圖所示，根據一些實施例，在開口144a、144b和144c中以及在晶種層142上形成導電層148。 根據一些實施例，導電層148由導電材料製成，例如金屬（例如鈦、銅、鎳或鋁）或其合金。 根據一些實施例，導電層148是透過鍍覆製程形成的，例如電鍍製程。
當開口144a和144b的寬度W1和W2都小於開口144c的寬度W3時，根據一些實施例，施加在開口144a和144b下的晶種層142上的電鍍電流密度(plating current density)大於施加在開口144c下的晶種層142的電鍍電流密度。 因此，根據一些實施例，開口144a中導電層148的厚度T1和開口144b中導電層148的厚度T2都大於開口144c中導電層148的厚度T3。
如第1E圖所示，根據一些實施例，移除遮罩層144和其下的晶種層142。 根據一些實施例，晶種層142和留在導電導孔130a上的導電層148一起形成導電柱(pillar)140a。 根據一些實施例，晶種層142和留在導電導孔130b上的導電層148一起形成導電柱140b。
根據一些實施例，晶種層142和留在導電導孔130c上的導電層148一起形成虛設導電柱140c。 在一些實施例中，導電柱140a或140b或虛設導電柱140c中的每一個都包含下凸塊金屬化層(under bump metallization layer)。
在一些實施例中，導電柱140a或140b或虛設導電柱140c中的每一個包含下凸塊金屬化層和下凸塊金屬化層上的導電凸塊。 在一些實施例中，虛設導電柱140c的寬度W4實質上等於或大於導電柱140a的寬度W6。 在一些其他實施例中，寬度W4小於寬度W6。
在一些實施例中，虛設導電柱140c位於導電柱140a和140b之間，並且導電柱140a和虛設導電柱140c之間的距離D5小於虛設導電柱140c和導電柱140b之間的距離D6。 在一些其他實施例中，距離D5實質上等於或大於距離D6。 根據一些實施例，距離D5的範圍為約25μm到約75μm。 根據一些實施例，距離D6的範圍為約25μm到約75μm不等。
如第1D圖和第1E圖所示，由於厚度T1和厚度T2皆大於厚度T3，根據一些實施例，導電柱140a的厚度T1'和導電柱140b的厚度T2'皆大於虛設導電柱140c的厚度T3'。 即，導電柱140a和140b的頂表面高於虛設導電柱140c的頂表面，根據一些實施例，這有助於導電柱140a和140b在隨後的接合過程(bonding process)中與銲料凸塊(solder bump)接合，並防止銲料凸塊與鄰近的虛設導電柱140c短路。
第1E-1圖是根據一些實施例，繪示出第1E圖的重分佈結構110的右側區域A之俯視圖。根據一些實施例，第1E圖的區域A為沿著第1E-1圖中剖面線A-A繪示的重分佈結構110的剖面圖。
如第1E圖和第1E-1圖所示，根據一些實施例，導電柱140a的寬度W6小於墊片115a的寬度W115a，這為佈局保留了更多空間。 在一些其他實施例中，寬度W6大於或等於寬度W115a，這改善了導電柱140a在後續熱處理中保持平衡的能力。如第1E圖和第1E-1圖所示，虛設導電柱140c的寬度W4實質上等於虛設墊片115c的寬度W115c。 在一些其他實施例中，寬度W4大於或小於寬度W115c。
第1 E-2圖是根據本揭露的一實施例，繪示出第1E圖的重分佈結構110的左側區域之俯視圖。 根據一些實施例，第1E圖的區域B為沿著第1 E-2圖中剖面線B-B繪示的重分佈結構110的剖面圖。 在一些其他實施例中，如第1E圖和第1 E-2圖所示，虛設體導電柱140c的寬度W4大於虛設墊片115c的寬度W115c'。
如第1E圖所示，根據一些實施例，虛設導電柱140c、其下的虛設導孔130c及其下的虛設墊片115c一起形成定錨結構(anchor structure)An。 如第1E圖、第1E-1圖和第1E-2圖所示，根據一些實施例，定錨結構An環繞著相應的導電柱140a、相應的導電導孔130a和相應的墊片115a。 根據一些實施例，定錨結構An一起形成定錨環狀結構R。
根據一些實施例，不同的虛設導電柱140c和相應的導電柱140a之間的距離D5、D7、D8和D9實質上相同。 在一些其他實施例中，距離D5、D7、D8和D9中的至少兩者彼此不同。
如第1F圖所示，根據一些實施例，晶片結構150透過焊接凸塊160接合到導電柱140a。 根據一些實施例，每個晶片結構150包含晶片152和晶片152上的導電柱154。 根據一些實施例，晶片結構150透過焊接凸塊160和導電柱140a與其下的導電導孔130a電性連接。
根據一些實施例，晶片結構150與虛設導孔130c和虛設導電柱140c電性絕緣。 在一些實施例中，在導電柱140a和140b之間的虛設導電柱140c也在晶片結構150和其下的虛設導孔130c之間。
在一些實施例中，根據一些實施例，晶片152包含基板、裝置和基板上的互連結構。 為簡單明瞭起見，基板、裝置和互連層未在圖中示出。
基板由元素半導體材料(elementary semiconductor material)製成，包括單晶結構、多晶結構或非晶結構的矽或鍺。 在一些其他實施例中，基板由化合物半導體(compound semiconductor)製成，例如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、合金半導體，例如SiGe、或GaAsP，或其組合。 基板還可以包含多層半導體、絕緣體上的半導體（semiconductor on insulator; SOI）（如絕緣層上覆矽或絕緣層上覆鍺），或其組合。
在一些實施例中，晶片152的裝置在基板中及/或基板上形成。 各種裝置的例子包含主動式裝置、被動式裝置、其他合適的元件，或其組合。 主動式裝置可包含在基板110的表面形成的電晶體或二極體。 被動式裝置包含電阻器、電容器或其他合適的被動式裝置。
例如，電晶體可以是金屬氧化物半導體場效應電晶體(metal oxide semiconductor field effect transistors ; MOSFET)、互補金屬氧化物半導體(complementary metal oxide semiconductor; CMOS)電晶體、雙極性接面電晶體(bipolar junction transistor; BJT)、高壓電晶體(high-voltage transistors)、高頻電晶體(high-frequency transistors)、p溝道及/或n溝道場效應電晶體(p-channel and/or n-channel field effect transistors; PFET/NFET)等。 執行各種製程，如產線前段(front-end-of-line; FEOL)半導體製造製程，以形成各種裝置元件。 FEOL半導體製造製程可包括沉積、蝕刻、植入、微影、退火、平坦化、一種或多種其他適用的製程，或其組合。
在一些實施例中，隔離部件（未示出）在基板中形成。 隔離部件用於定義主動式區域，並在主動式區域中電性隔離在基板中及/或基板上形成的各種裝置。 在一些實施例中，隔離部件包括淺溝隔離（shallow trench isolation; STI）部件、矽的局部氧化（local oxidation of silicon; LOCOS）部件、其他合適的隔離部件，或其組合。 根據一些實施例，導電柱154由導電材料製成，如金屬（如鈦、銅、鎳、鋁、金、銀或鎢）或其合金。
根據一些實施例，互連結構在裝置和基板上形成。 根據一些實施例，互連結構包含介電層、佈線層和導電導孔。 根據一些實施例，佈線層和導電導孔位於介電層中。
根據一些實施例，導電導孔在佈線層、裝置和導電柱154之間電性連接。 因此，根據一些實施例，導電柱154透過佈線層和導電導孔與裝置電性連接。
根據一些實施例，介電層由含氧化物的材料（例如，氧化矽或四乙氧基矽烷（tetraethyl orthosilicate; TEOS）氧化物）、含氮氧化物的材料（例如，氮氧化矽）、玻璃材料（例如，硼矽玻璃（borosilicate glass; BSG）、磷化矽玻璃（phosphoric silicate glass ; PSG）、硼磷矽玻璃（borophosphosilicate ; BPSG）或氟化矽玻璃（fluorinated silicate glass; FSG）），或其組合製成。
或者，根據一些實施例，介電層包含低k材料或多孔介電材料，其k值低於氧化矽，或低於約3.0或約2.5。 根據一些實施例，佈線層和導電導孔由導電材料製成，例如金屬（例如銅、鋁、金、銀或鎢）或其合金。 根據一些實施例，焊接凸塊160是由導電材料製成的，例如錫基合金。
如第1F圖所示，根據一些實施例，在晶片結構150和重分佈結構110之間形成底部填充層(underfill layer)170。 根據一些實施例，底部填充層170環繞晶片結構150、焊接凸塊160、導電柱140a和140b以及虛設導電柱140c。
根據一些實施例，底部填充層170延伸到晶片結構150的晶片152之間的間隙G1。 根據一些實施例，間隙G1由底部填充層170填充。 根據一些實施例，底部填充層170由絕緣材料製成，例如聚合物材料。
如第1F圖所示，根據一些實施例，模製層(molding layer)180在重分佈結構110和底部填充層170上形成。 根據一些實施例，模製層180環繞著晶片結構150和底部填充層170。 根據一些實施例，模製層180由絕緣材料製成，例如聚合物材料（例如環氧化合物）。
如第1G圖所示，根據一些實施例，將重分佈層112下的介電層111的部分移除，以在介電層111中形成開口111a。 根據一些實施例，開口111a暴露了重分佈層112的部分。 根據一些實施例，移除過程包含蝕刻製程，如異向性蝕刻製程（例如，乾式蝕刻製程）。
如第1G圖所示，根據一些實施例，在由開口111a暴露出的重分佈層112的部分上形成導電柱190。 根據一些實施例，導電柱190與重分佈層112電性連接。
根據一些實施例，導電柱190由導電材料製成，例如金屬（例如銅、鋁、金、銀、鎢、鈷、鎳或錫）或其合金。 根據一些實施例，導電柱190是採鍍覆製程形成的，例如電鍍製程。
如第1G圖所示，根據一些實施例，在導電柱190上形成銲料凸塊210。 根據一些實施例，銲料凸塊210由導電材料製成，例如錫基合金。 根據一些實施例，銲料凸塊210由導電材料，如錫基合金，或另一種合適的導電材料製成，其熔點低於導電柱190的熔點。 根據一些實施例，銲料凸塊210是透過鍍覆製程，如電鍍製程，和回銲製程(reflow process)形成的。
在此步驟中，根據一些實施例，實質上形成了中介基板10。 根據一些實施例，中介基板10包含重分佈結構110、介電層120、導電導孔130a和130b，以及虛設導孔130c。
如第1G圖所示，根據一些實施例，執行切割製程(cutting process)以沿切割線C切割中介基板10和模製層180來形成晶片封裝結構100。 根據一些實施例，第1A圖-第1G圖的製程是晶圓級封裝製程(wafer level packaging process)。 為了簡單起見，第1A圖-第1G圖僅示出根據一些實施例，用於形成晶片封裝結構100其中之一的結構。
如第1G圖所示，根據一些實施例，導電導孔的頂表面131a和131b與虛設導孔130c的頂表面131c實質上共面。 根據一些實施例，頂表面131a、131b和131c與介電層120的頂表面128實質上共面。
如第1H圖所示，根據一些實施例，提供了導線基板220。 根據一些實施例，導線基板220包含介電層222、接合墊(bonding pad)224、佈線層226和導電導孔228。 根據一些實施例，接合墊224在介電層222上形成。 根據一些實施例，佈線層226和導電導孔228在介電層222中形成。
根據一些實施例，導電導孔228在不同的佈線層226之間以及在佈線層226和接合墊224之間電性連接。 為簡單起見，根據一些實施例，第1H圖僅示出兩個佈線層226。
根據一些實施例，介電層222由絕緣材料製成，例如聚合物材料（例如，聚苯并㗁唑、聚醯亞胺或感光材料）、氮化物（例如，氮化矽）、氧化物（例如，氧化矽）、氮氧化矽或類似材料。 根據一些實施例，介電層222是使用沉積製程（如化學氣相沉積製程或物理氣相沉積製程）、微影製程和蝕刻製程形成的。
根據一些實施例，接合墊224由導電材料製成，例如金屬（例如銅、鋁或鎢）或其合金。 根據一些實施例，佈線層226由導電材料製成，如金屬（如銅、鋁或鎢）或其合金。 根據一些實施例，導電導孔228由導電材料製成，如金屬（如銅、鋁或鎢）或其合金。
在一些實施例中，接合墊224、佈線層226和導電導孔228由相同的材料製成。 在一些其他實施例中，接合墊224、佈線層226和導電導孔228由不同的材料製成。 在一些實施例中，導線基板220包含多層核心基板。
如第1H圖所示，根據一些實施例，晶片封裝結構100透過銲料凸塊210接合到導線基板220。 根據一些實施例，銲料凸塊210在導電柱190和接合墊224之間連接。
根據一些實施例，晶片結構150透過焊接凸塊160、導電柱140a和140b、導電導孔130a、130b和116、重分佈層112、113和114、墊片115a和115b以及重分佈層112、113和114之間的導電導孔（未示出）電性連接到導線基板220。
根據一些實施例，定錨結構An（每個定錨結構包含虛設的導電柱140c、其下的虛設導孔130c和其下的虛設墊片115c）與晶片結構150、導線基板220、焊接凸塊160、導電柱140a和140b、導電導孔130a、130b和116、重分佈層112、113和114、墊片115a和115b以及重分佈層112、113和114之間的導電導孔(未示出) 電性絕緣。
如第1H圖所示，根據一些實施例，在晶片封裝結構100和導線基板220之間形成底部填充層230。 根據一些實施例，底部填充層230環繞焊接凸塊210和導電柱190。 根據一些實施例，底部填充層230由絕緣材料製成，例如聚合物材料。
第1H-1圖是根據一些實施例，繪示出第1H圖的晶片封裝結構之俯視圖。 第1H圖是根據一些實施例，沿著第1H-1圖中的剖面線I-I'繪示的晶片封裝結構的剖面圖。
如第1H圖和第1H-1圖所示，根據一些實施例，在導線基板220上形成黏合層240。 根據一些實施例，黏合層240具有開口242。 根據一些實施例，晶片封裝結構100位於開口242中。 根據一些實施例，黏合層240具有環形的形狀。 根據一些實施例，黏合層240由高分子材料製成，如環氧化合物或矽氧樹脂(silicone)。
如第1H圖和第1H-1圖所示，根據一些實施例，在黏合層240上設置環狀結構250。 在這個步驟中，根據一些實施例，實質形成晶片封裝結構200。 根據一些實施例，環狀結構250在開口242上有開口252。
根據一些實施例，晶片封裝結構100位於開口252中。 在一些實施例中，環狀結構250和黏合層240具有實質上相同的形狀和實質上相同的尺寸。 根據一些實施例，環狀結構250由剛性材料製成，例如金屬(例如銅或鐵)、其合金(例如不銹鋼)，或另一種比導線基板220更堅硬的合適材料。
第1H-2圖是根據一些實施例，繪示出第1H圖的晶片封裝結構的俯視圖。 為了簡單明瞭起見，根據一些實施例，第1H-2圖沒有示出環狀結構250、晶片結構150、底部填充層170和230、以及模製層180。
如第1H-1圖和第1H-2圖所示，根據一些實施例，導電柱140a、導電導孔130a和定錨結構An(或虛設導孔130c)靠近中介基板10的角落10c。 如第1H-2圖所示，根據一些實施例，導電柱140a、導電導孔130a和定錨結構An位於中介基板10的角落區域10r中。
如第1H-2圖所示，根據一些實施例，角落區域10r具有方形形狀。 在一些其他實施例中，如第1H-3圖所示，角落區域10r具有扇形或實質上為四分之一圓(quarter-round)的形狀。 根據一些實施例，每個角落區域10r的面積範圍為約700μm 2到約1300μm 2。
根據一些實施例，導電柱140a和導電導孔130a被稱為角落導電柱和角落導電導孔。 在一些實施例中，如第1H-2圖所示，中介基板10的長度L大於約26毫米，根據一些實施例，中介基板10也稱為超大型中介基板。
根據一些實施例，晶片結構150的熱膨脹係數不同於（例如，小於）導線基板220的熱膨脹係數。 根據一些實施例，晶片結構150與導線基板220間熱膨脹係數的不匹配(mismatch of thermal expansion coefficients)可能在隨後的熱處理中引起中介基板10中的熱應力(thermal stress)，特別是在中介基板10的角落區域10r中。 根據一些實施例，熱應力往往造成導電導孔130a、墊片115a、導電導孔116和導電線114a中的裂縫(cracks)。
定錨結構An由金屬或其合金製成，介電層111和120由聚合物材料或氧化物製成，因此根據一些實施例，定錨結構An比介電層111和120更堅硬。
由於定錨結構An比介電層111和120更堅硬，定錨結構An可以約束靠近定錨結構An的中介基板10的部分，以減少在隨後的熱處理中中介基板10的角落區域10r中的應力(stress)和應變(strain)。因此，根據一些實施例，在隨後的熱處理中，角落區域10r中的導電導孔130a、墊片115a、導電導孔116和導電線114a的熱應力被降低。 因此，根據一些實施例，定錨結構An改善了晶片封裝結構200的可靠性。 根據一些實施例，定錨結構An的形成過程與導電導孔130a和墊片115a的形成過程相容，因此，根據一些實施例，不需要額外的製造成本，也不需要額外的加工時間。
在一些實施例中，導電柱140a、其下的導電導孔130a和其下的墊片115a一起形成角落連接器(corner connector)C1。 在一些實施例中，導電柱140b、其下的導電導孔130b和其下的墊片115b一起形成連接器C2。
在一些實施例中，定錨結構An(在角落連接器C1和連接器C2之間)離角落連接器C1更近而離連接器C2更遠，這減少了定錨結構An和角落連接器C1之間的介電層120。 因此，定錨結構An可以更有效地約束定錨結構An和角落連接器C1之間的介電層120，以便在隨後的熱處理中減少其間介電層120的更多應力和應變。
當定錨結構An離角落連接器C1更近而離連接器C2更遠時，墊片115a和虛設墊片115c之間的距離D1小於虛設墊片115c和墊片115b之間的距離D2。根據一些實施例，導電導孔130a和虛設導孔130c之間的距離D3小於導電導孔130b和虛設導孔130c之間的距離D4，以及導電柱140a和虛設導電柱140c之間的距離D5小於虛設導電柱140c和導電柱140b之間的距離D6。
在一些其他實施例中，定錨結構離連接器C2更進而離角落連接器C1更遠，這減少了定錨結構An和連接器C2之間的介電層120。 因此，定錨結構An可以更有效地約束定錨結構An和連接器C2之間的介電層120，以便在隨後的熱處理中減少其間的介電層120的更多應力和應變。 因此，定錨結構An可以保護連接器C2在隨後的熱處理中免受損壞。
當定錨結構An離連接器C2更近而離角落連接器C1更遠時，墊片115a和虛設墊片115c之間的距離D1大於虛設墊片115c和墊片115b之間的距離D2。根據一些實施例，導電導孔130a和虛設導孔130c之間的距離D3大於導電導孔130b和虛設導孔130c之間的距離D4，以及導電柱140a和虛設導電柱140c之間的距離D5大於虛設導電柱140c和導電柱140b之間的距離D6。
在其他實施例中，定錨結構An設置在連接器C2和角落連接器C1之間的中間位置，因此，定錨結構An平等地約束定錨結構An和連接器C2之間以及定錨結構An和角落連接器C1之間的介電層120，以在隨後的熱處理中減少其間的介電層120的應力和應變。 因此，定錨結構An可以保護角落連接器C1和連接器C2在隨後的熱處理中免受損害。
當定錨結構An位於連接器C2和角落連接器C1之間的中間位置時，墊片115a和虛設墊片115c之間的距離D1等於虛設墊片115c和墊片115b之間的距離D2。根據一些實施例，導電導孔130a和虛設導孔130c之間的距離D3等於導電導孔130b和虛設導孔130c之間的距離D4，以及導電柱140a和虛設導電柱140c之間的距離D5等於虛設導電柱140c和導電柱140b之間的距離D6。
在一些實施例中，定錨結構An寬於或等於角落連接器C1，這改善了定錨結構An在後續熱處理中保持平衡的能力。 因此，定錨結構An可以更有效地約束定錨結構An和角落連接器C1之間的介電層120，以在隨後的熱處理中減少其間的介電層120中更多的應力和應變。
當定錨結構An的寬度大於或等於角落連接器C1時，根據一些實施例，虛設墊片115c的寬度W115c大於或實質上等於墊片115a的寬度W115a，虛設導孔130c的寬度W130c大於或實質上等於導電導孔130a的寬度W130a，並且虛設導電柱140c的寬度W4大於或實質上等於導電柱140a的寬度W6。
在一些實施例中，定錨結構An比角落連接器C1窄，這為電路佈局保留了更多的空間。 當定錨結構An比角落連接器C1窄時，根據一些實施例，虛設墊片115c的寬度W115c小於墊片115a的寬度W115a，虛設導孔130c的寬度W130c小於導電導孔130a的寬度W130a，並且虛設導電柱140c的寬度W4小於導電柱140a的寬度W6。
第1H圖、第1H-1圖和第1H-2圖示出定錨結構An位於角落區域10r，儘管本發明不限於此。 例如，根據要求，定錨結構An可以環繞導電導孔130b和導電柱140b。
儘管第1H-2圖示出了四個定錨結構An環繞一個導電導孔130a，但本發明不限於此。 環繞一個導電導孔130a的定錨結構An的數量是可變化的。 在一些實施例中，如第2圖所示，環繞一個導電導孔130a的定錨結構An的數量是兩個。 根據一些實施例，這兩個定錨結構An位於導電導孔130a的相對兩側。
在一些實施例中，如第3圖所示，環繞一個導電導孔130a的定錨結構An的數量為三個。 根據一些實施例，三個定錨結構An被安排在三角形的頂點。 根據一些實施例，導電導孔130a被安排在三角形的中心。
在一些實施例中，如第4圖所示，環繞一個導電導孔130a的定錨結構An的數量為五個。 根據一些實施例，五個定錨結構An被安排在五邊形的頂點。 根據一些實施例，導電導孔130a被安排在五邊形的中心。
在一些實施例中，如第5圖所示，環繞一個導電導孔130a的定錨結構An的數量為六個。 根據一些實施例，六個定錨結構An被安排在六邊形的頂點。 根據一些實施例，導電導孔130a被安排在六邊形的中心。
在一些實施例中，如第6圖所示，只有一個定錨結構An連續地環繞一個導電導孔130a。 根據一些實施例，定錨結構An形成定錨環狀結構R。 根據一些實施例，定錨結構An具有環形的形狀。 即，根據一些實施例，虛設導孔130c和虛設導電柱140c具有環形的形狀。
根據一些實施例，定錨結構An連續地環繞整個導電導孔130a和導電柱140a。 在一些實施例中，虛設導孔130c的寬度W130c實質上等於或大於導電導孔130a的寬度W130a。 在一些其他實施例中，寬度W130c小於寬度W130a。
在一些實施例中，如第7圖所示，環繞一個導電導孔130a的定錨結構An的數量為兩個。 根據一些實施例，兩個定錨結構An透過間隙G3彼此間隔開。 根據一些實施例，兩個定錨結構An一起形成定錨環狀結構R。 根據一些實施例，每個定錨結構An都有凹口An1。 根據一些實施例，導電導孔130a部分地位於凹口An1中。
在一些實施例中，如第8圖所示，環繞一個導電導孔130a的定錨結構An的數量為三個。 根據一些實施例，三個定錨結構An透過間隙G4彼此間隔開。 根據一些實施例，這三個定錨結構An一起形成定錨環狀結構R。
第9圖是根據本揭露的一實施例，繪示出晶片封裝結構900之剖面圖。如第9圖所示，根據一些實施例，晶片封裝結構900類似於第1H圖的晶片封裝結構200，除了導電柱140a的厚度T1'或導電柱140b的厚度T2'實質上等於虛設導電柱140c的厚度T3'。即，根據一些實施例，導電柱140a和140b以及虛設導電柱140c的頂表面實質上彼此齊平。
在一些其他實施例中，厚度T1'或T2'小於厚度T3'，這減少了晶片結構150和中介基板10之間的距離，以減少晶片封裝結構100的厚度，從而最小化晶片封裝結構900的尺寸。 根據一些實施例，厚度T1'、T2'和T3'可以根據要求進行調整。 根據一些實施例，可以透過調整鍍覆製程的製程參數，來調整用於形成導電柱140a和虛設導電柱140c的厚度T1'、T2'和T3'。
根據一些實施例，導電柱140a的導電層148的厚度T1等於或小於虛設導電柱140c的導電層148的厚度T3。 根據一些實施例，導電柱140b的導電層148的厚度T2等於或小於厚度T3。
第10A-10B圖是根據本揭露的一實施例，繪示出用於形成晶片封裝結構的製程的各個階段之剖面圖。 如第10A圖所示，在第1A圖的步驟之後，根據一些實施例，在重分佈結構110上形成介電層1010。
根據一些實施例，介電層1010具有開口1012、1014和1016。 根據一些實施例，開口1012暴露出其下的墊片115a。 根據一些實施例，開口1014暴露出其下的墊片115b。 根據一些實施例，開口1016暴露出其下的墊片115c。
根據一些實施例，介電層1010由絕緣材料製成，例如聚合物材料（例如，聚苯并㗁唑、聚醯亞胺或感光材料）、氮化物（例如，氮化矽）、氧化物（例如，氧化矽）、氧化矽或類似材料。 根據一些實施例，介電層1010是透過沉積製程（例如，化學氣相沉積製程或物理氣相沉積製程）、微影製程和蝕刻製程形成的。
第10A-1圖是根據本揭露的一實施例，繪示出第10A圖的中介基板的角落區域之俯視圖。 如第10A圖和第10A-1圖所示，根據一些實施例，導電導孔1022a和1022b以及虛設導孔1022c分別在開口1012、1014和1016中形成，並且在介電層1010和導電導孔1022a和1022b以及虛設導孔1022c上形成重分佈層1024。
根據一些實施例，重分佈層1024包含墊片1024a和1024b以及虛設墊片1024c。 根據一些實施例，墊片1024a和1024b以及虛設墊片1024c分別在導電導孔1022a和1022b以及虛設導孔1022c上形成。
根據一些實施例，導電導孔1022a和1022b以及虛設導孔1022c與重分佈層1024由導電材料製成，例如金屬（例如銅、鋁或鎢）或其合金。 根據一些實施例，導電導孔1022a和1022b以及虛設導孔1022c與重分佈層1024是透過鍍覆製程，例如電鍍製程形成的。
如第10B圖所示，根據一些實施例，執行第1B-1H圖的步驟以形成第1H圖中的晶片封裝結構的介電層120、導電導孔130a和130b、虛設導孔130c、導電柱140a和140b、虛設導電柱140c、晶片結構150、焊接凸塊160、底部填充層170、模製層180、導電柱190、焊接凸塊210、導線基板220、底部填充層230、黏合層240和環狀結構250。
根據一些實施例，介電層120在介電層1010和重分佈層1024上形成。 根據一些實施例，導電導孔130a和130b以及虛設導孔130c位在介電層120中並分別在墊片1024a和1024b以及虛設墊片1024c上。
根據一些實施例，導電柱140a和140b、虛設導電柱140c、晶片結構150、焊接凸塊160、底部填充層170、模製層180、導電柱190、焊接凸塊210、導線基板220、底部填充層230、黏合層240和環狀結構250的配置與第1H圖的晶片封裝結構200的配置實質上相同或相似。 在此步驟中，根據一些實施例，實質上形成了晶片封裝結構1000。
用於形成晶片封裝結構900和1000的製程和材料可以與上述用於形成晶片封裝結構200的製程和材料類似或者相同。
根據一些實施例，提供了晶片封裝結構即其形成方法。 這些（用於形成晶片封裝結構的）方法在中介基板的角落區域形成定錨結構，此中介基板位於晶片結構和導線基板之間。 定錨結構能夠約束角落區域的中介基板，以防止角落區域的導電導孔和導電線因中介基板中的熱應力而受損，此熱應力是由晶片結構和導線基板之間熱膨脹係數的不匹配而引起的。 因此，此定錨結構提高了晶片封裝結構的可靠性。
在一些實施例中，揭露了一種晶片封裝結構，包括：導線基板；中介基板，位於導線基板上，其中中介基板包含重分佈結構、介電層、導電導孔，以及複數個第一虛設導孔，介電層位於重分佈結構上，導電導孔及這些第一虛設導孔穿過介電層，這些第一虛設導孔環繞導電導孔，且這些第一虛設導孔與導線基板電性絕緣；以及晶片結構，位於中介基板上，其中晶片結構與導電導孔電性連接，並且晶片結構與這些第一虛設導孔電性絕緣。
在一實施例中，導電柱，位於導電導孔上，其中晶片結構與導電柱連接；以及複數個虛設導電柱，位於這些第虛設導孔上，其中晶片結構與這些虛設導電柱電性絕緣。在一實施例中，導電導孔及第一虛設導孔靠近(close to)中介基板的角落。在一實施例中，這些第一虛設導孔比介電層更堅硬。在一實施例中，複數個第二虛設導孔，位於這些第一虛設導孔下且分別與這些第一虛設導孔連接，其中這些第二虛設導孔與導線基板及晶片結構電性絕緣。
在一些實施例中，揭露了一種晶片封裝結構，包括：中介基板，包含重分佈結構、介電層，及導電導孔，其中介電層位於重分佈結構上，且導電導孔位於介電層中並與重分佈結構電性連接；定錨環狀結構，部分地埋置於介電層中，並且環繞導電導孔，其中定錨環狀結構比介電層更堅硬；以及晶片結構，位於中介基板上，其中晶片結構與導電導孔電性連接，且晶片結構與定錨環狀結構電性絕緣。
在一實施例中，定錨環狀結構連續地環繞整個導電導孔。在一實施例中，定錨環狀結構包含彼此間隔開的第一定錨結構及第二定錨結構，並且導電導孔位於第一定錨結構及第二定錨結構之間。在一實施例中，第一定錨結構具有凹口(recess)，並且在定錨環狀結構及導電導孔的俯視圖中，導電導孔部分地位於凹口中。在一實施例中，第一定錨結構比導電導孔更寬。
在一些實施例中，揭露了一種晶片封裝結構的形成方法，包括：形成介電層於重分佈結構上；形成第一導電導孔及複數個虛設導孔於介電層中，其中這些虛設導孔環繞第一導電導孔；將晶片結構接合至重分佈結構，其中晶片結構與第一導電導孔電性連接，且晶片結構與虛設導孔電性絕緣；以及將重分佈結構接合至導線基板，其中這些虛設導孔與導線基板電性絕緣。
在一實施例中，在介電層中形成第一導電導孔及這些虛設導孔更包括：在介電層中形成第二導電導孔，其中這些虛設導孔的其中之一位於第一導電導孔及第二導電導孔之間。在一實施例中，在第一導電導孔及這些虛設導孔的其中之一之間的第一距離小於在第二導電導孔及這些虛設導孔的其中之一之間的第二距離。在一實施例中，這些虛設導孔的其中之一的第一寬度大抵上等於或大於第一導電導孔的第二寬度。在一實施例中，第一導電導孔的第一頂表面及這些虛設導孔的多個第二頂表面大抵上為共面的。在一實施例中，第一頂表面、第二頂表面，以及介電層的第三頂表面大抵上為共面的。在一實施例中，在接合晶片結構至重分佈結構之前，在第一導電導孔上形成導電柱，並且在這些虛設導孔上形成複數個虛設導電柱，其中晶片結構接合至導電柱，並且晶片結構與這些虛設導電柱電性絕緣。在一實施例中，這些虛設導電柱的其中之一比導電柱更寬。在一實施例中，這些虛設導電柱的其中之一位於晶片結構及這些虛設導孔的其中之一之間。在一實施例中，導電線，部分地位於第一導電導孔及這些虛設導孔的至少一個之下；以及第二導電導孔，連接於第一導電導孔及導電線之間。
以上概述數個實施例之特徵，以使本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的觀點。本發明所屬技術領域中具有通常知識者應理解，可輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解，此類等效的結構並無悖離本發明的精神與範圍，且可在不違背本發明之精神和範圍下，做各式各樣的改變、取代和替換。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。
10:中介基板 10c:角落 10r:角落區域 100:晶片封裝結構 110:重分佈結構 111:介電層 111a:開口 112:重分佈層 113:重分佈層 114:重分佈層 114a:導電線 115:重分佈層 115a:墊片 W115a:寬度 W115c:寬度 W115c’:寬度 115b:墊片 115c:虛設墊片 116:導電導孔 120:介電層 122:開口 124:開口 126:開口 128:頂表面1 130a:導電導孔 130b:導電導孔 130c:虛設導孔 W130a:寬度 W130c:寬度 131a:頂表面 131b:頂表面 131c:頂表面 132:晶種層 134:遮罩層 134a:開口 134b:開口 134c:開口 136:導電層 140a:導電柱 140b:導電柱 140c:虛設導電柱 142:晶種層 144:遮罩層 144a:開口 144b:開口 144c:開口 148:導電層 150:晶片結構 152:晶片 154:導電柱 160:焊接凸塊 170:底部填充層 180:模製層 190:導電柱 200:晶片封裝結構 210:銲料凸塊 220:導線基板 222:介電層 224:接合墊 226:佈線層 228:導電導孔 230:底部填充層 240:黏合層 242:開口 250:環狀結構 252:開口 900:晶片封裝結構 1000:晶片封裝結構 1010:介電層 1012:開口 1014:開口 1016:開口 1022a:導電導孔 1022b:導電導孔 1022c:虛設導孔 1024:重分佈層 1024a:墊片 1024b:墊片 1024c:虛設墊片 An:虛設墊片 An1:凹口 C1:角落連接器 C2:連接器 D1-D9:距離 G1-G4:間隙 T1-T3:厚度 T1’-T3’:厚度 R:定錨環狀結構 W1-W6:寬度
以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。 第1 A-1H圖是根據本揭露的一實施例，繪示出用於形成晶片封裝結構的製程的各個階段之剖面圖。 第1 A-1圖是根據本揭露的一實施例，繪示出第1A圖的重分佈結構的區域之俯視圖。 第1C-1圖是根據本揭露的一實施例，繪示出第1C圖的重分佈結構的區域之俯視圖。 第1 E-1圖是根據本揭露的一實施例，繪示出第1E圖的重分佈結構的右側區域之俯視圖。 第1 E-2圖是根據本揭露的一實施例，繪示出第1E圖的重分佈結構的左側區域之俯視圖。 第1 H-1圖是根據本揭露的一實施例，繪示出第1H圖的晶片封裝結構之俯視圖。 第1 H-2圖是根據本揭露的一實施例，繪示出第1H圖的晶片封裝結構之俯視圖。 第1 H-3圖是根據本揭露的一實施例，繪示出第1H圖的晶片封裝結構之俯視圖。 第2圖是根據本揭露的一實施例，繪示出第1H圖的中介基板的角落區域之俯視圖。 第3圖是根據本揭露的一實施例，繪示出第1H圖的中介基板的角落區域之俯視圖。 第4圖是根據本揭露的一實施例，繪示出第1H圖的中介基板的角落區域之俯視圖。 第5圖是根據本揭露的一實施例，繪示出第1H圖的中介基板的角落區域之俯視圖。 第6圖是根據本揭露的一實施例，繪示出第1H圖的中介基板的角落區域之俯視圖。 第7圖是根據本揭露的一實施例，繪示出第1H圖的中介基板的角落區域之俯視圖。 第8圖是根據本揭露的一實施例，繪示出第1H圖的中介基板的角落區域之俯視圖。 第9圖是根據本揭露的一實施例，繪示出晶片封裝結構之剖面圖。 第10A-10B圖是根據本揭露的一實施例，繪示出用於形成晶片封裝結構的製程的各個階段之剖面圖。 第10A-1圖是根據本揭露的一實施例，繪示出第10A圖的中介基板的角落區域之俯視圖。
10:中介基板
10r:角落區域
100:晶片封裝結構
111:介電層
112:重分佈層
113:重分佈層
114:重分佈層
114a:導電線
115:重分佈層
115a:墊片
115b:墊片
115c:虛設墊片
116:導電導孔
120:介電層
130a:導電導孔
130b:導電導孔
140b:導電柱
130c:虛設導孔
140a:導電柱
140c:虛設導電柱
150:晶片結構
160:焊接凸塊
170:底部填充層
180:模製層
190:導電柱
200:晶片封裝結構
210:銲料凸塊
220:導線基板
222:介電層
224:接合墊
226:佈線層
228:導電導孔
230:底部填充層
240:黏合層
242:開口
250:環狀結構
252:開口
An:定錨結構
C1:角落連接器
C2:連接器
D1-D6:距離
W4:寬度
W6:寬度
W115a:寬度
W115c:寬度
W130a:寬度
W130c:寬度
R:定錨環狀結構

Claims (20)

  1. 一種晶片封裝結構，包括： 一導線基板； 一中介(interposer)基板，位於該導線(wiring)基板上，其中該中介基板包含一重分佈結構、一介電層、一導電導孔，以及複數個第一虛設導孔，該介電層位於該重分佈結構上，該導電導孔及該些第一虛設導孔穿過該介電層，該些第一虛設導孔環繞該導電導孔，且該些第一虛設導孔與該導線基板電性絕緣；以及 一晶片結構，位於該中介基板上，其中該晶片結構與該導電導孔電性連接，並且該晶片結構與該些第一虛設導孔電性隔離。
  2. 如請求項1之晶片封裝結構，更包括： 一導電柱(pillar)，位於該導電導孔上，其中該晶片結構與該導電柱連接；以及 複數個虛設導電柱，位於該些第一虛設導孔上，其中該晶片結構與該些虛設導電柱電性絕緣。
  3. 如請求項1之晶片封裝結構，其中 該導電導孔及該些第一虛設導孔靠近(close to)該中介基板的一角落。
  4. 如請求項1之晶片封裝結構，其中該些第一虛設導孔比該介電層更堅硬(rigid)。
  5. 如請求項1之晶片封裝結構，更包括： 複數個第二虛設導孔，位於該些第一虛設導孔下且分別與該些第一虛設導孔連接，其中該些第二虛設導孔與該導線基板及該晶片結構電性絕緣。
  6. 一種晶片封裝結構，包括： 一中介基板，包含一重分佈結構、一介電層，及一導電導孔，其中該介電層位於該重分佈結構上，且該導電導孔位於該介電層中並與該重分佈結構電性連接； 一定錨(anchor)環狀結構，部分地埋置於該介電層中，並且環繞該導電導孔，其中該定錨環狀結構比該介電層更堅硬；以及 一晶片結構，位於該中介基板上，其中該晶片結構與該導電導孔電性連接，且該晶片結構與該定錨環狀結構電性絕緣。
  7. 如請求項6之晶片封裝結構，其中該定錨環狀結構連續地環繞整個該導電導孔。
  8. 如請求項6之晶片封裝結構，其中該定錨環狀結構包含彼此間隔開的一第一定錨結構及一第二定錨結構，並且該導電導孔位於該第一定錨結構及該第二定錨結構之間。
  9. 如請求項8之晶片封裝結構，其中該第一定錨結構具有一凹口(recess)，並且在該定錨環狀結構及該導電導孔的俯視圖中，該導電導孔部分地位於該凹口中。
  10. 如請求項8之晶片封裝結構，其中該第一定錨結構比該導電導孔更寬。
  11. 一種晶片封裝結構的形成方法，包括： 形成一介電層於一重分佈結構上； 形成一第一導電導孔及複數個虛設導孔於該介電層中，其中該些虛設導孔環繞該第一導電導孔； 將一晶片結構接合(bond)至該重分佈結構，其中該晶片結構與該第一導電導孔電性連接，且該晶片結構與該虛設導孔電性絕緣；以及 將該重分佈結構接合至一導線基板，其中該些虛設導孔與該導線基板電性絕緣。
  12. 如請求項11之晶片封裝結構的形成方法，其中在該介電層中形成該第一導電導孔及該些虛設導孔更包括： 在該介電層中形成一第二導電導孔，其中該些虛設導孔的其中之一位於該第一導電導孔及該第二導電導孔之間。
  13. 如請求項12之晶片封裝結構的形成方法，其中在該第一導電導孔及該些虛設導孔的其中之一之間的第一距離小於在該第二導電導孔及該些虛設導孔的其中之一之間的第二距離。
  14. 如請求項11之晶片封裝結構的形成方法，其中該些虛設導孔的其中之一的一第一寬度大抵上等於或大於該第一導電導孔的一第二寬度。
  15. 如請求項11之晶片封裝結構的形成方法，其中 該第一導電導孔的一第一頂表面及該些虛設導孔的多個第二頂表面大抵上為共面的。
  16. 如請求項15之晶片封裝結構的形成方法，其中該第一頂表面、該第二頂表面，以及該介電層的一第三頂表面大抵上為共面的。
  17. 如請求項11之晶片封裝結構的形成方法，更包括： 在接合該晶片結構至該重分佈結構之前，在該第一導電導孔上形成一導電柱，並且在該些虛設導孔上形成複數個虛設導電柱，其中該晶片結構接合至該導電柱，並且該晶片結構與該些虛設導電柱電絕緣。
  18. 如請求項17之晶片封裝結構的形成方法，其中該些虛設導電柱的其中之一比該導電柱更寬。
  19. 如請求項17之晶片封裝結構的形成方法，其中該些虛設導電柱的其中之一位於該晶片結構及該些虛設導孔的其中之一之間。
  20. 如請求項11之晶片封裝結構的形成方法，其中該重分佈結構包括： 一導電線，部分地位於該第一導電導孔及該些虛設導孔的至少一個之下；以及 一第二導電導孔，連接於該第一導電導孔及該導電線之間。
TW110136850A 2021-07-08 2021-10-04 晶片封裝結構及其形成方法 TWI776698B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/370,312 US20230011353A1 (en) 2021-07-08 2021-07-08 Chip package structure and method for forming the same
US17/370,312 2021-07-08

Publications (2)

Publication Number Publication Date
TWI776698B TWI776698B (zh) 2022-09-01
TW202303868A true TW202303868A (zh) 2023-01-16

Family

ID=84798419

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110136850A TWI776698B (zh) 2021-07-08 2021-10-04 晶片封裝結構及其形成方法

Country Status (3)

Country Link
US (1) US20230011353A1 (zh)
CN (1) CN115602657A (zh)
TW (1) TWI776698B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7969013B2 (en) * 2009-10-22 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via with dummy structure and method for forming the same
US9318442B1 (en) * 2014-09-29 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package with dummy vias
KR20170107823A (ko) * 2016-03-16 2017-09-26 삼성전자주식회사 스트레스를 분산시킬 수 있는 반도체 장치
US9972581B1 (en) * 2017-02-07 2018-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Routing design of dummy metal cap and redistribution line
KR102570270B1 (ko) * 2018-10-30 2023-08-24 삼성전자주식회사 반도체 패키지
US10847485B2 (en) * 2018-12-21 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same

Also Published As

Publication number Publication date
US20230011353A1 (en) 2023-01-12
CN115602657A (zh) 2023-01-13
TWI776698B (zh) 2022-09-01

Similar Documents

Publication Publication Date Title
KR102285215B1 (ko) 멀티-티어 3d 집적용 다이 적층
US10559546B2 (en) Package on package structure and method for forming the same
TW202025412A (zh) 晶片封裝結構的形成方法
TW201419447A (zh) 半導體晶粒及在基板穿孔上形成內連線結構的方法
TWI724703B (zh) 晶片封裝結構及其形成方法
TWI812168B (zh) 三維元件結構及其形成方法
US11545463B2 (en) Chip package structure with ring-like structure
US20230307381A1 (en) Chip package structure
US11855039B2 (en) Chip package structure
US8664771B2 (en) Apparatuses and methods to enhance passivation and ILD reliability
TWI776698B (zh) 晶片封裝結構及其形成方法
US11264342B2 (en) Package on package structure and method for forming the same
US11158608B2 (en) Semiconductor package including offset stack of semiconductor dies between first and second redistribution structures, and manufacturing method therefor
JP2011014821A (ja) 半導体装置およびその製造方法
TWI792900B (zh) 晶片封裝結構及其製造方法
TWI792907B (zh) 晶片封裝結構及其形成方法
JP2002299366A (ja) 半導体装置およびその製造方法
US20240178191A1 (en) Semiconductor chip and semiconductor package including the same
CN115775773A (zh) 半导体封装
JP2002299373A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent