TW202245408A - 時脈合成器 - Google Patents

時脈合成器 Download PDF

Info

Publication number
TW202245408A
TW202245408A TW111115850A TW111115850A TW202245408A TW 202245408 A TW202245408 A TW 202245408A TW 111115850 A TW111115850 A TW 111115850A TW 111115850 A TW111115850 A TW 111115850A TW 202245408 A TW202245408 A TW 202245408A
Authority
TW
Taiwan
Prior art keywords
clock signal
phase
inverter
circuit
sampler
Prior art date
Application number
TW111115850A
Other languages
English (en)
Inventor
林威碩
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202245408A publication Critical patent/TW202245408A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/083—Details of the phase-locked loop the reference signal being additionally directly applied to the generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00032—Dc control of switching transistors
    • H03K2005/00039—Dc control of switching transistors having four transistors serially
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H03K2005/00065—Variable delay controlled by a digital setting by current control, e.g. by parallel current control transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本文提供了一個時脈合成器。前述時脈合成器包含鎖相迴路(Phase Locked Loop，PLL)，該鎖相迴路經配置以根據參考信號產生時脈信號。時脈緩衝器與前述PLL連接。前述時脈緩衝器儲存前述時脈信號。工作週期控制器及相位內插器(Duty Cycle Controller and Phase Interpolator，DCCPI)電路與前述時脈緩衝器連接。前述DCCPI電路接收來自時脈緩衝器的時脈信號，將時脈信號的工作週期調整為實質上等於50%，對時脈信號進行相位內插，並在將工作週期調整為實質上等於50%並進行相位內插後，提供時脈信號作為輸出。

Description

時脈合成器
本發明實施例是關於一種時脈合成器。
隨著系統時脈速度的不斷提高，信號可靠性和準確性變得越來越重要，尤其是在振幅、頻率和失真方面。還需要提供具有穩健工作週期的信號，因為許多數位電路需要有精確控制的工作週期才能正常操作。當前的已知方法，是用於校正工作週期誤差以及提供經週期校正的時脈信號(例如，具有50％的時脈信號)工作週期通常利用可調節延遲電路，該可調節延遲電路經過增量調節直到時脈信號的工作週期被校正。
因為延遲的迭代調整以及工作週期誤差檢測可能需要數百個時脈週期才能完全校正工作週期誤差，所以校正工作週期的過程可能需要相對較長的時間。這樣的方法可能無法盡快地校正工作週期誤差。此外，這樣的操作往往需要複雜的電路且會導致高功率消耗。
根據本發明的一實施例，一種時脈合成器，包含：一鎖相迴路，其經配置以根據一參考信號產生一時脈信號；一時脈緩衝器，其與該鎖相迴路連接，該時脈緩衝器用於儲存該時脈信號；及一工作週期控制器及相位內插器電路，其與該時脈緩衝器連接，其中該工作週期控制器及相位內插器電路經配置以進行下列步驟：從該時脈緩衝器接收該時脈信號，對該時脈信號進行相位內插，將該時脈信號的一工作週期調整為實質上等於50%，及在將該工作週期調整為實質上等於50%並進行該相位內插之後，提供該時脈信號作為一輸出。
根據本發明的一實施例，一種時脈合成器，包含：一數位控制延遲線電路；一工作週期控制器及相位內插器電路，其與該數位控制延遲線電路連接，其中該工作週期控制器及相位內插器電路經配置以將一輸入時脈信號的一工作週期調整為實質上等於50%並提供一輸出時脈信號；一複製電路，其與該工作週期控制器及相位內插器電路連接，其中該複製電路用於複製該輸出時脈信號並提供複製時脈信號；一相位檢測電路，其與該複製電路連接，其中該相位檢測電路用於進行下列步驟：將該複製時脈信號與一參考時脈信號進行比較，及向該工作週期控制器及相位內插器電路提供一電壓信號，該電壓信號表示為該複製時脈信號和該參考時脈信號之間的一相位差，且其中該工作週期控制器及相位內插器電路用於將該時脈信號的一工作週期調整為實質上等於50%，並且根據該複製時脈信號與該參考時脈信號之間的該相位差，對該時脈信號的一相位值進行內插。
根據本發明的一實施例，一種合成時脈的方法，該方法包含：藉由一相位內插器對一輸入時脈信號的一相位值進行內插，以補償與該輸入時脈信號相關聯的一時脈信號的分佈中的一時間延遲；藉由該相位內插器提供與該輸入時脈信號相關聯的該時脈信號；藉由與該相位內插器連接的一誤差放大器來確定該時脈信號的一直流電壓值與一反相時脈信號的一直流電壓值之間的一差值；及藉由與該誤差放大器連接的一電壓電流交流發電機，根據已確定的該時脈信號的該直流電壓值與該反相時脈信號的該直流電壓值之間的該差值，將該時脈信號的一工作週期調整為實質上等於50%。
以下揭露提供用於實施所提供標的之不同特徵之諸多不同實施例或實例。下文將描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且不意在產生限制。例如，在以下描述中，在第二構件上方或第二構件上形成第一構件可包含其中形成直接接觸之第一構件及第二構件的實施例，且亦可包含其中可在第一構件與第二構件之間形成額外構件使得第一構件及第二構件可不直接接觸的實施例。另外，本揭露可在各個實例中重複參考元件符號及/或字母。此重複係為了簡單及清楚且其本身不指示所討論之各種實施例及/或組態之間的一關係。
此外，為便於描述，例如「下面」、「下方」、「下」、「上方」、「上」及其類似之空間相對術語在本文中可用於描述一元件或構件與另一(些)元件或構件之關係，如圖中所繪示出的。除了圖中所描繪之方向之外，空間相對術語亦意欲涵蓋裝置在使用或操作中之不同方向。設備可依其他方式方向(旋轉90度或依其他方向)且亦可因此解譯本文中所使用之空間相對描述詞。
本揭露提供了一種時脈合成器，該時脈合成器在單一迴路中調整時脈信號的相位以及工作週期。例如，本文所揭露的時脈合成器包含工作週期校正相位內插器(DCCPI)電路，該電路在單一迴路中調整時脈信號的相位以及工作週期。DCCPI電路可用於使用單一時脈信號或微分時脈信號來調整相位以及工作週期。此外，DCCPI電路可以同時使用類比控制和數位控制來調整時脈信號的相位以及工作週期。
在示例中，DCCPI電路包含用於調整相位的相位內插器以及用於校正工作週期的工作週期校正迴路。例如，DCCPI電路確定時脈信號和反相時脈信號的平均直流(Direct Current，DC)電壓值的差值，並使用所確定的差值將時脈信號的工作週期調整為實質上等於50％。在另一示例中，DCCPI電路確定時脈信號和互補時脈信號的平均DC電壓值的差值，並使用所確定的差值將時脈信號的工作週期調整為實質上等於50％。經由處理回饋迴路和多相時脈的加權和，對於單端/微分信號，DCCPI電路的工作週期接近50%。
圖1是根據本揭露一些實施例的時脈合成器100之區塊圖。時脈合成器100可以提供時脈信號給積體電路(IC)的一或多個組件。如圖1所示，時脈合成器100包含鎖相迴路(Phase Locked Loop，PLL)102(也稱為PLL電路102)、緩衝器104(也稱為時脈緩衝器104或緩衝器電路104)、DCCPI電路106(也稱為DCCPI 106)、以即時脈樹108。在一些示例中，PLL 102以及時脈樹108可能不是時脈合成器100的一部分。此外，在一些示例中，時脈合成器100可以包含比圖1中所示的組件有更多的組件。
PLL 102是根據參考信號以產生時脈信號。在示例中，PLL 102用在IC的時脈產生和分配系統中。PLL 102產生具有相位值的時脈信號，該相位值與參考信號的相位值匹配。在一些示例中，PLL 102產生具有多個(即，m個)相位值的時脈信號。例如，PLL 102產生相位值為0°、45°、90°、135°、180°、225°、270°和315°的時脈信號。PLL 102在PLL 102的輸出端子處提供時脈信號。
緩衝器104與PLL 102連接。例如，緩衝器104的輸入端子與PLL 102的輸出端子連接。緩衝器104接收並儲存時脈信號，該時脈信號是由PLL 102在預定時間週期內所產生，並在輸出端子處提供所儲存的時脈信號。在示例中，緩衝器104可以是線性緩衝器或循環緩衝器，並且預定時間週期可以經由設定緩衝器104的長度來配置。
DCPPI電路106與緩衝器104連接。例如，DCCPI電路106的輸入端子與緩衝器104的輸出端子連接。DCCPI電路106接收從緩衝器104來的時脈信號，對相位值進行內插並調整所接收到的時脈信號的工作週期，並在輸出端子處提供經過相位內插和工作週期調整後的時脈信號作為輸出。DCCPI電路106提供的時脈信號具有實質上等於50％的工作週期以及與參考信號的相位值匹配的相位值。於本揭露以下部分中將會更詳細地討論DCCPI電路106。
時脈樹108與DCCPI電路106連接。例如，時脈樹108的輸入端子與DCCPI電路106的輸出端子連接，並接收來自DCCPI電路106的時脈信號。時脈樹108轉而又將時脈信號提供給IC的一或多個組件。時脈樹108可以包含多個分支，並且IC的組件可以與前述多個分支連接。在一些示例中，在時脈樹108接收時脈信號的時間以及在向IC的一或多個組件提供時脈信號的時間之間可能會有時間延遲的情況。時脈信號中這樣的時間延遲會經由時脈信號的相位內插來進行補償，如於本揭露以下部分中所更詳細討論的內容。
圖2是根據本揭露一些實施例的另一時脈合成器200之區塊圖。時脈合成器100可以提供時脈信號給IC的一或多個組件。如圖2所示，時脈合成器200包含數位控制延遲線(Digital Control Delay Line，DCDL)電路202(也稱為DCDL 202)、DCCPI電路106、複製電路204(也稱為複製204)、相位檢測器(Phase Detector，PD)電路206(也稱為PD 206)、低通濾波器(Low Pass Filter，LPF)電路208(也稱為LPF 208)以及時脈樹108。
DCDL電路202在輸入端子處接收時脈信號並處理所接收到的時脈信號。在一些示例中，相對於輸入，DCDL電路202對輸出產生可程式化延遲，並且DCDL電路202還調整了兩個信號之間的相對差以產生可靠的數據傳輸。例如，DCDL電路200在其輸入處接收時脈信號，將前述時脈信號延遲了預定數量的取樣，並在輸出端子處提供延遲的時脈信號。在一些示例中，DCDL電路202包含多個延遲元件，該多個延遲元件是按照具有相關控制輸入的順序排列的。在示例實施例中，如果該延遲是取樣的整數倍，則延遲元件被實現為循環緩衝器，該循環緩衝器可以有效地計算整數延遲。
DCCPI電路106與DCDL電路202連接。例如，DCCPI電路106的輸入端子與DCDL電路202的輸出端子連接。DCCPI電路106從DCDL電路202接收具有第一頻率(也表示為Fin)的時脈信號，並提供前述時脈信號作為具有第二頻率(也表示為Fout)的輸出。在一些示例中，第二頻率與第一頻率不同，或大約等於第一頻率或參考頻率(也表示為Fref)。在一些其他示例中，DCCPI電路106從具有第一上升沿的DCDL電路202接收時脈信號，並且提供前述時脈信號作為具有第二上升沿的輸出，第二上升沿與第一上升沿不同。在一些示例中，由DCCPI電路106作為輸出提供的時脈信號具有大約等於50%的工作週期。
複製電路204與DCCPI電路106連接。例如，複製電路204的輸入端子與DCCPI電路106的輸出端子連接。在示例中，複製電路204產生複製時脈信號，該複製時脈信號是由DCCPI電路106輸出的時脈信號的複製，並且複製電路204在輸出端子處提供複製時脈信號。
在示例中，複製電路204複製延遲時間，該延遲時間與通過時脈樹108傳播時脈信號相關聯。也就是說，由複製電路204產生的複製信號會使得在圖2中從D點行進到A點的時脈信號相關的延遲時間，與從D點行進到C點的時脈信號相關的延遲時間相同。此外，在圖2中，B點和C點之間存在固有延遲(intrinsic delay)。
PD電路206與複製電路204連接。例如，PD電路206的第一輸入端子與複製電路204的輸出端子連接，並接收複製時脈信號。PD電路206的第二輸入端子接收參考時脈信號。在示例中，PD電路206將複製時脈信號與參考時脈信號進行比較，並且產生表示複製時脈信號和參考時脈信號之間相位差的電壓信號。在一些示例中，PD電路206可以是混頻器、類比乘法器和產生電壓信號的邏輯電路，該電壓信號表示在輸出端子處的複製時脈信號和參考時脈信號之間的相位差。
LPF電路208與PD電路208連接。例如，LPF電路208的輸入端子與PD電路206的輸出端子連接。LPF電路208從PD電路208接收電壓信號，該電壓信號表示參考時脈信號和複製時脈信號之間的相位差，LPF電路208以低於選定截止頻率的頻率讓電壓信號通過，並且LPF電路208衰減頻率高於選定截止頻率的電壓信號。在示例中，LPF電路208包含RC電路，該RC電路具有與電容器C串聯的電阻器R。參考本揭露的圖6A所討論的示例RC電路。
將LPF電路208的輸出提供給DCCPI電路106。例如，LPF電路208的輸出端子與DCCPI電路106的輸入端子連接。DCCPI電路106根據從LPF電路208所接收到的電壓信號來位移時脈信號的相位。在一些示例中，DCCPI電路106藉由位移時脈信號的上升沿來位移時脈信號的相位。DCCPI電路106還將時脈信號的工作週期校正為實質上等於50％。
時脈樹108與DCCPI電路106連接。例如，DCCPI電路106的輸出端子與時脈樹108的輸入端子連接。DCCPI電路106將相位位移和工作週期校正的時脈信號提供給時脈樹108。時脈樹108將時脈信號提供給IC的一或多個組件。
圖3是根據一些實施例的DCCPI電路106之區塊圖。在示例中，圖3的DCCPI電路106表示單相類比信號DCCPI電路106。也就是說，圖3的DCCPI電路106的架構僅使用時脈信號和類比電壓信號的單相來進行相位內插和工作週期校正。如圖3所示，DCCPI電路106包含相位內插器302(也稱為相位內插器電路302)、第一反相器304a、第二反相器304b、第三反相器304c、第一DC取樣器306a、第二DC取樣器306b、誤差放大器308和電壓/電流交流發電機310(也稱為電壓/電流交流發電機電路310)。在示例中，第一反相器304a、第二反相器304b和第三反相器304c一起也被稱為多個反相器304。此外，第一DC取樣器306a和第二DC取樣器306b一起也被稱為多個DC取樣器306。
相位內插器302在輸入端子處接收時脈信號。在一些示例中，相位內插器302經由相位選擇器從PLL 102接收時脈信號。在示例中，相位內插器302接收具有預選相位值的時脈信號，例如，相位值0°、45°、90°、135°、180°、225°、270°和315°之一者。相位內插器302根據與時脈樹108相關聯的時間延遲及/或根據從電壓/電流交流發電機310所接收的電壓信號來調整時脈信號的相位，並在輸出端子處送回時脈信號。在示例中，相位內插器302藉由位移時脈信號的上升沿來調整時脈信號的相位。例如，相位內插器302接收具有第一上升沿的時脈信號，並提供時脈信號作為具有第二上升沿的輸出，第二上升沿與第一上升沿不同。
第一反相器304a與相位內插器302連接。例如，第一反相器304a的輸入端子與相位內插器302的輸出端子連接。因此，第一反相器304a接收來自相位內插器302的時脈信號，並將時脈信號反相以產生反相時脈信號。第一反相器304a在第一反相器304a的輸出端子處提供反相時脈信號作為輸出。
第二反相器304b與第一反相器304a連接。例如，第二反相器304b的輸入端子與第一反相器304a的輸出端子連接。第二反相器304b從第一反相器304a接收反相時脈信號，並將反相時脈信號反相以產生時脈信號。第二反相器304b在第二反相器304b的輸出端子處提供時脈信號作為輸出。
第三反相器304c與第二反相器304b連接。例如，第三反相器304c的輸入端子與第二反相器304b的輸出端子連接。第三反相器304c接收來自第二反相器304b的時脈信號，並將時脈信號反相以產生反相時脈信號。第三反相器304c在第三反相器304c的輸出端子處提供時脈信號作為輸出。在一些示例中，第一反相器304a、第二反相器304b和第三反相器304c中的每一個都是反邏輯閘。
第一DC取樣器306a與第一反相器304a連接。例如，第一反相器304a的輸入端子與第一反相器304a的輸出端子連接。在示例中，第一DC取樣器306a確定反相時脈信號的平均DC電壓值，並且在輸出端子處提供反相時脈信號的平均DC電壓值作為輸出。
第二DC取樣器306b與第二反相器304a連接。例如，第二DC取樣器306b的輸入端子與第二反相器304b的輸出端子連接。在示例中，第二DC取樣器306b確定時脈信號的平均DC電壓值，並且在輸出端子處提供時脈信號的平均DC電壓值作為輸出。
在示例中，第一DC取樣器306a和第二DC取樣器306b中的每一個是RC電路。圖6A繪示出根據本揭露一些實施例的示例RC電路602。如圖6A所示，RC電路602包含電阻元件604(也稱為電阻器R 604)和儲能裝置606(也稱為電容器C 606)。電阻器R 604的第二端子在節點608處與電容器C 606的第一端子連接。電容器C 606的第二端子與接地或接地電壓節點連接。在節點608處接收RC電路602的輸出。在電阻器R 604的第一端子處提供時脈信號或反相時脈信號作為輸入，並且在節點608處接收時脈信號的平均DC電壓值或反相時脈信號的平均DC電壓值。
往回參考圖3，誤差放大器308與第一DC取樣器306a和第二DC取樣器306b兩者連接。例如，誤差放大器308的第一輸入端子與第一DC取樣器306a的輸出端子連接，而誤差放大器308的第二輸入端子與第二DC取樣器306b的輸出端子連接。誤差放大器308將時脈信號的平均DC電壓值與反相時脈信號的平均DC電壓值進行比較，並根據前述比較在輸出端子處提供電壓信號作為輸出。
在示例中，誤差放大器308包含具有微分輸入和單一輸出的運算放大器。在這種配置中，運算放大器所產生的電壓信號大約是其輸入端子之間電位差的10,000倍。圖6B繪示出根據本揭露的示例實施例的示例運算放大器610。如圖6B所示，運算放大器610包含第一輸入端子612、第二輸入端子614和輸出端子616。在示例中，在第一輸入端子612處提供時脈信號的平均DC電壓值，並且在第二輸入端子614處提供反相時脈信號的平均DC電壓值。在一些示例中，在第二輸入端子614處提供時脈信號的平均DC電壓值，並且在第一輸入端子612處提供反相時脈信號的平均DC電壓值。在輸出端子616處接收電壓信號，該電壓信號表示在時脈信號的平均DC電壓值與反相時脈信號的平均DC電壓值之間的差值。
回到圖3，電壓/電流交流發電機310與誤差放大器308連接，並從誤差放大器308接收電壓信號，該電壓信號表示時脈信號的平均DC電壓值與反相時脈信號的平均DC電壓值之間的差值。例如，電壓/電流交流發電機310的輸入端子與誤差放大器308的輸出端子連接。電壓/電流交流發電機310根據電壓信號來變動或調整時脈信號的工作週期。在示例中，電壓/電流交流發電機310藉由將時脈信號的平均DC電壓值與反相時脈信號的平均DC電壓值之間的差值進行最小化，來將時脈信號的工作週期調整為實質上等於50％。例如，電壓/電流交流發電機310確定時脈信號的平均DC電壓值與反相時脈信號的平均DC電壓值之間的差值是否實質上等於0。因應於針對確定時脈信號的平均DC電壓值與反相時脈信號的平均DC電壓值之間的差值不等於0，電壓/電流交流發電機310調整時脈信號的工作週期。例如，當時脈信號的平均DC電壓值與反相時脈信號的平均DC電壓值之間的差值大於零(即，電壓信號超過預定水平)時，電壓/電流交流發電機310減少時脈信號的工作週期。此外，當時脈信號的平均DC電壓值與反相時脈信號的平均DC電壓值之間的差值小於零(即，電壓信號低於預定水平)時，電壓/電流交流發電機310增加時脈信號的工作週期。因此，在一些示例中，電壓/電流交流發電機310將時脈信號的平均DC電壓值與反相時脈信號的平均DC電壓值之間的差值最小化為實質上等於零。
在示例實施例中，電壓/電流交流發電機310包含第一電晶體和第二電晶體。圖6C繪示出根據本揭露一些實施例的第一工作週期控制電路620。如圖6C所示，第一工作週期控制電路620包含第一電晶體622、第二電晶體624、第三電晶體626和第四電晶體628。第一電晶體622的汲極與第三電晶體626的源極連接。第三電晶體626的汲極在輸出節點632處與第四電晶體628的汲極連接。第四電晶體628的源極與第二電晶體624的汲極連接，並且第二電晶體624的源極與接地連接。第三電晶體626的閘極在輸入節點632處與第四電晶體628的閘極連接。
在示例中，第一電晶體622和第三電晶體626是P型金屬氧化物半導體(P-Channel Metal Oxide Semiconductor，PMOS)電晶體，並且第二電晶體624和第四電晶體628是N型金屬氧化物半導體(N-Channel Metal Oxide Semiconductor，NMOS)電晶體。然而，其他類型的電晶體也在本揭露的範圍內。此外，第一電晶體622、第二電晶體624、第三電晶體626和第四電晶體628中的每一個都是對稱的。也就是說，第一電晶體622、第二電晶體624、第三電晶體626和第四電晶體628中的每一個的汲極可以是源極，並且第一電晶體622、第二電晶體624、第三電晶體626和第四電晶體628中的每一個的源極可以是汲極。
在示例中，第一電晶體622和第二電晶體624形成電壓/電流交流發電機310，且第三電晶體626和第四電晶體628形成相位內插器302。從誤差放大器308所接收的電壓信號用作控制信號，並在第一電晶體622和第二電晶體624中的每一個的閘極處提供前述控制信號。在輸入節點632處提供時脈信號，並且在輸出節點630處輸出具有修正的工作週期的時脈信號。藉由使用控制信號來修正工作週期以操縱第一電晶體622和第二電晶體624的汲極-源極(drain-to-source)電阻值。
例如，當電壓信號大於預定電位時，接著增加第一電晶體622的汲極-源極電阻值，並減小第二電晶體624的汲極-源極電阻值，以減小時脈信號的工作週期。另外，當電壓信號小於預定電位時，接著降低第一電晶體622的汲極-源極電阻值，並增加第二電晶體624的汲極-源極電阻值，以增加時脈信號的工作週期。
儘管圖6C的電路620被示為包含單一PMOS電晶體和單一NMOS電晶體以調整時脈信號的工作週期，本領域技術人員在閱讀本揭露內容後將了解，可以使用多個PMOS電晶體和NMOS電晶體來控制時脈信號的工作週期。
圖6D繪示出根據本揭露一些實施例的另一工作週期控制電路640。如圖6D所示，圖6D的工作週期控制電路640包含第一串接電晶體642、第二串接電晶體644、第三電晶體626和第四電晶體628。第一串接電晶體642包含彼此並聯連接的多個第一電晶體(標記為622a、622b、622c、...)。例如，第一串接電晶體642的多個第一電晶體中的每一個的源極與電源電壓節連接點，並且第一串接電晶體642的多個第一電晶體中的每一個的汲極與第三電晶體626的源極連接。第一串接電晶體642的多個第一電晶體中的每一個的閘極與控制信號連接，該控制信號可以選擇性地與第一串接電晶體642的多個第一電晶體中的每一個接通或斷開。控制信號鏈結到誤差放大器308的電壓信號。
同樣地，第二串接電晶體644包含彼此並聯連接的多個第二電晶體(標記為624a、624b、624c、...)。例如，第二串接電晶體644的多個第二電晶體中的每一個的源極與接地或接地電壓節點連接，並且第二串接電晶體644的多個第二電晶體中的每一個的汲極與第四電晶體628的汲極連接。第二串接電晶體644的多個第二電晶體中的每一個的閘極與控制信號連接，該控制信號可以選擇性地與第二串接電晶體644的多個第二電晶體中的每一個接通或斷開。在示例中，第一串接電晶體642和第二串接電晶體644中的每一個的電晶體的數量是可配置的。
第三電晶體626的汲極在輸出節點632處與第四電晶體628的汲極連接。第三電晶體626的閘極在輸入節點632處與第四電晶體628的閘極連接。在輸入節點632處提供時脈信號，並且在輸出節點630處輸出具有修正的工作週期的時脈信號。
例如，當誤差放大器308的輸出端子的電壓信號大於預定電位時，接著增加第一串接電晶體642的汲極-源極電阻值，並減小第二串接電晶體644的汲極-源極電阻值，以減小時脈信號的工作週期。第一串接電晶體642藉由接通第一串接電晶體642中的一或多個額外電晶體而增加汲極-源極電阻值，並且第二串接電晶體644藉由斷開第二串接電晶體644中的一或多個接通電晶體而減小汲極-源極電阻值。
此外，當誤差放大器308在輸出端子處的電壓信號小於預定電位時，接著減小第一串接電晶體642的汲極-源極電阻值，並增加第二串接電晶體644的汲極-源極電阻值，以增加時脈信號的工作週期。藉由斷開第一串接電晶體642中的一或多個接通電晶體來減小第一串接電晶體642的汲極-源極電阻值。藉由接通第二串接電晶體644中的一或多個額外電晶體來增加第二串接電晶體644的汲極-源極電阻值。第一串接電晶體642和第二串接電晶體644中的電晶體使用與誤差放大器308的輸出處的電壓信號相關聯的控制信號來接通或斷開。
圖6E繪示出根據本揭露一些實施例的DCCPI電路106之電路圖。如圖6E所示，DCCPI電路106包含多個反相器304(例如，第一反相器304a、第二反相器304b和第三反相器304c)、多個DC取樣器306(例如，第一DC取樣器306a和第二DC取樣器306b)、誤差放大器308、相位內插器工作週期交流發電機338、第一多工器340a和第二多工器340b。相位內插器工作週期交流發電機338包含相位內插器302和電壓/電流交流發電機310。
第一多工器340a和第二多工器340b中的每一個接收具有多個相位值的時脈信號。各個相位選擇器選擇多個相位值之一者，並將具有所選相位值的時脈信號提供給相位內插器工作週期交流發電機338。例如，與第一多工器340a相關聯的第一相位選擇器選擇具有相位值0°的時脈信號，而與第二多工器340b相關聯的第二相位選擇器選擇具有相位值45°的時脈信號。相位內插器工作週期交流發電機338對所接收的時脈信號進行相位內插和工作週期校正，並提供前述相位校正和工作週期校正時脈信號作為輸出。第一反相器304a從相位內插器工作週期交流發電機338接收時脈信號作為輸入，並提供反相時脈信號作為輸出。第二反相器304b從第一反相器304a接收前述反相時脈信號作為輸入，將反相時脈信號進行反相，並提供時脈信號作為輸出。第三反相器304c從第二反相器304b接收時脈信號作為輸入，並提供反相時脈信號作為輸出。
第一DC取樣器306a從第二反相器304b接收時脈信號並確定時脈信號的平均DC電壓值。第二DC取樣器306b從第一反相器304a接收反相時脈信號並確定反相時脈信號的平均DC電壓值。誤差放大器308從第一DC取樣器306a接收時脈信號的平均DC電壓值，並從第二DC取樣器306b接收反相時脈信號的平均DC電壓值。誤差放大器308確定時脈信號的平均DC電壓值和反相時脈信號的平均DC電壓值之間的差值，並且將所確定的差值的控制信號指示提供給相位內插器工作週期交流發電機338。相位內插器工作週期交流發電機338根據前述控制信號以校正時脈信號的工作週期。
在示例實施例中，參考圖3所討論的DCCPI電路106使用單一時脈信號來進行工作週期校正和相位內插。然而，DCCPI電路106可以使用微分時脈信號來進行工作週期校正和相位內插。圖繪4示出DCCPI電路106之區塊圖，該電路使用微分時脈信號和類比電壓信號進行工作週期校正和相位內插。例如，圖4的DCCPI電路106使用兩個互補時脈信號進行工作週期校正和相位內插。
如圖4所示，DCCPI電路106包含相位內插器302、第一反相器304a、第二反相器304b、第一DC取樣器306a、第二DC取樣器306b、誤差放大器308和電壓/電流交流發電機310。圖4的DCCPI電路106的相位內插器302包含第一輸出端子和第二輸出端子。相位內插器302的第一輸出端子提供具有第一相位值的時脈信號，而相位內插器302的第二輸出端子提供具有第二相位值的時脈信號。第二相位值可以與第一相位值互補。例如，第一相位值可以是0°，第二相位可以是180°值。在一些示例中，具有第一相位值的時脈信號也稱為第一時脈信號，具有第二相位值的時脈信號也稱為第二時脈信號。第一時脈信號和第二時脈信號被稱為微分時脈信號。
第一反相器304a與相位內插器302的第一輸出端子連接，並且以第一相位值將時脈信號反相。第二反相器304b與相位內插器302的第二輸出端子連接，並且以第一相位值將時脈信號反相。第一DC取樣器306a與第一反相器304a連接，並確定具有第一相位值的反相時脈信號的平均DC電壓值。第二DC取樣器306a與第二反相器304b連接，並且確定具有第二相位值的反相時脈信號的平均DC電壓值。誤差放大器308將反相時脈信號與第一相位值的平均DC電壓值與反相時脈信號與第二相位值的平均DC電壓值進行比較，並根據前述比較提供電壓信號。電壓/電流交流發電機310與誤差放大器308連接，並且根據從誤差放大器308所接收到的電壓信號來校正時脈信號的工作週期，如上面關於圖6C和6D所討論的。
在示例中，參考圖3和圖4中所示的DCCPI電路106架構，由於圖3和圖4的DCCPI電路106使用類比電壓信號進行相位內插和工作週期校正，因此也被稱為類比回饋迴路。另一方面，圖5是根據一些實施例的具有數位回饋迴路的DCCPI電路106之區塊圖。如圖5所示，圖5的DCCPI電路106包含相位內插器302、第一反相器304a、第二反相器304b、第三反相器304c、第一DC取樣器306a、第二DC取樣器306b、比較器502(也稱為比較器電路502)、計數器504(也稱為計數器電路504)和控制位元506(也稱為控制位元電路506)。
相位內插器302在輸入端子處接收時脈信號，例如，相位內插器302經由相位選擇器從PLL 102接收時脈信號。相位內插器302調整時脈信號的相位，並在輸出端子處提供時脈信號。第一反相器304a與相位內插器302的輸出端子連接。第一反相器304a接收來自相位內插器302的時脈信號，並將時脈信號進行反相以產生反相時脈信號。第一反相器304a在輸出端子處提供反相時脈信號作為輸出。
第二反相器304b與第一反相器304a連接。第二反相器304b從第一反相器304a接收反相時脈信號，並將反相時脈信號進行反相以產生時脈信號。第二反相器304b在輸出端子處提供時脈信號作為輸出。第三反相器304c與第二反相器304b連接。第三反相器304c接收來自第二反相器304b的時脈信號，並將時脈信號進行反相以產生反相時脈信號。第三反相器304c在輸出端子處提供時脈信號作為輸出。
第一DC取樣器306a與第一反相器304a的輸出端子連接。第一DC取樣器306a確定反相時脈信號的平均DC電壓值，並在輸出端子處提供反相時脈信號的平均DC電壓值作為輸出。第二DC取樣器306b與第二反相器304a的輸出端子連接。第二DC取樣器306b確定時脈信號的平均DC電壓值，並在輸出端子處提供時脈信號的平均DC電壓值作為輸出。
比較器502與第一DC取樣器306a和第二DC取樣器306b兩者連接。例如，比較器502的第一輸入端子與第一DC取樣器306a的輸出端子連接，比較器502的第二輸入端子與第二DC取樣器306b的輸出端子連接。在示例中，比較器502的第一輸入端子和第二輸入端子中的一個被標記為正輸入端子(表示為V+)，並且比較器502的另一個輸入端子被標記為負端子(表示為V-)。比較器502將時脈信號的平均DC電壓值與反相時脈信號的平均DC電壓值進行比較，並提供一個數位信號來指示哪個值較大。例如，比較器502的輸出(也稱為Vo)表示為：
Figure 02_image001
其中V+和V-是時脈信號的平均DC電壓值和反相時脈信號的平均DC電壓值之一者。因此，當正極的平均DC電壓值大於負極時，比較器502的輸出是第一值(即位元值1)，當正極的平均DC電壓值小於負極時，比較器502的輸出是第二值(即位元值0)。
計數器504與比較器502連接。例如，計數器504的輸入端子與比較器502的輸出端子連接。計數器504對比較器502的多個輸出數量進行計數，並在輸出端子處提供前述輸出數量。例如，計數器504對位元值1和位元值0的位元數進行計數。
控制位元506與計數器504連接。例如，控制位元506的輸入端子與計數器504的輸出端子連接。控制位元506從計數器504接收位元值1和位元值0的位元數，並且調整時脈信號的工作週期。例如，當計數器的輸出包含位元值1時，控制位元506則減小時脈信號的工作週期。此外，當計數器的輸出包含位元值0時，控制位元506則增加時脈信號的工作週期。控制位元506調整時脈週期的工作週期，前述工作週期類似於參考圖3、6A和6B中所討論的電壓/電流交流發電機310的工作週期。在一些示例中，控制位元506以及為相位內插和工作週期校正所產生的控制信號被儲存起來。
圖7繪示出根據本揭露一些實施例的在圖3和圖4中的DCCPI電路106之佈置圖700。圖7的佈置圖700繪示出在圖3和圖4中DCCPI電路106的組件在晶片上的示例性相對位置。例如，如佈置圖700所示，相位內插器302及其組件形成在單列中。電壓/電流交流發電機310及其組件形成在與包含相位內插器302的單列相鄰的另一單列中。誤差放大器308、第一DC取樣器304a和第二DC取樣器304b形成在另一列中，該列緊鄰包含電壓/電流交流發電機310的列。因此，電壓/電流交流發電機310被夾在相位內插器310和誤差放大器308、第一DC取樣器304a和第二DC取樣器304b之間。此外，第一DC取樣器304a夾在誤差放大器308和第二DC取樣器304b之間。在替代配置中，第二DC取樣器304b可以夾在誤差放大器308和第一DC取樣器304a之間。在另一替代配置中，誤差放大器308可以夾在第一DC取樣器304a和第二DC取樣器304b之間。
圖8繪示出根據本揭露一些實施例的在圖5中的DCCPI電路106之佈置圖800。圖8的佈置圖800繪示出圖5中DCCPI電路106的組件在晶片上的示例性相對位置。例如，如佈置圖800所示，相位內插器302及其組件形成在單列中。控制位元506及其組件形成在與包含相位內插器302的列相鄰的另一單列中。計數器504、比較器502、第一DC取樣器304a和第二DC取樣器304b形成在緊鄰包含控制位元506的列的另一列中。因此，控制位元506夾在相位內插器302和計數器504、比較器502、第一DC取樣器304a和第二DC取樣器304b之間。此外，比較器502形成在計數器504之後，第一DC取樣器304a形成在比較器502之後，第二DC取樣器304b形成在第一DC取樣器304a之後。在替代配置中，可以在比較器502之後形成第二DC取樣器304b，並且可以在第二DC取樣器304b之後形成第一DC取樣器304a。在另一替代配置中，第二DC取樣器304b可以在計數器504之後形成，並且第一DC取樣器304a可以在第二DC取樣器304b之後形成。
圖9是根據示例實施例的用於輸入時脈信號的相位內插和工作週期校正的方法900之流程圖。在示例實施例中，方法900可以在本揭露中參考圖1-8中所討論的元件和電路中實施。
在方法900中的區塊910，相位內插器302對選定時脈信號的相位值進行內插以補償時脈信號分佈中的時間延遲。例如，相位內插器302在輸入端子處接收選定時脈信號。在一些示例中，相位內插器302經由具有第一相位(例如，0°、45°、90°、135°、180°、225°、270°和315°中之一者)的相位選擇器從PLL 102接收前述選定時脈信號。相位內插器302根據與時脈樹108相關的延遲時間或根據從電壓/電流交流發電機310接收的電壓信號來調整時脈信號的相位。在方法900中的區塊920，相位內插器302在輸出端子處送回時脈信號。例如，相位內插器302接收具有第一上升沿的時脈信號，並提供具有第二上升沿的時脈信號。
在方法900中的區塊930，誤差放大器308確定時脈信號的直流(Direct Current，DC)電壓值和反相時脈信號的DC電壓值之間的差值。例如，第一反相器304a與相位內插器302的輸出端子連接。第一反相器304a接收來自相位內插器302的時脈信號，並將時脈信號進行反相以產生反相時脈信號。第一反相器304a在輸出端子提供反相時脈信號作為輸出。
第二反相器304b與第一反相器304a連接。第二反相器304b從第一反相器304a接收反相時脈信號，並將反相時脈信號進行反相以產生時脈信號。第二反相器304b在輸出端子處提供時脈信號作為輸出。第一DC取樣器306a與第一反相器304a的輸出端子連接。第一DC取樣器306a確定反相時脈信號的平均DC電壓值，並在輸出端子處提供反相時脈信號的平均DC電壓值作為輸出。第二DC取樣器306b與第二反相器304a的輸出端子連接。第二DC取樣器306b確定時脈信號的平均DC電壓值，並在輸出端子處提供時脈信號的平均DC電壓值作為輸出。
誤差放大器308與第一DC取樣器306a和第二DC取樣器306b兩者連接。例如，誤差放大器308的第一輸入端子與第一DC取樣器306a的輸出端子連接，而誤差放大器308的第二輸入端子與第二DC取樣器306b的輸出端子連接。誤差放大器308將時脈信號的平均DC電壓值與反相時脈信號的平均DC電壓值進行比較，並根據前述比較提供電壓信號作為輸出。電壓信號表示時脈信號的平均DC電壓值與反相時脈信號的平均DC電壓值之間的差值。
在方法900中的區塊940，與誤差放大器308連接的電壓/電流交流發電機310根據所確定的時脈信號的DC電壓值與反相時脈信號的DC電壓值之間的差值，將時脈信號的工作週期調整為實質上等於50％。例如，電壓/電流交流發電機310確定時脈信號的平均DC電壓值與反相時脈信號的平均DC電壓值之間的差值是否實質上等於0。因應於針對確定時脈信號的平均DC電壓值與反相時脈信號的平均DC電壓值之間的差值不等於0，電壓/電流交流發電機310將時脈信號的DC電壓值和反相時脈信號的DC電壓值之間的差值最小化為實質上等於零，以達到實質上等於50％的工作週期。
因此，根據示例實施例，方法900在單一迴路中進行相位內插和工作週期校正。在第一相位值對選定時脈信號進行相位內插和工作週期校正之後，可以重複方法900以對另一相位值或多個相位值進行相位內插和工作週期校正。
根據示例實施例，時脈合成器包含：鎖相迴路(PLL)，其經配置以根據參考信號產生時脈信號；時脈緩衝器，其與PLL連接，其中時脈緩衝器用於儲存時脈信號；以及與時脈緩衝器連接的工作週期控制器及相位內插器(DCCPI)電路，其中前述DCCPI電路用於：接收來自時脈緩衝器的時脈信號，將時脈信號的工作週期調整為實質上等於50%，對時脈信號進行相位內插，並在工作週期調整為實質上等於50%之後提供時脈信號作為輸出並進行相位內插。
在本揭露的示例實施例中，時脈合成器包含：數位控制延遲線(DCDL)電路；前述DCDL電路與工作週期控制器及相位內插器(DCCPI)電路連接，其中前述DCCPI電路經配置以將輸入時脈信號的工作週期調整為實質上等於50%並提供輸出時脈信號；與前述DCCPI電路連接的複製電路，其中複製電路用於複製輸出時脈信號並提供複製時脈信號；與複製電路連接的相位檢測電路，其中前述相位檢測電路用於：將複製時脈信號與參考時脈信號進行比較，並向DCCPI電路提供表示複製時脈信號和參考時脈信號之間相位差的電壓信號，其中前述DCCPI電路用於將時脈信號的工作週期調整為實質上等於50％，並且根據複製時脈信號與參考時脈信號之間的相位差，對時脈信號的相位值進行內插。
根據本揭露的示例實施例：一種合成時脈的方法，包含：藉由相位內插器對輸入時脈信號的相位值進行內插，以補償與輸入時脈信號相關聯的時脈信號的分佈中的時間延遲；藉由相位內插器提供與輸入時脈信號相關聯的時脈信號；藉由與相位內插器連接的誤差放大器來確定時脈信號的DC電壓值與反相時脈信號的DC電壓值之間的差值；藉由與誤差放大器連接的電壓電流交流發電機，根據所確定的時脈信號的DC電壓值與反相時脈信號的DC電壓值之間的差值，將時脈信號的工作週期調整為實質上等於50%。
上文已概述若干實施例之特徵，使得熟習技術者可較佳理解本揭露之態樣。熟習技術者應瞭解，其可易於將本揭露用作設計或修改其他程式及結構以實施相同於本文中所引入之實施例之目的及/或達成相同於本文中所引入之實施例之優點的一基礎。熟習技術者亦應認識到，此等等效建構不應背離本揭露之精神及範疇，且其可在不背離本揭露之精神及範疇的情況下對本文作出各種改變、替換及變更。
100:時脈合成器 102:鎖相迴路(PLL) 104:時脈緩衝器 106:工作週期控制器及相位內插器(DCCPI) 108:時脈樹 200:時脈合成器 202:數位控制延遲線(DCDL) 204:複製電路 206:相位檢測器(PD) 208:低通濾波器(LPF) 302:相位內插器 304:反相器 304a:第一反相器 304b:第二反相器 304c:第三反相器 306:直流(DC)取樣器 306a:第一DC取樣器 306b:第二DC取樣器 308:誤差放大器 310:電壓/電流交流發電機 338:相位內插器工作週期交流發電機 340a:第一多工器 340b:第二多工器 502:比較器 504:計數器 506:控制位元 602:RC電路 604:電阻器R 606:電容器C 608:節點 610:運算放大器 612:第一輸入端子 614:第二輸入端子 616:輸出端子 620:第一工作週期控制電路 622:第一電晶體 622a-622c:多個第一電晶體 624:第二電晶體 624a-624c:多個第二電晶體 626:第三電晶體 628:第四電晶體 630:輸出節點 632:輸入節點 640:工作週期控制電路 642:第一串接電晶體 644:第二串接電晶體 700:DCCPI電路佈置圖 800:DCCPI電路佈置圖 900:示例方法 910:操作步驟 920:操作步驟 930:操作步驟 940:操作步驟 A-D:節點 Fref:參考頻率 Fin:第一頻率 Fout:第二頻率 m:m個時脈信號
自結合附圖閱讀之以下詳細描述最佳理解本揭露之態樣。應注意，根據行業標準做法，各種構件未按比例繪製。實際上，為使討論清楚，可任意增大或減小各種構件之尺寸。
圖1是根據本揭露一些實施例的時脈合成器之區塊圖。
圖2是根據本揭露一些實施例的另一時脈合成器之區塊圖。
圖3是根據本揭露一些實施例的工作週期校正相位內插器(Duty Cycle Controller and Phase Interpolator，DCCPI)電路之區塊圖。
圖4繪示出根據本揭露一些實施例的另一DCCPI電路之區塊圖。
圖5是根據一些實施例的又一DCCPI電路之區塊圖。
圖6A繪示出根據本揭露一些實施例的示例RC電路(Resistor Capacitor Circuit，電阻-電容電路)。
圖6B繪示出根據本揭露一些實施例的示例運算放大器。
圖6C繪示出根據本揭露一些實施例的工作週期控制電路。
圖6D繪示出根據本揭露一些實施例的另一工作週期控制電路。
圖6E繪示出根據本揭露一些實施例的DCCPI電路之電路圖。
圖7繪示出根據本揭露一些實施例的在圖3和圖4中的DCCPI電路之佈置圖。
圖8繪示出根據本揭露一些實施例的在圖5中的DCCPI電路之佈置圖。
圖9是根據示例實施例的用於調整時脈信號的相位以及工作週期的方法之流程圖。
100:時脈合成器
102:鎖相迴路(PLL)
104:時脈緩衝器
106:工作週期控制器及相位內插器(DCCPI)
108:時脈樹
m:m個時脈信號

Claims (10)

  1. 一種時脈合成器，包含： 一鎖相迴路，其經配置以根據一參考信號產生一時脈信號； 一時脈緩衝器，其與該鎖相迴路連接，該時脈緩衝器用於儲存該時脈信號；及 一工作週期控制器及相位內插器電路，其與該時脈緩衝器連接，其中該工作週期控制器及相位內插器電路經配置以進行下列步驟： 從該時脈緩衝器接收該時脈信號， 對該時脈信號進行相位內插， 將該時脈信號的一工作週期調整為實質上等於50%，及 在將該工作週期調整為實質上等於50%並進行該相位內插之後，提供該時脈信號作為一輸出。
  2. 如請求項1之時脈合成器，其中該工作週期控制器及相位內插器電路包含： 一相位內插器，其用於在一輸入端子處接收該時脈信號，進行該相位內插，並在進行該相位內插之後提供該時脈信號； 一第一反相器，其與該相位內插器連接，其中該第一反相器用於將該時脈信號進行反相； 一第一直流取樣器，其與該第一反相器連接，其中該第一直流取樣器用於確定該反相時脈信號的一平均直流電壓值； 一第二反相器，其與該第一反相器連接，其中該第二反相器用於將該反相時脈信號進行反相並提供該時脈信號； 一第二直流取樣器，其與該第二反相器的輸出連接，其中該第二直流取樣器用於確定該時脈信號的一平均直流電壓值； 一誤差放大器，其與該第一直流取樣器和該第二直流取樣器連接，其中該誤差放大器用於確定該反相時脈信號的該平均直流電壓值與該時脈信號的該平均直流電壓值之間的一差值； 一電壓/電流交流發電機，其與該誤差放大器連接，其中該電壓/電流交流發電機用於根據該反相時脈信號的該平均直流電壓值與該時脈信號的該平均直流電壓值之間的該差值，將該時脈信號的一工作週期調整為實質上等於50%。
  3. 如請求項1之時脈合成器，還包含： 一相位選擇器，其與該相位內插器連接，其中該相位選擇器用於： 選擇該時脈信號的一或兩個相位；及 將該時脈信號所選定的一或兩個相位提供給該相位內插器。
  4. 一種時脈合成器，包含： 一數位控制延遲線電路； 一工作週期控制器及相位內插器電路，其與該數位控制延遲線電路連接，其中該工作週期控制器及相位內插器電路經配置以將一輸入時脈信號的一工作週期調整為實質上等於50%並提供一輸出時脈信號； 一複製電路，其與該工作週期控制器及相位內插器電路連接，其中該複製電路用於複製該輸出時脈信號並提供複製時脈信號； 一相位檢測電路，其與該複製電路連接，其中該相位檢測電路用於進行下列步驟： 將該複製時脈信號與一參考時脈信號進行比較，及 向該工作週期控制器及相位內插器電路提供一電壓信號，該電壓信號表示為該複製時脈信號和該參考時脈信號之間的一相位差，且其中該工作週期控制器及相位內插器電路用於將該時脈信號的一工作週期調整為實質上等於50%，並且根據該複製時脈信號與該參考時脈信號之間的該相位差，對該時脈信號的一相位值進行內插。
  5. 如請求項4之時脈合成器，還包含與該相位檢測器連接的一低通濾波器，其中該低通濾波器用於過濾該電壓信號中的高頻雜訊。
  6. 如請求項4之時脈合成器，其中該工作週期控制器及相位內插器電路包含： 一相位內插器，其用於提供具有一第一相位值的一時脈信號並且提供具有一第二相位值的該時脈信號； 一第一反相器，其與該相位內插器連接，其中該第一反相器用於將具有該第一相位值的該時脈信號進行反相並提供一第一反相時脈信號； 一第一直流取樣器，其與該第一反相器連接，其中該第一直流取樣器用於確定該第一反相時脈信號的一平均直流電壓值； 一第二反相器，其與該相位內插器連接，其中該第二反相器用於將具有該第二相位值的該時脈信號進行反相並提供一第二反相時脈信號； 一第二直流取樣器，其與該第二反相器連接，其中該第二直流取樣器用於確定該第二反相時脈信號的一平均直流電壓值； 一誤差放大器，其與該第一直流取樣器和該第二直流取樣器連接，其中該誤差放大器用於確定該第一反相時脈信號的該平均直流電壓值與該第二反相時脈信號的該平均直流電壓之間的一差值； 一電壓/電流交流發電機，其與該誤差放大器的一輸出連接，其中該電壓/電流交流發電機用於將該時脈信號的一工作週期調整為實質上等於50％。
  7. 如請求項4之時脈合成器，其中該工作週期控制器及相位內插器電路包含： 一相位內插器，其用於接收該時脈信號，對該時脈信號進行相位內插，並在進行相位內插之後輸出該時脈信號； 一第一反相器，其與該相位內插器連接，其中該第一反相器用於將該時脈信號進行反相； 一第一直流取樣器，其與該第一反相器連接，其中該第一直流取樣器用於確定該反相時脈信號的一平均直流電壓值； 一第二反相器，其與該第一反相器連接，其中該第二反相器用於將該反相時脈信號進行反相並提供該時脈信號； 一第二直流取樣器，其與該第二反相器連接，其中該第二直流取樣器用於確定該時脈信號的一平均直流電壓值；及 一比較器，其與該第一直流取樣器和該第二直流取樣器連接，其中該比較器用於以下步驟： 該比較器對該反相時脈信號的該平均直流電壓值和該時脈信號的該平均直流電壓值進行比較， 當該反相時脈信號的該平均直流電壓值大於該時脈信號的該平均直流電壓值時，該比較器提供一第一值作為輸出，及 當該反相時脈信號的該平均直流電壓值小於該時脈信號的該平均直流電壓時，該比較器提供一第二值作為輸出。
  8. 如請求項7之時脈合成器，其中該工作週期控制器及相位內插器電路包含： 一計數器，其與該比較器連接，其中該計數器用於對該第一值和該第二值進行計數；及 一控制位元電路，其與該計數器連接，其中該控制位元電路包含一第一串接電晶體和一第二串接電晶體，其中因應於針對該計數器對該第一值進行計數，增加該第一串接電晶體中的接通電晶體的數量並且減少該第二串接電晶體中的接通電晶體的數量，且其中因應於針對該計數器對該第二值進行計數，減少該第一串接電晶體中的接通電晶體的數量並且增加該第二串接電晶體中的接通電晶體的數量。
  9. 一種合成時脈的方法，該方法包含： 藉由一相位內插器對一輸入時脈信號的一相位值進行內插，以補償與該輸入時脈信號相關聯的一時脈信號的分佈中的一時間延遲； 藉由該相位內插器提供與該輸入時脈信號相關聯的該時脈信號； 藉由與該相位內插器連接的一誤差放大器來確定該時脈信號的一直流電壓值與一反相時脈信號的一直流電壓值之間的一差值；及 藉由與該誤差放大器連接的一電壓電流交流發電機，根據已確定的該時脈信號的該直流電壓值與該反相時脈信號的該直流電壓值之間的該差值，將該時脈信號的一工作週期調整為實質上等於50%。
  10. 如請求項9之方法，其中確定該時脈信號的該直流電壓值與該反相時脈信號的該直流電壓值之間的該差值包含： 藉由與該相位內插器連接的一第一反相器將該時脈信號進行反相來產生一反相時脈信號； 藉由與該第一反相器連接的一第一直流取樣器來確定該反相時脈信號的一平均直流電壓值； 藉由與該第一反相器連接的一第二反相器將該反相時脈信號進行反相來產生該時脈信號； 藉由與該第二反相器連接的一第二直流取樣器來確定該時脈信號的一平均直流電壓值；及 藉由與該第一直流取樣器和該第二直流取樣器連接的該誤差放大器來確定該反相時脈信號的該平均直流電壓值與該時脈信號的該平均直流電壓值的一差值。
TW111115850A 2021-05-14 2022-04-26 時脈合成器 TW202245408A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163188727P 2021-05-14 2021-05-14
US63/188,727 2021-05-14
US17/566,156 US11632115B2 (en) 2021-05-14 2021-12-30 Clock synthesizer
US17/566,156 2021-12-30

Publications (1)

Publication Number Publication Date
TW202245408A true TW202245408A (zh) 2022-11-16

Family

ID=83998131

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111115850A TW202245408A (zh) 2021-05-14 2022-04-26 時脈合成器

Country Status (2)

Country Link
US (2) US11632115B2 (zh)
TW (1) TW202245408A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11611335B2 (en) * 2021-05-06 2023-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Duty-cycle corrector phase shift circuit
US11942950B2 (en) * 2022-06-23 2024-03-26 Elite Semiconductor Microelectronics Technology Inc. Input clock buffer and clock signal buffereing method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110003189A (ko) * 2009-07-03 2011-01-11 삼성전자주식회사 듀티 사이클 에러 보정 회로
US9444442B2 (en) * 2013-03-06 2016-09-13 Rambus Inc. Open-loop correction of duty-cycle error and quadrature phase error
EP3648348B1 (en) * 2018-10-29 2022-09-28 NXP USA, Inc. Duty cycle monitor circuit and method for duty cycle monitoring
US11088682B2 (en) * 2018-12-14 2021-08-10 Intel Corporation High speed digital phase interpolator with duty cycle correction circuitry
US10784847B1 (en) * 2020-03-31 2020-09-22 Nxp B.V. Duty cycle correction circuit

Also Published As

Publication number Publication date
US20230370071A1 (en) 2023-11-16
US20220368332A1 (en) 2022-11-17
US11632115B2 (en) 2023-04-18

Similar Documents

Publication Publication Date Title
US10284186B2 (en) Apparatuses and methods for phase interpolating clock signals and for providing duty cycle corrected clock signals
JP3955150B2 (ja) 位相インターポレータ、タイミング信号発生回路、および、該タイミング信号発生回路が適用される半導体集積回路装置並びに半導体集積回路システム
CN110957998B (zh) 一种精确校正时钟信号占空比的电路
US9520867B2 (en) Duty cycle detection and correction circuit in an integrated circuit
US7180352B2 (en) Clock recovery using clock phase interpolator
TWI742926B (zh) 用於雙倍資料率裝置的占空比更正電路
US7587012B2 (en) Dual loop clock recovery circuit
US20230370071A1 (en) Clock Synthesizer
US6677792B2 (en) Digital DLL apparatus for correcting duty cycle and method thereof
US7319351B2 (en) Delay generator with symmetric signal paths
US6111445A (en) Phase interpolator with noise immunity
US20130229216A1 (en) Signal duty cycle detector and calibration system
JPH02141123A (ja) デジタル遅延エレメント
JPWO2003036796A1 (ja) 位相ロックループ回路、遅延ロックループ回路、タイミング発生器、半導体試験装置及び半導体集積回路
KR20110003189A (ko) 듀티 사이클 에러 보정 회로
US6741110B2 (en) Method and/or circuit for generating precision programmable multiple phase angle clocks
US9509319B1 (en) Clock and data recovery circuit
KR20170112674A (ko) 다위상 클록 신호 보정 장치
US20200127653A1 (en) Correction circuit
US7498858B2 (en) Interpolator systems with linearity adjustments and related methods
US20180309430A1 (en) Duty cycle correction method
US20240039520A1 (en) Clock synthesizer
US11711200B2 (en) Multiphase clock generators with digital calibration
US6940331B2 (en) Delayed tap signal generating circuit for controlling delay by interpolating two input clocks
KR20120095699A (ko) 위상 보간기