TW202233407A - 半導體裝置和半導體晶片的磨削及切割方法 - Google Patents
半導體裝置和半導體晶片的磨削及切割方法 Download PDFInfo
- Publication number
- TW202233407A TW202233407A TW110147552A TW110147552A TW202233407A TW 202233407 A TW202233407 A TW 202233407A TW 110147552 A TW110147552 A TW 110147552A TW 110147552 A TW110147552 A TW 110147552A TW 202233407 A TW202233407 A TW 202233407A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor
- substrate
- semiconductor wafer
- adhesive layer
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 191
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 92
- 239000012790 adhesive layer Substances 0.000 claims abstract description 51
- 239000011324 bead Substances 0.000 claims abstract description 12
- 235000012431 wafers Nutrition 0.000 claims description 113
- 239000000463 material Substances 0.000 claims description 29
- 239000000853 adhesive Substances 0.000 claims description 27
- 230000001070 adhesive effect Effects 0.000 claims description 27
- 238000010438 heat treatment Methods 0.000 claims description 21
- 239000010410 layer Substances 0.000 claims description 10
- 230000008569 process Effects 0.000 description 18
- 230000008901 benefit Effects 0.000 description 8
- 238000005498 polishing Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- 229920001971 elastomer Polymers 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000002390 adhesive tape Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- WHNWPMSKXPGLAX-UHFFFAOYSA-N N-Vinyl-2-pyrrolidone Chemical compound C=CN1CCCC1=O WHNWPMSKXPGLAX-UHFFFAOYSA-N 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003522 acrylic cement Substances 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000001913 cellulose Substances 0.000 description 1
- 229920002678 cellulose Polymers 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 125000005670 ethenylalkyl group Chemical group 0.000 description 1
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- -1 polypropylene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
本發明涉及半導體裝置和半導體晶片的磨削及切割方法。本發明一實施例的半導體裝置包括：多個半導體晶片，相互隔開；第一基材，附著於各個半導體晶片的一面；黏結層，包括多個珠，設置於各個半導體晶片的另一面；以及第二基材，通過黏結層附著於各個半導體晶片的另一面。
Description
本發明涉及用於半導體封裝的半導體裝置的薄的晶粒（thin die）工序技術，更詳細地涉及包括低黏結性（low adhesion）原材料的半導體裝置的磨削（grinding）及切割（singulation）技術。
通常，將形成於半導體基板的多個半導體晶片區域通過劃線（scribe line）劃分，以用於半導體封裝。此時，沿著劃線對形成有集成電路的各個半導體晶片區域進行鋸切（sawing），將各個半導體晶片區域划片（dicing）為各個半導體晶片。像這樣，將對半導體基板的半導體晶片區域的個別芯片化稱為切割（singulation）。並且，為了進行後續的半導體封裝工序，可對切割的各個半導體晶片進行取放（pick and place，PnP）。
在現有技術中，為了進行固定切割的各個半導體晶片之間的位置的狀態下的PnP，利用將具有黏結力的膠帶附著於各個半導體晶片的方式。但是，這種情況下，其黏附力太強，因而當半導體晶片薄時，存在在進行PnP的過程中半導體晶片有可能容易破損的問題。即，對於現有技術而言，無法對薄的厚度的半導體晶片進行PnP，具有可僅對其厚度厚的半導體晶片進行PnP的限制。
現有技術文獻
專利文獻
（專利文獻1）KR10-2020-0034503 A
發明所欲解決之問題
為了解決如上所述的現有技術的問題，本發明的目的在於，提供低黏結性（low adhesion）的半導體裝置和在該半導體裝置中切割（singulation）半導體晶片的方法。
只是，本發明要解決的問題不局限於以上提及的問題，本發明所屬技術領域的通常知識者可從以下記載中明確地理解未提及的其他多種問題。
解決問題之技術手段
用於解決如上所述的問題的本發明一實施例的半導體裝置包括：多個半導體晶片，相互隔開；第一基材，附著於各個半導體晶片的一面；黏結層，包括多個珠（bead），設置於各個半導體晶片的另一面；以及第二基材，通過黏結層附著於各個半導體晶片的另一面。
在上述黏結層中，與上述半導體晶片的另一面相接觸的接觸面的黏結力可通過光或熱處理減少。
上述黏結層的面積可通過上述光照射處理減少。
在上述黏結層中，上述接觸面的面積可小於其中間層的截面面積。
在去除上述第一基材的狀態下，能夠對各個半導體晶片進行取放（pick and place，PnP）。
本發明一實施例的半導體晶片的切割方法包括：準備在一面分別具備多個半導體晶片區域和作為分離各個半導體晶片區域的隔開空間的溝槽的半導體基板的步驟；在半導體基板的一面附著第一基材的步驟；對半導體基板的另一面進行加工，以便於一邊減少半導體基板的厚度一邊使溝槽暴露的步驟；以及通過包括珠的黏結層將第二基材附著於半導體基板的另一面的步驟。
本發明一實施例的半導體晶片的切割方法還可包括：去除上述第一基材的步驟；以及對在上述黏結層中與上述半導體基板的另一面相接觸的接觸面進行光或熱處理，以便於減少其黏結力的步驟。
通過進行上述光或熱處理的步驟，在上述黏結層中，上述接觸面的面積可減少。
在進行上述光或熱處理的步驟之後，在上述黏結層中，上述接觸面的面積可小於其中間層的截面面積。
本發明一實施例的半導體晶片的切割方法在進行上述光或熱處理的步驟之後還可包括對各個半導體晶片進行取放的步驟。
對照先前技術之功效
在如上所述地構成的本發明中，對划片（dicing）的各個半導體晶片具有低黏結性（low adhesion），因而具有在進行PnP的過程中可防止薄的厚度的半導體晶片破損，與半導體晶片的厚度無關地，可順暢地進行PnP的優點。
並且，在本發明中，在切割工序中可通過溝槽自然地對各個半導體晶片進行划片，因而具有可防止以往因鋸切（sawing）工序而使薄的半導體基板破損的優點。
並且，本發明具有在切割工序中可通過載體基板保護半導體基板或划片的各個半導體晶片的優點。
可從本發明得到的效果不局限於以上提及的多種效果，本發明所屬技術領域的通常知識者可從以下記載中明確地理解未提及的其他多種效果。
本發明的上述目的和方案及基於此的效果通過附圖和相關的以下詳細說明更加明顯，由此本發明所屬技術領域的通常知識者可容易實施本發明的技術思想。並且，在說明本發明的過程中，當判斷本發明相關公知技術的具體說明有可能不必要地混淆本發明的要旨時，省略其詳細說明。
在本說明書中使用的術語用於說明多個實施例，並不限制本發明。在本說明書中，單數型除非在句子中特別提及，則根據情況還包括複數型。在本說明書中，「包括」、「具備」、「設有」或「具有」等術語不排除除了提及的結構要素之外的一個以上的其他結構要素的存在或添加。
在本說明書中，「或者」、「至少一個」等術語可表示一同羅列的多個詞彙中的一個，或兩個以上的組合。例如，「或B」「及B中的至少一個」可僅包括A或B中的一個，也可均包括A和B。
在本說明書中，「例如」等的說明不一定如同引用的特性、變量或值提出的多種信息準確地一致，不應通過包括容許誤差、測定誤差、測定準確度的限制和通常熟知的其他因素在內的變形之類的效果限定本發明多種實施例的發明的實施方式。
在本說明書中，當記載為一個結構要素與另一結構要素「相連接」或「相連」時，有可能直接與其另一結構要素相連接或相連，但應理解為中間有可能存在有其他結構要素。相反，當提及為一個結構要素與另一結構要素「直接相連接」或「直接相連」時，可理解為中間不存在有其他結構要素。
在本說明書中，當記載為一個結構要素處於另一結構要素「上」或與另一結構要素「相接」時，可直接相貼在其他結構要素上或與其他結構要素相連接，但應理解為中間還可存在有其他結構要素。相反，當記載為一個結構要素處於另一結構要素的「正上方」或與另一結構要素「相接」時，可理解為中間不存在有其他結構要素。說明結構要素之間的關係的其他多種表現，例如，「在～之間」和「直接在～之間」等也可同樣被解釋。
在本說明書中，「第一」、「第二」等術語可用於說明多種結構要素，但該結構要素不應局限於上述術語。並且，上述術語不應被解釋為用於限定各個結構要素的順序，能夠以區別一個結構要素和另一結構要素的目的使用。例如，「第一結構要素」可命名為「第二結構要素」，類似地，「第二結構要素」也可命名為「第一結構要素」。
除非有其他定義，則本說明書中使用的所有術語能夠以本發明所屬技術領域的通常知識者可共同理解的含義使用。並且，通常使用的詞典上定義的多個術語除非有明確的特別定義，則不被理想或過度解釋。
以下，參照附圖，詳細說明本發明的優選一實施例。
本發明的多個實施例的磨削及切割方法在半導體封裝工序中進行，可相當於將半導體基板的半導體晶片區域分別划片（dicing）為半導體晶片的切割工序。此時，半導體晶片區域為在半導體基板中形成有集成電路的區域，在該半導體基板的至少一面可形成有用於電信號的輸入/輸出的結構。這種各個半導體晶片區域可沿著劃線（scribe line）劃分。例如，半導體基板可以為形成有多個半導體晶片區域的晶圓（wafer）基板，但不局限於此。即，半導體基板的一面可相當於晶圓基板的表面（wafer surface）。
以下，說明本發明一實施例的磨削及切割方法。
圖1表示本發明一實施例的磨削及切割方法的流程圖，圖2及圖3表示本發明一實施例的磨削及切割方法的詳細流程圖。即，圖2表示本發明一實施例的磨削及切割方法的步驟S100，圖3表示本發明一實施例的磨削及切割方法的步驟S200的詳細流程圖。
並且，圖4a到圖4h為按照順序表示本發明一實施例的磨削及切割方法的剖視圖。只是，圖4a到圖4h中除了第一半導體晶片區域112a之外的第二半導體晶片區域112b及第三半導體晶片區域112c僅示出其一部分，由此除了第一半導體晶片115a之外的第二半導體晶片115b及第三半導體晶片115c和半導體基板111等也僅示出其一部分。
參照圖1，本發明一實施例的磨削及切割方法可包括步驟S100及步驟S200。
首先，步驟S100為準備結構體110的步驟。此時，結構體110包括：多個半導體晶片115a、115b、115c，相互隔開；第一基材114，附著於各個半導體晶片115a、115b、115c的一面；黏結層117，包括多個珠116，設置於各個半導體晶片115a、115b、115c的另一面；第二基材118，通過黏結層117附著於各個半導體晶片115a、115b、115c的另一面。具體地，如圖2、圖4a至圖4f所示，步驟S100可包括步驟S101至步驟S105。
即，在步驟S101中，準備半導體基板111（參照圖4a）。此時，半導體基板111包括多個半導體晶片區域112a、112b、112c。並且，作為分離各個半導體晶片區域112a、112b、112c的隔開空間的溝槽113可形成於半導體基板111的一面（參照圖4b）。尤其，溝槽113可形成於具備用於電信號的輸入/輸出的結構的半導體基板111的一面。
這種溝槽113可沿著各個半導體晶片區域112a、112b、112c的劃線（scribe line）形成。即，當從半導體基板111的一面上察看時，溝槽113可按照多個四角形排列形成，在一個四角形排列區域內可設有一個半導體晶片區域112。例如，溝槽113可利用刀片（blade）、激光（laser）、等離子（plasma）等形成，但不局限於此。
只是，優選地，通過等離子蝕刻（plasma etching）形成溝槽113。即，現有技術中採用利用刀片（blade）的鋸切（sawing）方式，因而當半導體基板111薄時，存在在該鋸切工序中半導體基板111有可能容易破損的問題。但是，本發明具有通過等離子蝕刻（plasma etching）代替鋸切方式，即使薄的半導體基板111也可防止其破損的優點。
之後，在步驟S102中，在半導體基板111附著第一基材114（參照圖4c）。第一基材114可以為本身具備黏結層的基材（例如，黏附用膠帶等）。或者，在半導體基板111的一面形成黏結層（未圖示）之後，可在黏結層上附著第一基材114。例如，該黏結層的黏結材料可以為橡膠類黏結劑、丙烯酸類黏結劑、矽類黏結劑、氨基甲酸乙酯類黏結劑、乙烯基烷基醚類黏結劑、聚乙烯醇類黏結劑、聚乙烯吡咯烷酮類黏結劑、聚丙烯醯胺類黏結劑、纖維素類黏結劑等，但不局限於此。並且，黏結材料可以為容易溶解於水或乙醇等溶劑的膠水（glue）材質。這是為了在後面步驟S400中容易去除第一基材114及第一黏結層117。
第一基材114為在本發明的切割工序中保護半導體基板111及半導體晶片115的基板。即，第一基材114起到幫助半導體基板111及半導體晶片115的移動並保護它們的一面的功能。這種第一基材114可通過上述的黏結層附著於半導體基板111的一面。例如，第一基材114可以為塑料材質、橡膠材質等，但不局限於此。
之後，在步驟S103中，對第一基材114的面中與半導體基板111相接的面的相反側面（即，一面）進行磨削（Grinding）等加工（參照圖4d）。只是，可省略這種步驟S103。即，第一基材114本身可具有多種厚度偏差，因而可通過這種步驟S103的加工彌補該厚度偏差。由此有利於滿足總厚度變化（TTV，total thickness variation）等的厚度偏差規格（spec）。
另一方面，圖4d中示出在步驟S103中利用磨床G加工，但本發明不局限於此。即，對第一基材114的一面的加工可包括用於減少其厚度偏差的蝕刻（Etching）、拋光（Polishing）、化學機械拋光（Chemical Mechanical Polishing，CMP）、磨削（Grinding）或這些工序的組合等，但不局限於此。
之後，在步驟S104中，對半導體基板111的另一面進行加工（參照圖4e）。即，將按照半導體基板111/第一基材114的順序層疊的結構體翻過來配置成半導體基板111的另一面處於上部之後，對其半導體基板111的另一面進行加工。
此時，能夠以規定厚度去除半導體基板111的另一面，以便於減少半導體基板111的厚度，並使填充有第一黏結層117的溝槽113向外部暴露。由此，可薄地加工半導體基板111，並同時自然地划片（dicing）為多個半導體晶片115a、115b、115c。當然，划片的各個半導體晶片115a、115b、115c可被附著於其一面的第一基材114支撐，以維持相互間的間隔。
例如，對半導體基板111的另一面的加工可包括蝕刻（Etching）、拋光（Polishing）、化學機械拋光（Chemical Mechanical Polishing, CMP）、磨削（Grinding）或這些工序的組合等，但不局限於此。可組合機械磨削（Mechanical Grinding）、CMP、等離子蝕刻（Plasma etching）及濕法蝕刻（Wet etching）對半導體基板111的另一面進行加工。
圖5中放大圖4f及圖4g的虛線部分，表示光或熱處理之前的狀態。
之後，在步驟S105中，通過黏結層117將第二基材118附著於半導體基板111的另一面，即，划片的各個半導體晶片115a、115b、115c的另一面（參照圖4f）。第二基材118可以為本身具備黏結層117的基材（例如，黏附用膠帶等）。或者，在各個半導體晶片115a、115b、115c的另一面形成黏結層117之後，可在黏結層117上附著第二基材118。
此時，第二基材118為在本發明的切割工序中保護半導體基板111及半導體晶片115的基板。即，第二基材118起到幫助半導體基板111及半導體晶片115的移動並保護這些的另一面的功能。例如，第一基材114可以為塑料材質、橡膠材質等，但不局限於此。
尤其，如圖5所示，分別向各個半導體晶片115a、115b、115c的另一面和第二基材118的一面提供黏結力的黏結層117包括珠（bead）116。此時，珠116為用於減少黏結層117的黏結力的結構，對其進行後述。例如，珠116可以為金屬材質、塑料材質、橡膠材質等，但不局限於此。
例如，作為黏結層117的黏結材料，可利用以環氧樹脂、丙烯酸樹脂、酚醛樹脂、聚醯亞胺樹脂、有機矽樹脂、苯乙烯樹脂等為主要成分的樹脂，但不局限於此。並且，第二黏結層122可具有相對高於第一黏結層117的模量值。
然後，步驟S200為準備進行取放（pick and place，PnP）的步驟。此時，PnP是指拾取（pick-up）划片的各個半導體晶片，放置（placing）於其他位置或裝置的工作。為了這種PnP，可利用夾頭（collet）等之類的PnP裝置。具體地，如圖3和圖4g至圖4h所示，步驟S200可包括步驟S201至步驟S203。
在步驟S201中，從結構體110中去除第一基材114（參照圖4g）。即，可從配置成使第一基材114處於上部的結構體110中去除第一基材114。
此時，根據材質特性，向第一基材114和各個半導體晶片115a、115b、115c提供黏結力的黏結層（未圖示）的黏結力弱，因而可通過機械壓力容易去除第一基材114。可對第一基材114的一端施加使第一基材114脫離的上部方向的機械壓力，以去除第一基材114。去除這種第一基材114之後，可利用水或乙醇等使該黏結層溶解的溶劑完全去除殘留於各個半導體晶片115a、115b、115c的一面的該黏結層。
圖6中放大圖4f及圖4g的虛線部分，表示光或熱處理之後的狀態。
之後，在步驟S202中，進行光或熱處理（參照圖6）。例如，可照射紫外線（UV）等光，或以規定以上的溫度加熱，但不局限於此。即，通過這種光或熱處理，對黏結層117的接觸面S1，即，與各個半導體晶片115a、115b、115c的另一面相接觸的接觸面S1的黏結力可減少。這是因為如圖6所示，通過光或熱處理，隨著黏結層117的一部分根據珠117的形狀減少，接觸面S1的面積減少。即，根據光或熱處理結果，在黏結層117中，接觸面S1的面積小於其中間層S2的截面面積。
只是，即使進行步驟S202，黏結層117的一部分接觸面S1仍然支撐各個半導體晶片115a、115b、115c，並向各個半導體晶片115a、115b、115c提供黏結力。只是，該接觸面S1通過光或熱處理減少，因而其黏結力處於相當弱的狀態。
當然，步驟S201和步驟S202可調換其順序。只是，按照步驟S201及步驟S202的順序進行，通過光或熱處理對黏結層117的接觸面S1的影響可變得更大。
之後，在步驟S203中，利用PnP裝置對各個半導體晶片115a、115b、115c進行PnP（參照圖4h）。即，從第二基材118中去除各個半導體晶片115a、115b、115c，移至電路板等。此時，與各個半導體晶片115a、115b、115c黏結的黏結層117具有弱的黏結力，因而即使各個半導體晶片115a、115b、115c具有薄的厚度，也可在無其破損的情況下容易進行PnP。由此，本發明可解決在進行PnP的過程中薄厚度的半導體晶片有可能容易破損的現有技術的問題。即，本發明具有可與半導體晶片115的厚度無關地順暢地進行PnP的優點。
根據步驟S104，減少其厚度的半導體晶片115處於非常薄的狀態，因而為了根據PnP工序的拾取，需要數mN/晶片（Chip）至數十mN/晶片水平的低的黏結力。即，當使用高的黏結力的膠黏劑（adhesive）時，有可能發生撿漏（Pick up miss）及晶片損壞（chip damage）。在本發明中，為了解決這種問題，提出用於實現利用珠116的低的黏結力的黏結層117的方案，因而可防止撿漏及晶片損壞。
以下，說明本發明多個實施例的半導體裝置。
本發明多個實施例的半導體裝置為具有可進行上述的本發明多個實施例的磨削及切割方法的結構的裝置，可以為具有上述的結構體110的裝置，或對結構體110進行步驟S201或步驟S202之後的裝置。
這種半導體裝置包括具有多個半導體晶片區域的半導體基板或多個半導體晶片（以下，稱為「第一結構」）和採用於這種第一結構的一面或另一面的結構（以下，稱為「第二結構」）。即，第二結構可選自在上述的結構體110中除了半導體基板或多個半導體晶片之外的多個結構（即，第一基材及第二基材、黏結層、溝槽等）中。只是，已對這種第一結構及第二結構進行上述，因而以下省略其說明。
各個半導體晶片區域或各個半導體晶片可包括多種多個個別裝置（individual devices）。例如，多個個別裝置可包括微電子裝置（microelectronic devices）、互補金屬絕緣體半導體晶體管（complementary metalinsulator-semiconductor transistor）、金屬氧化物半導體場效應電晶體（MOSFET，metal-oxidesemiconductor field effect transistor）、大型積體電路（LSI，large scale integration）、CMOS影像感測器（CIS，CMOS imaging sensor）等光電器件、微機電系統（MEMS，micro-electro-mechanical system）、彈性波濾波器器件、有源器件、無源器件等，但不局限於此。
並且，半導體晶片可以為記憶體半導體晶片。例如，記憶體半導體晶片可以為動態隨機存取記憶體（DRAM，Dynamic Random Access Memory）或靜態隨機存取記憶體（SRAM，Static Random Access Memory）之類的易失性記憶體半導體晶片或相變隨機存取記憶體（PRAM，Phase-change Random Access Memory）、磁阻隨機存取記憶體（MRAM，Magneto-resistive Random Access Memory）、鐵電隨機存取記憶體（FeRAM，Ferroelectric Random Access Memory）或電阻式隨機存取記憶體（RRAM，Resistive Random Access Memory）之類的非易失性記憶體半導體晶片，但不局限於此。
並且，半導體晶片可以為邏輯晶片。例如，邏輯晶片可以為中央處理器單元（CPU，Central Processor Unit）、微處理器單元（MPU，Micro Processor Unit）、圖形處理器單元（GPU，Graphic Processor Unit）或應用處理器（AP，Application Processor），但不局限於此。
各個半導體晶片區域或各個半導體晶片可包括晶片端子、絕緣圖案、配線圖案等。
晶片端子為使輸入/輸出信號輸入/輸出的結構，絕緣圖案為包括非導電性原材料的結構。此時，絕緣圖案可設置於半導體基板或半導體晶片的一面上。即，絕緣圖案包圍配線圖案的周邊，可防止不必要的電短路。這種絕緣圖案可具有層疊有多個絕緣層的結構。
並且，配線圖案為包括導電性物質的結構，可向垂直方向、水平方向等傳輸晶片端子或外部裝置（例如，板）等的電信號。即，配線圖案與晶片端子電連接，可提供用於將其晶片端子與外部裝置電連接的電連接路徑。此時，配線圖案可設置於絕緣圖案內，根據絕緣層的厚度，可包括多種結構。即，配線圖案可包括：配線層，通過在絕緣圖案內向水平方向延伸，可傳輸電信號；導電性通孔，通過在絕緣圖案內向垂直方向延伸，可傳輸電信號。
在如上所述地構成的本發明中，對划片（dicing）的各個半導體晶片具有低黏結性（low adhesion），因而具有可在進行PnP的過程中防止薄的厚度的半導體晶片破損，可與半導體晶片的厚度無關地順暢地進行PnP的優點。並且，在本發明中，在切割工序中可通過溝槽或孔自然地對各個半導體晶片進行划片，因而具有可防止以往鋸切（sawing）工序導致薄的半導體基板破損的優點。並且，本發明具有在切割工序中可通過載體基板保護半導體基板或划片的各個半導體晶片的優點。
在本發明的詳細說明中，說明具體實施例，但可在不脫離本發明的範圍內進行多種變形。因而本發明的範圍不局限於說明的實施例，應根據所付的發明要求保護範圍及其等同物而定。
110:結構體
111:半導體基板
112:半導體晶片區域
112a:第一半導體晶片區域
112b:第二半導體晶片區域
112c:第三半導體晶片區域
113:溝槽
114:第一基材
115,115a,115b,115c:半導體晶片116:珠
117:黏結層
118:第二基材
G:磨床
S1:接觸面
S2:中間層
S100,S101,S102,S103,S104,S105,S200,S201,S202,S203:步驟
圖1表示本發明一實施例的切割方法的流程圖。
圖2及圖3表示本發明一實施例的磨削及切割方法的詳細流程圖。
圖4a至圖4h為按照順序表示本發明一實施例的磨削及切割方法的剖視圖。
圖5中放大圖4f及圖4g的虛線部分，表示光或熱處理之前的狀態。
圖6中放大圖4f及圖4g的虛線部分，表示光或熱處理之後的狀態。
S100,S200:步驟
Claims (10)
- 一種半導體裝置，其特徵在於，包括： 多個半導體晶片，相互隔開； 第一基材，附著於各該半導體晶片的一面； 黏結層，包括多個珠，設置於各該半導體晶片的另一面；以及 第二基材，通過黏結層附著於各該半導體晶片的該另一面。
- 如請求項1所述之半導體裝置，其中，在該黏結層中，與該半導體晶片的該另一面相接觸的接觸面的黏結力通過光或熱處理減少。
- 如請求項2所述之半導體裝置，其中，該黏結層的該接觸面的面積通過該光或熱處理減少。
- 如請求項2所述之半導體裝置，其中，在該黏結層中，該接觸面的面積小於該黏結層的中間層的截面面積。
- 如請求項1所述之半導體裝置，其中，在去除該第一基材的狀態下，能夠對各該半導體晶片進行取放。
- 一種半導體晶片的切割方法，其特徵在於，包括： 準備在一面分別具備多個半導體晶片區域和作為分離各該半導體晶片區域的隔開空間的溝槽的半導體基板的步驟； 在該半導體基板的一面附著第一基材的步驟； 對該半導體基板的另一面進行加工，以便於一邊減少該半導體基板的厚度一邊使該溝槽暴露的步驟；以及 通過包括珠的黏結層將第二基材附著於該半導體基板的該另一面的步驟。
- 如請求項6所述之半導體晶片的切割方法，還包括： 去除該第一基材的步驟；以及 對在該黏結層中與該半導體基板的該另一面相接觸的接觸面進行光或熱處理，以便於減少該接觸面的黏結力的步驟。
- 如請求項7所述之半導體晶片的切割方法，其中，通過進行該光或熱處理的步驟，在該黏結層中，該接觸面的面積減少。
- 如請求項7所述之半導體晶片的切割方法，其中，在進行該光或熱處理的步驟之後，在該黏結層中，該接觸面的面積小於該黏結層的中間層的截面面積。
- 如請求項6所述之半導體晶片的切割方法，其中，在進行該光或熱處理的步驟之後還包括對各該半導體晶片進行取放的步驟。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210021156A KR102607265B1 (ko) | 2021-02-17 | 2021-02-17 | 반도체 장치와, 반도체 칩의 그라인딩 및 싱귤레이션 방법 |
| KR10-2021-0021156 | 2021-02-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202233407A true TW202233407A (zh) | 2022-09-01 |
Family
ID=83111863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110147552A TW202233407A (zh) | 2021-02-17 | 2021-12-17 | 半導體裝置和半導體晶片的磨削及切割方法 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR102607265B1 (zh) |
| TW (1) | TW202233407A (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4219605B2 (ja) * | 2002-03-12 | 2009-02-04 | リンテック株式会社 | 半導体ウエハ加工用粘着シートおよびその使用方法 |
| JP4840200B2 (ja) * | 2007-03-09 | 2011-12-21 | パナソニック株式会社 | 半導体チップの製造方法 |
| JP2010129700A (ja) * | 2008-11-26 | 2010-06-10 | Nitto Denko Corp | ダイシング・ダイボンドフィルム及び半導体装置の製造方法 |
| JP2010241967A (ja) * | 2009-04-07 | 2010-10-28 | Nitto Denko Corp | 再剥離性粘着シート及びこれを用いた被着体の加工方法 |
| KR20140128714A (ko) * | 2013-04-29 | 2014-11-06 | 에스티에스반도체통신 주식회사 | 솔더범프와 웨이퍼의 결합력 강화방법 |
| KR102030409B1 (ko) * | 2017-07-28 | 2019-10-10 | (주) 예스티 | 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템 |
| CN111295738B (zh) * | 2017-11-16 | 2024-05-24 | 琳得科株式会社 | 半导体装置的制造方法 |
| KR102706426B1 (ko) | 2018-09-21 | 2024-09-12 | 삼성전자주식회사 | 기판 쏘잉 방법 및 반도체 칩의 싱귤레이션 방법 |
-
2021
- 2021-02-17 KR KR1020210021156A patent/KR102607265B1/ko active IP Right Grant
- 2021-12-17 TW TW110147552A patent/TW202233407A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220117607A (ko) | 2022-08-24 |
| KR102607265B1 (ko) | 2023-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI578460B (zh) | 半導體封裝組件及其形成方法 | |
| TWI587467B (zh) | 半導體封裝結構及形成該半導體封裝結構的方法 | |
| TWI774684B (zh) | 平面光子電路及裝置用之晶圓級蝕刻方法 | |
| US9653372B2 (en) | Method for fabricating fan-out wafer level package and fan-out wafer level package fabricated thereby | |
| US7816793B2 (en) | Apparatus for facilitating proximity communication between chips | |
| US20090189256A1 (en) | Manufacturing process of semiconductor device and semiconductor device | |
| TWI494979B (zh) | 半導體製程 | |
| US10804212B2 (en) | Semiconductor device and package including modified region of less density at edge of device or substrate | |
| TW201530668A (zh) | 半導體裝置及其製造方法 | |
| US20120133046A1 (en) | Semiconductor structure and process thereof | |
| KR20150092675A (ko) | 반도체 소자의 제조 방법 | |
| TW201911477A (zh) | 半導體製程及半導體結構 | |
| CN103420322B (zh) | 晶片封装体及其形成方法 | |
| US20170179101A1 (en) | Bridge structure for embedding semiconductor die | |
| CN110534483B (zh) | 封装结构 | |
| US9324686B2 (en) | Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same | |
| TW202233407A (zh) | 半導體裝置和半導體晶片的磨削及切割方法 | |
| KR20180075512A (ko) | 메모리 디바이스에서의 구조적 무결성의 제공 | |
| US9177862B2 (en) | Semiconductor stack structure and fabrication method thereof | |
| CN110517959B (zh) | 封装结构的形成方法 | |
| CN110534484B (zh) | 封装结构 | |
| JP2021158336A (ja) | パッケージシールドを含むパッケージエッジに対する新規ｗｌｃｓｐの信頼性の向上 | |
| TW202226351A (zh) | 半導體裝置及半導體晶片的切單方法 | |
| JPH0629386A (ja) | 半導体装置の分割方法 | |
| US20230244043A1 (en) | Package with Integrated Optical Die and Method Forming Same |