TW202226487A - 用於低成本光學共同封裝之中介件架構上之補塊 - Google Patents

用於低成本光學共同封裝之中介件架構上之補塊 Download PDF

Info

Publication number
TW202226487A
TW202226487A TW110134688A TW110134688A TW202226487A TW 202226487 A TW202226487 A TW 202226487A TW 110134688 A TW110134688 A TW 110134688A TW 110134688 A TW110134688 A TW 110134688A TW 202226487 A TW202226487 A TW 202226487A
Authority
TW
Taiwan
Prior art keywords
die
interposer
photonic die
semiconductor package
photonic
Prior art date
Application number
TW110134688A
Other languages
English (en)
Inventor
李曉倩
尼亭 戴斯潘迪
歐姆卡 卡哈迪
雷文卓奈斯 Ｖ 馬哈吉
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW202226487A publication Critical patent/TW202226487A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4292—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/424—Mounting of the optical light guide
    • G02B6/4243—Mounting of the optical light guide into a groove
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/421—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical component consisting of a short length of fibre, e.g. fibre stub
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一半導體封裝體包含一中介件及一光子晶粒。該光子晶粒具有具一晶片上纖維連接件及焊料凸塊的一前側，該光子晶粒係在該中介件上方，其中該晶片上纖維連接件及該等焊料凸塊係背向該中介件。一補塊基體係安裝在該中介件上、鄰近於該光子晶粒。一邏輯晶粒係安裝在該補塊基體上，其中一懸突部係超過該補塊基體之一邊緣，且該懸突部係附接至該光子晶粒之該等焊料凸塊。一整合式散熱器(IHS)係在該邏輯晶粒上方，以使得該光子晶粒不直接接觸該IHS。

Description

用於低成本光學共同封裝之中介件架構上之補塊
本揭露內容的實施例係為半導體封裝體的領域，且特別是用於低成本光學共同封裝之中介件架構上之一補塊。
現今的消費電子市場經常需求複雜的功能，其需要極為錯綜複雜的電路系統。隨著不斷發展的每一代，縮放到越來越小的基本構建塊，例如電晶體，已使得能夠將更加錯綜複雜的電路系統合併在一單個晶粒上。半導體封裝體係用來保護一積體電路(IC)晶片或晶粒，且亦用來為該晶粒提供至外部電路系統的一電氣介面。隨著更小電子裝置之需求不斷增加，半導體封裝體被設計得更為緊密且必須支持更大的電路密度。
舉例而言，對用於一纖維連接件及一覆晶封裝體之低成本及大量製造(HVM)相容整合的架構及程序流程感興趣。在當前架構中，一FPGA晶粒或單晶片系統(SOC)及一光子晶粒係附接至一聚合物基體，且經由一嵌入式多晶粒互連橋接件(EMIB)連接。該光子晶粒之背側係包括V形槽，其將一纖維陣列導引進該光子晶粒中。為了建立此連接，使該光子晶粒部分地懸突該基體之一邊緣，以使該V形槽可在後續步驟中被纖維陣列接取。要求該光子晶粒在當前架構中懸突該基體之邊緣係有組裝程序上的挑戰，且可能有可靠性的問題。
另一選項係使用一以開放空腔為基的組裝，其中一溝槽或空腔係形成於該光子晶粒的矽基體中且部分地位於FPGA晶粒下方。該光子晶粒係翻轉且置放在該空腔中，所以纖維連接件係面朝上且該光子晶粒係直接連接至該FPGA晶粒。然而，形成該矽溝槽需要該矽基體的一最小預期厚度大於200 µm，以避免晶粒裂化。就HVM而言，形成此一深開放空腔係可為一昂貴程序。
於本發明的一個態樣中，揭示一種半導體封裝體，其包含：一中介件；一光子晶粒，其具有具一晶片上纖維連接件及焊料凸塊的一前側，該光子晶粒在該中介件上方，其中該前側係背向該中介件；一補塊基體，其安裝在該中介件上、鄰近於該光子晶粒；一邏輯晶粒，其安裝在該補塊基體上，其中一懸突部係超過該補塊基體之一邊緣，且該懸突部係附接至該光子晶粒之該等焊料凸塊；以及一整合式散熱器(IHS)，其在該邏輯晶粒上方，以使得該光子晶粒不直接接觸該IHS。
說明一種用於低成本光學共同封裝之中介件架構上之補塊。在以下說明中，闡述諸如特定材料及工具方案之眾多特定細節以便提供對本揭露內容之實施例的全然理解。對於熟習此項技術者將顯見的是，本揭露內容之實施例可在無這些特定細節之下實施。在其他情形中，諸如單或雙鑲嵌程序之習知特徵未詳細說明，以免非必要地模糊本揭露內容之實施例。此外，應瞭解的是，圖式中所示之各種實施例為例示性表示且未必按比例繪製。在一些情況下，各種操作可用最有助於理解本揭露內容的一方式，說明成依序進行之多個分立的操作，然而，說明之順序不應解釋為暗示這些操作必須依照順序。特定而言，可不按所呈順序施行這些操作。
某些命名法亦可在以下說明中僅出於參照之目的而使用，且因此非意欲為限制性的。舉例而言，諸如「上部」、「下部」、「上面」、「下方」、「底部」及「頂部」之用語係指在所參照的圖式中的方向。諸如「前」、「後」、「後面」、及「側面」之用語係說明組件之部分在一個一致但任意的參照框架內的指向及/或位置，其係藉由參照說明討論中的組件之內文及相關圖式而為明確。此命名法可包括以上具體提及之字詞、其衍生詞以及相似含義之字詞。
對於整合纖維連接件與一覆晶封裝體之技術，存在增加的需要。本文所說明的一或多個實施例係針對用於具有一邏輯晶粒之低成本光學共同封裝之中介件架構上的一補塊。
為提供情境，圖1例示用以將一纖維連接件整合進一覆晶半導體封裝體中的一實施例。在此架構中，半導體封裝體100包含一板102以及安裝至該板102的一基體104。一現場可規劃閘陣列(FPGA)106(或一單晶片系統(SOC))及一光子晶粒108係附接至該基體104，且透過該基體104中之一嵌入式多晶粒互連橋接件EMIB 109連接。一整合式散熱器(IHS)110係附接至該FPGA晶粒106及該光子晶粒108兩者。該光子晶粒108之背側係包括一V形槽纖維連接件112，其將一纖維陣列114導引進該光子晶粒108中。為了建立此連接，該光子晶粒108係附接至該基體104，使得該光子晶粒108部分地懸突該基體104之一邊緣，所以該光子晶粒108上之該V形槽可在後續步驟中被該纖維陣列114接取。一連接件支撐件116係附接至且懸掛在該IHS 110之延伸超過該光子晶粒108的一部分。該連接件支撐件116係於x、y、z附接、對準該V形槽纖維連接件112，以留持且支撐穿過其中之該纖維陣列114。在該連接件支撐件116之另一側上，該纖維陣列114係附接至一外部纖維連接件(或MT型套管)118。
此架構需要該光子晶粒108懸突該基體104的邊緣，此帶來組裝程序上的挑戰且可能有可靠性的問題。此外，需要該EMIB 109或替代的以開放空腔橋接件(OCB)為基的組裝，其中一溝槽或空腔係形成在該基體104中、部分地在該FPGA晶粒106下方以將該光子晶粒108置放成背面朝上，係可大幅增加製造成本。
根據本文所說明之一或多個實施例，中介件架構上的一補塊係針對低成本光學共同封裝提供。並非使用具有一EMIB之一基體來連接光子晶粒及一邏輯晶粒，本實施例將該基體拆分成兩層：一中介件及一補塊基體，且該光子晶粒係置放在具有面向上之焊料凸塊的一中介件上方，且直接連接至該邏輯晶粒，而不需要於一矽封裝體基體中蝕刻一深溝槽。一整合式蔽熱器(IHS)係置放在該邏輯晶粒上方且沒有直接接觸該光子晶粒。由於該光子晶粒係沒有直接接觸該IHS，所以光子晶粒有若干冷卻選項：1)將一銅塊置放在基體中；2)將一銅柱陣列置放在基體中；以及3)將虛設矽附接在光子晶粒與中介件之間，如下文所解釋。
使用此一架構所製造之一光學半導體封裝體係消除圖1之實施例的晶粒懸突，且亦可藉由消除對EMIB及/或OCB基體處理的需求而減少成本。此等系統之應用可包括但不限於具有一改良之整合式纖維連接結構的一FPGA或單晶片系統。
圖2A例示根據一實施例之具有中介件架構上之一補塊的一光學半導體封裝體的一截面圖。光學半導體封裝體200A包含一中介件202以及一光子晶粒204。該光子晶粒204具有一前側206及一相對的背側，其中該前側206具有鄰近於該光子晶粒204之一端的一晶片上纖維連接件208以及鄰近於一相對端的焊料凸塊210(示於圖2C中)。該光子晶粒204係在該中介件202上方，前側206向上，該晶片上纖維連接件208及該等焊料凸塊210係背向該中介件202。此具有將該晶片上纖維連接件208定位於該光子晶粒204之頂部上以得到更大的可接取性的益處。一補塊基體212係安裝在該中介件202上、鄰近於該光子晶粒204。一邏輯晶粒214係安裝在該補塊基體212上，其中一懸突部係超過該補塊基體212之一邊緣，且該懸突部係附接至該光子晶粒204之該等焊料凸塊210。在一實施例中，該邏輯晶粒214的範例可包括一FPGA及一SOC。一整合式散熱器(IHS)216係在該邏輯晶粒214上方，以使得該光子晶粒204不直接接觸該IHS 216。在一實施例中，該IHS 216可任擇地膠合至該中介件202。在實施例中，該中介件202及該補塊基體212兩者係可包含一有機基體，但可使用其他類型之合適基體。
在一進一步實施例中，中介件202可包括該中介件202中之一空腔內、在光子晶粒204下面的一銅塊222A，以從該光子晶粒204抽出熱。在一實施例中，該銅塊222A可具有小於或等於該光子晶粒204之一覆蓋區的一覆蓋區，使得該銅塊222A在該光子晶粒204之僅一部分或全部下面延伸。若該銅塊222A具有與一光子晶粒相同的尺寸，則該銅塊222A可直接定位在該光子晶粒204下面。若該銅塊222A係小於該光子晶粒204的尺寸，則該銅塊222A可定位在該光子晶粒204下面的任何地方。
圖2B例示根據一第二實施例之具有中介件架構上之一補塊的一光學半導體封裝體200B的一截面圖，其中圖2A之類似組件具有類似的參照數字。在此實施例中，中介件202可包括定位在光子晶粒204下面的一銅柱陣列222B，而非使用一銅塊222A。在此實施例中，該銅柱陣列222B可具有至少該光子晶粒204之覆蓋區尺寸的一覆蓋區。
圖2C例示中介件、該中介件上之補塊基體及光子晶粒的一俯視圖，其中圖2A及2B之類似組件具有類似的參照數字。此視圖展示，在圖2A及2B之實施例中，補塊基體212之一本體係具有在其中的一槽孔224。該補塊基體212係安裝至中介件202，以使得該槽孔224包圍光子晶粒204之一端的側面。在此視圖中，該光子晶粒204之面向上的焊料凸塊210亦為可見的。在一實施例中，邏輯晶粒214(未示出)係經由焊料凸塊225安裝至該補塊基體212，以使得該邏輯晶粒214覆蓋該槽孔224及該邏輯晶粒214之端部。該邏輯晶粒214之該等焊料凸塊225亦可附接至該光子晶粒204之該等焊料凸塊210。在另一實施例中，該補塊基體212之本體不具有一槽孔或切除部，且光子晶粒係位於該補塊基體212之外側。該中介件202接著將延伸超過該補塊基體212之側面，且附接至該光子晶粒204。此實施例將具有相同於圖2A及2B的截面圖。
圖3例示根據一第三實施例之具有中介件架構上之一補塊的一光學半導體封裝體200C的一截面圖，其中圖2A及2B之類似組件具有類似的參照數字。此實施例涵蓋補塊基體212具有比光子晶粒204更大之一厚度的情況。在此情況下，一塊虛設矽300係安裝在中介件202上、在該光子晶粒204正下面，以提高在該中介件202上面該光子晶粒204之高度。在一實施例中，該虛設矽300亦作用為該光子晶粒204之一進一步的冷卻選項。在實施例中，該虛設矽300可為相同尺寸或略微大於該光子晶粒204。
圖4例示一圖式，其展示圖3之虛設矽300及光子晶粒204的一放大圖。在實施例中，該虛設矽300可用一第一晶粒附接(DAF)膜400附接至中介件202，且可用一第二晶粒附接膜402附接至該光子晶粒204。在圖3及4兩者中，銅塊222A或銅柱陣列222B(統合展示成222)係展示在該中介件202中的一空腔內、在該虛設矽300及該光子晶粒204下面。
在一些實施例中，如圖3及4所示，一底填環氧樹脂材料302可沿著補塊基體212及邏輯晶粒214之底部邊緣沉積。參看圖4，該底填環氧樹脂材料302係展示在該虛設矽300與該補塊基體212之間。
在圖2A、2B及3中，展示晶片上纖維連接件208，其將一纖維陣列114之一端導引進光子晶粒204中，而纖維陣列218之另一端係附接至一晶片外纖維連接件220。在圖2A、2B及3所示之實施例中，該晶片外纖維連接件220係與該光子晶粒204間隔開，且安裝在中介件202與IHS 216之間。在一實施例中，該晶片上纖維連接件208可包含一組V形槽。
圖5例示根據一第四實施例之具有中介件架構上之一補塊的光學半導體封裝體的一截面圖，其中圖2A-3之類似組件具有類似的參照數字。如圖4及5兩者所示，在一替代實施例中，一纖維連接件220A係在V形槽208B上方直接附接至光子晶粒204，以將一纖維陣列連接至一外部纖維連接件(未示出)。亦在此實施例中，一面板載體500係鄰近於補塊基體212安裝在中介件202上，且該光子晶粒204係以焊料凸塊210面向上來附接至該面板載體500。該纖維連接件220A可安裝在該面板載體500上，以及在該面板載體與IHS 216之間。
在一進一步實施例中，纖維連接件220A可包括一對準孔洞502，以導引進一外部纖維連接件。一磁鐵504A係置放在該對準孔洞之一側，且一第二磁鐵504B係置放在該對準孔洞之另一側，以協助該外部纖維連接件之插入。在一實施例中，一第三磁鐵504C可置放在IHS 216中、在該等第一及第二磁鐵504A及504B上方對準，以協助該纖維連接件220A之插入。在一些實施例中，一環氧樹脂屏障506可在光子晶粒204之頂部表面上、在V形槽208B與焊料凸塊210之間，以作用為該纖維連接件220A之一擋止件。在一些實施例中，該環氧樹脂屏障506係被一溝槽取代，以避免環氧樹脂從一側流到另一側。
圖6例示用以製造具有中介件架構上之一補塊之一半導體封裝體的一程序。該程序可從用一晶粒附接膜將一光子晶粒附接在一中介件上開始，其中該光子晶粒具有一前側及一背側，該前側具有一晶片上纖維連接件及焊料凸塊，該光子晶粒以該前側背向該中介件來附接至該中介件(方塊600)。在此程序期間，一環氧樹脂屏障係可在該光子晶粒上之V形槽與焊料凸塊之間建造，接著在該等V形槽上方施配UV環氧樹脂。可在該光子晶粒上形成用以施配該環氧樹脂於其中的一溝槽，而不是該環氧樹脂屏障。應理解的是，在該光子晶粒附接至該中介件之前抑或是之後，銅塊或柱係可形成在該中介件中。
一補塊基體係使用熱壓接合(TCB)來附接至該中介件、鄰近於該光子晶粒(方塊602)。該TCB程序係熱壓該補塊基體之焊球，使得該補塊基體係以相同於該光子晶粒的高度安裝在該中介件上。針對邏輯晶粒附接，在跨該補塊基體及該光子晶粒之間為了達到足夠的厚度變化或CTV，TCB噴嘴可設計成在該光子晶粒上擋止，使得該補塊基體可與該光子晶粒齊平。在一實施例中，該補塊基體在厚度上可為大約70-150 µm。
邏輯晶粒係附接至該補塊基體，其中一懸突部係超過該補塊基體之一邊緣，以使得該懸突部係附接至該光子晶粒之該等焊料凸塊(方塊604)。在一實施例中，該邏輯晶粒係使用具有一環氧樹脂底填之TCB來附接至該補塊基體。
一整合式散熱器(IHS)係附接至該邏輯晶粒，以使得該光子晶粒不直接接觸該IHS (方塊606)。在一實施例中，該IHS可被設計成包括一閂鎖形貌體，使得纖維連接件可閂鎖在該IHS上，同時將一外部纖維連接件導引進該晶片上纖維連接件中。在另一實施例中，該IHS可包括一嵌入式磁鐵，以生成用於該纖維連接件的一拉力。
圖7例示根據本揭露內容之一實施例之一電子系統700的一方塊圖。該電子系統700可對應於例如，一可攜式系統、一電腦系統、一程序控制系統，或任何利用一處理器及一相關聯記憶體的其他系統。該電子系統700可包括一微處理器702(其具有一處理器704及控制單元706)、一記憶體裝置708以及一輸入/輸出裝置710 (應瞭解的是，在各種實施例中，該電子系統700可具有複數個處理器、控制單元、記憶體裝置單元，及/或輸入/輸出裝置)。在一實施例中，該電子系統700具有一組指令，其界定將要由該處理器704對資料施行的操作，以及在該處理器704、該記憶體裝置708與該輸入/輸出裝置710之間的其他交易。該控制單元706藉由循環致使指令從該記憶體裝置708被擷取且執行的一組操作，來協調該處理器704、該記憶體裝置708及該輸入/輸出裝置710之操作。該記憶體裝置708可包括一非依電性記憶體胞元，如本說明書所說明。在一實施例中，該記憶體裝置708係嵌入該微處理器702中，如圖7所繪示。在一實施例中，該處理器704，或該電子系統700之另一組件，係包括具有中介件架構上之一補塊的一或多個半導體封裝體，諸如本文所說明者。
圖8為一積體電路(IC)裝置總成的一截面圖，其可包括具有根據本文所揭露之一或多個實施例之中介件架構上之一補塊的一或多個半導體封裝體。
參看圖8，一IC裝置總成800包括具有本文所說明之一或多個積體電路結構的組件。該IC裝置總成800包括設置在一電路板802(其可例如為一主機板)上之多數個組件。該IC裝置總成800包括設置在該電路板802之一第一面840上及該電路板802之一相對的第二面842上的組件。一般而言，組件可被設置在該等面840及842中之一者或兩者上。特別是，該IC裝置總成800之組件中之任何合適者係可包括具有中介件架構上之一補塊的多數個半導體封裝體，諸如本文所揭露者。
在一些實施例中，該電路板802可為一印刷電路板(PCB)，其包括藉由介電材料層而互相分開且藉由導電通孔而互連之多個金屬層。該等金屬層中之任一或多者能以一所欲電路圖案形成，以便就電氣信號在與該電路板802耦接之組件間安排路由(任擇地結合其他金屬層)。在其他實施例中，該電路板802可為一非PCB基體。
圖8中所例示之IC裝置總成800係包括一中介件上封裝體結構836，其藉由耦接組件816耦接至該電路板802之第一面840。該等耦接組件816可將該中介件上封裝體結構836電氣及機械耦接至該電路板802，且可包括焊球(如圖8所示)、一插座之公及母部分、一黏著劑、一底填材料、及/或任何其他合適的電氣及/或機械耦接結構。
該中介件上封裝體結構836可包括一IC封裝體820，其藉由耦接組件818耦接至一中介件804。該等耦接組件818可採用任何合適的形式以供應用，諸如上文提及耦接組件816所論述之形式。雖然圖8中展示一單個IC封裝體820，但多個IC封裝體可耦接至該中介件804。應瞭解的是，額外的中介件可耦接至該中介件804。該中介件804可提供用以橋接該電路板802及該IC封裝體820的一居間基體。該IC封裝體820可為或包括例如一晶粒，或任何其他合適的組件。一般而言，該中介件804可將一連接擴展至一較寬間距或將一連接重排路由到一不同連接。舉例而言，該中介件804可將該IC封裝體820 (例如，一晶粒)耦接至該等耦接組件816之一球柵陣列(BGA)，以耦接至該電路板802。在圖8所例示之實施例中，該IC封裝體820及該電路板802係附接至該中介件804之相對側。在其他實施例中，該IC封裝體820及該電路板802係可附接至該中介件804之一相同側。在一些實施例中，三個或更多組件可藉由該中介件804互連。
該中介件804可由一環氧樹脂、一玻璃纖維強化環氧樹脂、一陶瓷材料、或諸如聚醯亞胺之一聚合物材料形成。在一些實行方式中，該中介件804可由其他替代的剛性或可撓性材料形成，其可包括與上述用於一半導體基體者相同的材料，諸如矽、鍺、以及其他III-V族及IV族材料。該中介件804可包括金屬互連件810及通孔808，包括但不限於穿矽通孔(TSV)806。該中介件804可進一步包括嵌入式裝置，包括被動及主動裝置兩者。此等裝置可包括但不限於電容器、解耦電容器、電阻器、電感器、保險絲、二極體、變壓器、感測器、靜電放電(ESD)裝置及記憶體裝置。較複雜裝置，諸如射頻(RF)裝置、功率放大器、電力管理裝置、天線、陣列、感測器、及微機電系統(MEMS)裝置，亦可形成於該中介件804上。該中介件上封裝體結構836可採取如業界所知之任何中介件上封裝體結構的形式。
IC裝置總成800可包括一IC封裝體824，其藉由耦接組件822耦接至該電路板802之第一面840。該等耦接組件822可採取上文提及耦接組件816所論述之實施例中之任一者的形式，且該IC封裝體824可採取上文提及IC封裝體820所論述之實施例中之任一者的形式。
圖8所例示之IC裝置總成800係包括一堆疊式封裝結構834，其係藉由耦接組件828耦接至該電路板802的第二面842。該堆疊式封裝結構834可包括一IC封裝體826及一IC封裝體832，其等藉由耦接組件830耦接在一起，以使得該IC封裝體826係設置在該電路板802與該IC封裝體832之間。該等耦接組件828及830可採取上文論述之耦接組件816之任何實施例的形式，且該等IC封裝體826及832可採取上文所論述之IC封裝體820之任何實施例的形式。該堆疊式封裝結構834可根據業界所知之堆疊式封裝結構中之任一者配置。
圖9例示根據本揭露內容之一實行方式的一運算裝置900。該運算裝置900容裝一板902。該板902可包括多數個組件，包括但不限於一處理器904及至少一通訊晶片906。該處理器904係實體且電氣耦接至該板902。在一些實行方式中，該至少一通訊晶片906亦實體且電氣耦接至該板902。在進一步實行方式中，該通訊晶片906係該處理器904之部分。
取決於其應用，該運算裝置900可包括可以是或可以不是實體且電氣耦接至該板902的其他組件。這些其它組件包括但不限於依電性記憶體(例如，DRAM)、非依電性記憶體(例如，ROM)、快閃記憶體、一圖形處理器、一數位信號處理器、一加密處理器、一晶片組、一天線、一顯示器、一觸控螢幕顯示器、一觸控螢幕控制器、一電池、一音訊編解碼器、一視訊編解碼器、一功率放大器、一全球定位系統(GPS)裝置、一羅盤、一加速度計、一陀螺儀、一揚聲器、一攝影機、及一大容量儲存裝置(諸如，硬碟驅動機、光碟(CD)、數位多功能碟(DVD)等)。
該通訊晶片906使能進行用以將資料傳送進出該運算裝置900的無線通訊。用語「無線」及其衍生詞可用以說明可透過經調變之電磁輻射之使用透過一非固態媒體來傳遞資料之電路、裝置、系統、方法、技術、通訊頻道等。該用語不暗示該等相關裝置不含有任何導線，雖然在一些實施例中它們能不含有。該通訊晶片906可實行多數個無線標準或協定中之任一者，包括但不限於Wi-Fi (IEEE 802.11家族)、WiMAX (IEEE 802.16家族)、IEEE 802.20、長程演進技術(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、其等的衍生物以及標定為3G、4G、5G及更高版本的任何其他無線協定。該運算裝置900可包括複數個通訊晶片906。舉例而言，一第一通訊晶片906可專用於較短範圍無線通訊，諸如Wi-Fi及藍牙，且一第二‎通訊晶片906可專用於較長範圍無線通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、及其他。
該運算裝置900之處理器904係包括封裝於該處理器904內之一積體電路晶粒。在本揭露內容之一些實行方式中，該處理器之積體電路晶粒係包括具有根據本揭露內容之實施例的一些實行方式之中介件架構上之一補塊的一或多個半導體封裝體。用語「處理器」可指處理來自暫存器及/或記憶體之電子資料的任何裝置或一裝置之部分，用以將該電子資料轉換成可儲存在暫存器及/或記憶體中之其他電子資料。
該通訊晶片906亦包括封裝在該通訊晶片906內的一積體電路晶粒。根據本揭露內容之實施例的另一實行方式，該通訊晶片之積體電路晶粒係包括具有根據本揭露內容之實施例之實行方式之中介件架構上之一補塊的一或多個半導體封裝體。
在進一步實行方式中，容裝在該運算裝置900內的另一組件係可含有一積體電路晶粒，其包括具有根據本揭露內容之實施例之實行方式之中介件架構上之一補塊的一或多個半導體封裝體。
在各種實行方式中，該運算裝置900可為一膝上型電腦、一輕省筆電、一筆記型電腦、一超輕薄筆電、一智慧型電話、一平板電腦、一個人數位助理(PDA)、一超輕薄行動PC、一行動電話、一桌上型電腦、一伺服器、一印表機、一掃描器、一監視器、一機上盒、一娛樂控制單元、一數位相機、一可攜式音樂播放器或一數位錄影機。在進一步實行方式中，該運算裝置900可為任何其他處理資料之電子裝置。
因此，本文所說明之實施例包括具有中介件架構上之一補塊的半導體封裝體。
本揭露內容之實施例所例示之實行方式的以上說明，包括在摘要中所說明的內容，並非意為窮舉性或欲將本揭露內容限制為所揭露之確切形式。儘管本揭露內容之特定實行方式及範例係基於說明目的而於本文中說明，但是如熟習相關技藝者將認識到，在本揭露內容之範圍內各種等效的修改是有可能的。
可按照上述詳細說明而對本揭露內容做出這些修改。以下申請專利範圍中所用之用語不應解釋為將本發明限於說明書及申請專利範圍中所揭露之特定實行方式。反之，本揭露內容的範圍完全由下面的申請專利範圍判定，其將依照已建立之申請專利範圍詮釋的準則來解釋。
範例實施例1：一半導體封裝體包含一中介件及一光子晶粒。該光子晶粒具有具一晶片上纖維連接件及焊料凸塊的一前側，該光子晶粒係在該中介件上方，其中該晶片上纖維連接件及該等焊料凸塊係背向該中介件。一補塊基體係安裝在該中介件上、鄰近於該光子晶粒。一邏輯晶粒係安裝在該補塊基體上，其中一懸突部係超過該補塊基體之一邊緣，且該懸突部係附接至該光子晶粒之該等焊料凸塊。一整合式散熱器(IHS)係在該邏輯晶粒上方，以使得該光子晶粒不直接接觸該IHS。
範例實施例2：如實施例1之半導體封裝體，其進一步包含在該中介件中之一空腔內、在該光子晶粒下面的一銅塊，以從該光子晶粒抽出熱。
範例實施例3：如實施例1之半導體封裝體，其進一步包含在該中介件中之一空腔內、在該光子晶粒下面的一銅柱陣列，以從該光子晶粒抽出熱。
範例實施例4：如實施例1、2或3之半導體封裝體，其中該補塊基體之一本體係具有於其中的一槽孔，該補塊基體係安裝至該中介件，以使得該槽孔包圍該光子晶粒之一端。
範例實施例5：如實施例4之半導體封裝體，其中該邏輯晶粒係安裝在該補塊基體上且覆蓋該槽孔，使得該邏輯晶粒的一部分係在該光子晶粒上方且附接至該光子晶粒之該等焊料凸塊。
範例實施例6：如實施例1、2、3、4或5之半導體封裝體，其進一步包含虛設矽，其安裝在該中介件上、在該光子晶粒之正下面。
範例實施例7：如實施例6之半導體封裝體，其中該虛設矽係用一第一晶粒附接膜附接至該中介件，且用一第二晶粒附接膜附接至該光子晶粒。
範例實施例8：如實施例6之半導體封裝體，其進一步包含在該中介件中之一空腔內、在虛設矽下面的一銅塊或一銅柱陣列中之至少一者。
範例實施例9：如實施例1、2、3、4、5、6、7或8之半導體封裝體，其進一步包含：一纖維陣列的一端附接至該光子晶粒上之該晶片上纖維連接件，且該纖維陣列的一第二端附接至一第二纖維連接件。
範例實施例10：如實施例1、2、3、4、5、6、7、8或9之半導體封裝體，其中該第二纖維連接件係與該光子晶粒間隔開且安裝在該中介件與IHS之間。
範例實施例11：如實施例1、2、3、4、5、6、7、8、9或10之半導體封裝體，其中該纖維連接件包含在該光子晶粒上用以連接至一纖維陣列的一組V形槽。
範例實施例12：如實施例1、2、3、4、5、6、7、8或9之半導體封裝體，其中該晶片上纖維連接件係在該光子晶粒上之該組V形槽上方直接附接至該光子晶粒。
範例實施例13：如實施例1、2、3、4、5、6、7、8、9、10、11或12之半導體封裝體，其進一步包含安裝在該中介件上、鄰近於該補塊基體的一面板載體，且該光子晶粒係以該等焊料凸塊面向上來附接至該面板載體。
範例實施例14：如實施例1、2、3、4、5、6、7、8、9、10、11、12或13之半導體封裝體，其中該纖維連接件包括一對準孔洞，以導引進一外部纖維連接件，其中一第一磁鐵係置放在該對準孔洞之一側，且一第二磁鐵係置放在該對準孔之一第二側。
範例實施例15：如實施例13之半導體封裝體，其進一步包含位在該IHS中、在該第一磁鐵及該第二磁鐵上方對準的一第三磁鐵。
範例實施例16：一種半導體封裝體包含一光子晶粒，其上下顛倒地安裝在一中介件上，其中該光子晶粒之一前側包括背向該中介件的一V形槽纖維連接件及焊料凸塊。一補塊基體係安裝在該中介件上、鄰近於該光子晶粒。一現場可規劃閘陣列(FPGA)晶粒係安裝在該補塊基體上，其中一懸突部係超過該補塊基體之一邊緣，且該懸突部係附接至該光子晶粒之該等焊料凸塊；且一整合式散熱器(IHS)係在該邏輯晶粒上方，以使得該光子晶粒不直接接觸該IHS。
範例實施例17：如實施例16之半導體封裝體，其進一步包含在該中介件中之一空腔內、在該光子晶粒下面的一銅塊，以從該光子晶粒抽出熱。
範例實施例18：如實施例16之半導體封裝體，其進一步包含在該中介件中之一空腔內、在該光子晶粒下面的一銅柱陣列，以從該光子晶粒抽出熱。
範例實施例19：如實施例16、17或18之半導體封裝體，其中該補塊基體之一本體係具有於其中的一槽孔，該補塊基體係安裝至該中介件，以使得該槽孔包圍該光子晶粒之一端。
範例實施例20：如實施例19之半導體封裝體，其中該FPGA晶粒係安裝在該補塊基體上且覆蓋該槽孔，使得該FPGA晶粒的一部分係在該光子晶粒上方且附接至該光子晶粒之該等焊料凸塊。
範例實施例21：如實施例16、17、18、19或20之半導體封裝體，其進一步包含虛設矽，其安裝在該中介件上、在該光子晶粒之正下面。
範例實施例22：如實施例21之半導體封裝體，其進一步包含在該中介件中之一空腔內、在虛設矽下面的一銅塊或一銅柱陣列中之至少一者。
範例實施例23：如實施例16、17、18、19、20、21或22之半導體封裝體，其進一步包含：一纖維陣列的一端附接至該光子晶粒上之該V形槽連接件，且該纖維陣列的一第二端附接至一第二纖維連接件。
範例實施例24：一種製造一半導體封裝體之方法，該方法包含：用一晶粒附接膜來將一光子晶粒附接在一中介件上，其中該光子晶粒具有具一晶片上纖維連接件及焊料凸塊的一前側，該光子晶粒以該前側背向該中介件來附接至該中介件。一補塊基體係使用熱壓接合來附接至該中介件、鄰近於該光子晶粒。一一邏輯晶粒係附接至該補塊基體，其中一懸突部係超過該補塊基體之一邊緣，以使得該懸突部係附接至該光子晶粒之該等焊料凸塊。一整合式散熱器(IHS)係附接至該邏輯晶粒，以使得該光子晶粒不直接接觸該IHS。
範例實施例25：如實施例24之方法，其進一步包含形成在該中介件中、在該光子晶粒下面的一銅塊或一銅柱陣列。
100:半導體封裝體 102,902:板 104:基體 106:現場可規劃閘陣列,FPGA晶粒 108,204:光子晶粒 109:嵌入式多晶粒互連橋接件EMIB,EMIB 110,216:整合式散熱器,IHS 112:V形槽纖維連接件 114,218:纖維陣列 116:連接件支撐件 118:外部纖維連接件 200A,200B,200C:光學半導體封裝體 202,804:中介件 206:前側 208:晶片上纖維連接件 208B:V形槽 210,225:焊料凸塊 212:補塊基體 214:邏輯晶粒 220:晶片外纖維連接件 220A:纖維連接件 222A:銅塊 222B:銅柱陣列 224:槽孔 300:虛設矽 302:底填環氧樹脂材料 400:第一晶粒附接膜 402:第二晶粒附接膜 500:面板載體 502:對準孔洞 504A:磁鐵 504B:第二磁鐵 504C:第三磁鐵 506:環氧樹脂屏障 600,602,604,606:方塊 700:電子系統 702:微處理器 704,904:處理器 706:控制單元 708:記憶體裝置 710:輸入/輸出裝置 800:IC裝置總成 802:電路板 806:穿矽通孔 808:通孔 810:金屬互連件 816,818,822,828,830:耦接組件 820,824,826,832:IC封裝體 834:堆疊式封裝結構 836:中介件上封裝體結構 840:第一面,面 842:第二面,面 900:運算裝置 906:通訊晶片,第一通訊晶片,第二通訊晶片
圖1例示用以將一纖維連接件整合進一覆晶半導體封裝體中的一實施例。
圖2A例示根據一實施例之具有中介件架構上之一補塊的一光學半導體封裝體的一截面圖。
圖2B例示根據一第二實施例之具有中介件架構上之一補塊的一光學半導體封裝體的一截面圖。
圖2C例示中介件、補塊基體及中介件上之光子晶粒的一俯視圖。
圖3例示根據一第三實施例之具有中介件架構上之一補塊的光學半導體封裝體的一截面圖。
圖4例示一圖式，其展示圖3之虛設矽及光子晶粒的一放大圖。
圖5例示根據一第四實施例之具有中介件架構上之一補塊的光學半導體封裝體的一截面圖。
圖6例示用以製造具有中介件架構上之一補塊之一半導體封裝體的一程序。
圖7例示根據本揭露內容之一實施例之一電子系統的一方塊圖。
圖8為一積體電路(IC)裝置總成的一截面圖，其可包括具有根據本文所揭露之一或多個實施例之中介件架構上之一補塊的一或多個半導體封裝體。
圖9例示根據本揭露內容之一實行方式的一運算裝置。
200A:光學半導體封裝體
202:中介件
204:光子晶粒
206:前側
208:晶片上纖維連接件
210:焊料凸塊
212:補塊基體
214:邏輯晶粒
216:整合式散熱器，IHS
218:纖維陣列
220:晶片外纖維連接件
222A:銅塊

Claims (25)

  1. 一種半導體封裝體，其包含： 一中介件； 一光子晶粒，其具有具一晶片上纖維連接件及焊料凸塊的一前側，該光子晶粒在該中介件上方，其中該前側係背向該中介件； 一補塊基體，其安裝在該中介件上、鄰近於該光子晶粒； 一邏輯晶粒，其安裝在該補塊基體上，其中一懸突部係超過該補塊基體之一邊緣，且該懸突部係附接至該光子晶粒之該等焊料凸塊；以及 一整合式散熱器(IHS)，其在該邏輯晶粒上方，以使得該光子晶粒不直接接觸該IHS。
  2. 如請求項1之半導體封裝體，其進一步包含在該中介件中之一空腔內、在該光子晶粒下面的一銅塊，以從該光子晶粒抽出熱。
  3. 如請求項1之半導體封裝體，其進一步包含在該中介件中之一空腔內、在該光子晶粒下面的一銅柱陣列，以從該光子晶粒抽出熱。
  4. 如請求項1、2或3之半導體封裝體，其中該補塊基體之一本體係具有於其中的一槽孔，該補塊基體係安裝至該中介件，以使得該槽孔包圍該光子晶粒之一端。
  5. 如請求項4之半導體封裝體，其中該邏輯晶粒係安裝在該補塊基體上且覆蓋該槽孔，使得該邏輯晶粒的一部分係在該光子晶粒上方且附接至該光子晶粒之該等焊料凸塊。
  6. 如請求項1、2或3之半導體封裝體，其進一步包含虛設矽，其安裝在該中介件上、在該光子晶粒之正下面。
  7. 如請求項6之半導體封裝，其中該虛設矽係用一第一晶粒附接膜附接至該中介件，且用一第二晶粒附接膜附接至該光子晶粒。
  8. 如請求項6之半導體封裝體，其進一步包含在該中介件中之一空腔內、在虛設矽下面的一銅塊或一銅柱陣列中之至少一者。
  9. 如請求項1、2或3之半導體封裝體，其進一步包含：一纖維陣列的一端附接至該光子晶粒上之該晶片上纖維連接件，且該纖維陣列的一第二端附接至一第二纖維連接件。
  10. 如請求項9之半導體封裝體，其中該第二纖維連接件係與該光子晶粒間隔開且安裝在該中介件與IHS之間。
  11. 如請求項9之半導體封裝體，其中該纖維連接件包含在該光子晶粒上用以連接至一纖維陣列的一組V形槽。
  12. 如請求項9之半導體封裝體，其中該晶片上纖維連接件係在該光子晶粒上之該組V形槽上方直接附接至該光子晶粒。
  13. 如請求項1、2或3之半導體封裝體，其進一步包含安裝在該中介件上、鄰近於該補塊基體的一面板載體，且該光子晶粒係以該等焊料凸塊面向上來附接至該面板載體。
  14. 如請求項1、2或3之半導體封裝體，其中該纖維連接件包括一對準孔洞，以導引進一外部纖維連接件，其中一第一磁鐵係置放在該對準孔洞之一側，且一第二磁鐵係置放在該對準孔之一第二側。
  15. 如請求項13之半導體封裝體，其進一步包含在該IHS中、在該第一磁鐵及該第二磁鐵上方對準的一第三磁鐵。
  16. 一種半導體封裝體，其包含： 一光子晶粒，其上下顛倒地安裝在一中介件上，其中該光子晶粒之一前側係包括背向該中介件之一V形槽纖維連接件及焊料凸塊； 一補塊基體，其安裝在該中介件上、鄰近於該光子晶粒； 一現場可規劃閘陣列(FPGA)晶粒，其安裝在該補塊基體上，其中一懸突部係超過該補塊基體之一邊緣，且該懸突部係附接至該光子晶粒之該等焊料凸塊；以及 一整合式散熱器(IHS)，其在邏輯晶粒上方，以使得該光子晶粒不直接接觸該IHS。
  17. 如請求項16之半導體封裝體，其進一步包含在該中介件中之一空腔內、在該光子晶粒下面的一銅塊，以從該光子晶粒抽出熱。
  18. 如請求項16之半導體封裝體，其進一步包含在該中介件中之一空腔內、在該光子晶粒下面的一銅柱陣列，以從該光子晶粒抽出熱。
  19. 如請求項16、17或18之半導體封裝體，其中該補塊基體之一本體係具有於其中的一槽孔，該補塊基體係安裝至該中介件，以使得該槽孔包圍該光子晶粒之一端。
  20. 如請求項19之半導體封裝體，其中該FPGA晶粒係安裝在該補塊基體上且覆蓋該槽孔，使得該FPGA晶粒的一部分係在該光子晶粒上方且附接至該光子晶粒之該等焊料凸塊。
  21. 如請求項16、17或18之半導體封裝體，其進一步包含虛設矽，其安裝在該中介件上、在該光子晶粒之正下面。
  22. 如請求項21之半導體封裝體，其進一步包含在該中介件中之一空腔內、在虛設矽下面的一銅塊或一銅柱陣列中之至少一者。
  23. 如請求項16、17或18之半導體封裝體，其進一步包含：一纖維陣列的一端附接至該光子晶粒上之該V形槽纖維連接件，且該纖維陣列的一第二端附接至一第二纖維連接件。
  24. 一種製造一半導體封裝體之方法，該方法包含： 用一晶粒附接膜來將一光子晶粒附接在一中介件上，其中該光子晶粒具有具一晶片上纖維連接件及焊料凸塊的一前側，該光子晶粒以該前側背向該中介件來附接至該中介件； 使用熱壓接合來將一補塊基體附接至該中介件、鄰近於該光子晶粒； 將一邏輯晶粒附接至該補塊基體，其中一懸突部係超過該補塊基體之一邊緣，以使得該懸突部係附接至該光子晶粒之該等焊料凸塊；以及 將一整合式散熱器(IHS)附接至該邏輯晶粒，以使得該光子晶粒不直接接觸該IHS。
  25. 如請求項24之方法，其進一步包含形成在該中介件中、在該光子晶粒下面的一銅塊或一銅柱陣列。
TW110134688A 2020-12-22 2021-09-16 用於低成本光學共同封裝之中介件架構上之補塊 TW202226487A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/131,621 US12061371B2 (en) 2020-12-22 2020-12-22 Patch on interposer architecture for low cost optical co-packaging
US17/131,621 2020-12-22

Publications (1)

Publication Number Publication Date
TW202226487A true TW202226487A (zh) 2022-07-01

Family

ID=82023398

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110134688A TW202226487A (zh) 2020-12-22 2021-09-16 用於低成本光學共同封裝之中介件架構上之補塊

Country Status (6)

Country Link
US (1) US12061371B2 (zh)
EP (1) EP4268280A1 (zh)
CN (1) CN116472607A (zh)
NL (1) NL2029788B1 (zh)
TW (1) TW202226487A (zh)
WO (1) WO2022139905A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12061371B2 (en) * 2020-12-22 2024-08-13 Intel Corporation Patch on interposer architecture for low cost optical co-packaging
US11538790B2 (en) * 2021-03-22 2022-12-27 Broadcom International Pte. Ltd. Extended HBM offsets in 2.5D interposers
US20230125546A1 (en) * 2021-10-27 2023-04-27 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Making a Photonic Semiconductor Package

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8373259B2 (en) * 2010-07-27 2013-02-12 Intel Corporation Optical connection through single assembly overhang flip chip optics die with micro structure alignment
US9478476B2 (en) 2011-12-16 2016-10-25 Intel Corporation Package for a microelectronic die, microelectronic assembly containing same, microelectronic system, and method of reducing die stress in a microelectronic package
WO2013100995A1 (en) 2011-12-28 2013-07-04 Intel Corporation Photonic package architecture
US9874688B2 (en) 2012-04-26 2018-01-23 Acacia Communications, Inc. Co-packaging photonic integrated circuits and application specific integrated circuits
US9848510B2 (en) 2014-12-19 2017-12-19 Intel Corporation Socket loading element and associated techniques and configurations
US9786641B2 (en) * 2015-08-13 2017-10-10 International Business Machines Corporation Packaging optoelectronic components and CMOS circuitry using silicon-on-insulator substrates for photonics applications
US10348437B2 (en) * 2015-11-18 2019-07-09 Luxtera, Inc. Method and system for cassette based wavelength division multiplexing
US9651751B1 (en) * 2016-03-10 2017-05-16 Inphi Corporation Compact optical transceiver by hybrid multichip integration
US20170287873A1 (en) * 2016-03-29 2017-10-05 Santosh Sankarasubramanian Electronic assembly components with corner adhesive for warpage reduction during thermal processing
WO2018190952A1 (en) 2017-04-14 2018-10-18 Google Llc Integration of silicon photonics ic for high data rate
US10566287B1 (en) * 2018-02-02 2020-02-18 Inphi Corporation Light engine based on silicon photonics TSV interposer
US10598860B2 (en) 2018-03-14 2020-03-24 Globalfoundries Inc. Photonic die fan out package with edge fiber coupling interface and related methods
US11043478B2 (en) 2018-04-24 2021-06-22 Cisco Technology, Inc. Integrated circuit bridge for photonics and electrical chip integration
US10924269B1 (en) * 2018-08-02 2021-02-16 Inphi Corporation Compact optical module integrated for communicating cryptocurrency transaction
CN112771793B (zh) * 2018-10-11 2024-03-29 卢克斯特拉有限公司 用于硅光子插入器的cwdm复用器/解复用器设计的方法和系统
US11735533B2 (en) * 2019-06-11 2023-08-22 Intel Corporation Heterogeneous nested interposer package for IC chips
CN112558240A (zh) * 2019-09-26 2021-03-26 台湾积体电路制造股份有限公司 封装总成及其制造方法
US20210405311A1 (en) * 2020-06-25 2021-12-30 Intel Corporation Optical fiber connector attach to die in wafer or panel level to enable known good die
US20220093480A1 (en) * 2020-09-24 2022-03-24 Intel Corporation Mold-in-mold structure to improve solder joint reliability
US20220190918A1 (en) * 2020-12-11 2022-06-16 Intel Corporation Embedded faraday rotators and components for increasing bandwidth and/or reducing fiber count in photonics multi chip packages
US20220187549A1 (en) * 2020-12-15 2022-06-16 Intel Corporation Faraday rotator optical interconnects for optical insulator in semiconductor substrate packaging
US20220187548A1 (en) * 2020-12-15 2022-06-16 Intel Corporation Faraday rotator interconnect as a through-via configuration in a patch architecture
US12044888B2 (en) * 2020-12-22 2024-07-23 Intel Corporation Silicon groove architectures and manufacturing processes for passive alignment in a photonics die
US12061371B2 (en) * 2020-12-22 2024-08-13 Intel Corporation Patch on interposer architecture for low cost optical co-packaging
US20220199486A1 (en) * 2020-12-22 2022-06-23 Intel Corporation Heat extraction path from a laser die using a highly conductive thermal interface material in an optical transceiver
US20220196935A1 (en) * 2020-12-22 2022-06-23 Intel Corporation Novel connector designs for photonics packaging integration
US20220291462A1 (en) * 2021-03-11 2022-09-15 Intel Corporation Method to couple light using integrated heat spreader
US20220308293A1 (en) * 2021-03-25 2022-09-29 Intel Corporation Enabling passive alignment for lens attach
US20220308294A1 (en) * 2021-03-26 2022-09-29 Intel Corporation Package expanded beam connector for on-package optics
US20220310566A1 (en) * 2021-03-26 2022-09-29 Intel Corporation Barriers for grooves in photonics dies
US20230081139A1 (en) * 2021-09-15 2023-03-16 Intel Corporation Integrated circuit package with flipped high bandwidth memory device
US20230168448A1 (en) * 2021-11-30 2023-06-01 Xiaoqian Li Keep-out zone (koz) barriers to prevent epoxy flow into v-groove zone on photonics die

Also Published As

Publication number Publication date
US20220196943A1 (en) 2022-06-23
NL2029788A (en) 2022-07-19
CN116472607A (zh) 2023-07-21
US12061371B2 (en) 2024-08-13
NL2029788B1 (en) 2023-06-21
WO2022139905A1 (en) 2022-06-30
EP4268280A1 (en) 2023-11-01

Similar Documents

Publication Publication Date Title
US11735533B2 (en) Heterogeneous nested interposer package for IC chips
US10867961B2 (en) Single layer low cost wafer level packaging for SFF SiP
US10790231B2 (en) Microelectronic structures having multiple microelectronic devices connected with a microelectronic bridge embedded in a microelectronic substrate
CN105981159B (zh) 具有设置在封装体内的无源微电子器件的微电子封装件
TW202226487A (zh) 用於低成本光學共同封裝之中介件架構上之補塊
US11552019B2 (en) Substrate patch reconstitution options
US20160043056A1 (en) Die assembly on thin dielectric sheet
US12044888B2 (en) Silicon groove architectures and manufacturing processes for passive alignment in a photonics die
EP4024446A1 (en) Heat extraction path from a laser die using a highly conductive thermal interface material in an optical transceiver
US20220093480A1 (en) Mold-in-mold structure to improve solder joint reliability
US20240203805A1 (en) Embedded memory for glass core packages
US20240222286A1 (en) Hybrid bonded die-last interconnect architectures