TW202220926A - 使用鈍化介面間隙的電阻變化元件及其製造方法 - Google Patents

使用鈍化介面間隙的電阻變化元件及其製造方法 Download PDF

Info

Publication number
TW202220926A
TW202220926A TW110128768A TW110128768A TW202220926A TW 202220926 A TW202220926 A TW 202220926A TW 110128768 A TW110128768 A TW 110128768A TW 110128768 A TW110128768 A TW 110128768A TW 202220926 A TW202220926 A TW 202220926A
Authority
TW
Taiwan
Prior art keywords
resistance change
evaporation
stack
conductive
manufacturing
Prior art date
Application number
TW110128768A
Other languages
English (en)
Inventor
馬克 拉姆斯比
湯瑪士 盧科斯
山口達也
野沢秀二
佐藤渚
Original Assignee
美商奈特洛公司
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商奈特洛公司, 日商東京威力科創股份有限公司 filed Critical 美商奈特洛公司
Publication of TW202220926A publication Critical patent/TW202220926A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/50—Bistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種製造電阻變化元件的方法。該方法可以包括在基板上方形成堆疊。堆疊可以包括導電材料、電阻變化材料、第一表面和與第一表面相對的第二表面。該方法還可以包括在堆疊上方沉積第一材料，使得第一材料直接接觸堆疊的第一表面和第二表面中的至少一個。該方法還可以包括在沉積第一材料之後，在第一材料上方形成第二材料並且透過第二材料蒸發第一材料的一部分以在第二材料與堆疊的第一表面和第二表面中的至少一個之間產生間隙。

Description

使用鈍化介面間隙的電阻變化元件及其製造方法
本公開整體上涉及電阻變化元件，並且更具體地，涉及用於製造具有將電阻變化材料的側壁和沈積在電阻變化元件上的保護性絕緣材料的側壁分開的間隙的電阻變化元件的方法。
相關申請的交叉引用
本申請與以下美國專利有關，這些專利已轉讓給本申請的受讓人，並在此透過引用整體併入： 美國專利號6,835,591，於2002年4月23日提交，名稱為Methods of Nanotube Films and Articles； 美國專利號7,335,395，於2003年1月13日提交，名稱為Methods of Using Pre-Formed Nanotubes to Make Carbon Nanotube Films, Layers, Fabrics, Ribbons, Elements, and Articles； 美國專利號6,706,402，於2004年3月16日提交，名稱為Nanotube Films and Articles； 美國專利號7,115,901，於2004年6月9日提交，名稱為Non-Volatile Electromechanical Field Effect Devices and Circuits Using Same and Methods of Forming Same； 美國專利號7,365,632，於2005年9月20日提交，名稱為Resistive Elements Using Carbon Nanotubes； 美國專利號7,781,862，於2005年11月15日提交，名稱為Two-Terminal Nanotube Devices and Systems and Methods of Making Same； 美國專利號7,479,654，於2005年11月15日提交，名稱為Memory Arrays Using Nanotube Articles with Reprogrammable Resistance； 美國專利號8,217,490，於2007年8月8日提交，名稱為Nonvolatile Nanotube Diodes and Nonvolatile Nanotube Blocks and Systems Using Same and Methods of Making Same； 美國專利號7,835,170，於2007年8月8日提交，名稱為Nonvolatile Nanotube Diodes and Nonvolatile Nanotube Blocks and Systems Using Same and Methods of Making Same； 美國專利號8,102,018，於2007年8月8日提交，名稱為Nonvolatile Resistive Memories Have Scalable Two-Terminal Nanotube Switches； 美國專利號9,287,356，2009年1月20日提交，名稱為Nonvolatile Nanotube Diodes and Nonvolatile Nanotube Blocks and Systems Using Same and Methods of Making Same； 美國專利號8,319,205，2009年8月6日提交，名稱為Nonvolatile Nanotube Programmable Logic Devices and a Nonvolatile Nanotube Field Programmable Gate Array Using Same； 美國專利號8,351,239，2009年10月23日提交，標題為Dynamic Sense Current Supply Circuit and Associated Method for Reading and Characterizing a Resistive Memory Array； 美國專利號8,000,127，於2009年11月13日提交，名稱為Method for Resetting a Resistive Change Memory Element； 美國專利號8,619,450，2010年9月1日提交，名稱為A Method for Adjusting a Resistive Change Element Using a Reference； 美國專利號8,941,094，2010年9月2日提交，名稱為Methods for Adjusting the Conductivity Range of a Nanotube Fabric Layer的方法； 美國專利號9,422,651，於2011年3月30日提交，名稱為Methods for Arrangeing Nanoscopic Elements Within Networks, Fabrics, and Films； 美國專利號9,390,790，於2012年12月17日提交，名稱為Carbon Based Nonvolatile Cross Point Memory Incorporating Carbon Based Diode Select Devices And MOSFET Select Devices For Memory And Logic Applications； 美國專利號9,337,423，2015年2月27日提交，名稱為“Two-Terminal Switching Device Using a Composite Material of Nanoscopic Particles and Carbon Nanotubes”；和 美國專利號10,355,206，於2017年4月12日提交，名稱為Sealed Resistive Change Elements。
電阻變化裝置在半導體和電子行業中是眾所周知的。例如，此類裝置包括但不限於相變記憶體、固體電解質記憶體、金屬氧化物電阻記憶體和諸如NRAM TM的碳奈米管記憶體。
電阻變化裝置透過在多個非易失性電阻狀態之間調節電阻變化材料來存儲資訊，以響應一些施加的刺激，在兩個或多個電阻狀態之間的每個單獨陣列單元內。電阻變化材料可用於各種不同的裝置，包括記憶體裝置、模擬電路和邏輯裝置，以及其他類型的裝置。
貫穿本說明書對相關技術的任何討論均不應被視為承認此類技術是廣為人知的或構成本領域通常知識的一部分。此外，本文要求保護的主題不限於解決任何缺點或僅在諸如上述那些環境中操作的實施例。相反地，提供該背景僅用於說明可以實踐在此描述的一些實施例的一個例示技術領域。
本發明涉及形成電阻變化元件的方法，其中空氣或真空間隙將電阻變化材料與隨後沉積的保護材料分開。
具體地，本發明提供了製造電阻變化元件的第一種方法。該方法包括首先在基板上形成堆疊。堆疊可以包括導電材料、電阻變化材料、第一表面和與第一表面相對的第二表面。該方法還包括在堆疊上方沉積第一材料，使得第一材料直接接觸堆疊的第一表面和第二表面中的至少一個。在沉積第一材料之後，該方法還包括在第一材料上方形成第二材料並且透過第二材料蒸發第一材料的一部分以在第二材料與堆疊的第一表面和第二表面中的至少一個之間產生間隙。
本發明還提供了第二種電阻變化元件的製造方法。該方法包括首先在基板上方形成第一導電材料，在第一導電材料上方沉積電阻變化材料，然後在電阻變化材料上方形成第二導電材料。該方法還包括曝露電阻變化材料的第一表面和第二表面，同時電阻變化材料保留在第一導電材料和第二導電材料之間。在曝露電阻變化材料的第一表面和第二表面之後，該方法還包括：(1)沉積與電阻變化材料的曝露的第一表面和第二表面直接接觸的蒸發材料；(2)在蒸發材料上形成覆蓋材料；和(3)透過覆蓋材料蒸發一部分蒸發材料以在覆蓋材料與電阻變化材料的第一和第二表面之間產生間隙。
根據本發明的一方面，電阻變化材料為奈米管織物。
根據本發明的另一方面，電阻變化材料是相變材料。
根據本發明的另一方面，電阻變化材料為金屬氧化物材料。
根據本發明的另一方面，間隙係填充有氣體（例如，但不限於，空氣）。
根據本發明的另一方面，間隙為真空。
從以下結合附圖提供的本發明的下列描述，本發明的其他特徵和優點將變得顯而易見。
本發明涉及電阻變化元件。電阻變化元件可以包括元件堆疊，該元件堆疊在兩個導體之間包括電阻變化材料。元件堆疊的一部分可以被絕緣材料覆蓋。本發明中描述的電阻變化元件可以包括電阻變化材料的側壁和絕緣材料的側壁之間的保護性鈍化間隙。該間隙可以填充有氣體（例如空氣）或可以是真空。電阻變化元件和絕緣材料之間的這種鈍化間隙可以幫助防止絕緣材料結合到電阻變化元件或穿透電阻變化元件，從而改變可以影響電阻變化元件的操作的電阻變化元件的特性。
本發明還涉及一種形成具有在電阻變化元件和絕緣材料之間的間隙的電阻變化元件的方法。在一些實施例中，元件堆疊可以由兩個導體之間的電阻變化材料形成。可以曝露電阻變化材料的側壁。蒸發材料可以沉積在電阻變化材料的曝露側壁上。蒸發材料的沉積可以使蒸發材料與電阻變化材料的曝露側壁直接接觸。替代地或附加地，蒸發材料可以透過電阻變化材料的曝露側壁滲透到電阻變化材料中。
在沉積蒸發材料之後，絕緣材料可以形成在蒸發材料之上並與蒸發材料直接接觸。蒸發材料可以透過絕緣材料蒸發以在絕緣材料和電阻變化材料之間的電阻變化元件中形成間隙。在去除蒸發材料之後，可以將附加材料沉積到絕緣材料上。在這些和其他實施例中，絕緣材料可以幫助防止附加材料在電阻變化元件的剩餘製造過程中進入或填充間隙。其結果為，在電阻變化元件的製造之後，可以在絕緣材料和電阻變化材料之間保持間隙。該間隙可以減少其他材料與電阻變化材料的結合、穿透或以其他方式干擾電阻變化材料或影響可能影響電阻變化元件的操作的電阻變化材料特性。
請參照圖1，圖1是電阻變化元件100的橫截面圖。電阻變化元件100可以根據本發明中描述的至少一個實施例來佈置。在一些實施例中，可以使用奈米和亞奈米微電子製造領域的通常知識者熟知的沉積、蝕刻、圖案化和光刻技術來製造電阻變化元件100。如圖1所示，電阻變化元件100形成在基板102上。
基板102可以包括未處理的半導體基板。替代地或附加地，基板102可以包括其上形成有各種製程層的半導體基板，包括一個或多個半導體層或其他結構，以及半導體裝置的有源或可操作部分，例如電晶體、電容器、電極、絕緣體或任何半導體結構中常用的各種元件。基板102可以包括半導體材料，例如單晶矽、多晶矽、鍺及/或砷化鎵。替代地或附加地，基板102可以包括由基礎半導體支撐的一個或多個矽外延層。替代地或附加地，基板102可以形成或包括藍寶石上矽(SOS)技術、絕緣體上矽(SOI)技術、薄膜電晶體(TFT)技術或具有用於電阻變化元件100的適當導熱性和機械支撐的任何支撐結構。
電阻變化元件100可以包括元件堆疊110。元件堆疊110可以包括第一導電材料112、第二導電材料116、電阻變化材料114和第二絕緣材料118。
在一些實施例中，元件堆疊110可以被配置為透過電阻變化材料114來存儲資訊。在這些和其他實施例中，響應於電刺激的電阻變化材料114可以在至少兩種非揮發性電阻狀態之間調整。在一些實施例中，可以使用兩種電阻狀態：低電阻狀態和高電阻狀態。在這些和其他實施例中，低電阻狀態可以對應於邏輯「1」或設置狀態，而高阻狀態可以對應於邏輯「0」或重置狀態，反之亦然。包括兩個非揮發性電阻狀態的電阻變化材料114可以允許元件堆疊110用於存儲1位元的資訊。因此，元件堆疊110可用作1位元記憶體元件。替代地或附加地，電阻變化材料114可以包括多於兩個的非揮發性電阻狀態。其結果為，元件堆疊110可用於存儲多於1位元的資訊。例如，電阻變化材料114可以包括四個非揮發性電阻狀態，使得元件堆疊110可以存儲2位元的資訊。
在一些實施例中，電阻變化元件100，其包括元件堆疊110，可以用作非揮發性記憶體設備的一部分，用於在電子設備(例如，但不限於手機、數碼相機、固態硬盤和計算機)儲存資料(將邏輯值儲存為電阻狀態)。然而，電阻變化元件100可以不限於記憶體裝置應用。電阻變化元件100以及本發明教導的高級架構也可以用在邏輯裝置或模擬電路中。
在一些實施例中，電阻變化材料114可以被調整，例如，透過在電阻變化元件上施加電刺激，在不同電阻狀態之間進行編程。例如，特定電壓、電流及/或脈衝寬度的一個或多個第一編程脈衝可以施加到電阻變化元件上，以將電阻變化元件的電阻從第一電阻狀態調整到第二電阻狀態。一個或多個第二編程脈衝可用於將電阻變化材料114的電阻調整回第一電阻狀態或第三電阻狀態。
在一些實施例中，可以透過於電阻變化材料114上施加一DC測試電壓並測量透過電阻變化材料114的電流來確定電阻變化材料114的電阻狀態。在這些和其他實施例中，可以使用具有電流反饋輸出的電源來測量透過電阻變化材料114的電流。例如，電流反饋輸出可以是可編程電源或感測放大器。替代地或附加地，可以透過插入與電阻變化材料114串聯的電流測量裝置來測量透過電阻變化材料114的電流。
替代地或附加地，還可以透過驅動固定的DC電流透過電阻變化材料114並測量跨於電阻變化材料114上的所得電壓來確定電阻變化材料114的電阻狀態。當測量跨於電阻變化材料114上的電壓或透過電阻變化材料114的電流時，施加到電阻變化材料114的電刺激可以被限制，例如不改變電阻變化材料114的電阻狀態。其結果為，可以在不改變電阻變化材料114的當前電阻狀態的情況下確定電阻變化材料114的當前電阻狀態。例如，當電阻變化材料114被配置為記憶體單元時，電阻變化材料114的狀態可以透過讀取操作來確定而不破壞當前的電阻變化狀態。其結果為，執行讀取操作不會導致隨後的寫入操作以重新編程電阻變化材料114。
在一些實施例中，電阻變化材料114可以包括的材料包括：金屬氧化物、固體電解質、相變材料例如硫屬化物玻璃和碳奈米管織物。例如，Bertin等人的美國專利第7,781,862 號（透過引用整體併入本文）公開了一種包括奈米管織物層的兩端奈米管開關裝置。Bertin 公開了用於在多個非揮發性電阻狀態之間調節奈米管織物層的電阻率的方法。在一些實施例中，可將電刺激施加到奈米管織物層以使電流透過奈米管織物層。Bertin解釋，電刺激可以控制在一組特定的特定參數內，使得奈米管織物層的電阻率可以在第一電阻狀態和第二電阻狀態之間重複切換，這可以用於儲存如上所述的資訊。
在一些實施例中，奈米管織物層可以包括多個互連的碳奈米管的層。在這些和其他實施例中，多個互連的碳奈米管可以具有相對於彼此不規則排列的多個纏上的奈米管的結構。其結果為，奈米管織物層可以被認為是無紡碳奈米管(CNT)織物。
替代地或另外地，奈米管織物層的多個互連的碳奈米管可以具有一定程度的位置規則性。例如，奈米管可以包括沿奈米管長軸的某種程度的平行度。在一些實施例中，可以在相對較小的尺度上發現位置規律。例如，奈米管的扁平陣列可以沿著奈米管的長軸以大約一個奈米管長和十到二十個奈米管寬的數量級排列在一起。替代地或附加地，可以在更大的範圍內發現位置規律性。例如，位置規律性可以在基本上整個織物層上可延伸的有序奈米管區域中發現。
在一些實施例中，電阻變化材料114可以位於第一導電材料112和第二導電材料116之間。第一導電材料112可以在基板102和電阻變化材料114之間。第二導電材料116可以在電阻變化材料114和第二絕緣材料118之間。在一些實施例中，第一導電材料112和第二導電材料116可以被配置為電阻變化材料114的電極。在這些和其他實施例中，第一導電材料112和第二導電材料116可以與電阻變化材料114直接電連通，使得第一導電材料112或第二導電材料116處的電壓或電流可以傳遞至電阻變化材料114。
在一些實施例中，元件堆疊110可以包括附加材料。例如，一種或多種導電材料可以位於第一導電材料112和電阻變化材料114之間及/或電阻變化材料114和第二導電材料116之間。在一些實施例中，另外的材料可以位於第一導電材料112和基板102之間。替代地或附加地，元件堆疊110可以包括在第二導電材料116和第二絕緣材料118之間及/或在第二絕緣材料118和第一覆蓋材料130之間的一種或多種材料。
在一些實施例中，元件堆疊110的材料可以在平行於與元件堆疊110相鄰的基板102的表面的縱向方向上延伸。在這些和其他實施例中，元件堆疊110的兩種或更多種材料中的每一種可以在縱向方向上延伸基本相同的長度。例如，第二絕緣材料118、第二導電材料116和電阻變化材料114可以在縱向方向上延伸基本相同的長度。在縱向方向上，第一導電材料112的長度可以小於元件堆疊110的其他材料的長度。替代地或附加地，元件堆疊110的其他材料可以具有變化的長度。例如，第一導電材料112和第二導電材料116各自的長度可以小於電阻變化材料114的長度。
在一些實施例中，元件堆疊110可以包括第一側壁111a和第二側壁111b，統稱為側壁111。元件堆疊110的側壁111可以基本上垂直於鄰近基板102的第一導電材料112的表面。由於元件堆疊110的每種材料的長度可能不相等，因此側壁111可能不是平面的。例如，第一導電材料112的長度可以比電阻變化材料114短，使得電阻變化材料114的側壁平行於第一導電材料112的側壁但不與第一導電材料112的側壁平齊。
在一些實施例中，元件堆疊110的側壁111的一部分可以不與電阻變化元件100的任何材料直接接觸。在這些和其他實施例中，側壁111的不與任何材料直接接觸的部分可以直接鄰近元件堆疊110和可以在元件堆疊110上方的第一覆蓋材料130之間的間隙120。在一些實施例中，第一覆蓋材料130和元件堆疊110之間可以沒有材料。替代地或附加地，可以存在用於形成間隙120的材料的一部分，如關於圖2A-2H所描述的。在形成間隙120之後保留在第一覆蓋材料130和元件堆疊110之間，但是在第一覆蓋材料130和元件堆疊110之間可以沒有其他材料。在一些實施例中，間隙120可以填充有空氣或者可以是真空。
與間隙120直接相鄰的側壁111的部分可以包括形成側壁111的電阻變化材料114的側壁。可以直接鄰近間隙120的側壁111的其他部分可以包括第二導電材料116的側壁和第二絕緣材料118的側壁。替代地或附加地，第二絕緣材料118的一些或全部側壁可以與第一覆蓋材料130直接接觸。替代地或附加地，第二導電材料116的一些或全部側壁可以與第一覆蓋材料130直接接觸。在這些和其他實施例中，間隙120可以至少在電阻變化材料114的側壁和第一覆蓋材料130之間。因此，沒有材料或僅用於產生間隙120的材料可以與電阻變化材料114接觸。
在一些實施例中，透過減少與電阻變化材料114的側壁接觸的材料，可以保持電阻變化材料114的允許電阻變化材料114在非易失性電阻狀態之間調整的特性。例如，如果在電阻變化元件100的形成期間材料接觸電阻變化材料114的側壁或穿透電阻變化材料114的側壁，則電阻變化材料114在非易失性電阻狀態之間改變的能力可能受到影響。例如，當電阻變化材料114是奈米管織物材料時，在電阻變化材料114的側壁上或滲透到電阻變化材料114中的其他材料可以結合奈米管。透過施加電流或電壓，奈米管的結合可以防止奈米管改變它們的相對位置。因此，電阻變化材料114的電阻變化狀態可能無法改變或可能發生的變化量減少，使得電阻變化材料114之間的差異不可感知或更難由此感知。從而妨礙使用電阻變化材料114在非易失性電阻狀態之間進行調整。
如圖1所示，第一絕緣材料104的側壁可以被第一絕緣材料104圍繞。在這些和其他實施例中，第一絕緣材料104可以在基板102和第一覆蓋材料130之間。由於第一導電材料112的長度小於電阻變化材料114的長度，電阻變化材料114的與基板102相鄰的表面的一部分可以與第一絕緣材料104相鄰。在這些和其他實施例中，電阻變化材料114的表面的一部分可以與第一絕緣材料104直接接觸。
在一些實施例中，第一絕緣材料104可以在元件堆疊110和基板102之間。第一絕緣材料104可以將元件堆疊110和圍繞元件堆疊110的其他材料與可以形成在基板102中的附加材料分開和絕緣。附加材料可包括導體，例如金屬層、電晶體、電容器、電極、絕緣體或多種組件中的任一種，其可結合電阻變化元件100形成。例如，附加材料可以是可以用作位元線和用於電存取電阻變化元件100的部件的導體。
在一些實施例中，間隙120可以在第一導電材料112的側壁的一部分或全部與第一覆蓋材料130之間。在這些和其他實施例中，電阻變化元件100可以不包括第一絕緣材料104，或者第一導電材料112可以形成在第一絕緣材料104之上，使得第一絕緣材料104直接在第一導電材料112和基板102之間。
在一些實施例中，第二覆蓋材料132可以在第一覆蓋材料130之上，使得第一覆蓋材料130在間隙120和第二覆蓋材料132之間。第二覆蓋材料132可以與第一覆蓋材料130直接接觸。
在一些實施例中，第三絕緣材料140可以在第二覆蓋材料132之上，使得第二覆蓋材料132在第三絕緣材料140和第一覆蓋材料130之間。第三絕緣材料140可以將元件堆疊110和圍繞元件堆疊110的其他材料與可以形成在元件堆疊110上方的附加材料分開和絕緣。附加材料可包括導體，例如金屬層、電晶體、電容器、電極、絕緣體或多種組件中的任一種，其可結合電阻變化元件100形成。例如，附加材料可以是可以用做位元線和用於電存取電阻變化元件100的部件的導體。
第三導電材料150可以在第二絕緣材料118、第一覆蓋材料130和第二覆蓋材料132之間延伸並且可以電耦合到第二導電材料116。在一些實施例中，第三導電材料150可以與第二導電材料116直接接觸。替代地或附加地，一種或多種材料可以在第三導電材料150和第二導電材料116之間，但是第三導電材料150可以透過一種或多種材料保持直接電耦合到第二導電材料116。第三導電材料150可以充當導電通孔，其可以將包括電阻變化材料114的元件堆疊110電耦合到一個或多個電路，該電路被配置為確定和/或改變電阻變化材料114的電阻狀態。
在不脫離本公開的範圍的情況下，可以對電阻變化元件100進行修改、添加或省略。例如，在一些實施例中，電阻變化元件100可以在第一覆蓋材料130和第三絕緣材料140之間包括一種或多種附加材料。替代地或附加地，電阻變化100可以包括在電阻變化元件100和元件堆疊110以及第一覆蓋材料130之間的一種或多種材料。替代地或附加地，元件堆疊110可以包括一種或多種不同於圖1中所示的材料的附加材料。
作為另一個例子，基板102可以包括一種或多種導電材料，其可以被配置為將第一導電材料112電耦合到一個或多個電路，該電路被配置為確定和/或改變電阻變化材料114的電阻狀態。
作為另一個例子，基板102可以支撐一個以上的電阻變化元件100。在這些和其他實施例中，可以在基板102上形成多個電阻變化元件。在這些和其他實施例中，多個電阻變化元件可以被佈置成形成非易失性記憶體，該非易失性記憶體可以被隨機訪問以在多個電阻變化元件中讀取和寫入數據。在這些和其他實施例中，多個電阻變化元件可以以任何配置排列，例如水平行、列和/或垂直列，以在基板102上實現多個電阻變化元件的期望密度。
圖2A-2H圖示了在製造電阻變化元件的示例方法期間電阻變化元件的各個階段。例如，圖2A是根據本公開中描述的至少一個實施例佈置的電阻變化元件200a的製造期間的多層的截面圖。
電阻變化元件200a可以包括基板202、第一絕緣層204、第一導電電極212、電阻變化層214、第二導電層216和第二絕緣層218。
在一些實施例中，基板202可以類似於基板102，因此不再針對圖2A提供進一步的描述。
在一些實施例中，第一絕緣層204和第二絕緣層218可以由絕緣材料形成。例如，絕緣材料可以包括一種或多種絕緣材料，包括：二氧化矽（SiO 2）、氮化矽（SiN X）、矽酸鹽玻璃（摻雜或未摻雜）、其他合適的介電材料，例如低介電常數（即低k)材料或其組合。在一些實施例中，第一絕緣層204和第二絕緣層218中的每一個可以由相同的材料形成，或者第一絕緣層204和第二絕緣層218中的每一個可以由不同的絕緣材料形成。
在一些實施例中，第一絕緣層204和第二絕緣層218可以透過多種沉積技術中的任何一種沉積。例如，第一絕緣層204和第二絕緣層218可以使用物理氣相沉積(PVD)(成膜材料的蒸發、濺射或燒蝕)、化學氣相沉積(CVD)沉積，其中氣體、蒸發液體或化學氣化固體用作來源材料，以及其他技術，例如汽相磊晶(VPE)或旋塗電介質(SOD)製程。
在一些實施例中，電阻變化層214可以由電阻變化材料形成，包括：金屬氧化物、固體電解質、相變材料例如硫屬化物玻璃和碳奈米管織物。在這些和其他實施例中，碳奈米管織物可以類似於關於圖1描述的奈米管織物。
在一些實施例中，電阻變化層214可以透過PVD、CVD或VPE製程沉積。替代地或附加地，可以透過溶液沉積材料和旋塗材料以形成電阻變化層214來沉積電阻變化層214。用於形成電阻變化層214的製程類型可取決於用於形成電阻變化層214的電阻變化材料。
第一導電電極212和第二導電層216可以由導電材料形成，例如氮化鈦TiN、氮化鉭TaN、鎢W、鈷C和摻雜多晶矽，以及其他導電材料。形成第一導電電極212和第二導電層216的沉積製程可以透過CVD、PECVD或ALD等沉積製程來執行。
為了形成電阻變化元件200a，第一絕緣層204可以沉積在基板202上並且與基板202直接接觸。在沉積第一絕緣層204之後，可以蝕刻第一絕緣層204並且可以可以將第一導電電極212形成。替代地或附加地，可以形成和蝕刻第一導電電極212。在形成並蝕刻第一導電電極212之後，可以形成第一絕緣層204。在形成第一絕緣層204和第一導電電極212之後可以進行平坦化，使得第一絕緣層204和第一導電電極212距離基板202的表面具有相似的高度。
在形成第一絕緣層204和第一導電電極212之後，可以沉積電阻變化層214，然後是第二導電層216。在沉積第二導電層216之後，可以形成第二絕緣層218。
在不脫離本公開的範圍的情況下，可以對電阻變化元件200a進行修改、添加或省略。例如，在一些實施例中，電阻變化元件200a可以包括多於圖2a所示的層。例如，電阻變化層214可以包括多個電阻變化層。在這些和其他實施例中，多個電阻變化層可以是相同或不同類型的材料和/或相同材料的配置。例如，對於相同材料的不同配置，第一電阻變化層可以包括隨機放置的奈米管，而第二電阻變化層可以包括更有組織的奈米管，亦即，它們比第一電阻變化層中的奈米管排列得更多。
作為另一示例，第一導電電極212和第二導電層216可以由在一個或多個步驟中沉積的一種或多種材料形成。替代地或附加地，第一絕緣層204和第二絕緣層218可以由多個絕緣層形成。在這些和其他實施例中，多個絕緣層中的每一個可以由相同或不同的絕緣材料形成。
作為另一個例子，電阻變化元件200a可以包括附加層。例如，電阻變化元件200a可以包括第一導電電極212和電阻變化層214之間的附加層和/或第二導電層216和電阻變化層214之間的附加層。
作為另一個例子，電阻變化元件200a可以不包括第二絕緣層218。替代地或附加地，第一導電電極212可以不嵌入在第一絕緣層204中。
圖2B是根據本公開中描述的至少一個實施例佈置的電阻變化元件200b的製造期間的堆疊210的截面圖。
堆疊210可以透過蝕刻圖2A中所示的電阻變化元件200a的形成來形成。堆疊210的形成可以包括多個製程步驟。例如，可以在第二絕緣層218上形成一種或多種遮罩材料，例如抗蝕劑或硬遮罩材料。遮罩材料可以使用一種或多種光刻製程和光罩成形。
在成形遮罩材料之後，可以透過使用遮罩材料蝕刻電阻變化層214、第二導電層216和第二絕緣層218來形成堆疊210。在一些實施例中，可以使用反應離子蝕刻(RIE)、物理撞擊蝕刻(例如，非反應濺射)、化學蝕刻或這些和其他蝕刻方法的某種組合來執行蝕刻。替代地或附加地，可以使用不同的蝕刻製程來蝕刻堆疊210。例如，可以使用具有第一遮罩的第一蝕刻製程來蝕刻第二絕緣層218。可以使用具有第二遮罩的第二蝕刻製程來蝕刻電阻變化層214和第二導電層216。替代地或附加地，可以使用不同的蝕刻製程和遮罩來蝕刻電阻變化層214和第二導電層216。蝕刻工藝可以是濕式、乾式或各向同性蝕刻製程，以及其他類型的蝕刻製程。
堆疊210可以形成為使得堆疊在平行於鄰近堆疊210的基板202的表面的方向上的寬度大於第一導電電極212在相同方向上的寬度。
在不脫離本公開的範圍的情況下，可以對電阻變化元件200b進行修改、添加或省略。例如，堆疊210的寬度在尺寸上可以大於或等於第一導電電極212的寬度。
圖2C是根據本公開中描述的至少一個實施例佈置的電阻變化元件200c的製造期間堆疊210上方的蒸發材料222的截面圖。電阻變化元件200c示出了形成在堆疊210上方的蒸發材料222。在這些和其他實施例中，蒸發材料222可以形成為使得蒸發材料222與堆疊210的側壁直接接觸。
在一些實施例中，蒸發材料222可以與由電阻變化層214的側壁形成的堆疊210的側壁直接接觸。替代地或附加地，蒸發材料222可以與電阻變化層214的側壁和第二導電層216的一些或全部側壁直接接觸。替代地或附加地，蒸發材料222可以與電阻變化層214的側壁、第二導電層216和第二絕緣層218的一些或全部側壁直接接觸。在一些實施例中，第一導電電極212可以不嵌入在第一絕緣層204中。在這些和其他實施例中，蒸發材料222可以與電阻變化層214的側壁、第一導電電極212的一些或全部側壁和/或堆疊210的其他材料的側壁直接接觸。
在一些實施例中，蒸發材料222的厚度可以在0.1nm至50nm的範圍內。作為另一個示例，蒸發材料222可以包括在從0.5nm到30nm、1nm到20nm、2nm到10nm或其之間的一些其他值的範圍內的厚度。
在一些實施例中，蒸發材料222可以穿透電阻變化層214。參考圖2C，蒸發材料222可以穿透蒸發材料222的側壁，使得蒸發材料222在電阻變化層214內並且因此在堆疊210的側壁內。在這些和其他實施例中，蒸發材料222可以從電阻變化層214的側壁穿透到大約等於蒸發材料222的厚度的深度。替代地或附加地，蒸發材料222可以穿透到0.1nm到20nm之間的範圍內的深度或它們之間的某個其他值。在一些實施例中，基於電阻變化層214的寬度，蒸發材料222可以穿透整個蒸發材料222，使得可以在電阻變化層214的整個寬度上找到蒸發材料222。
蒸發材料222可由有機材料形成。在一些實施例中，有機材料可以是可以透過蒸發熱去除的聚合物材料。例如，有機材料可以包括胺功能基和/或異氰酸酯功能基。例如，蒸發材料222可以是聚脲，但也可以使用其他聚合物材料。蒸發材料222可以透過多種沉積技術中的任何一種來沉積，包括PVD、CVD、VPE或取決於用於蒸發材料222的材料的類型的其他沉積技術。
在不脫離本公開的範圍的情況下，可以對電阻變化元件200c進行修改、添加或省略。例如，在一些實施例中，蒸發材料222可以不穿透電阻變化層214。
圖2D是在根據本公開中描述的至少一個實施例佈置的電阻變化元件200d的製造期間蝕刻之後的蒸發材料222的截面圖。蒸發材料222可以被蝕刻以去除蒸發材料222的部分。例如，在一些實施例中，蒸發材料222可以被蝕刻以去除蒸發材料222的在平行於鄰近堆疊210的基板202的表面的第一平面中延伸的部分。在這些和其他實施例中，在第二平面中的蒸發材料222的一部分可以不被去除，該第二平面與平行於基板202的表面的平面垂直並且也在第一平面中。在這些和其他實施例中，第二平面可以平行於堆疊210的側壁。因此，覆蓋電阻變化層214的蒸發材料222的部分可以不被去除，使得電阻變化層214的側壁在蒸發材料222的蝕刻期間不被曝露。
在一些實施例中，蒸發材料222可以被蝕刻以去除蒸發材料222的覆蓋堆疊210的頂面的部分。堆疊的頂面可以平行於鄰近堆疊210的基板202的表面和堆疊210的離基板202最遠的表面。因此，蒸發材料222的蝕刻可以曝露堆疊210的頂面。結果，蒸發材料222的蝕刻可以曝露第二絕緣層218。替代地或附加地，如果堆疊210不包括第二絕緣層218，則蒸發材料222的蝕刻可以曝露第二導電層216。
在一些實施例中，可蝕刻蒸發材料222以去除蒸發材料222的覆蓋堆疊210的側壁的部分。例如，覆蓋堆疊210的側壁的蒸發材料222的部分可以被蝕刻以減小遠離堆疊210的側壁延伸的蒸發材料222的厚度。
替代地或附加地，在一些實施例中，可蝕刻蒸發材料222以曝露堆疊210的側壁的一部分。例如，在蝕刻蒸發材料222的過程中，可以曝露出離基板202最遠的堆疊210的側壁的一部分。替代地或附加地，在離基板202最遠的堆疊210的側壁部分處的蒸發材料222可以被蝕刻以具有厚度，其小於在最靠近基板202的堆疊210的側壁部分處的蒸發材料222的厚度。因此，蒸發材料222的厚度可以沿著堆疊210的側壁逐漸變細。在這些和其他實施例中，蒸發材料222可以沿著第二絕緣層218和/或第二導電層216的側壁逐漸變細。
在這些和其他實施例中，蒸發材料222可以被蝕刻，使得沿著電阻變化層214的側壁的蒸發材料222的厚度保持在基於用於製造電阻變化元件200d的半導體製程的特定厚度。例如，與20nm半導體製程相比，40nm半導體製程的特定厚度可以更大。
在不脫離本公開的範圍的情況下，可以對電阻變化元件200d進行修改、添加或省略。
圖2E是在根據本公開中描述的至少一個實施例佈置的電阻變化元件200e的製造期間，圖2D的蝕刻的蒸發材料上方的覆蓋層230的截面圖。覆蓋層230可以沉積在堆疊210、蒸發材料222和第一絕緣層204上。覆蓋層230可以被配置為覆蓋蒸發材料222並且允許透過蒸發材料222的蒸發而透過覆蓋層230去除蒸發材料222。
在一些實施例中，覆蓋層230可以透過多種沉積技術中的任何一種沉積，包括PVD、CVD、VPE或取決於用於覆蓋層230的材料的類型的其他沉積技術。在這些和其他實施例中，覆蓋層230可以在低於可能導致蒸發材料222蒸發的溫度的溫度下沉積。在這些和其他實施例中，沉積覆蓋層230的溫度可以低於沉積蒸發材料222的溫度。因此，在沉積時可以比蒸發材料222離基板202更遠的覆蓋層230可以在較低溫度下沉積。在這些和其他實施例中，覆蓋層230的沉積溫度可以是低於350攝氏度的溫度。替代地或附加地，覆蓋層230的沉積可以在低於300攝氏度的溫度下進行。
覆蓋層230可以由在高於沉積溫度的溫度下穩定的材料形成。當沉積溫度用於引起蒸發材料222透過覆蓋層230蒸發時，透過在高於沉積溫度的溫度下穩定，覆蓋層230可以在不引起蒸發材料222蒸發的情況下沉積並且在更高的溫度時可以不受干擾。替代地或另外地，覆蓋層230可以由可以是多孔的材料形成。在這些和其他實施例中，孔可以足夠大以允許蒸發材料222透過覆蓋層230的孔蒸發。在一些實施例中，覆蓋層230可以由低溫氧化物形成，例如氧化矽、氮化矽或可以滿足本公開中針對覆蓋層230描述的標準的其他材料。
在一些實施例中，可以在蝕刻蒸發材料222之後以小於蒸發材料222的厚度的厚度沉積覆蓋層230。替代地或附加地，在蝕刻蒸發材料222之後，覆蓋層230可以以大約等於蒸發材料222的厚度的厚度沉積。替代地或附加地，在蝕刻蒸發材料222之後，覆蓋層230可以以一厚度沉積，其大於蒸發材料222的厚度。
在不脫離本公開的範圍的情況下，可以對電阻變化元件200e進行修改、添加或省略。
圖2F是在根據本公開中描述的至少一個實施例佈置的電阻變化元件200f的製造期間去除蝕刻的蒸發材料222之後的截面圖。透過蒸發材料222透過覆蓋層230蒸發可以經由覆蓋層230去除一些或全部蒸發材料222。例如，蒸發材料222可以透過覆蓋層230的孔蒸發。
在一些實施例中，透過將電阻變化元件200f加熱到高於蒸發材料222的蒸發溫度的溫度，蒸發材料222可以透過覆蓋層230蒸發。例如，電阻變化元件200f可以被加熱到在300和500攝氏度之間的範圍內的溫度。替代地或另外地，溫度可以在300和450攝氏度之間、300和400攝氏度之間、300和375攝氏度之間、325和375攝氏度之間或335和365攝氏度之間的範圍內，以及其他在300到500攝氏度之間的溫度。用於蒸發蒸發材料222的溫度可以是覆蓋層230穩定的溫度。因此，蒸發材料222的蒸發不會干擾覆蓋層230。
蒸發材料222的去除可導致堆疊210和覆蓋層230之間的間隙220。間隙220可以包括空氣或者可以是真空。間隙220的形狀和位置可以對應於被去除的蒸發材料222的形狀和位置。在一些實施例中，可以去除所有的蒸發材料222。替代地或附加地，在移除蒸發材料222之後，一些蒸發材料222可以保留。例如，在移除蒸發材料222之後，沿著堆疊210的側壁和/或穿透到電阻變化層214中的一些蒸發材料222可以保留。在不脫離本公開的範圍的情況下，可以對電阻變化元件200f進行修改、添加或省略。
圖2G是根據本公開中描述的至少一個實施例佈置的電阻變化元件200g的製造期間堆疊上方的絕緣材料的截面圖。電阻變化元件200g可以包括形成在覆蓋層230之上的第三絕緣層232。電阻變化元件200g還可以包括形成在第四絕緣層240之上的第四絕緣層240。
在一些實施例中，第三絕緣層232可以形成為使得覆蓋層230位於第三絕緣層232和基板202之間。在這些和其他實施例中，第三絕緣層232可以形成為使得第三絕緣層232與覆蓋層230直接接觸。
在一些實施例中，第四絕緣層240可以形成為使得第三絕緣層232位於第四絕緣層240和覆蓋層230之間。在這些和其他實施例中，第四絕緣層240可以形成為使得第四絕緣層240與第三絕緣層232直接接觸。
在一些實施例中，第四絕緣層240可以形成以具有可變的厚度。例如，與堆疊210的頂表面直接相鄰的第四絕緣層240，其與堆疊210的側壁垂直的部分的厚度可以小於第四絕緣層240的其他部分的厚度。在這些和其他實施例中，第四絕緣層240的其他部分可以包含一厚度，其可以大於堆疊210、覆蓋層230和第三絕緣層232的厚度。替代地或附加地，第四絕緣層240的與堆疊210的頂表面直接相鄰的部分可以包括一厚度，其大於堆疊210、覆蓋層230和第三絕緣層232的厚度。
第四絕緣層240可以被配置為將堆疊210與附加材料和/或元件分開。例如，附加材料和/或元件可以包括導體，例如金屬層、電晶體、電容器、電極、絕緣體或多種部件中的任一種，其可以與電阻變化元件200g結合形成。例如，附加材料和/或元件可以是用作位元線和用於電訪問電阻變化元件200g的部件的導體。
第三絕緣層232和第四絕緣層240可以透過多種沉積技術中的任何一種沉積，包括PVD、CVD、VPE或其他沉積技術。第三絕緣層232和第四絕緣層240可以由一種或多種絕緣材料形成。絕緣材料可以是二氧化矽(SiO 2)、氮化矽(SiN X)、矽酸鹽玻璃(摻雜或未摻雜)、其他合適的介電材料例如低介電常數(即，低k)材料，或它們的組合 .
在不脫離本公開的範圍的情況下，可以對電阻變化元件200g進行修改、添加或省略。例如，可以不包括第三絕緣層232。替代地或附加地，電阻變化元件200g可以包括在覆蓋層230和第四絕緣層240之間的附加絕緣材料或其他材料。
圖2H是根據本公開中描述的至少一個實施例佈置的電阻變化元件200h的截面圖。電阻變化元件200h可以包括可以與第二導電層216直接電耦合的導電材料250。
導電材料250可以形成在可以穿過第四絕緣層240、第三絕緣層232、覆蓋層230和第二絕緣層218形成的開口中。例如，可以在第四絕緣層240上形成一種或多種遮罩材料，例如抗蝕劑或硬遮罩材料。遮罩材料可以使用一種或多種光刻製程和光罩成形。
在對遮罩材料進行成形之後，可以透過蝕刻第四絕緣層240、第三絕緣層232、覆蓋層230和第二絕緣層218來形成開口。在一些實施例中，可以使用反應離子蝕刻(RIE)或化學蝕刻來執行蝕刻。替代地或附加地，可以使用不同的蝕刻製程來蝕刻堆疊210。例如，可以使用具有第一遮罩的第一蝕刻製程來蝕刻第三絕緣層232和第四絕緣層240。可以使用具有第二遮罩的第二蝕刻製程來蝕刻覆蓋層230。替代地或附加地，可以使用不同的蝕刻製程和遮罩來蝕刻第二絕緣層218。遮罩和蝕刻製程可以基於第四絕緣層240、第三絕緣層232、覆蓋層230和第二絕緣層218中使用的材料而變化。蝕刻製程可以是濕式、乾式或各向同性蝕刻製程，以及其他類型的蝕刻製程。
在創建開口之後，可以將導電材料250沉積到開口中以直接接觸電阻變化層214。因此，導電材料250可以形成可以用於電訪問電阻變化層214的導電通孔。
導電材料250可以由導電材料形成，例如氮化鈦TiN、氮化鉭TaN、鎢W、鈷C和摻雜多晶材料，以及其他導電材料。形成導電材料250的沉積製程可以透過CVD、PECVD或ALD等沉積製程來執行。在形成導電材料250之後，可以平坦化電阻變化元件200g。平坦化可以是化學機械平坦化(CMP)或另一種類型的平坦化技術。
在不脫離本公開的範圍的情況下，可以對電阻變化元件200h進行修改、添加或省略。例如，可以在開口中形成多於一種的導電材料。
圖3示出了製造電阻變化元件陣列的示例方法300的流程圖。方法300可以根據本公開中描述的至少一個實施例來佈置。儘管被示為離散區塊，但是各種區塊可以被分成附加區塊、組合成更少的區塊或被消除，這取決於期望的實現方式。
方法300可以開始於區塊302，其中可以在基板上方形成第一導電材料。在區塊304處，可以在第一導電材料上方沉積電阻變化材料。在一些實施例中，電阻變化材料可以為奈米管結構並且可以透過旋塗操作沉積電阻變化材料。在區塊306處，可以在電阻變化材料上方形成第二導電材料。
在區塊308處，可以曝露電阻變化材料的第一表面和第二表面，而電阻變化材料保留在第一導電材料和第二導電材料之間。在一些實施例中，曝露電阻變化材料的第一表面和第二表面可以包括蝕刻第二導電材料和電阻變化材料以曝露電阻變化材料的第一表面和第二表面。在這些和其他實施例中，第一表面和第二表面可以是電阻變化材料的側壁。
在區塊310，在曝露電阻變化材料的第一表面和第二表面之後，可以沉積蒸發材料以與電阻變化材料曝露的第一表面和曝露的第二表面直接接觸。在一些實施例中，沉積蒸發材料可以包括將蒸發材料沉積到電阻變化材料的一部分中。
在區塊312處，在沉積蒸發材料之後，可在蒸發材料上方形成覆蓋材料。在一些實施例中，蒸發材料可以是聚合物材料並且覆蓋材料可以是氧化物材料。
在區塊314，一部分蒸發材料可以透過覆蓋材料蒸發以在覆蓋材料與電阻變化材料的第一表面和第二表面之間產生間隙。在一些實施例中，可以在第一溫度下執行形成覆蓋材料並且可以在第二溫度下執行蒸發該部分蒸發材料。在這些和其他實施例中，第一溫度可以低於第二溫度。在一些實施例中，蒸發的部分蒸發材料可以包括電阻變化材料部分中的蒸發材料。
應當理解，對於這裡公開的這個和其他程序、操作和方法，所執行的功能和/或操作可以以不同的順序實施。此外，所概述的功能和操作僅作為示例提供，並且在不偏離所公開實施例的本質的情況下，一些功能和操作可以是可選的、組合成更少的功能和操作，或者擴展為附加的功能和操作。
例如，在一些實施例中，方法300還可以包括在電阻變化材料和第二導電材料之間沉積第二電阻變化材料。
作為另一示例，方法300還可以包括在形成覆蓋材料之前蝕刻蒸發材料。在一些實施例中，蝕刻蒸發材料可導致與第二導電材料直接接觸的蒸發材料的厚度小於與電阻變化材料直接接觸的蒸發材料的厚度。
作為另一示例，方法300還可以包括在覆蓋材料上方形成第二絕緣材料並且在第二絕緣材料上方沉積第三絕緣材料。在這些和其他實施例中，第二絕緣材料可以不同於第三絕緣材料。方法300還可包括形成穿過第三絕緣材料、第二絕緣材料、覆蓋材料和絕緣材料的開口以曝露第二導電材料並使第三導電材料流入開口中。在這些和其他實施例中，第二導電材料可以形成用於記憶體元件的電極。
作為另一示例，方法300還可以包括在第二導電材料上方形成絕緣材料，使得絕緣材料位於第二導電材料和蒸發材料之間。在這些和其他實施例中，蝕刻蒸發材料可以包括曝露絕緣體材料，使得覆蓋材料直接接觸絕緣體材料。
圖4示出了製造電阻變化元件陣列的另一示例方法400的流程圖。方法400可以根據本公開中描述的至少一個實施例來佈置。儘管被示為離散區塊，但是各種區塊可以被分成附加區塊、組合成更少的區塊或被消除，這取決於期望的實現方式。
方法400可以在區塊402處開始，其中可以在基板上方形成堆疊。堆疊可以包括導電材料、電阻變化材料、第一表面和與第一表面相對的第二表面。在一些實施例中，電阻變化材料可以為奈米管結構並且可以透過旋塗操作沉積電阻變化材料。
在區塊404，第一材料可以沉積在堆疊之上，使得第一材料直接接觸堆疊的第一表面和第二表面中的至少一個。
在區塊406處，在沉積第一材料之後，可以在第一材料上方形成第二材料。在一些實施例中，第一材料可以是聚合物材料並且第二材料可以是氧化物材料。
在區塊408，第一材料的一部分可以透過第二材料蒸發以在第二材料與堆疊的第一表面和第二表面中的至少一個之間產生間隙。在一些實施例中，空氣或真空可以在第二材料與堆疊的第一表面和第二表面中的至少一個之間的間隙中。
在一些實施例中，形成第二材料可以在第一溫度下執行，蒸發第一材料的一部分可以在第二溫度下執行，並且第一溫度可以低於第二溫度。在一些實施例中，在堆疊上方沉積第一材料可以包括將第一材料沉積到電阻變化材料的一部分中並且蒸發的第一材料的部分可以包括電阻變化材料的一部分中的第一材料。
應當理解，對於這裡公開的這個和其他過程、操作和方法，所執行的功能和/或操作可以以不同的順序實施。此外，所概述的功能和操作僅作為示例提供，並且在不偏離所公開實施例的本質的情況下，一些功能和操作可以是可選的、組合成更少的功能和操作，或者擴展為附加的功能和操作。
例如，方法400還可以包括在沉積第二材料之前蝕刻第一材料。在這些和其他實施例中，蝕刻可以包括從堆疊的第三表面去除第一材料以曝露堆疊的第三表面。在一些實施例中，堆疊可以形成在基板的第一表面之上。在這些和其他實施例中，堆疊的第三表面可以基本上平行於基板的第一表面並且堆疊的第一表面和第二表面可以基本上垂直於基板的第一表面。
在方法400的一些實施例中，導電材料可以是電阻變化元件的第一電極。在這些和其他實施例中，方法400還可以包括在電阻變化元件的第一側上形成第二電極，其與鄰近第一電極的電阻變化元件的第二側相對並且在第一電極和第二電極之間沉積第二電阻變化材料。方法400還可以包括在第一電極上方形成絕緣體材料，使得第一電極在第二電阻變化材料和絕緣體材料之間並且第一材料沉積在絕緣體材料上方。
圖5A和5B包括製造電阻變化元件陣列的示例方法500的流程圖。方法500可以根據本公開中描述的至少一個實施例來佈置。儘管被示為離散區塊，但是各種區塊可以被分成附加區塊、組合成更少的區塊或被消除，這取決於期望的實現方式。
方法500可以在區塊502處開始，其中可以在基板上方形成第一電極。在基板504處，可以在第一電極上方沉積電阻變化材料。在區塊506處，可以在電阻變化材料上方形成第二電極。
在區塊508，可以蝕刻第二電極和電阻變化材料以曝露電阻變化材料的第一表面和第二表面。在這些和其他實施例中，電阻變化材料的第一表面和第二表面可以基本上垂直於基板的第一表面。
在區塊510，在曝露電阻變化材料的第一表面和第二表面之後，可以沉積蒸發材料以與電阻變化材料曝露的第一表面和曝露的第二表面直接接觸。在這些和其他實施例中，沉積蒸發材料可以包括將蒸發材料沉積到電阻變化材料的一部分中。
在區塊512處，可蝕刻蒸發材料以至少去除第二電極上方的蒸發材料。在區塊514，在蝕刻蒸發材料之後，可以在蒸發材料上方形成覆蓋材料並直接與蒸發材料接觸。在一些實施例中，覆蓋材料的形成可以在第一溫度下發生。
在區塊516，蒸發材料的一部分可以透過覆蓋材料蒸發，以在覆蓋材料與電阻變化材料的第一表面和第二表面之間產生間隙，並去除在電阻變化材料中的一部分的蒸發材料。蒸發材料的蒸發可以在高於第一溫度的第二溫度下發生。
在區塊518處，在蒸發部分蒸發材料之後；第二絕緣材料可以沉積在覆蓋材料上。在區塊520，可以形成穿過第二絕緣材料和覆蓋材料的開口以曝露第二電極。在區塊522，導電材料可流入開口。導電材料可以電耦合到第二電極。
應當理解，對於這裡公開的這個和其他過程、操作和方法，所執行的功能和/或操作可以以不同的順序實施。此外，所概述的功能和操作僅作為示例提供，並且在不偏離所公開實施例的本質的情況下，一些功能和操作可以是可選的、組合成更少的功能和操作，或者擴展為附加的功能和操作。
圖6圖示了可以使用如本公開中描述的電阻變化元件陣列的示例系統600。系統600可以包括處理器602和記憶體604。系統600可以是任何類型的系統或設備，例如桌型電腦，筆記型電腦、手機、智慧型手機、智能手錶、穿戴式設備、伺服器、汽車、飛機、無人機、電器、電視、音響系統、監控系統等，在使用處理器和內存的任何其他系統或設備中。
通常，處理器602可以包括任何合適的專用或通用計算機、計算實體或處理設備，包括各種計算機硬件或軟件模塊，並且可以被配置為執行存儲在任何適用的計算機可讀存儲介質上的指令。例如，處理器602可以包括微處理器、微控制器、數位信號處理器(DSP)、專用集成電路(ASIC)、可程式邏輯陣列(FPGA)、圖形處理單元(GPU)、向量或陣列處理器、SIMD（單指令多數據）或其他並行處理器，或配置為解釋和/或執行程序指令和/或處理數據的任何其他數位或模擬電路。
儘管在圖6中被示為單個處理器，應當理解，處理器602可以包括分佈在任何數量的網絡或物理位置上的任何數量的處理器，這些處理器被配置為單獨地或共同地執行這裡描述的任何數量的操作。在一些實施例中，處理器602可以解釋和/或執行程序指令和/或處理存儲在存儲器604中的數據。在一些實施例中，處理器602可以執行儲存在記憶體604中的程序指令。記憶體604可以包括如圖1和2所示的電阻變化元件。
為了清楚起見，沒有詳細描述與示例相關的技術領域中已知的技術材料，以避免不必要地混淆描述。所描述的製造技術可以變化並且不限於所提供的示例。
根據慣例，附圖中所示的各種特徵可能未按比例繪製。本公開中呈現的圖示並不意味著是任何特定裝置（例如，設備、系統等）或方法的實際視圖，而僅僅是用於描述本公開的各種實施例的理想化表示。因此，為了清楚起見，可以任意擴大或縮小各種特徵的尺寸。此外，為了清楚起見，可以簡化一些附圖。因此，附圖可能未描繪給定裝置(例如，設備)的所有組件或特定方法的所有操作。
在此使用的術語，尤其是在所附請求項（例如，所附請求項的主體）中使用的術語通常旨在作為「開放」術語（例如，術語「包括」應被解釋為「包括但不限於」術語應解釋為「至少具有」，術語「包括」應解釋為「包括但不限於」等）。
此外，如果要對引入的請求項進行特定數量的引用，則在請求項中將明確引用該意圖，如果沒有這種引用，則不存在該意圖。例如，為了幫助理解，以下所附請求項可能包含使用介紹性短語「至少一個」和「一個或多個」來介紹請求項的敘述。然而，此類短語的使用不應被解釋為暗示透過不定冠詞「一」引入請求項引述將包含此類引入的請求項引述的任何特定請求項限制為僅包含一個此類引述的實施例，即使當同一請求項包括介紹性短語「一個或多個」或「至少一個」和不定冠詞，例如「一」（例如，「一」應解釋為「至少一個」或「一個或多個」）；這同樣適用於使用定冠詞來介紹請求項。
此外，即使明確引用了引入的請求項引述的具體編號，但應理解，該引述應解釋為至少表示所引述的編號（例如，「兩次引用」的單純引用，沒有其他修飾語，意味著至少兩個引用，或兩個或更多的引用）。此外，在那些類似於「A、B和C等中的至少一個」的約定的情況下。或「A、B和C等中的一個或多個」。使用時，通常這樣的構造旨在包括單獨的A、單獨的B、單獨的C、A和B一起、A和C一起、B和C一起、或A、B和C一起等。例如，術語「和/或」的使用旨在以這種方式解釋。
此外，無論是在說明書、請求項或附圖中，呈現兩個或多個替代術語的任何分離詞或語句都應被理解為考慮包括術語之一、術語中的任一個或兩個術語的可能性。例如，語句「A或B」應理解為包括「A」或「B」或「A和B」的可能性。
此外，術語「第一」、「第二」、「第三」等的使用在本文中不一定用於暗示特定順序或元素的數量。通常，術語「第一」、「第二」、「第三」等用於區分作為通用標識符的不同元素。如果沒有表明術語「第一」、「第二」、「第三」等表示特定順序，則不應將這些術語理解為表示特定順序。此外，如果沒有表明術語第一、「第二」、「第三」等意味著特定數量的元件，這些術語不應被理解為意味著特定數量的元件。例如，第一工具可被描述為具有第一側，而第二工具可被描述為具有第二側。相對於第二工具使用術語「第二側」可以是為了將第二工具的這種側與第一工具的「第一側」區分開來，而不是暗示第二工具具有兩側。
此處引用的所有示例和條件語言旨在用於教學目的，以幫助讀者理解本發明和發明人為進一步發展本領域所貢獻的概念，並且應被解釋為不限於這些具體引用的示例和條件。儘管已經詳細描述了本公開的實施例，但是應當理解，在不脫離本公開的精神和範圍的情況下可以對其進行各種改變、替換和變更。
100:電阻變化元件 102:基板 104:第一絕緣材料 110:元件堆疊 111a:第一側壁 111b:第二側壁 112:第一導電材料 114:電阻變化材料 116:第二導電材料 118:第二絕緣材料 120:間隙 130:第一覆蓋材料 132:第二覆蓋材料 140:第三絕緣材料 150:第三導電材料 200a:電阻變化元件 200b:電阻變化元件 200c:電阻變化元件 200d:電阻變化元件 200e:電阻變化元件 200f:電阻變化元件 200g:電阻變化元件 200h:電阻變化元件 202:基板 204:第一絕緣層 210:堆疊 212:第一導電電極 214:電阻變化層 216:第二導電層 218:第二絕緣層 220:間隙 222:蒸發材料 230:覆蓋層 232:第三絕緣層 240:第四絕緣層 250:導電材料 300:方法 302~314:區塊 400:方法 402~408:區塊 500:方法 502~522:區塊 600:系統 602:處理器 604:記憶體
將透過使用附圖以額外的特異性和細節描述和解釋例示實施例，其中：
圖1是電阻變化元件的橫截面圖；
圖2A是在電阻變化元件的製造過程中多層的橫截面圖；
圖2B是在電阻變化元件的製造過程中堆疊的橫截面圖；
圖2C是在電阻變化元件的製造過程中堆疊上方的蒸發材料的橫截面圖；
圖2D是在電阻變化元件製造過程中蝕刻後的蒸發材料的截面圖；
圖2E是在電阻變化元件製造過程中，圖2D的蝕刻的蒸發材料上方的覆蓋材料的截面圖；
圖2F是在電阻變化元件的製造過程中去除蝕刻的蒸發材料後的截面圖；
圖2G是在電阻變化元件的製造過程中堆疊上方的絕緣材料的橫截面圖；
圖2H是電阻變化元件的橫截面圖。
圖3示出了製造電阻變化元件的例示方法的流程圖；
圖4示出了製造電阻變化元件的另一例示方法的流程圖；
圖5A和5B包括製造電阻變化元件的另一例示方法的流程圖；和
圖6示出了可以使用電阻變化元件的例示系統。
100:電阻變化元件
102:基板
104:第一絕緣材料
110:元件堆疊
111a:第一側壁
111b:第二側壁
112:第一導電材料
114:電阻變化材料
116:第二導電材料
118:第二絕緣材料
120:間隙
130:第一覆蓋材料
132:第二覆蓋材料
140:第三絕緣材料
150:第三導電材料

Claims (23)

  1. 一種電阻變化元件的製造方法，該方法包括： 在基板上方形成堆疊，該堆疊包括導電材料、電阻變化材料、第一表面和與該第一表面相對的第二表面； 在該堆疊上沉積第一材料，使得該第一材料直接接觸該堆疊的該第一表面和該第二表面中的至少一個； 在沉積該第一材料之後，在該第一材料之上形成第二材料；及 透過該第二材料蒸發該第一材料的一部分以在該第二材料與該堆疊的該第一表面和該第二表面中的至少一個之間產生間隙。
  2. 如請求項1所述的製造方法，其中該電阻變化材料為奈米管結構並且該電阻變化材料透過旋塗操作沉積。
  3. 如請求項1所述的製造方法，其中氣體或真空其中之一在該第二材料與該堆疊的該第一表面和該第二表面中的至少一個之間的該間隙中。
  4. 如請求項1所述的製造方法，其中該第一材料是聚合物材料並且該第二材料是氧化物材料。
  5. 如請求項1所述的製造方法，其中形成該第二材料在第一溫度下進行，蒸發該第一材料的該部分在第二溫度下進行，並且該第一溫度低於該第二溫度。
  6. 如請求項1所述的製造方法，更包括在沉積該第二材料之前蝕刻該第一材料，該蝕刻包括從該堆疊的第三表面去除該第一材料以曝露該堆疊的該第三表面。
  7. 如請求項6所述的製造方法，其中該堆疊形成在該基板的第一表面之上，該堆疊的該第三表面基本上平行於該基板的該第一表面，並且該堆疊的該第一表面和該第二表面基本上垂直於該基板的該第一表面。
  8. 如請求項1所述的製造方法，其中，該導電材料是該電阻變化元件的第一電極，並且該方法還包括： 在該電阻變化元件的第一側上形成第二電極，該第一側與鄰近該第一電極的該電阻變化元件的第二側相對； 在該第一電極和該第二電極之間沉積第二電阻變化材料；及 在該第一電極上方形成絕緣體材料，使得該第一電極位於該第二電阻變化材料和該絕緣體材料之間，並且該第一材料沉積在該絕緣體材料上方。
  9. 如請求項1所述的製造方法，其中在該堆疊上沉積該第一材料包括將該第一材料沉積到該電阻變化材料的一部分中，並且蒸發的該第一材料的該部分包括在該電阻變化材料的該部分中的該第一材料。
  10. 一種記憶體元件的製造方法，該方法包括： 在基板上形成第一導電材料； 在該第一導電材料上沉積電阻變化材料； 在該電阻變化材料上形成第二導電材料； 曝露該電阻變化材料的第一表面和第二表面，而該電阻變化材料保留在該第一導電材料和該第二導電材料之間； 在曝露該電阻變化材料的該第一表面和該第二表面之後，沉積與該曝露的該電阻變化材料的該第一表面和該曝露的第二表面直接接觸的蒸發材料； 在沉積該蒸發材料之後，在該蒸發材料上形成覆蓋材料；及 透過該覆蓋材料蒸發該蒸發材料的一部分以在該覆蓋材料與該電阻變化材料的該第一表面和該第二表面之間產生間隙。
  11. 如請求項10所述的製造方法，其中曝露該電阻變化材料的該第一表面和該第二表面包括蝕刻該第二導電材料和該電阻變化材料以曝露該電阻變化材料的該第一表面和第二表面，該第一表面和該第二表面是該電阻變化材料的側壁。
  12. 如請求項11所述的製造方法，其中沉積該蒸發材料包括將該蒸發材料沉積到該電阻變化材料的一部分中並且該蒸發材料的該蒸發部分包括在該電阻變化材料的該部分中的該蒸發材料。
  13. 如請求項12所述的製造方法，其中該電阻變化材料為奈米管結構並且該電阻變化材料透過旋塗操作沉積。
  14. 如請求項12所述的製造方法，更包括在形成該覆蓋材料之前蝕刻該蒸發材料。
  15. 如請求項14所述的製造方法，其中蝕刻該蒸發材料導致與該第二導電材料直接接觸的該蒸發材料的厚度小於與該電阻變化材料直接接觸的該蒸發材料的厚度。
  16. 如請求項14所述的製造方法，進一步包括： 在該覆蓋材料上形成第二絕緣材料；及 在該第二絕緣材料上沉積第三絕緣材料，其中該第二絕緣材料不同於該第三絕緣材料。
  17. 如請求項16所述的製造方法，進一步包括： 形成貫穿該第三絕緣材料、該第二絕緣材料、該覆蓋材料和該絕緣材料的開口以曝露該第二導電材料；及 將第三導電材料沉積到該開口中，該第二導電材料形成用於該記憶體元件的電極。
  18. 如請求項14所述的製造方法，更包括在該第二導電材料上形成絕緣材料，使得該絕緣材料位於該第二導電材料和該蒸發材料之間。
  19. 如請求項18所述的製造方法，其中蝕刻該蒸發材料包括曝露該絕緣體材料，使得該覆蓋材料直接接觸該絕緣體材料。
  20. 如請求項10所述的製造方法，其中形成該覆蓋材料在第一溫度下進行，蒸發該蒸發材料的該部分在第二溫度下進行，並且該第一溫度低於該第二溫度。
  21. 如請求項10所述的製造方法，更包括在該電阻變化材料和該第二導電材料之間沉積第二電阻變化材料。
  22. 如請求項10所述的製造方法，其中該蒸發材料是聚合物材料並且該覆蓋材料是氧化物材料。
  23. 一種記憶體元件的製造方法，該方法包括： 在基板上形成第一電極； 在該第一電極上沉積電阻變化材料； 在該電阻變化材料上形成第二電極； 蝕刻該第二電極和該電阻變化材料以曝露該電阻變化材料的第一表面和第二表面，該電阻變化材料的該第一表面和該第二表面基本上垂直於該基板的第一表面； 在曝露該電阻變化材料的該第一表面和該第二表面之後，沉積與曝露的該電阻變化材料的該第一表面和該曝露的第二表面直接接觸的蒸發材料，沉積該蒸發材料包括將該蒸發材料沉積成該電阻變化材料的一部分； 蝕刻該蒸發材料以至少去除該第二電極上方的該蒸發材料； 在蝕刻該蒸發材料之後，在該蒸發材料上形成覆蓋材料並與該蒸發材料直接接觸，該覆蓋材料的形成在第一溫度下發生； 在第二溫度下透過該覆蓋材料蒸發該蒸發材料的一部分以在該覆蓋材料與該電阻變化材料的該第一表面和該第二表面之間產生間隙並且去除在該電阻變化材料的該部分中的該蒸發材料，該第二溫度高於該第一溫度； 在蒸發該蒸發材料的該部分之後；在該覆蓋材料上沉積第二絕緣材料； 形成貫穿該第二絕緣材料與該覆蓋材料的開口以曝露該第二電極；及 將導電材料沉積到該開口中，該導電材料電耦合到該第二電極。
TW110128768A 2020-08-05 2021-08-04 使用鈍化介面間隙的電阻變化元件及其製造方法 TW202220926A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/985,657 US11258023B1 (en) 2020-08-05 2020-08-05 Resistive change elements using passivating interface gaps and methods for making same
US16/985,657 2020-08-05

Publications (1)

Publication Number Publication Date
TW202220926A true TW202220926A (zh) 2022-06-01

Family

ID=80114258

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110128768A TW202220926A (zh) 2020-08-05 2021-08-04 使用鈍化介面間隙的電阻變化元件及其製造方法

Country Status (7)

Country Link
US (1) US11258023B1 (zh)
EP (1) EP4192782A4 (zh)
JP (1) JP2023536991A (zh)
KR (1) KR20230043219A (zh)
CN (1) CN116368568A (zh)
TW (1) TW202220926A (zh)
WO (1) WO2022031795A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259410B2 (en) * 2001-07-25 2007-08-21 Nantero, Inc. Devices having horizontally-disposed nanofabric articles and methods of making the same
US7835170B2 (en) * 2005-05-09 2010-11-16 Nantero, Inc. Memory elements and cross point switches and arrays of same using nonvolatile nanotube blocks
US20070020794A1 (en) * 2005-07-22 2007-01-25 Debar Michael J Method of strengthening a microscale chamber formed over a sacrificial layer
US8106376B2 (en) * 2006-10-24 2012-01-31 Macronix International Co., Ltd. Method for manufacturing a resistor random access memory with a self-aligned air gap insulator
JP5216254B2 (ja) * 2007-06-22 2013-06-19 株式会社船井電機新応用技術研究所 メモリ素子アレイ
US8895950B2 (en) * 2009-10-23 2014-11-25 Nantero Inc. Methods for passivating a carbonic nanolayer
US8492195B2 (en) * 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8659929B2 (en) * 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
KR20140108982A (ko) * 2013-03-04 2014-09-15 삼성전자주식회사 메모리 장치 및 그 제조 방법
KR102154085B1 (ko) * 2014-02-12 2020-09-09 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102321390B1 (ko) * 2014-12-18 2021-11-04 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US10714684B2 (en) * 2018-07-02 2020-07-14 International Business Machines Corporation Phase change memory with doped silicon germanium alloy-containing electrodes and air gap-containing spacer

Also Published As

Publication number Publication date
EP4192782A1 (en) 2023-06-14
US20220045290A1 (en) 2022-02-10
EP4192782A4 (en) 2024-08-21
WO2022031795A1 (en) 2022-02-10
CN116368568A (zh) 2023-06-30
JP2023536991A (ja) 2023-08-30
US11258023B1 (en) 2022-02-22
KR20230043219A (ko) 2023-03-30

Similar Documents

Publication Publication Date Title
JP5981424B2 (ja) メモリー素子に関する柱状構造及び方法
US20210343829A1 (en) Dram interconnect structure having ferroelectric capacitors exhibiting negative capacitance
US9412789B1 (en) Stackable non-volatile resistive switching memory device and method of fabricating the same
US20120015506A1 (en) Two terminal resistive switching device structure and method of fabricating
US20060163553A1 (en) Phase change memory and fabricating method thereof
US20060234425A1 (en) Method of manufacture of a PCRAM memory cell
KR20050084240A (ko) 상 변화 메모리 형성 방법
US20230012865A1 (en) Methods for Fabricating Resistive Change Element Arrays
US20150280121A1 (en) Non-volatile memory device and methods for fabricating the same
WO2014047590A1 (en) Electrode structure for a non-volatile memory device and method
KR102433698B1 (ko) 커패시터 절연체를 사이에 갖는 전도성 커패시터 전극 쌍을 포함하는 커패시터의 적어도 하나의 전도성 커패시터 전극의 적어도 일 부분을 형성하는데 사용되는 방법 및 커패시터를 형성하는 방법
TW202220926A (zh) 使用鈍化介面間隙的電阻變化元件及其製造方法
TW202339263A (zh) 半導體結構及其製造方法、記憶體及其製造方法
US9673255B2 (en) Resistive memory device and fabrication methods
US9385319B1 (en) Filamentary based non-volatile resistive memory device and method
US8841196B1 (en) Selective deposition of silver for non-volatile memory device fabrication
KR20190061124A (ko) 서로 다른 홀 사이즈로 형성된 수직 채널 구조를 포함하는 3차원 플래시 메모리 소자 및 그 제조 방법
JP2004031728A (ja) 記憶装置
US8765566B2 (en) Line and space architecture for a non-volatile memory device
JP2005203573A (ja) 半導体記憶装置およびその製造方法