TW202219567A - 多尖端光學耦合元件及其製造方法 - Google Patents

Abstract

一種具有不同光學耦合元件配置的光學系統及一種製造光學系統的方法。光學系統包含：基底；安置於基底上的波導；光學地耦合至波導的光纖；以及安置於光纖與波導之間的光學耦合元件。光學耦合元件配置成將光纖光學地耦合至波導。光學耦合元件包含安置於基底上的介電層，安置於介電層內的第一水平平面中的半導體錐形結構，以及安置於介電層內的第二水平平面中的多尖端介電結構。第一水平平面與第二水平平面彼此不同。

Description

多尖端光學耦合元件

將單模光纖（single mode optical fibers）耦合至矽（Si）光子積體電路（photonic integrated circuit；PIC）上的波導的方法中的一者是藉由光學耦合元件（諸如邊緣耦合器）使光纖及Si-PIC的側面光學地耦合。邊緣耦合器可減少光纖與波導之間的光模尺寸失配以使光在光纖與Si-PIC之間傳輸。邊緣耦合在很寬的波長範圍內運作，可實現偏振不敏感耦合（例如，耦合TE模式/TM模式兩者），且與半導體技術相容。然而，為滿足對更快處理系統的增長需求而按比例縮小Si-PIC尺寸已增加了製造具有高光學耦合效率的邊緣耦合器的複雜度。

以下揭露內容提供用於實施所提供主題的不同特徵的許多不同實施例或實例。下文描述組件及佈置的具體實例以簡化本揭露。當然，這些組件及佈置僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，用於在第二特徵上方形成第一特徵的製程可包含第一特徵與第二特徵直接接觸形成的實施例，且亦可包含可在第一特徵與第二特徵之間形成額外特徵以使得第一特徵與第二特徵可不直接接觸的實施例。如本文中所使用，第一特徵形成於第二特徵上意謂第一特徵與第二特徵直接接觸地形成。另外，本揭露可在各種實例中重複附圖標號及/或字母。此重複本身不指示各種實施例及/或所論述配置之間的關係。

為易於描述，本文中可使用諸如「在...之下」、「在...下方」、「下部」、「在...上方」、「上部」以及類似者的空間相對術語來描述如諸圖中所示出的一個部件或特徵與另一（些）部件或特徵的關係。除諸圖中所描繪的定向外，空間相對術語亦意欲涵蓋元件在使用或操作中的不同定向。設備可以其他方式定向（旋轉90度或處於其他定向），且本文中所使用的空間相對描述詞可同樣相應地進行解釋。

應注意，本說明書中對「一個實施例」、「一實施例」、「一示例性實施例」、「示例性」等的參考指示所描述的實施例可包含特定特徵、結構或特性，但可能未必每一實施例均包含所述特定特徵、結構或特性。此外，此類片語未必指相同實施例。另外，當結合實施例描述特定特徵、結構或特性時，無論是否予以明確描述，結合其他實施例實現此特徵、結構或特性應在所屬領域中具通常知識者的知識範圍內。

應理解，本文中的措詞或術語是出於描述而非限制的目的，使得本說明書的術語或措詞應由在所屬領域中具通常知識者按照本文中的教示來予以解釋。

如本文中所使用，術語「高k」是指高介電常數。在半導體元件結構及製造製程領域中，高k是指比SiO ₂的介電常數更大（例如大於3.9）的介電常數。

如本文中所使用，術語「低k」是指低介電常數。在半導體元件結構及製造製程領域中，低k是指比SiO ₂的介電常數更小（例如，小於3.9）的介電常數。

如本文中所使用，術語「低折射率」是指比Si的折射率更小（例如，小於3.5）的折射率。

如本文中所使用，術語「奈米結構」將結構、層及/或區限定為具有小於例如100奈米的水平尺寸（例如沿X軸及/或Y軸）及/或垂直尺寸（例如沿Z軸）。

在一些實施例中，術語「約」及「實質上」可指示在值的5%內（例如值的±1%、±2%、±3%、±4%、±5%）變化的給定量的值。這些值僅為實例且並不意欲為限制性的。應理解，術語「約」及「實質上」可指如所屬領域中具通常知識者按照本文中的教示而解釋的給定量的值的百分比。

與Si光子積體電路上的Si波導相比，單模光纖可具有相對較大的纖芯，從而導致比與Si光子積體電路上的Si波導相關聯的模式更大的光模場。光纖與Si光子積體電路上的Si波導之間的直接光學耦合可導致高光學耦合損耗及高光學訊號損耗，此是由於光纖與Si光子積體電路上的波導之間的光模尺寸失配及折射率失配所致。為減小此光模尺寸失配及折射率失配，光學耦合元件（亦稱為「邊緣耦合器」）用以將光纖光學地耦合至Si光子積體電路上的Si波導。每一光學耦合元件通常具有半導體錐形結構及包圍半導體錐形結構的單尖端介電結構。半導體錐形結構可包含Si，且單尖端介電結構可包含氮化矽（SiN）。SiN（例如，折射率約2.0）與光纖（例如，折射率約1.45）之間的折射率失配低於光纖與Si光子積體電路上的Si波導（例如，折射率約3.5）之間的折射率失配。

單尖端介電結構用以當作單模波導，配置成收集來自光纖的光且將所收集的光傳輸至半導體錐形結構。單尖端介電結構的端部光學地耦合至光纖的側面，且當光沿單尖端介電結構傳播時，所述光漸漸耦合至半導體錐形結構。相較光纖與Si光子積體電路上的Si波導之間的光模尺寸失配，單尖端介電結構配置成具有與光纖的較小光模尺寸失配。

類似地，半導體錐形結構用以當作單模波導，配置成收集來自單尖端介電結構的光且將所收集的光傳輸至Si光子積體電路上的Si波導。半導體錐形結構的端部光學地耦合至單尖端介電結構，且半導體錐形結構的其他端部光學地耦合至Si光子積體電路上的Si波導的側面。相較光纖與Si光子積體電路上的Si波導之間的光模尺寸失配，半導體錐形結構配置成具有與Si光子積體電路上的Si波導的較小光模尺寸失配。因此，光學耦合元件用以當作光模尺寸轉換器以提高光纖與Si光子積體電路上的Si波導之間的光學耦合效率。

用於單尖端介電結構的介電材料限制單尖端介電結構可獲得的光模尺寸，從而限制可在光學耦合元件與光纖之間實現的最小光模尺寸失配及最大光學耦合效率。此限制歸因於製造具有厚SiN層（例如，約200奈米或更大的厚度或約250奈米的厚度）的基於氮化矽（SiN）的單尖端介電結構以實現最佳化光學耦合效率的複雜製程。需要用於SiN結構的複雜製造製程以保護底層及/或結構免受在SiN材料（其為高應力材料）的處理（例如，圖案化、蝕刻及/或研磨）期間可能引起的損害。舉例而言，為得到厚度大於200奈米（例如，約200奈米至約800奈米）的SiN層，在製造製程中使用多個塗佈、圖案化、蝕刻以及/或研磨製程以保護底層免受應力引起的損害，例如光學耦合元件的基底中的裂縫。形成更薄（例如，小於200奈米）的基於SiN的單尖端介電結構可具有較低耦合效率及/或較強偏振相依耦合損耗（polarization dependent coupling loss）。

本揭露提供具有厚度小於約200奈米的多尖端介電結構的實例光學耦合元件。此類實例光學耦合元件可改善光學耦合元件與光纖之間的光學耦合效率，從而提高光纖與Si光子積體電路上的Si波導之間的光學耦合效率。本揭露亦提供製造這些實例光學耦合元件的方法，所述方法相較於製造單尖端介電質結構化光學耦合元件的方法具有更少及更不複雜的處理步驟，且不犧牲實例光學耦合元件的元件效能。

在一些實施例中，實例光學耦合元件可包含半導體錐形結構及多尖端介電結構。半導體錐形結構及多尖端介電結構可安置於在彼此不同的水平平面處的介電層內。在一些實施例中，多尖端介電結構可包含SiN層或其他合適的介電層（例如，高矽氧化物（SixO）、氧化鋁（Al ₂O ₃）、氮化鋁（AlN）、鈮酸鋰（LiNbO ₃）、氧化鉿（HfO ₂）、氧化鈦（TiO ₂）、氧化鋅（ZnO）以及氧化鍺（GeO ₂））的陣列。面向光纖的SiN層的側面形成多尖端介電結構的尖端。各尖端具有沿Z軸的小於約200奈米（例如，約90奈米）的垂直尺寸（例如，厚度或高度）及沿Y軸的大於約100奈米（例如，約200奈米至約500奈米）的水平尺寸（例如，寬度）。多尖端介電結構的尖端的其他合適尺寸在本揭露的範疇內。

由於與基於SiN的單尖端介電結構相比具有更薄SiN層的多尖端介電結構，因此，減少了製造實例光學耦合元件涉及的製程步驟的複雜度及製程步驟的數量。在一些實施例中，可藉由一個蝕刻步驟製造多尖端介電結構。不同於基於SiN的單尖端介電結構的製造製程，多尖端介電結構的製造製程可不需要高解析度罩幕對準、複雜的製程或奈米級蝕刻製程控制。

多尖端介電結構允許在配置實例光學耦合元件時具有更大的彈性，以實現不同光模尺寸以與不同纖芯尺寸的光纖匹配。藉由調整SiN結構的尺寸及SiN結構之間的間距，可最佳化不同的光模尺寸以實現與光纖的最大耦合效率。在一些實施例中，多尖端介電結構可包含SiN結構或其他合適的介電結構的二維陣列，以進一步提高實例光學耦合元件與光纖之間的光學耦合效率。在一些實施例中，與單尖端介電結構化光學耦合元件相比，實例光學耦合元件對於兩種偏振對光纖與多尖端介電結構之間的未對準具有更高容限。在光纖與多尖端介電結構之間的未對準為0.5微米的情況下，光損耗小於1分貝（dB）。實例光學耦合元件亦可實現低偏振相依光學耦合損耗。

參考圖1A至圖1F描述根據一些實施例具有光學耦合元件102（亦稱為「邊緣耦合器102」）、基於Si的波導104以及光纖106的光學系統100。圖1A示出根據一些實施例的光學系統100的俯視圖。圖1B至圖1E示出根據一些實施例的沿圖1A至圖1B的線A-A、線B-B、線C-C以及線D-D的橫截面圖。圖1F示出根據一些實施例的光學系統100的元件特性。

光學耦合元件102可配置成將基於Si的波導104光學地耦合至光纖106。在一些實施例中，光學耦合元件102可包含基底102A，安置於基底102A上的介電層102B，安置於介電層102B內的水平平面108中的半導體錐形結構102C，以及安置於介電層102B內的水平平面110中的多尖端介電結構102D。多尖端介電結構102D可配置成收集來自光纖106的光。半導體錐形結構102C可配置成收集來自多尖端介電結構102D的光且將所收集的光傳輸至波導104。基底102A可包含諸如矽（Si）、鍺（Ge）以及矽鍺（SiGe）的半導體材料。在一些實施例中，波導104可安置於介電層102B內且可與半導體錐形結構102C物理接觸。在一些實施例中，波導104及半導體錐形結構102C可為具有諸如矽（Si）的相同半導體材料的單個半導體結構。在一些實施例中，介電層102B可包含諸如氧化矽（SiO ₂）的氧化物材料。

在一些實施例中，多尖端介電結構102D可包含在如圖1A中所示的波導104與光纖106之間延伸的介電層的一維（「1-D」）陣列。介電層的1-D陣列可包含具有低折射率的高k介電材料，諸如SiN、SixO、Al ₂O ₃、AlN、LiNbO ₃、HfO ₂、TiO ₂、ZnO、GeO ₂以及其組合或其他合適的高k介電材料。介電結構的1-D陣列的介電材料的折射率可大於光纖106的折射率且小於波導104的折射率。介電結構的1-D陣列的介電材料的折射率可小於半導體錐形結構102C的折射率。面向光纖106的介電結構的側面102Dt中的每一者形成如圖1A至圖1B以及圖1E中所示的多尖端介電結構102D的尖端102Dt。尖端102Dt可與如圖1A至圖1B中所示的光纖106物理接觸，且可配置成在操作期間收集來自光纖106的光。在一些實施例中，尖端102Dt與光纖106之間可存在間隔（未示出），在所述間隔中尖端102Dt可光學地耦合至光纖106。儘管尖端102Dt繪示為具有長方形橫截面，但尖端102Dt可具有任何幾何形狀（例如，圓形、半圓形、三角形或多邊形）的橫截面。

介電結構的1-D陣列中的介電結構的數量及介電結構的尺寸取決於材料屬性以及光纖106的光模形狀及尺寸。可在製造期間調整介電結構的數量及尺寸以使多尖端介電結構102D的光模形狀及尺寸與光纖106的光模形狀及尺寸實質上匹配。在一些實施例中，調整多尖端介電結構102D的介電層沿Z軸的垂直尺寸102Dh可調整多尖端介電結構102D沿Z軸的光模尺寸以匹配光纖106的光模。在一些實施例中，調整多尖端介電結構102D的介電層沿Y軸的水平尺寸102Dw可調整多尖端介電結構102D沿Y軸的光模形狀以匹配光纖106的光模。介電結構的垂直尺寸102Dh及水平尺寸102Dw為尖端102Dt的垂直尺寸及水平尺寸。因此，介電結構的垂直尺寸102Dh及水平尺寸102Dw的調整調諧了與光纖106光學地耦合的尖端102Dt的光模。

在一些實施例中，多尖端介電結構102D可以垂直尺寸102Dh以及水平尺寸102Dw及水平尺寸102Dl來製造，以使得多尖端介電結構102D可用以當作僅支撐基本光模的波導。在一些實施例中，垂直尺寸102Dh可等於或小於約200奈米（例如，約90奈米）且水平尺寸102Dw可等於或大於100奈米（例如，約200奈米至約500奈米），以使得多尖端介電結構102D用以當作僅支撐基本光模的波導。多尖端介電結構102D與基底102A之間的垂直間距102Ds可等於或大於約2微米（例如，約2.1微米至約10微米）或可為其他合適的尺寸。多尖端介電結構102D的相鄰介電結構之間沿Y軸的水平間距可等於或大於200奈米（例如，約200奈米至約500奈米）或可為其他合適的尺寸。介電結構的數量可在2與20之間。若介電結構的數量小於2，則多尖端介電結構102D可不夠用以當作僅支撐基本光模的波導。另一方面，若介電結構的數量大於20，則處理時間增加，且因此增加元件製造成本。參考圖1F，在一些實施例中，多尖端介電結構102D可具有大於90%（例如，約91%至約94%）的光學耦合效率或可為其他合適的值，且可具有小於1分貝的光學耦合損耗，且多尖端介電結構102D沿Y軸的光軸（未示出）與光纖106之間的未對準為約0.5微米。

代替如圖1C至圖1E中所示的具有相同水平尺寸102Dw及102Dl的多尖端介電結構102D的介電結構，介電結構中的一或多者沿Y軸的水平尺寸可與如圖2A至圖2C中所示的另一介電結構不同。相鄰介電結構沿Y軸的水平尺寸可如圖2A至圖2C中所示彼此不同。相鄰介電結構之間沿Y軸的水平間距可如圖2A至圖2C中所示彼此不同，且可等於或大於100奈米（例如，約105奈米至約500奈米）或可為其他合適的尺寸。圖2A至圖2C示出根據一些實施例的用於多尖端介電結構102D的不同配置的沿圖1A的線B-B、線C-C以及線D-D的橫截面圖。除非另外提及，否則對圖1A至圖1E以及圖2A至圖2C中具有相同註解的部件的論述彼此適用。

代替或除了調整多尖端介電結構102D的介電結構的數量及尺寸以外，可如圖3A至圖4C中所示調整介電結構的佈局配置以用於使多尖端介電結構102D的光模形狀及尺寸與光纖106的光模形狀及尺寸相匹配。圖3A至圖4C示出根據一些實施例的用於多尖端介電結構102D的不同配置的沿圖1A的線B-B、線C-C以及線D-D的橫截面圖。除非另外提及，否則對圖1A至圖1E以及圖3A至圖4C中具有相同註解的部件的論述彼此適用。

參考圖3A至圖4C，代替介電結構的1-D陣列，多尖端介電結構102D可包含在波導104與光纖106之間延伸的介電結構的二維（「2-D」）陣列。介電結構的2-D陣列可包含具有低折射率的高k介電材料，諸如SiN、SixO、Al ₂O ₃、AlN、LiNbO ₃、HfO ₂、TiO ₂、ZnO、GeO ₂以及其組合或其他合適的高k介電材料。介電結構的2-D陣列的每一列中的介電結構可具有相同介電材料或可具有不同介電材料。介電結構的2-D陣列的每一列可具有如圖3A至圖3C中所示的介電結構的相同佈置，或每一列可具有如圖4A至圖4C中所示的介電結構的不同佈置。介電結構的2-D陣列中的介電結構之間沿Z軸的垂直間距可大於50奈米（例如，自約50奈米至約500奈米）或可為其他合適的尺寸。介電結構的2-D陣列中的介電結構的佈局及尺寸可配置成使得多尖端介電結構102D可用以當作僅支撐基本光模的波導。介電結構的2-D陣列提供製造具有較寬範圍的光模尺寸的多尖端介電結構102D的較大的彈性以與光纖106的較寬範圍的光模尺寸相匹配。

在一些實施例中，多尖端介電結構102D與半導體錐形結構102C之間沿Z軸的垂直間距102Cs可大於20奈米（例如，約20奈米至約500奈米）或可為其他合適的尺寸。半導體錐形結構102C的尖端102Ct沿Y軸的水平尺寸102Ctw可在約50奈米至約400奈米範圍內或可為其他合適的尺寸。在一些實施例中，如圖1A中所示，半導體錐形結構102C的基座102Cb可沿Y軸與多尖端介電結構102D的基座102Db實質上對準。基座102Cb沿Y軸的水平尺寸與尖端102Ct沿Y軸的水平尺寸的比率可在約2至約20範圍內。半導體錐形結構102C沿X軸的水平尺寸可在10微米至約500微米範圍內。尖端102Ct與尖端102Dt之間沿圖1A中所示的X軸的水平間距可在約1微米至約100微米範圍內。

參考圖5A至圖5D，光學耦合元件102可包含單尖端介電結構102D*而非多尖端介電結構102D。圖5A示出根據一些實施例的光學耦合元件102的俯視圖。圖5B至圖5D示出根據一些實施例的沿圖5A的線B-B、線C-C以及線D-D的橫截面圖。除非另外提及，否則對圖1A至圖1E以及圖5A至圖5D中具有相同註解的部件的論述彼此適用。

單尖端介電結構102D*可包含具有低折射率的高k介電材料，諸如SiN、SixO、Al ₂O ₃、AlN、LiNbO ₃、HfO ₂、TiO ₂、ZnO、GeO ₂以及其組合或其他合適的高k介電材料。介電材料的折射率可大於光纖106的折射率且小於波導104的折射率。介電材料的折射率可小於半導體錐形結構102C的折射率。面向光纖106的單尖端介電結構102D*的側面102Dt*形成單尖端介電結構102D*的尖端102Dt*。尖端102Dt*可與如圖5A中所示的光纖106物理接觸，且可配置成在操作期間收集來自光纖106的光。儘管尖端102Dt*繪示為具有長方形橫截面，但尖端102Dt*可具有任何幾何形狀（例如，圓形、半圓形、三角形或多邊形）的橫截面。

類似於多尖端介電結構102D，半導體錐形結構102C與如圖5B至圖5C中所示的單尖端介電結構102D*之間可存在垂直間距102Cs，以減小光的背反射且調諧半導體錐形結構102C與單尖端介電結構102D*之間的漸逝耦合強度（evanescent coupling strength）。在一些實施例中，在尖端102Ct與尖端102Dt*之間沿圖5A中所示的X軸存在水平間距。尖端102Ct與尖端102Dt*之間的此水平間距可在約1微米至約100微米範圍內。在一些實施例中，半導體錐形結構102C的基座102Cb可沿如圖5A中所示的Y軸與單尖端介電結構102D*的基座102Db*對準。在一些實施例中，單尖端介電結構102D*沿Z軸的垂直尺寸可在約200奈米至約1000奈米範圍內，且單尖端介電結構102D*沿Y軸的水平尺寸可在約200奈米至約1000奈米範圍內。單尖端介電結構102D*的其他合適的尺寸在本揭露的範疇內。

參考圖6A至圖6E描述根據一些實施例的具有光學耦合元件602（亦稱為「邊緣耦合器602」）、基於Si的肋形波導604以及光纖106的光學系統600。圖6A示出根據一些實施例的光學系統600的俯視圖。圖6B至圖6E示出根據一些實施例的沿圖6A至圖6B的線A-A、線B-B、線C-C以及線D-D的橫截面圖。除非另外提及，否則對圖1A至圖1E以及圖6A至圖6E中具有相同註解的部件的論述彼此適用。光學耦合元件602可配置成將基於Si的波導604光學地耦合至光纖106。

在一些實施例中，光學耦合元件602可包含基底102A，安置於基底102A上的介電層102B，安置於介電層102B內的多尖端半導體結構602D，以及安置於多尖端半導體結構602D上的半導體錐形結構602C。多尖端半導體結構602D可包含半導體結構的1-D陣列。半導體錐形結構602C可為如圖6B至圖6D中所示的半導體結構的1-D陣列的半導體結構中的一者上的突起區域。半導體錐形結構602C及在半導體錐形結構602C之下的半導體結構的1-D陣列的半導體結構形成為包含諸如矽（Si）的半導體材料的單一個半導體結構601。不與半導體錐形結構602C交疊的半導體結構的1-D陣列的半導體結構可包含與半導體錐形結構602C相同的半導體材料。多尖端半導體結構602D可配置成收集來自光纖106的光。半導體錐形結構602C可配置成收集來自多尖端半導體結構602D的光且將所收集的光傳輸至波導604。基底102A可包含諸如矽（Si）、鍺（Ge）以及矽鍺（SiGe）的半導體材料。在一些實施例中，波導604及光學耦合元件602可為具有諸如矽（Si）的相同半導體材料的單一個半導體結構。在一些實施例中，介電層102B可包含諸如氧化矽（SiO ₂）的氧化物材料。

面向光纖106的多尖端半導體結構602D的側面602Dt中的每一者形成如圖6A至圖6B以及圖6E中所示的多尖端半導體結構602D的尖端602Dt。尖端602Dt可與如圖6A至圖6B中所示的光纖106物理接觸，且可配置成在操作期間收集來自光纖106的光。儘管尖端602Dt繪示為具有長方形橫截面，但尖端602Dt可具有任何幾何形狀（例如，圓形、半圓形、三角形或多邊形）的橫截面。

1-D陣列中尖端602Dt的數量及半導體結構的尺寸取決於光纖106的光模形狀及尺寸。在製造期間可調整半導體結構的數量及尺寸，以使多尖端半導體結構602D的光模形狀及尺寸與光纖106的光模形狀及尺寸實質上匹配。在一些實施例中，調整多尖端半導體結構602D沿Z軸的垂直尺寸T1及垂直尺寸T2可調整多尖端半導體結構602D的光模尺寸以匹配光纖106的光模尺寸。在一些實施例中，調整多尖端半導體結構602D沿Y軸的水平尺寸（諸如水平尺寸W1、水平尺寸W2、水平尺寸S1、水平尺寸S2）可調整多尖端半導體結構602D的光模形狀以匹配光纖106的光模形狀。

在一些實施例中，多尖端半導體結構602D可製造成具有垂直尺寸T1至垂直尺寸T2以及水平尺寸W1至水平尺寸W2、水平尺寸S1至水平尺寸S2，以使得多尖端半導體結構602D可用以當作僅具有基本光模的波導。在一些實施例中，垂直尺寸T1可在約50奈米至約200奈米範圍內，且垂直尺寸T2可在約100奈米至約500奈米範圍內。水平尺寸W1至水平尺寸W2可等於或小於400奈米（例如，約50奈米至約200奈米）。在一些實施例中，水平尺寸W1至水平尺寸W2可彼此相等或不同。多尖端半導體結構602D與基底102A之間的垂直間距602Ds可等於或大於約2微米（例如，約2.1微米至約10微米）。多尖端半導體結構602D的1-D陣列的相鄰半導體結構之間沿Y軸的水平間距S1至水平間距S2可等於或大於100奈米（例如，約100奈米至約1000奈米）。在一些實施例中，水平間距S1至水平間距S2可彼此相等或不同。1-D陣列的半導體結構的數量可為約2至約20。在一些實施例中，如圖6A中所示，半導體錐形結構602C沿Y軸的水平尺寸小於在半導體錐形結構602C之下的1-D陣列的半導體層的水平尺寸。

光學耦合元件102及光學耦合元件602及其部件的橫截面形狀為說明性的且並不意欲為限制性的。

圖7是根據一些實施例的製造光學耦合元件102的實例方法700的流程圖。出於說明性目的，將參考如圖8A至圖8F中所示的用於形成光學耦合元件102的實例製造製程來描述圖7中所示的操作。圖8A至圖8F是根據一些實施例的在各製造階段的沿光學耦合元件102的線B-B的橫截面圖。可按不同次序執行操作，或取決於特定應用而不執行操作。方法700可不產生完整光學耦合元件102。因此，可在方法700之前、期間以及之後提供額外製程，且在本文中可僅簡要描述一些其他製程。圖8A至圖8F中與如圖1A至圖1E中的部件具有相同的註解的部件描述於上文中。

在操作705中，提供絕緣層上矽（silicon-on-insulator；SOI）基底。舉例而言，如圖8A中所示，可提供SOI基底800。SOI基底800可包含基底102A，安置於基底102A上的介電層102B1，以及安置於介電層102B1上的矽層102C*。在後續處理期間，矽層102C*可經處理以形成半導體錐形結構102C。在一些實施例中，介電層102B1可包含諸如氧化矽（SiO ₂）的氧化物材料。

參考圖7，在操作710中，在SOI基底上形成半導體錐形結構。舉例而言，如圖8B中所示，可在SOI基底800上形成半導體錐形結構102C。半導體錐形結構102C的形成可包含連續操作：（i）薄化矽層102C*至約50奈米至約200奈米的厚度以及（ii）圖案化且蝕刻薄化的矽層102C*以形成圖8B的結構。

參考圖7，在操作715中，在半導體錐形結構上沈積第一介電層。舉例而言，如圖8C中所示，可在圖8B的結構上沈積第一介電層102B2以形成圖8C的結構。第一介電層102B2的沈積可包含藉由PECVD製程在圖8B的結構上毯覆式沈積約50奈米至約800奈米厚的介電材料。沈積的介電材料可與介電層102B1中包含的介電材料相同。

參考圖7，在操作720中，可在第一介電層上形成多尖端介電結構。舉例而言，如圖8E中所示，可在第一介電層102B2上形成多尖端介電結構102D。多尖端介電結構102D的形成可包含連續操作：（i）藉由ALD或CVD製程在圖8C的結構上毯覆式沈積約50奈米至約200奈米厚的高k及低折射率的介電材料以形成如圖8D中所示的介電層102D*；以及（ii）圖案化且蝕刻介電層102D*以形成圖8E的結構。介電層102D*可包含高k及低折射率的介電材料，諸如SiN、SixO、Al ₂O ₃、AlN、LiNbO ₃、HfO ₂、TiO ₂、ZnO、GeO ₂或其組合或其他合適的高k介電材料。

參考圖7，在操作725中，在多尖端介電結構上沈積第二介電層。舉例而言，如圖8F中所示，可在圖8E的結構上沈積第二介電層102B3以形成圖8F的結構。第二介電層102B3的沈積可包含藉由PECVD製程在圖8E的結構上毯覆式沈積約100奈米至約1000奈米厚的介電材料。沈積的介電材料可與介電層102B1至介電層102B2中包含的介電材料相同。介電層102B1至介電層102B3可形成光學耦合元件102的介電層102B。

本揭露提供具有厚度小於約200奈米的多尖端介電結構（例如，多尖端介電結構102D）的實例光學耦合元件（例如，光學耦合元件102）。此類實例光學耦合元件可提供光學耦合元件與光纖（例如，光纖106）之間的提高的光學耦合效率，從而提高光纖與Si光子積體電路上的Si波導（例如，Si波導104）之間的光學耦合效率。本揭露亦提供製造這些實例光學耦合元件的方法，所述方法相較於製造單尖端介電質結構化光學耦合元件的方法具有更少及更不複雜的處理步驟，且不犧牲實例光學耦合元件的元件效能。

在一些實施例中，實例光學耦合元件可包含半導體錐形結構（例如，半導體錐形結構102C）及多尖端介電結構（例如，多尖端介電結構102D）。半導體錐形結構及多尖端介電結構可安置於在彼此不同的水平平面處的介電層堆疊內。在一些實施例中，多尖端介電結構可包含SiN結構或其他合適的介電層的陣列。在一些實施例中，各尖端具有沿Z軸的小於約200奈米（例如，約90奈米）的垂直尺寸及沿Y軸的大於約200奈米（例如，約300奈米至約500奈米）的水平尺寸。多尖端介電結構的尖端的其他合適尺寸在本揭露的範疇內。

由於與基於SiN的單尖端介電結構相比具有更薄SiN層的多尖端介電結構，因此，減少了製造實例光學耦合元件涉及的製程步驟的複雜度及製程步驟的數量。在一些實施例中，可藉由一個蝕刻步驟製造多尖端介電結構。不同於基於SiN的單尖端介電結構的製造製程，多尖端介電結構的製造製程可不需要高解析度罩幕對準、複雜的製程以及奈米級蝕刻製程控制。

多尖端介電結構允許在配置實例光學耦合元件時具有更多彈性，以實現不同光模尺寸以與不同纖芯尺寸的光纖匹配。藉由調整SiN結構的尺寸及SiN結構之間的間距，可最佳化不同的光模尺寸以實現與光纖的最大耦合效率。在一些實施例中，與單尖端介電結構化光學耦合元件相比，實例光學耦合元件對於兩種偏振對光纖與多尖端介電結構之間的未對準具有更高容限。在光纖與多尖端介電結構之間的未對準為0.5微米的情況下，光損耗小於1分貝。

在一些實施例中，一種光學系統包含：基底；波導，安置於基底上；光纖，光學地耦合至波導；以及光學耦合元件，安置於光纖與波導之間。光學耦合元件配置成將光纖光學地耦合至波導。光學耦合元件包含安置於基底上的介電層，安置於介電層內的第一水平平面中的半導體錐形結構，以及安置於介電層內的第二水平平面中的多尖端介電結構。第一水平平面與第二水平平面彼此不同。

在一些實施例中，一種光學系統包含：基底；波導，安置於基底上；光纖，光學地耦合至波導；以及光學耦合元件，安置於光纖與波導之間。光學耦合元件配置成將光纖光學地耦合至波導。光學耦合元件包含安置於基底上的介電層，安置於介電層內的具有半導體層的陣列的多尖端半導體結構，以及安置於多尖端半導體結構上且與多尖端半導體結構物理接觸的半導體錐形結構。

在一些實施例中，一種製造光學耦合元件的方法包含：在絕緣層上矽（SOI）基底上形成半導體錐形結構；在半導體錐形結構上沈積第一介電層；在第一介電結構上形成具有介電層的陣列的多尖端介電結構；以及在多尖端介電結構上沈積第二介電層。

前述揭露內容概述若干實施例的特徵，使得所屬領域中具通常知識者可較佳地理解本揭露之態樣。所屬領域中具通常知識者應理解，其可容易地使用本揭露作為設計或修改用於進行本文中所引入的實施例的相同目的及/或實現相同優勢的其他製程及結構的基礎。所屬領域中具通常知識者亦應認識到，此類等效構造並不脫離本揭露的精神及範疇，且所屬領域中具通常知識者可在不脫離本揭露的精神及範疇的情況下在本文中作出各種改變、替代以及更改。

100、600:光學系統 102、602:光學耦合元件 102A:基底 102B、102B1:介電層 102B2:第一介電層 102B3:第二介電層 102C*:矽層 102C、602C:半導體錐形結構 102Cb、102Db、102Db*:基座 102Cs、102Ds、602Ds:垂直間距 102Ct:尖端 102Ctw、102Dl、102Dw、S1、S2、W1、W2:水平尺寸 102D*:單尖端介電結構 102D:多尖端介電結構 102Dh、T1、T2:垂直尺寸 102Dt、102Dt*、602Dt:側面/尖端 104、604:波導 106:光纖 108、110:水平平面 601:半導體結構 602D:多尖端半導體結構 700:方法 705、710、715、720、725:操作 800:絕緣層上矽基底 A-A、B-B、C-C、D-D:線 X、Y、Z:軸

結合附圖閱讀以下詳細描述會最佳地理解本揭露的各態樣。應注意，根據業界中的慣例，各種特徵並未按比例繪製。實際上，可出於論述清楚起見而任意地增大或減小各種特徵的尺寸。 圖1A、圖1B至圖1E以及圖1F示出根據一些實施例的光學系統的俯視圖、橫截面圖以及元件特性。 圖2A至圖2C示出根據一些實施例的光學系統的橫截面圖。 圖3A至圖3C示出根據一些實施例的光學系統的橫截面圖。 圖4A至圖4C示出根據一些實施例的光學系統的橫截面圖。 圖5A至圖5D示出根據一些實施例的光學系統的俯視圖及橫截面圖。 圖6A至圖6E示出根據一些實施例的光學系統的俯視圖及橫截面圖。 圖7是根據一些實施例的製造光學耦合元件的方法的流程圖。 圖8A至圖8F示出根據一些實施例的在其製造製程的各個階段的光學耦合元件的橫截面圖。 現將參考附圖來描述說明性實施例。在諸圖中，相似附圖標號通常指示相同、功能上類似及/或結構上類似的部件。

100:光學系統

102:光學耦合元件

102A:基底

102B:介電層

102C:半導體錐形結構

102Cb、102Db:基座

102Ct:尖端

102D:多尖端介電結構

102D1:水平尺寸

102Dw:垂直尺寸

102Dt:側面/尖端

104:波導

106:光纖

A-A、B-B、C-C、D-D:線

X、Y、Z:軸

Claims (20)

1. 一種光學系統，包括： 基底； 波導，安置於所述基底上； 光纖，光學地耦合至所述波導；以及 光學耦合元件，安置於所述光纖與所述波導之間且配置成將所述光纖光學地耦合至所述波導， 其中所述光學耦合元件包括安置於所述基底上的介電層，安置於所述介電層內的第一水平平面中的半導體錐形結構，以及安置於所述介電層內的第二水平平面中的多尖端介電結構，且 其中所述第一水平平面與所述第二水平平面彼此不同。
2. 如請求項1所述的光學系統，其中所述半導體錐形結構及所述多尖端介電結構藉由所述介電層的一部分彼此垂直地位移。
3. 如請求項1所述的光學系統，其中所述多尖端介電結構與所述半導體錐形結構交疊。
4. 如請求項1所述的光學系統，其中所述多尖端介電結構包括安置於所述介電層內的所述第二水平平面中的介電結構的一維陣列或二維陣列。
5. 如請求項1所述的光學系統，其中所述多尖端介電結構包括與所述光纖物理接觸的尖端的陣列。
6. 如請求項1所述的光學系統，其中所述多尖端介電結構包括具有氮化矽材料的介電結構的陣列。
7. 如請求項1所述的光學系統，其中所述多尖端介電結構包括安置於所述介電層內的所述第二水平平面中的氮化矽結構的陣列，且其中所述氮化矽結構的陣列的每一氮化矽結構具有介於約50奈米至約200奈米範圍內的垂直尺寸。
8. 如請求項1所述的光學系統，其中所述多尖端介電結構包括介電材料，所述介電材料的折射率大於所述光纖的折射率且小於包括所述半導體錐形結構的折射率。
9. 如請求項1所述的光學系統，其中所述多尖端介電結構包括尖端的一維陣列，以及其中所述尖端的一維陣列中的相鄰尖端具有彼此不同的水平尺寸。
10. 如請求項1所述的光學系統，其中所述多尖端介電結構包括尖端的二維陣列，以及其中所述二維陣列的每一行中的尖端具有彼此相等的尺寸。
11. 如請求項1所述的光學系統，其中所述多尖端介電結構包括介電結構的二維陣列，以及其中所述二維陣列的第一列具有第一數量個介電結構且所述二維陣列的第二列具有第二數量個介電結構，所述第一數量與所述第二數量彼此不同。
12. 如請求項1所述的光學系統，其中所述半導體錐形結構的基座實質上對準所述多尖端介電結構的基座。
13. 一種光學系統，包括： 基底； 波導，安置於所述基底上； 光纖，光學地耦合至所述波導；以及 光學耦合元件，安置於所述光纖與所述波導之間且配置成將所述光纖光學地耦合至所述波導， 其中所述光學耦合元件包括安置於所述基底上的介電層，安置於所述介電層內的具有半導體層的陣列的多尖端半導體結構，以及安置於所述多尖端半導體結構上且與所述多尖端半導體結構物理接觸的半導體錐形結構。
14. 如請求項13所述的光學系統，其中所述半導體錐形結構及所述半導體層的陣列中的所述半導體層中的一者為安置於所述介電層內的單一個半導體結構的部分。
15. 如請求項13所述的光學系統，其中所述半導體層的陣列及所述半導體錐形結構包括相同半導體材料。
16. 如請求項13所述的光學系統，其中所述半導體層的陣列的所述半導體層的各側面與所述光纖物理接觸。
17. 一種製造光學耦合元件的方法，包括： 在絕緣層上矽（SOI）基底上形成半導體錐形結構； 在所述半導體錐形結構上沈積第一介電層； 在所述第一介電層上形成具有介電結構的陣列的多尖端介電結構；以及 在所述多尖端介電結構上沈積第二介電層。
18. 如請求項17所述的製造光學耦合元件的方法，其中所述形成所述半導體錐形結構包括蝕刻所述絕緣層上矽基底的矽層。
19. 如請求項17所述的製造光學耦合元件的方法，其中所述形成所述多尖端介電結構包括在所述第一介電層上沈積第二介電層，以及其中所述第一介電層與所述第二介電層彼此不同。
20. 如請求項19所述的製造光學耦合元件的方法，其中所述形成所述多尖端介電結構包括圖案化及蝕刻所述第二介電層。

Images