TW202213071A - 顯示卡組件、其監控裝置及其畫面輸出方法 - Google Patents
顯示卡組件、其監控裝置及其畫面輸出方法 Download PDFInfo
- Publication number
- TW202213071A TW202213071A TW109133354A TW109133354A TW202213071A TW 202213071 A TW202213071 A TW 202213071A TW 109133354 A TW109133354 A TW 109133354A TW 109133354 A TW109133354 A TW 109133354A TW 202213071 A TW202213071 A TW 202213071A
- Authority
- TW
- Taiwan
- Prior art keywords
- file
- storage block
- microprocessor
- display
- writing
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Quality & Reliability (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Graphics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Controls And Circuits For Display Device (AREA)
- User Interface Of Digital Computer (AREA)
Abstract
一種顯示卡組件,包含具有用於產生狀態訊號之電路母板的顯示卡本體及監控裝置。監控裝置具有接收狀態訊號的微處理器、狀態顯示器及具至少一第一儲存區塊及至少一第二儲存區塊的非揮發性記憶體。在微處理器完整寫入第二檔案至所述至少一第二儲存區塊前,微處理器取得存於所述至少一第一儲存區塊的第一檔案,並致動狀態顯示器依狀態訊號及第一檔案的至少一者輸出畫面。在微處理器完整寫入第二檔案至所述至少一第二儲存區塊後,微處理器取得存於所述至少一第二儲存區塊的第二檔案,並致動狀態顯示器依狀態訊號及第二檔案的至少一者輸出畫面。
Description
本發明係涉及顯示卡領域,特別是一種能夠快速替換畫面且無畫面間斷狀況的顯示卡組件及其監控裝置,以及實施於此顯示卡組件的畫面輸出方法。
因應於各種應用程式尤其是繪圖程式或遊戲程式對顯示畫面及反應速度的需求,例如高解析度、複雜的立體物件貼圖、高速變動的內容等,電腦市場上對顯示卡本身運算速度的需求已遠高於過往,而因應於此的附加功能(如溫度感測功能、風扇驅動功能等)亦愈趨複雜。然而,市售顯示卡對於上述附加功能的監控通常僅能透過安裝於電腦主機的應用程式進行,這對使用者而言顯然造成了使用上的不便,尤其當在遊戲程式執行過程中發生畫面延遲的狀況時,使用者通常無法立刻跳出遊戲程式以取得顯示卡當下的運作狀況,亦因此難以即時察覺顯示卡是否運作異常。
因此,當前市場上存在可呈現顯示卡運作現況的監控裝置,以供使用者透過此監控裝置查閱顯示卡的各種運作參數,且此種監控裝置常會設定有背景圖案。當使用者欲改變此背景圖案時,通常需要由電腦主機的主機板透過顯示卡將圖檔傳送至監控裝置,且必須先將監控裝置中的記憶體用於儲存圖檔的空間清空才能儲存此圖檔以供做為背景圖案。因此,將此圖案設定為背景圖案的過程不僅極為耗時,且亦可能因為傳輸過程的偶發性錯誤導致必須重新傳輸整個圖檔,進一步惡化替換背景圖案的作業效率。
鑒於上述,本發明提供一種顯示卡組件、其監控裝置及其畫面輸出方法。
依據本發明一實施例的顯示卡組件,用於結合於電腦主機板及顯示器之間,且顯示卡組件包含顯示卡本體及監控裝置。顯示卡本體具有電路母板,且電路母板用於產生狀態訊號。監控裝置具有微處理器、狀態顯示器及非揮發性記憶體,其中微處理器電性連接狀態顯示器、非揮發性記憶體及電路母板,微處理器接收狀態訊號,且非揮發性記憶體具至少一第一儲存區塊及至少一第二儲存區塊。在微處理器完整寫入第二檔案至所述至少一第二儲存區塊之前,微處理器係取得儲存於所述至少一第一儲存區塊的第一檔案,並致動狀態顯示器依據狀態訊號及第一檔案的至少一者輸出畫面。在微處理器完整寫入第二檔案至所述至少一第二儲存區塊之後,微處理器係取得儲存於所述至少一第二儲存區塊的第二檔案,並致動狀態顯示器依據狀態訊號及第二檔案的至少一者輸出畫面。
依據本發明一實施例的監控裝置,用於與顯示卡本體共同形成顯示卡組件,且監控裝置包含通訊傳輸埠、非揮發性記憶體、微處理器及狀態顯示器。通訊傳輸埠用於可通訊地連接顯示卡本體,以接收狀態訊號。非揮發性記憶體具至少一第一儲存區塊及至少一第二儲存區塊。微處理器電性連接通訊傳輸埠及非揮發性記憶體,且微處理器係產生畫面資料。狀態顯示器電性連接微處理器,並依據畫面資料產生對應的畫面。在微處理器完整寫入第二檔案至所述至少一第二儲存區塊之前,微處理器係取得儲存於所述至少一第一儲存區塊的第一檔案,並依據狀態訊號及第一檔案的至少一者產生畫面資料。在微處理器完整寫入第二檔案至所述至少一第二儲存區塊之後,微處理器係取得儲存於所述至少一第二儲存區塊的第二檔案,並依據狀態訊號及第二檔案的至少一者產生畫面資料。
依據本發明一實施例的顯示卡組件的畫面輸出方法,用於供顯示卡組件的一狀態顯示器輸出畫面,其中該顯示卡組件的微處理器電性連接非揮發性記憶體,非揮發性記憶體具有至少一第一儲存區塊及至少一第二儲存區塊,且所述至少一第一儲存區塊已儲存有第一檔案。畫面輸出方法包含:以微處理器接收第二檔案;以微處理器將第二檔案寫入至所述至少一第二儲存區塊;於第二檔案完整寫入至所述至少一第二儲存區塊之前,微處理器致動狀態顯示器輸出對應於第一檔案的畫面;及於第二檔案完整寫入至所述至少一第二儲存區塊之後,微處理器致動狀態顯示器輸出對應於第二檔案的畫面,並刪除所述至少一第一儲存區塊的第一檔案。
藉由上述內容,本發明提出的顯示卡組件、其監控裝置及其畫面輸出方法係以具有多個儲存區塊的記憶體儲存檔案,可將欲刪除的檔案(即前述的第一檔案)與欲寫入的檔案(即前述的第二檔案)分別儲存於相異的儲存區塊中,無須將此二檔案儲存在同一位置。因此,使用者不用先刪除非揮發性記憶體內用於顯示當下畫面的檔案,可即刻寫入欲新增的另一個檔案,如此一來不僅可以減少使用者由下達儲存指令至顯示檔案之間的等待時間,且亦可以避免在上述等待時間中造成無圖檔可顯示的情況發生。此外,若寫入另一個檔案(即前述的第二檔案)時發生錯誤,仍有原始的檔案(即前述的第一檔案)可供狀態顯示器使用。
以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理,並且提供本發明之專利申請範圍更進一步之解釋。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點,其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施,且根據本說明書所揭露之內容、申請專利範圍及圖式,任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點,但非以任何觀點限制本發明之範疇。
請參考圖1,其繪示本發明一實施例的顯示卡組件的系統架構圖。如圖1所示,本實施例的顯示卡組件係結合於一電腦主機板MB及一顯示器D之間,且此顯示卡組件包含一顯示卡本體1及一監控裝置2。顯示卡本體1至少用於執行一般顯示卡所具有的運算功能,以降低結合於電腦主機板MB上的運算處理器在影像處理方面的運算負擔,且此顯示卡本體1可為獨立顯示卡(Discrete Graphics Processing Unit,dGPU)或整合繪圖處理器(Integrated Graphics Processing Unit,iGPU)。監控裝置2電性連接於顯示卡本體1,以供對顯示卡本體1的運作進行獨立於電腦主機板MB的監控作業,其細部結構將詳述於後。
在本實施例中,顯示卡本體1至少包含一電路母板11及一第一訊號傳輸埠12,其中電路母板11用於電性連接電腦主機板MB,且根據電腦主機板MB的指令產生並傳送顯示訊號至顯示器D進行影像顯示,而第一訊號傳輸埠12則電性連接電路母板11,以供自電路母板11接收訊號並輸出至監控裝置2,或自監控裝置2接收訊號並傳送至電路母板11。此外,此顯示卡本體1可更包含一受控件13及一感測件14,此受控件13可依需求為一燈具、一風扇或其他可依據所接收的電性訊號進行運轉的元件,而感測件14則例如為一溫度感測器或其他可感測環境條件的元件。對於本發明之整體運作而言,此電路母板11的運作重點在於:藉由電性連接於此電路母板11的第一訊號傳輸埠12以及受控件13或感測件14,電路母板11可根據其本身、受控件13或感測件14的運作狀況產生一狀態訊號(可包含但不限於電路母板11的GPU的運作數據、風扇的轉速值、溫度感測器的溫度值等),並藉由第一訊號傳輸埠12輸出此狀態訊號至監控裝置2,或透過第一訊號傳輸埠12自監控裝置2接收一控制命令以控制電路母板11或受控件13。
請同時一併參閱圖1及圖2,其中圖2為本實施例的顯示卡組件的組合立體圖。本實施例的監控裝置2具有一微處理器21、一第二訊號傳輸埠22、一狀態顯示器23及一記憶體24,其中微處理器21係與第二訊號傳輸埠22、狀態顯示器23及記憶體24電性連接。詳言之,第二訊號傳輸埠22可通訊地連接第一訊號傳輸埠12以接收前述的狀態訊號,並進一步將該狀態訊號傳輸至微處理器21。狀態顯示器23係接收微處理器21所產生的一畫面資料,以受微處理器21致動而輸出一畫面。狀態顯示器23較佳為一觸控螢幕,不僅用於以圖像方式依據畫面資料輸出前述的畫面,且可對應於使用者的觸控作動產生操作訊號,以便微處理器21可對應於此操作訊號透過第二訊號傳輸埠22發送前述的控制命令至顯示卡本體1,進而控制電路母板11、受控件13或感測件14的運作。記憶體24係用於儲存監控裝置2運作所需的資料及做為背景圖案的圖檔,且記憶體24較佳係以非揮發性記憶體實現,以便能在無供電的狀況下保存已寫入於其內的圖檔。此外,監控裝置2亦可另具有控制按鍵25供產生前述的操作訊號,則此情況下可選擇以不具有觸控功能的一般顯示螢幕做為狀態顯示器23。詳言之,微處理器21係根據前述的狀態訊號及圖檔的至少一者產生畫面資料,例如狀態訊號係為呈現電路母板11、受控件13或感測件14的運作狀況的字符,而圖檔係對應於字符之外的區域所顯示的背景圖案,則畫面資料係基於狀態訊號及圖檔所產生;或者,在監控裝置2呈待機狀態時,畫面資料亦可僅對應於圖檔而使狀態顯示器23呈現出圖檔的完整內容。
針對本實施例用於儲存圖檔的記憶體24,請參考圖3及圖4所繪示的記憶體24的儲存空間示意圖,以非揮發性記憶體實現的記憶體24係具有多個儲存區塊,其中本實施例對這些儲存區塊的數量並不予以限制。在這些儲存區塊之中,儲存有一第一檔案的至少一儲存區塊係定義為至少一第一儲存區塊241,其可為單一個儲存區塊(如圖3所示)或可為多個儲存區塊(如圖4所示)。另一方面,記憶體24之中異於第一儲存區塊241的儲存區塊則定義為至少一第二儲存區塊242,其亦可為單一個儲存區塊(如圖3所示)或可為多個儲存區塊(如圖4所示)。在本實施例的一種實施方式下,如圖3所示,記憶體24的儲存區塊的總數為二,其中之一為儲存有第一檔案的第一儲存區塊241,另一為用以儲存一第二檔案的第二儲存區塊242,且第一儲存區塊241與第二儲存區塊242的儲存空間的大小較佳實質相同。在本實施例的另一種實施方式下,如圖4所示,記憶體24的儲存區塊的總數大於二,例如其總數為八,其中的一或多個(例如圖4所繪示的三個)為儲存有第一檔案的第一儲存區塊241,而其他的儲存區塊則為用以儲存第二檔案的第二儲存區塊242(例如圖4所繪示的五個)。請注意,實務上,在記憶體24具有如圖4所示的總數大於二的第二儲存區塊242時,可以使用所有的第二儲存區塊242儲存第二檔案,但也可以僅使用這些第二儲存區塊242的一部分儲存第二檔案。上述的第一檔案及第二檔案係可為用以做為背景圖案之用,且第一檔案可以是單一圖檔或一組可連續播放的圖檔,同理第二檔案亦可以是單一圖檔或一組可連續播放的圖檔。
上述針對記憶體24的儲存空間的規劃係導因於非揮發性記憶體的使用特性,此特性即係當欲重複使用非揮發性記憶體中的同一儲存空間時,必須先抹除此儲存空間中的資料,才能在這儲存空間中寫入更新的資料。在上述記憶體24的多個儲存區塊的規劃架構下,可以在第二檔案已完整寫入至第二儲存區塊242中之後,再將第一儲存區塊241中的第一檔案刪除,因此不僅可確保記憶體24中隨時儲存有供狀態顯示器23使用的背景圖案,且在使用者欲以第二檔案取代第一檔案做為背景圖案使用時,抹除第一檔案的作業可以在完成第二檔案的寫入且以狀態顯示器23顯示第二檔案之後才執行,減少使用者由下達儲存指令至狀態顯示器23顯示第二檔案之間的等待時間。
請參照圖5,其係繪示本發明的顯示卡組件的畫面輸出方法的一實施例的流程圖。此畫面輸出方法的實施前提係記憶體24的第一儲存區塊241中已儲存第一檔案,且在第二檔案完整寫入至第二儲存區塊242之前,微處理器21係致動狀態顯示器輸出對應於第一檔案的畫面,例如以第一檔案做為背景圖案使用。於執行本實施例的畫面輸出方法時,如程序S1所示,首先係以微處理器21透過電路母板11、第一訊號傳輸埠12及第二訊號傳輸埠22自電腦主機板MB接收第二檔案。如程序S2所示,微處理器21係將其所接收的第二檔案寫入至第二儲存區塊242中。隨後,如程序S3所示,當第二檔案完整寫入至第二儲存區塊242之後,微處理器21即可以致動狀態顯示器23輸出對應於第二檔案的畫面。最後,如程序S4所示,微處理器21係將第一儲存區塊241中的第一檔案刪除,完成本實施例的畫面輸出方法。
在上述的程序S2中,較佳係包含如圖6所繪示的步驟S21至步驟S23,以隨時確知第二檔案寫入至第二儲存區塊242的進度。為達此目的,微處理器21係內建一寫入程度累計量,且微處理器21可藉由使用旗標的方式在每次完整寫入一個第二儲存區塊時對此寫入程度累計量加一,或者在完成第二檔案的整體寫入時對此寫入程度累計量加一。詳言之,首先,在步驟S21中,微處理器21係預先判斷儲存第二檔案將佔用的儲存區塊的數量,也就是第二儲存區塊242對應於第二檔案的區塊數量。在實務上,當第二儲存區塊242的總數大於一時,因應於第二檔案的檔案大小,第二儲存區塊242對應於第二檔案的區塊數量可以等於第二儲存區塊242的總數,也可以小於第二儲存區塊242的總數。在步驟S22中,微處理器21將該第二檔案寫入至第二儲存區塊242中,且於完整寫入該至少一第二儲存區塊的任一者時,或者於完成第二檔案的整體寫入時,該微處理器21會在寫入程度累計量加一。在實務上,當第二儲存區塊242對應於第二檔案的區塊數量大於一時,微處理器21係將第二檔案依序寫入這些第二儲存區塊242中。最後,於步驟S23中,微處理器21係判斷當下的寫入程度累計量是否等於前述的區塊數量,以持續將第二檔案寫入於第二儲存區塊242直至寫入程度累計量等於前述的區塊數量。然而,除了上述實現方式之外,亦可使用定址方式供微處理器21判知當前第二檔案的寫入進度。
為期能在傳輸第二檔案發生錯誤的情況下,降低補償此錯誤所產生的額外運作時間,上述的步驟S23中可包含子步驟S231及子步驟S232。在子步驟S231中,微處理器21會在測知停止寫入第二檔案時,判斷寫入程度累計量是否等於區塊數量,其中若寫入程度累計量等於區塊數量,即表示第二檔案已完整寫入於第二儲存區塊242;而若寫入程度累計量小於區塊數量,則接續執行子步驟S232。在子步驟S232中,於微處理器21判知寫入程度累計量小於區塊數量的情況下,微處理器21可根據寫入程度累計量判斷出停止寫入時正在寫入第二儲存區塊242之中的哪一個,因此可以由第二檔案對應於寫入程度累計量的位置繼續寫入至第二儲存區塊242中。因此,即使在傳輸第二檔案時發生錯誤,仍舊可以大幅的減少需要重新寫入的內容。
此外,在執行程序S2之前,通常可先行確定第二儲存區塊242的儲存空間是否足以容納第二檔案,並在判斷第二儲存區塊242的儲存空間係大於或等於第二檔案的檔案大小之後,再繼續執行程序S3。
在上述的顯示卡組件的畫面輸出方法中,只要經過程序S4的執行而藉由微處理器21將第一儲存區塊241中的第一檔案刪除,後續就可以將本次畫面輸出方法中的第二檔案視為下一次執行此畫面輸出方法時的第一檔案,而本次畫面輸出方法中儲存有第二檔案的第二儲存區塊242也對應地視為下一次執行此畫面輸出方法時的第一儲存區塊241。
綜合以上所述,本發明提出的顯示卡組件、其監控裝置及其畫面輸出方法係以具有多個儲存區塊的記憶體儲存檔案,可將欲刪除的檔案(即前述的第一檔案)與欲寫入的檔案(即前述的第二檔案)分別儲存於相異的儲存區塊中,無須將此二檔案儲存在同一位置。因此,使用者不用先刪除非揮發性記憶體內用於顯示當下畫面的檔案(即前述的第一檔案),可即刻寫入欲新增的另一個檔案(即前述的第二檔案),如此一來不僅可以減少使用者由下達儲存指令至顯示檔案之間的等待時間,且亦可以避免在上述等待時間中造成無圖檔可顯示的情況發生。此外,若寫入另一個檔案(即前述的第二檔案)時發生錯誤,仍有原始的檔案(即前述的第一檔案)可供狀態顯示器使用。
雖然本發明以前述之實施例揭露如上,然其並非用以限定本發明。在不脫離本發明之精神和範圍內,所為之更動與潤飾,均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
1:顯示卡本體
11:電路母板
12:第一訊號傳輸埠
13:受控件
14:感測件
2:監控裝置
21:微處理器
22:第二訊號傳輸埠
23:狀態顯示器
24:記憶體
241:第一儲存區塊
242:第二儲存區塊
25:控制按鍵
MB:電腦主機板
D:顯示器
圖1係依據本發明一實施例的顯示卡組件的系統架構圖。
圖2係依據本發明一實施例的顯示卡組件的組合立體圖。
圖3係依據本發明一實施例的一實施方式下的記憶體的儲存空間示意圖。
圖4係依據本發明一實施例的另一實施方式下的記憶體的儲存空間示意圖。
圖5係依據本發明一實施例的畫面輸出方法的流程圖。
圖6係依據本發明一實施例的畫面輸出方法的程序S2的細部流程圖。
圖7係依據本發明一實施例的畫面輸出方法的步驟S23的細部流程圖。
Claims (9)
- 一種顯示卡組件,用於結合於一電腦主機板及一顯示器之間,該顯示卡組件包含: 一顯示卡本體,具有一電路母板,該電路母板用於產生一狀態訊號;及 一監控裝置,具有一微處理器、一狀態顯示器及一非揮發性記憶體,該微處理器電性連接該狀態顯示器、該非揮發性記憶體及該電路母板,該微處理器接收該狀態訊號,該非揮發性記憶體具至少一第一儲存區塊及至少一第二儲存區塊, 其中,在該微處理器完整寫入一第二檔案至該至少一第二儲存區塊之前,該微處理器係取得儲存於該至少一第一儲存區塊的一第一檔案,並致動該狀態顯示器依據該狀態訊號及該第一檔案的至少一者輸出畫面;在該微處理器完整寫入該第二檔案至該至少一第二儲存區塊之後,該微處理器係取得儲存於該至少一第二儲存區塊的該第二檔案,並致動該狀態顯示器依據該狀態訊號及該第二檔案的至少一者輸出畫面。
- 如請求項1所述的顯示卡組件,其中該微處理器更於完整寫入該第二檔案至該至少一第二儲存區塊之後,刪除該至少一第一儲存區塊中的該第一檔案。
- 如請求項1所述的顯示卡組件,其中該至少一第一儲存區塊及該至少一第二儲存區塊的數量各為一個,且該第一儲存區塊及該第二儲存區塊的儲存空間的大小相等。
- 一種監控裝置,用於與一顯示卡本體共同形成一顯示卡組件,該監控裝置包含: 一通訊傳輸埠,用於可通訊地連接該顯示卡本體,以接收一狀態訊號; 一非揮發性記憶體,具至少一第一儲存區塊及至少一第二儲存區塊; 一微處理器,電性連接該通訊傳輸埠及該非揮發性記憶體,且該微處理器係產生一畫面資料;及 一狀態顯示器,電性連接該微處理器,並依據該畫面資料產生對應的一畫面, 其中,在該微處理器完整寫入一第二檔案至該至少一第二儲存區塊之前,該微處理器係取得儲存於該至少一第一儲存區塊的一第一檔案,並依據該狀態訊號及該第一檔案的至少一者產生該畫面資料;在該微處理器完整寫入該第二檔案至該至少一第二儲存區塊之後,該微處理器係取得儲存於該至少一第二儲存區塊的該第二檔案,並依據該狀態訊號及該第二檔案的至少一者產生該畫面資料。
- 如請求項4所述的監控裝置,其中該微處理器更於完整寫入該第二檔案至該至少一第二儲存區塊之後,刪除該至少一第一儲存區塊中的該第一檔案。
- 如請求項4所述的監控裝置,其中該至少一第一儲存區塊及該至少一第二儲存區塊的數量各為一個,且該第一儲存區塊及該第二儲存區塊的儲存空間的大小相等。
- 一種顯示卡組件的畫面輸出方法,用於供該顯示卡組件的一狀態顯示器輸出畫面,其中該顯示卡組件的一微處理器電性連接一非揮發性記憶體,該非揮發性記憶體具有至少一第一儲存區塊及至少一第二儲存區塊,且該至少一第一儲存區塊已儲存有一第一檔案,該畫面輸出方法包含: 以該微處理器接收一第二檔案; 以該微處理器將該第二檔案寫入至該至少一第二儲存區塊; 於該第二檔案完整寫入至該至少一第二儲存區塊之前,該微處理器致動該狀態顯示器輸出對應於該第一檔案的畫面;及 於該第二檔案完整寫入至該至少一第二儲存區塊之後,該微處理器致動該狀態顯示器輸出對應於該第二檔案的畫面,並刪除該至少一第一儲存區塊的該第一檔案。
- 如請求項7所述的顯示卡組件的畫面輸出方法,其中以該微處理器將該第二檔案寫入至該至少一第二儲存區塊更包含: 以該微處理器判斷該至少一第二儲存區塊對應於該第二檔案的區塊數量; 將該第二檔案依序寫入該至少一第二儲存區塊,且於完整寫入該至少一第二儲存區塊的任一者或者完成第二檔案的整體寫入時,以該微處理器於一寫入程度累計量加一;以及 以該微處理器持續寫入該第二檔案至該寫入程度累計量等於該區塊數量。
- 如請求項8所述的顯示卡組件的畫面輸出方法,其中以該微處理器持續寫入該第二檔案至該寫入程度累計量等於該區塊數量係包含: 於該微處理器測得停止寫入該第二檔案時,判斷該寫入程度累計量是否等於該區塊數量;以及 當該微處理器判知該寫入程度累計量小於該區塊數量,由該第二檔案對應於該寫入程度累計量的位置繼續寫入至該至少一第二儲存區塊。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109133354A TWI763054B (zh) | 2020-09-25 | 2020-09-25 | 顯示卡組件、其監控裝置及其畫面輸出方法 |
US17/483,594 US20220101481A1 (en) | 2020-09-25 | 2021-09-23 | Vga card assembly, monitoring device thereof, and image output method performed thereby |
EP21198801.9A EP3975165A1 (en) | 2020-09-25 | 2021-09-24 | Vga card assembly, monitoring device thereof, and image output method performed thereby |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109133354A TWI763054B (zh) | 2020-09-25 | 2020-09-25 | 顯示卡組件、其監控裝置及其畫面輸出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202213071A true TW202213071A (zh) | 2022-04-01 |
TWI763054B TWI763054B (zh) | 2022-05-01 |
Family
ID=78077989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109133354A TWI763054B (zh) | 2020-09-25 | 2020-09-25 | 顯示卡組件、其監控裝置及其畫面輸出方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220101481A1 (zh) |
EP (1) | EP3975165A1 (zh) |
TW (1) | TWI763054B (zh) |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7017825B2 (en) * | 2001-12-11 | 2006-03-28 | Matsushita Electric Industrial Co., Ltd. | IC card and data processing method therefor |
TW200511004A (en) * | 2003-09-12 | 2005-03-16 | Micro Star Int Co Ltd | A monitoring and control device and method thereof |
TWI257048B (en) * | 2004-06-04 | 2006-06-21 | Aten Int Co Ltd | Display card |
US20070139445A1 (en) * | 2005-12-16 | 2007-06-21 | Intel Corporation | Method and apparatus for displaying rotated images |
IE20070242A1 (en) * | 2007-04-03 | 2008-11-26 | Technology From Ideas | Presentation storage device |
US8063910B2 (en) * | 2008-07-08 | 2011-11-22 | Seiko Epson Corporation | Double-buffering of video data |
TW201035772A (en) * | 2009-03-25 | 2010-10-01 | Nuvoton Technology Corp | Computer having function for displaying status of operation and floppy module |
US8595640B2 (en) * | 2010-12-02 | 2013-11-26 | Microsoft Corporation | Render transform based scrolling and panning for smooth effects |
TW201232524A (en) * | 2011-01-21 | 2012-08-01 | Netronix Inc | Synchronization method for asynchronous systems and system architecture thereof |
US9128721B2 (en) * | 2012-12-11 | 2015-09-08 | Apple Inc. | Closed loop CPU performance control |
TWM542184U (zh) * | 2017-01-16 | 2017-05-21 | Evga Corp | 顯示卡之延伸控制裝置 |
US10401927B2 (en) * | 2017-05-23 | 2019-09-03 | Evga Corporation | Wireless graphics card monitoring device |
CN209401003U (zh) * | 2019-04-12 | 2019-09-17 | 北京旋极信息技术股份有限公司 | 一种arinc818总线接收显示装置 |
US12001826B2 (en) * | 2020-04-24 | 2024-06-04 | Intel Corporation | Device firmware update techniques |
TWM599927U (zh) * | 2020-05-12 | 2020-08-11 | 技嘉科技股份有限公司 | 顯示卡組件及其監控裝置 |
-
2020
- 2020-09-25 TW TW109133354A patent/TWI763054B/zh active
-
2021
- 2021-09-23 US US17/483,594 patent/US20220101481A1/en not_active Abandoned
- 2021-09-24 EP EP21198801.9A patent/EP3975165A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220101481A1 (en) | 2022-03-31 |
TWI763054B (zh) | 2022-05-01 |
EP3975165A1 (en) | 2022-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2538337B1 (en) | Command resequencing in memory operations | |
US20070016810A1 (en) | Information processing apparatus and program for causing computer to execute power control method | |
JP2006031579A5 (zh) | ||
JPH10340575A (ja) | 外部記憶装置及びその制御装置、データ送受信装置 | |
JP3016490B2 (ja) | Icメモリカード | |
JP3175648B2 (ja) | 記憶装置及びデータの書込み方法 | |
CN109388345B (zh) | 存储器的数据读取方法、显示装置及计算机可读存储介质 | |
US5832285A (en) | Battery powered computer capable of switching to a suspend mode based on the connection status of an external device | |
US7055001B2 (en) | Storage array controller with a nonvolatile memory as a cache memory and control method of the same | |
KR20200111519A (ko) | 변형가능한 디스플레이 패널 내의 화면의 표시를 위한 전자 장치, 방법, 및 컴퓨터 판독가능 매체 | |
US20090198747A1 (en) | Memory Card Reader Device for Recovering Memory Card | |
TWI763054B (zh) | 顯示卡組件、其監控裝置及其畫面輸出方法 | |
US8364930B2 (en) | Information processing apparatus and storage drive adapted to perform fault analysis by maintenance of tracing information | |
JP2007010970A (ja) | 画像表示装置及び画像表示方法をコンピュータに実行させるためのプログラム | |
CN117056144A (zh) | 一种处理器的测试方法、装置、电子设备及可读存储介质 | |
US7124269B2 (en) | Memory controller including data clearing module | |
CN114253364A (zh) | 显示卡组件、其监控装置及其画面输出方法 | |
CN101777323B (zh) | 用于一计算机系统设定一显示器的方法及相关计算机系统 | |
US20060206631A1 (en) | Data duplication method and system used between USB devices | |
US20050275665A1 (en) | System and method for efficiently supporting image rotation modes by utilizing a display controller | |
US7333106B1 (en) | Method and apparatus for Z-buffer operations | |
JPH0950502A (ja) | メモリカード | |
US7346789B2 (en) | Multimedia reproducing apparatus having function for efficient use of memory | |
KR100888427B1 (ko) | 공유 메모리를 구비한 디지털 처리 장치 및 데이터 출력방법 | |
JP4601577B2 (ja) | エミュレーション装置 |