TW202211422A - Semiconductor devices and related methods - Google Patents
Semiconductor devices and related methods Download PDFInfo
- Publication number
- TW202211422A TW202211422A TW110126830A TW110126830A TW202211422A TW 202211422 A TW202211422 A TW 202211422A TW 110126830 A TW110126830 A TW 110126830A TW 110126830 A TW110126830 A TW 110126830A TW 202211422 A TW202211422 A TW 202211422A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- encapsulation
- stack
- semiconductor device
- module
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 268
- 238000000034 method Methods 0.000 title claims abstract description 105
- 239000000758 substrate Substances 0.000 claims abstract description 516
- 239000008393 encapsulating agent Substances 0.000 claims abstract description 47
- 238000005538 encapsulation Methods 0.000 claims description 175
- 230000001154 acute effect Effects 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 description 77
- 239000010410 layer Substances 0.000 description 58
- 239000000463 material Substances 0.000 description 48
- 230000015572 biosynthetic process Effects 0.000 description 39
- 238000004519 manufacturing process Methods 0.000 description 30
- 239000000853 adhesive Substances 0.000 description 25
- 230000001070 adhesive effect Effects 0.000 description 25
- 239000004020 conductor Substances 0.000 description 19
- 230000008878 coupling Effects 0.000 description 18
- 238000010168 coupling process Methods 0.000 description 18
- 238000005859 coupling reaction Methods 0.000 description 18
- 239000003989 dielectric material Substances 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 239000010949 copper Substances 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229920002577 polybenzoxazole Polymers 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 2
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000010954 inorganic particle Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920003192 poly(bis maleimide) Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 206010040844 Skin exfoliation Diseases 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020830 Sn-Bi Inorganic materials 0.000 description 1
- 229910020888 Sn-Cu Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910018731 Sn—Au Inorganic materials 0.000 description 1
- 229910018728 Sn—Bi Inorganic materials 0.000 description 1
- 229910019204 Sn—Cu Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 150000001252 acrylic acid derivatives Chemical class 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000035618 desquamation Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 239000003623 enhancer Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229920005573 silicon-containing polymer Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- QQOWHRYOXYEMTL-UHFFFAOYSA-N triazin-4-amine Chemical compound N=C1C=CN=NN1 QQOWHRYOXYEMTL-UHFFFAOYSA-N 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/117—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
本揭示內容大致上涉及電子裝置,且更明確地說涉及半導體裝置及製造半導體裝置的方法。 相關申請案的交叉引用The present disclosure relates generally to electronic devices, and more particularly to semiconductor devices and methods of making semiconductor devices. CROSS-REFERENCE TO RELATED APPLICATIONS
本申請案主張於2020年9月11日提交且名爲“半導體裝置和相關方法(SEMICONDUCTOR DEVICES AND RELATED METHODS)”的美國申請案第17/018,434號的權益,該美國申請案是2019年6月3日提交且名爲“半導體裝置和相關方法(SEMICONDUCTOR DEVICES AND RELATED METHODS)”的美國申請案第16/429,552號的部分接續案並且該美國申請案還要求2019年9月19日提交且名爲“半導體裝置和相關方法(SEMICONDUCTOR DEVICES AND RELATED METHODS)”的美國申請案第62/902,473號的權益。This application claims the benefit of US Application No. 17/018,434, filed September 11, 2020, and entitled "SEMICONDUCTOR DEVICES AND RELATED METHODS," June 2019 A continuation-in-part of U.S. Application No. 16/429,552, titled "SEMICONDUCTOR DEVICES AND RELATED METHODS," filed on September 19, 2019 and entitled US Application Serial No. 62/902,473 for "SEMICONDUCTOR DEVICES AND RELATED METHODS".
先前的半導體封裝和形成半導體封裝的方法是不適當的,例如,導致成本過大、可靠性降低、性能相對較低或封裝尺寸過大。通過比較此類方法與本揭示內容並參考圖式,所屬領域的技術人員將顯而易見常規和傳統方法的其它限制和缺點。Previous semiconductor packages and methods of forming semiconductor packages have been inadequate, eg, resulting in excessive cost, reduced reliability, relatively low performance, or excessive package size. Other limitations and disadvantages of conventional and conventional methods will become apparent to those skilled in the art from a comparison of such methods with the present disclosure and reference to the drawings.
在一實例中,一種半導體裝置,其包括:基板,其包括:第一基板側面,與所述第一基板側面相對的第二基板側面,基板外側壁,其在所述第一基板側面與所述第二基板側面之間,及基板內側壁,其在所述第一基板側面與所述第二基板側面之間限定空腔;裝置堆疊,其在所述空腔中且包括:第一電子裝置;及第二電子裝置,其堆疊於所述第一電子裝置上;第一內部互連件,其耦合到所述基板和所述裝置堆疊;及囊封物,其覆蓋所述基板內側壁和所述裝置堆疊且填充所述空腔。In one example, a semiconductor device includes: a substrate including: a first substrate side surface, a second substrate side surface opposite to the first substrate side surface, and a substrate outer sidewall that is connected to the first substrate side surface. between the side surfaces of the second substrate, and the inner sidewall of the substrate, which defines a cavity between the side surface of the first substrate and the side surface of the second substrate; a device stack, which is in the cavity and includes: a first electron a device; and a second electronic device stacked on the first electronic device; a first internal interconnect coupled to the substrate and the device stack; and an encapsulation covering the substrate inner sidewalls is stacked with the device and fills the cavity.
在一實例中,一種方法,其包括:接收基板,其包括:第一基板側面,與所述第一基板側面相對的第二基板側面,基板外側壁,其在所述第一基板側面與所述第二基板側面之間,及基板內側壁,其在所述第一基板側面與所述第二基板側面之間限定空腔;提供裝置堆疊,所述裝置堆疊在所述空腔中且包括:第一電子裝置;及第二電子裝置,其堆疊於所述第一電子裝置上;提供第一內部互連件,所述第一內部互連件耦合到所述基板和所述裝置堆疊;及提供囊封物,所述囊封物覆蓋所述基板內側壁和所述裝置堆疊且填充所述空腔。In one example, a method includes receiving a substrate comprising: a first substrate side, a second substrate side opposite the first substrate side, and a substrate outer sidewall that is connected to the first substrate side on the first substrate side. between the second substrate sides, and a substrate inner sidewall that defines a cavity between the first substrate side and the second substrate side; providing a device stack, the device stack being in the cavity and comprising : a first electronic device; and a second electronic device stacked on the first electronic device; providing a first internal interconnect coupled to the substrate and the device stack; and providing an encapsulant that covers the substrate inner sidewall and the device stack and fills the cavity.
在一實例中,一種半導體裝置,其包括:基底基板,其具有第一側和在所述第一側上的內部基底端子;在所述基底基板上方的第一模組,所述第一模組包括:基板,其包括:第一基板側面,與所述第一基板側面相對的第二基板側面,基板外側壁,其在所述第一基板側面與所述第二基板側面之間,及基板內側壁,其在所述第一基板側面與所述第二基板側面之間限定空腔;裝置堆疊,其在所述空腔中且包括:第一電子裝置;及第二電子裝置,其堆疊於所述第一電子裝置上;第一內部互連件,其耦合到所述基板和所述裝置堆疊;及第一囊封物,其覆蓋所述基板內側壁和所述裝置堆疊且填充所述空腔;在所述第一模組上方的第二模組;及第二囊封物,其在所述基底基板上方且接觸所述第一模組和所述第二模組的橫向側。In one example, a semiconductor device includes: a base substrate having a first side and internal base terminals on the first side; a first die over the base substrate, the first die The set includes: a substrate including: a first substrate side, a second substrate side opposite the first substrate side, a substrate outer sidewall between the first substrate side and the second substrate side, and a substrate inner sidewall defining a cavity between the first substrate side and the second substrate side; a device stack within the cavity and including: a first electronic device; and a second electronic device stacked on the first electronic device; a first internal interconnect coupled to the substrate and the device stack; and a first encapsulant covering the substrate inner sidewall and the device stack and filling the cavity; a second module above the first module; and a second encapsulation above the base substrate and contacting the lateral direction of the first and second modules side.
在一個實例中,半導體裝置可包括基板、裝置堆疊、第一內部互連件、第二內部互連件,和囊封物。所述基板可包括第一基板側面、與第一基板側面相對的第二基板側面、第一基板側面與第二基板側面之間的基板外側壁,和在第一基板側面與第二基板側面之間限定空腔的基板內側壁。所述裝置堆疊可以在空腔中,且可包括第一電子裝置和堆疊於第一電子裝置上的第二電子裝置。所述第一內部互連件可耦合到基板和裝置堆疊。所述第二內部互連件可耦合到第二電子裝置和第一電子裝置。所述囊封物可覆蓋基板內側壁和裝置堆疊,且可填充空腔。In one example, a semiconductor device may include a substrate, a device stack, a first internal interconnect, a second internal interconnect, and an encapsulant. The substrate may include a first substrate side surface, a second substrate side surface opposite to the first substrate side surface, a substrate outer sidewall between the first substrate side surface and the second substrate side surface, and a side wall between the first substrate side surface and the second substrate side surface. The inner sidewall of the substrate that defines the cavity. The device stack can be in the cavity and can include a first electronic device and a second electronic device stacked on the first electronic device. The first internal interconnect can be coupled to the substrate and the device stack. The second internal interconnect can be coupled to the second electronic device and the first electronic device. The encapsulant can cover the substrate inner sidewalls and the device stack, and can fill the cavity.
在一個實例中,方法可包括:(a)接收基板,所述基板包括第一基板側面、與第一基板側面相對的第二基板側面、第一基板側面與第二基板側面之間的基板外側壁,和在第一基板側面與第二基板側面之間限定空腔的基板內側壁;(b)在空腔中提供裝置堆疊,所述裝置堆疊包括第一電子裝置和堆疊於第一電子裝置上的第二電子裝置;(c)提供耦合到基板和裝置堆疊的第一內部互連件;(d)提供耦合到第二電子裝置和第一電子裝置的第二內部互連件;和(e)提供覆蓋基板內側壁和裝置堆疊且填充空腔的囊封物。In one example, a method may include: (a) receiving a substrate including a first substrate side, a second substrate side opposite the first substrate side, and an outer side of the substrate between the first substrate side and the second substrate side walls, and substrate inner sidewalls defining a cavity between the first substrate side and the second substrate side; (b) providing a device stack in the cavity, the device stack including the first electronic device and stacked on the first electronic device (c) providing a first internal interconnect coupled to the substrate and the device stack; (d) providing a second internal interconnect coupled to the second electronic device and the first electronic device; and ( e) Provide an encapsulant that covers the substrate inner sidewall and the device stack and fills the cavity.
其它實例包含於本揭示內容中。在本揭示內容的附圖、請求項或說明書中可以找到此類實例。Other examples are included in this disclosure. Such examples can be found in the drawings, claims or description of the present disclosure.
以下論述提供半導體裝置以及製造半導體裝置的方法的各種實例。此類實例是非限制性的,且所附請求項的範圍不應限於揭示的特定實例。在以下論述中,術語“實例”和“例如”是非限制性的。The following discussion provides various examples of semiconductor devices and methods of making semiconductor devices. Such examples are non-limiting, and the scope of the appended claims should not be limited to the specific examples disclosed. In the following discussion, the terms "example" and "for example" are non-limiting.
圖式說明一般構造方式,且可能省略熟知特徵和技術的描述和細節以免不必要地混淆本揭示內容。另外,圖式中的元件未必按比例繪製。舉例來說,各圖中的一些元件的尺寸可能相對於其它元件放大,以幫助改進對本揭示內容中論述的實例的理解。不同圖中的相同附圖標記表示相同元件。The drawings illustrate general construction, and descriptions and details of well-known features and techniques may be omitted so as not to unnecessarily obscure the disclosure. Additionally, elements in the figures are not necessarily drawn to scale. For example, the dimensions of some of the elements in the various figures may be exaggerated relative to other elements to help improve understanding of the examples discussed in this disclosure. The same reference numbers in different figures denote the same elements.
術語“或”表示由“或”連接的列表中的項目中的任何一個或多個項目。作為實例,“x或y”表示三元素集合{(x), (y), (x, y)}中的任一元素。作為另一實例,"x、y或z"表示七元素集合{(x), (y), (z), (x, y), (x, z), (y, z), (x, y, z)}中的任一元素。The term "or" means any one or more of the items in a list connected by "or". As an example, "x or y" means any element in the three-element set {(x), (y), (x, y)}. As another example, "x, y, or z" represents the seven-element set {(x), (y), (z), (x, y), (x, z), (y, z), (x, y, z)} any element.
術語“包括(comprises/comprising)”或“包含(includes/including)”為“開放”術語,並且指定所陳述特徵的存在,但並不排除一個或多個其它特徵的存在或添加。The terms "comprises/comprising" or "includes/including" are "open" terms and specify the presence of stated features but do not preclude the presence or addition of one or more other features.
術語“第一”、“第二”等可以在本文中用於描述各種元件,並且這些元件不應受這些術語限制。這些術語僅用以將一個元件與另一元件區分開來。舉例來說,在不脫離本揭示內容的教示的情況下,可將本揭示內容中論述的第一元件稱為第二元件。The terms "first," "second," etc. may be used herein to describe various elements and these elements should not be limited by these terms. These terms are only used to distinguish one element from another. For example, a first element discussed in this disclosure could be termed a second element without departing from the teachings of this disclosure.
除非另外指定,否則術語“耦合”可以用於描述彼此直接接觸的兩個元件或描述由一個或多個其它元件間接連接的兩個元件。例如,如果元件A耦合到元件B,那麼元件A可直接接觸元件B或由插入元件C間接連接到元件B。類似地,術語“在……上方”或“在……上”可用於描述彼此直接接觸的兩個元件或描述由一個或多個其它元件間接連接的兩個元件。Unless otherwise specified, the term "coupled" may be used to describe two elements that are in direct contact with each other or to describe two elements that are indirectly connected by one or more other elements. For example, if element A is coupled to element B, element A may directly contact element B or be indirectly connected to element B by intervening element C. Similarly, the terms "over" or "on" may be used to describe two elements that are in direct contact with each other or to describe two elements that are indirectly connected by one or more other elements.
圖1A到1B展示實例半導體裝置100和100'的橫截面視圖。在本揭示內容中,對半導體裝置100或其元件的引用還可以指半導體裝置100'或其對應的元件。1A-1B show cross-sectional views of
在圖1中展示的實例中,半導體裝置100可包括基板110、裝置堆疊120、內部互連件130、囊封物140和外部互連件150。在一些實例中,半導體裝置100可包括或被稱作模組101。In the example shown in FIG. 1 ,
基板110可包括空腔111、內部端子112和外部端子113。裝置堆疊120可包括電子裝置121、122、123和124。另外,電子裝置121、122、123和124可分別地包括裝置端子121a、122a、123a和124a。The
基板110、內部互連件130、囊封物140和外部互連件150可包括或被稱作半導體封裝,且可為裝置堆疊120提供保護以免於受外部元件或環境暴露影響。另外,半導體封裝可在外部構件與裝置堆疊120之間提供電耦合。
圖2A到2H展示用於製造實例半導體裝置的實例方法的橫截面視圖。圖2A展示在早期製造階段的半導體裝置100的橫截面視圖。2A-2H show cross-sectional views of example methods for fabricating example semiconductor devices. 2A shows a cross-sectional view of
在圖2A中展示的實例中,基板110可附接到載體10的頂部部分。儘管單個基板110在圖4A中展示為附接到載體10,但多個基板110可在載體10上排列,以用於同時產生多個模組101。在一些實例中,可從較大條帶或基板中單粒化出多個基板110,且所述多個基板在單粒化之後排列在載體10上,同時在鄰近基板110之間留下間隙空間。在一些實例中,多個基板110可在單粒化之前附接到載體10,同時仍呈條帶或較大基板形式,且在鄰近基板110之間無間隙空間。In the example shown in FIG. 2A , the
載體10可包括基底層11和可分離層12。在一些實例中,基底層11可包括金屬、玻璃或半導體材料。在一些實例中,載體10或基底層11可包括例如面板或條帶的矩形形狀或例如晶圓的圓盤形狀。可分離層12可包括臨時接合帶或膜、熱剝離帶(revalpha tape)、熱脫皮帶(heat desquamation tape)、黏合帶或黏合膜。在一些實例中,可分離層12可通過熱、通過化學材料、通過光輻射或通過物理力被去除。The
基板110可包括空腔111、基板介電結構114和基板導電結構115。基板空腔111可由基板介電結構114的內側壁110i限定。基板介電結構114可包括一個或多個介電質,且基板導電結構115可包括堆疊在介電結構114的對應的介電質之間或嵌入於所述對應的介電質中的一個或多個導體。基板導電結構115可包括例如內部端子112和外部端子113的基板端子,所述基板端子通過基板導體115a在基板110內部彼此電連接。
在一些實例中,基板介電結構114可包括或被稱作一個或多個介電質、介電材料、介電層、鈍化層、絕緣層或保護層。在一些實例中,基板介電結構114可包括電絕緣材料,例如聚合物、聚醯亞胺(PI)、苯並環丁烯(BCB)、聚苯並惡唑(PBO)、雙馬來醯亞胺三嗪(BT)、模製材料、酚系樹脂、環氧樹脂、矽酮或丙烯酸酯聚合物。在一些實例中,可通過各種製程中的任一種,例如通過旋塗、噴塗、印刷、氧化、物理氣相沉積(PVD)、化學氣相沉積(CVD)、金屬有機化學氣相沉積(MOCVD)、原子層沉積(ALD)、低壓化學氣相沉積(LPCVD)或電漿增強化學氣相沉積(PECVD)形成基板介電結構114。基板介電結構114的相應介電質或層可具有在約1μm(微米)到約20μm的範圍內的厚度。In some examples, the substrate
在一些實例中,基板導電結構115可包括或被稱作一個或多個導體、導電材料、導電路徑、導電層、重新分佈層(RDL)、佈線圖案、跡線圖案或電路圖案。在一些實例中,基板導電結構115包括多種導電材料中的任一種,例如銅、金或銀。可通過多種製程中的任一種,例如通過濺鍍、無電鍍、電鍍、PVD、CVD、MODVD、ALD、LPCVD或PECVD形成基板導電結構115。在一些實例中,基板導電結構115的相應導體或層可具有在約5μm到約50μm的範圍內的厚度。In some examples, the substrate
在一些實例中,基板110可包括多層印刷電路板(PCB)、預成型基板、重新分佈層(RDL)基板、中介件、引線框架或微型引線框架。在一些實例中,基板110的厚度可以在約90μm到約110μm的範圍內。In some examples, the
在一些實例中,空腔111可形成於基板110中,且可形成為穿過基板110。舉例來說,可通過去除基板110的區來形成空腔111。在一些實例中,可通過使用雷射或刀片來切割基板110的一部分而形成空腔111。在一些實例中,當空腔111形成於基板110中時,基板110可形成為具有中空區段的基本上矩形框架。在一些實例中,基板110可包括端部開放的平行框架,其中空腔111可在平行相對側上由基板110限界,但可以是端部開放的或可以在別處不由基板110限界。空腔111的寬度可以在約8500μm到約9500μm的範圍內。在一些實例中,空腔111可提供其中可安裝有裝置堆疊120的空間。另外,空腔111可用以縮減半導體裝置100的大小,尤其是高度。In some examples, the
在一些實例中,內部端子112可包括或被稱作襯墊、接合襯墊、電路圖案、佈線層或金屬層。內部端子112可包括例如導電材料,例如,鋁、銅、鋁合金或銅合金。可通過例如電鍍製程或物理氣相沉積(PVD)製程形成內部端子112。內部端子112可形成於基板110的第一側(頂側)110a上,且暴露在基板110的上部部分上。在一些實例中,內部端子112可作為電接點提供,以用於將電信號從基板110提供到裝置堆疊120/將電信號從所述裝置堆疊提供到所述基板。In some examples, the
在一些實例中,外部端子113可被稱為襯墊、電路圖案、佈線層或金屬層。外部端子113可包括例如導電材料,例如金屬材料、鋁、銅、鋁合金或銅合金。可通過例如電鍍製程或物理氣相沉積(PVD)製程形成外部端子113。外部端子113可形成於基板110的第二側(底側)110b上且暴露於基板110的下部部分。在一些實例中,外部端子113可作為電接點提供,以用於將電信號從基板110提供到外部電子裝置/將電信號從所述外部電子裝置提供到所述基板。In some examples, the
在一些實例中,基板110可以是重新分佈層(“RDL”)基板。RDL基板可以包括一個或多個導電重新分佈層和一個或多個介電層,所述導電重新分佈層和介電層(a)可以逐層形成於RDL基板將電耦合到的電子裝置上方,或(b)可以逐層形成於載體上方,所述載體可以在電子裝置和RDL基板耦合在一起之後被完全去除或至少部分地去除。RDL基板可以在圓形晶圓上以晶圓級製程逐層製造為晶圓級基板,或在矩形或正方形面板載體上以面板級製程逐層製造為面板級基板。RDL基板可以加成堆積製程形成,所述加成堆積製程可以包含一個或多個介電層與限定相應導電重新分佈圖案或跡線的一個或多個導電層交替堆疊,所述導電重新分佈圖案或跡線被配置成共同(a)將電跡線扇出電子裝置的覆蓋區外部,或(b)將電跡線扇入電子裝置的覆蓋區內。可使用電鍍製程或無電鍍製程等鍍覆製程來形成導電圖案。導電圖案可以包括導電材料,例如銅或其它可鍍覆金屬。可使用光圖案化製程,例如光微影製程和用於形成光微影遮罩的光阻劑材料來製作導電圖案的位置。RDL基板的介電層可以利用可以包含光微影遮罩的光圖案化製程來圖案化,通過所述光微影遮罩,光暴露於光圖案期望的特徵,例如介電層中的通孔。介電層可由例如聚醯亞胺(PI)、苯並環丁烯(BCB)或聚苯並噁唑(PBO)等光可限定的有機介電材料製成。此類介電材料可以液體形式旋塗或以其它方式塗布,而非以預成型膜的形式附接。為了准許期望的光限定特徵適當地形成,此類光可限定的介電材料可以省略結構增強劑,或者可以是無填料的,並且沒有可能會干擾來自光圖案化製程的光的股線、織造物或其它顆粒。在一些實例中,無填料介電材料的此類無填料特性可使得所得介電層的厚度減小。儘管上文描述的光可限定介電材料可以是有機材料,但是在其它實例中,RDL基板的介電材料可以包括一個或多個無機介電層。無機介電層的一些實例可以包括氮化矽(Si3
N4
)、氧化矽(SiO2
)或SiON。一個或多個無機介電層可以不是通過使用光限定的有機介電材料而是通過使用氧化或氮化製程生長無機介電層來形成。此類無機介電層可以是無填料的並且無股線、織造物或其它不同的無機顆粒。在一些實例中,RDL基板可以省略永久性芯結構或載體,例如包括雙馬來醯亞胺三嗪(BT)或FR4的介電材料,並且這些類型的RDL基板可以被稱為無芯基板。本揭示內容中的其它基板還可包括RDL基板。In some examples,
在一些實例中,基板110可以是預成型基板。預成型基板可以在附接到電子裝置上之前製造並且可以包括在相應導電層之間的介電層。導電層可以包括銅,並且可以使用電鍍製程形成。介電層可以是可以預成型膜形式而不是以液體形式附接的相對較厚的非光可限定層,並且可以包含具有用於剛性或結構性支撐的股線、織造物或其它無機顆粒等填料的樹脂。由於介電層是非光可限定的,因此可以通過使用鑽孔或雷射來形成例如通孔或開口的特徵。在一些實例中,介電層可以包括預浸材料或味之素堆積膜(ABF)。預成型基板可以包含永久性芯結構或載體,例如包括雙馬來醯亞胺三嗪(BT)或FR4的介電材料,並且介電層和導電層可以形成於永久性芯結構上。在其它實例中,預成型基板可以是省略永久性芯結構的無芯基板,並且介電層和導電層可以形成於犧牲載體上,所述犧牲載體在形成介電層和導電層之後並且在附接到電子裝置之前被去除。預成型基板可以稱為印刷電路板(PCB)或層壓基板。此類預成型基板可通過半加成製程或修改後的半加成製程來形成。本揭示內容中的其它基板還可以包括預成型基板。In some examples, the
圖2B展示在稍後製造階段的半導體裝置100的橫截面視圖。在圖2B中展示的實例中,裝置堆疊120可以形成於空腔111中。裝置堆疊120可包括第一電子裝置121、第二電子裝置122、第三電子裝置123和第四電子裝置124。儘管圖2B中展示包括四個電子裝置121、122、123和124的裝置堆疊120,但這並非本揭示內容的限制。在一些實例中,裝置堆疊120可包括多於四個電子裝置或少於四個電子裝置。在一些實例中,第一電子裝置121可在空腔111中附接到載體10的頂側,且第二電子裝置122可使用黏合劑20附接以覆蓋第一電子裝置121的頂側的大部分以便暴露包括裝置端子121a的第一電子裝置121的頂側的一部分。第三電子裝置123可使用黏合劑20附接,以覆蓋第二電子裝置122的頂側的大部分以便暴露包括裝置端子122a的第二電子裝置122的頂側的一部分,且第四電子裝置124可使用黏合劑20附接以覆蓋第三電子裝置123的頂側的大部分以便暴露包括裝置端子123a的第三電子裝置123的頂側的一部分。在一些實例中,裝置堆疊120可以偏移配置,例如以階梯配置或以交錯或之字形配置來堆疊。在一些實例中,偏移配置可使電子裝置121到124對準,以朝向半導體裝置100的相同側面暴露相應的裝置端子121a、122a、123a、124a。裝置堆疊120的高度可以在約110μm到約130μm的範圍內。2B shows a cross-sectional view of the
在一些實例中,當裝置堆疊120處於空腔111中時,電子裝置121的頂側可以低於基板110的頂側。在一些實例中,電子裝置122的頂側還可低於基板110的頂側。在一些實例中,電子裝置123或124的頂側可高於基板110的頂側。在一些實例中,裝置堆疊120的電子裝置中的大部分可低於基板110的頂側。在一些實例中,電子裝置122到124中的每一個的厚度可以是相同的。在一些實例中,電子裝置121的厚度可大於電子裝置122、123或124中的任一個的厚度,以便為裝置堆疊120提供增加的結構性支撐或完整性。在一些實例中,電子裝置121的集成電路可與電子裝置122的集成電路相同,即使電子裝置121的厚度大於電子裝置122的厚度。In some instances, when the
在一些實例中,第一到第四電子裝置121、122、123和124可包括或被稱作半導體晶粒、半導體晶片或半導體封裝,例如晶片級封裝。電子裝置121、122、123和124可包括例如半導體材料,例如矽(Si)。電子裝置121、122、123和124可包括被動電子電路元件或主動電子電路元件,例如電晶體。在一些實例中,電子裝置121、122、123或124可包括例如電路,例如數位信號處理器(DSP)、微處理器、網路處理器、功率管理處理器、音頻處理器、RF電路、無線基帶系統單晶片(SoC)處理器、感測器或特定應用積體電路(ASIC)。電子裝置121、122、123或124可分別地包括裝置端子121a、122a、123a或124a。在一些實例中,相應的裝置端子121a、122a、123a或124a可包括或被稱作晶粒襯墊、接合襯墊、凸塊或電接點以用於將電信號從電子裝置121、122、123或124接收或提供到基板110/將所述電信號從所述基板接收或提供到所述電子裝置或將電信號接收或提供到相鄰電子裝置121、122、123或124/從所述相鄰電子裝置接收或提供電信號。In some examples, the first to fourth
圖2C展示在稍後製造階段的半導體裝置100的橫截面視圖。在圖2C中展示的實例中,內部互連件130可將基板110與相應電子裝置121、122、123或124或與裝置堆疊120電連接。在一些實例中,內部互連件130中的一個或多個可將裝置端子121a、122a、123a或124a中的一個或多個與裝置端子121a、122a、123a或124a中的一個或多個連接。2C shows a cross-sectional view of the
在一些實例中,內部互連件130中的一個或多個可將基板110的內部端子112與裝置端子121a、122a、123a或124a中的一個或多個連接。在一些實例中,互連件130的第一端部可耦合到基板110的內部端子112,且互連件130的第二端部可耦合到例如空腔111內的裝置堆疊120,其中第一端部的高度可高於互連件130的第二端部的高度。In some examples, one or more of the
在一些實例中,內部互連件130可包括或被稱作導線、導電線或接合線。內部互連件130可包括例如導電材料,例如金屬材料、金、銀、鋁或銅。在一些實例中,內部互連件130可通過線接合耦合。內部互連件130可在基板110與裝置堆疊120之間或在相應電子裝置121、122、123或124之間提供電耦合。In some examples, the
圖2D和2E展示在稍後製造階段的半導體裝置100的橫截面視圖。在圖2D中展示的實例中,囊封物140可囊封裝置堆疊120和內部互連件130。另外,囊封物140還可設置在裝置堆疊120與基板110的內側壁110i之間,以填充空腔111。如圖2D中所展示,囊封物140可包覆模製裝置堆疊120和內部互連件130,並且可被研磨得較薄,如圖2E中所展示。在一些實例中,可通過在形成期間控制囊封物140的高度而省去研磨。2D and 2E show cross-sectional views of the
在一些實例中,如關於圖1A中的半導體裝置100所展示,基板110的外側壁110s可保持未被囊封物140覆蓋,或可與所述囊封物基本上共面。此配置可由先前針對在載體10上排列多個基板110描述的預單粒化選項產生,其中鄰近的經排列基板110之間不存在間隙空間。In some examples, as shown with respect to
在一些實例中,如關於圖1B中的半導體裝置100'所展示,基板110的外側壁110s可由囊封物140'覆蓋。此配置可由先前針對在載體10上排列多個基板110描述的後單粒化選項產生,其中鄰近的經排列基板110之間存在間隙空間,且此類間隙空間由囊封物140填充。In some examples, as shown with respect to semiconductor device 100' in FIG. IB,
在一些實例中,囊封物140可包括或稱作保護材料、介電質、模製化合物或封裝主體。囊封物140可包括各種囊封或模製材料(例如,樹脂、聚合化合物、具有填料的聚合物、環氧樹脂、具有填料的環氧樹脂、具有填料的環氧丙烯酸酯或矽樹脂)。囊封物140可通過各種製程形成,所述製程例如壓縮模製製程、液相囊封物模製製程、真空層壓製程、錫膏印刷製程或膜輔助模製製程。囊封物140的高度可以在約100μm到約200μm的範圍內。囊封物140可保護裝置堆疊120和內部互連件130以免於受外部環境影響。In some examples, the
圖2F展示在稍後製造階段的半導體裝置100的橫截面視圖。在圖2F中展示的實例中,可去除定位在基板110下方的載體10。在一些實例中,當去除載體10時,從囊封物140揭露、暴露基板底側110b。在一些實例中,當去除載體10時,從囊封物140揭露、暴露電子裝置121的底部或裝置堆疊120的底部。在一些實例中,當去除載體10時,基板底側110b可與裝置堆疊120的底部或與囊封物140的底部共面。在一些實例中,載體10可與基板110分離,因為可分離層12因施加的熱、化學物質或輻射而失去黏合性。在一些實例中,載體10還可因物理力與基板110分離。因此,可暴露基板110的第二側(底側)110b和裝置堆疊120的底側120b。2F shows a cross-sectional view of the
圖2G展示在稍後製造階段的半導體裝置100的橫截面視圖,且圖2H展示在稍後製造階段的半導體裝置100的透視圖。在圖2G中展示的實例中,外部互連件150可連接到基板110的外部端子113。外部互連件150可包括導電凸塊、球或桿(例如柱或導線),且可包括例如焊料主體、銅主體或焊料蓋。外部互連件150可包括錫(Sn)、銀(Ag)、鉛(Pb)、銅(Cu)、Sn-Pb、Sn37-Pb、Sn95-Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi或Sn-Ag-Cu。外部互連件150可通過例如球滴製程、絲網印刷製程或電鍍製程形成。外部互連件150的高度可以在約20μm到約50μm的範圍內。外部互連件150可在半導體裝置100與外部構件之間提供電連接路徑。另外,在連接外部互連件150之後,可執行用於使經排列基板110彼此分離的單粒化製程。因此,如圖2H中所展示,可完成半導體裝置100。2G shows a cross-sectional view of the
圖3展示實例半導體裝置200的橫截面視圖。在圖3中展示的實例中,半導體裝置200可包括具有模組101(來自圖1的半導體裝置100)和模組201的模組堆疊290,及外部互連件150和250。半導體裝置200可形成為具有包括模組101和201的模組堆疊。FIG. 3 shows a cross-sectional view of an
第一模組101可包括基板110、裝置堆疊120、內部互連件130和囊封物140。第二模組201可包括基板210、裝置堆疊220、內部互連件230、囊封物240和垂直互連件260。基板210可包括空腔211、內部端子212和外部端子213。裝置堆疊220可包括裝置221、222、223和224。另外,裝置221、222、223和224可分別地包括裝置端子221a、222a、223a和224a。The
在一些實例中,模組201可包括與先前描述的模組101的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。舉例來說,模組201的項目210、211、212、213、220、221、221a、222、222a、223、223a、224、224a、230、240、250可分別地對應於或類似於先前描述的模組101的項目110、111、112、113、120、121、121a、122、122a、123、123a、124、124a、130、140、150。模組201還包括耦合到基板210的內部端子212的垂直互連件260。In some examples,
在一些實例中,基板210、內部互連件230、囊封物240和外部互連件250可包括或被稱作半導體封裝,且可為裝置堆疊220提供保護以免於受外部元件或環境暴露影響。另外,半導體封裝可在外部構件與裝置堆疊220之間提供電耦合。在一些實例中,模組201可包括或被稱作半導體封裝。在一些實例中,具有堆疊的模組101和201的半導體裝置200可包括或被稱作疊層封裝(POP)裝置。In some examples,
圖4A到4G展示用於製造實例半導體裝置的實例方法的橫截面視圖。圖4A展示在早期製造階段的半導體裝置200的橫截面視圖。4A-4G show cross-sectional views of example methods for fabricating example semiconductor devices. 4A shows a cross-sectional view of
在圖4A中展示的實例中,基板210可附接到載體10的頂部部分,且垂直互連件260可形成於基板210上或附接到所述基板。儘管單個基板10在圖4A中展示為附接到載體10,但多個基板210可在載體10上彼此相鄰排列,以用於同時產生多個模組101。載體10可包括基底層11和可分離層12。In the example shown in FIG. 4A , the
基板210可包括空腔211、內部端子212和外部端子213。內部端子212和外部端子213可通過基板導體或內部電路系統在基板210內部彼此電連接。空腔211可完全地穿過基板210。The
垂直互連件260可形成於基板210的內部端子212上或耦合到所述內部端子。在一些實例中,垂直互連件260可包括與先前描述的互連件150的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。在一些實例中,垂直互連件260的高度可以在約50μm到約100μm的範圍內。垂直互連件260可在第一模組101與第二模組201之間提供電連接路徑。在一些實例中,垂直互連件260可提供經配置以准許堆疊模組的端子。
圖4B展示在稍後製造階段的半導體裝置200的橫截面視圖。在圖4B中展示的實例中,裝置堆疊220可形成於空腔211中,且形成內部互連件230。裝置堆疊220可包括電子裝置221到224。儘管圖4B中展示包括四個電子裝置221到224的裝置堆疊220,但這並非本揭示內容的限制。在一些實例中,裝置堆疊220可包括多於四個電子裝置或少於四個電子裝置。在一些實例中,第一電子裝置221可在空腔211中附接到載體10的頂側,且第二電子裝置222可使用黏合劑20附接到第一電子裝置221的頂側,以便暴露包括裝置端子221a的第一電子裝置221的頂側的一部分。第三電子裝置223可使用黏合劑20附接到第二電子裝置222的頂側,以便暴露包括裝置端子222a的第二電子裝置222的頂側的一部分,且第四電子裝置224可使用黏合劑20附接到第三電子裝置223的頂側,以便暴露包括裝置端子223a的第三電子裝置223的頂側的一部分。在一些實例中,內部互連件230可將基板210與相應電子裝置221到224中的一個或多個電耦合,或可將裝置端子221a、222a、223a或224a與彼此中的一個或多個耦合。在一些實例中,裝置堆疊220可例如在階梯配置中傾斜地堆疊,其中電子裝置221到224朝向半導體裝置200的相同側面暴露鄰近電子裝置221到224的對應的裝置端子221a、222a、223a、224a。裝置堆疊220的高度可以在約110μm到約130μm的範圍內。4B shows a cross-sectional view of the
圖4C展示在稍後製造階段的半導體裝置200的橫截面視圖。在圖4C中展示的實例中,囊封物240可囊封裝置堆疊220、內部互連件230和垂直互連件260。另外,囊封物240還可在空腔211中形成於裝置堆疊220與基板之間。在一些實例中,囊封物240可包覆模製裝置堆疊220、內部互連件130和垂直互連件260,且可研磨囊封物的頂側。囊封物240的高度可以在約100μm到約200μm的範圍內。囊封物240可保護裝置堆疊220、內部互連件230和垂直互連件260以免於受外部環境影響。4C shows a cross-sectional view of the
圖4D展示在稍後製造階段的半導體裝置200的橫截面視圖。在圖4D中展示的實例中,可去除定位在基板210下方的載體10。因此,可暴露基板210的第二側(底側)210b和裝置堆疊220的底側。4D shows a cross-sectional view of the
圖4E展示在稍後製造階段的半導體裝置200的橫截面視圖。在圖4E中展示的實例中,垂直互連件260可通過囊封物240的相應開口或通孔241暴露。在一些實例中,可通過鋸切製程、研磨製程、雷射製程或蝕刻製程去除囊封物240的一部分而形成開口241。在一些實例中,垂直互連件260部分地延伸通過囊封物240,使得垂直互連件260的頂端低於囊封物240的頂側或相對於所述頂側凹陷。在一些實例中,垂直互連件260完全地延伸通過囊封物240,使得垂直互連件260的頂端與囊封物240的頂側基本上共面或突出超過所述頂側。在一些實例中,通孔241接觸或符合垂直互連件260的形狀或側壁,無論部分還是完全地穿過到囊封物240的頂側。4E shows a cross-sectional view of
圖4F展示在稍後製造階段的半導體裝置200的橫截面視圖。在圖4F中展示的實例中,外部互連件250可連接到基板210的外部端子213。4F shows a cross-sectional view of the
圖4G展示在稍後製造階段的實例半導體裝置200的橫截面視圖。在圖4G中展示的實例中,半導體裝置200可包括堆疊在彼此上的模組101和201。儘管展示兩個經堆疊模組,但這並非本揭示內容的限制。在一些實例中,半導體裝置500可包括多於兩個經堆疊模組或少於兩個經堆疊模組。可堆疊模組201和101,使得垂直互連件260和150彼此電連接。在一些實例中,可共同地熔融或回焊由模組201和模組101的互連件150形成的垂直互連件260,從而使模組彼此電連接。儘管半導體裝置200經展示為包括模組101和201,但可存在其中本揭示內容的其它模組或電子裝置可替換此類模組101或201中的一個或多個的實例。4G shows a cross-sectional view of an
圖4H展示實例半導體裝置200'的橫截面視圖。在圖4H中展示的實例中,半導體裝置200'可包括半導體裝置200、基底基板310、囊封物340、基底互連件350和底部填充物345。垂直互連件260經展示為圖4H中的桿、先前針對垂直互連件260描述的一個或多個選項,但可包括其它互連件260選項中的任一個。在當前的實例中,垂直互連件260的頂端與囊封物240的頂側基本上共面。在一些實例中,包括經封裝半導體裝置200的半導體裝置200'可包括或被稱作嵌入式封裝(PIP)裝置。4H shows a cross-sectional view of an example semiconductor device 200'. In the example shown in FIG. 4H ,
在一些實例中,基底基板310可包括與先前描述的基板110的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。在當前的實例中,基板310不包括空腔,如基板110的空腔111。在一些實例中,囊封物340可包括與先前描述的囊封物140的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。In some examples,
在一些實例中,底部填充物345可設置於模組201與基板310之間或設置於模組101與201之間。在一些實例中,底部填充物345可覆蓋模組201的側壁。在一些實例中,底部填充物345可覆蓋模組101的側壁。在一些實例中,模組101的頂側或模組101的側壁的頂部部分可保持未被底部填充物345覆蓋。底部填充物345可在一些實例中被省去,或可被視為囊封物340的部分。在一些實例中,底部填充物345和囊封物340可包括不同的材料層。在一些實例中,底部填充物345可類似於囊封物340,或底部填充物345和囊封物340可包括相同材料層。在一些實例中,底部填充物345可被稱為介電質、絕緣膏體或非導電膏體。在一些實例中,底部填充物345可以是不具有無機填料的樹脂或介電質。在一些實例中,底部填充物345可使用毛細作用插入在基板310與模組201之間,或插入在模組201與模組101之間。在一些實例中,可在將模組201與基板310耦合之前或在將模組101與模組201耦合之前應用底部填充物180。本揭示內容中的其它實例可包括類似於相應基板或模組之間或周圍的底部填充物345的底部填充物。In some examples, underfill 345 may be disposed between
圖5展示實例半導體裝置300的橫截面視圖。在圖5中展示的實例中,半導體裝置300可包括基底基板310、模組堆疊390、囊封物340和基底互連件350。模組堆疊390可包括本揭示內容中所描述的模組中的兩個或多於兩個的堆疊,例如模組101的堆疊。基底基板310可包括內部基底端子312和外部基底端子313。在一些實例中,包括模組101的封裝的半導體裝置300可包括或被稱作嵌入式封裝(PIP)裝置。FIG. 5 shows a cross-sectional view of an
圖6A到6C展示用於製造實例半導體裝置的實例方法的橫截面視圖。圖6A展示在早期製造階段的半導體裝置300的橫截面視圖。6A-6C show cross-sectional views of example methods for fabricating example semiconductor devices. 6A shows a cross-sectional view of
在圖6A中展示的實例中,可提供基底基板310。在一些實例中,基底基板310可包括與先前描述的基板110的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。舉例來說,基板310包括可對應地類似於基板110的基板導電結構115、內部端子112、外部端子113和基板導體115a的基板導電結構315、內部基底端子312、外部基底端子313和基板導體315a。在當前的實例中,基板310不包括空腔,如基板110的空腔111。In the example shown in FIG. 6A, a
圖6B展示在稍後製造階段的半導體裝置300的橫截面視圖。在圖6B中展示的實例中,可添加模組堆疊390,其中模組101堆疊於基底基板310上,且模組互連件330可將模組堆疊390與基底基板310電連接。模組堆疊390可使用黏合劑附接到基底基板310的頂側,使得基板110的側面110b面朝上。因此,可暴露基板110的外部端子113。在一些實例中,模組101可以之字形配置堆疊於基底基板310的頂側上。儘管半導體裝置300在圖6B中展示為包括四個模組101,但這並非本揭示內容的限制。在一些實例中,半導體裝置300可包括多於四個模組101或少於四個模組101。儘管半導體裝置300在圖6B中展示為包括具有模組101的模組堆疊390,但可存在其中本揭示內容的其它模組或電子裝置可替換此類模組101中的一個或多個的實例。6B shows a cross-sectional view of
模組互連件330可電連接於模組101的外部端子113與基底基板310的內部基底端子312之間,或電連接於不同模組101的外部端子113之間。在一些實例中,模組互連件330可被稱為導線、導電線或接合線。模組互連件330可包括例如導電材料,例如金屬材料、金、銀、鋁或銅。在一些實例中,模組互連件330可通過線接合電連接於模組101的外部端子113與基底基板310的內部基底端子312之間。模組互連件330可在模組101與基底基板310之間或在模組101中的不同模組之間提供電耦合。The
圖6C展示在稍後製造階段的半導體裝置300的橫截面視圖。在圖6C中展示的實例中,囊封物340可覆蓋模組堆疊390、模組互連件330和基底基板310。基底互連件350可連接到基底基板310的外部基底端子313。在一些實例中,囊封物340可包括與先前描述的囊封物140的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。囊封物340可保護模組堆疊390和模組互連件330以免於受到外部環境影響。6C shows a cross-sectional view of
在一些實例中,基底互連件350可包括與先前描述的互連件150的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。基底互連件350可在半導體裝置300與例如母板或PCB板的外部構件之間提供電連接路徑。In some examples,
模組堆疊390的模組可包括相對於彼此的不同定向。在一些實例中,模組堆疊390的模組可通過模組互連件330耦合到基底基板310的不同側面或邊界。The modules of the
基底基板310可包括未被模組堆疊390的覆蓋區覆蓋的基底邊界316和317。基底基板310的基底邊界316和317可分別地鄰近模組堆疊390的模組堆疊側面396和397。在一些實例中,模組堆疊390的模組可包括其相應基板110的在模組的相應模組頂側處的相應模組端子113。在當前的實例中,模組堆疊390的模組101可包括向上堆疊於基底基板310上的模組3011、3012、3013和3014。模組3011和3013在第一方向上定向,使得相比於模組堆疊側面397或基底邊界317,模組的相應模組端子113鄰近或較接近模組堆疊側面396或基底邊界316。相反地,模組3012和3014在第二方向上定向,使得相比於模組堆疊側面396或基底邊界316,模組的相應模組端子113鄰近或較接近模組堆疊側面397或基底邊界317。模組互連件330從模組3011和3013的模組端子113延伸到基板310的鄰近基底邊界316。相反地,模組互連件330從模組3012和3014的模組端子113延伸到基板310的鄰近基底邊界317。
相較於其中所有模組具有相同定向且耦合到相同基底邊界或基板310的情境,模組堆疊390的模組的此類不同定向准許信號圍繞基底基板310的較均勻分佈。相較於其中所有模組具有相同定向且模組互連件330中的一些反而需要佈線到基板310的較遠基底邊界的情境,模組堆疊390的模組的此類不同定向准許模組互連件330的較短、較快信號路徑。Such different orientations of the modules of the
圖7展示實例半導體裝置300'的橫截面視圖。在圖7中展示的實例中,半導體裝置300'可包括基底基板310、模組堆疊390'、模組互連件330、囊封物340和基底互連件350。在一些實例中,半導體裝置300'可包括與先前描述的半導體裝置300的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。在一些實例中,模組可以偏移配置堆疊,以暴露鄰近模組101的對應的外部端子113。舉例來說,圖5到6中展示的模組堆疊390包括呈交錯或之字形圖案的模組的偏移配置,且圖7中展示的模組堆疊390'包括呈階梯圖案的模組的偏移配置。7 shows a cross-sectional view of an example semiconductor device 300'. In the example shown in FIG. 7 ,
圖8展示實例半導體裝置400的橫截面視圖。在圖8中展示的實例中,半導體裝置400可包括基板110、裝置堆疊420、內部互連件130、囊封物440a和440b及互連件450a和450b。FIG. 8 shows a cross-sectional view of an
裝置堆疊420可包括電子裝置421、422、423和424。另外,電子裝置421、422、423和424可分別地包括裝置端子421a、422a、423a和424a。
圖9A到9G展示用於製造實例半導體裝置的實例方法的橫截面視圖。圖9A展示在早期製造階段的半導體裝置400的橫截面視圖。9A-9G show cross-sectional views of example methods for fabricating example semiconductor devices. 9A shows a cross-sectional view of a
在圖9A中展示的實例中,基板110及電子裝置421和422可附接到載體10的頂部部分。基板110可包括空腔111、內部端子112和外部端子113。在一些實例中,電子裝置421或422可包括與先前描述的電子裝置121到124的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。裝置421和422可分別地包括裝置端子421a和422a。裝置421和422可依序堆疊於空腔111中。在一些實例中,第一電子裝置421可在空腔111中附接到載體10的頂側,且第二電子裝置422可使用黏合劑20附接到第一電子裝置421的頂側,以便暴露包括裝置端子421a的第一電子裝置421的頂側的一部分。另外,可形成電子裝置421和422,使得電子裝置421和422的高度的總和小於基板110的高度。In the example shown in FIG. 9A ,
圖9B展示在稍後製造階段的半導體裝置400的橫截面視圖。在圖9B中展示的實例中,互連件450a可在基板110的第一側110a電連接到內部端子112。內部互連件130可將基板110與電子裝置421和422的裝置端子421a和422a電連接,或可將裝置端子421a和422a彼此電連接。在一些實例中,互連件450a可包括與先前描述的互連件150或260的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。9B shows a cross-sectional view of
圖9C展示在稍後製造階段的半導體裝置400的橫截面視圖。在圖9C中展示的實例中,囊封物440a可囊封電子裝置421和422及內部互連件130。另外,囊封物440a可覆蓋基板110的第一側(頂側)110a且可囊封互連件450a的部分。囊封物440a還可在空腔111中形成於電子裝置421到422與基板110之間。在一些實例中,囊封物440a可包括與先前描述的囊封物140的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。囊封物440a的高度可以在約120μm到約150μm的範圍內。囊封物440a可保護電子裝置421和422及內部互連件130以免於受外部環境影響。9C shows a cross-sectional view of
圖9D展示在稍後製造階段的半導體裝置400的橫截面視圖。在圖9D中展示的實例中,可去除定位在基板110下方的載體10。可翻轉基板110,使得其第二側(底側)110b面朝上。在去除載體10的情況下,電子裝置423可堆疊於電子裝置421上,使得電子裝置422和423堆疊在電子裝置421的相對側處。電子裝置423從囊封物440a突出,所述電子裝置的側壁和頂側(背離電子裝置421)從囊封物440a暴露。9D shows a cross-sectional view of
在一些實例中,電子裝置424可作為裝置堆疊420的部分堆疊於電子裝置423上。電子裝置423和424可分別地包括裝置端子423a和424a。在一些實例中,第三電子裝置423可使用黏合劑20附接到第一電子裝置421的頂部部分,且第四電子裝置424可使用黏合劑20附接到第三電子裝置423的頂部部分,以便暴露包括裝置端子423a的第三電子裝置423的頂側的一部分。裝置堆疊420可經堆疊,使得第一電子裝置421及第二電子裝置422的裝置端子421a和422a面向第一方向,且第三電子裝置423和第四電子裝置424的裝置端子423a和424a面向與第一方向相反的第二方向。In some examples,
圖9E展示在稍後製造階段的半導體裝置400的橫截面視圖。在圖9E中展示的實例中,互連件450b可電連接到基板110的外部端子113。內部互連件130可將基板110與電子裝置423和424的裝置端子423a和424a電連接,或可使裝置端子423a和424a彼此電連接。在一些實例中,互連件450b可包括與先前描述的互連件150、260或40a的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。在一些實例中,互連件450b可在半導體裝置400與堆疊於半導體裝置400上的另一半導體裝置或封裝之間提供電連接路徑。9E shows a cross-sectional view of
圖9F展示在稍後製造階段的半導體裝置400的橫截面視圖。在圖9F中展示的實例中,囊封物440b可囊封電子裝置423和424、內部互連件130及互連件450b。在一些實例中,囊封物440b可包括與先前描述的囊封物440a的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。囊封物440b可接觸囊封物440a,且可覆蓋基板110的第二側110b。囊封物440b的高度可以在約120μm到約150μm的範圍內。囊封物440b可保護電子裝置423和424、內部互連件130及外部互連件440b以免於受外部環境影響。9F shows a cross-sectional view of
圖9G展示在稍後製造階段的半導體裝置400的橫截面視圖。在圖9G中展示的實例中,可通過在囊封物440b中形成相應開口或通孔441來暴露互連件450b。在一些實例中,可通過鋸切製程、研磨製程、雷射製程或蝕刻製程去除囊封物440b的一部分而形成開口441。在一些實例中,互連件450b部分地延伸通過囊封物440b,使得互連件450b的頂端低於囊封物440b的頂側,或相對於所述頂側凹陷。在一些實例中,互連件450b完全地延伸通過囊封物440b,使得互連件450b的頂端與囊封物440b的頂側基本上共面,或突出超過所述頂側。在一些實例中,通孔441接觸或符合互連件450b的形狀或側壁,無論部分還是完全地穿過到囊封物440b的頂側。9G shows a cross-sectional view of
圖10展示實例半導體裝置500的橫截面視圖。在圖10中展示的實例中,半導體裝置500可包括模組堆疊590,所述模組堆疊具有堆疊在彼此上的半導體裝置400。在一些實例中,半導體裝置400可通過圖9A到9G中展示的方法來製造。堆疊在彼此上的半導體裝置400中的每一個可被稱為模組。儘管展示堆疊在彼此上的三個模組400,但這並非本揭示內容的限制。在一些實例中,半導體裝置500可包括多於三個經堆疊模組或少於三個經堆疊模組。模組400可經堆疊使得互連件450a和450b彼此電連接。在一些實例中,形成於模組400的空腔441中的互連件450b和形成於另一模組的基板的第一側上的互連件450a可共同地經熔融或回焊,從而使模組400彼此電連接。儘管半導體裝置500經展示為包括模組400,但可存在其中本揭示內容的其它模組或電子裝置可替換此類模組400中的一個或多個的實例。FIG. 10 shows a cross-sectional view of an
圖11展示實例半導體裝置600的橫截面視圖。在圖11中展示的實例中,半導體裝置600可包括基板610、裝置堆疊120、內部互連件130、囊封物140和外部互連件150。在一些實例中,半導體裝置600可包括或被稱作模組601。FIG. 11 shows a cross-sectional view of an
基板610可包括基板凸緣部分6101和基板垂直部分6102。基板凸緣部分6101可包括凸緣615。另外,基板610可包括空腔611、內部端子612和外部端子613。裝置堆疊120可包括電子裝置121、122、123和124。另外,電子裝置121、122、123和124可分別地包括裝置端子121a、122a、123a和124a。The
基板610、內部互連件130、囊封物140和外部互連件150可包括或被稱作半導體封裝,且可為裝置堆疊120提供保護以免於受外部元件或環境暴露影響。另外,半導體封裝可在外部構件與裝置堆疊120之間提供電耦合。
圖12A到12D展示用於製造實例半導體裝置的實例方法的橫截面視圖。圖12A展示在早期製造階段的半導體裝置600的橫截面視圖。12A-12D show cross-sectional views of example methods for fabricating example semiconductor devices. 12A shows a cross-sectional view of a
在圖12A中展示的實例中,基板610可形成於載體10的頂部部分上或附接到所述頂部部分。基板610可包括空腔611。在一些實例中,空腔611可包括:孔口610d1,其具有第一寬度d1且穿過基板610的第一側610a和第二側610b;和孔口610d2,其具有隨後形成的第二寬度d2且穿過基板610的一部分。第一寬度d1可小於第二寬度d2(d1<d2)。在一些實例中,第一寬度d1可由基板凸緣部分6101限界或限定,且第二寬度d2可由基板垂直部分6102限界或限定。在一些實例中,可通過形成具有第二寬度d2的孔口610d2且形成具有第一寬度d1的孔口610d1而形成空腔611。在一些實例中,可使用雷射、刀片或衝壓工具形成空腔611。在一些實例中,基板凸緣部分6101和基板垂直部分6102可以是作為整體基板耦合在一起的不同基板。在一些實例中,可形成基板凸緣部分6101(具有或不具有孔口610d1)或基板垂直部分6102(具有或不具有孔口610d2)中的第一個,且第二個可形成於第一個上。在一些實例中,空腔611可提供其中可安裝有裝置堆疊120的空間。In the example shown in FIG. 12A , the
基板610可包括具有凸緣615的基板凸緣部分6101,和基板垂直部分6102。基板凸緣部分6101可限定基板610的底部,且可包括凸緣615,其比基板垂直部分6102朝向空腔611橫向地突出得更遠。基板垂直部分6102可限定基板610的頂部,並且可定位於基板凸緣部分6101上。The
在一些實例中,基板610可包括內部端子612和外部端子613。內部端子612可形成於凸緣615上。在一些實例中,內部端子612或外部端子613可包括與先前描述的內部端子112或外部端子113的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。在一些實例中,內部端子612可作為電接點提供以用於將電信號從基板610路由到裝置堆疊120/將電信號從所述裝置堆疊路由到所述基板。In some examples,
外部端子613可位於基板610的第一側(頂側)610a和第二側(底側)610b上。定位於第一側610a上的外部端子613和定位於第二側610b上的外部端子613可通過內部電路系統或基板導體615a在基板610內部彼此電連接。另外,外部端子613可通過內部電路系統或基板導體615a在基板610內部電連接到內部端子612。在一些實例中,外部端子613可作為電接點提供以用於將電信號從基板610路由到例如母板或PCB板的外部構件/將電信號從所述外部構件路由到所述基板。
圖12B展示在稍後製造階段的半導體裝置600的橫截面視圖。在圖12B中展示的實例中,裝置堆疊120可形成於空腔611中,且內部互連件130可將基板610與裝置堆疊120或電子裝置121、122、123和124中的每一個電連接。在一些實例中,裝置堆疊120可具有小於基板610的高度。12B shows a cross-sectional view of
在一些實例中,內部互連件130可將基板610的凸緣615上的內部端子612與電子裝置121到124的裝置端子121a到124a中的任一個電連接。在一些實例中,凸緣615的併入可縮減半導體裝置600的大小,尤其是高度。在一些實例中,內部互連件130可使裝置端子121a、122a、123a或124a彼此電耦合。In some examples, the
圖12C展示在稍後製造階段的半導體裝置600的橫截面視圖。在圖12C中展示的實例中,囊封物140可囊封裝置堆疊120和內部互連件130。在一些實例中,囊封物140可形成於空腔611中,且可將基板610的第一側610a暴露於外部。囊封物140可保護裝置堆疊120和內部互連件130以免於受外部環境影響。12C shows a cross-sectional view of
圖12D展示在稍後製造階段的半導體裝置600的橫截面視圖。在圖12D中展示的實例中,可去除定位在基板610下方的載體10,且外部互連件150可連接到外部端子613。在一些實例中,載體10可與基板610分離,從而暴露定位於基板610的第二側610b上的外部端子613。外部互連件150可電連接到定位於基板610的第二側610b上的外部端子613。外部互連件150可在半導體裝置600與例如母板或PCB板的外部構件之間提供電連接路徑。12D shows a cross-sectional view of
圖13展示實例半導體裝置700的橫截面視圖。在圖13中展示的實例中,半導體裝置700可包括具有堆疊在彼此上的模組601的模組堆疊790、介面結構730和外部互連件150。在一些實例中,可通過堆疊圖11到12的模組601來形成半導體裝置700。儘管展示四個模組601,但這並非本揭示內容的限制。在其它實例中,可通過堆疊多於四個模組601或少於四個模組601來形成半導體裝置700。儘管半導體裝置700經展示為包括模組601,但可存在其中本揭示內容的其它模組或電子裝置可替換此類模組601中的一個或多個的實例。FIG. 13 shows a cross-sectional view of an
模組601可使用介面結構730耦合在一起,且彼此電連接。在一些實例中,介面結構730可包括導電黏合劑,例如各向異性導電膜(ACF)。導電黏合劑730可包括絕緣層,和分散於絕緣層中的導電顆粒,例如金屬顆粒或塗布有金屬的聚合物顆粒。在一些實例中,導電黏合劑730可插入於模組601之間,且經受加熱和壓力,從而用導電粒子使外部端子613彼此電連接。不具有外部端子613的導電黏合劑730的部分可通過絕緣層彼此電絕緣。在一些實例中,導電黏合劑730或其導電粒子可包括或被稱作互連件。外部互連件150可連接到半導體裝置700的最底部模組的外部端子613。可存在以下實例:其中介面結構730可包括類似於互連件150的互連件,無論是除了導電黏合劑以外還是代替導電黏合劑,以耦合半導體裝置700的不同模組。The
圖14展示實例半導體裝置700'的橫截面視圖。在圖14中展示的實例中,半導體裝置700'可包括基底基板310、具有經堆疊模組601的模組堆疊790、導電黏合劑730、囊封物340和外部互連件350。基底基板310可在其第一側(頂側)上包括內部基底端子312且可在與其第一側相對的其第二側(底側)上包括外部基底端子313。在一些實例中,包括模組601的封裝的半導體裝置700'可包括或被稱作嵌入式封裝(PIP)裝置。14 shows a cross-sectional view of an example semiconductor device 700'. In the example shown in FIG. 14 ,
在一些實例中,可通過在基底基板310上堆疊模組601來形成半導體裝置700'。在一些實例中,模組601可使用導電黏合劑730堆疊於彼此上。在一些實例中,模組601可使用相應互連件150堆疊於彼此上。囊封物340可囊封模組601和基底基板310的頂部,且外部互連件350可電連接到基底基板310的外部基底端子313。儘管半導體裝置700'經展示為包括模組601,但可存在其中本揭示內容的其它模組或電子裝置可替換此類模組601中的一個或多個的實例。In some examples, the
圖15展示實例半導體裝置800的橫截面視圖。在圖15中展示的實例中,半導體裝置800可包括基板110、裝置堆疊120、內部互連件130、囊封物840和外部互連件150。在一些實例中,半導體裝置800可包括或被稱作模組801。在一些實例中,模組801可包括與本揭示內容中所描述的其它模組的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。15 shows a cross-sectional view of an
基板110可包括擱架116。擱架116可朝向基板110的邊緣或端部定位,在所述邊緣或端部不形成囊封物840。因為擱架116不由囊封物840囊封,所以其可突出到半導體裝置800的一側。定位於擱架116處的內部端子112可在基板110的第一側110a處暴露。The
在一些實例中,囊封物840可包括與先前描述的囊封物140的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。囊封物840可包括凹陷的側壁846。囊封物840可囊封裝置堆疊120和內部互連件130。囊封物840還可在空腔111中形成於裝置堆疊120與基板110之間。在一些實例中,囊封物840可僅囊封基板110的第一側110a的一部分,以允許凹陷的側壁846向基板110的覆蓋區內部定位。囊封物840可暴露基板110的第一側110a的一部分。在一些實例中,囊封物840可完全囊封基板110的第一側110a,且接著囊封物840的一部分可被去除以形成凹陷的側壁846。在一些實例中,可通過蝕刻製程去除囊封物840的一部分。由於囊封物840僅囊封基板110的第一側110a的一部分,因此基板110可包括擱架116。凹陷的側壁846可垂直於基板110的第一側110a。囊封物840可保護基板110、裝置堆疊120和內部互連件130以免於受外部環境影響。In some examples,
基板110、內部互連件130、囊封物840和外部互連件150可包括或被稱作半導體封裝,且可為裝置堆疊120提供保護以免於受外部元件或環境暴露影響。另外,半導體封裝可在外部元件與裝置堆疊120之間提供電耦合。
圖16展示實例半導體裝置900的橫截面視圖。在圖16中展示的實例中,半導體裝置900可包括基板110、裝置堆疊120、內部互連件130、囊封物940和外部互連件150。在一些實例中,半導體裝置900可包括或被稱作模組901。在一些實例中,模組901可包括與本揭示內容中所描述的其它模組的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。16 shows a cross-sectional view of an
基板110可包括擱架116。擱架116可朝向基板110的邊緣或端部定位,在所述邊緣或端部不形成囊封物940。因為擱架116不由囊封物940囊封,所以其可突出到半導體裝置900的一側。定位於擱架116處的內部端子112可在基板110的第一側110a處暴露。The
在一些實例中,囊封物940可包括與先前描述的囊封物140的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。囊封物940可包括凹陷的側壁946。囊封物940可囊封裝置堆疊120和內部互連件130。囊封物940還可在空腔111中形成於裝置堆疊120與基板110之間。在一些實例中,囊封物940可僅囊封基板110的第一側110a的一部分,以允許凹陷的側壁946向基板110的覆蓋區內部定位。囊封物940可暴露基板110的第一側110a的一部分。在一些實例中,囊封物940可完全囊封基板110的第一側110a,且接著囊封物940的一部分可被去除以形成凹陷的側壁946。在一些實例中,可通過使用雷射去除囊封物940的一部分。凹陷的側壁946可相對於基板110的第一側110a傾斜形成。在一些實例中,形成於基板110的第一側110a與凹陷的側壁946之間的角度(α)可以是銳角。囊封物940可保護基板110、裝置堆疊120和內部互連件130以免於受外部環境影響。In some examples,
基板110、內部互連件130、囊封物940和外部互連件150可包括或被稱作半導體封裝,且可為裝置堆疊120提供保護以免於受外部元件或環境暴露影響。另外,半導體封裝可在外部元件與裝置堆疊120之間提供電耦合。
圖17展示實例半導體裝置1000的橫截面視圖。在圖17中展示的實例中,半導體裝置1000可包括基底基板310、模組801、模組互連件1030、囊封物340,和基底互連件350。在一些實例中,包括經堆疊模組801的半導體裝置1000可包括或被稱作嵌入式封裝(PIP)裝置。在一些實例中,模組半導體裝置1000可包括與本揭示內容中所描述的其它半導體裝置的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。17 shows a cross-sectional view of an
在一些實例中,可通過在基底基板310上堆疊模組801來形成半導體裝置1000。模組801可使用黏合部件附接到基底基板310的頂側,以允許基板110面向下。模組801例如可以階梯配置或之字形配置堆疊於基底基板310的頂側上,以暴露定位於鄰近模組801的凸緣116處的內部端子112。In some examples, the
在一些實例中,模組互連件1030可包括與先前描述的模組互連件330的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。模組互連件1030可電連接於模組801的內部端子112與基底基板310的內部基底端子312之間,或電連接於模組801的內部端子112之間。在一些實例中,模組互連件1030可電連接到定位在凹陷的側壁846外部的內部端子112。由於模組互連件1030連接到定位於擱架116上的內部端子112,因此可縮減半導體裝置1000的高度。模組互連件1030可在模組801與基底基板310之間或在模組801之間提供電耦合。在一些實例中,可形成模組互連件1030,以便不超過最頂部模組801的高度,且最頂部模組801可在囊封物340的頂側處暴露。In some examples,
囊封物340可囊封模組801和模組互連件1030。在一些實例中,囊封物340可包括與先前描述的囊封物140的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。囊封物340可保護模組801和模組互連件1030以免於受外部環境影響。
圖18展示實例半導體裝置1000'的橫截面視圖。在圖18中展示的實例中,半導體裝置1000'可包括基底基板310、模組901、模組互連件1030、囊封物340,和基底互連件350。在一些實例中,半導體裝置1000'可包括與先前描述的半導體裝置1000的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。在一些實例中,包括經堆疊模組901的半導體裝置1000'可包括或被稱作嵌入式封裝(PIP)裝置。在一些實例中,模組半導體裝置1000'可包括與本揭示內容中所描述的其它半導體裝置的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。18 shows a cross-sectional view of an example semiconductor device 1000'. In the example shown in FIG. 18 ,
在一些實例中,可通過在基底基板310上堆疊模組901來形成半導體裝置1000。模組901可使用黏合部件附接到基底基板310的頂側,以允許基板110面向下。模組901例如可以階梯配置或之字形配置堆疊於基底基板310的頂側上,以暴露定位於鄰近模組901的凸緣116處的內部端子112。In some examples, the
在一些實例中,模組互連件1030可包括與先前描述的模組互連件330的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。模組互連件1030可電連接於模組901的內部端子112與基底基板310的內部基底端子312之間,或電連接於模組901的內部端子112之間。在一些實例中,模組互連件1030可電連接到定位在凹陷的側壁946外部的內部端子112。由於模組互連件1030連接到定位於擱架116上的內部端子112,因此可縮減半導體裝置1000的高度。模組互連件1030可在模組901與基底基板310之間或在模組901之間提供電耦合。在一些實例中,可形成模組互連件1030,以便不超過最頂部模組901的高度,且最頂部模組901可在囊封物340的頂側處暴露。In some examples,
圖19展示實例半導體裝置1100的橫截面視圖。在圖19中展示的實例中,半導體裝置1100可包括基板110、裝置堆疊120、內部互連件130、囊封物1140、外部互連件150,和垂直互連件1160。在一些實例中,半導體裝置1100可包括或被稱作模組1101。在一些實例中,模組1101可包括與本揭示內容中所描述的其它模組的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。19 shows a cross-sectional view of an
垂直互連件1160可電連接到基板110的內部端子112。垂直互連件1160可暴露在囊封物1140的頂側處。在一些實例中,垂直互連件1160的頂側可與囊封物1140的頂側基本上共面。在一些實例中,垂直互連件1160可包括或被稱作金屬桿、導電桿、銅桿、銅柱、垂直焊線、模具穿孔、焊球或銅芯焊球。在一些實例中,在囊封物1140形成於基板110上之後,垂直互連件1160可形成為穿過囊封物1140。在一些實例中,在垂直互連件1160形成到基板110的內部端子112之後,囊封物1140可囊封垂直互連件1160。垂直互連件1160可包括例如金屬材料或導電材料,例如金、銀、鋁或銅。另外,垂直互連件1160的高度可等於形成於基板110的第一側110a上的囊封物1140。垂直互連件1160可在基板110與外部裝置之間提供電耦合。The
在一些實例中,囊封物1140可包括與先前描述的囊封物140的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。囊封物1140可囊封裝置堆疊120、內部互連件130和垂直互連件1160。囊封物1140還可在空腔111中形成於裝置堆疊120與基板110之間。囊封物1140可暴露垂直互連件1160的頂側。囊封物1140可保護基板110、裝置堆疊120、內部互連件130和垂直互連件1160以免於受外部環境影響。In some examples,
基板110、內部互連件130、囊封物1140、外部互連件150和垂直互連件1160可包括或被稱作半導體封裝,且可為裝置堆疊120提供保護以免於受外部元件或環境暴露影響。另外,半導體封裝可在外部構件與裝置堆疊120之間提供電耦合。
圖20展示實例半導體裝置1200的橫截面視圖。在圖20中展示的實例中,半導體裝置1200可包括基底基板310、模組1101、模組互連件1230、囊封物340,和基底互連件350。在一些實例中,包括經堆疊模組1101的半導體裝置1200可包括或被稱作嵌入式封裝(PIP)裝置。在一些實例中,模組半導體裝置1200可包括與本揭示內容中所描述的其它半導體裝置的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。20 shows a cross-sectional view of an
在一些實例中,可通過在基底基板310上堆疊模組1101來形成半導體裝置1200。模組1101可使用黏合部件附接到基底基板310的頂側,以允許基板110面向下。在一些實例中,模組1101可以階梯配置或之字形配置堆疊於基底基板310的頂側上,以暴露鄰近模組1101的垂直互連件1160。In some examples, the
在一些實例中,模組互連件1230可包括與先前描述的模組互連件330的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。模組互連件1230可電連接於模組1101的垂直互連件1160與基底基板310的內部基底端子312之間,或電連接於經堆疊模組1101的垂直互連件1160之間。模組互連件1230可在模組1101與基底基板310之間或在模組1101之間提供電耦合。In some examples,
囊封物340可囊封模組1101和模組互連件1230,且可保護其以免於外部環境影響。The
圖21展示實例半導體裝置1300的橫截面視圖。在圖21中展示的實例中,半導體裝置1300可包括基板1310、裝置堆疊120、內部互連件130和囊封物1340。在一些實例中,半導體裝置1300可包括或被稱作模組1301。在一些實例中,模組1300可包括與本揭示內容中所描述的其它模組的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。21 shows a cross-sectional view of an
在一些實例中,基板1310可包括與先前描述的基板110的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。舉例來說,基板1310包括可對應地類似於基板110的空腔111、內部端子112和外部端子113的空腔1311、內部端子1312和外部端子1313。在當前的實例中,空腔1311可形成於基板1310的一側處。In some examples,
基板1310可定位於半導體裝置1300的一側處。在一些實例中,基板1310可包括或被稱作部分基板或橫向基板,其中裝置堆疊120的至少一側由基板1310限界,且裝置堆疊120的至少一側不由基板1310限界。舉例來說,基板1310可形成為開放矩形或(‘ㄷ’)形狀,其可省去圖2H中展示的基板110的矩形框架的至少一側。在一些實例中,基板1310可不對稱地形成。由於基板1310的寬度小於圖2H中展示的基板110,因此半導體裝置1300可具有縮減的大小。The
空腔1311可形成為穿過基板1310。舉例來說,可通過去除基板1310的一部分來形成空腔1311。在一些實例中,可通過使用雷射或刀片來切割基板1310的一部分而形成空腔1311。在一些實例中,空腔1311可提供其中可安裝有裝置堆疊120的空間。The
在一些實例中,囊封物1340可包括與先前描述的囊封物140的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。囊封物1340可囊封裝置堆疊120和內部互連件130。囊封物1340還可在空腔1311中形成於裝置堆疊120與基板1310之間。囊封物1340可保護基板1310、裝置堆疊120和內部互連件130以免於受外部環境影響。In some examples,
基板1310、內部互連件130和囊封物1340可包括或被稱作半導體封裝,且可為裝置堆疊120提供保護以免於受外部元件或環境暴露影響。另外,半導體封裝可在外部構件與裝置堆疊120之間提供電耦合。
圖22展示實例半導體裝置1400的橫截面視圖。在圖22中展示的實例中,半導體裝置1400可包括基底基板310、模組1301、模組互連件330、囊封物340和基底互連件350。在一些實例中,半導體裝置1400可包括與先前描述的半導體裝置300的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。在一些實例中,包括模組1301的封裝的半導體裝置1400可包括或被稱作嵌入式封裝(PIP)裝置。在一些實例中,模組半導體裝置1400可包括與本揭示內容中所描述的其它半導體裝置的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。22 shows a cross-sectional view of an
在一些實例中,可通過在基底基板310上堆疊模組1301來形成半導體裝置1400。模組1301可使用黏合部件附接到基底基板310的頂側,以允許基板1310面向下。在一些實例中,模組1301可以階梯配置或之字形配置堆疊於基底基板310的頂側上,以暴露鄰近模組1301的外部端子1313。In some examples, the
模組互連件330可電連接於模組1301的外部端子1313與基底基板310的內部基底端子312之間,或電連接於經堆疊模組1301的外部端子1313之間。模組互連件330可在模組1301與基底基板310之間或在經堆疊模組1301之間提供電耦合。The module interconnects 330 may be electrically connected between the
圖23展示實例半導體裝置1500的橫截面視圖。在圖23中展示的實例中,半導體裝置1500可包括基板110、裝置堆疊120、內部互連件130、囊封物1540、外部互連件150,和堆疊蓋1570。在一些實例中,半導體裝置1500可包括或被稱作模組1501。在一些實例中,模組1501可包括與本揭示內容中所描述的其它模組的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。23 shows a cross-sectional view of an
堆疊蓋1570可安裝在裝置堆疊120上。在一些實例中,堆疊蓋1570可使用黏合部件附接到定位於裝置堆疊120的最頂部端部處的第四電子裝置124的頂側。堆疊蓋1570可暴露在囊封物1540的頂側處。在一些實例中,堆疊蓋1570的頂側可與囊封物1540的頂側共面。另外,堆疊蓋1570的寬度可小於裝置堆疊120的寬度。在一些實例中,堆疊蓋1570可定位於第四電子裝置124的中心處,以暴露定位於第四電子裝置124的一側處的裝置端子124a。在一些實例中,堆疊蓋1570可包括或被稱作插入晶粒、虛設晶粒或矽晶粒。堆疊蓋1570可包括例如半導體材料,例如矽(Si)。在一些實例中,堆疊蓋1570的熱膨脹係數與裝置堆疊120中的電子裝置121到124的熱膨脹係數的差值小於與囊封物1540的熱膨脹係數的差值。在一些實例中,堆疊蓋1570的熱膨脹係數可與裝置堆疊120中的電子裝置121到124的熱膨脹係數基本上相同。在一些實例中,堆疊蓋1570可抑制由於裝置堆疊120與囊封物1540之間的熱膨脹係數的差異而出現的翹曲。在一些實例中,堆疊蓋1570可為裝置堆疊120提供熱耗散路徑。The
在一些實例中,囊封物1540可包括與先前描述的囊封物140的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。囊封物1540可囊封裝置堆疊120、內部互連件130和堆疊蓋1570。在一些實例中,囊封物1540可暴露堆疊蓋1570的頂側。囊封物1540可保護基板110、裝置堆疊120、內部互連件130和堆疊蓋1570以免於受外部環境影響。In some examples,
在一些實例中,模組1501可堆疊於基底基板310上,以形成可類似於本揭示內容中所描述的其它經堆疊模組半導體裝置的經堆疊模組半導體裝置。In some examples,
圖24展示實例半導體裝置1600的橫截面視圖。在圖24中展示的實例中,半導體裝置1600可包括基板110、裝置堆疊120、內部互連件130、囊封物1640、外部互連件150,和堆疊蓋1570。在一些實例中,半導體裝置1600可包括或被稱作模組1601。在一些實例中,模組1601可包括與本揭示內容中所描述的其它模組的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。24 shows a cross-sectional view of an
囊封物1640可囊封裝置堆疊120、內部互連件130和堆疊蓋1570。囊封物1640可包括側壁1646。在一些實例中,囊封物1640可完全囊封基板110的頂部部分,且囊封物1640的邊緣或拐角可被去除,進而形成側壁1646。可通過使用雷射去除囊封物1640的一部分。側壁1646可相對於基板110的第一側110a傾斜。在一些實例中,形成於基板110的第一側110a與側壁1646之間的角度可以是銳角。
基板110、內部互連件130、囊封物1640和堆疊蓋1570可包括或被稱作半導體封裝,且可為裝置堆疊120提供保護以免於受外部元件或環境暴露影響。另外,半導體封裝可在外部構件與裝置堆疊120之間提供電耦合。
在一些實例中,模組1601可堆疊於基底基板310上,以形成可類似於本揭示內容中所描述的其它經堆疊模組半導體裝置的經堆疊模組半導體裝置。In some examples,
圖25展示實例半導體裝置1700的橫截面視圖。在圖25中展示的實例中,半導體裝置1700可包括基板110、裝置堆疊120、內部互連件130、囊封物1740、外部互連件150,和堆疊蓋1570。在一些實例中,半導體裝置1600可包括或被稱作模組1701。在一些實例中,模組1701可包括與本揭示內容中所描述的其它模組的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。25 shows a cross-sectional view of an
基板110可包括擱架1716。擱架1716可定位於基板110的相對端部處,且囊封物1740可使擱架1716暴露。由於擱架1716不由囊封物1740囊封,因此所述擱架可突出到半導體裝置1700的相對側。定位於擱架1716中的內部端子112可在基板110的第一側110a處暴露。在一些實例中,外部互連件150可在由囊封物1740的周邊限定的垂直覆蓋區外部、在基板110的相應擱架1716下方耦合到外部端子113。The
囊封物1740可包括凹陷的側壁1746。在一些實例中,囊封物1740可僅囊封基板110的第一側110a的一部分,以允許凹陷的側壁1746定位在基板110內部。囊封物1740可暴露基板110的第一側110a的一部分。在一些實例中,囊封物1740可完全囊封基板110的第一側110a,且接著去除定位於基板110的邊緣處的囊封物1740的部分,進而形成凹陷的側壁1746。可通過使用雷射去除囊封物1740的部分。凹陷的側壁1746可相對於基板110的第一側110a傾斜形成。在一些實例中,形成於基板110的第一側110a與凹陷的側壁1746之間的角度可以是銳角。
圖26展示實例半導體裝置1800的橫截面視圖。在圖26中展示的實例中,半導體裝置1800可包括基底基板310、模組1701、囊封物1840、基底互連件350。在一些實例中,包括模組1701的封裝的半導體裝置1800可包括或被稱作嵌入式封裝(PIP)裝置。在一些實例中,模組半導體裝置1800可包括與本揭示內容中所描述的例如半導體裝置300的其它半導體裝置的元件、特徵、材料或形成製程類似的對應元件、特徵、材料或形成製程。26 shows a cross-sectional view of an
在一些實例中,可通過在基底基板310上堆疊模組1701來形成半導體裝置1800。模組1701可經堆疊以允許外部互連件150電連接到基底基板310的內部基底端子312。在一些實例中,模組1701可以筆直垂直圖案而非階梯圖案或之字形圖案堆疊於基底基板310上。在一些實例中,模組1701可經堆疊,使得外部互連件150位於鄰近模組1701的擱架1716中,且外部互連件150可電連接到鄰近模組1701的內部端子112。在一些實例中,模組1701可經堆疊,使得裝置堆疊120接觸鄰近模組1701的堆疊蓋1570。在一些實例中,外部互連件150可被稱為模組互連件,因為所述外部互連件可用以將模組1701互連在一起或將所述模組互連到基底基板210,且因為所述外部互連件可在無線接合的情況下執行與模組互連件330(例如,圖3、7)類似的功能。In some examples, the
本揭示內容包含對某些實例的引用,然而,所屬領域的技術人員應理解,在不脫離本揭示內容的範圍的情況下,可以做出各種改變且可以取代等效物。另外,可在不脫離本揭示內容的範圍的情況下對公開的實例做出修改。因此,希望本揭示內容不限於公開的實例,而是本揭示內容將包含屬於所附請求項的範圍內的所有實例。This disclosure contains references to certain examples, however, it will be understood by those skilled in the art that various changes may be made and equivalents may be substituted without departing from the scope of the disclosure. Additionally, modifications may be made to the disclosed examples without departing from the scope of the present disclosure. Therefore, it is intended that the present disclosure is not limited to the disclosed examples, but that the present disclosure will include all examples that fall within the scope of the appended claims.
10:載體 11:基底層 12:可分離層 20:黏合劑 100:半導體裝置 100':半導體裝置 101:模組 / 第一模組 110:基板 110a:第一側 110b:第二側 110i:內側壁 110s:外側壁 111:空腔 112:內部端子 113:外部端子 114:基板介電結構 115:基板導電結構 115a:基板導體 116:擱架 120:裝置堆疊 120b:底側 121:電子裝置 121a:裝置端子 122:電子裝置 122a:裝置端子 123:電子裝置 123a:裝置端子 124:電子裝置 124a:裝置端子 130:內部互連件 140:囊封物 140':囊封物 150:外部互連件 200:半導體裝置 200':半導體裝置 201:模組 210:基板 / 基底基板 210b:第二側 211:空腔 212:內部端子 213:外部端子 220:裝置堆疊 221:裝置 221a:裝置端子 222:裝置 222a:裝置端子 223:裝置 223a:裝置端子 224:裝置 224a:裝置端子 230:內部互連件 240:囊封物 241:開口 / 通孔 250:外部互連件 260:垂直互連件 290:模組堆疊 300:半導體裝置 300':半導體裝置 310:基底基板 312:內部基底端子 313:外部基底端子 315:基板導電結構 315a:基板導體 316:基底邊界 317:基底邊界 330:模組互連件 340:囊封物 345:底部填充物 350:基底互連件 390:模組堆疊 390':模組堆疊 396:模組堆疊側面 397:模組堆疊側面 400:半導體裝置 420:裝置堆疊 421:電子裝置 421a:裝置端子 422:電子裝置 422a:裝置端子 423:電子裝置 423a:裝置端子 424:電子裝置 424a:裝置端子 440a:囊封物 440b:囊封物 441:開口 / 通孔 450a:互連件 450b:互連件 500:半導體裝置 590:模組堆疊 600:半導體裝置 601:模組 610:基板 610a:第一側 610b:第二側 610d1:孔口 610d2:孔口 611:空腔 612:內部端子 613:外部端子 615:凸緣 700:半導體裝置 700':半導體裝置 730:介面結構 / 導電黏合劑 790:模組堆疊 800:半導體裝置 801:模組 840:囊封物 846:凹陷的側壁 900:半導體裝置 901:模組 940:囊封物 946:凹陷的側壁 1000:半導體裝置 1000':半導體裝置 1030:模組互連件 1100:半導體裝置 1101:模組 1140:囊封物 1160:垂直互連件 1200:半導體裝置 1230:模組互連件 1300:半導體裝置 1301:模組 1310:基板 1311:空腔 1312:內部端子 1313:外部端子 1340:囊封物 1400:半導體裝置 1500:半導體裝置 1501:模組 1540:囊封物 1570:堆疊蓋 1600:半導體裝置 1601:模組 1640:囊封物 1646:側壁 1700:半導體裝置 1701:模組 1716:擱架 1740:囊封物 1746:凹陷的側壁 1800:半導體裝置 1840:囊封物 3011:模組 3012:模組 3013:模組 3014:模組 6101:基板凸緣部分 6102:基板垂直部分10: Carrier 11: basal layer 12: Separable layer 20: Adhesive 100: Semiconductor Devices 100': Semiconductor device 101: Modules / First Modules 110: Substrate 110a: First side 110b: Second side 110i: Inside Wall 110s: Outer side wall 111: cavity 112: Internal terminal 113: External terminal 114: Substrate dielectric structure 115: Substrate conductive structure 115a: substrate conductor 116: Shelving 120: Device Stacking 120b: Bottom side 121: Electronic Devices 121a: Device terminals 122: Electronic Devices 122a: Device terminals 123: Electronic Devices 123a: Device terminals 124: Electronic Devices 124a: Device terminals 130: Internal Interconnects 140: Encapsulation 140': Encapsulation 150: External Interconnects 200: Semiconductor Devices 200': Semiconductor device 201: Mods 210: Substrate / Base Substrate 210b: Second side 211: cavity 212: Internal terminal 213: External terminal 220: Device Stacking 221: Device 221a: Device terminals 222: Device 222a: Device terminals 223: Device 223a: Device terminals 224: Device 224a: Device terminals 230: Internal Interconnects 240: Encapsulation 241: Opening / Through Hole 250: External Interconnects 260: Vertical Interconnects 290: Mod Stack 300: Semiconductor Devices 300': Semiconductor device 310: base substrate 312: Internal base terminal 313: External base terminal 315: Substrate conductive structure 315a: Substrate conductors 316: Basal Boundary 317: Basal Boundary 330: Module Interconnects 340: Encapsulation 345: Underfill 350: Substrate Interconnects 390: Mod Stack 390': Mod Stack 396:Module stack side 397:Module stack side 400: Semiconductor Devices 420: Device Stacking 421: Electronic Devices 421a: Device terminals 422: Electronic Devices 422a: Device terminals 423: Electronic Devices 423a: Device terminals 424: Electronic Devices 424a: Device terminals 440a: Encapsulation 440b: Encapsulation 441: Open / Through Hole 450a: Interconnects 450b: Interconnects 500: Semiconductor Devices 590: Mod Stack 600: Semiconductor Devices 601:Module 610: Substrate 610a: First side 610b: Second side 610d1: Orifice 610d2: Orifice 611: Cavity 612: Internal terminal 613: External terminal 615: Flange 700: Semiconductor Devices 700': Semiconductor device 730: Interface Structure / Conductive Adhesive 790: Mod Stack 800: Semiconductor Devices 801:Module 840: Encapsulation 846: Recessed Sidewall 900: Semiconductor Devices 901:Module 940: Encapsulation 946: Recessed Sidewall 1000: Semiconductor device 1000': Semiconductor device 1030: Module Interconnects 1100: Semiconductor Devices 1101: Modules 1140: Encapsulation 1160: Vertical Interconnects 1200: Semiconductor Devices 1230: Module Interconnects 1300: Semiconductor Devices 1301:Module 1310: Substrate 1311: Cavity 1312: Internal terminal 1313: External terminal 1340: Encapsulation 1400: Semiconductor Devices 1500: Semiconductor Devices 1501:Module 1540: Encapsulation 1570: Stacking Cover 1600: Semiconductor Devices 1601:Module 1640: Encapsulation 1646: Sidewall 1700: Semiconductor Devices 1701: Mods 1716: Shelving 1740: Encapsulation 1746: Recessed Sidewalls 1800: Semiconductor Devices 1840: Encapsulation 3011: Modules 3012: Mods 3013: Mods 3014: Mods 6101: Substrate flange part 6102: Substrate vertical part
[圖1A到1B]展示實例半導體裝置的橫截面視圖。1A-1B] show cross-sectional views of example semiconductor devices.
[圖2A到2H]展示用於製造實例半導體裝置的實例方法的橫截面視圖。2A-2H] show cross-sectional views of example methods for fabricating example semiconductor devices.
[圖3]展示實例半導體裝置的橫截面視圖。[ FIG. 3 ] A cross-sectional view showing an example semiconductor device.
[圖4A到4H]展示用於製造實例半導體裝置的實例方法的橫截面視圖。4A-4H] show cross-sectional views of example methods for fabricating example semiconductor devices.
[圖5]展示實例半導體裝置的橫截面視圖。[ FIG. 5 ] A cross-sectional view showing an example semiconductor device.
[圖6A到6C]展示用於製造實例半導體裝置的實例方法的橫截面視圖。6A-6C] show cross-sectional views of example methods for fabricating example semiconductor devices.
[圖7]展示實例半導體裝置的橫截面視圖。[ FIG. 7 ] A cross-sectional view showing an example semiconductor device.
[圖8]展示實例半導體裝置的橫截面視圖。[ FIG. 8 ] A cross-sectional view showing an example semiconductor device.
[圖9A到9G]展示用於製造實例半導體裝置的實例方法的橫截面視圖。9A-9G] show cross-sectional views of example methods for fabricating example semiconductor devices.
[圖10]展示實例半導體裝置的橫截面視圖。[ Fig. 10 ] A cross-sectional view showing an example semiconductor device.
[圖11]展示實例半導體裝置的橫截面視圖。[ FIG. 11 ] A cross-sectional view showing an example semiconductor device.
[圖12A到12D]展示用於製造實例半導體裝置的實例方法的橫截面視圖。12A-12D] show cross-sectional views of example methods for fabricating example semiconductor devices.
[圖13]展示實例半導體裝置的橫截面視圖。[ Fig. 13 ] A cross-sectional view showing an example semiconductor device.
[圖14]展示實例半導體裝置的橫截面視圖。[ Fig. 14 ] A cross-sectional view showing an example semiconductor device.
[圖15]展示實例半導體裝置的橫截面視圖。[ Fig. 15 ] A cross-sectional view showing an example semiconductor device.
[圖16]展示實例半導體裝置的橫截面視圖。[ Fig. 16 ] A cross-sectional view showing an example semiconductor device.
[圖17]展示實例半導體裝置的橫截面視圖。[ Fig. 17 ] A cross-sectional view showing an example semiconductor device.
[圖18]展示實例半導體裝置的橫截面視圖。[ Fig. 18 ] A cross-sectional view showing an example semiconductor device.
[圖19]展示實例半導體裝置的橫截面視圖。[ Fig. 19 ] A cross-sectional view showing an example semiconductor device.
[圖20]展示實例半導體裝置的橫截面視圖。[ Fig. 20 ] A cross-sectional view showing an example semiconductor device.
[圖21]展示實例半導體裝置的橫截面視圖。[ FIG. 21 ] A cross-sectional view showing an example semiconductor device.
[圖22]展示實例半導體裝置的橫截面視圖。[ FIG. 22 ] A cross-sectional view showing an example semiconductor device.
[圖23]展示實例半導體裝置的橫截面視圖。[ FIG. 23 ] A cross-sectional view showing an example semiconductor device.
[圖24]展示實例半導體裝置的橫截面視圖。[ FIG. 24 ] A cross-sectional view showing an example semiconductor device.
[圖25]展示實例半導體裝置的橫截面視圖。[ Fig. 25 ] A cross-sectional view showing an example semiconductor device.
[圖26]展示實例半導體裝置的橫截面視圖。[ Fig. 26 ] A cross-sectional view showing an example semiconductor device.
100:半導體裝置100: Semiconductor Devices
101:模組/第一模組101: Modules/First Modules
110:基板110: Substrate
110i:內側壁110i: Inside Wall
110s:外側壁110s: Outer side wall
111:空腔111: cavity
112:內部端子112: Internal terminal
113:外部端子113: External terminal
120:裝置堆疊120: Device Stacking
121:電子裝置121: Electronic Devices
121a:裝置端子121a: Device terminals
122:電子裝置122: Electronic Devices
122a:裝置端子122a: Device terminals
123:電子裝置123: Electronic Devices
123a:裝置端子123a: Device terminals
124:電子裝置124: Electronic Devices
124a:裝置端子124a: Device terminals
130:內部互連件130: Internal Interconnects
140:囊封物140: Encapsulation
150:外部互連件150: External Interconnects
Claims (20)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/018,434 US11495505B2 (en) | 2019-06-03 | 2020-09-11 | Semiconductor devices and related methods |
US17/018,434 | 2020-09-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202211422A true TW202211422A (en) | 2022-03-16 |
Family
ID=80476596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110126830A TW202211422A (en) | 2020-09-11 | 2021-07-21 | Semiconductor devices and related methods |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR20220034698A (en) |
CN (1) | CN114171491A (en) |
TW (1) | TW202211422A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117479550B (en) * | 2023-12-27 | 2024-03-22 | 中诚华隆计算机技术有限公司 | Chip packaging structure and manufacturing method thereof |
-
2021
- 2021-07-21 TW TW110126830A patent/TW202211422A/en unknown
- 2021-09-02 CN CN202111026088.0A patent/CN114171491A/en active Pending
- 2021-09-10 KR KR1020210121011A patent/KR20220034698A/en unknown
Also Published As
Publication number | Publication date |
---|---|
KR20220034698A (en) | 2022-03-18 |
CN114171491A (en) | 2022-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6825063B2 (en) | Integrated core microelectronic package | |
US6713859B1 (en) | Direct build-up layer on an encapsulated die package having a moisture barrier structure | |
US20160043041A1 (en) | Semiconductor packages and methods of packaging semiconductor devices | |
US20210280565A1 (en) | Semiconductor device package and method for manufacturing the same | |
TW201742203A (en) | Integrated fan-out package and method of fabricating the same | |
US20190348375A1 (en) | Flip-chip packaging substrate and method for fabricating the same | |
US11990411B2 (en) | Device chip scale package including a protective layer | |
US20220181265A1 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
TW202121608A (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20240258182A1 (en) | Semiconductor devices and related methods | |
US20230386990A1 (en) | Wiring structure and method for manufacturing the same | |
TW202209570A (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
US11398455B2 (en) | Semiconductor devices and related methods | |
TW202211422A (en) | Semiconductor devices and related methods | |
US11205602B2 (en) | Semiconductor device and manufacturing method thereof | |
CN109427725B (en) | Interposer substrate and method of manufacturing the same | |
TWI760725B (en) | Semiconductor device and method of manufacturing a semiconductor device | |
US20240079282A1 (en) | Electronic devices and method of manufacturing an electronic devices | |
TW202403983A (en) | Electronic devices and methods of manufacturing electronic devices | |
KR20220087784A (en) | Semiconductor package and method of manufacturing the semiconductor package | |
KR20240080228A (en) | Semiconductor package and method for manufacturing the same | |
KR20240116398A (en) | Electronic devices and methods of manufacturing electronic devices |