TW202202365A - 功率晶體並聯均流電路佈局方法及其均流電路 - Google Patents

Abstract

一種功率晶體並聯均流電路，包括：一電路基板及複數功率晶體，電路基板上佈設有複數銅箔線路；功率晶體呈偶數組排列於電路基板上，具有一第一端及一第二端，每一排皆由複數顆功率晶體以銅箔線路分別電性連接第一端及第二端成並聯狀，且每兩排功率晶體之間的間距呈一側間隔近向另一側逐漸間隔遠的方式並排；其中第一端所連接之銅箔線路的寬度與第二端連接之銅箔線路的寬度，呈相互交錯對應之由寬漸窄及由窄漸寬之電路佈局，達到並聯的每顆功率晶體的電流能夠在受到銅箔電阻影響下依然相等的目的。

Description

功率晶體並聯均流電路佈局方法及其均流電路

本發明係關於一種功率晶體並聯均流電路佈局方法及其均流電路，特別是關於一種於電動車直流電轉交流電之電力轉換，使用功率晶體的開關電路，特別是關於一種大電流的功率脈波寬度調變(PWM)之單相或三相電力轉換功率晶體均流電路及其佈局方法。

按，在電動車的馬達電力控制器應用中，都需要使用功率晶體作為直流電轉交流電的電力轉換，但習知技術之功率晶體電路板的電路佈局，其大電流流動的銅箔形狀為矩形，表示並聯功率晶體每段的銅箔電阻皆為相同，根據歐姆定律位於並聯兩端的功率晶體電流會大於位於中間的功率晶體，若以穩態的電流分布來看，每顆功率晶體的電流差異不大於5%，若以暫態電流分佈來看，功率晶體的電流分佈受到銅箔電感與電阻的影響，每顆功率晶體電流分佈差異會增大。

習知之銅箔佈線方式無論銅柱及銅箔位置及形狀如何改變，均沒有一個科學方法使得並聯之功率晶體每顆分佈電流相等。每位電路板繪圖工程師均憑感覺及經驗來繪製功率晶體電路板，雖然有電路板繪製規範之類的文件，但對於電流平均分佈這方面沒有一個明確的依據，這樣使得繪製出的功率晶體電路板效果好壞相當程度變成一個試誤(Try & Error)的過程。

如此一來會造成，當功率晶體開關導通時，因為分佈電感的影響，使得並聯功率晶體其中一顆超過其它並聯之功率晶體，如圖一所示三顆功率晶體並聯之電流分佈示意圖，假設銅箔形成之阻抗為0.3mΩ，功率晶體之阻抗為6mΩ，電流300A經三組功率晶體並聯分流後，因銅箔阻抗相同，流經兩端功率晶體的電流(I1、I3)為101.613A與流經中間功率晶體的電流(I2)為96.77A，會有不小的差異，如此將會造成兩端功率晶體壽命比預期設計來得短，一旦功率晶體壽命提前結束，其它並聯的功率晶體會因而承擔大於設計時的導通電流導致整體功率晶體組提前毀損。

更有甚者，當功率晶體的電路板銅箔佈局不當，造成電流分佈不均情況惡化，即使設計時有考慮電流寬裕度的情況下，在功率晶體導通或關閉的瞬間，相互並聯的其中某顆功率晶體，其上的瞬間電流大於該功率晶體所能承受的最大電流值時，將使得因為銅箔佈局不當造成必須多並聯一顆甚至數顆功率晶體來保證電路工作正常，如此直接造成產品成本的增加，產品競爭力下降。

因此為解決上述習知的問題，需要針對功率晶體的並聯均流進行電路的佈局設計。本發明的目的即在於提供一種功率晶體並聯均流電路佈局方法及其均流電路，能夠使並聯的每顆功率晶體的電流能夠在受到銅箔電阻及銅箔電感的影響下依然相等。如此可提升電路板銅箔的利用率，當銅箔利用率提升將意謂成本降低，減少整體電力控制器的體積，提升電力控制器的效率及壽命，降低電力控制器輸出電源總諧波失真，而降低總諧波失真意謂可以連帶提升輸出馬達的效率。

為達成上述目的，本發明主要技術特徵係在於提供一種功率晶體並聯均流電路佈局方法，首先備置一電路基板，其上形成複數銅箔線路分別電性連接複數功率晶體之一第一端及一第二端；接著排列該些功率晶體呈偶數排，每一排皆有複數顆功率晶體電性並聯，且每兩排功率晶體之間的間距，呈一側間隔近，向另一側逐漸間隔遠的方式並排；最後佈局第一端連接之銅箔線路的寬度與第二端連接之銅箔線路的寬度，呈相互交錯對應之由寬漸窄及由窄漸寬之電路佈局。

為達成上述目的，本發明次要技術特徵係在於提供一種功率晶體並聯均流電路，包括：一電路基板及複數功率晶體，電路基板上佈設有複數銅箔線路；功率晶體呈偶數組排列於電路基板上，具有一第一端及一第二端，每一排皆由複數顆功率晶體以銅箔線路分別電性連接第一端及第二端成並聯狀，且每兩排功率晶體之間的間距呈一側間隔近向另一側逐漸間隔遠的方式並排；其中第一端所連接之銅箔線路的寬度與第二端連接之銅箔線路的寬度，呈相互交錯對應之由寬漸窄及由窄漸寬之電路佈局。

為達成上述目的，本發明次要技術特徵係在於提供上述功率晶體並聯均流電路佈局方法及其均流電路，其中第一端連接之銅箔線路的阻抗值與第二端連接之銅箔線路的阻抗值呈相反趨勢。

為達成上述目的，本發明次要技術特徵係在於提供上述功率晶體並聯均流電路佈局方法及其均流電路，其中第一端連接之銅箔線路，靠近電流流入方向之銅箔線路阻抗值為靠近電流流出方向之銅箔線路阻抗值的二分之一。

為達成上述目的，本發明次要技術特徵係在於提供上述功率 晶體並聯均流電路佈局方法及其均流電路，其中第二端連接之銅箔線路，靠近電流流入方向之銅箔線路阻抗值為靠近電流流出方向之銅箔線路阻抗值的二倍。

10:電路基板

11:絕緣層

12:銅箔層

121:第一銅箔線路

122:第二銅箔線路

123:第三銅箔線路

124:第四銅箔線路

125:第五銅箔線路

126:第六銅箔線路

127:第七銅箔線路

128:第八銅箔線路

129:第九銅箔線路

20:功率晶體

圖1為習知三顆功率晶體並聯之電流分佈示意圖。

圖2為本發明六組功率晶體實施例之排列位置示意圖。

圖3為本發明本發明電路基板之銅箔佈局示意圖。

圖4為本發明實施例電流流向示意圖。

圖5為本發明實施例之電流分流示意圖。

圖6為本發明實施例之電壓高低趨勢圖。

圖7為本發明實施例之銅箔阻抗分佈示意圖。

本發明功率晶體並聯均流電路主要設計一款能將電流平均分流給所有並聯的功率晶體的均流佈局電路，本發明之功率晶體可排列成二排組成單相半橋架構之脈波寬度調變功率電路，亦可排列成四排組成二相全橋架構之脈波寬度調變功率電路，還可排成六排組成三相架構之脈波寬度調變功率電路。本發明六組三相的功率晶體說明如後。

請一併參閱圖2及圖3所示，圖2為本發明以六組功率晶體實施例之排列位置示意圖，圖3為本發明電路基板之銅箔佈局示意圖。本發明包括一電路基板10及複數功率晶體20，較佳地電路基板10可為一鋁基板、銅基板或FR4耐燃材料等級之電路基板。電路基板10上佈設有一功率晶體均 流電路，由一絕緣層11及一銅箔層12形成有複數銅箔線路電性並聯該些功率晶體20。然而有些FR4素材的電路基板不必然會有該絕緣層，因為在某些架構下電路基板需要與功率晶體某接腳端導通，故無絕緣層設計。如圖3所示，該些銅箔線路包括一第一銅箔線路121、一第二銅箔線路122、一第三銅箔線路123、一第四銅箔線路124、一第五銅箔線路125、一第六銅箔線路126、一第七銅箔線路127、一第八銅箔線路128及一第九銅箔線路129等九條。

該些功率晶體20可分成偶數組排列在電路基板10上，如圖2為六組之功率晶體，該些功率晶體20可以為金屬氧化物半導體場效電晶體(MOSFET)、雙載子接面電晶體(BJT)、絕緣閘極雙極性電晶體(IGBT)或功率碳化矽(SiC)等可控固態開關功率元件，以MOSFET為例其接腳具有一汲極端、一源極端及一閘極端，若以BJT為例則其接腳具有一集極端、一射極端及一基極端，若以IGBT為例其接腳具有一集極端、一射極端及一閘極端，由於閘極端或基極端僅為控制信號的小電流不需分流故本發明不討論，本發明將汲極端或集極端稱為第一端，而源極端或射極端稱為第二端。

每一排的功率晶體皆由複數顆功率晶體20平行並排組成，如圖2所示，有六排功率晶體20，每一排由三顆功率晶體20並聯組成，而每兩排的功率晶體20之間的間距呈現一側間隔近，向另一側逐漸間隔遠的方式並排，如圖2中由上往下數第一排與第二排的功率晶體20之間的間距是由右側間隔近，中間的間隔較右側遠，左側的間隔又較中間的遠，而第三排與第四排之間，以及第五排與第六排之間的排列方式亦同第一排與第二排。

又如圖3所示，該些功率晶體20係以該些銅箔線路分別電性 連接第一端及第二端成功率晶體並聯狀。如第一銅箔線路121電性連接第一排功率晶體20的第一端，第二銅箔線路122電性連接第一排功率晶體20的第二端及第二排功率晶體20的第一端，第三銅箔線路123電性連接第二排功率晶體20的第二端，第四銅箔線路124電性連接第三排功率晶體20的第一端，第五銅箔線路125電性連接第三排功率晶體20的第二端及第四排功率晶體20的第一端，第六銅箔線路126電性連接第四排功率晶體20的第二端，第七銅箔線路127電性連接第五排功率晶體20的第一端，第八銅箔線路128電性連接第五排功率晶體20的第二端及第六排功率晶體20的第一端，第九銅箔線路129電性連接第六排功率晶體20的第二端。

該第一至第九銅箔線路121~129之寬度皆呈相互交錯對應之由寬漸窄及由窄漸寬之電路佈局。如圖3所示，第一、第三、第四、第六、第七、第九銅箔線路121、123、124、126、127、129係由右至左由寬變窄佈局，而第二、第五、第八銅箔線路122、125、128則由右至左由窄變寬佈局。

再一併參閱圖3及圖4所示，圖4為本發明實施例電流流向示意圖，其中第一排與第二排之功率晶體20上流過之電流，係由右向左流動，如圖四之箭頭方向，亦即由功率晶體20間隔近流向間隔遠的方向，而第三與第四排之功率晶體20及第五排與第六排的功率晶體20上的電流則是由左向右流動，亦即由功率晶體20間隔遠流向間隔近的方向。

再由電流方向觀之，其中第一、第三、第四、第六、第七、第九銅箔線路121、123、124、126、127、129的寬度是依電流方向呈由寬逐漸變窄之電路佈局，而第二、第五、第八銅箔線路122、125、128的寬度 是依電流方向呈由窄逐漸變寬之電路佈局。

請一併參閱圖5、圖6及圖7所示，圖5為本發明實施例之電流分流示意圖，圖6為本發明實施例之電壓高低趨勢圖，而圖7為本發明實施例之銅箔阻抗分佈示意圖。由於本發明的銅箔線路佈局法則，是依功率晶體20位置及電流流向進行寬窄變化的佈局，使得電流在同一片銅箔上因寬度面積由寬變窄的趨勢與銅箔阻抗趨勢相同，使得在銅箔每一小段的電壓差都相同。

如功率晶體20第一端連接之銅箔線路的阻抗值與第二端連接之銅箔線路的阻抗值呈相反趨勢。較佳地，第一端連接之銅箔線路，靠近該電流流入方向之銅箔線路阻抗值為靠近電流流出方向之銅箔線路阻抗值的二分之一。較佳地，第二端連接之銅箔線路，靠近電流流入方向之銅箔線路阻抗值為靠近電流流出方向之銅箔線路阻抗值的二倍。

當並聯功率晶體20距離最遠之兩顆功率晶體20的第一端及第二端銅箔阻抗相等，同時電阻趨勢相反時，並聯功率晶體20當中位於兩端的功率晶體20的分配電流逐漸縮小，位於中間的功率晶體的分配電流逐漸增加，當銅箔阻抗由大變小的變化率到達某一適當的點時，流過每一顆並聯的功率晶體20其個別的電流將達到相同。

如圖5所示，本發明因銅箔線路阻抗的變化使得當電流300A流入二組並聯的功率晶體20時，每顆功率晶體20都能均分100A的電流。又如圖6所示，二組並聯的功率晶體20，依電流流向使靠近電流流入端的第一端及第二端電壓值較高，而靠近電流流出端的第一端及第二端電壓值較低。再如圖7所示，第一排功率晶體20的第一端靠近電流流入端的電阻較 低，而靠近電流流出端的電阻較高，第二端則相反，靠近電流入端的電阻較高，而靠近電流流出端的電阻較低。

從以上分析可知，本發明利用功率晶體的排列間距變化以及第一端及第二端連接銅箔線路的寬度變化，使得功率晶體相對位置的銅箔阻抗變化率，流過每一顆功率晶體的電流達到相同，以提升功率晶體的使用效率及壽命，進而提升電力控制器的輸出效能及降低產品的成本。

10:電路基板

11:絕緣層

12:銅箔層

121:第一銅箔線路

122:第二銅箔線路

123:第三銅箔線路

124:第四銅箔線路

125:第五銅箔線路

126:第六銅箔線路

127:第七銅箔線路

128:第八銅箔線路

129:第九銅箔線路

20:功率晶體

Claims (20)

1. 一種功率晶體並聯均流電路佈局方法，係包括：

   備置一電路基板，其上佈設有至少一銅箔層，該銅箔層形成複數銅箔線路，分別電性連接複數功率晶體之一第一端及一第二端；

   排列將該些功率晶體呈偶數，每一排皆有複數顆該些功率晶體電性並聯，且每兩排該些功率晶體之間的間距，呈一側間隔近，向另一側逐漸間隔遠的方式並排；及

   佈局該第一端連接之該銅箔線路的寬度與該第二端連接之該銅箔線路的寬度，呈相互交錯對應之由寬漸窄及由窄漸寬之電路佈局。
2. 如請求項1所述之功率晶體並聯均流電路佈局方法，其中流經該些功率晶體上之電流，係由之間隔近流向間隔遠，或由之間隔遠流向間隔近。
3. 如請求項2所述之功率晶體並聯均流電路佈局方法，其中該第一端連接之該銅箔線路的寬度，依該電流方向呈由寬逐漸變窄之電路佈局，而該第二端連接之銅箔線路的寬度，依該電流方向呈由窄逐漸變寬之電路佈局。
4. 如請求項2所述之功率晶體並聯均流電路佈局方法，其中該第一端連接之該銅箔線路的寬度，依該電流方向呈由窄逐漸變寬之電路佈局，而該第二端連接之該銅箔線路的寬度，依該電流方向呈由寬逐漸變窄之電路佈局。
5. 如請求項2所述之功率晶體並聯均流電路佈局方法，其中該第一端連接之該銅箔線路之阻抗值與該第二端連接之該銅箔線路之阻抗值呈相反趨勢。
6. 如請求項5所述之功率晶體並聯均流電路佈局方法，其中該第一端連接之該銅箔線路，其靠近該電流流入方向之阻抗值為靠近電流流出方向之阻 抗值的二分之一。
7. 如請求項5所述之功率晶體並聯均流電路佈局方法，其中該第二端連接之該銅箔線路，其靠近電流流入方向之阻抗值為靠近電流流出方向之阻抗值的二倍。
8. 一種功率晶體並聯均流電路，係至少包括：

   一電路基板，其上佈設有至少一銅箔層，該銅箔層形成複數銅箔線路；及

   複數功率晶體，呈偶數組排列於該電路基板上，具有一第一端及一第二端，每一排該些功率晶體皆以該些銅箔線路分別電性連接該第一端及該第二端成並聯狀，且每兩排該些功率晶體之間的間距，呈一側間隔近向另一側逐漸間隔遠的方式並排；

   其中，該些第一端所連接之該銅箔線路的寬度與該些第二端連接之該銅箔線路的寬度，呈相互交錯對應之由寬漸窄及由窄漸寬之電路佈局。
9. 如請求項8所述之功率晶體並聯均流電路，其中該些功率晶體上流過之電流，係由之間隔近流向間隔遠，或由之間隔遠流向間隔近。
10. 如請求項9所述之功率晶體並聯均流電路，其中該第一端連接之銅箔線路的寬度，依該電流方向呈由寬逐漸變窄之電路佈局，而該第二端連接之銅箔線路的寬度，依該電流方向呈由窄逐漸變寬之電路佈局。
11. 如請求項9所述之功率晶體並聯均流電路，其中該第一端連接之銅箔線路的寬度，依該電流方向呈由窄逐漸變寬之電路佈局，而該第二端連接之銅箔線路的寬度，依該電流方向呈由寬逐漸變窄之電路佈局。
12. 如請求項9所述之功率晶體並聯均流電路，其中每兩排該些功率晶體， 其中一第一排之該第二端與一第二排之該第一端電性連接於同一該銅箔線路上，該第二排之該第二端以該銅箔線路電性連接。
13. 如請求項12所述之功率晶體並聯均流電路，其中該第二排之該第二端連接之該銅箔線路，依該電流方向呈由窄逐漸變寬之電路佈局，或由寬逐漸變窄之電路佈局。
14. 如請求項9所述之功率晶體並聯均流電路，其中該第一端連接之銅箔線路的阻抗值與該第二端連接之銅箔線路的阻抗值呈相反趨勢。
15. 如請求項14所述之功率晶體並聯均流電路，其中該第一端連接之銅箔線路，靠近該電流流入方向之銅箔線路阻抗值為靠近電流流出方向之銅箔線路阻抗值的二分之一。
16. 如請求項14所述之功率晶體並聯均流電路，其中該第二端連接之銅箔線路，靠近電流流入方向之銅箔線路阻抗值為靠近電流流出方向之銅箔線路阻抗值的二倍。
17. 如請求項8所述之功率晶體並聯均流電路，其中該些功率晶體係排成兩組，可組成單相半橋架構之脈波寬度調變功率電路。
18. 如請求項8所述之功率晶體並聯均流電路，其中該些功率晶體係排成四組，可組成二相全橋架構之脈波寬度調變功率電路。
19. 如請求項8所述之功率晶體並聯均流電路，其中該些功率晶體係排成六組，可組成三相架構之脈波寬度調變功率電路。
20. 如請求項8所述之功率晶體並聯均流電路，其中該電路基板係為一鋁基板、銅基板或FR4耐燃材料等級之電路基板。

Images