TW202142034A - 用於動態調整喚醒時間之通訊裝置與方法 - Google Patents

用於動態調整喚醒時間之通訊裝置與方法 Download PDF

Info

Publication number
TW202142034A
TW202142034A TW110104129A TW110104129A TW202142034A TW 202142034 A TW202142034 A TW 202142034A TW 110104129 A TW110104129 A TW 110104129A TW 110104129 A TW110104129 A TW 110104129A TW 202142034 A TW202142034 A TW 202142034A
Authority
TW
Taiwan
Prior art keywords
time
stage
correction value
wake
processor
Prior art date
Application number
TW110104129A
Other languages
English (en)
Other versions
TWI744185B (zh
Inventor
劉志彬
俞潔虹
彭作輝
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Application granted granted Critical
Publication of TWI744185B publication Critical patent/TWI744185B/zh
Publication of TW202142034A publication Critical patent/TW202142034A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. Transmission Power Control [TPC] or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
    • H04W52/0248—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal dependent on the time of the day, e.g. according to expected transmission activity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. Transmission Power Control [TPC] or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0251—Power saving arrangements in terminal devices using monitoring of local events, e.g. events related to user activity
    • H04W52/0258—Power saving arrangements in terminal devices using monitoring of local events, e.g. events related to user activity controlling an operation mode according to history or models of usage information, e.g. activity schedule or time of day
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/004—Synchronisation arrangements compensating for timing error of reception due to propagation delay
    • H04W56/005—Synchronisation arrangements compensating for timing error of reception due to propagation delay compensating for timing error by adjustment in the receiver
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Electric Clocks (AREA)

Abstract

一種動態調整無線收發電路之喚醒時間之方法，包括：根據信標間隔決定第一階段之複數喚醒時間、估計每次接收的時間誤差值，以及根據於第一階段取得之時間誤差值決定第一基礎校正值；根據信標間隔、第一基礎校正值與第二基礎校正值決定第二階段之複數喚醒時間、估計每次接收的時間誤差值、根據誤差走勢更新第二基礎校正值，以及根據於第二階段取得之時間誤差值決定第一時間校正值；以及根據信標間隔、第一時間校正值與第三基礎校正值決定第三階段之複數喚醒時間、估計每次接收的時間誤差值，以及根據誤差走勢更新第三基礎校正值。

Description

通訊裝置與動態調整喚醒時間之方法
本發明係關於一種應用於無線設備之動態調整喚醒時間點的方法，尤指一種透過多個調整階段以不同調整精細度，並根據誤差走勢調整喚醒無線設備之接收電路的喚醒時間點的方法，以期能更有效率地執行信標幀的接收。
無線信號傳輸面臨著可能使信號通訊變差的干擾和各種衰減因素，如處於同一通道的多個無線設備干擾、處於同一工作頻段的射頻源干擾、物理障礙物、過長的傳輸距離、多徑效應等等，使得無線信號衰減嚴重造成傳輸延遲。再者，無線設備在休眠期間累積的時鐘誤差，以及關聯的存取點(Access Point，縮寫AP)因為硬體因素和環境干擾，造成發送器實際發送信標幀(Beacon Frame)的時序同步功能(Timing Synchronization Function，縮寫TSF)值與既定的目標信標幀傳輸時間(Target Beacon Transmission Time，縮寫TBTT)時間點亦存在著時間誤差。
第1圖為硬體電路運作於省電模式下被喚醒以執行接收操作之一示意圖，用以例示接收操作之一時間誤差。圖中波形具有高位準的時間區間代表硬體電路被喚醒後執行接收操作的時間區間WakeUp，而兩個信標幀的時間間隔為信標間隔(Beacon Interval)BI。
圖中的時間點P的時間為既定的TBTT。無線設備在時間點P之前由硬體電路觸發喚醒機制，無線設備被喚醒的時間點M的時間為
Figure 02_image001
。由於存在著硬體電路和時鐘誤差所造成的延遲時間
Figure 02_image003
，因此實際接收電路被打開時間點N的時間為
Figure 02_image005
。假設無線設備之接收電路實際收到信標幀的時間點Q的時間為
Figure 02_image007
，則
Figure 02_image009
與
Figure 02_image005
兩者之差為時間誤差
Figure 02_image011
。
理想情況是接收電路剛打開時刻
Figure 02_image005
等於接收信標幀時刻
Figure 02_image007
，然而因為諸多干擾因素，造成時間誤差
Figure 02_image011
參差不齊，導致過早打開接收電路或丟失信標幀。過早打開接收電路與丟失信標幀都會帶來過多功耗，更可能影響通訊品質。因此，如何決定較佳的喚醒時間點以減少時間誤差為無線通訊領域的一個重要課題。
本發明之一目的在於提供一種透過多個調整階段以不同調整精細度，並根據誤差走勢動態地且即時地調整喚醒通訊裝置之接收電路的喚醒時間點的方法，以解決上述問題，使信標幀的接收可更有效率地被執行。
本發明之至少一實施例提供一種通訊裝置，包括無線收發電路與處理器。無線收發電路用以接收複數無線信號。處理器用以於通訊裝置進入一省電模式後，喚醒無線收發電路接收一或多個信標幀。於省電模式之一第一階段，處理器根據一信標間隔決定第一階段之複數喚醒時間、控制無線收發電路根據第一階段之喚醒時間執行一第一數量之接收、估計無線收發電路於第一階段的每次接收的一時間誤差值，並且根據於第一階段取得之時間誤差值決定一第一基礎校正值。於省電模式之一第二階段，處理器根據信標間隔、第一基礎校正值以及一第二基礎校正值決定第二階段之複數喚醒時間、控制無線收發電路根據第二階段之喚醒時間執行一第二數量之接收、估計無線收發電路於第二階段的每次接收的一時間誤差值、並且根據於第二階段取得之時間誤差值之一最小值決定一第一時間校正值，其中處理器根據最近取得之數個時間誤差值之一誤差走勢更新第二基礎校正值。於省電模式之一第三階段，處理器根據信標間隔、第一時間校正值以及一第三基礎校正值決定第三階段之複數喚醒時間、控制無線收發電路根據第三階段之喚醒時間執行一第三數量之接收，估計無線收發電路於第三階段的每次接收的一時間誤差值，並且根據最近取得之數個時間誤差值之一誤差走勢更新第三基礎校正值，其中第三基礎校正值最初被設定為一初始值。
本發明之另一實施例提供一種動態調整喚醒時間之方法，適用於一通訊裝置，通訊裝置包括一無線收發電路以及一處理器，通訊裝置於一既定條件滿足後進入一省電模式，該方法包括：根據一信標間隔決定省電模式之一第一階段之複數喚醒時間、根據第一階段之喚醒時間執行一第一數量之接收、估計無線收發電路於第一階段的每次接收的一時間誤差值，以及根據於第一階段取得之時間誤差值決定一第一基礎校正值，其中無線收發電路根據第一階段之喚醒時間被喚醒以接收一信標幀；根據信標間隔、第一基礎校正值以及一第二基礎校正值決定省電模式之一第二階段之複數喚醒時間、根據第二階段之喚醒時間執行一第二數量之接收、估計無線收發電路於第二階段的每次接收的一時間誤差值、根據最近取得之數個時間誤差值之一誤差走勢更新第二基礎校正值，以及根據於第二階段取得之時間誤差值之一最小值決定一第一時間校正值，其中無線收發電路根據第二階段之喚醒時間被喚醒以接收一信標幀；以及根據信標間隔、第一時間校正值以及一第三基礎校正值決定省電模式之一第三階段之複數喚醒時間、根據第三階段之喚醒時間執行一第三數量之接收、估計無線收發電路於第三階段的每次接收的一時間誤差值，以及根據最近取得之數個時間誤差值之一誤差走勢更新第三基礎校正值，其中無線收發電路根據第三階段之喚醒時間被喚醒以接收一信標幀，並且第三基礎校正值最初被設定為一初始值。
第2圖係顯示根據本發明之一實施例所述之一通訊裝置方塊圖。通訊裝置200可包括至少一實體層電路210、一媒體存取控制(Media Access Control，MAC)層電路220以及一處理器230。實體層電路210可包括至少一無線收發電路211與一基頻信號處理電路212。處理器230可包括至少一微控制單元231以及一記憶體裝置232。需注意的是，第2圖為一簡化的通訊裝置方塊圖，其中僅顯示出與本發明相關之元件。孰悉此技藝者均可理解，一通訊裝置當可包含許多未示於第2圖之元件，以實施無線通訊及相關之信號處理之功能。
無線收發電路211可包括至少一天線用以傳送與接收複數無線信號，並且可包括放大器、濾波器等硬體電路用以進一步處理接收到的無線信號與即將被傳送的無線信號。基頻信號處理電路212可包括混頻器、放大器、濾波器等硬體電路，用以執行信號之升頻與降頻處理、以及放大、濾波等操作。媒體存取控制層電路220可依循處理器230之指令及對應之通訊協定運作，例如，媒體存取控制層電路220可產生對應之指令通知基頻信號處理電路212或無線收發電路211執行對應之操作。微控制單元231可存取記憶體裝置232，並根據編程於記憶體裝置232內的軟體與韌體產生對應之指令控制實體層電路210與媒體存取控制層電路220的運作。
參考至第1圖，由於傳輸通道的種種不確定性，時間誤差
Figure 02_image011
具有未知和隨機的特性，當時間誤差
Figure 02_image011
過大時，將導致功耗過大，甚至可能因丟失信標幀而影響通訊品質。為了解決此問題，本發明提出一種透過多個調整階段以不同調整精細度並根據誤差走勢動態地且即時地調整喚醒通訊裝置之接收電路的喚醒時間點的方法，以期能更有效率地執行信標幀的接收。
第3圖為一示意圖，用以闡述本發明所提出之動態調整喚醒通訊裝置之接收電路(例如，第2圖所示之無線收發電路211)的喚醒時間點的調整概念。於本發明之實施例中，處理器230可執行三階段之時間誤差估計與參數調節，包含第一階段的比例調節，第二階段的時間積分粗調節以及第三階段的時間積分細調節。於本發明之實施例中，參考回第1圖，假設忽略傳播路徑中的信號時差，則無線收發電路211實際收到信標幀首字節時間點Q進行時間校準所讀取的TSF值即可被視為收到信標幀的時間
Figure 02_image007
。其中，TSF值通常被帶於信標幀的資料本體(data body)中。
本發明是以絕對誤差值
Figure 02_image011
作為參數調節模型300的輸入，可利用資料來源包括第1圖中的
Figure 02_image007
與
Figure 02_image001
，以及硬體設備和時鐘誤差造成延遲
Figure 02_image003
，其關係如下式(1)：
Figure 02_image013
式(1)
其中無線裝置的硬體電路以及時鐘誤差所造成的延遲
Figure 02_image003
是可通訊裝置製作完成後經由測試而獲得。
根據本發明之一實施例，處理器230將絕對誤差值
Figure 02_image011
輸入參數調節模型300以估計出時間校正值
Figure 02_image015
，並且可反覆地於每次接收信標幀時利用最新估計的時間校正值
Figure 02_image015
修正喚醒時間
Figure 02_image001
，喚醒時間
Figure 02_image001
與時間校正值
Figure 02_image015
的關係如下式(2)：
Figure 02_image017
式(2)
其中，校正前的喚醒時間
Figure 02_image001
可由已知的目標信標幀傳輸時間TBTT推得。舉例而言，喚醒時間
Figure 02_image001
可被設定為TBTT時間點之前5毫秒(ms)。
第4圖係顯示根據本發明之一實施例所述之動態調整喚醒通訊裝置之接收電路以執行信標幀接收的喚醒時間點的方法流程圖。本發明所提出之動態調整喚醒時間點的方法適用於一通訊裝置，例如，第2圖所示之通訊裝置200，方法包括以下步驟：
步驟S402: 通訊裝置進入一省電模式。一般而言，為了降低功率耗損，通訊裝置於一或多個既定條件滿足後，可進入一省電模式。舉例而言，通訊裝置可與一關聯的存取點約定信標間隔(Beacon Interval，BI)、聆聽間隔(Listen Interval)等參數。而既定條件可以是，例如，通訊裝置與存取點之間於至少一既定時間內無資料傳輸。當既定條件滿足後，通訊裝置可進入省電模式。於通訊裝置進入省電工作模式前，處理器230可執行對應的軟體以識別前述信標間隔、聆聽間隔等參數，並且根據信標間隔或信標間隔與聆聽間隔決定出爾後需喚醒實體層電路210之多個TBTT時間點，用以於省電模式中定期喚醒實體層電路210接收存取點週期性廣播的信標幀。根據本發明之一實施例，於通訊裝置進入省電模式後，便可開始運作於省電模式之第一階段。
步驟S404: 決定第一階段之複數喚醒時間、根據第一階段之喚醒時間執行第一數量n1之接收、估計第一階段的每次接收的一時間誤差值、並且根據於第一階段取得之時間誤差值決定第一基礎校正值。更具體的說，處理器230可根據前述TBTT時間點決定省電模式之第一階段之複數喚醒時間。實體層電路210(包含無線收發電路211)根據第一階段之該等喚醒時間反覆地被喚醒以接收一信標幀，實體層電路210被喚醒後於時間區間WakeUp執行接收操作，接著再回到省電模式(如第1圖所示)。於每次接收完成後，處理器230估計對應之一時間誤差值，例如，根據以上式(1)估計時間誤差值。根據本發明之一實施例，於完成第一數量n1之接收後，處理器230根據於第一階段取得之複數個時間誤差值決定第一基礎校正值
Figure 02_image019
。於決定出第一基礎校正值
Figure 02_image019
後，可進入第二階段。
步驟S406: 決定第二階段之複數喚醒時間、根據第二階段之喚醒時間執行第二數量n2之接收、估計第二階段的每次接收的一時間誤差值、根據最近取得之數個時間誤差值之一誤差走勢更新第二基礎校正值，以及根據於第二階段取得之時間誤差值之最小值決定第一時間校正值。更具體的說，處理器230可根據前述TBTT時間點決定校正前的喚醒時間
Figure 02_image001
，並根據第一基礎校正值
Figure 02_image019
以及一第二基礎校正值
Figure 02_image021
決定省電模式之第二階段之複數校正後的喚醒時間。實體層電路210(包含無線收發電路211)根據第二階段之該等喚醒時間反覆地被喚醒以接收一信標幀。於每次接收完成後，處理器230估計對應之一時間誤差值，例如，根據以上式(1)估計時間誤差值。根據本發明之一實施例，第二基礎校正值
Figure 02_image021
最初會被設定為一對應之初始值，例如，最初的初始值為0。處理器230反覆地根據最近取得之數個時間誤差值之一誤差走勢更新第二基礎校正值
Figure 02_image021
，使得下一個喚醒時間可根據最近取得之數個時間誤差值即時被調整。於完成第二數量n2之接收後，處理器230根據於第二階段取得之複數個時間誤差值之最小值決定第一時間校正值
Figure 02_image023
。
步驟S408: 決定第三階段之複數喚醒時間、根據第三階段之喚醒時間執行第三數量n3之接收、估計第三階段的每次接收的一時間誤差值、並且根據最近取得之數個時間誤差值之一誤差走勢更新第三基礎校正值。更具體的說，處理器230可根據前述TBTT時間點決定校正前的喚醒時間
Figure 02_image001
，並根據第一時間校正值
Figure 02_image023
以及第三基礎校正值
Figure 02_image025
決定省電模式之第三階段之複數喚醒時間。實體層電路210(包含無線收發電路211)根據第三階段之該等喚醒時間反覆地被喚醒以接收一信標幀。於每次接收完成後，處理器230估計對應之一時間誤差值，例如，根據以上式(1)估計時間誤差值。根據本發明之一實施例，第三基礎校正值
Figure 02_image025
最初會被設定為一對應之初始值，例如，最初的初始值為0。處理器230於估計出最新的時間誤差值後，反覆地根據最近取得之數個連續的時間誤差值之一誤差走勢更新第三基礎校正值
Figure 02_image025
，並根據第一時間校正值
Figure 02_image023
與第三基礎校正值
Figure 02_image025
決定出第二時間校正值
Figure 02_image027
，如以上式(2)將第二時間校正值
Figure 02_image027
應用於修正下一個喚醒時間
Figure 02_image001
，使得下一個喚醒時間可根據最近取得之時間校正值即時被調整。
於本發明之實施例中，若根據信標幀的內容判斷存取點端並沒有通訊裝置200所需接收的資料被緩存，則通訊裝置200可持續運作於省電模式的第三階段，反覆地根據最近取得之時間校正值即時調整下一個喚醒時間
Figure 02_image001
，根據適度調整的喚醒時間穩定工作。此外，於本發明之實施例中，當處理器230判斷發生丟失信標幀的情況、或者時間誤差值過大等情況時，可跳出第三階段，回到第一階段(步驟S404)重新依序修正第一基礎校正值
Figure 02_image019
、第二基礎校正值
Figure 02_image021
以及與第三基礎校正值
Figure 02_image025
，以決定出較佳的時間校正值
Figure 02_image015
。
第5圖係顯示根據本發明之一實施例所述之於不同階段所估計之時間誤差值
Figure 02_image011
之示意圖。如第5圖所示，透過於第一階段、第二階段及第三階段持續以不同調整精細度動態且即時地調整喚醒時間點，可逐漸降低時間誤差值
Figure 02_image011
，如此可有效降低通訊裝置於省電模式之下的功率耗損，並能有效減少丟失信標幀的發生。
以下將針對通訊裝置於第一階段、第二階段及第三階段的操作做更詳細的介紹。
第6圖係顯示根據本發明之一實施例所述之動態調整喚醒時間點的方法流程圖，其中第6圖係顯示通訊裝置於第一階段操作詳細流程，並且於開始第一階段操作前，處理器230可將第一計數值Count_1歸零，將第一時間誤差總和
Figure 02_image029
歸零，並將標誌變數
Figure 02_image031
設定為0。於第一階段中，無線收發電路211反覆地被喚醒以執行第一數量n1之接收，並且於估計出每次接收的時間誤差值
Figure 02_image011
後，處理器230自最近兩次接收所對應之時間誤差值中選擇較小之一者，並且根據較小之一者更新第一時間誤差總和
Figure 02_image029
。於執行完第一數量n1之接收後，處理器230根據第一時間誤差總和
Figure 02_image029
之一平均值決定第一基礎校正值
Figure 02_image019
。詳細操作說明如下：
步驟S602；實體層電路210(包含無線收發電路211)於既定之喚醒時間
Figure 02_image001
被喚醒以接收一信標幀。於本發明之實施例中，喚醒機制可由硬體電路觸發，例如，處理器230可發出一中斷信號(interrupt)通知媒體存取控制層電路220於對應的時間點觸發喚醒機制。
步驟S604: 根據最新的喚醒時間以及接收到的信標幀內容估計本次接收的時間誤差值
Figure 02_image011
。例如，根據以上式(1)估計時間誤差值，其中延遲
Figure 02_image003
如上述為已知的，收到信標幀的時間
Figure 02_image007
可被設定為於本次接收所接收到的信標幀夾帶的TSF值。
步驟S606: 處理器230判斷是否發生信標丟失(Beacon Loss)。根據本發明之一實施例，若本次接收並未能成功接收到信標幀，媒體存取控制層電路220或實體層電路210可發出一中斷信號通知處理器230發生信標丟失，或者，處理器230可藉由步驟S604所計算出的時間誤差值
Figure 02_image011
判斷是否發生信標丟失。若發生信標丟失，則因收到信標幀的時間
Figure 02_image007
仍被設定為於前次接收所接收到的信標幀夾帶的TSF值，因此，處理器230可藉由步驟S604所計算出的時間誤差值
Figure 02_image011
是否為負值來判斷是否發生信標丟失。若否，則執行步驟S608。若是，則執行步驟S626。即，直接等待執行下一次的接收。
步驟S608: 處理器230判斷第一計數值Count_1是否大於等於2。若否，則執行步驟S626，直接等待執行下一次的接收。若是，則執行步驟S610。
步驟S610: 處理器230執行誤差輸入處理。根據本發明之一實施例，處理器230可將每次接收操作所對應的時間誤差值
Figure 02_image011
紀錄於記憶體裝置232或者處理器230/微控制單元231之內建暫存記憶體(圖未示)內。處理器230可自最近所執行的兩次接收操作所對應之時間誤差值中選擇較小之一者作為當前參數調節模型的輸入。舉例而言，處理器230可採集連續兩次的接收操作所對應之時間誤差值
Figure 02_image033
與
Figure 02_image035
，取兩者較小值
Figure 02_image037
作為當前輸入
Figure 02_image039
。
步驟S612: 處理器230判斷標誌變數
Figure 02_image031
是否被設定為1。若是，則結束第一階段操作，開始第二階段操作(由圖中的連接點A表示)。若否，則執行步驟S614。
步驟S614: 處理器230根據以下式(3)累加時間誤差，以更新第一時間誤差總和
Figure 02_image029
。
Figure 02_image041
式(3)
步驟S616: 處理器230更新第一計數值Count_1。
步驟S618: 處理器230判斷第一計數值Count_1是否等於第一數量n1。若是，代表通訊裝置200已完成第一數量n1之接收，處理器230執行步驟S620。若否，處理器230執行步驟S626。
步驟S620: 處理器230根據以下式(4)計算第一時間誤差總和
Figure 02_image029
之一平均值。
Figure 02_image043
式(4)
步驟S622: 處理器230根據所得之平均值
Figure 02_image045
查找第一表格，以取得第一基礎校正值
Figure 02_image019
。根據本發明之一實施例，第一表格可為事先建立的一查找表，用以紀錄各平均時間誤差值或各平均時間誤差值的範圍所對應之一適當的基礎校正值，此基礎校正值可為各產品經測試後所得的經驗數據。
步驟S624: 處理器230將標誌變數
Figure 02_image031
設定為1，代表第一階段的比例調節已完成。
步驟S626: 處理器230根據式(2)推算出下一次喚醒的喚醒時間。其中，於第一階段的操作中，處理器230不執行誤差控制調節，即
Figure 02_image047
，而第一階段所對應的時間校正值
Figure 02_image049
持續被設定為0。
因通訊裝置目前運作於省電模式，實體層電路210於完成當前接收操作後，可進入休眠狀態，等待喚醒時間
Figure 02_image001
到來時，處理器230喚醒實體層電路210執行下一次接收操作。
第7圖係顯示根據本發明之一實施例所述之動態調整喚醒時間點的方法流程圖，其中第7圖係顯示通訊裝置於第二階段操作詳細流程，並且於開始第二階段操作前，處理器230可將第二計數值Count_2歸零，將第二基礎校正值
Figure 02_image021
對應之一初始值設定為0，並將標誌變數
Figure 02_image051
設定為0。於第二階段中，無線收發電路211反覆地被喚醒以執行第二數量n2之接收，並且於估計出每次接收的時間誤差值
Figure 02_image011
後，處理器230根據最近取得之數個時間誤差值決定誤差走勢，並且根據誤差走勢選擇一粗調增量
Figure 02_image053
更新第二基礎校正值
Figure 02_image021
，其中第二基礎校正值
Figure 02_image021
的更新可反覆地於每次決定出時間誤差值
Figure 02_image011
後被執行，並且所得之最新的第二基礎校正值
Figure 02_image021
可即時地被應用於調整/校正下一次喚醒的喚醒時間。於執行完第二數量n2之接收後，處理器230根據於第二階段取得之時間誤差值之最小值決定第一時間校正值
Figure 02_image023
。詳細操作說明如下：
步驟S702: 實體層電路210(包含無線收發電路211)根據最新的喚醒時間
Figure 02_image001
被喚醒以接收一信標幀。於本發明之實施例中，喚醒機制可由硬體電路觸發，例如，處理器230可發出一中斷信號(interrupt)通知媒體存取控制層電路220於對應的時間點觸發喚醒機制。
步驟S704: 根據最新的喚醒時間以及接收到的信標幀內容估計本次接收的時間誤差值
Figure 02_image011
。例如，根據以上式(1)估計時間誤差值，其中延遲
Figure 02_image003
如上述為已知的，收到信標幀的時間
Figure 02_image007
可被設定為於本次接收所接收到的信標幀夾帶的TSF值。
步驟S706: 處理器230判斷是否發生信標丟失。如上述，處理器230可根據接收到的中斷信號判斷發生信標丟失，或者，處理器230可藉由步驟S704所計算出的時間誤差值
Figure 02_image011
是否為負值判斷是否發生信標丟失。若是，則執行步驟S708。若否，則執行步驟S714。
步驟S708: 處理器230將第二基礎校正值
Figure 02_image021
歸零。由於發生信標丟失，代表目前的時間校正調節過大，因而產生超調的狀況，導致通訊裝置被喚醒的時間點過晚而來不及接收到信標幀。因此，處理器230將第二基礎校正值
Figure 02_image021
歸零，並接著進入步驟S710與S712決定下一次喚醒的喚醒時間，以接收下一個信標幀，並重新開始更新第二基礎校正值
Figure 02_image021
的循環。
步驟S710: 處理器230根據以下式(5)計算時間校正值
Figure 02_image015
。
Figure 02_image055
式(5)
其中步驟S710所使用之
Figure 02_image019
即為第一階段所得之第一基礎校正值，步驟S710所得之
Figure 02_image015
為當前為第二階段之下一次喚醒所決定的時間校正值。根據本發明之一實施例，處理器230可將每次接收操作所對應的時間校正值
Figure 02_image015
紀錄於記憶體裝置232或者處理器230/微控制單元231之內建暫存記憶體(圖未示)內。
步驟S712: 處理器230根據式(2)推算出下一次喚醒的喚醒時間，並回到步驟S702。
如上所述，因通訊裝置目前運作於省電模式，實體層電路210於完成當前接收操作後，可進入休眠狀態，等待喚醒時間
Figure 02_image001
到來時，處理器230喚醒實體層電路210執行下一次接收操作。
步驟S714: 處理器230執行誤差輸入處理。如上述，處理器230可自最近所執行的兩次接收操作所對應之時間誤差值中選擇較小之一者作為當前參數調節模型的輸入。舉例而言，處理器230可採集連續兩次的接收操作所對應之時間誤差值
Figure 02_image033
與
Figure 02_image035
，取兩者較小值
Figure 02_image037
作為當前輸入
Figure 02_image039
。
步驟S716: 處理器230判斷標誌變數
Figure 02_image051
是否被設定為1。若是，則結束第二階段操作，開始第三階段操作(由圖中的連接點B表示)。若否，則執行步驟S718。
步驟S718: 處理器230根據最近取得之三個時間誤差值決定誤差走勢，此誤差走勢係用於更新第二基礎校正值
Figure 02_image021
。於本發明之實施例中，處理器230可根據連續三個輸入值中較小的兩個值依照其先後順序判斷這兩個值是增大還是減小來決定誤差走勢。更具體的說，對於最近取得之連續三次的輸入誤差
Figure 02_image033
、
Figure 02_image035
與
Figure 02_image057
，經如步驟S714的輸入誤差處理所得的連續兩個最小值按照取得的時間順序分別為
Figure 02_image059
與
Figure 02_image061
，處理器230可進一步依循以下規則判斷：
若
Figure 02_image063
，則判定誤差走勢為增大；
若
Figure 02_image065
，則判定誤差走勢為減小。
若判斷誤差走勢為增大，則執行步驟S720，若判斷誤差走勢為減小，則執行步驟S722。
步驟S720: 處理器230根據當前輸入的時間誤差值
Figure 02_image011
查找第二表格，以取得誤差走勢為增大的情況下所對應之一粗調增量
Figure 02_image053
。
步驟S722: 處理器230根據當前輸入的時間誤差值
Figure 02_image011
查找第三表格，以取得誤差走勢為減小的情況下所對應之一粗調增量
Figure 02_image053
。
根據本發明之一實施例，第二表格與第三表格可為事先建立的一查找表，用以紀錄各時間誤差值或平均時間誤差值範圍所對應之一適當的粗調增量
Figure 02_image053
，此粗調增量
Figure 02_image053
可為各產品經測試後所得的經驗數據。
步驟S724: 處理器230根據所得之粗調增量
Figure 02_image053
更新第二基礎校正值
Figure 02_image021
。處理器230可根據以下式(6)累積粗調增量
Figure 02_image053
以得第二基礎校正值
Figure 02_image021
。換言之，處理器230藉由將粗調增量加至第二基礎校正值
Figure 02_image021
以更新第二基礎校正值
Figure 02_image021
。
Figure 02_image067
式(6)
步驟S726: 處理器230更新第二計數值Count_2。
步驟S728: 處理器230判斷第二計數值Count_2是否等於第二數量n2。若是，代表通訊裝置200已完成第二數量n2之接收，處理器230執行步驟S730。若否，處理器230執行步驟S710。
步驟S730: 處理器230根據於第二階段取得之時間誤差值之最小值決定第一時間校正值
Figure 02_image023
。如上所述，處理器230可記錄每次接收操作所對應的時間校正值
Figure 02_image015
與時間誤差值
Figure 02_image011
。處理器230可自這些紀錄中找出可使時間誤差值
Figure 02_image011
達最小的時間校正值
Figure 02_image015
，以此作為第二階段所得之第一時間校正值
Figure 02_image023
。於本發明之實施例中，處理器230找到最小誤差
Figure 02_image011
且沒有丟失信標幀時所對應的時間校正值作為輸出的時間校正值。
步驟S732: 處理器230將標誌變數
Figure 02_image051
設定為1，代表第二階段的時間積分粗調節已完成，並回到步驟S702。
如第7圖所示，於第二階段，處理器230可反覆地根據當前的誤差大小選擇當前需要累積的粗調增量
Figure 02_image053
，進一步計算下一工作週期的時間校正值
Figure 02_image055
。校正過程中上述時間值都是絕對值，相當於在每一次的校正將喚醒時間
Figure 02_image001
自喚醒時間點M往右(如第1圖的時間軸向右)延遲。若此過程中發生信標丟失，則將之前一段時間內累計的第二基礎校正值
Figure 02_image021
歸零之後重新累積第二基礎校正值
Figure 02_image021
。
於第二階段中，藉由反覆地根據當前的時間誤差值與誤差走勢動態地調整時間校正值，使其可即時地被應用於調整/校正下一次喚醒的喚醒時間，使得時間誤差值可藉由上述遞迴的程序中逐漸收斂。
第8圖係顯示根據本發明之一實施例所述之動態調整喚醒時間點的方法流程圖。第8圖係顯示通訊裝置於第三階段操作詳細流程，並且於開始第三階段操作前，處理器230可將第三計數值Count_3歸零，將第三基礎校正值
Figure 02_image025
對應之一初始值設定為0，將第二時間誤差總和
Figure 02_image069
設定為0，以及將第三階段之累積信標丟失數Misscount與信標丟失的補償次數m歸零。於第三階段中，無線收發電路211反覆地被喚醒以執行第三數量n3之接收，並且於估計出每次接收的時間誤差值
Figure 02_image011
後，處理器230根據最近取得之數個時間誤差值決定誤差走勢，並且根據誤差走勢選擇一細調增量
Figure 02_image071
更新第三基礎校正值
Figure 02_image025
，其中第三基礎校正值
Figure 02_image025
的更新可反覆地於每次決定出時間誤差值
Figure 02_image011
後被執行，並且所得之最新的第三基礎校正值
Figure 02_image025
可即時地被應用於調整/校正下一次喚醒的喚醒時間。於執行完第三數量n3之接收後，處理器230可將第三基礎校正值
Figure 02_image025
重置為對應之初始值(例如，0)，重新開始一個新的校正循環。於本發明之實施例中，若根據信標幀的內容判斷存取點端並沒有通訊裝置200所需接收的資料被緩存，且並未有過多的信標丟失發生，則通訊裝置200可持續運作於省電模式的第三階段，反覆地根據最近取得之時間校正值即時調整下一個喚醒時間
Figure 02_image001
，根據適度調整的喚醒時間穩定工作。詳細操作說明如下：
步驟S802: 實體層電路210(包含無線收發電路211)根據最新的喚醒時間
Figure 02_image001
被喚醒以接收一信標幀。於本發明之實施例中，喚醒機制可由硬體電路觸發，例如，處理器230可發出一中斷信號(interrupt)通知媒體存取控制層電路220於對應的時間點觸發喚醒機制。
步驟S804: 根據最新的喚醒時間以及接收到的信標幀內容估計本次接收的時間誤差值
Figure 02_image011
。例如，根據以上式(1)估計時間誤差值，其中延遲
Figure 02_image003
如上述為已知的，收到信標幀的時間
Figure 02_image007
可被設定為於本次接收所接收到的信標幀夾帶的TSF值。
步驟S806: 處理器230判斷是否發生信標丟失。如上述，處理器230可根據接收到的中斷信號判斷發生信標丟失，或者，處理器230可藉由步驟S804所計算出的時間誤差值
Figure 02_image011
是否為負值判斷是否發生信標丟失。若是，則執行步驟S808。若否，則執行步驟S814。
步驟S808: 處理器230更新累積信標丟失數Misscount。
步驟S810: 處理器230執行信標丟失檢測機制。於執行信標丟失檢測機制的過程中，處理器230將根據最新的連續信標丟失數MissNumber選擇性改變時間校正值
Figure 02_image015
，直到成功接收到信標幀後才結束信標丟失檢測機制。信標丟失檢測機制說明如下：
於開始執行信標丟失檢測機制之際，先將連續信標丟失數MissNumber歸零。連續信標丟失數MissNumber用以於執行信標丟失檢測機制的過程中計算連續信標丟失的總數。假設通訊裝置200的時鐘調節單位為K微妙，其中時鐘調節單位為時鐘的最小可調時間單位，其與時鐘的誤差率或準確率相關。以下說明當連續信標丟失數MissNumber滿足各條件時對應的操作：
當
Figure 02_image073
時，不修改時間校正值
Figure 02_image015
，於下一工作週期以原喚醒時間
Figure 02_image001
喚醒無線收發電路211接收信標幀，其中原喚醒時間
Figure 02_image001
為上一次成功接收信標的喚醒時間；
當
Figure 02_image075
時，將時間校正值
Figure 02_image015
修改為
Figure 02_image077
，並根據此時間校正值如式(2)更新下一工作週期的喚醒時間
Figure 02_image001
，喚醒時間到達後無論是否收到信標幀，都繼續進入省電模式；
當
Figure 02_image079
時，將時間校正值修改為
Figure 02_image077
，並根據此時間校正值如式(2)更新下一工作週期的更新喚醒時間
Figure 02_image001
，喚醒無線收發電路211時主動向存取點發送請求資料幀，於一特定時間(小於休眠週期)後若無數據或者數據交換完畢後主動休眠，以新的喚醒時間
Figure 02_image001
喚醒無線收發電路211接收信標幀；
當
Figure 02_image081
時，處理器230主動喚醒無線收發電路211，並保持活動(Active)狀態直到收到信標幀，重新完成同步後，再進入第三階段；
值得注意的是，上述因應不同的連續信標丟失數MissNumber所對應的操作可依系統需求而做彈性的設計。因此，以上說明僅用以例示本發明的概念，而非用以限制本發明的範圍。此外，於本發明之一實施例中，若在信標丟失檢測機制執行後又接收到信標，須將連續信標丟失數MissNumber 歸零。
此外，每當處理器230將時間校正值
Figure 02_image015
修改為
Figure 02_image077
，須將信標丟失的補償次數m加1，用以紀錄信標丟失的補償次數。
步驟S812: 將第三基礎校正值
Figure 02_image025
歸零。
步驟S814: 處理器230執行誤差輸入處理。如上述，處理器230可自最近所執行的兩次接收操作所對應之時間誤差值中選擇較小之一者作為當前參數調節模型的輸入。
步驟S816: 處理器230根據最近取得之三個時間誤差值決定誤差走勢，此誤差走勢係用於更新第三基礎校正值
Figure 02_image025
。如上述，處理器230可根據連續三個輸入值中較小的兩個值依照其先後順序判斷這兩個值是增大還是減小來決定誤差走勢。若判斷誤差走勢為增大，則執行步驟S818，若判斷誤差走勢為減小，則執行步驟S820。
步驟S818: 處理器230根據當前輸入的時間誤差值
Figure 02_image011
查找第四表格，以取得誤差走勢為增大的情況下所對應之一細調增量
Figure 02_image071
。
步驟S820: 處理器230根據當前輸入的時間誤差值
Figure 02_image011
查找第五表格，以取得誤差走勢為減小的情況下所對應之一細調增量
Figure 02_image071
。
步驟S822: 處理器230根據所得之細調增量
Figure 02_image071
更新第三基礎校正值
Figure 02_image025
。處理器230可根據以下式(7)累積細調增量
Figure 02_image071
以得第三基礎校正值
Figure 02_image025
。
Figure 02_image083
式(7)
換言之，處理器230藉由將細調增量加至第三基礎校正值
Figure 02_image025
以更新第三基礎校正值
Figure 02_image025
。
步驟S824: 處理器230判斷當前的第三基礎校正值
Figure 02_image025
是否過大。
根據本發明之一實施例，假設因丟失信標而對時間校正值
Figure 02_image015
所執行的補償量為K*m，其中m為此階段對時間校正值
Figure 02_image015
的補償次數，再進一步考慮到通訊裝置200的時鐘精確度Q，則整個過程爲了避免理論上的超調需要保持第三基礎校正值
Figure 02_image025
滿足以下式(8)：
Figure 02_image085
式(8)
若式(8)不成立，表示當前的第三基礎校正值
Figure 02_image025
過大，則執行步驟S826，若式(8)成立，則執行步驟S828。
步驟S826: 處理器230根據以下式(9)設定第三基礎校正值
Figure 02_image025
。
Figure 02_image087
式(9)
步驟S828: 處理器230更新第三計數值Count_3。
步驟S830: 處理器230根據以下式(10)累加時間誤差，以更新第二時間誤差總和
Figure 02_image069
。
Figure 02_image089
式(10)
步驟S832: 處理器230判斷第三階段之累積信標丟失數Misscount是否已經超過指標M，其中指標M的數值可根據系統需求設定。若是，則執行步驟S850。若否，則執行步驟S834。
步驟S834: 處理器230判斷第三計數值Count_3是否等於第三數量n3。若是，代表通訊裝置200已完成第三數量n3之接收，則執行步驟S836。若否，則執行步驟S846。
於第三階段，處理器230會持續監測累積信標丟失數Misscount、接收信標總數(即，第三計數值Count_3)並累計時間誤差總和
Figure 02_image069
。若在第三計數值Count_3等於第三數量n3之前，累積信標丟失數Misscount已經超過指標M，則將標誌變數
Figure 02_image031
、
Figure 02_image051
與第三階段的參數全部重置，並且返回第一階段重新開始三階段的調節循環(步驟S8540~S854)。若累積信標丟失數Misscount尚未超過指標M，並且第三計數值Count_3等於第三數量n3，將當前累計的時間誤差總和
Figure 02_image069
取平均。
步驟S836: 處理器230根據以下式(11)計算第二時間誤差總和
Figure 02_image069
之一平均值。
Figure 02_image091
式(11)
步驟S838: 處理器230判斷平均值
Figure 02_image093
是否超過指標N，其中指標N的數值可根據系統需求設定。若是，則將標誌變數
Figure 02_image031
、
Figure 02_image051
與第三階段的參數全部重置，並且返回第一階段重新開始三階段的調節循環(步驟S8540~S854)。若否，則執行步驟S840，僅將第三階段的參數歸零。
步驟S840: 處理器230將累積信標丟失數Misscount與第三計數值Count_3歸零。
步驟S842: 處理器230將第三基礎校正值
Figure 02_image025
歸零。
步驟S844: 處理器230將目前累計的補償次數m與第二時間誤差總和
Figure 02_image069
歸零。
步驟S846: 處理器230根據第二階段取得之第一時間校正值
Figure 02_image023
與第三階段取得之第三基礎校正值
Figure 02_image025
計算當前的校正值(即，第二時間校正值
Figure 02_image027
)，並以當前的校正值如以下式(12)更新下一工作週期的計算時間校正值
Figure 02_image015
。
Figure 02_image095
式(12)
至此，已完成第三階段的時間積分細調節。
步驟S848: 處理器230根據式(2)推算出下一次喚醒的喚醒時間，並回到步驟S802。等待喚醒時間
Figure 02_image001
到來時，處理器230喚醒實體層電路210執行下一次接收操作。
步驟S850: 處理器230將標誌變數
Figure 02_image031
重置。
步驟S852: 處理器230將標誌變數
Figure 02_image051
重置。
步驟S854: 處理器230將第三階段的參數全部重置，並控制流程返回第一階段重新開始三階段的調節循環。於本發明之實施例中，須重置的參數包含信標丟失檢測機制的相關參數，包括連續信標丟失數MissNumber、累積信標丟失數Misscount、
Figure 02_image015
的補償次數m、以及三個階段所使用的調節參數，包括第一階段所使用的第一時間誤差總和
Figure 02_image029
、第一計數值Count_1、第二階段所使用的第二計數值Count_2、第二基礎校正值
Figure 02_image021
、第三階段所使用的第三計數值Count_3、時間誤差總和
Figure 02_image069
、第三基礎校正值
Figure 02_image025
、以及時間校正值
Figure 02_image015
等。於參數重置後，重新開始三階段的調節循環。
如第8圖所示，於第三階段，在第三計數值Count_3等於第三數量n3之前，處理器230可反覆地根據當前的誤差大小選擇當前需要累積的細調增量
Figure 02_image071
，進一步計算下一工作週期的計算時間校正值
Figure 02_image097
。藉由反覆地根據當前的時間誤差值與誤差走勢動態地調整時間校正值，使其可即時地被應用於調整/校正下一次喚醒的喚醒時間，使得時間誤差值可藉由上述遞迴的程序中逐漸收斂。同樣地，校正過程中上述時間值都是絕對值，相當於在每一次的校正將喚醒時間
Figure 02_image001
自喚醒時間點M往右(如第1圖的時間軸向右)延遲。若此過程中發生信標丟失，則之前一段時間內累計的第三基礎校正值
Figure 02_image025
歸零之後重新累積。此外，若信標丟失次數過多，或時間誤差平均值過大，則會使流程返回第一階段重新開始三階段的調節循環。若未遇以上情況，則當第三計數值Count_3等於第三數量n3時，將第三基礎校正值
Figure 02_image025
以及於第三階段所使用的計數值重置為0，重新開始更新第三基礎校正值
Figure 02_image025
的循環。
現有技術相比，本發明所提出之方法可根據輸入誤差走勢決定如何調整喚醒時間，並且融入輸入誤差數據合理的處理機制(例如上述之誤差輸入處理)以及丟幀應對機制。本發明所提出之方法具備即時性和自我調整性，且計算量小，響應速度快，精確度高，並且藉由適當地調整喚醒時間使通訊裝置達到最佳省電狀態，以解決先前技術中當時間誤差
Figure 02_image011
過大而導致功耗過大以及丟失信標幀等的問題。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
200:通訊裝置 210:實體層電路 211:無線收發電路 212:基頻信號處理電路 220:媒體存取控制層電路 230:處理器 231:微控制單元 232:記憶體裝置 300:參數調節模型 BI:信標間隔 M, N, P, Q,
Figure 02_image005
,
Figure 02_image099
,
Figure 02_image001
:時間點 WakeUp:時間區間
Figure 02_image011
:時間誤差
Figure 02_image003
:延遲
第1圖為硬體電路運作於省電模式下被喚醒以執行接收操作之一示意圖。 第2圖係顯示根據本發明之一實施例所述之一通訊裝置方塊圖。 第3圖係顯示根據本發明之一實施例所述之動態調整喚醒通訊裝置之接收電路的喚醒時間點的方法示意圖。 第4圖係顯示根據本發明之一實施例所述之動態調整喚醒通訊裝置之接收電路以執行信標幀接收的喚醒時間點的方法流程圖。 第5圖係顯示根據本發明之一實施例所述之於不同階段所估計之時間誤差值之示意圖。 第6圖係顯示根據本發明之一實施例所述之於第一階段操作的方法流程圖 第7圖係顯示根據本發明之一實施例所述之於第二階段操作的方法流程圖 第8圖係顯示根據本發明之一實施例所述之於第三階段操作的方法流程圖
200:通訊裝置
210:實體層電路
211:無線收發電路
212:基頻信號處理電路
220:媒體存取控制層電路
230:處理器
231:微控制單元
232:記憶體裝置

Claims (10)

  1. 一種通訊裝置，包括： 一無線收發電路，用以接收複數無線信號；以及 一處理器，用以於該通訊裝置進入一省電模式後，喚醒該無線收發電路接收一或多個信標幀； 其中於該省電模式之一第一階段，該處理器根據一信標間隔決定該第一階段之複數喚醒時間、控制該無線收發電路根據該第一階段之該等喚醒時間執行一第一數量之接收、估計該無線收發電路於該第一階段的每次接收的一時間誤差值，並且根據於該第一階段取得之該等時間誤差值決定一第一基礎校正值； 於該省電模式之一第二階段，該處理器根據該信標間隔、該第一基礎校正值以及一第二基礎校正值決定該第二階段之複數喚醒時間、控制該無線收發電路根據該第二階段之該等喚醒時間執行一第二數量之接收、估計該無線收發電路於該第二階段的每次接收的一時間誤差值、並且根據於該第二階段取得之該等時間誤差值決定一第一時間校正值，其中該處理器根據最近取得之數個該等時間誤差值之一誤差走勢更新該第二基礎校正值； 於該省電模式之一第三階段，該處理器根據該信標間隔、該第一時間校正值以及一第三基礎校正值決定該第三階段之複數喚醒時間、控制該無線收發電路根據該第三階段之該等喚醒時間執行一第三數量之接收，估計該無線收發電路於該第三階段的每次接收的一時間誤差值，並且根據最近取得之數個該等時間誤差值之一誤差走勢更新該第三基礎校正值， 其中該處理器根據該第一時間校正值及該第三基礎校正值更新該等喚醒時間。
  2. 如請專利範圍第1項所述之通訊裝置，其中於該省電模式之該第一階段中，於估計每次接收的該時間誤差值後，該處理器自最近兩次接收所對應之該等時間誤差值中選擇較小之一者、根據上述較小之一者更新一第一時間誤差總和、並且於判斷該無線收發電路執行完該第一數量之接收後，該處理器根據該第一時間誤差總和之一平均值決定該第一基礎校正值。
  3. 如請專利範圍第1項所述之通訊裝置，其中於該省電模式之該第二階段中，該處理器根據最近取得之三個該等時間誤差值判斷該誤差走勢，並且根據該誤差走勢選擇一粗調增量更新該第二基礎校正值。
  4. 如請專利範圍第3項所述之通訊裝置，其中於該省電模式之該第二階段中，該處理器藉由將該粗調增量加至該第二基礎校正值以更新該第二基礎校正值。
  5. 如請專利範圍第1項所述之通訊裝置，其中於該省電模式之該第三階段中，該處理器根據最近取得之三個該等時間誤差值判斷該誤差走勢，並且根據該誤差走勢選擇一細調增量更新該第三基礎校正值。
  6. 如請專利範圍第5項所述之通訊裝置，其中於該省電模式之該第三階段中，該處理器藉由將該細調增量加至該第三基礎校正值以更新該第三基礎校正值。
  7. 如請專利範圍第1項所述之通訊裝置，其中於該省電模式之該第三階段中，該第三基礎校正值最初被設定為一初始值，於判斷該無線收發電路執行完該第三數量之接收後，該處理器將該第三基礎校正值重置為該初始值。
  8. 如請專利範圍第1項所述之通訊裝置，其中該處理器根據於該第二階段取得之該等時間誤差值之一最小值決定該第一時間校正值。
  9. 一種動態調整喚醒時間之方法，適用於一通訊裝置，該通訊裝置包括一無線收發電路以及一處理器，該通訊裝置於一既定條件滿足後進入一省電模式，該方法包括： 根據一信標間隔決定該省電模式之一第一階段之複數喚醒時間、根據該第一階段之該等喚醒時間執行一第一數量之接收、估計該無線收發電路於該第一階段的每次接收的一時間誤差值，以及根據於該第一階段取得之該等時間誤差值決定一第一基礎校正值，其中該無線收發電路根據該第一階段之該等喚醒時間被喚醒以接收一或多個信標幀； 根據該信標間隔、該第一基礎校正值以及一第二基礎校正值決定該省電模式之一第二階段之複數喚醒時間、根據該第二階段之該等喚醒時間執行一第二數量之接收、估計該無線收發電路於該第二階段的每次接收的一時間誤差值、根據最近取得之數個該等時間誤差值之一誤差走勢更新該第二基礎校正值，以及根據於該第二階段取得之該等時間誤差值決定一第一時間校正值，其中該無線收發電路根據該第二階段之該等喚醒時間被喚醒以接收一或多個信標幀；以及 根據該信標間隔、該第一時間校正值以及一第三基礎校正值決定該省電模式之一第三階段之複數喚醒時間、根據該第三階段之該等喚醒時間執行一第三數量之接收、估計該無線收發電路於該第三階段的每次接收的一時間誤差值，以及根據最近取得之數個該等時間誤差值之一誤差走勢更新該第三基礎校正值，並根據該第一時間校正值及該第三基礎校正值更新該等喚醒時間，其中該無線收發電路根據該第三階段之該等喚醒時間被喚醒以接收一或多個信標幀。
  10. 如請專利範圍第9項所述之方法，更包括： 於估計該無線收發電路於該第一階段的每次接收的該時間誤差值後，自最近兩次接收所對應之該等時間誤差值中選擇較小之一者，並且根據上述較小之一者更新一第一時間誤差總和，並且其中根據於該第一階段取得之該等時間誤差值決定該第一基礎校正值之操作更包括： 於該無線收發電路執行完該第一數量之接收後，根據該第一時間誤差總和之一平均值決定該第一基礎校正值。
TW110104129A 2020-04-22 2021-02-04 用於動態調整喚醒時間之通訊裝置與方法 TWI744185B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010323602.6 2020-04-22
CN202010323602.6A CN113543289B (zh) 2020-04-22 2020-04-22 通信装置与动态调整唤醒时间的方法

Publications (2)

Publication Number Publication Date
TWI744185B TWI744185B (zh) 2021-10-21
TW202142034A true TW202142034A (zh) 2021-11-01

Family

ID=78094113

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110104129A TWI744185B (zh) 2020-04-22 2021-02-04 用於動態調整喚醒時間之通訊裝置與方法

Country Status (3)

Country Link
US (1) US11382041B2 (zh)
CN (1) CN113543289B (zh)
TW (1) TWI744185B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114070447B (zh) * 2021-11-19 2023-09-08 深圳市联平半导体有限公司 基于目标唤醒时间的时钟校正方法与装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7920535B2 (en) * 2007-01-16 2011-04-05 Texas Instruments Incorporated Idle connection state power consumption reduction in a wireless local area network using beacon delay advertisement
US8638701B2 (en) * 2008-09-26 2014-01-28 Nxp, B.V. Methods and apparatus for power saving in personal area networks
ES2598028T3 (es) * 2011-01-16 2017-01-24 Lg Electronics Inc. Procedimiento para comunicación basado en asignación de información de identificación y aparato para el mismo
US8542610B2 (en) * 2011-03-31 2013-09-24 Motorola Solutions, Inc. Adaptive power saving for a mobile subscriber unit in a wireless communication network
US20130034004A1 (en) * 2011-08-02 2013-02-07 Qualcomm Atheros, Inc. Reference tbtt estimation algorithm for smart power saving on wlan client
US9125152B2 (en) 2011-08-16 2015-09-01 Utc Fire & Security Corporation Beacon synchronization in wifi based systems
US8867421B2 (en) * 2012-04-12 2014-10-21 Gainspan Corporation Correction of clock errors in a wireless station to enable reduction of power consumption
US9055530B2 (en) * 2012-09-06 2015-06-09 Qualcomm Incorporated Dynamic selection of early-RX duration during network sleep operation
US20150036564A1 (en) * 2013-07-31 2015-02-05 M+hu 2+l COMMUNICATION, INC. Multiple beacon transmission
TWI710272B (zh) * 2015-09-11 2020-11-11 美商內數位專利控股公司 無線區域網路(wlan)多使用者同時隨機存取方法及裝置
US9510289B1 (en) * 2015-11-05 2016-11-29 Silicon Laboratories, Inc. In system calibration of wake up timer
CN107333307B (zh) * 2016-04-29 2020-06-16 华为技术有限公司 一种无线局域网中切换接入点的方法及设备
WO2018176375A1 (en) * 2017-03-31 2018-10-04 Zte Corporation Method and apparatus for low power device synchronization
CN111034278B (zh) * 2017-06-28 2023-05-23 Lg电子株式会社 无线lan系统中发送或接收帧的方法及其装置
US10595274B2 (en) * 2017-06-29 2020-03-17 Itron Global Sarl Time synchronization in resource constrained networks
US10292104B2 (en) * 2017-08-21 2019-05-14 Redpine Signals, Inc. Quick decision preamble detector with hierarchical processing
WO2019104644A1 (zh) * 2017-11-30 2019-06-06 卧槽科技（深圳）有限公司 一种调整唤醒频率的方法、智能设备以及存储介质
CN110557805B (zh) * 2018-05-31 2022-05-27 阿里巴巴集团控股有限公司 基于中继设备的通信、终端与基站的通信方法和装置
US10728851B1 (en) * 2019-01-07 2020-07-28 Innophase Inc. System and method for low-power wireless beacon monitor
KR102209992B1 (ko) * 2019-01-16 2021-02-03 주식회사 다이얼로그 세미컨덕터 코리아 비콘 수신시간 제어 방법 및 이를 이용한 스테이션
US10841894B1 (en) * 2020-01-31 2020-11-17 Trakpoint Solutions, Inc. Method for waking from energy-efficient hibernation

Also Published As

Publication number Publication date
US20210337478A1 (en) 2021-10-28
US11382041B2 (en) 2022-07-05
CN113543289B (zh) 2023-12-15
TWI744185B (zh) 2021-10-21
CN113543289A (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
US8315676B2 (en) Beacon miss prevention in power save modes using timing synchronization function
US7660612B2 (en) Precise sleep timer using a low-cost and low-accuracy clock
JP4886057B2 (ja) 熱誘導された誤差に対してスリープクロックを修正する際の精度を高めるために、起こりうるマルチパス誤差を識別し、除去するようにプログラムされたネットワーク無線通信デバイス
US9014740B2 (en) Enhanced multiple SIM time tracking
TWI744185B (zh) 用於動態調整喚醒時間之通訊裝置與方法
US20100098204A1 (en) Systems and Methods for Regulating Clock Precision in Distributed Devices
JP5163890B2 (ja) 無線通信システム
US10172093B2 (en) Closed-loop clock calibration method, terminal and computer storage medium
CN113179103B (zh) 一种通信系统的接收性能优化方法和装置
CN117793962B (zh) 一种用于低功耗蓝牙系统调整射频接收窗口的方法及装置
TWI857595B (zh) 時脈校準方法及時脈校準電路
TWI837996B (zh) 無線多鏈路設備的通信方法及無線多鏈路設備
JP4895232B2 (ja) 無線通信方法および無線通信装置
US20240098668A1 (en) Calibration of a low frequency oscillator using a high frequency oscillator as a reference clock
TWI516036B (zh) 用於調節無線接收器電路中的功率的方法和設備
WO2024140382A1 (zh) 通信操作执行方法、装置及终端
TWI722590B (zh) 目標時脈調整方法及其無線裝置
CN117998563A (zh) 一种基于温度补偿的工业无线网络时间同步方法
CN118118985A (zh) 一种Mesh网络的节能配置方法
TW202439842A (zh) 通訊裝置與動態調整執行鄰近網路裝置之偵測運作之時間間隔之方法
JP2001197030A (ja) 通信装置、通信装置の無線フレーム同期方法および記録媒体
TW202445991A (zh) 時脈校準方法及時脈校準電路
TW202401984A (zh) 確定ar濾波器係數與同步次數的方法和設備
JP2004112306A (ja) 移動通信端末および通信システム
JP5519615B2 (ja) 無線通信方法および無線通信装置