TW202139298A - 積體電路封裝及其形成方法 - Google Patents

積體電路封裝及其形成方法 Download PDF

Info

Publication number
TW202139298A
TW202139298A TW109144935A TW109144935A TW202139298A TW 202139298 A TW202139298 A TW 202139298A TW 109144935 A TW109144935 A TW 109144935A TW 109144935 A TW109144935 A TW 109144935A TW 202139298 A TW202139298 A TW 202139298A
Authority
TW
Taiwan
Prior art keywords
package
interposer
substrate
integrated circuit
packaging
Prior art date
Application number
TW109144935A
Other languages
English (en)
Other versions
TWI795700B (zh
Inventor
鄭心圃
陳碩懋
許峯誠
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/022,791 external-priority patent/US11735572B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202139298A publication Critical patent/TW202139298A/zh
Application granted granted Critical
Publication of TWI795700B publication Critical patent/TWI795700B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種積體電路封裝形成方法包括將第一封裝構件以及第二封裝構件接合到中介層。第一封裝構件包括核心裝置晶粒，並且第二封裝構件包括記憶體晶粒。獨立被動裝置晶粒直接接合到中介層。獨立被動裝置晶粒經由中介層中的第一導電路徑電性連接到第一封裝構件。 封裝基板接合到中介層晶粒。封裝基板在中介層的與第一封裝構件以及第二封裝構件相反的一側。

Description

積體電路封裝及其形成方法
本揭露實施例係有關於一種封裝及其形成方法，特別係有關於一種積體電路封裝及其形成方法。
積體電路的封裝變得越來越複雜，在同一封裝中併入了更多的裝置晶粒以形成具有更多功能的系統。裝置晶粒、封裝、以及獨立被動裝置（Independent Passive Device）可以合併在同一封裝中以實現所需的功能。
根據本揭露的一些實施例，提供一種形成積體電路封裝的方法包括將第一封裝構件以及第二封裝構件接合到中介層，其中第一封裝構件包括核心裝置晶粒，並且第二封裝構件包括記憶體晶粒；將被動裝置接合到中介層，其中被動裝置經由中介層中的第一導電路徑電性連接到第一封裝構件；以及將封裝基板接合到中介層，其中封裝基板在中介層的與第一封裝構件以及第二封裝構件相反的一側上。
根據本揭露的一些實施例，提供一種積體電路封裝包括中介層、第一封裝構件以及第二封裝構件、被動裝置、以及橋接晶粒。中介層包括第一半導體基板以及穿過第一半導體基板的第一複數個通孔。第一封裝構件以及第二封裝構件接合到中介層的第一側。被動裝置接合到中介層的第一側。橋接晶粒接合到中介層的第二側，其中橋接晶粒經由中介層將第一封裝構件電性連接到第二封裝構件。
根據本揭露的一些實施例，提供一種積體電路封裝包括封裝構件、第一晶片上系統封裝、第二晶片上系統封裝、記憶體立方體、以及獨立被動裝置晶粒、以及橋接晶粒。封裝構件其中包括多個導電路徑。第一晶片上系統封裝、第二晶片上系統封裝、記憶體立方體、以及獨立被動裝置晶粒位於封裝構件上方並接合到封裝構件，其中獨立被動裝置晶粒以及記憶體立方體中的每一個都是經由導電路徑的一部份電性連接至第一晶片上系統封裝以及第二晶片上系統封裝中之一。橋接晶粒在封裝構件下方並接合到封裝構件，其中橋接晶粒將第一晶片上系統封裝電性連接到第二晶片上系統封裝。
以下的揭露提供各種許多不同的實施例或範例以實行本揭露之不同特徵。以下敘述各個構件以及排列方式的特定範例，以簡化本揭露。當然，這些僅為範例且非意圖作為限制。例如，若說明書敘述了第一特徵形成於第二特徵之上，即表示可包括上述第一特徵與上述第二特徵係直接接觸的實施例，亦可包括有附加特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與第二特徵可未直接接觸的實施例。除此之外，在各種範例中，本揭露可能使用重複的參考符號及/或字母。這樣的重複係為了簡化以及清楚之目的，並不表示所討論的各種實施例及/或配置之間的關聯。
此外，空間相關用詞，如：「在…下方」、 「下方」、「較低的」、「上方」、「較高的」等等的類似用詞，可在這裡使用以便於描述圖式中一個元件或特徵與另一個（些）元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意圖涵罩蓋使用中或運算中的裝置之不同方位。裝置可被轉向不同方位（旋轉90度或其他方位），且在此使用的空間相關用詞亦可依此相同解釋。
根據本揭露的一些實施例，提供了一種封裝及其形成方法。根據一些實施例，複數個封裝（包括核心裝置晶粒並且在整份說明書中被稱為晶片上系統（System-on-Chip, SoC）封裝）被合併到同一封裝中，並且彼此電性連接。此外，晶片上系統封裝、記憶體構件（例如晶粒以及/或記憶體立方體）、以及獨立被動裝置（Independent Passive Device, IPD）接合到同一封裝構件，例如中介層、層壓基板等。晶片上系統封裝之間的內連包括橋接晶粒，這些橋接晶粒被設計用於高密度內連。本文討論的實施例將提供示例以使得能夠進行或使用本揭露的主題，並且本領域具有通常知識者將容易理解可以進行的修改，同時保持在不同實施例的預期範圍內。經由各種視圖以及說明性實施例，相似的參考標號用於指示相似的元件。儘管方法實施例可以被討論為以特定順序執行，但是其他方法實施例可以以任何邏輯順序執行。
第1圖至第7圖示出了根據本揭露的一些實施例的在封裝的形成中的中間階段的剖面圖。相應的製程也示意性地反映在第15圖所示的製程流程中。
第1圖示出了根據本揭露的一些實施例的封裝構件20的示意圖。封裝構件20的一些細節可以參考第11圖找到。根據本揭露的一些實施例，封裝構件20是中介層晶圓，其基於基板形成。封裝構件20沒有主動裝置，例如電晶體以及二極體。在第15圖所示的製程流程200中，形成封裝構件20的相應製程被示為製程202。封裝構件20可以沒有例如電容、電感、電阻之類的被動裝置，或者可以包括被動裝置。封裝構件20可以在其中包括多個相同的晶粒20'。
根據一些實施例，封裝構件20是中介層晶圓，並且在整份說明書中，晶粒20'被替代地稱為中介層20'。中介層20'可以具有形成在低k介電層（low-k dielectric layers）中的導線，因此導線具有低阻抗值。根據本揭露的替代實施例，封裝構件20可以由層壓基板、有芯（cored）或無芯（coreless）封裝基板等形成，其可以包括有機介電材料以及在有機介電材料中形成的重分佈線（Redistribution Lines, RDLs）。有機材料可以是聚合物，其可以包括聚醯亞胺（polyimide）、聚苯並噁唑（polybenzoxazole, PBO）、苯並環丁烯（benzocyclobutene, BCB）等。重分佈線將封裝構件20的頂表面上的接合墊（bond pad）與封裝構件20的底表面上的接合墊電性連接，並且電性地內連接（electrically interconnect）封裝構件20的頂表面上的接合墊。當封裝構件20採用有機材料，封裝構件20中的重分佈線的阻抗也可以減小。
在第11圖中示出了封裝構件20的一些細節。根據本揭露的一些實施例，封裝構件20是中介層晶圓，其包括基板24以及形成在基板24上方的特徵。在本揭露的實施例中，基板24是例如矽基板的半導體基板。根據替代實施例，封裝構件20的基板24可以是有機基板、玻璃基板、層壓基板等。當是半導體基板時，基板24可以由晶體矽、晶體鍺、晶體矽鍺、以及/或例如磷化鎵砷（GaAsP）、砷化鋁銦（AlInAs）、砷化鋁鎵（AlGaAs）、砷化鎵銦（GaInAs）、磷化鎵銦（GaInP）以及/或磷化鎵銦砷（GaInAsP）等的三-五族化合物半導體（III-V compound semiconductor）形成。在隨後的討論中，作為示例，基板24被稱為半導體基板。
介電層26形成在半導體基板24上。根據本揭露的一些實施例，介電層26由氧化矽、氮化矽、碳化矽、氮氧化矽、碳氧化矽等形成。根據其中介電層26由氧化矽形成的一些實施例，可以在基板24上執行熱氧化（thermal oxidation）作為介電層26。
介電層26上方是內連結構28，內連結構28包括介電層30以及金屬線/導孔（vias）34/36。在下文中，介電層30可替代地稱為金屬間介電層（Inter-Metal Dielectric, IMD）30。根據本揭露的一些實施例，介電層30的至少下層並且可能介電層30的全部由低k介電材料形成，此低k介電材料可以具有小於約3.0的介電常數（k值）。介電層30可以由黑金剛石（Black Diamond, 應用材料公司的註冊商標）、含碳的低k介電材料、含氫矽酸鹽類（Hydrogen SilsesQuioxane, HSQ）、甲基倍半矽氧烷（MethylSilsesQuioxane, MSQ）等形成。根據本揭露的替代實施例，介電層30中的一些或全部由非低k介電材料形成，例如氧化矽、碳化矽（SiC）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）等。根據本揭露的一些實施例，介電層30的形成包括沉積含致孔劑（porogen-containing）的介電材料，然後執行固化製程以驅除該致孔劑，因此所得的介電層30是多孔的並且因此具有低k值。可以由碳化矽、氮化矽等形成的蝕刻停止層32形成在金屬間介電層30之間。
金屬線34以及導孔36形成在介電層30以及蝕刻停止層32中。相同水平的金屬線34在下文中統稱為金屬層。應當理解的是，儘管示出了兩個金屬層作為示例，但是中介層晶圓20可以包括複數個（例如多達十個）金屬層。根據本揭露的一些實施例，內連結構28包括經由導孔36內連的複數個金屬層。金屬線34以及導孔36可以由銅或銅合金形成，並且可以使用其他金屬。形成製程可以包括單鑲嵌製程（single damascene process）以及/或雙鑲嵌製程（dual damascene process）。在單鑲嵌製程的示例中，首先在多個介電層30之一中形成溝槽（trench），然後用導電材料填充溝槽。接著執行例如化學機械研磨（Chemical Mechanical Polish, CMP）製程的平坦化製程以去除高於金屬間介電層的頂表面的導電材料的多餘部分，從而在溝槽中留下金屬線。在雙鑲嵌製程中，在金屬間介電層中形成溝槽以及導孔開口，導孔開口位於溝槽下方並連接至溝槽。然後將導電材料填充到溝槽以及導孔開口中以分別形成金屬線以及導孔。作為示例，金屬線34以及導孔36可以包括擴散阻擋層35A以及上覆的導電材料35B。擴散阻擋層35A可以包括鈦、氮化鈦、鉭、氮化鉭等。導電材料35B可以由銅或銅合金、鎢、鈷等形成。
根據本揭露的一些實施例，金屬線34被形成為具有低阻抗值。這是藉由在低k介電層30中形成金屬線34，並藉由增加金屬線34的厚度而實現。例如，根據本揭露的一些實施例，金屬線34的厚度T1可以大於約1μm。
根據本揭露的一些實施例，在內連結構28上方形成表面介電層33，表面介電層33是中介層晶圓20中最上面的介電層。表面介電層33由非低k介電材料形成，例如氧化矽、氮氧化矽、碳氮氧化矽等。表面介電層33可替代地稱為鈍化層（passivation layer），因為其具有將下覆的低k介電層（如果有）與溼氣以及有害化學物質的不利影響隔離的功能。表面介電層33也可以具有包括超過一層的複合結構，此複合結構可以由氧化矽、氮化矽、氮氧化矽、碳氮氧化矽、非摻雜矽酸鹽玻璃（Undoped Silicate Glass, USG）等形成。
接合墊40形成為延伸到表面介電層33中。根據本揭露的一些實施例，接合墊40經由鍍覆（plating）形成。根據本揭露的一些實施例，接合墊40的形成可以包括蝕刻表面介電層33以形成開口、經由此開口露出下覆的金屬線34、形成延伸到開口中的金屬種晶層、在金屬種晶層上形成圖案化的鍍覆遮罩（例如光阻）、以及在鍍覆遮罩中鍍覆金屬材料。然後去除鍍覆遮罩，接著藉由蝕刻製程以去除未被鍍覆金屬材料覆蓋的金屬種晶層的部分。鍍覆金屬材料以及下覆的金屬種晶層的其餘部分因而形成接合墊40。
根據本揭露的一些實施例，中介層晶圓20包括複數個導電路徑42，每個導電路徑包括兩個接合墊40以及將兩個接合墊40內連的電路徑。例如，第11圖示出了示例性接合路徑42，此接合路徑42包括金屬線（或墊）34、導孔36、以及接合墊40。導電路徑42可以延伸到中介層晶圓中的單一金屬層或複數個金屬層中。
中介層晶圓20也包括延伸到基板24中的通孔（through-vias）42。隔離層44可以被形成以將通孔42與基板24隔離。根據本揭露的一些實施例，通孔42是由導電材料形成或包括導電材料，此導電材料可以是例如銅、鎢等的金屬材料。隔離層44由介電材料形成，並且可以由氧化矽、氮化矽等形成。根據其中基板24由介電材料形成的一些實施例，隔離層44可以形成或可以不形成。每個通孔42可以連接到上覆的金屬線/墊34、導孔36、以及接合墊40。根據本揭露的一些實施例，金屬線34以及導電路徑46的間距很小。例如，中介層晶圓20中的金屬線34的最小間距P1可以小於大約1μm。在具有精細間距的金屬線34以及導電路徑46的情況下，可以增加導電路徑46的密度，使得可形成高密度內連（high-density interconnection）以內連相鄰的晶片上系統封裝，如將在隨後的段落中討論的。
根據一些實施例，一些導電路徑46用於穿過中介層晶圓20的直通連接（through-connection），而不用於中介層晶圓20內的內連。因此，相應的導電路徑46穿過基板24以及上覆基板24的介電層30以及蝕刻停止層32而沒有連接到中介層晶圓20的其他導電構件。可替代地，這些導電路徑46中的每一個是沒有額外分支的單路線（single-route）導電路徑。同一導電路徑46中的金屬墊34以及導孔36可以形成直的以及垂直的路徑而沒有橫向移位（偏移），使得導電路徑46的有效串聯電阻最小化。例如，在一些或全部垂直導電路徑46中的每一個中，金屬線/墊34、導孔36、通孔42以及上覆的接合墊40的中心可以與作為示例示出的垂直線47之一對齊相同的垂直線。將導電路徑46形成為垂直可以使導電路徑46的長度最小化。此外，導電路徑46以及下覆的重分佈線68以及電性連接器72可以形成沒有分支的單路線路徑。
返回參考第1圖，示意性地示出了封裝構件20中的導電路徑42以及46，而封裝構件20中的細節未示出，並且可以參考第11圖找到。
第2圖示出了用於將複數個封裝構件接合到封裝構件20上的接合製程。在第15圖所示的製程流程200中，相應的製程被示為製程204。接合的封裝構件包括但不限於包含核心裝置的封裝（例如晶片上系統封裝50）、記憶體晶粒或記憶體封裝（例如高帶寬記憶體（High-Bandwidth Memory, HBM）立方體52）、被動裝置54等。在本揭露的一些實施例中，每個晶片上系統封裝50包括單個裝置晶粒或接合在一起以形成系統的複數個裝置晶粒。晶片上系統封裝50中的裝置晶粒可以包括核心裝置晶粒，例如中央計算單元（Center Computing Unit, CPU）晶粒、中央處理單元（Central Processing Unit, CPU）晶粒、圖形處理單元（Graphic Processing Unit, GPU）晶粒、應用特定積體電路（Application Specific Integrated Circuit, ASIC）晶粒、現場可程式閘陣列（Field Programmable Gate Array, FPGA）晶粒等、或其組合。當晶片上系統封裝50包括一個裝置晶粒，裝置晶粒在同一基板上包括多個構件，這些構件可以包括中央處理單元、記憶體、輸入/輸出端口以及輔助儲存器（secondary storage）。單個裝置晶粒也可以集成包含數位、類比、混合訊號、以及有時更包含射頻訊號處理功能。 晶片上系統封裝50中的裝置晶粒未詳細示出。記憶體封裝52可以包括堆疊的記憶體晶粒52'，例如動態隨機存取記憶體（Dynamic Random Access Memory, DRAM）晶粒、靜態隨機存取記憶體（Static Random Access Memory, SRAM）晶粒、磁阻隨機存取記憶體（Magneto-resistive Random Access Memory, MRAM）晶粒、電阻隨機存取記憶體（Resistive Random Access Memory, RRAM）晶粒、或其他類型的記憶體晶粒。記憶體晶粒52'可以被堆疊，並且密封劑53在其中密封記憶體晶粒52'以形成高帶寬記憶體立方體52。被動裝置54可以是獨立被動裝置，獨立被動裝置可以包括電容（可以是去耦電容（de-coupling capacitor））、電感、電阻等，並且可以是裝置晶粒或包括裝置晶粒的封裝。
晶片上系統封裝50、高帶寬記憶體立方體52、以及被動裝置54可以在它們的表面處包括金屬凸塊56。金屬凸塊56可以由銅、鎳、鈀、金、其複合層、以及/或其合金形成。可以例如經由焊料接合來實現接合，其中焊料區域58用於將接合墊40連接到金屬凸塊56。根據替代實施例，可以使用其他類型的接合方法，例如直接金屬對金屬接合（metal-to-metal bonding）、混合接合（hybrid bonding）等。
第3圖示出了底部填充物60的分配以及固化。在第15圖所示的製程流程200中，相應的製程被示為製程206。接下來，如第4圖所示，分配密封劑62，然後固化。在第15圖所示的製程流程200中，相應的製程被示為製程208。密封劑62可以包括模塑化合物（molding compound）、模塑底部填充物（molding underfill）、環氧樹脂（epoxy）、樹脂等。根據替代實施例，代替分配底部填充物60以及密封劑62兩者，分配模塑底部填充物以作用為底部填充物以及模塑化合物。在分配以及固化密封劑62之後，執行平坦化製程，例如化學機械研磨製程或機械研磨製程（mechanical grinding process），使得密封劑62的多餘部分在封裝構件50、52以及/或54的頂部上被去除。在第15圖中所示的製程流程200中，相應的製程被示為製程210。根據本揭露的一些實施例，封裝構件50、52以及54中的一個或多個的頂表面被顯示為平坦化製程的結果。
第5圖示出了背側研磨製程的示意圖以顯示通孔。此外，在中介層晶圓的背側上形成有背側內連結構，以電性連接至通孔。第11圖以及第12圖說明了背側研磨製程的一些細節以及背側內連結構的形成。
參考第11圖，示出了先前形成的結構的一些部分。所示部分包括封裝構件50/52/54，每個封裝構件可代表晶片上系統封裝50、高帶寬記憶體立方體52、以及獨立被動裝置54中的任何一個。封裝構件50/52/54接合到中介層晶圓20。背側研磨製程從中介層晶圓20的背側（所示的底側）執行，直到露出如第11圖所示的通孔42。在第15圖所示的製程流程200中，相應的製程被示為製程212。
接下來，參考第12圖，形成包括介電層66以及重分佈線68的背側內連結構64。在第15圖所示的製程流程200中，相應的製程被示為製程214。電性連接器例如凸塊下冶金（Under-Bump Metallurgy, UBM）70以及焊料區域72形成為電性連接至通孔42以及導電路徑46。第5圖示出了中介層晶圓20的示意圖，並且根據本揭露的一些實施例，可以參考第12圖找到中介層晶圓20的細節。在整份說明書中，將第5圖所示的包括中介層晶圓20以及封裝構件50、52以及54的結構統稱為重構晶圓（reconstructed wafer）74。
在形成背側結構之後，可以執行單粒化（singulation）製程以將重構晶圓74切割成彼此相同的複數個個別的封裝74'。在第15圖中所示的製程流程200中，相應的製程被示為製程216。在整份說明書中，在相應的個別的封裝74'中的中介層晶圓20的部分被稱為中介層20'。
參考第6圖，橋接晶粒78被接合到封裝74'。在第15圖中所示的製程流程200中，相應的製程被示為製程218。橋接晶粒78沒有例如電晶體以及二極體之類的主動裝置。橋接晶粒78可以沒有例如電容、電感、電阻之類的被動裝置，或者可以包括被動裝置。根據本揭露的一些實施例，使用在矽晶圓上形成內連結構的製程來形成橋接晶粒78，製程包括鑲嵌製程。根據本揭露的替代實施例，使用用於形成重分佈線的製程來形成橋接晶粒78，製程包括形成聚合物層以及鍍覆重分佈線。
第13圖示出了示例性橋接晶粒78。根據本揭露的一些實施例，橋接晶粒78包括基板80。在本揭露的實施例中，基板80是諸如矽基板的半導體基板。根據替代實施例，橋接晶粒78的基板80可以是有機基板、玻璃基板、層壓基板等。內連結構81形成在基板80上方，並且包括介電層82、蝕刻停止層83、以及介電層82中的金屬線84以及導孔84。介電層82可以包括金屬間介電層。根據本揭露的一些實施例，介電層82中的一些下部介電層由介電常數（k值）低於約3.0或約2.5的低k介電材料形成。介電層82可以由黑金剛石（應用材料公司的註冊商標）、含碳的低k介電材料、含氫矽酸鹽類、甲基倍半矽氧烷等形成。金屬線84以及導孔84形成在介電層82中。金屬線84是具有小間距的精細線，其可以小於大約1μm，使得金屬線84的密度可以增加。形成製程可以包括單鑲嵌以及雙鑲嵌製程。
橋接晶粒78可在低k介電層82上方更包括鈍化層（也表示為86）。鈍化層86具有將下覆的低k介電層（如果有）與溼氣以及有害化學物質的不利影響隔離的功能。鈍化層可以由例如氧化矽、氮化矽、非摻雜矽酸鹽玻璃等的非低k介電材料形成，或包括非低k介電材料。接合墊88形成在橋接晶粒78的表面處。金屬線84以及導孔84以及接合墊88形成複數個導電路徑（橋）87，每個導電路徑包括接合墊88中的兩個以及相應的金屬線/墊84以及導孔84。中介層20'中的一些導電路徑87及其連接通孔42僅用於將晶片上系統封裝50A內連到晶片上系統封裝50B，而不連接到其他封裝構件50。根據本揭露的一些實施例，橋接晶粒78更包括通孔90、內連結構92以及電性連接器94，共同地形成導電路徑96。
根據一些實施例，一些導電路徑96用於穿過橋接晶粒78的直通連接，而不用於橋接晶粒78內的內連。因此，相應的導電路徑96不連接到橋接晶粒78中的其他導電特徵。可替代地說，這些導電路徑96中的每一個是沒有額外分支的單路線導電路徑。
根據本揭露的一些實施例，當橋接晶粒78被接合到中介層20'時，橋87（第13圖）電性地內連接兩個相鄰的封裝構件，例如兩個晶片上系統封裝50（第6圖）。例如，第13圖中的接合墊88A、88B、88C、以及88D可以分別接合至中介層20'的電性連接器72A、72B、72C、以及72D，如第12圖所示。因此，橋87電性連接第12圖的左側的封裝構件50/52/54到第12圖的右側的封裝構件50/52/54。橋接晶粒78因此電橋接兩個相鄰的封裝構件50。
返回參考第6圖，示意性地示出了第13圖中的橋87以及導電路徑96。第6圖示出了導電路徑87將晶片上系統封裝50A電性連接至晶片上系統封裝50B。應當理解的是，可以在中介層20'中形成額外的導電路徑（示例性地示出為97），以電性地內連接晶片上系統封裝50A以及50B。由於晶片上系統封裝50A以及50B之間可能需要許多訊號路徑，因此藉由採用橋接晶粒78以及導電路徑97兩者來增加內連的總數。此外，由於橋接晶粒78中的金屬線是具有較小寬度以及間距的精細線，因此增加了晶片上系統封裝50A以及50B之間的內連總數。
第7圖示出了封裝構件102與封裝74'以及橋接晶粒78的接合以形成封裝100。在第15圖所示的製程流程200中，相應的製程被示為製程220。根據本揭露的一些實施例，接合可以經由焊料接合來實現。封裝構件102可以是封裝基板（例如無芯基板或具有芯的基板），其包括經由封裝構件102內部的電路徑電性連接至中介層20'的電性連接器72以及橋接晶粒78的電性連接器94的電性連接器104。封裝構件102可以是其他類型，例如印刷電路板（Printed Circuit Board, PCB）。根據本揭露的一些實施例，封裝構件102包括凹口106，並且一部分或全部的橋接晶粒78延伸至凹口106。經由橋接晶粒78中的導電路徑96以及中介層20'中的導電路徑46，封裝構件102的電性連接器104可以電性連接到封裝構件50、52、以及54。
根據本揭露的一些實施例，底部填充物108填充在封裝74'以及封裝構件102之間。在第15圖中所示的製程流程200中，相應的製程被示為製程222。底部填充物108也可以填入凹口106以保護電性連接器94。
在封裝100中，獨立被動裝置54直接接合到中介層20'，而不是接合到封裝構件102。因此，減小了獨立被動裝置54與晶片上系統封裝50（以及高帶寬記憶體立方體52）之間的訊號路線距離。獨立被動裝置54可以用作去耦電容（decoupling capacitor），並且減小獨立被動裝置54到晶片上系統封裝50以及高帶寬記憶體立方體52的距離可以減小有效串聯電阻（Effective Series Resistance, ESR）以及有效串聯電感（Effective Series Inductance, ESL）。因此改善了訊號完整性。此外，精細線橋接晶粒78用於增加例如晶片上系統封裝50A以及50B之間的內連數量。藉由在中介層20'中形成垂直導電路徑46（第11圖），使得內連數目的增加更為可能，使得橋接晶粒78可以提供內連。
根據本揭露的一些實施例，如第7圖所示，高帶寬記憶體立方體52與晶片上系統封裝50之間的距離S2等於或大於相鄰晶片上系統封裝50之間的距離S1。獨立被動裝置54與晶片上系統封裝50之間的距離S3等於或大於距離S1。橋接晶粒78的高度H2等於或小於封裝構件50/52/54的高度H1。
第8圖示出了根據替代實施例的封裝100。這些實施例與第7圖所示的實施例相似，除了未形成如第7圖以及第13圖所示的導電路徑96以及焊料區域94（第7圖）。因此，橋接晶粒78被用於封裝構件50的內連，並且不被用作用於連接到封裝構件102的電路徑。底部填充物108被填充到凹口106中以將橋接晶粒78與封裝構件102分離。第14圖示出了沒有導電路徑96的橋接晶粒78的更詳細視圖。
第9圖示出了根據替代實施例的封裝100。這些實施例類似於第7圖所示的實施例，除了沒有橋接晶粒78被接合到中介層20'。因此，在封裝構件102中沒有形成凹口。
第10圖示出了根據本揭露的一些實施例的封裝100的平面圖。相應的封裝100可以是第7圖、第8圖以及第9圖中所示的任一封裝100。在所示的示例實施例中，兩個晶片上系統封裝50A以及50B彼此相鄰放置，並且橋接晶粒78將晶片上系統封裝50A以及50B電以及訊號內連。獨立被動裝置54以及晶片上系統封裝50之間以及高帶寬記憶體立方體54以及晶片上系統封裝50之間的內連是經由導電路徑42，這也如第7圖以及第12圖所示。由於獨立被動裝置54緊鄰晶片上系統封裝50以及高帶寬記憶體立方體54形成，導電路徑42的長度小，因此改善訊號完整性，並且減小有效串聯電阻以及有效串聯電感。
在以上說明的實施例中，根據本揭露的一些實施例討論了一些製程以及特徵，以形成三維（three-dimensional, 3D）封裝。也可以包括其他特徵以及製程。例如，可以包括測試結構以幫助對三維封裝或三維積體電路裝置進行驗證測試。測試結構可以包括例如形成在重分佈層中或基板上的測試墊，此測試墊允許對三維封裝或三維積體電路進行測試、或使用探針以及/或探針卡等。可以在中間結構以及最終結構上執行驗證測試。另外，本文揭露的結構以及方法可以與結合了已知良好晶粒的中間驗證的測試方法一起使用，以增加良率並降低成本。
本揭露的實施例具有一些有利特徵。 獨立被動裝置與晶片上系統封裝以及記憶體晶粒/封裝接合到相同的封裝構件（例如中介層）。此外，中介層中的重分佈線被設計為具有低阻抗。因此，有效串聯電阻以及有效串聯電感進一步減小。橋接晶粒用於內連晶片上系統封裝，內連晶片上系統封裝可能需要許多內連線。由於橋接晶粒在其中具有細線，並且也可以使用低k介電層、有機介電層、或有機基板形成，因此晶片上系統封裝之間連接的訊號完整性也被改善。本揭露包括低電阻電容（low-RC）中介層，中介層在一側（具有焊料區域的一側）具有附接的精細線橋接晶粒，並且在另一側（凸塊下冶金一側）具有電容（例如去耦電容）。因此，低電阻電容的重分佈線、高輸入輸出路線以及高電容去耦電容與高速高帶寬記憶體以及小晶粒（chiplet）結合，可在高性能計算（High Performance Computing, HPC）上實現良好的電性。
根據本揭露的一些實施例，一種形成積體電路封裝的方法包括將第一封裝構件以及第二封裝構件接合到中介層，其中第一封裝構件包括核心裝置晶粒，並且第二封裝構件包括記憶體晶粒；將被動裝置接合到中介層，其中被動裝置經由中介層中的第一導電路徑電性連接到第一封裝構件；以及將封裝基板接合到中介層，其中封裝基板在中介層的與第一封裝構件以及第二封裝構件相反的一側上。在一些實施例中，方法更包括將橋接晶粒接合到中介層，其中橋接晶粒與封裝基板在中介層的同一側，並且其中橋接晶粒電性連接到第一封裝構件。在一些實施例中，封裝基板包括凹口，並且橋接晶粒包括延伸到凹口中的一部分。在一些實施例中，方法更包括將第三封裝構件接合到中介層，其中第三封裝構件包括額外的核心裝置晶粒，並且橋接晶粒將第一封裝構件電性連接到第三封裝構件。在一些實施例中，橋接晶粒經由多個焊料區域直接接合到封裝基板。在一些實施例中，橋接晶粒包括半導體基板以及在半導體基板的一側上的多個導電路徑，其中導電路徑電性連接到中介層以及第一封裝構件。在一些實施例中，中介層包括基板以及貫穿基板的通孔，其中通孔電性地內連接第一封裝構件以及封裝基板。在一些實施例中，基板是半導體基板。
根據本揭露的一些實施例，一種積體電路封裝包括中介層、第一封裝構件以及第二封裝構件、被動裝置、以及橋接晶粒。中介層包括第一半導體基板以及穿過第一半導體基板的第一複數個通孔。第一封裝構件以及第二封裝構件接合到中介層的第一側。被動裝置接合到中介層的第一側。橋接晶粒接合到中介層的第二側，其中橋接晶粒經由中介層將第一封裝構件電性連接到第二封裝構件。在一些實施例中，封裝更包括將第一封裝構件、第二封裝構件、以及被動裝置封裝在其中的密封劑。在一些實施例中，橋接晶粒沒有主動裝置以及被動裝置。在一些實施例中，橋接晶粒包括第二半導體基板、在第二半導體基板上方的多個介電層、以及多個導電路徑，由介電層中的多個導電線以及多個導孔形成，其中導電路徑將第一封裝構件電性連接到第二封裝構件。在一些實施例中，積體電路封裝更包括接合到中介層的封裝基板，其中橋接晶粒延伸到封裝基板中。在一些實施例中，橋接晶粒更直接接合至封裝基板。在一些實施例中，積體電路封裝更包括位於中介層以及封裝基板之間的底部填充物，其中底部填充物延伸到橋接晶粒以及封裝基板之間的間隙中，並且間隙在封裝基板內部。
根據本揭露的一些實施例，一種積體電路封裝包括封裝構件、第一晶片上系統封裝、第二晶片上系統封裝、記憶體立方體、以及獨立被動裝置晶粒、以及橋接晶粒。封裝構件其中包括多個導電路徑。第一晶片上系統封裝、第二晶片上系統封裝、記憶體立方體、以及獨立被動裝置晶粒位於封裝構件上方並接合到封裝構件，其中獨立被動裝置晶粒以及記憶體立方體中的每一個都是經由導電路徑的一部份電性連接至第一晶片上系統封裝以及第二晶片上系統封裝中之一。橋接晶粒在封裝構件下方並接合到封裝構件，其中橋接晶粒將第一晶片上系統封裝電性連接到第二晶片上系統封裝。在一些實施例中，橋接晶粒包括導電路徑在其中，並且導電路徑的兩端連接至封裝構件中的兩個垂直路徑，並且其中兩個垂直路徑中的每一個包括垂直對準垂直線的多個導電墊以及導孔。在一些實施例中，封裝構件包括中介層，並且中介層包括半導體基板以及貫穿半導體基板的多個通孔，其中一些通孔將第一晶片上系統封裝連接到橋接晶粒。在一些實施例中，積體電路封裝更包括封裝基板，位於封裝構件下方並接合到封裝構件，其中橋接晶粒至少部分地延伸到封裝基板中。在一些實施例中，積體電路封裝更包括在橋接晶粒與封裝基板之間的多個焊料區域，其中焊料區域將橋接晶粒接合到封裝基板。
前面概述數個實施例之特徵，使得本技術領域中具有通常知識者可更好地理解本揭露之各方面。本技術領域中具有通常知識者應理解的是，可輕易地使用本揭露作為設計或修改其他製程以及結構的基礎，以實現在此介紹的實施例之相同目的及/或達到相同優點。本技術領域中具有通常知識者亦應理解的是，這樣的等效配置並不背離本揭露之精神以及範疇，且在不背離本揭露之精神以及範疇的情形下，可對本揭露進行各種改變、替換以及更改。
20:封裝構件/中介層晶圓 20':晶粒/中介層 24,80:基板 26:介電層 28,81,92:內連結構 30,82:介電層 32,83:蝕刻停止層 33:表面介電層 34,36,84:金屬線/墊/導孔 35A:擴散阻擋層 35B:導電材料 40,88,88A,88B,88C,88D:接合墊 42:路徑/通孔 44:隔離層 46,96,97:導電路徑 47:垂直線 50,50A,50B:封裝構件/晶片上系統封裝 52:封裝構件/記憶體晶粒/記憶體封裝/高帶寬記憶體立方體 52':記憶體晶粒 53:密封劑 54:封裝構件/獨立被動裝置 56:金屬凸塊 58:焊料區域 60,108:底部填充物 62:密封劑 64:背側內連結構 66:介電層 68:重分佈線 72,72A,72B,72C,72D,94,104:電性連接器/焊料區域 74:重構晶圓 74',100:封裝 78:橋接晶粒 86:鈍化層 87:導電路徑/橋 90:通孔 106:凹口 102:封裝構件 200:製程流程 202,204,206,208,210,212,214,216,218,220,222:製程 H1,H2:高度 P1:最小間距 S1,S2,S3:距離 T1:厚度
從以下的詳細描述並閱讀所附圖式以最佳理解本揭露之各方面。應注意的是，不同特徵並未一定按照比例繪製。事實上，可能任意的放大或縮小不同特徵的大小及幾何尺寸，以做清楚的說明。 第1圖至第7圖示出了根據本揭露的一些實施例的在封裝的形成中的中間階段的剖面圖。 第8圖以及第9圖示出了根據本揭露的一些實施例的封裝的剖面圖。 第10圖示出了根據本揭露的一些實施例的封裝的平面圖。 第11圖以及第12圖示出了根據本揭露的一些實施例的封裝構件到中介層的接合。 第13圖以及第14圖示出了根據本揭露的一些實施例的橋接晶粒的剖面圖。 第15圖示出了根據本揭露的一些實施例的用於形成封裝的製程流程。
無
200:製程流程
202,204,206,208,210,212,214,216,218,220,222:製程

Claims (20)

  1. 一種形成積體電路封裝的方法，包括： 將一第一封裝構件以及一第二封裝構件接合到一中介層，其中該第一封裝構件包括一核心裝置晶粒，並且該第二封裝構件包括一記憶體晶粒； 將一被動裝置接合到該中介層，其中該被動裝置經由該中介層中的一第一導電路徑電性連接到該第一封裝構件；以及 將一封裝基板接合到該中介層，其中該封裝基板在該中介層的與該第一封裝構件以及該第二封裝構件相反的一側上。
  2. 如請求項1所述的形成積體電路封裝的方法，更包括： 將一橋接晶粒接合到該中介層，其中該橋接晶粒與該封裝基板在該中介層的同一側，並且其中該橋接晶粒電性連接到該第一封裝構件。
  3. 如請求項2所述的形成積體電路封裝的方法，其中該封裝基板包括一凹口，並且該橋接晶粒包括延伸到該凹口中的一部分。
  4. 如請求項2所述的形成積體電路封裝的方法，更包括將一第三封裝構件接合到該中介層，其中該第三封裝構件包括一額外的核心裝置晶粒，並且該橋接晶粒將該第一封裝構件電性連接到該第三封裝構件。
  5. 如請求項2所述的形成積體電路封裝的方法，其中該橋接晶粒經由多個焊料區域直接接合到該封裝基板。
  6. 如請求項2所述的形成積體電路封裝的方法，其中該橋接晶粒包括： 一半導體基板；以及 在該半導體基板的一側上的多個導電路徑，其中該等導電路徑電性連接到該中介層以及該第一封裝構件。
  7. 如請求項1所述的形成積體電路封裝的方法，其中該中介層包括： 一基板；以及 一通孔，貫穿該基板，其中該通孔電性地內連接該第一封裝構件以及該封裝基板。
  8. 如請求項7所述的形成積體電路封裝的方法，其中該基板是一半導體基板。
  9. 一種積體電路封裝，包括： 一中介層，包括： 一第一半導體基板；以及 一第一複數個通孔，穿過該第一半導體基板； 一第一封裝構件以及一第二封裝構件，接合到該中介層的一第一側； 一被動裝置，接合到該中介層的該第一側；以及 一橋接晶粒，接合到該中介層的一第二側，其中該橋接晶粒經由該中介層將該第一封裝構件電性連接到該第二封裝構件。
  10. 如請求項9所述的積體電路封裝，更包括一密封劑，將該第一封裝構件、該第二封裝構件、以及該被動裝置封裝在其中。
  11. 如請求項9所述的積體電路封裝，其中該橋接晶粒沒有主動裝置以及被動裝置。
  12. 如請求項9所述的積體電路封裝，其中該橋接晶粒包括： 一第二半導體基板； 多個介電層，在該第二半導體基板上方；以及 多個導電線以及多個導孔，在該等介電層中，形成多個導電路徑，其中該等導電路徑將該第一封裝構件電性連接到該第二封裝構件。
  13. 如請求項9所述的積體電路封裝，更包括接合到該中介層的一封裝基板，其中該橋接晶粒延伸到該封裝基板中。
  14. 如請求項13所述的積體電路封裝，其中該橋接晶粒更直接接合至該封裝基板。
  15. 如請求項13所述的積體電路封裝，更包括位於該中介層以及該封裝基板之間的一底部填充物，其中該底部填充物延伸到該橋接晶粒以及該封裝基板之間的一間隙中，並且該間隙在該封裝基板內部。
  16. 一種積體電路封裝，包括： 一封裝構件，其中包括多個導電路徑； 一第一晶片上系統封裝、一第二晶片上系統封裝、一記憶體立方體、以及一獨立被動裝置晶粒，位於該封裝構件上方並接合到該封裝構件，其中該獨立被動裝置晶粒以及該記憶體立方體中的每一個都是經由該等導電路徑的一部份電性連接至該第一晶片上系統封裝以及該第二晶片上系統封裝中之一者；以及 一橋接晶粒，在該封裝構件下方並接合到該封裝構件，其中該橋接晶粒將該第一晶片上系統封裝電性連接到該第二晶片上系統封裝。
  17. 如請求項16所述的積體電路封裝，其中該橋接晶粒包括一導電路徑在其中，並且該導電路徑的兩端連接至該封裝構件中的兩個垂直路徑，並且其中該兩個垂直路徑中的每一個包括垂直對準一垂直線的多個導電墊以及導孔。
  18. 如請求項16所述的積體電路封裝，其中該封裝構件包括一中介層，並且該中介層包括： 一半導體基板；以及 多個通孔，貫穿該半導體基板，其中一些該通孔將該第一晶片上系統封裝連接到該橋接晶粒。
  19. 如請求項16所述的積體電路封裝，更包括一封裝基板，位於該封裝構件下方並接合到該封裝構件，其中該橋接晶粒至少部分地延伸到該封裝基板中。
  20. 如請求項19所述的積體電路封裝，更包括在該橋接晶粒與該封裝基板之間的多個焊料區域，其中該等焊料區域將該橋接晶粒接合到該封裝基板。
TW109144935A 2019-12-20 2020-12-18 積體電路封裝及其形成方法 TWI795700B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962951240P 2019-12-20 2019-12-20
US62/951,240 2019-12-20
US17/022,791 2020-09-16
US17/022,791 US11735572B2 (en) 2019-12-20 2020-09-16 Integrated circuit package and method forming same

Publications (2)

Publication Number Publication Date
TW202139298A true TW202139298A (zh) 2021-10-16
TWI795700B TWI795700B (zh) 2023-03-11

Family

ID=76383642

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109144935A TWI795700B (zh) 2019-12-20 2020-12-18 積體電路封裝及其形成方法

Country Status (3)

Country Link
US (1) US20230352463A1 (zh)
CN (1) CN113013153A (zh)
TW (1) TWI795700B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI807660B (zh) * 2022-03-02 2023-07-01 力成科技股份有限公司 封裝元件及其製作方法
US11972998B2 (en) 2021-10-22 2024-04-30 Shunsin Technology (Zhong Shan) Limited Semiconductor package device with dedicated heat-dissipation feature and method of manufacturing semiconductor package device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8102663B2 (en) * 2007-09-28 2012-01-24 Oracle America, Inc. Proximity communication package for processor, cache and memory
US8008764B2 (en) * 2008-04-28 2011-08-30 International Business Machines Corporation Bridges for interconnecting interposers in multi-chip integrated circuits
US10833052B2 (en) * 2016-10-06 2020-11-10 Micron Technology, Inc. Microelectronic package utilizing embedded bridge through-silicon-via interconnect component and related methods
US10317459B2 (en) * 2017-04-03 2019-06-11 Nvidia Corporation Multi-chip package with selection logic and debug ports for testing inter-chip communications
US10163798B1 (en) * 2017-12-22 2018-12-25 Intel Corporation Embedded multi-die interconnect bridge packages with lithotgraphically formed bumps and methods of assembling same
US11569173B2 (en) * 2017-12-29 2023-01-31 Intel Corporation Bridge hub tiling architecture
US10504848B1 (en) * 2019-02-19 2019-12-10 Faraday Semi, Inc. Chip embedded integrated voltage regulator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11972998B2 (en) 2021-10-22 2024-04-30 Shunsin Technology (Zhong Shan) Limited Semiconductor package device with dedicated heat-dissipation feature and method of manufacturing semiconductor package device
TWI807660B (zh) * 2022-03-02 2023-07-01 力成科技股份有限公司 封裝元件及其製作方法

Also Published As

Publication number Publication date
US20230352463A1 (en) 2023-11-02
TWI795700B (zh) 2023-03-11
CN113013153A (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
US10770437B2 (en) Semiconductor package and manufacturing method of the same
US11721598B2 (en) Method of forming semiconductor device package having testing pads on an upper die
TWI714403B (zh) 半導體結構及其製造方法
US11735572B2 (en) Integrated circuit package and method forming same
KR102148907B1 (ko) 상호접속 칩
CN113540059A (zh) 封装的半导体器件及其形成方法
TW202114111A (zh) 封裝
US20230352463A1 (en) Integrated Circuit Package and Method Forming Same
US11462495B2 (en) Chiplets 3D SoIC system integration and fabrication methods
TWI785524B (zh) 半導體封裝體及其製造方法
US20220271014A1 (en) Semiconductor structure and manufacturing method thereof
US20240088077A1 (en) Chiplets 3d soic system integration and fabrication methods
KR20210117138A (ko) 다이 적층 구조체 및 그 형성 방법
US11810793B2 (en) Semiconductor packages and methods of forming same
TWI745042B (zh) 封裝及其製造方法
US12002799B2 (en) Die stacking structure and method forming same
TWI727483B (zh) 封裝及其製造方法
US20230395517A1 (en) 3D Stacking Architecture Through TSV and Methods Forming Same
US20240038718A1 (en) Semiconductor Package and Method
CN113097184A (zh) 半导体结构及其形成方法
CN117637603A (zh) 半导体装置及方法