TW202129896A - 用於晶粒至晶粒互連件之整合式橋接技術 - Google Patents

用於晶粒至晶粒互連件之整合式橋接技術 Download PDF

Info

Publication number
TW202129896A
TW202129896A TW109133525A TW109133525A TW202129896A TW 202129896 A TW202129896 A TW 202129896A TW 109133525 A TW109133525 A TW 109133525A TW 109133525 A TW109133525 A TW 109133525A TW 202129896 A TW202129896 A TW 202129896A
Authority
TW
Taiwan
Prior art keywords
bridge
semiconductor die
section
package
semiconductor
Prior art date
Application number
TW109133525A
Other languages
English (en)
Inventor
目榮 謝
曉瑩 汪
雪玲 林
桂菁 黃
忠斌 康
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW202129896A publication Critical patent/TW202129896A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1272—Semiconductive ceramic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

本發明揭示一種電子裝置及相關方法。在一實施例中，該電子裝置可包括一半導體封裝體，該半導體封裝體包括：一封裝體基體、在該封裝體基體上之一第一半導體晶粒、在該封裝體基體上之一第二半導體晶粒、在該封裝體基體上之一第三半導體晶粒、以及至少部分嵌入在該封裝體基體中之一橋接互連件。該橋接互連件可包括：一第一橋接區段，其耦接該第一半導體晶粒至該第二半導體晶粒；一第二橋接區段，其耦接該第二半導體晶粒至該第三半導體晶粒；以及一電源-接地區段，其在該第一區段與該第二區段之間，該電源-接地區段包含耦接至該第二半導體晶粒之第一及第二傳導跡線。

Description

用於晶粒至晶粒互連件之整合式橋接技術
本文所描述之實施例大體上關於包括位在多個半導體晶粒之間的橋接件之半導體封裝體幾何結構。
在半導體封裝中，當額外組件嵌入位居較中央之半導體晶粒的佔用面積之下時，電源線會經常中斷。期望能有解決這些關注問題、及其他技術挑戰之半導體封裝體組態。
於本發明的一個態樣中，揭示一種半導體封裝體，包含：一封裝體基體；在該封裝體基體上的一第一半導體晶粒；在該封裝體基體上的一第二半導體晶粒；在該封裝體基體上的一第三半導體晶粒，其位於該封裝基板上；以及至少部分嵌入在該封裝體基體中的一橋接互連件，該橋接互連件包含：一第一橋接區段，其耦接該第一半導體晶粒至該第二半導體晶粒；一第二橋接區段，其耦接該第二半導體晶粒至該第三半導體晶粒；以及在該第一區段與該第二區段之間的一電源-接地區段，該電源-接地區段包含耦接至該第二半導體晶粒的第一及第二傳導跡線。
以下描述及圖式充分說明特定實施例以使得熟習此項技術者能夠實踐。其他實施例可以包括結構、邏輯、電氣、製程上、和其他的變化。一些實施例之部分及特徵可包括於或取代其他實施例之彼等部分及特徵。申請專利範圍中闡述之實施例涵蓋彼等申請專利範圍之所有可用等效者。
本文揭示的系統及方法可解決與半導體封裝體佈局相關聯的電源完整性挑戰。例如，不想要的矽裝置與電力輸送網路間之AC迴路電感可引起電源供應器雜訊感應顫動(PSIJ)增加。類似地，在封裝體內的參考平面具有不連續性的情況下，阻抗負載線效能可受影響。這些電源完整性挑戰可例如在要求多個晶粒之每一者之間高密度耦接的具有嵌入式橋接組件之多晶片封裝體中發生。
本案所揭示的是使用一整合式橋接組件將那些晶粒彼此耦接之具有多個晶粒的半導體封裝體。該整合式橋接件可含有一中間電源-接地區段，以便使電源-接地網路連至中央晶粒之連接不中斷，並且允許參考平面沒有大的不連續性。該中間電源-接地區段可隔離兩個外部區段，該等兩個外部區段包括分別將該第一晶粒連接至該第二晶粒及將該第二晶粒連接至該第三晶粒的跡線。該設計藉由降低的AC迴路電感可允許有改良的一多晶片封裝體之電源完整性效能，且改善阻抗負載線效能。
圖1A-1B為具有包括一嵌入式電容器158的一整合式橋接組件140之多晶片封裝體100的示意圖。封裝體100可為具有用於經改良電源完整性之一整合式橋接組件的一多晶片半導體封裝體總成。圖1A為一橫截面示意圖，而圖1B為一俯視示意圖。圖1A及圖1B將一起論述。
封裝體100可包括，舉例而言，具有第一側112、第二側114、及核心層116之基體110、通孔118、電源(VCC)供應跡線120、接地(Vss)跡線122、焊球124、焊料凸塊126、126'、信號跡線128、半導體晶粒130、132、134、具有區段142、144、146之橋接組件140、焊盤側(landside)通孔150、焊盤側平面152、傳導跡線154、156、電容器158及橋接基體材料160。
在封裝體100中，半導體晶粒130、132、134可置放並耦接於封裝體基體110之第一側112上。晶粒130、132、134可透過嵌入封裝體110中之組件、諸如通孔118、跡線120、122、信號跡線128及橋接組件140，電氣耦接至其他組件及/或彼此。橋接組件140可包括例如基體材料160，其界定出側區段142、146，而其間為中間區段144。電容器158可為例如嵌入橋接組件140、於中間區段144中。
基體110可以是，例如，一半導體封裝體基體，其承裝有一或多個半導體晶粒，諸如晶粒130、132、134。封裝體基體110可以具有由一介電質或核心層116分開之相對於第二側114的第一側112。封裝體基體110可透過通孔118及信號跡線128而連接至半導體晶粒130、132、134。在其他配置中，封裝體基體110可以是一無核心基體，例如不具有一核心層116。通孔118及信號跡線128可允許從半導體晶粒130、132、134透過封裝體基體110電氣連接至一電路板及/或至安裝在封裝體110上或電路板上的其他組件。
針對總成100，電源跡線120可連接至一電源供應參考電壓(VCC)。電源跡線120可包括傳導跡線、接觸墊、通孔或其他傳導路徑，以允許參考電源電壓(VCC)耦接至半導體晶粒130、132、134其中一或多者。在一些狀況下，電源跡線120可耦接至一或多個電源平面，其例如自一電路板(未示出)經由焊球124接收電源電壓(VCC)。
針對總成100，接地跡線122可連接至一接地參考電壓(Vss)。接地跡線122可包括傳導跡線、接觸墊、通孔或其他傳導路徑，以允許參考接地電壓(Vss)耦接至半導體晶粒130、132、134其中一或多者。在一些狀況下，接地跡線122可耦接至一或多個接地平面，其例如自該電路板(未示出)經由焊球124接收接地電壓(Vss)。
焊球124可例如為由導電焊料製成的球柵陣列(BGA)，呈一適當圖案，以產生電氣連接。焊球124可以在封裝體110的第二側114上，用以連接封裝體110至一電路板或其他組件(未示出)。焊料凸塊126、126'可在封裝體110的第一側112上，用以連接封裝110至晶粒130、132、134。焊球124及焊料凸塊126、126'可連接至由傳導材料製成的跡線、通孔、接觸墊、或其組合，以允許電氣連接至或通過封裝體110、晶粒130、132、134、或其他組件。焊球124及焊料凸塊126、126'可底部填充有一適當的黏著劑，諸如，例如本技藝領域習知的環氧樹脂或其他黏著劑。
半導體晶粒130、132、134可安裝在封裝體基體110上。晶粒130、132、134可為，例如一中央處理單元(CPU)、一平台控制器集線器/晶片組晶粒(PCH)、一圖形處理單元(GPU)、一記憶體晶粒、一場可規劃閘陣列(CBAA)或另外的半導體晶粒。半導體晶粒130、132、134透過複數個焊料凸塊或其他互連件126、126'可耦接至封裝體基體110之第一側112。半導體晶粒130、132、134可透過橋接組件140耦接至彼此、至電源跡線120、至接地跡線122、或以上的組合。
橋接組件140可容許第一、第二及第三半導體晶粒130、132、134之間的連接。橋接組件140可嵌入例如封裝體110的第一側112中，介於核心層116與晶粒130、132、134之間。
橋接組件140可由一基體材料160製造而形成橋接組件之形狀。基體材料160舉例而言，可為承裝橋接組件140內部之跡線、通孔、接觸墊、被動組件、或其他組件之一材料。基體材料160可為例如一矽、玻璃、或陶瓷基材。在部分範例中，橋接組件140可額外包含一模製框架於基體上、伴隨或相鄰於該基體。模製框架舉例而言可為諸如熱固性的一有機材料，諸如環氧樹脂聚合物之熱塑性材料或其他模製化合物。
橋接組件140可包括三個區段：第一側區段142，其最靠近半導體晶粒130；位在橋接組件140之中央部分中之中間區段144；以及第二側區段146，其最接近半導體晶粒134。中間區段144可實體及電氣隔離該第一側區段142與第二側區段146。
第一側區段142可包括一電氣路由層162。電氣路由層162可包括一或多個金屬層，例如電氣信號路由層162A、接地(VSS)參考平面162B及電源(VCC)參考平面162C。舉例而言，透過電氣信號路由層162A，第一晶粒130耦接至第二晶粒132。
第二側區段146可包括電氣路由層164。電氣路由層164可包括一或多個金屬層，例如電氣信號路由層164A、接地(VSS)參考平面164B及電源(VCC)參考平面164C。舉例而言，透過電氣信號路由層164A，第二晶粒132耦接至第三晶粒134。
焊盤側通孔150、焊盤側平面152、傳導跡線154、156、及電容器158可至少部分地嵌入於橋接組件140中且走行通過該等區段142、144、146中之一或多者，以產生在半導體晶粒130、132、134與其他組件之間的各種電源-接地連接。
電源(VCC)平面121及接地(Vss)平面123可走行通過封裝體110之第一側112中的中間區段144，以允許電源(VCC)跡線120及接地(Vss)跡線122連接至中央的半導體晶粒132。電源(VCC)平面121與接地(Vss)平面123可彼此平行地延行，且藉由介電材料彼此隔離。
電容器158可為例如部分嵌入於橋接組件140中的一去耦電容器。例如，電容器158可為一多層陶瓷電容器(MLCC)或一矽電容器。在一些情況下，電容器158可嵌入於橋接組件140之中間區段144中。在一些範例中，一不同或額外類型之被動組件可部分或完全嵌入於橋接組件140中。
電容器158可例如包括第一端子158A及第二端子158B。第一端子158A可耦接至接地(Vss)跡線122，而第二端子158B可耦接至電源(VCC)跡線120。電容器158可透過例如焊盤側通孔150及焊盤側平面152，耦接至封裝體110之第二側114中的跡線120、122。在一些情況下，電容器158可透過延伸通過該橋接組件140之表面的焊盤側通孔150，耦接至電氣路由層162、164中的跡線或參考平面。在一些情況下，可使用穿矽通孔(TSV)。在一些情況下，電容器158可例如透過傳導跡線154、156、電源(VCC)平面121及接地(Vss)平面123，耦接至半導體晶粒130、132、134中的一或多者。
帶有嵌入式電容器158之整合式橋接件140可允許在多晶片半導體封裝體100中改善電源完整性。通經中間區段144之中間的半導體晶粒132耦接至電源(VCC)跡線120及接地(Vss)跡線122可防止可能導致較差電源完整性之更長、更廣路徑。
圖2A-2B為具有一整合式橋接組件240之一多晶片封裝體200的示意圖。圖2A為一橫截面示意圖，而圖2B為一俯視示意圖。圖2A及圖2B將一起論述。
封裝體200可包括，舉例而言，具有第一側212、第二側214及核心層216之基體210、通孔218、電源(VCC)跡線220、電源(VCC)平面221、接地(Vss)跡線222、接地(Vss)平面223、焊球224、焊料凸塊226、226'、半導體晶粒230、232、234、235、具有區段242、244、246之橋接組件240、焊盤側通孔250、焊盤側平面252、傳導跡線254、256、電容器258，及橋接基體材料260。除非另有提及，封裝體200中的組件係類似於封裝體100中的對應組件。
在封裝體200中，半導體晶粒230、232、234可置放並耦接於封裝體基體210之第一側212上。晶粒230、232、234可透過嵌入封裝體210中之組件、諸如通孔218、跡線220、222、信號跡線228及橋接組件240，電氣耦接至其他組件及/或彼此。橋接組件240可包括例如基體材料260，其界定出側區段242、246，而其間為中間區段244。焊盤側通孔250、焊盤側平面252、傳導跡線254、256可嵌入於橋接組件240基體260中。電容器258可在例如封裝體基體210之表面214上、相對半導體晶粒230、232、234、235。
在橋接組件240中，除了焊盤側通孔250及焊盤側平面252以外，傳導跡線254、256亦可將晶粒230、232、234、235之電源-接地連接耦接至彼此、至電源(VCC)跡線220、接地(Vss)跡線222、其他組件或其組合。
嵌入於橋接組件240中之傳導跡線254、256可彼此平行，且堆疊於中間區段244中。在一些情況下，傳導跡線254可包括一中央接地(Vss)平面254。在一些情況下，傳導跡線256可包括一中央電源(Vcc)平面。中央接地(Vss)平面254及中央電源(VCC)平面256可按交替方式堆疊在橋接組件240之中間區段244內。中央電源(Vss)平面254與中央電源(VCC)平面256可例如耦接至第二半導體晶粒232，以及耦接至在橋接組件240上或附近的其他跡線、通孔或接觸墊。中央接地(Vss)平面254，中央電源(VCC)平面256可例如具有一厚度，其大於橋接組件240中之其他參考平面，例如，存在於橋接組件240之區段242、246內部的參考平面或跡線。在一些情況下，中央接地(Vss)平面254及中央電源(VCC)平面256，例如透過焊盤側通孔250及焊盤側平面252，係耦接至存在於橋接組件240之區段242、246內部的參考平面。
電容器258可安置於封裝體基體210之表面214、焊盤側表面上。電容器258透過通孔218、跡線220、222或其他平面可耦接至該橋接組件240，例如中央接地(Vss)平面254及中央電源(Vcc)平面256，以降低電容器258與半導體晶粒230、232、234、235之間的AC迴路電感。在一些情況下，電容器258可耦接至存在橋接組件240之區段242、246內部的參考平面，例如接地(Vss)參考平面162B、164B及電源(VCC)參考平面162C、164C。
在一些情況下，第一晶粒230透過電氣信號路由262A(類似於圖1A及1B中之電氣信號路由162A)耦接至第二晶粒232。在一些情況下，第二晶粒232透過電氣信號路由264A(類似於圖1A及1B中之電氣信號路由164A)耦接至第三晶粒234。
圖3係具有一整合式橋接組件340之一多晶片封裝體300的一示意圖。
封裝體300可包括，舉例而言，具有第一側312、第二側314、及核心層316之基體310、通孔318、電源(VCC)供應跡線320、接地(Vss)跡線322、焊球324、焊料凸塊326、326'、半導體晶粒330、332、334、具有區段342、344、346、347之橋接組件340、焊盤側通孔350、焊盤側平面352、第一傳導跡線354、356、後續傳導跡線354'、356'、電容器358及橋接基體材料360。除非另有提及，封裝體300中的組件係類似於封裝體100中的對應組件。
在封裝體300中，半導體晶粒330、332、334可置放並耦接於封裝體基體310之第一側312上。晶粒330、332、334可透過嵌入於封裝體310中之組件，諸如通孔318、跡線320、322、信號跡線328及橋接組件340，電氣耦接至其他組件及/或彼此。橋接組件340可包括例如基體材料360，其界定出側區段342、346，而其間為中間區段344。
嵌入於橋接組件340中之傳導跡線354、356可彼此平行，且堆疊於中間區段344中。在一些情況下，傳導跡線354可包括一第一中央接地(Vss)平面354。在一些情況下，傳導跡線356可包括一第一中央電源(Vcc)平面356。第一中央接地(Vss)平面354及第一中央電源(VCC)平面356可按交替方式堆疊在橋接組件340之中間區段344內。第一中央參考平面354、356可例如耦接至第二半導體晶粒332，以及耦接至在橋接組件340上或附近的其他跡線、通孔或接觸墊。第一中央參考平面354、356可例如具有一厚度，其大於橋接組件340中之其他參考平面，例如，存在於橋接組件340之區段342、346內部的參考平面或跡線。在一些情況下，第一中央參考平面354、356，例如透過焊盤側通孔350及焊盤側平面352，係耦接至存在於橋接組件340之區段342、346內部的參考平面。
橋接組件340包括一第四區段347，並且相對於參封裝體100、200所論述的橋接組件具有較大的佔用面積。橋接組件340的第四區段347可包括堆疊於後續中央參考平面區段347中的後續傳導跡線354'、356'。在一些情況下，後續傳導跡線354'可包括一後續中央接地(Vss)平面354'。於一些情況中，後續傳導跡線356'可以包括一後續中央電源(Vcc)平面356'。後續中央參考平面354'、356'可以交替方式堆疊在該橋接組件340之第四區段347內。後續中央參考平面354'、356'可例如耦接至第一半導體晶粒330，並且耦接至位在橋接組件340上或附近之其他跡線、通孔、或接觸墊。此可允許額外耦接電源(VCC)跡線320、接地(Vss)跡線322、或去耦電容器至第一半導體晶粒330。
後續中央參考平面354'、356'可例如具有類似於第一中央參考平面354、356之厚度。在一些情況下，後續中央參考平面354'、356'耦接至第一中央參考平面354、356，例如透過焊盤側通孔350、焊盤側平面352或區段342。
焊盤側通孔350、焊盤側平面352可嵌入於橋接組件340基體360中。在橋接組件340中，焊盤側通孔350及焊盤側平面352，可將晶粒330、332、334之電源-接地連接耦接至彼此、至電源(VCC)跡線320、接地(Vss)跡線322、其他組件或其組合。
電容器358可在例如封裝體基體310之表面314上、相對半導體晶粒330、332、334。在一些情況下，電容器358可透過焊盤側通孔318、跡線320、322或其他平面，耦接至至少第一中央參考平面354、356及後續中央參考平面354'、356'，以減小電容器358與半導體晶粒330、332、334之間的AC迴路電感。在一些情況下，電容器358可耦接至存在於橋接組件340之區段342、346內部的參考平面。
圖4A-4I為描繪一種製造具有整合式橋接組件之多晶片封裝體之方法的示意圖。
該方法始於將一被動組件附接至一載體材料(圖4A)。該被動組件可為例如一去耦電容器。接著，可在該載體上的被動組件上方製造模具層(圖4B)。模具層可包括用於將被建構之橋接組件的基體材料。模具層可為例如射出或壓縮模製。
接著，在圖4C中，模具開口係可形成於該模具層中。這些能夠被形成包括通孔、跡線、或其他傳導材料。該等模具開口可例如藉由一雷射或一機械鑽孔程序形成。
在圖4D中，傳導路由係可形成於該模具層的該開口中。此可包括嵌入於橋接組件中之通孔、跡線或其他形式之傳導路由。該傳導路由可例如藉由電鍍或蝕刻程序而形成。隨後，橋接組件之傳導平面或電氣路由層可，諸如藉由一電鍍或蝕刻程序(圖4E)，形成於該橋接組件之各個區段中。
同時，係可製備半導體封裝基體(圖4F)。從一核心封裝體基體，一空腔及傳導路由可在該核心(例如，介電)層中製造，諸如通孔、跡線、或其他傳導材料。此可例如藉由電鍍、蝕刻、鑽孔或其組合來完成。在一些情況下，一無核心基體可以被使用。
接著，在圖4G中，來自圖4E之橋接組件可與半導體封裝體基體整合。例如，可藉由將橋接組件插入至該空腔來達成。在一些情況下，此可藉由一回焊程序完成。
隨後，可在封裝體基體上或之中形成傳導路由及通孔，連接至橋接組件(圖4H)中之路由。此可例如藉由電鍍、蝕刻、鑽孔或其組合來完成。
最後，半導體晶粒可附接至封裝體基體並透過該橋接組件耦接(圖4I)。舉例來說，此可以藉由例如一回焊程序，以焊料凸塊連接來完成。
圖5例示一種系統層級圖，其繪示包括如本揭露內容上述之半導體封裝體的一種電子裝置(例如系統)之一範例。包括圖5以展示用於具有整合式橋接組件之半導體封裝體的一較高層級裝置應用之範例。在一實施例中，系統500包括但不限於一桌上型電腦、膝上型電腦、輕省筆電(netbook)、平板電腦、筆記型電腦、個人數位助理(PDA)、伺服器、工作站、蜂巢式電話、移動運算裝置、智慧型手機、網際網路用具或任何其他類型的運算裝置。在一些具體例中，系統500為一系統單晶片(SOC)系統。
在一實施例中，處理器510具有一或多個處理器核心512及512N，其中512N表示處理器510內部的第N個處理器核心，其中N為正整數。在一實施例中，系統500包括有含510及505之多個處理器，其中處理器505具有類似或等同於處理器510的邏輯。在一些實施例中，處理核心512包括有，但不限於用以擷取指令之預取邏輯、用以解碼該等指令之解碼邏輯、用以執行指令之執行邏輯以及類似者。於一些實施例中，處理器510具有一快取記憶體516以快取用於系統500之指令及/或資料。快取記憶體516可組織成包括有快取記憶體之一或多層級的一階層式結構。
在一些實施例中，處理器510包括一記憶體控制器514，該記憶體控制器可操作以進行使該處理器510能夠存取且與記憶體530通訊的功能，該記憶體530包括一依電性記憶體532及/或一非依電性記憶體534。在一些實施例中，處理器510與記憶體530及晶片組520耦接。處理器510亦可耦接至一無線天線578以與組配成傳送及/或接收無線信號之任何裝置通訊。於一實施例中，無線天線578之介面係依據，但不限於IEEE 802.11標準及其相關家族，Home Plug AV (HPAV)， 超寬頻(UWB)，藍牙， WiMAX，或任何型式之無線通訊協定操作。
在一些實施例中，依電性記憶體532包括，但不限於同步動態隨機存取記憶體(SDRAM)、動態隨機存取記憶體(DRAM)、RAMBUS動態隨機存取記憶體(RDRAM)、及/或任何其他類型的隨機存取記憶體裝置。非依電性記憶體534包括但不限於快閃記憶體、相變記憶體(PCM)、唯讀記憶體(ROM)、電可抹除可規劃唯讀記憶體(EEPROM)或任何其他類型之非依電性記憶體裝置。
記憶體530儲存要由處理器510執行的信息和指令。在一實施例中，記憶體530在處理器510正在執行指令時亦可儲存暫時變數或其他中間資訊。在所例示的實施例中，晶片組520經由點對點(PtP或P-P)介面517及522與處理器510連接。晶片組520使處理器510能夠連接到系統500中的其他元件。在該範例系統的一些實施例中，介面517及522根據諸如Intel ®快速通道互連(Quick Path Interconnect, QPI)之一PtP通訊協定或類似者來操作。在其他具體例中，可使用不同的互連件。
在一些實施例中，晶片組520可操作來與處理器510、505N、顯示器裝置540及其他裝置通訊，包括一匯流排橋接件572、智慧型TV 576、I/O裝置574、非依電性記憶體560、儲存媒體(例如一或多個大量儲存裝置)562、鍵盤/滑鼠564、網路介面566、以及消費者電子裝置577(例如PDA、智慧型手機、平板等等)。在一實施例中，晶片組520透過一介面524與此等裝置耦接。晶片組520亦可耦接至一無線天線578以與任何組配成傳送及/或接收無線信號之裝置通訊。
晶片組520經由介面526連接至顯示器裝置540。顯示器540可為例如液晶顯示器(LCD)、電漿顯示器、陰極射線管(CRT)顯示器、或視覺顯示裝置的任何其他形式。在該範例系統的一些實施例中，處理器510與晶片組520係合併至一單一SOC。另外，晶片組520連接至一或多個匯流排550及555，其互連各種系統元件，諸如I/O裝置574、非依電性記憶體560、儲存媒體562、鍵盤/滑鼠564及網路介面566。匯流排550和555可經由一匯流排橋接件572互連在一起。
在一實施例中，大容量的儲存裝置562包括，但不限於一固態驅動機、一硬碟驅動機、一通用串列匯流排快閃記憶體驅動機、或任何其他形式之電腦資料儲存媒體。在一實施例中，網路介面566乃藉由任何類型之眾所周知的網路介面標準來實施，包括但不限於一乙太網路介面、一通用串列匯流排(USB)介面、一週邊組件互連(PCI)快捷介面、一無線介面及/或任何其他合適類型的介面。在一實施例中，無線介面根據但不限於IEEE 802.11標準及其相關家族、Home Plug AV(HPAV)、超寬頻帶(UWB)、藍牙、WiMAX或任何形式之無線通訊協定來操作。
雖然圖5所示模組被描繪為系統500內之分開的區塊，由此等區塊中之一些所執行的功能可整合於一單一半導體電路內，或者可使用兩個或兩個以上分開的積體電路來實施。舉例來說，雖然快取記憶體516被描繪為處理器510內的一單獨區塊，但快取記憶體516(或516之選定態樣)可併入至處理器核心512中。
為了更好地例示本文中揭示之方法及設備，在此提供實施例之非限制性清單：
範例1可包括一半導體封裝體，其包括一封裝體基體、在該封裝體基體上之一第一半導體晶粒、在該封裝體基體上之一第二半導體晶粒、在該封裝體基體上之一第三半導體晶粒、以及至少部分嵌入在該封裝體基體中之一橋接互連件。 該橋接互連件可包括：一第一橋接區段，其耦接該第一半導體晶粒至該第二半導體晶粒；一第二橋接區段，其耦接該第二半導體晶粒至該第三半導體晶粒；以及一電源-接地區段，其在該第一區段與該第二區段之間，該電源-接地區段包含耦接至該第二半導體晶粒之第一及第二傳導跡線。
範例2可包括範例1，其中該等第一及第二傳導跡線包含接地及電源跡線。
範例3可包括範例1-2中任一者，其更包含耦接至該等第一傳導跡線及該等第二傳導跡線的一被動組件。
範例4可包括範例1-3中任一者，其中該被動組件係嵌入該橋接互連件中。
範例5可包括範例1-4中任一者，其中該被動組件係位駐於該封裝體基體的一外部表面上。
範例6可包括範例1-5中任一者，其中該被動組件包含一電容器。
範例7可包括範例1-6中任一者，或者其中該電容器包含一矽電容器。
範例8可包括範例1-7中任一者，其中該電容器包含一多層陶瓷電容器。
範例9可包括範例1-8中任一者，其中該橋接互連件之該第一橋接區段及該第二橋接區段進一步包含耦接該第一半導體晶粒至該第二半導體晶粒以及耦接該第二半導體晶粒至該第三半導體晶粒之跡線。
範例10可包括範例1-9中任一者，其中該橋接互連件進一步包含一第二電源-接地區段，其包含耦接至該第一半導體晶粒的第三傳導跡線及第四傳導跡線。
範例11可包括範例1-10中任一者，其中該第二電源-接地區段相鄰於該第一橋接區段。
範例12可包括範例1-11中任一者，其中該橋接互連件包含至少部分地幅跨該第一半導體晶粒、該第二半導體晶粒、與該第三半導體晶粒下方的一橫向截面。
範例13可包括一橋接組件，其包含一橋接基體，以及在其上的一電氣路由層。該電氣路由層可包括一第一橋接區段，其耦接一第一半導體晶粒至一第二半導體晶粒，一第二橋接區段，其耦接該第二半導體晶粒耦合至一第三半導體晶粒，以及一電源-接地區段，其在該第一區段與該第二區段之間，該電源-接地區段包含耦接至該第二半導體晶粒之第一及第二傳導跡線。
範例14可包括範例13，其中該橋接基體包含一有機基體，其包括一熱固性或熱塑性樹脂。
範例15可包括範例13-14中任一者，其中該電氣路由層進一步包含一或多個金屬層。
範例16可包括範例13-15中任一者，其中該電氣路由層進一步包含至少一接地平面及至少一個電源平面。
範例17可包括範例13-16中任一者，其進一步包含一被動組件，其於該電源-接地區段中且耦接至該電氣路由層。
範例18可包括範例13-17中任一者，其中該被動組件透過一或多個通孔耦接至該電氣路由層。
範例19可包括一種製造一半導體封裝體之方法，該方法包含：製備一封裝體基體，包括在該封裝體基體中製造一空腔；以及插入傳導路由至該封裝體基體中；製造一橋接組件，包含模製一層件，以及插入傳導路由於其上；插入該橋接組件至該封裝體基體之該空腔中；附接一或多個半導體晶粒至該封裝體基體；以及電氣耦接該橋接組件至該一或多個半導體晶粒。
範例20可包括範例19，其中模製一層件包含模製於一被動組件上方。
本說明書全篇中，複數示例可實施描述為單一示例的組件、操作或結構。儘管一或多個方法之個別操作係例示且描述為單獨操作，但可並行地執行個別操作中之一或多者，且並不要求以所例示之次序執行操作。範例組態中呈現為單獨組件之結構及功能性可實施為組合式結構或組件。類似地，呈現為單一組件之結構及功能性可實施為單獨組件。此等及其他變化、修改、添加及改良均落入本文標的之範疇內。
儘管本發明標的之綜述參考了具體範例實施例來描述，但在不脫離本發明揭露內容之實施例的更廣範疇之情況下，可對此等實施例作出各種修改及改變。本發明標的之此等實施例在本文中可個別地或共同地以用語「本發明」指述，其僅為了方便而非意欲將本申請案之範疇自願地限縮於任何單一揭示內容或發明概念，如果實際上揭示了超過一個的話。
本文中所例示之實施例被進行足夠詳細的描述，以使熟習此項技術者能夠實踐所揭示之教示。其他實施例可被用及從本文衍生，以使得可在不脫離本揭露內容之範疇下作出結構及邏輯的替代及改變。因此，此詳細說明乙節不得採以限制性意義，且各種實施例之範疇僅由所附申請專利範圍以及此等申請專利範圍有權主張之等效物的完整範圍所界定。
如本文中所使用，用語「或」可採包括性或排他性意義解釋。此外，針對本文中描述為單一實例之資源、操作或結構可提供複數個實例。此外，各種資源、操作、模組、引擎及資料儲存區之間的邊界在某程度上係任意的，並且特定操作係以特定說明性組態之上下文加以例示。功能性之其他分配是設想得到的且可落入本揭露內容之各種實施例的範疇內。一般而言，呈現為範例組態中之單獨資源之結構及功能性可實施為一組合式結構或資源。類似地，呈現為單一資源之結構及功能性可實施為一單獨資源。此等及其他變化、修改、添加及改良落入如由所附申請專利範圍表示的本揭露內容之實施例的範疇內。說明書及圖式係要據此被視為呈例示性意義而非限制性意義。
出於解釋之目的，前述說明係參考具體範例實施例加以描述。然而，以上例示性論述並非意欲為詳盡的，或將可能的範例實施例限縮於所揭示之精確形式。鑒於上述教示，許多修改及變異為可能。該等範例實施例的選擇及敘述係為了最佳地解釋所涉及之原理及其實際應用，以藉此使熟習此項技術者能夠最佳利用具各種修改的各種範例實施例而適合於所考慮的特定用途。
亦應理解，儘管「第一」、「第二」等用語在本文中可用以描述各種元件，但此等元件不應受此等用語限制。此類用語僅係用以區別一元件與另一元件而已。舉例而言，在不脫離本發明範例實施例之範疇的情況下，一第一接點可被命為一第二接點，且類似地，一第二接點可被命為一第一接點。該第一接點及該第二接點二者均為接點，但它們不是同一個接點。
本文範例實施例之描述中所使用的術語僅係為了描述特定範例實施例之目的，且非意欲為限制性的。就範例實施例及所附範例之描述中所使用者，單數形式「一」及「該」亦意欲包括複數形式，除非上下文另有明確指示。亦將理解，本文所使用之用語「及/或」係指涉及涵蓋相關聯的所列項目中之一或多者的任何及所有可能組合。將進一步理解，用語「包含」在本文中使用時，係指明所述特徵、整數、步驟、操作、元件及/或組件之存在，但是不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其等之群組之存在或增添。
如本文中所使用，用語「若」可視上下文而解釋為意味「當……時」或「在……之情況下」或「回應於判定」或「回應於偵測到」。類似地，用語「若判定」或「若偵測到[一所陳述條件或事件]」可視上下文而解釋為意味「一旦判定」或「回應於判定」或「一旦偵測到[所陳述條件或事件]」或「回應於偵測到[所陳述條件或事件]」。
100,200:(半導體)封裝體 110,210:封裝體基體 112,212,312:第一側 114:第二側 116,216,316:核心層 118,218:通孔 120:電源(VCC)(供應)跡線 121,221:電源(VCC)平面 122:接地(Vss)跡線 123,223:接地(Vss)平面 124,224,324:焊球 126,126',226,226',326,326':焊料凸塊 128,228,328:信號跡線 130,132,134:半導體晶粒 140,240,340:橋接組件 142:(第一)側區段 144,244:中間區段 146:(第二)側區段 150,250,350:焊盤側通孔 152,252,352:焊盤側平面 154,156:傳導跡線 158,258,358:電容器 158A:第一端子 158B:第二端子 160:橋接基體材料 162,164:電氣路由層 162A,164A,262A,264A:電氣信號路由層 162B,164B:接地(VSS)參考平面 162C,164C:電源(VCC)參考平面 214,314:第二側；表面 220:(電源(VCC))跡線 222,322:(接地(Vss))跡線 230,232,234,235,334:(半導體)晶粒 242,246,342,346:(側)區段 254:傳導跡線；中央接地(Vss)平面 256:傳導跡線；中央電源(Vcc)平面 260:基體材料 300:(多晶片)封裝體 340:(整合式)橋接組件 310:(封裝體)基體；封裝體 318:(焊盤側)通孔 320:(電源(VCC)供應)跡線 330:(第一半導體)晶粒 332:(第二半導體)晶粒 344:(中間)區段 347:(第四)區段；中央參考平面區段 354:(第一)傳導跡線；第一中央接地(Vss)平面；第一中央參考平面 354':後續傳導跡線；後續中央接地(Vss)平面；後續中央參考平面 356:(第一)傳導跡線；第一中央電源(Vcc)平面；第一中央參考平面 356':後續傳導跡線；後續中央電源(Vcc)平面；後續中央參考平面 360:(橋接)基體材料；基體 500:系統 505,505N,510:處理器 512:處理(器)核心 512N:處理器核心 514:記憶體控制器 516:快取記憶體 517,522,524,526:介面 520:晶片組 530:記憶體 532:依電性記憶體 534,560:非依電性記憶體 540:顯示器(裝置) 550,555:匯流排 562:儲存媒體 564:鍵盤/滑鼠 566:網路介面 572:匯流排橋接件 576:智慧型TV 574:I/O裝置 577:消費者電子裝置 578:無線天線
圖1A-1B係根據一些範例實施例之具有包括一嵌入式電容器之一整合式橋接組件的一多晶片封裝體之示意圖。
圖2A-2B為根據一些範例實施例之具有包括經修改電氣跡線之一整合式橋接組件的一多晶片封裝體之示意圖。
圖3係根據一些範例實施例之具有包括經修改電氣跡線之一整合式橋接組件的一多晶片封裝體之示意圖。
圖4A-4I為根據一些範例實施例之描繪製造具有整合式橋接組件的一多晶片封裝體之方法的示意圖。
圖5展示根據一些範例實施例之可併含具有一整合式橋接組件的一多晶片封裝之系統及方法。
100:(半導體)封裝體
110:封裝體基體
112:第一側
114:第二側
116:核心層
118:通孔
120:電源(VCC)(供應)跡線
121:電源(VCC)平面
122:接地(Vss)跡線
123:接地(Vss)平面
124:焊球
126,126':焊料凸塊
128:信號跡線
130,132,134:半導體晶粒
140:橋接組件
142:(第一)側區段
144:中間區段
146:(第二)側區段
150:焊盤側通孔
152:焊盤側平面
154,156:傳導跡線
158:電容器
158A:第一端子
158B:第二端子
162,164:電氣路由層
162A,164A:電氣信號路由層
162B,164B:接地(VSS)參考平面
162C,164C:電源(VCC)參考平面

Claims (20)

  1. 一種半導體封裝體，包含： 一封裝體基體； 在該封裝體基體上的一第一半導體晶粒； 在該封裝體基體上的一第二半導體晶粒； 在該封裝體基體上的一第三半導體晶粒；以及 至少部分嵌入在該封裝體基體中的一橋接互連件，該橋接互連件包含： 一第一橋接區段，其耦接該第一半導體晶粒至該第二半導體晶粒； 一第二橋接區段，其耦接該第二半導體晶粒至該第三半導體晶粒；以及 在該第一區段與該第二區段之間的一電源-接地區段，該電源-接地區段包含耦接至該第二半導體晶粒的第一及第二傳導跡線。
  2. 如請求項1之半導體封裝體，其中該等第一及第二傳導跡線包含接地及電源跡線。
  3. 如請求項1之半導體封裝體，更包含耦接至該等第一與第二傳導跡線之一被動組件。
  4. 如請求項3之半導體封裝體，其中該被動組件係嵌入該橋接互連件中。
  5. 如請求項3之半導體封裝體，其中該被動組件係位駐於該封裝體基體的一外部表面上。
  6. 如請求項3之半導體封裝體，其中該被動組件包含一電容器。
  7. 如請求項6之半導體封裝體，其中該電容器包含一矽電容器。
  8. 如請求項6之半導體封裝體，其中該電容器包含一多層陶瓷電容器。
  9. 如請求項1之半導體封裝體，其中該橋接互連件之該第一橋接區段及該第二橋接區段進一步包含耦接該第一半導體晶粒至該第二半導體晶粒以及耦接該第二半導體晶粒至該第三半導體晶粒的跡線。
  10. 如請求項1之半導體封裝體，其中該橋接互連件進一步包含一第二電源-接地區段，其包含耦接至該第一半導體晶粒的第三傳導跡線及第四傳導跡線。
  11. 如請求項10之半導體封裝體，其中該第二電源-接地區段相鄰於該第一橋接區段。
  12. 如請求項1之半導體封裝體，其中該橋接互連件包含至少部分地幅跨該第一半導體晶粒、該第二半導體晶粒、與該第三半導體晶粒下方的一橫向截面。
  13. 一種橋接組件，其包含： 一橋接基體；以及 在其上的一電氣路由層，該電氣路由層包含： 一第一橋接區段，其耦接一第一半導體晶粒至一第二半導體晶粒； 一第二橋接區段，其耦接該第二半導體晶粒至一第三半導體晶粒；以及 一電源-接地區段，其在該第一區段與該第二區段之間，該電源-接地區段包含耦接至該第二半導體晶粒的第一及第二傳導跡線。
  14. 如請求項13之橋接組件，其中該橋接基體包含一有機基體，其包括一熱固性或熱塑性樹脂。
  15. 如請求項13之橋接組件，其中該電氣路由層進一步包含一或多個金屬層。
  16. 如請求項13之橋接組件，其中該電氣路由層進一步包含至少一接地平面及至少一電源平面。
  17. 如請求項13之橋接組件，進一步包含一被動組件，其在該電源-接地區段中且耦接至該電氣路由層。
  18. 如請求項17之橋接組件，其中該被動組件係透過一或多個通孔耦接至該電氣路由層。
  19. 一種製造一半導體封裝體之方法，該方法包含： 製備一封裝體基體，包含： 在該封裝基體中製造一空腔；以及 插入傳導路由至該封裝體基體中； 製造一橋接組件，包含： 模製一層件；以及 插入傳導路由於其上； 插入該橋接組件至該封裝體基體之該空腔中； 附接一或多個半導體晶粒至該封裝體基體；以及 電氣耦接該橋接組件至該一或多個半導體晶粒。
  20. 如請求項19之方法，其中模製一層件包含於一被動組件上方模製。
TW109133525A 2019-12-20 2020-09-26 用於晶粒至晶粒互連件之整合式橋接技術 TW202129896A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
MYPI2019007653A MY201016A (en) 2019-12-20 2019-12-20 Integrated Bridge for Die-to-Die Interconnects
MYPI2019007653 2019-12-20

Publications (1)

Publication Number Publication Date
TW202129896A true TW202129896A (zh) 2021-08-01

Family

ID=76441687

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109133525A TW202129896A (zh) 2019-12-20 2020-09-26 用於晶粒至晶粒互連件之整合式橋接技術

Country Status (3)

Country Link
US (1) US11282780B2 (zh)
MY (1) MY201016A (zh)
TW (1) TW202129896A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11259403B1 (en) * 2020-10-30 2022-02-22 SK Hynix Inc. Printed circuit board structure for solid state drives
CN118103975A (zh) * 2021-09-30 2024-05-28 华为技术有限公司 芯片及电子设备
CN116564923A (zh) * 2022-01-28 2023-08-08 奥特斯奥地利科技与系统技术有限公司 包括基于半导体的部件的模块及其制造方法
US20230402380A1 (en) * 2022-06-08 2023-12-14 Qualcomm Incorporated Package comprising a substrate with a bridge configured for a back side power distribution network

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3111475B1 (en) * 2014-02-26 2021-02-17 Intel Corporation Embedded multi-device bridge with through-bridge conductive via signal connection
US10580738B2 (en) * 2018-03-20 2020-03-03 International Business Machines Corporation Direct bonded heterogeneous integration packaging structures
US10535608B1 (en) * 2018-07-24 2020-01-14 International Business Machines Corporation Multi-chip package structure having chip interconnection bridge which provides power connections between chip and package substrate
US11114410B2 (en) * 2019-11-27 2021-09-07 International Business Machines Corporation Multi-chip package structures formed by joining chips to pre-positioned chip interconnect bridge devices

Also Published As

Publication number Publication date
US20220392835A1 (en) 2022-12-08
US11282780B2 (en) 2022-03-22
US20210193567A1 (en) 2021-06-24
MY201016A (en) 2024-01-30

Similar Documents

Publication Publication Date Title
TW202129896A (zh) 用於晶粒至晶粒互連件之整合式橋接技術
US11348911B2 (en) Multi-chip packaging
US11393741B2 (en) Micro through-silicon via for transistor density scaling
TW202125759A (zh) 懸伸橋接互連技術
US20200144186A1 (en) Active silicon bridge
US11581286B2 (en) Staggered die stacking across heterogeneous modules
KR20200094743A (ko) 상이한 두께들을 갖는 내장 다이들을 수용하는 패치
US10319698B2 (en) Microelectronic device package having alternately stacked die
TW202123411A (zh) 用於積體電路封裝體之複合式橋接晶粒至晶粒互連件
US20210296242A1 (en) Side mounted interconnect bridges
US11798894B2 (en) Devices and methods for signal integrity protection technique
US11664317B2 (en) Reverse-bridge multi-die interconnect for integrated-circuit packages
US12002747B2 (en) Integrated bridge for die-to-die interconnects
JP2021100099A (ja) 埋め込みダイアーキテクチャ及びその形成方法
US20230369232A1 (en) Molded interconnect memory on package
TW202008522A (zh) 半導體封裝
US20240114623A1 (en) Hybrid bonded passive integrated devices on glass core
US20240006399A1 (en) Die-stacked and molded architecture for memory on package (mop)
US20240114622A1 (en) Embedded passives with cavity sidewall interconnect in glass core architecture
US20240113000A1 (en) Dual sided embedded passives via panel level thermal compression bonding