TW202113604A - 適應性晶片上數位電力估計器 - Google Patents

適應性晶片上數位電力估計器 Download PDF

Info

Publication number
TW202113604A
TW202113604A TW109131867A TW109131867A TW202113604A TW 202113604 A TW202113604 A TW 202113604A TW 109131867 A TW109131867 A TW 109131867A TW 109131867 A TW109131867 A TW 109131867A TW 202113604 A TW202113604 A TW 202113604A
Authority
TW
Taiwan
Prior art keywords
weights
power consumption
prediction
processing unit
power
Prior art date
Application number
TW109131867A
Other languages
English (en)
Other versions
TWI757870B (zh
Inventor
羅倫 Ｆ 賈奧特
撒哈希 撒密兒 歐賈
漢賈 賽果
Original Assignee
美商蘋果公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘋果公司 filed Critical 美商蘋果公司
Publication of TW202113604A publication Critical patent/TW202113604A/zh
Application granted granted Critical
Publication of TWI757870B publication Critical patent/TWI757870B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/86—Event-based monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Power Sources (AREA)

Abstract

描述用於實施一種即時調適權重之動態電力估計(dynamic power estimation, DPE)單元的系統、設備、及方法。一種系統包括一處理器、一DPE單元、及一電力管理單元(power management unit, PMU)。該DPE單元藉由將複數個權重乘以複數個計數器值而產生該處理器的一電力消耗估計，其中各權重乘以一對應計數器。該DPE單元計算該複數個權重及該複數個計數器之乘積的總和。將該累積總和使用作為該處理器之電力消耗的一估計。在一週期性基礎上，將該估計與一電流感測值比較，以測量誤差。若該誤差大於一臨限，則一晶片上學習演算法動態地調整該等權重。該PMU使用該等電力消耗估計將該處理器保持在一熱包封內。

Description

適應性晶片上數位電力估計器
本文所述之實施例係關於計算系統的領域，且更具體地係關於動態地調整權重以便更準確地估計處理單元所消耗的電力。
當產生正由處理單元消耗之電力的估計時，該估計一般基於與該處理單元有關的離線假設。此等矽前(pre-silicon)估計係基於預期處理單元執行之工作量的類型。然而，此等估計一般無法提供正在消耗之即時電力的準確估計，其可根據所執行之應用程式及/或其他因子（例如，電力供應變動、溫度變化）而波動。
鑑於以上，期望用於產生電力消耗估計的經改良方法及機制。
設想用於實施一種即時調整權重之動態電力估計單元的系統、設備、及方法。在各種實施例中，一種計算系統包括一處理器、一動態電力估計單元、及一電力管理單元。在一實施例中，該動態電力估計單元藉由將複數個權重乘以複數個計數器值而產生該處理器的一電力消耗估計，其中各權重乘以一對應計數器。該動態電力估計單元計算該複數個權重及該複數個計數器之乘積的總和。將該累積總和使用作為該處理器之電力消耗的一估計。在一週期性基礎上，將該估計與一電流感測值比較，以測量誤差。若該誤差大於一臨限，則實施一晶片上學習(on-chip learning, OCL)演算法以動態地調整該等權重。藉由即時調整該等權重，產生更精確的電力消耗估計。該電力管理單元使用該等電力消耗估計將該處理器保持在一熱包封內。
參照下文描述及附圖，將進一步理解這些及其他實施例。
在下文描述中，提出許多具體細節，以提供對本揭露描述之實施例的透徹理解。然而，所屬技術領域中具有通常知識者應當認識到，可在沒有這些具體細節的情況下實施該等實施例。在一些情況下，為了便於圖解闡釋與避免模糊實施例的描述，未詳細展示熟知的電路、結構、與技術。
現在參考圖1，顯示計算系統100之一實施例的方塊圖。在一實施例中，計算系統100包括複數個組件，諸如處理單元105、網狀結構110、輸入/輸出(I/O)裝置120、動態電力估計器(dynamic power estimator, DPE) 125、電力管理單元(power management unit, PMU) 130、電力供應器135、快取/記憶體控制器140、記憶體145、及電流感測單元150。在其他實施例中，計算系統100包括其他組件及/或該等組件的一或多者被省略。此外，在其他實施例中，計算系統100的組件可以其他合適方式連接。
處理單元105代表任何數目及類型的處理單元（例如，中央處理單元(CPU)、圖形處理單元(GPU)、現場可程式化閘陣列(FPAG)、特定應用積體電路(ASIC)、數位信號處理器(DSP)）。處理器單元105包括任何數目的核心（未圖示），其用於執行一特定指令集架構(instruction set architecture, ISA)的指令，其中該等指令包括作業系統指令及使用者應用程式指令。處理單元105亦包括事件計數器107，該等事件計數器代表任何數目及類型的事件計數器，其用於追蹤在一或多個應用程式執行期間發生之不同類型之事件的發生。此等事件可包括所執行的指令、快取未命中(cache miss)、記憶體請求、分頁表未命中(page table miss)、分支預測錯誤、及/或其他類型的事件。
如圖所示，處理單元105經由網狀結構110連接至一或多個I/O裝置120及快取/記憶體控制器140。再者，處理單元105經由快取/記憶體控制器140存取記憶體145。在一實施例中，記憶體145係外部電腦記憶體，諸如非揮發性記憶體或動態隨機存取記憶體(DRAM)。非揮發性記憶體可儲存用於計算系統100的一作業系統(OS)。可將軟體應用程式的指令載入處理單元105內的一快取記憶體子系統（未圖示）中。軟體應用程式可能已儲存在非揮發性記憶體、DRAM、及/或I/O裝置120的一者的一或多者中。處理單元105可從快取記憶體子系統載入軟體應用程式指令並處理該等指令。
網狀結構110可包括各種互連、匯流排、MUX、控制器等，且可經組態以促進計算系統100的各種元件之間的通訊。在一些實施例中，網狀結構110之部分可經組態以實施各種不同的通訊協定。在其他實施例中，網狀結構110可實施單一通訊協定，且耦接至網狀結構110之元件可在內部從單一通訊協定轉換成其他通訊協定。
快取/記憶體控制器140可經組態以管理網狀結構110與一或多個快取及/或記憶體（例如，非暫時性電腦可讀媒體）之間的資料傳輸。例如，快取/記憶體控制器140可耦接至一L3快取，該L3快取可繼而耦接至一系統記憶體（例如，記憶體145）。在其他實施例中，快取/記憶體控制器140可直接耦接至記憶體145。記憶體145可提供資料的非揮發性、隨機存取的輔助儲存器(secondary storage)。在一實施例中，記憶體145可包括一或多個硬碟機(hard disk drive, HDD)。在另一實施例中，記憶體145利用固態硬碟(solid-state drive, SSD)及/或DRAM。DRAM可係一種類型的動態隨機存取記憶體，該記憶體將資料的各位元儲存在積體電路內的一分開電容器中。不同於HDD及快閃記憶體，DRAM可係揮發性記憶體，而不係非揮發性記憶體。DRAM可包括多通道記憶體架構。此類型架構可藉由在其等之間加入更多通訊通道而增加將資料傳輸至快取/記憶體控制器140的速度。
I/O裝置120代表任何數目及類型的I/O及/或周邊裝置。I/O裝置120的一或多者可係顯示器，諸如觸控螢幕、現代電視、電腦監視器、或其他類型的顯示器。電腦監視器可包括薄膜電晶體液晶顯示器(TFT-LCD)面板。此外，顯示器可包括用於膝上型電腦及其他行動裝置的監視器。視訊圖形子系統（未圖示）可使用在顯示器與處理單元105之間。視訊圖形子系統可係主機板上的一張獨立卡，並包括一圖形處理單元(GPU)。I/O裝置120的一或多者可係一般使用的I/O裝置（諸如鍵盤、滑鼠、印表機、數據機等）的一者
電力供應器135提供電力供應電壓給系統100的各種組件。再者，在一實施例中，電力供應器135供應時脈頻率給需要時脈來操作的組件。例如，在此實施例中，電力供應器135包括一或多個鎖相迴路(phase-locked loop, PLL)（未圖示），其用於供應一或多個時脈給各種組件。替代地，PLL可與電力供應器135分開。電力管理單元(PMU) 130耦接至電力供應器135，且PMU 130基於系統100的即時操作狀況控制提供給各種組件的特定電壓及/或頻率。在一實施例中，將由DPE 125產生的電力消耗估計傳送至PMU 130，且PMU 130使用該電力消耗估計（亦即，電力消耗預測）判定是否增加或減少系統100之各種組件的電力效能狀態。例如，在一實施例中，若由DPE 125產生的電力消耗預測小於第一臨限，則PMU 130增加處理單元105及/或一或多個其他組件的電力效能狀態。替代地，若由DPE 125產生的電力消耗預測大於第二臨限，則在一實施例中，PMU 130減少處理單元105及/或一或多個其他組件的電力效能狀態。
在一實施例中，DPE 125藉由將係數127乘以計數器107而產生處理單元105的一電力消耗估計。在一實施例中，各計數器107有各自的係數127。在一實施例中，DPE 125計算各係數-計數器對之乘積的總和。例如，若有三個分開的計數器107及三個係數127，則將總和計算為coefficient_A * counter_A + coefficient_B * counter_B + coefficient_C * counter_C。在其他實施例中，其他數目的計數器107與係數127可一起相乘以產生總和。DPE 125接著基於在一給定數目之時脈循環上累積的此總和產生一電力消耗估計。應注意DPE 125可使用軟體及/或硬體的任何合適組合來實施。雖然將DPE 125顯示為計算系統100內的一獨立單元，但應瞭解到在其他實施例中，DPE 125可係系統100的一或多個其他單元的一部分或與該一或多個其他單元組合。例如，在另一實施例中，DPE 125及PMU 130係一起組合在單一單元中。系統100內之組件的其他配置及/或組合係可行且經設想的。
在一實施例中，在訓練階段期間，DPE 125比較電力消耗估計與由電流感測單元150提供的實際電力消耗資料。在一實施例中，電流感測單元150使用一或多個庫侖計數器產生處理單元105的實際電力消耗資料。如本文所使用的，「庫侖計數器」係定義為測量及維持由裝置使用之電流計數的裝置。在一實施例中，庫侖計數器使用具有供應至裝置之電壓的一串聯電流感測電阻器，並將橫跨該電阻器的電壓降使用作為電流的測量。在一實施例中，雖然系統100運行針對一終端使用者的真實世界應用程式，DPE 125運行基於電力消耗估計與實際電力消耗資料之間的誤差而動態地調整係數127的一演算法。藉由動態地調整係數127，DPE 125能夠產生追蹤處理單元105之即時行為的一電力消耗估計。替代地，系統100中的另一組件執行該演算法以動態地調整係數127。係數127的此動態調整幫助使由DPE 125產生的預測比若係數127係靜態地判定且在運行時間期間係固定的更準確。
在動態調整階段之後，DPE 125使用經更新係數127產生處理單元105的高度準確電力消耗預測。當改變系統100之各種組件的電力效能狀態時，此等準確的電力消耗預測幫助PMU 130作出更佳決策。額外地，DPE 125可在一規律或彈性間隔上重複動態調整階段，以防止係數127變得過時。在一些情形中，DPE 127回應於正在偵測之一給定事件而執行動態調整階段。例如，在一實施例中，回應於處理單元105執行先前尚未測試過的一新應用程式，DPE 127起始動態調整階段，使得係數127可適應該新應用程式。用於觸發訓練階段的其他事件係可行且經設想的。
應瞭解到，儘管從電力供應器135至系統100之組件的連接在圖1中呈現為如同其等共享一共同的跡線或匯流排，此僅出於說明之目的而顯示。從電力供應器135至各種組件的連接可彼此獨立，並可使用分開的實體跡線、電壓平面、導線、匯流排接腳、背板連接、或類似者。應注意其他實施例可包括組件的其他組合，其包括顯示於圖1之組件及/或其他組件的子集或超集。雖然可將一給定組件的一例項(instance)顯示於圖1中，但其他實施例可包括該給定組件的二或更多個例項。類似地，在整個此詳細說明中，即使僅顯示一給定組件的一例項，仍可包括該給定組件的二或更多個例項，及/或即使顯示多個例項，仍可使用僅包括一例項的實施例。額外地，應瞭解到在系統100的組件之間的連接可存在但未經圖示，以避免使圖式不易理解。
可將計算系統100的經繪示功能性併入在單一積體電路上。在另一實施例中，將經繪示功能性併入一電腦主機板上的一晶片組中。在一些實施例中，計算系統100可包括在一桌上型電腦或一伺服器中。在又另一實施例中，將經繪示功能性併入一或多個系統單晶片(system on chip, SOC)上的一或多個半導體晶粒。
現在轉至圖2，顯示晶片上學習系統205之一實施例的方塊圖。在一實施例中，將晶片上學習系統205實施在（圖1之）動態電力估計器125上。在另一實施例中，將晶片上學習系統205的第一部分實施在動態電力估計器125上，並將晶片上學習系統205的第二部分實施在（圖1之）處理單元107上。在其他實施例中，晶片上學習系統205係使用其他組件或一計算系統之組件的組合來實施。在一實施例中，晶片上學習系統205負責調整由動態電力估計單元210使用的權重220A-N，該等權重用於產生正由一處理單元或其他組件消耗之電力的估計。應注意，權重220A-N在本文中亦可稱為「係數」。計數器215A-N代表任何數目的計數器，其正在追踨與處理器的目前操作狀態相關聯之各種度量。一般而言，此等計數器215A-N追蹤代表或指示正由處理器消耗之電力的值。由計數器215A-N追蹤之事件的實例包括，但不限於，所執行的指令、快取記憶體請求、快取未命中、記憶體請求、分支錯誤預測等。應注意計數器215A-N亦可稱為「事件計數器」。
在一實施例中，動態電力估計單元210包括用於各計數器215A-N的權重220A-N。在一實施例中，各權重220A-N在各時脈循環中乘以對應的計數器215A-N。在其他實施例中，使用乘法操作以外的不同類型之算術或邏輯操作將各權重220A-N施加至對應計數器215A-N。在一實施例中，對於各時脈週期，加法器225產生計數器215A-N乘以權重220A-N之乘積的總和。接著，加法器227累積由加法器225針對「n」個時脈循環所提供的總和，其中「n」係根據實施例變化的一整數數目。在一些情形中，「n」的值係可程式化的，並在運行時間期間受到調整。加法器227的累積輸出係處理單元（例如，圖1之處理單元105）之電力消耗的預測。
電力消耗的預測係提供至比較器230。電流感測單元235基於由處理單元消耗的電流而產生電力的「真實(truth)」測量。此電力測量係發送至比較器230，以與由動態電力估計單元210產生的預測比較。由比較器230將二個值之間的差提供給學習演算法240。學習演算法240係使用硬體（例如，控制邏輯）及/或軟體的任何合適組合來實施。例如，學習演算法可單獨地以硬體、單獨地以軟體、或以混合式的硬體/軟體解決方案來實施。學習演算法240使用各種類型演算法之任何者，以基於預測與電力消耗的測量之間的差調整權重220A-N。例如，在一實施例中，學習演算法240使用一隨機梯度下降(stochastic gradient descent, SGD)演算法來調整及調諧由動態電力估計單元210使用的權重220A-N。動態電力估計單元210的此調諧係意欲使動態電力估計單元210在後續時脈循環中產生更準確的電力消耗預測。在其他實施例中，可由學習演算法240使用其他類型的演算法以調整權重220A-N。
現在參考圖3，顯示用於動態地調適電力估計權重之混合型晶片上學習(OCL)系統300之一實施例的方塊圖。在一實施例中，混合型OCL系統300包括用於在運行時間期間動態地更新權重305之硬體310與軟體320的組合。應瞭解到此混合型硬體/軟體系統僅係用於動態地調適電力估計權重之實施方案的一實例。在其他實施例中，可實施純硬體系統或純軟體系統，以動態地調適電力估計權重。在一實施例中，權重305之各者將大於或等於零。換言之，在此實施例中，權重305係非負的。硬體310包括具有複數個計數器335A-H之乘積單元330的數位電力估計器(DPE)總和。計數器335A-H的數目及類型根據實施例而變化。複數個計數器335A-H追蹤與一或多個處理單元、系統單晶片(SoC)、積體電路(IC)、或其他類型之組件或裝置相關聯的各種事件。
在一實施例中，權重305乘以對應計數器335A-H，以產生經累積且接著與由庫侖計數器340產生之真實值比較的一總和。在一實施例中，將由庫侖計數器340產生的平均真實值從權重305與計數器335A-H之乘積的該累積總和減去。該減去結果係提供給軟體320的誤差。該誤差亦可與一臨限比較，且亦將此比較結果提供給軟體320。在一實施例中，軟體320包括用於初始化針對λ(lambda)、ε(epsilon)、權重、及學習率之學習演算法變數的程式指令。此等程式指令可由任何類型的處理器執行，其中處理器及ISA的類型根據實施例而改變。
在一實施例中，當比較器的輸出等於一時，軟體320亦包括用於更新權重的程式指令。當誤差大於臨限時，比較器的輸出等於一。通常，只要誤差小於臨限，硬體310便可使用既有組之權重305。該既有組之權重305亦可稱為第一組權重。一旦誤差大於或等於臨限，軟體320將起始用於動態地更新權重305的一晶片上學習(OCL)常式來產生第二組權重，以便減少乘積單元330之DPE總和的輸出與由庫侖計數器340獲得的測量之間的誤差。在一實施例中，該OCL常式使用用於預訓練的第一演算法及用於後續迭代的第二演算法。在一實施例中，在預訓練模式期間使用的第一演算法係一調適性的梯度下降演算法。在此實施例中，在後續迭代期間使用的第二演算法係一調適性的差量(delta)演算法。在其他實施例中，其他類型的演算法可用於預訓練模式及/或用於OCL常式的後續迭代。
現在轉至圖4，顯示用於改善一處理器電力消耗估計之準確度的方法400的一實施例。為了討論的目的，以循序順序顯示此實施例（以及圖5及圖6）中的步驟。然而，在其他實施例中，一些步驟可依與所示不同的順序發生，一些步驟可同時執行，一些步驟可與其他步驟組合，且一些步驟可能不存在。
在各種實施例中，計算系統（例如，圖1之計算系統100）起始一訓練階段以訓練一動態電力估計單元（例如，圖1之動態電力估計器125）（方塊405）。在方塊405中，各種組件之任何者（諸如處理單元（例如，處理單元105）、動態電力估計單元、電力管理單元（例如，電力管理單元130）、或另一組件）可起始訓練。在訓練階段期間，計算系統比較動態電力估計單元的一預測與電力消耗的一電流感測測量（方塊410）。若預測與電力消耗的測量之間的差小於一臨限（條件方塊415的「是」分支），則藉由動態電力估計單元的預測會被電力管理單元(PMU)（例如，圖1的PMU 130）用來將一處理器（例如，圖1的處理器105）保持在一熱包封（亦即，熱設計點(thermal design point)）內（方塊420）。否則，若預測與電力消耗的測量之間的差大於或等於臨限（條件方塊415的「否」分支），則一學習演算法調整動態電力估計單元的權重，以便減少預測與電力消耗的測量之間的差（方塊430）。實施一學習演算法的一實例係藉由（圖6之）方法600描述。在方塊430之後，方法400返回至方塊410。在方塊420之後，計算系統等待給定的一持續時間經過（方塊425），且接著方法400返回至方塊410。
現在參考圖5，顯示使用一學習演算法增加電力消耗預測之準確度的方法500的一實施例。系統（例如，圖1之計算系統100）使用一動態電力估計(DPE)單元（例如，圖1之動態電力估計器125）來產生一處理器（例如，圖1之處理器105）正在消耗多少電力的即時預測（方塊505）。其次，系統實施一學習演算法以動態地調適DPE單元的權重，以便增加電力消耗預測的準確度（方塊510）。然後，系統使用電力消耗預測來調整處理器的電力效能設定（方塊515）。例如，在一實施例中，若電力消耗預測小於一電力消耗目標，則增加處理器的電力效能狀態。否則，若電力消耗預測大於該電力消耗目標，則減少處理器的電力效能狀態。在方塊515之後，方法500結束。
現在轉至圖6，顯示使用一學習演算法設定權重的方法600的一實施例。一學習演算法接收一電力消耗估計與一電力消耗測量之間的誤差的指示（方塊605）。其次，學習演算法僅識別相關係數，並接著基於誤差的函數計算對於該等相關係數的調整（方塊610）。在一實施例中，將學習率施加至誤差，並接著將該學習率用來計算調整。然後，將經計算調整施加至所識別的係數（方塊615）。在方塊615之後，方法600結束。在學習演算法執行方法600之後，一動態電力估計單元使用經調整係數產生更準確的電力消耗估計。應注意學習演算法可使用軟體及/或硬體的任何合適組合來實施。
現在參考圖7，顯示系統700的一實施例的方塊圖。如圖所示，系統700可代表桌上型電腦710、膝上型電腦720、平板電腦730、手機或行動電話740、電視750（或經組態以耦接至電視的機上盒）、腕錶、或其他可穿戴物品760的晶片、電路系統、組件等、或其他。其他裝置係可行且經設想的。在所繪示的實施例中，系統700包括耦接至外部記憶體702之（圖1的）處理單元105的至少一例項。處理單元105可包括或耦接至一DPE單元及OCL演算法單元。在各種實施例中，處理單元105可包括在耦接至外部記憶體702、週邊裝置704、及電力供應器706的一系統單晶片(SoC)或積體電路(IC)內。
處理單元105耦接至一或多個週邊裝置704及外部記憶體702。亦提供電力供應器706，該電力供應器將供應電壓供應至CPU 105以及將一或多個供應電壓供應至記憶體702及/或週邊裝置704。在各種實施例中，電力供應器706可代表一電池組（例如，智慧型手機、膝上型電腦、或平板電腦中的一可再充電電池組）。在一些實施例中，可包括處理單元105之多於一個的例項（且亦可包括多於一個的外部記憶體702）。
記憶體702可係任何類型的記憶體，諸如動態隨機存取記憶體(DRAM)、同步DRAM (SDRAM)、雙倍資料速率（DDR、DDR2、DDR3等）的SDRAM（包括諸如mDDR3等的SDRAM的行動版本，及/或諸如LPDDR2等的SDRAM的低功率版本）、RAMBUS DRAM (RDRAM)、靜態RAM (SRAM)等。一或多個記憶體裝置可耦接至一電路板上，以形成記憶體模組，諸如單列記憶體模組(single inline memory module, SIMM)、雙列記憶體模組(dual inline memory module, DIMM)等。替代地，裝置可在疊層晶片(chip-on-chip)組態、疊層封裝(package-on-package)組態、或多晶片模組組態下以含有處理單元105的一SoC或IC來安裝。
週邊裝置704可取決於系統700的類型而包括任何所欲電路系統。例如，在一實施例中，週邊裝置704可包括用於各種類型無線通訊（諸如wifi、藍芽、蜂巢式、全球定位系統等）的裝置。週邊裝置704亦可包括額外儲存器，其包括RAM儲存器、固態儲存器、或硬碟儲存器。週邊裝置704可包括使用者介面裝置，諸如顯示螢幕（包括觸控顯示螢幕或多觸控顯示螢幕）、鍵盤、或其他輸入裝置、麥克風、揚聲器等。
在各種實施例中，軟體應用程式的程式指令可用於實施前文所述之方法及/或機制。程式指令可用高階程式設計語言（諸如C）描述硬體的行為。替代地，可使用硬體設計語言(HDL)，諸如Verilog。程式指令可儲存在非暫態電腦可讀儲存媒體上。可用多種類型儲存媒體。在使用期間，可由電腦存取儲存媒體，以提供程式指令與伴隨的資料至用於程式執行的電腦。在一些實施例中，合成工具讀取程式指令，以產生包含來自合成庫的閘極清單之接線對照表。
應強調，上述實施例僅係實施方案的非限制性實例。對於所屬技術領域中具有通常知識者而言，一旦已完全瞭解上述揭示內容，則眾多變化及修改將變得顯而易見。意欲將以下申請專利範圍解釋為涵蓋所有此等變化及修改。
100:計算系統/系統 105:處理單元/處理器/CPU/處理器單元 107:事件計數器/計數器/處理單元 110:網狀結構 120:輸入/輸出(I/O)裝置 125:動態電力估計器(DPE) 127:係數/DPE 130:電力管理單元(PMU) 135:電力供應器 140:快取/記憶體控制器 145:記憶體 150:電流感測單元 205:晶片上學習系統 210:動態電力估計單元 215A:計數器 215B:計數器 215C:計數器 215N:計數器 220A:權重 220B:權重 220C:權重 220N:權重 225:加法器 227:加法器 230:比較器 235:電流感測單元 240:學習演算法 300:混合型晶片上學習(OCL)系統 305:權重 310:硬體 320:軟體 330:乘積單元 335A:計數器 335B:計數器 335C:計數器 335D:計數器 335E:計數器 335F:計數器 335G:計數器 335H:計數器 340:庫侖計數器 400:方法 405:方塊 410:方塊 415:條件方塊 420:方塊 425:方塊 430:方塊 500:方法 505:方塊 510:方塊 515:方塊 600:方法 605:方塊 610:方塊 615:方塊 700:系統 702:外部記憶體/記憶體 704:週邊裝置 706:電力供應器 710:桌上型電腦 720:膝上型電腦 730:平板電腦 740:手機或行動電話 750:電視 760:可穿戴物品
藉由參考下文描述結合附圖可更好地理解上述之方法與機構以及另外的優點，其中： ［圖1］係計算系統之一實施例的通用方塊圖。 ［圖2］係繪示晶片上學習系統之一實施例的通用方塊圖。 ［圖3］係繪示混合型晶片上學習(OCL)系統之一實施例的通用方塊圖。 ［圖4］係用於改善處理器電力消耗估計之準確度的方法之一實施例的流程圖。 ［圖5］係使用學習演算法增加電力消耗預測之準確度的方法之一實施例的流程圖。 ［圖6］係使用學習演算法調整權重的方法之一實施例的流程圖。 ［圖7］係系統之一實施例的方塊圖。
雖然本揭露內容中所描述之實施例可受到各種修改且具有替代形式，然而其特定實施例係以圖式中實例之方式展示，且將在本文中詳細說明。然而，應理解，圖式及其詳細說明並非意欲將實施例侷限於所揭示之具體形式，而是意欲涵括所有落於所附申請專利範圍的精神與範圍內的修改、均等例及替代例。如本申請案中各處所用，用語「可(may)」係以許可的意涵（即，意指具有可能性）使用，而非以強制意涵（即，意指必須）使用。同樣地，用語「包括(include, including, includes)」意指包括但不限於。
可敘述各種單元、電路、或其他組件為「經組態以(configured to)」執行一任務或多個任務。在這種情況下，「經組態以」是廣泛的結構敘述，通常意味著「具有電路系統」在操作期間執行該任務或多個任務。因而，即使當單元/電路/組件當前並不接通，該單元/電路/組件仍可經組態以執行任務。一般而言，形成對應於「經組態」之結構的電路系統可包括硬體電路。類似地，為了方便敘述，可以將各種單元/電路/組件敘述為執行一任務或多個任務。此種描述應被解讀成包括用語「經組態以」。描述一單元/電路/組件經組態以執行一或多個任務，明確地意欲不援引35 U.S.C. § 112(f)對該單元/電路/組件進行解讀。
100:計算系統/系統
105:處理單元/處理器/CPU
107:事件計數器/計數器/處理單元
110:網狀結構
120:輸入/輸出(I/O)裝置
125:動態電力估計器(DPE)
127:係數/DPE
130:電力管理單元(PMU)
135:電力供應器
140:快取/記憶體控制器
145:記憶體
150:電流感測單元

Claims (20)

  1. 一種系統，其包含： 一處理單元； 一動態電力估計器，其經組態以： 施加一第一組權重至複數個計數器值，以產生該處理單元之電力消耗的一第一預測； 判定該處理單元之電力消耗的該第一預測的一誤差； 基於該誤差，施加調整至該第一組權重，以建立一第二組權重；及 施加該第二組權重至該複數個計數器值，以產生該處理單元之電力消耗的一第二預測；及 一電力管理單元，其經組態以基於電力消耗的該第二預測調整該處理單元的一電力效能狀態。
  2. 如請求項1之系統，其中該複數個計數器值係得自追蹤與該處理單元之操作狀況相關聯之事件的複數個事件計數器。
  3. 如請求項1之系統，其中該動態電力估計器經組態以藉由比較該第一預測與一庫侖計數器的一值而判定該處理單元之電力消耗的該第一預測的一誤差。
  4. 如請求項1之系統，其中該電力管理單元經組態以回應於電力消耗的該第二預測小於一臨限而增加該處理單元的該電力效能狀態。
  5. 如請求項1之系統，其中該電力管理單元經組態以回應於電力消耗的該第二預測大於一臨限而減少該處理單元的該電力效能狀態。
  6. 如請求項1之系統，其中該動態電力估計器經組態以回應於該誤差大於一臨限而施加調整至該第一組權重以建立該第二組權重。
  7. 如請求項1之系統，其中該動態電力估計器經組態以回應於該處理單元執行一新應用程式而施加調整至該第一組權重以建立該第二組權重。
  8. 一種方法，其包含： 藉由一動態電力估計器將一第一組權重施加至複數個計數器值，以產生一處理單元之電力消耗的一第一預測； 判定該處理單元之電力消耗的該第一預測的一誤差； 基於該誤差，施加調整至該第一組權重，以建立一第二組權重；及 施加該第二組權重至該複數個計數器值，以產生該處理單元之電力消耗的一第二預測；及 基於電力消耗的該第二預測，藉由一電力管理單元調整該處理單元的一電力效能狀態。
  9. 如請求項8之方法，其中該複數個計數器值係得自追蹤與該處理單元之操作狀況相關聯之事件的複數個事件計數器。
  10. 如請求項8之方法，其進一步包含藉由比較該第一預測與由一庫侖計數器產生的一值而判定該處理單元之電力消耗的該第一預測的一誤差。
  11. 如請求項8之方法，其進一步包含回應於電力消耗的該第二預測小於一臨限而增加該處理單元的該電力效能狀態。
  12. 如請求項8之方法，其進一步包含回應於電力消耗的該第二預測大於一臨限而減少該處理單元的該電力效能狀態。
  13. 如請求項8之方法，其進一步包含回應於該誤差大於一臨限而施加調整至該第一組權重以建立該第二組權重。
  14. 如請求項8之方法，其進一步包含回應於該處理單元執行一新應用程式而施加調整至該第一組權重以建立該第二組權重。
  15. 一種設備，其包含： 複數個計數器； 一儲存單元，其經組態以儲存複數個權重； 一比較器；及 控制邏輯，其經組態以： 將該複數個權重乘以該複數個計數器，以產生電力消耗的一第一預測； 接收電力消耗的該第一預測的一誤差的一指示； 基於該誤差，施加調整至該複數個權重；及 在對該複數個權重的該等調整後，將該複數個權重乘以該複數個計數器，以產生電力消耗的一第二預測。
  16. 如請求項15之設備，其中該複數個計數器值係得自追蹤與一組件之操作狀況相關聯之事件的複數個事件計數器。
  17. 如請求項15之設備，其中該比較器經組態以產生電力消耗的該第一預測的該誤差。
  18. 如請求項17之設備，其中該比較器經組態以藉由比較電力消耗的第一預測與由一庫侖計數器產生的一值而產生該誤差。
  19. 如請求項15之設備，其中該控制邏輯經組態以將電力消耗的該第二預測傳送至一電力管理單元。
  20. 如請求項15之設備，其中該控制邏輯經組態以回應於該誤差大於一臨限而施加調整至該複數個權重。
TW109131867A 2019-09-26 2020-09-16 電力估計方法與設備以及相關計算系統 TWI757870B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/584,202 2019-09-26
US16/584,202 US10948957B1 (en) 2019-09-26 2019-09-26 Adaptive on-chip digital power estimator

Publications (2)

Publication Number Publication Date
TW202113604A true TW202113604A (zh) 2021-04-01
TWI757870B TWI757870B (zh) 2022-03-11

Family

ID=72521746

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109131867A TWI757870B (zh) 2019-09-26 2020-09-16 電力估計方法與設備以及相關計算系統

Country Status (5)

Country Link
US (3) US10948957B1 (zh)
CN (1) CN114424144B (zh)
DE (1) DE112020004583T5 (zh)
TW (1) TWI757870B (zh)
WO (1) WO2021061364A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11853140B2 (en) 2021-08-31 2023-12-26 Apple Inc. Power management based on limiting hardware-forced power control

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10948957B1 (en) * 2019-09-26 2021-03-16 Apple Inc. Adaptive on-chip digital power estimator
US11809250B2 (en) * 2019-10-29 2023-11-07 Intel Corporation Workload aware power limiting and multiple-input multiple-output control
US20230071427A1 (en) * 2021-09-08 2023-03-09 International Business Machines Corporation Providing deterministic frequency and voltage enhancements for a processor
WO2023129594A1 (en) * 2021-12-29 2023-07-06 SambaNova Systems, Inc. High-bandwidth power estimator for ai accelerator
CN118113126A (zh) * 2022-11-30 2024-05-31 华为技术有限公司 功耗估算方法和处理器

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719800A (en) 1995-06-30 1998-02-17 Intel Corporation Performance throttling to reduce IC power consumption
US6564328B1 (en) 1999-12-23 2003-05-13 Intel Corporation Microprocessor with digital power throttle
US6748558B1 (en) * 2000-05-10 2004-06-08 Motorola, Inc. Performance monitor system and method suitable for use in an integrated circuit
JP4707803B2 (ja) * 2000-07-10 2011-06-22 エルピーダメモリ株式会社 エラーレート判定方法と半導体集積回路装置
US7533033B1 (en) * 2000-09-08 2009-05-12 International Business Machines Corporation Build and operate program process framework and execution
US7032119B2 (en) * 2000-09-27 2006-04-18 Amphus, Inc. Dynamic power and workload management for multi-server system
US7111178B2 (en) 2001-09-28 2006-09-19 Intel Corporation Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system
US7281140B2 (en) 2001-12-28 2007-10-09 Intel Corporation Digital throttle for multiple operating points
US6931559B2 (en) 2001-12-28 2005-08-16 Intel Corporation Multiple mode power throttle mechanism
US7096145B2 (en) * 2002-01-02 2006-08-22 Intel Corporation Deterministic power-estimation for thermal control
US7814350B2 (en) 2002-10-03 2010-10-12 Via Technologies, Inc. Microprocessor with improved thermal monitoring and protection mechanism
US7290161B2 (en) 2003-03-24 2007-10-30 Intel Corporation Reducing CPU and bus power when running in power-save modes
US7437581B2 (en) 2004-09-28 2008-10-14 Intel Corporation Method and apparatus for varying energy per instruction according to the amount of available parallelism
US7502948B2 (en) 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
US7533071B2 (en) * 2005-06-28 2009-05-12 Neurosciences Research Foundation, Inc. Neural modeling and brain-based devices using special purpose processor
US7529955B2 (en) 2005-06-30 2009-05-05 Intel Corporation Dynamic bus parking
US7681054B2 (en) 2006-10-03 2010-03-16 International Business Machines Corporation Processing performance improvement using activity factor headroom
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
US7340378B1 (en) * 2006-11-30 2008-03-04 International Business Machines Corporation Weighted event counting system and method for processor performance measurements
US7793125B2 (en) 2007-01-10 2010-09-07 International Business Machines Corporation Method and apparatus for power throttling a processor in an information handling system
US8069359B2 (en) * 2007-12-28 2011-11-29 Intel Corporation System and method to establish and dynamically control energy consumption in large-scale datacenters or IT infrastructures
US7930574B2 (en) 2007-12-31 2011-04-19 Intel Corporation Thread migration to improve power efficiency in a parallel processing environment
US8010822B2 (en) 2008-03-28 2011-08-30 Microsoft Corporation Power-aware thread scheduling and dynamic use of processors
US8010824B2 (en) * 2008-04-11 2011-08-30 Advanced Micro Devices , Inc. Sampling chip activity for real time power estimation
US20090271646A1 (en) 2008-04-24 2009-10-29 Vanish Talwar Power Management Using Clustering In A Multicore System
US20110213950A1 (en) 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization
US8892916B2 (en) 2008-08-06 2014-11-18 International Business Machines Corporation Dynamic core pool management
US8112647B2 (en) * 2008-08-27 2012-02-07 Globalfoundries Inc. Protocol for power state determination and demotion
US8127160B2 (en) 2008-10-13 2012-02-28 International Business Machines Corporation Dynamic frequency and voltage scaling for a computer processor
US8788850B1 (en) 2009-01-22 2014-07-22 Marvell International Ltd. Systems and methods for using a security circuit to monitor a voltage of an integrated circuit to counter security threats to the integrated circuit
US7915910B2 (en) 2009-01-28 2011-03-29 Apple Inc. Dynamic voltage and frequency management
US8190930B2 (en) 2009-03-30 2012-05-29 Intel Corporation Methods and apparatuses for controlling thread contention
US8271809B2 (en) * 2009-04-15 2012-09-18 International Business Machines Corporation On-chip power proxy based architecture
US8650413B2 (en) * 2009-04-15 2014-02-11 International Business Machines Corporation On-chip power proxy based architecture
US8214663B2 (en) * 2009-04-15 2012-07-03 International Business Machines Corporation Using power proxies combined with on-chip actuators to meet a defined power target
US8171319B2 (en) 2009-04-16 2012-05-01 International Business Machines Corporation Managing processor power-performance states
US8892931B2 (en) 2009-10-20 2014-11-18 Empire Technology Development Llc Power channel monitor for a multicore processor
KR101620103B1 (ko) 2009-10-21 2016-05-13 삼성전자주식회사 멀티 코어 시스템에서 중앙 처리 장치의 전력 제어 장치 및 방법
US8364997B2 (en) 2009-12-22 2013-01-29 Intel Corporation Virtual-CPU based frequency and voltage scaling
US8271812B2 (en) 2010-04-07 2012-09-18 Apple Inc. Hardware automatic performance state transitions in system on processor sleep and wake events
US8381006B2 (en) 2010-04-08 2013-02-19 International Business Machines Corporation Reducing power requirements of a multiple core processor
US8381004B2 (en) 2010-05-26 2013-02-19 International Business Machines Corporation Optimizing energy consumption and application performance in a multi-core multi-threaded processor system
US8442786B2 (en) * 2010-06-02 2013-05-14 Advanced Micro Devices, Inc. Flexible power reporting in a computing system
JP5510543B2 (ja) * 2010-06-30 2014-06-04 富士通株式会社 情報処理装置の使用量解析方法、情報処理システム及びそのプログラム
US8484593B2 (en) * 2010-07-19 2013-07-09 Advanced Micro Devices Method of determining event based energy weights for digital power estimation
US8458501B2 (en) * 2010-07-27 2013-06-04 International Business Machines Corporation Measuring data switching activity in a microprocessor
US8484498B2 (en) 2010-08-26 2013-07-09 Advanced Micro Devices Method and apparatus for demand-based control of processing node performance
US8756442B2 (en) 2010-12-16 2014-06-17 Advanced Micro Devices, Inc. System for processor power limit management
US8635483B2 (en) * 2011-04-05 2014-01-21 International Business Machines Corporation Dynamically tune power proxy architectures
US9086883B2 (en) 2011-06-10 2015-07-21 Qualcomm Incorporated System and apparatus for consolidated dynamic frequency/voltage control
US8650428B2 (en) 2011-07-19 2014-02-11 Ati Technologies Ulc Dynamic weight calculation in a digital power estimation and management system
US20130097415A1 (en) 2011-10-12 2013-04-18 Qualcomm Incorporated Central Processing Unit Monitoring and Management Based On A busy-Idle Histogram
US8862909B2 (en) * 2011-12-02 2014-10-14 Advanced Micro Devices, Inc. System and method for determining a power estimate for an I/O controller based on monitored activity levels and adjusting power limit of processing units by comparing the power estimate with an assigned power limit for the I/O controller
JP2014048972A (ja) 2012-08-31 2014-03-17 Fujitsu Ltd 処理装置、情報処理装置、及び消費電力管理方法
US9195291B2 (en) * 2013-06-21 2015-11-24 Apple Inc. Digital power estimator to control processor power consumption
US9304573B2 (en) 2013-06-21 2016-04-05 Apple Inc. Dynamic voltage and frequency management based on active processors
KR20150009375A (ko) * 2013-07-16 2015-01-26 한국전자통신연구원 전력 사용량 예측 방법 및 그 장치
US20150025857A1 (en) * 2013-07-22 2015-01-22 International Business Machines Corporation Statistical power estimation
CN103401734B (zh) * 2013-08-15 2016-08-17 迈普通信技术股份有限公司 高速数据总线的信号质量调试的方法和装置
US10114435B2 (en) * 2013-12-23 2018-10-30 Intel Corporation Method and apparatus to control current transients in a processor
US10204056B2 (en) * 2014-01-27 2019-02-12 Via Alliance Semiconductor Co., Ltd Dynamic cache enlarging by counting evictions
US9606605B2 (en) 2014-03-07 2017-03-28 Apple Inc. Dynamic voltage margin recovery
US20160124481A1 (en) * 2014-10-31 2016-05-05 Qualcomm Incorporated Methods and systems for detecting undervolting of processing cores
US20160378168A1 (en) * 2015-06-26 2016-12-29 Advanced Micro Devices, Inc. Dynamic power management optimization
US20170371761A1 (en) * 2016-06-24 2017-12-28 Advanced Micro Devices, Inc. Real-time performance tracking using dynamic compilation
CN109817360B (zh) * 2019-01-22 2022-02-08 广西防城港核电有限公司 预测核热功率偏差及RPN系统Gk参数走势的预测方法
US10948957B1 (en) * 2019-09-26 2021-03-16 Apple Inc. Adaptive on-chip digital power estimator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11853140B2 (en) 2021-08-31 2023-12-26 Apple Inc. Power management based on limiting hardware-forced power control
TWI836579B (zh) * 2021-08-31 2024-03-21 美商蘋果公司 基於限制硬體強制電力控制之電力管理
US11960341B2 (en) 2021-08-31 2024-04-16 Apple Inc. Power delivery reduction scheme for SoC

Also Published As

Publication number Publication date
US20220413576A1 (en) 2022-12-29
CN114424144A (zh) 2022-04-29
TWI757870B (zh) 2022-03-11
DE112020004583T5 (de) 2022-06-02
US11435798B2 (en) 2022-09-06
US20210200286A1 (en) 2021-07-01
CN114424144B (zh) 2023-06-20
US10948957B1 (en) 2021-03-16
US20210096622A1 (en) 2021-04-01
WO2021061364A1 (en) 2021-04-01

Similar Documents

Publication Publication Date Title
TWI757870B (zh) 電力估計方法與設備以及相關計算系統
US11656675B2 (en) Application processor performing a dynamic voltage and frequency scaling operation, computing system including the same, and operation method thereof
US8531225B1 (en) Configurable critical path emulator
CN110109527B (zh) 动态电压裕度恢复
US11360540B2 (en) Processor core energy management
US20130311799A1 (en) Weighted control in a voltage scaling system
US20130311792A1 (en) Voltage scaling architecture on system-on-chip platform
US20130117582A1 (en) Offline communication in a voltage scaling system
US20130117589A1 (en) Stability control in a voltage scaling system
US20210389815A1 (en) Apparatus, method, and system for power consumption management of system-on-chip
US9753516B2 (en) Method, apparatus, and system for energy efficiency and energy conservation by mitigating performance variations between integrated circuit devices
KR101707096B1 (ko) 일반 호스트 기반 제어기 레이턴시 방법 및 장치
US11683149B2 (en) Precise time management using local time base
US10147464B1 (en) Managing power state in one power domain based on power states in another power domain
US9052905B2 (en) Minimizing power consumption for fixed-frequency processing unit operation
US11169585B2 (en) Dashboard with push model for receiving sensor data
US10416692B2 (en) Method and apparatus for reducing capacitor-induced noise
EP3353653B1 (en) Techniques for flexible and dynamic frequency-related telemetry
JP2017021513A (ja) マルチコアプロセッサ、マルチコアプロセッサのクロック制御方法およびクロック制御プログラム