TW202027448A

TW202027448A - 利用對準標記實現時間戳記的奈秒精度及其形成方法

Info

Publication number: TW202027448A
Application number: TW108137695A
Authority: TW
Inventors: 楊凱; 艾德里恩巴特; 孫濱; 齊一健; 殷積磊
Original assignee: 美商格芯（美國）集成電路科技有限公司
Priority date: 2018-11-20
Filing date: 2019-10-18
Publication date: 2020-07-16
Also published as: TWI726448B; DE102019217827A1; US20200162179A1; US10784976B2

Abstract

本發明提供用於獲得網路連結裝置的時脈同步的系統及設備以及相關方法。實施例包括電腦實施系統，該系統包括主裝置，該主裝置具有附著至第一物理層的第一高精度時間戳記輔助(HATA)單元；第一時間戳記單元；第一時脈控制；經由媒體獨立介面與該第一時間戳記單元及該第一物理層連接的第一媒體存取控制層。次裝置包括附著至第二物理層的第二HATA單元；第二時間戳記單元；第二時脈控制；經由該媒體獨立介面與該第二時間戳記單元及該第二物理層連接的第二媒體存取控制層。該第一及第二HATA單元經配置成檢測在該主裝置與該次裝置之間的資料傳輸的發送器串化器及接收器解串器介面上方的第一對準標記的離開時間、到達時間、或其組合。

Description

利用對準標記實現時間戳記的奈秒精度及其形成方法

本發明係關於通信網路的網路連結裝置的時脈同步。本發明尤其適用於網路連結測量及控制系統的精密時脈同步協議標準。

時脈同步協議(例如網路時間協議(Network Time Protocol；NTP))及電氣及電子工程師協會(IEEE)1588-2008被用於網路連結測量及控制裝置的精密時脈同步並通常被集成於通信網路(例如以太網)中。這些機制的精度非常重要並高度影響計時系統的精度。亞奈秒(subnanoseconds)精度已成為高性能應用的要求，尤其適用於當網路中的節點數快速增長時實現時脈同步。

通常，藉由在主裝置(primary device)與一個或多個次裝置(secondary device)之間發送3條或4條精密時間協議(precision time protocol；PTP)消息來進行時脈同步。依據該3條或4條PTP消息，次裝置可獲得四個時間戳，該次裝置可接著使用該些時間戳來計算在該主裝置與它自身之間的時脈偏移及鏈路延遲。不過，若鏈路延遲是對稱的，則時脈之間的同步將是準確的。否則，需要進一步的校正來同步該主裝置與次裝置。

在集成於100千兆位元(Gb)以太網鏈路中的IEEE-1588-2008的典型實施中，在媒體存取控制層與物理層或更高層級之間的介面上擷取時間戳，且僅可使用媒體存取控制時脈來記錄時間戳。不過，典型的物理層實施引入定時不確定性，其可導致經過該物理層的時間戳包的可變延遲(例如，變速箱功能、異步先進先出(first in first out；FIFO)結構、前向糾錯(forward error correcting；FEC)校正子處理邏輯、對準標記插入等)。因此，以典型的物理層實施在鏈路夥伴之間獲得一奈秒或低於一奈秒的高精度時間戳記是困難的。

因此，需要能夠實現奈秒或更小的網路時脈同步精度的方法以及所得設備。

本發明的一個態樣是一種藉由利用對準標記及IEEE 1588-2008兩步驟協議操作以奈秒或更小精度在以太網系統的發送器(TX)路徑及接收器(RX)路徑上都生成時間戳的方法。

本發明的另一個態樣是一種在IEEE 1588-2008兩步驟協議下以奈秒或更小精度在以太網系統的TX路徑及RX路徑上都生成時間戳的設備。

本發明的額外態樣以及其它特徵將在下面的說明中闡述，且本領域的普通技術人員在檢查下文以後將在某種程度上清楚該些額外態樣以及其它特徵，或者該些額外態樣以及其它特徵可自本發明的實施中獲知。本發明的優點可如所附申請專利範圍中所特別指出的那樣來實現和獲得。

依據本發明，一些技術效果可藉由電腦實施系統在某種程度上實現，該系統包括主裝置，該主裝置具有附著至第一物理層的第一高精度時間戳記輔助(high accuracy timestamping assist；HATA)單元；第一時間戳記單元；第一時脈控制；第一媒體存取控制層，通過媒體獨立介面(Medium Independent Interface；MII)與該第一時間戳記單元及該第一物理層連接。次裝置包括：附著至第二物理層的第二HATA單元；第二時間戳記單元；第二時脈控制；第二媒體存取控制層，通過該MII與該第二時間戳記單元及該第二物理層連接。該第一及第二HATA單元經配置成檢測在該主裝置與該次裝置之間的資料傳輸的TX串化器及RX解串器介面上方的第一對準標記的離開時間、到達時間，或其組合。

依據本發明，一些技術效果可通過一種設備在某種程度上實現，該設備包括：處理器；以及記憶體，該記憶體包括用於一個或多個程式的電腦程式代碼，該記憶體及該電腦程式代碼經配置成通過該記憶體使該裝置執行以下操作：檢測在主裝置與次裝置之間的資料傳輸的TX串化器及RX解串器介面上方的第一對準標記的離開時間、到達時間、或其組合；測量從該第一對準標記到MII介面上方的下一時間戳包開始的時間延遲；以及將在該MII上方所確定的該時間延遲映射至在該TX串化器及RX解串器介面上方所檢測的該離開時間、該到達時間或其組合，以同步該主裝置與該次裝置之間的時間戳記。

本發明的另一個態樣是一種方法，該方法包括：檢測在主裝置與次裝置之間的資料傳輸的TX串化器及RX解串器介面上方的第一對準標記的離開時間、到達時間、或其組合。測量從該TX串化器及RX解串器介面處的該第一對準標記到該主裝置與該次裝置之間的該資料傳輸的MII上方的下一時間戳包開始的時間延遲。將在該MII上方所確定的該時間延遲映射至在該TX串化器及RX解串器介面上方所檢測的該離開時間、該到達時間或其組合，以同步該主裝置與該次裝置之間的時間戳記。

本發明的又一個態樣是一種用指令編碼的非暫時性電腦可讀儲存媒體，當被加載至電腦中時，該指令建立執行電腦實施方法的機器。該電腦實施方法包括檢測在主裝置與次裝置之間的資料傳輸的TX串化器及RX解串器介面上方的第一對準標記的離開時間、到達時間，或其組合。測量從該TX串化器及RX解串器介面處的該第一對準標記到該主裝置與該次裝置之間的該資料傳輸的MII上方的下一時間戳包開始的時間延遲。將在該MII上方所確定的該時間延遲映射至在該TX串化器及RX解串器介面上方所檢測的該離開時間、該到達時間或其組合，以同步該主裝置與該次裝置之間的時間戳記。

本領域的技術人員從下面的詳細說明中將很容易瞭解額外的態樣以及技術效果，在該詳細說明中，通過示例擬執行本發明的最佳模式來簡單說明本發明的實施例。本領域的技術人員將意識到，本發明支持其它及不同的實施例，且其數個細節支持在各種顯而易見的方面的修改，所有這些都不背離本發明。相應地，附圖及說明將被視為示例性質而非限制。

100‧‧‧以太網系統

101‧‧‧主裝置

103‧‧‧HATA單元、HATA

105‧‧‧物理層、PHY

107‧‧‧TSU

109‧‧‧IEEE1588時脈控制

111‧‧‧媒體存取控制層、MAC層

113‧‧‧MII

115‧‧‧網路層

117‧‧‧傳輸層

119‧‧‧應用層

121‧‧‧次裝置

123‧‧‧HATA單元、HATA

125‧‧‧物理層、PHY

127‧‧‧TSU

129‧‧‧IEEE1588時脈控制

131‧‧‧MAC層

133‧‧‧網路層

135‧‧‧傳輸層

137‧‧‧應用層

201‧‧‧對準標記樣式

203‧‧‧AM0

205‧‧‧SFD樣式、SFD

207a、207b、207c、207d‧‧‧物理通道

209‧‧‧SFD

301、303、305、307、309、311、313、315、317、319‧‧‧步驟

附圖中的圖形示例顯示(而非限制)本發明，附圖中相同的元件符號表示類似的元件，且其中：

第1圖示意顯示依據一個示例實施例位於以太網系統中的時間戳記單元以及HATA單元的方塊圖；

第2圖示意顯示利用MII介面在以太網鏈路內進行時間戳記的方塊圖；

第3C及3D圖提供依據一個示例實施例利用HATA單元進行TX及RX時間戳記的更詳細方塊圖；

第3A及3B圖顯示依據一個示例實施例利用HATA單元進行分別與第3C及3D圖相關的TX及RX時間戳記流程；以及

第4圖示意顯示依據一個示例實施例針對分別在TX串化器及RX解串器介面處的PTP消息的訊框開始分隔符(Start Frame Delimiter；SFD)的離開及到達時間的採樣延遲的補償方法。

在下面的說明中，出於解釋目的，闡述許多具體細節來提供有關示例實施例的充分理解。不過，應當很清楚，可在不具有這些具體細節或者具有等同佈置的情況下實施該些示例實施例。在其它情況下，以方塊圖形式顯示熟知的結構及裝置，以避免不必要地模糊示例實施例。此外，除非另外指出，否則說明書及申請專利範圍中所使用的表示組分的量、比例及數值屬性，反應條件等的所有數字將被理解為通過術語“大約”在所有情況下被修飾。

本發明處理並解決當前越來越多關於網路節點運行要求奈秒或更小的時間戳精度的應用程式，在主次裝置之間的不對稱鏈路延遲，以及在實現奈秒或更小的通信網路時脈同步時所伴隨的影響經過以太網系統的物理層的時間戳的延遲的不確定性因素問題。該些問題通過(包括但不限於)下列方式來解決：依據所檢測的對準標記(alignment marker；AM)的離開及/或到達時間及在IEEE 1588-2008兩步驟協議下的下一時間戳包與該對準標記之間的時間延遲而確定該下一時間戳包例如在以太網網路的TX串化器(TX serializer)及RX解串器(RX deserializer)介面上的精密定時協議(PTP)消息的訊框開始分隔符(SFD)的精確時間。

依據本發明的實施例的方法包括檢測在主裝置與次裝置之間的資料傳輸的TX串化器及RX解串器介面上的第一對準標記的離開時間、到達時間，或其組合；測量從該第一對準標記到該主裝置與該次裝置之間的該資料傳輸的MII上的下一時間戳包開始的時間延遲；以及將在該MII上所確定的該時間延遲映射至在該TX串化器及RX解串器介面上所檢測的該離開時間、該到達時間或其組合，以同步該主裝置與該次裝置之間的時間戳記。

本領域的技術人員從下面的詳細說明中將很容易瞭解其它態樣、特徵以及技術效果，在該詳細說明中，簡單地藉由示例所考慮的最佳模式來顯示並說明較佳實施例。本發明支持其它及不同的實施例，且其數個細節支持在各種顯而易見的方面的修改。相應地，附圖及說明將被視為示例性質而非限制。

第1圖示意顯示依據一個示例實施例包含時間戳記單元(timestamping unit；TSU)以及HATA單元的以太網系統的方塊圖。請參照第1圖，以太網系統100包括主裝置101，其具有附著至物理層(PHY)105的HATA單元103、TSU 107、MII 113、以及IEEE 1588時脈控制109。主裝置101進一步包括媒體存取控制(medium access control；MAC)層111，其經由MII 113與TSU 107及物理層105連接。另外，主裝置101包括網路層(IP)115、傳輸層(UDP)117、以及應用層(PTP)119，應用層119與TSU 107及IEEE1588時脈控制109連接。

以太網系統100進一步包括次裝置121，其類似地包括附著(盡可能靠近)至物理層(PHY)125的HATA單元123、TSU 127、MII 113、以及IEEE 1588時脈控制129。與主裝置101類似，次裝置121也包括經由MII 113與TSU 127及PHY 125連接的MAC層131。另外，與主裝置101類似，次裝置121包括網路層133、傳輸層(UDP)135、以及應用層(PTP)137，應用層137與TSU 127及IEEE 1588時脈控制129連接。具體地說，為實現所檢測的主裝置101與次裝置121之間的時間戳包的絕對時間值的高精度，HATA單元103與123應當分別與物理層105及125盡可能地靠近。

在一個例子中，HATA 103及123的主功能是連續檢測AM的到達及/或離開時間作為確定下一時間戳包的SFD的精密時間的基礎，並接著向TSU 107及127報告所擷取的時間戳。對準標記是用於多通道鏈路的資料同步的特定樣式，在PHY 105的各通道上定期傳輸。組成鏈路的傳輸PHY 105的各通道攜帶獨特的對準標記。例如，以太網100GBASE- R4鏈路由4通道組成，各通道定期傳輸5個64位元的不同樣式。接收PHY 125使用這些不同樣式來對齊各接收通道的資料，以及確定在多通道鏈路上所接收的資料的適當排序。在TX串化器及RX解串器介面上或內部可檢測AM，因此，可通過當前方法在這些介面上擷取該AM離開及到達時間。

第2圖顯示出現於以太網100GBASE-KR4鏈路上的示例資料流，該鏈路包括分別為25Gbit/s的四個串化器/解串器通道。如第2圖中所示，由於在TX串化器及RX解串器介面上或內部可檢測對準標記樣式201，因此可獲得AM0 203的精確離開及到達時間。可將SFD樣式205分配給TX串化器及RX解串器介面上的多個物理通道207a至207d。當從先前AM0 203至時間戳包的SFD 209的時間延遲被確定時，AM0 203可被用作參考，以獲得SFD 209的離開及到達時間。測量從該SFD的位置到先前AM0的位置的時間延遲是在MII 113(第1圖)上實現的，即使SFD 205被PHY 105加擾並分配到多個串化器/解串器物理通道207a至207d。當前的方法用以在MII 113上測量此時間延遲並將此時間延遲映射至該TX串化器及RX解串器介面。

第3C圖詳細顯示依據一個示例實施例出現於PHY 105及HATA 103中的功能，尤其顯示出入HATA 103的連接。與HATA 103相關的該連接及處理方塊支持第3A圖的流程圖。

第3D圖詳細顯示依據一個示例實施例出現於PHY 125及HATA 123中的功能，尤其顯示出入HATA 123的連接。與HATA 123相關的該連接及處理方塊支持第3B圖的流程圖。

第3A圖示意顯示依據一個示例實施例將HATA用於多通道TX時間戳記的流程圖。以以太網標準所指定的定期時間間隔，PHY 105將AM插入資料流中並斷言(assert)AM插入指示器AM_INS_IND(步驟301)。在斷言AM_INS_IND以後，計數器對在該MII介面上所傳輸的64位元塊的數目進行計數(步驟301)。在MAC層111與PHY 105之間的該MII上所傳輸的有效64位元塊被計數。此外，每當自資料流移除(加1)或向資料流插入(減1)空閒塊以補償時脈漂移及/或AM插入時，另一個計數器(TX_BLK_REM_INS)計數(步驟301)。接著，當在該串化器介面上面傳輸AM0時，獲得該AM0離開時間(sys_time_tx(AM0))(步驟303)。同時，當在該MII介面上面傳輸下一時間戳包的SFD時，該64位元塊計數器及空閒塊移除/插入計數器都停止(步驟305)。尤其，當在該MII上檢測到下一時間戳包的SFD時，停止計數，隨後生成TX SFD數(TX_SFD_CNT)。

由於該AM在PHY 105內被插入，而不是插入在該MII介面(檢測SFD之處)上，因此針對該MII介面測量在AM插入與隨後的SFD檢測之間的時間延遲。在PHY 105內，在輸入SFD的該MII介面與發生AM插入的該點之間可實施數個管道階段。因此，依據PHY 105的實施可獲得有關從該MII介面到該AM插入點的資料流的延遲的信息。LAT_AM_INS是固定延遲(從MII資料輸入到AM插入發生之處)。(TX_BLK_REM_INS)與LAT_AM_INS兩者都被用作對所計數的64位元塊的數目的調節(步驟307)。因此，從64位元塊計數計算在該AM插入點與PTP消息的SFD之間的時間延遲，並對AM插入之前的延遲(LAT_AM_INS)及任意空閒塊移除及/或插入(TX_BLK_REM_INS)調節。使用sys_time_tx(AM0)及TX_SFD_CNT獲得SFD離開時間(SFD_DEP_T)(步驟309)。換句話說，依據sys_time_tx(AM0)及TX_SFD_CNT生成SFD_DEP_T。如上所示，TX_SFD_CNT提供週期精確的離開時間，其負責在PHY 105內執行的所有製程步驟，除了串化資料流時的採樣不確定性之外。為補償此類採樣不確定性，在生成SFD_DEP_T之前，自所擷取的(sys_time_tx(AM0))減去系統時脈(SYS_CLK)的額外半個週期時間(第4圖)。接著，可將該SFD_DEP_T報告給TSU 107邏輯，以支持額外的時間戳處理功能。

在第3A圖的例子中，HATA單元識別AM樣式，檢測該AM0並用它作為傳輸時間參考，生成並調節該TX_SFD_CNT，生成該SFD_DEP_T，以及向TSU 107報告該SFD_DEP_T，該HATA單元盡可能地靠近PHY 105設置。

第3B圖示意顯示依據一個示例實施例針對多通道鏈路使用HATA實現所接收位元流的高精度時間戳記的流程圖。第3B圖的接收路徑與第3A圖的傳輸路徑類似。確定從在該解串器介面上檢測AM0到在該MII上檢測SFD的時間延遲(步驟311至317)。當在該解串器介面上檢測到AM0時，擷取AM0到達時間(sys_time_rx(AM0))(步驟311)。在PHY 125中的任意通道上檢測該解串器介面上的AM0，以識別該sys_time_rx(AM0)。

在PHY 125斷言AM移除指示器(AM_REM_IND)以後，在PHY 125與MAC層131之間的該MII上對有效64位元塊計數(步驟313)。此外，每當自資料流移除(加1)或向資料流插入(減1)空閒塊以補償時脈漂移及/或AM移除時，另一個計數器(RX_BLK_REM_INS)計數(步驟313)。一旦發現下一時間戳包的SFD，即停止64位元塊及空閒移除/插入計數(步驟315)。

在AM移除之後的延遲(LAT_AM_REM)是從AM移除發生的點到輸出MII資料之處的固定延遲。(RX_BLK_REM_INS)及LAT_AM_REM都被用於計數調節(步驟317)。為獲得下一時間戳包的SFD的到達時間(SFD_ARR_T)，使用接收器路徑(RX)SFD計數(RX_SFD_CNT)與(sys_time_rx(AM0))兩者(步驟319)。此外，為補償採樣不確定性，在生成SFD_ARR_T之前，自所擷取的(sys_time_rx(AM0))減去系統時脈(SYS_CLK)的半個週期時間(第4圖)。接著，可將該SFD_ARR_T報告給該時間戳單元(TSU 127)邏輯。在PHY 125的一些實施中，不包括時脈補償(clock compensation；CC)邏輯，從而不需要RX_BLK_REM_INS及TX_BLK_REM_INS作為對該64位元塊計數的調節。

在第3B圖的例子中，HATA單元識別AM樣式，檢測該AM0並用它作為接收時間參考，生成並調節該RX_SFD_CNT，生成該SFD_ARR_T，以及向TSU 127報告該SFD_ARR_T，該HATA單元盡可能地靠近PHY 125設置。

第4圖示意顯示依據一個示例實施例針對分別在PHY 105及PHY 125的串化器及解串器介面處的PTP消息的SFD的離開及到達時間的採樣延遲的補償。如上關於第3A圖及3B所示，依據用以計算分別在該TX串化器及RX解串器介面處的時間戳包的SFD的離開時間及到達時間的方法，可消除在生成時間戳過程中的大多數不確定因素，包括在MAC層(111及131)中的所有不確定性，以及包含於PHY 105及PHY 125中的PCS(物理編碼子層)及FEC(前向糾錯)功能。影響精度的唯一不確定性是當分別擷取出入PHY 105及PHY 125的串化器及解串器功能的該AM離開及到達時間時的時脈域交叉。由於AM檢測是在操作於串化器/解串器介面時脈域401的該串化器及解串器介面處實施的，所以若使用系統時脈(SYS_CLK)擷取AM0離開及/或到達時間，則它將最多引入一個SYS_CLK延遲週期403，如第4圖中所示。

例如，若使用1GHz系統時脈採樣在PHY 105及PHY 125內的串化器/解串器介面處檢測AM的時間，則在該鏈路的傳輸與接收兩側都減去SYS_CLK 403的半個週期時間，以補償採樣不確定性。由於採樣不確定性適用於PHY 105及PHY 125兩者，因此，總的最壞情況採樣不確定性將是在PHY 105及PHY125中的不確定性之和(例如，假定在PHY 105及PHY 125中使用理想的1GHz時脈，則不確定性之和為(0.5+0.5)=1奈秒)。

如上面的討論所示，有關時間戳記操作的功能由控制電腦控制。本領域的技術人員可使用額外處理器來處理資料且控制裝置由電腦架構設計要求。儘管可使用專用裝置，但此類裝置也可通過使用意圖表示通常用於運行“服務器”編程的通用類資料處理裝置的一個或多個硬體平臺實施，以便實施上述功能，但需要經由用於資料通信的合適的網路連接。

如資料處理及通信技術中已知的那樣，通用電腦通常包括中央處理器及其它處理裝置、內部通信匯流排、用於代碼及資料儲存的各種類型的記憶體及儲存媒體(RAM、ROM、EEPROM、快取記憶體、磁碟驅動器等)，以及用於通信目的的一個或多個網路介面卡或端口。軟體功能包括編程；包括可執行代碼以及相關儲存資料，例如用於若干生產工作的工作流模板(workflow template)的文件以及跟蹤在一個或多個生產運行期間所積累的資料的各種文件。軟體代碼可由通用電腦執行，該通用電腦充當控制處理器及/或相關終端裝置。在操作過程中，代碼被儲存於通用電腦平臺內。不過，在其它時候，軟體可被儲存於其它位置及/或經傳輸以加載至合適的通用電腦系統中。經由電腦平臺的處理器執行此類代碼使平臺能夠基本上以本文中所述及所示的實施中所執行的方式實施用於時間戳記的方法。

例如，控制電腦可為中央控制處理系統的依據PC的實施，或者可實施於被配置為中央或主電腦或服務器的平臺上。此類系統通常包含中央處理單元(central processing unit；CPU)、記憶體以及互連匯流排。該CPU包含單個微處理器(例如，奔騰微處理器)，或者它可包含多個微處理器以將該CPU配置為多處理器系統。記憶體包括主記憶體，例如動態隨機存取記憶體(dynamic random access memory；DRAM)及快取記憶體，以及唯讀記憶體，例如PROM、EPROM、FLASH-EPROM或類似物。系統記憶體進一步包括一個或多個大容量儲存裝置，例如各種磁碟驅動器、磁帶驅動器等。

在操作過程中，該主記憶體儲存例如自大容量儲存上載的供CPU執行的指令以及依據所執行的指令供處理的資料的至少部分。該大容量儲存可包括一個或多個磁碟或磁帶驅動器或光碟驅動器，以儲存供CPU 使用的資料及指令。例如，磁碟驅動器或磁帶驅動器形式的至少一個大容量儲存系統儲存操作系統及各種應用軟體以及資料。電腦系統內的大容量儲存還可包括針對各種便攜式媒體的一個或多個驅動器，例如軟碟、光碟唯讀記憶體(CD-ROM)，或積體電路非揮發性記憶體適配器(也就是，PC-MCIA適配器)，以向/自電腦系統輸入及輸出資料及代碼。

該系統進一步包括用於通信的一個或多個輸入/輸出介面作為用於與一個或多個其它處理系統的資料通信的介面。儘管未顯示，但一個或多個此類介面可經由網路進行通信，例如，電子式發送及接收指令。該物理通信鏈路可為光的、有線的，或無線的。

該電腦系統還可包括合適的輸入/輸出端口，以與充當處理器/控制器的相應用戶介面的顯示器或鍵盤互連。例如，印表機控制電腦可包括圖形子系統來驅動輸出顯示器。該輸出顯示器例如可包括陰極射線管(cathode ray tube；CRT)顯示器，或液晶顯示器(liquid crystal display；LCD)或其它類型顯示裝置。用於系統的此類實施的輸入控制裝置將包括用於輸入字母數字或其它鍵信息的鍵盤。用於該系統的輸入控制裝置還可包括光標控制裝置(未顯示)，例如滑鼠、觸控板、軌跡球、觸控筆，或光標方向鍵。周邊設備與系統的鏈接可為有線連接或使用無線通信。

該電腦系統運行各種應用程式並儲存資料，以經由所提供的用戶介面以及/或者在網路上進行一個或多個交互作用，從而實施所需的處理，在此情況下為時間戳記。被包含於該電腦系統中的組件是通用電腦系統中常見的。儘管在上面的討論中主要總結為PC型實施，但本領域的技術人員將意識到，適用的電腦系統類別進一步包括被用作主電腦、服務器、工作站、網路終端以及類似物的系統。實際上，這些組件意圖代表現有技術所熟知的廣義範疇的此類電腦組件。當前的例子不限於任意一個網路或計算架構模型-也就是，點對點、客戶端服務器、分布式等。

因此，本文中所述的技術的態樣包括硬體及編程設備，以控制相關文檔處理以及軟體編程，以控制相關功能。軟體或程式產品(可被稱為“程式製品”)可採取代碼或可執行指令的形式來使電腦或其它可編程設備執行有關時間戳記的相關資料處理步驟，其中，該代碼或指令由可由電腦或其它機器讀取的媒體攜帶或以其它方式實施於其中。用於實施此類操作的指令或代碼可為儲存於任意可讀媒體中或由其攜帶的任意形式的電腦指令的形式(例如，源代碼、目標代碼、解釋代碼等)。

因此，此類程式製品或產品採取可執行代碼及/或相關資料的形式，其被某類機器可讀媒體攜帶或實施於其中。“儲存”型媒體包括電腦、處理器或類似物的任意或所有記憶體，或其相關模塊，例如各種半導體記憶體、磁帶驅動器、磁碟驅動器以及類似物，其可隨時提供非暫時性儲存，以供軟體編程。軟體的全部或部分可隨時經由網際網路或各種其它電信網路通信。此類通信例如可支持從一個電腦或處理器向另一個電腦或處理器加載相關軟體，例如，從管理服務器或主電腦向圖像處理器及比較器加載相關軟體。因此，可攜帶軟體元素的另一類媒體包括光波、電波及電磁波，例如穿過本地裝置之間的物理介面、經由有線及光學固網(optical landline)網路及在各種空中鏈路上使用。攜帶此類波的物理元件例如有線或無線鏈路或類似物也可被視為攜帶該軟體的媒體。除非限於非暫時性、有形的“儲存”媒體，否則本文中所使用的術語例如電腦或機器“可讀媒體” 是指參與向處理器提供指令以供執行的任意媒體。

因此，機器可讀媒體可採取許多形式，包括但不限於有形儲存媒體、載波媒體或物理傳輸媒體。非揮發性儲存媒體包括例如光碟或磁碟，例如在任意電腦或類似物中的任意儲存裝置。揮發性儲存媒體包括動態記憶體，例如此類電腦平臺的主記憶體。有形傳輸媒體包括同軸電纜、銅線及光纖，包括構成電腦系統內的匯流排的線路。載波傳輸媒體可採取電信號或電磁信號，或聲波或光波例如在射頻(RF)及紅外(IR)資料通信期間所生成的波的形式。因此，電腦可讀媒體的常見形式包括例如：軟碟、軟性磁碟、硬碟、磁帶、任意其它磁媒體、CD-ROM、DVD或DVD-ROM、任意其它光學媒體、打孔卡紙帶、具有孔洞圖案的任意其它物理儲存媒體、RAM、PROM及EPROM、FLASH-EPROM、任意其它記憶體芯片或匣、傳輸資料或指令的載波、傳輸此類載波的線纜或鏈路，或電腦可從其讀取編程代碼及/或資料的任意其它媒體。許多這些形式的電腦可讀媒體可參與向處理器輸送一個或多個指令的一個或多個序列以供執行。

本發明的實施例可實現數個技術效果，包括時間戳記的奈秒或更小精度。本發明適於各種工業應用，例如網路連結、通信網路、遠程設備、微處理器、智能電話、行動電話、手機、機上盒、DVD記錄器及播放器、汽車導航、印表機及周邊設備、網路及電信設備、遊戲系統，以及數位相機。因此，本發明對於使用時脈同步的任意各種類型的網路連結裝置及通信網路具有工業適用性。

在前面的說明中，參照本發明的具體示例實施例來說明本發明。不過，顯然，可對其作各種修改及變更，而不背離如申請專利範圍中所闡述的本發明的較廣泛的精神及範圍。相應地，說明書及附圖將被看作示例性質而非限制。應當理解，本發明能夠使用各種其它組合及實施例，且支持在本文中所表示的發明性概念的範圍內的任意修改或變更。