TW202022332A - 光檢測裝置 - Google Patents

光檢測裝置 Download PDF

Info

Publication number
TW202022332A
TW202022332A TW108134765A TW108134765A TW202022332A TW 202022332 A TW202022332 A TW 202022332A TW 108134765 A TW108134765 A TW 108134765A TW 108134765 A TW108134765 A TW 108134765A TW 202022332 A TW202022332 A TW 202022332A
Authority
TW
Taiwan
Prior art keywords
layer
fabry
interference filter
metal layer
perot interference
Prior art date
Application number
TW108134765A
Other languages
English (en)
Other versions
TWI841602B (zh
Inventor
大山泰生
柴山勝己
笠原隆
廣瀬真樹
川合敏光
蔵本有未
Original Assignee
日商濱松赫德尼古斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商濱松赫德尼古斯股份有限公司 filed Critical 日商濱松赫德尼古斯股份有限公司
Publication of TW202022332A publication Critical patent/TW202022332A/zh
Application granted granted Critical
Publication of TWI841602B publication Critical patent/TWI841602B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • G01J1/04—Optical or mechanical part supplementary adjustable parts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/02—Details
    • G01J3/0205—Optical elements not provided otherwise, e.g. optical manifolds, diffusers, windows
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/02—Details
    • G01J3/0256—Compact construction
    • G01J3/0259—Monolithic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/02—Details
    • G01J3/0264—Electrical interface; User interface
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/02—Details
    • G01J3/0286—Constructional arrangements for compensating for fluctuations caused by temperature, humidity or pressure, or using cooling or temperature stabilization of parts of the device; Controlling the atmosphere inside a spectrometer, e.g. vacuum
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/02—Details
    • G01J3/0291—Housings; Spectrometer accessories; Spatial arrangement of elements, e.g. folded path arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/02—Details
    • G01J3/0297—Constructional arrangements for removing other types of optical noise or for performing calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/12—Generating the spectrum; Monochromators
    • G01J3/26—Generating the spectrum; Monochromators using multiple reflection, e.g. Fabry-Perot interferometer, variable interference filters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/28—Investigating the spectrum
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/28—Investigating the spectrum
    • G01J3/30—Measuring the intensity of spectral lines directly on the spectrum itself
    • G01J3/32—Investigating bands of a spectrum in sequence by a single detector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/28—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using photoemissive or photovoltaic cells
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/001—Optical devices or arrangements for the control of light using movable or deformable optical elements based on interference in an adjustable optical cavity
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/28—Interference filters
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/28—Interference filters
    • G02B5/284—Interference filters of etalon type comprising a resonant cavity other than a thin solid film, e.g. gas, air, solid plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2290/00—Aspects of interferometers not specifically covered by any group under G01B9/02
    • G01B2290/25—Fabry-Perot in interferometer, e.g. etalon, cavity
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/28—Investigating the spectrum
    • G01J2003/2866—Markers; Calibrating of scan
    • G01J2003/2879—Calibrating scan, e.g. Fabry Perot interferometer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Spectrometry And Color Measurement (AREA)
  • Optical Filters (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

本揭示之分光感測器具備：配線基板，其具有主面；光檢測器，其配置於配線基板之主面上；法布里-珀羅干涉濾波器；間隔件，其設置於配線基板之主面上，以使法布里-珀羅干涉濾波器與光檢測器分隔之方式支持法布里-珀羅干涉濾波器；及底座，其連接於接地電位；且於法布里-珀羅干涉濾波器與底座之間，形成有電阻小於自法布里-珀羅干涉濾波器經由間隔件及配線基板到達光檢測器之任意之第1電流路徑的第2電流路徑。

Description

光檢測裝置
本揭示係關於一種具備法布里-珀羅干涉濾波器之光檢測裝置。
於專利文獻1，揭示有一種光學元件，其一體形成法布里-珀羅干涉濾波器與接受通過該法布里-珀羅干涉濾波器之光之光檢測器(受光部)。於該光學元件中，設置有與可動反射膜對向之導電性之固定反射膜。藉此，抑制產生對法布里-珀羅干涉濾波器施加驅動電壓時之光檢測器之檢測信號中之雜訊成分(串擾雜訊)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2015-87445號公報
[發明所欲解決之問題]
然而，如上述光學元件般，於一體形成法布里-珀羅干涉濾波器與光檢測器之構造中，由於法布里-珀羅干涉濾波器與光檢測器接近，故難以充分地抑制串擾雜訊。另一方面，考慮使用間隔件等支持構件，使搭載有光檢測器之搭載基板與法布里-珀羅干涉濾波器分隔。然而，據本發明者之瞭解，即使採用此種構成，亦有因自法布里-珀羅干涉濾波器經由支持構件及搭載基板流向光檢測器之電流成分，致使串擾雜訊混入於光檢測器之檢測信號之虞。
本揭示之一態樣之目的在於提供一種可有效地抑制光檢測器之檢測信號中之串擾雜訊的光檢測裝置。 [解決問題之技術手段]
本揭示之一態樣之光檢測裝置具備：搭載基板，其具有主面；光檢測器，其配置於搭載基板之主面上；法布里-珀羅干涉濾波器，其構成為藉由於相互對向之一對鏡部間形成空隙，使一對鏡面鏡部間之距離因靜電力而變化；支持構件，其設置於搭載基板之主面上，並以使法布里-珀羅干涉濾波器與光檢測器分隔之方式支持法布里-珀羅干涉濾波器；及接地部，其連接於接地電位；且於法布里-珀羅干涉濾波器與接地部之間，形成有電阻小於自法布里-珀羅干涉濾波器經由支持構件及搭載基板到達光檢測器之任意之第1電流路徑的第2電流路徑。
於上述光檢測裝置中，藉由支持構件使法布里-珀羅干涉濾波器與光檢測器分隔。藉此，可增大法布里-珀羅干涉濾波器與光檢測器之距離。其結果，抑制因施加至法布里-珀羅干涉濾波器之驅動電壓所致之光檢測器之檢測信號中之串擾雜訊。再者，上述光檢測裝置中，於法布里-珀羅干涉濾波器與接地部(接地電位)之間，形成有電阻小於自法布里-珀羅干涉濾波器經由支持構件及搭載基板到達光檢測器之任意之第1電流路徑的第2電流路徑。因此，自法布里-珀羅干涉濾波器流向支持構件之電流成分較光檢測器更容易流向接地部。藉此，抑制因自法布里-珀羅干涉濾波器經由支持構件及搭載基板流向光檢測器之電流成分所致之串擾雜訊。藉由以上，根據上述光檢測裝置，可有效地抑制光檢測器之檢測信號中之串擾雜訊。
上述光檢測裝置亦可進而具備導電性之連接構件，其電性連接支持構件或搭載基板與接地部以將自法布里-珀羅干涉濾波器流向支持構件之電流成分釋放至接地部。根據該構成，可使自法布里-珀羅干涉濾波器流向支持構件之電流成分經由導電性之連接構件適當地釋放至接地部。
連接構件亦可電性連接沿搭載基板之主面之區域與接地部，使得第2電流路徑為自法布里-珀羅干涉濾波器經由支持構件、沿主面之區域及連接構件到達接地部之路徑。根據該構成，可使欲經由搭載基板流向光檢測器之電流成分經由連接構件適當地釋放至接地部。
搭載基板亦可具有：絕緣層，其具有作為主面之第1面及與第1面相反側之第2面；及金屬層，其設置於絕緣層之第2面側；且沿主面之區域為金屬層。根據該構成，可藉由絕緣層確保光檢測器與金屬層之間之絕緣，且將企圖流向光檢測器之電流成分經由金屬層適當地釋放至接地部。
亦可於絕緣層，形成有使金屬層之絕緣層側之面露出之開口部，且連接材料經由開口部連接於金屬層且連接於接地部。根據該構成，可藉由例如引線接合而適當且容易地連接金屬層與接地部。
金屬層亦可至少設置於自搭載基板之厚度方向觀察之搭載基板之緣部，且金屬層中之設置於搭載基板之緣部之部分露出至外部，連接構件以覆蓋搭載基板之緣部之方式設置，且為連接金屬層之部分與接地部之導電性樹脂材。根據該構成，可藉由以覆蓋搭載基板之緣部之方式設置導電性樹脂材，而適當且容易地連接金屬層與接地部。
金屬層亦可以自搭載基板之厚度方向觀察時，與搭載基板中設置有支持構件之區域重疊之方式設置。根據該構成，可使自法布里-珀羅干涉濾波器經由支持構件流向搭載基板之電流成分經由設置於支持構件之正下方區域之金屬層較佳地釋放至接地部。
金屬層亦可以自搭載基板之厚度方向觀察時，不與光檢測器重疊之方式設置。於該構成中，金屬層與光檢測器不具有於搭載基板之厚度方向上相互對向之部分。藉此，可抑制寄生電容對光檢測器之影響。其結果，可抑制因此種寄生電容所致之光檢測器之檢測信號之響應速度之降低。
金屬層亦可以自搭載基板之厚度方向觀察使，與搭載基板中設置有支持構件之區域與光檢測器之間之任意之電流路徑重疊之方式設置。於該構成中，以自搭載基板之厚度方向觀察時，分斷搭載基板中設置有支持構件之區域與光檢測器之間之任意之電流路徑之方式形成金屬層。藉此，可藉由金屬層適當地捕捉欲自設置有支持構件之區域流向光檢測器之電流成分並將其釋放至接地部。
搭載基板亦可具有：絕緣層，其具有作為主面之第1面；及金屬層，其設置於絕緣層之第1面與支持構件之間；且沿主面之區域為金屬層。根據該構成，可使自法布里-珀羅干涉濾波器經由支持構件流向搭載基板之電流成分自設置於支持構件之正下方區域之金屬層較佳地釋放至接地部。
接地部可為固定有搭載基板之與主面相反側之面之底座，搭載基板具有：第1層，其具有作為主面之第1面及與第1面相反側之第2面；及第2層，其設置於第1層之第2面側；且連接構件配置於第2層之與第1層相反側之面及底座之間，並電性連接第2層之與第1層相反側之面及底座；自支持構件經由第1層及第2層往向底座之電流路徑之電阻小於自支持構件經由第1層及第2層之至少一者往向光檢測器之電流路徑之電阻；且第2電流路徑為自法布里-珀羅干涉濾波器經由支持構件、第1層、第2層及連接構件到達底座之路徑。根據該構成，可使自法布里-珀羅干涉濾波器經由支持構件流向搭載基板之電流成分經由搭載基板之內部(第1層及第2層)適當地釋放至底座(接地部)。
連接構件可電性連接支持構件與接地部，使得第2電流路徑為自法布里-珀羅干涉濾波器經由支持構件及連接構件到達接地部之路徑。根據該構成，可於自法布里-珀羅干涉濾波器流向支持構件之電流成分到達搭載基板之前，使該電流成分自支持構件較佳地釋放至接地部。
上述光檢測裝置可進而具備配置於支持構件與法布里-珀羅干涉濾波器之間之金屬膜，連接構件介隔金屬膜電性連接支持構件與接地部，使得第2電流路徑為自法布里-珀羅干涉濾波器經由金屬膜及連接構件到達接地部之路徑。根據該構成，可於自法布里-珀羅干涉濾波器朝向支持構件之電流成分到達支持構件之前，使該電流成分較佳地自金屬膜釋放至接地部。 [發明之效果]
根據本揭示之一態樣，可提供一種能有效地抑制光檢測器之檢測信號中之串擾雜訊的光檢測裝置。
以下，一面參照隨附圖式一面對本揭示之實施形態詳細地進行說明。於圖式之說明中，對同一或同等要素使用同一符號，省略重複之說明。
[第1實施形態] [分光感測器之構成] 圖1係分光感測器1A(光檢測裝置)之俯視圖。圖2係沿圖1之II-II線之剖視圖。圖3係分光感測器1A之局部分解立體圖。另，圖1中，省略稍後敘述之蓋22、光透過構件23及帶通濾波器7之圖示。如圖1及圖2所示，分光感測器1A具備封裝2。封裝2係收納配線基板3(搭載基板)、光檢測器4、熱敏電阻等溫度補償用元件5、複數個(此處為2個)間隔件6(支持構件)、帶通濾波器7及法布里-珀羅干涉濾波器10之CAN封裝。封裝2具有底座21(接地部)及蓋22。蓋22具有一體形成之側壁221及頂壁222。底座21及蓋22由金屬材料形成，且相互氣密接合。封裝2中，側壁221形成為將特定之線L設為中心線之圓筒狀。頂壁222形成為將線L設為中心線之圓板狀。底座21及頂壁222於平行於線L之方向D1上相互對向，且分別封塞側壁221之兩端。於分光感測器1A中，底座21連接於接地電位。另，接地電位意指任意決定之基準電位，不限定於0 V。
於底座21之內表面21a，固定有配線基板3。於配線基板3之主面3a，安裝(配置)有光檢測器4與溫度補償用元件5。主面3a係與頂壁222及法布里-珀羅干涉濾波器10對向之面。如圖3所示，於配線基板3之主面3a上設置有：配線層31，其安裝有光檢測器4；配線層32，其安裝有溫度補償用元件5；及中繼用之電極墊33、34。配線層31具有配置光檢測器4之安裝部31a、電極墊31b及將安裝部31a及電極墊31b電性連接之配線部31c。配線層32具有配置溫度補償用元件5之安裝部32a、電極墊32b及將安裝部32a及電極墊32b電性連接之配線部32c。於本實施形態中，作為一例，由包含Cr-Pt-Au之積層膜形成配線層31、配線層32、電極墊33及電極墊34。然而，配線層31、配線層32、電極墊33及電極墊34亦可由上述以外之材料形成，亦可由例如Al、Au等單層膜、或Ti-Pt-Au、Ti-Ni-Au、Cr-Au等之積層膜形成。
光檢測器4配置於線L上。更具體而言，光檢測器4以其之受光部4a之中心線與線L一致之方式配置。光檢測器4為例如紅外線檢測器，且為使用InGaAs等之量子型感測器、或使用熱電堆或輻射熱計等之熱型感測器。於檢測紫外線(UV)、可見光、近紅外線之各波長域之光之情形時，可使用例如矽光電二極體等作為光檢測器4。另，光檢測器4可具有1個受光部4a，亦可具有陣列狀之複數個受光部4a。又，複數個光檢測器4亦可安裝於配線基板3。
複數個間隔件6固定於配線基板3之主面3a上。法布里-珀羅干涉濾波器10固定於複數個間隔件6上。即，複數個間隔件6於配線基板3之主面3a上，支持法布里-珀羅干涉濾波器10。藉由此種間隔件6，於法布里-珀羅干涉濾波器10與配線基板3之主面3a之間形成空間，而使法布里-珀羅干涉濾波器10與光檢測器4相互分隔。作為各間隔件6之材料，可使用例如矽、陶瓷、石英、玻璃及塑料等。於複數個間隔件6上，藉由例如接著劑固定法布里-珀羅干涉濾波器10。作為接著間隔件6與法布里-珀羅干涉濾波器10之接著劑，可使用例如具有可撓性之樹脂材料(例如，矽酮系、胺基甲酸酯系、環氧系、丙烯酸系、混合等之樹脂材料)。法布里-珀羅干涉濾波器10配置於線L上。更具體而言，法布里-珀羅干涉濾波器10以其之光透過區域10a之中心線與線L一致之方式配置。另，間隔件6亦可與配線基板3一體形成。又，法布里-珀羅干涉濾波器10亦可由1個間隔件6而非由複數個間隔件6支持。
於底座21，固定有複數個引線接腳8、8A。更具體而言，各引線接腳8於維持與底座21間之電氣絕緣性及氣密性之狀態下，貫通底座21。各引線接腳8中，設置於配線基板3之電極墊31b、電極墊32b、電極墊33、電極墊34及法布里-珀羅干涉濾波器10之端子(第1端子12、第2端子13)之各者藉由導線9電性連接。電極墊33與光檢測器4之端子藉由導線9電性連接。即，引線接腳8與光檢測器4經由中繼用之電極墊33地藉由2條導線9連接。於該情形時，即使於光檢測器4與引線接腳8之間之距離較長之情形時，亦可防止無用部位之短路，可使分光感測器1A之良率提高。然而，可省略電極墊33，引線接腳8與光檢測器4亦可不經由電極墊33地藉由1條導線9連接。同樣地，電極墊34與溫度補償用元件5之端子藉由導線9電性連接。即，引線接腳8與溫度補償用元件5經由中繼用之電極墊34地藉由2條導線9連接。於該情形時，即使於溫度補償用元件5與引線接腳8之間之距離較長之情形時，亦可防止無用部位之短路，可使分光感測器1A之良率提高。然而，可省略電極墊34，引線接腳8與溫度補償用元件5亦可不經由電極墊34地藉由1條導線9連接。藉由上述之連接構成，對光檢測器4、溫度補償用元件5及法布里-珀羅干涉濾波器10之各者進行電氣信號之輸入輸出等。又，於本實施形態中，作為一例，連接於接地電位之2條引線接腳8A藉由導線9連接於底座21。藉此，底座21連接於接地電位。
於封裝2形成有開口2a。開口2a以其之中心線與線L一致之方式形成於蓋22之頂壁222。於自方向D1觀察之情形時，開口2a之形狀為圓形狀。於頂壁222之內表面222a，以封塞開口2a之方式配置光透過構件23。光透過構件23氣密性地接合於頂壁222之內表面222a。光透過構件23具有於方向D1上相互對向之光入射面23a及光出射面(內表面)23b與側面23c。光透過構件23之光入射面23a於開口2a中與頂壁222之外表面為大致同一平面。光透過構件23之側面23c與封裝2之側壁221之內表面221a接觸。即，光透過構件23到達至開口2a內及側壁221之內表面221a。此種光透過構件23藉由例如於將開口2a設為下側之狀態下將玻璃顆粒配置於蓋22之內側，並使該玻璃顆粒熔融而形成。即，光透過構件23可藉由熔著玻璃而形成。
於光透過構件23之光出射面23b，藉由接著構件等固定帶通濾波器7。帶通濾波器7使透過光透過構件23之光中之分光感測器1A之測定波長範圍內之光(特定之波長範圍內之光，且應入射至法布里-珀羅干涉濾波器10之光透過區域10a之光)選擇性地透過(即，僅使上述特定波長範圍內之光透過)。帶通濾波器7之形狀為四角形板狀。帶通濾波器7係例如於由光透過材料(例如矽、玻璃等)形成為四角形板狀之光透過構件之表面，形成介電質多層膜(例如，包含TiO2 、Ta2 O5 等高折射材料與SiO2 、MgF2 等低折射材料之組合而成之多層膜)者。
於如上構成之分光感測器1A，當光經由光透過構件23自外部入射至帶通濾波器7時，特定波長範圍內之光透過帶通濾波器7。當透過帶通濾波器7之光入射至法布里-珀羅干涉濾波器10之光透過區域10a時，使特定波長範圍內之光中之特定波長之光選擇性透過。透過法布里-珀羅干涉濾波器10之光透過區域10a之光入射至光檢測器4之受光部4a，並由光檢測器4檢測。即，光檢測器4將透過法布里-珀羅干涉濾波器10之光轉換為電氣信號並輸出。例如，光檢測器4輸出對應於入射至受光部4a之光之強度之大小的電氣信號(檢測信號)。
[法布里-珀羅干涉濾波器之構成] 如圖3及圖4所示，於法布里-珀羅干涉濾波器10中，將使對應於第1鏡部55與第2鏡部56間(一對鏡部間)之距離之光透過之光透過區域10a設置於線L上。光透過區域10a係例如圓柱狀之區域。於光透過區域10a中，精度極佳地控制第1鏡部55與第2鏡部56之距離。即，光透過區域10a係法布里-珀羅干涉濾波器10中為了使具有特定波長之光選擇性透過而可將第1鏡部55與第2鏡部56之距離控制為特定之距離之區域，且係可透過具有對應於第1鏡部55與第2鏡部56之距離之特定波長之光之區域。
法布里-珀羅干涉濾波器10具備矩形板狀之基板41。基板41具有在平行於線L之方向D1上相互對向之第1表面41a及第2表面41b。第1表面41a係光入射側之表面。第2表面41b係光檢測器4側(即，光出射側)之表面。於第1表面41a配置有第1層構造體50。於第2表面41b配置有第2層構造體60。
第1層構造體50藉由將第1防反射層51、第1積層體52、第1中間層53及第2積層體54依序積層於第1表面41a而構成。於第1積層體52與第2積層體54之間，藉由框狀之第1中間層53形成空隙(氣隙)S。基板41包含例如矽、石英、玻璃等。於基板41包含矽之情形時，第1防反射層51及第1中間層53包含例如氧化矽。第1中間層53之厚度為例如數十nm～數十μm。
第1積層體52中與光透過區域10a對應之部分作為第1鏡部55發揮功能。第1積層體52藉由逐層交替地積層複數層多晶矽層與複數層氮化矽層而構成。構成第1鏡部55之多晶矽層及氮化矽層各自之光學厚度較佳為中心透過波長之1/4之整數倍。另，第1鏡部55亦可不介隔第1防反射層51，而直接配置於第1表面41a。
第2積層體54中與光透過區域10a對應之部分作為第2鏡部56發揮功能。第2鏡部56於方向D1上介隔空隙S與第1鏡部55對向。第2積層體54藉由逐層地交替積層複數層多晶矽層與複數層氮化矽層而構成。構成第2鏡部56之多晶矽層及氮化矽層各自之光學厚度較佳為中心透過波長之1/4之整數倍。
於第1積層體52及第2積層體54中，亦可取代氮化矽層而配置氧化矽層。又，作為構成第1積層體52及第2積層體54之各層之材料，除上述之材料外，亦可使用氧化鈦、氧化鉭、氧化鋯、氟化鎂、氧化鋁、氟化鈣、矽、鍺及硫化鋅等。
於第2積層體54中與空隙S對應之部分，形成自第2積層體54中之與第1中間層53相反側之表面54a到達空隙S之複數個貫通孔54b。複數個貫通孔54b形成為不會對第2鏡部56之功能實質性造成影響之程度。複數個貫通孔54b係用於藉由蝕刻去除第1中間層53之一部分而形成空隙S者。
於第1鏡部55，以包圍光透過區域10a之方式形成第1電極42。於第1鏡部55，以包圍光透過區域10a之方式形成第2電極43。即，第1鏡部55包含第1電極42及第2電極43。第1電極42及第2電極43藉由對第1積層體52中最接近空隙S之多晶矽層摻雜雜質來低電阻化而形成。於第2鏡部56，形成第3電極44。即，第2鏡部56包含第3電極44。第3電極44在平行於線L之方向上介隔空隙S與第1電極42及第2電極43對向。第3電極44藉由對第2積層體54中最接近空隙S之多晶矽層摻雜雜質來低電阻化而形成。另，第2電極43之大小較佳包含光透過區域10a之全體大小，但亦可與光透過區域10a之大小大致相同。
於第1層構造體50，設置有一對第1端子12及一對第2端子13。一對第1端子12隔著光透過區域10a相互對向。各第1端子12配置於自第2積層體54之表面54a到達第1積層體52之貫通孔內。各第1端子12經由配線42a與第1電極42電性連接。一對第2端子13於與一對第1端子12相互對向之方向垂直之方向上隔著光透過區域10a相互對向。各第2端子13配置於自第2積層體54之表面54a到達第1中間層53之內部之貫通孔內。各第2端子13經由配線43a與第2電極43電性連接，且經由配線44a與第3電極44電性連接。
於第1積層體52中之第1中間層53側之表面52a，設置有溝槽47、48。溝槽47以包圍配線43a中之與第2端子13之連接部分之方式環狀延伸。溝槽47將第1電極42與配線43a電性絕緣。溝槽48沿第1電極42之內緣環狀延伸。溝槽48將第1電極42與第1電極42之內側(即，第2電極43存在之區域)電性絕緣。於第2積層體54之表面54a，設置有溝槽49。溝槽49以包圍第1端子12之方式環狀延伸。溝槽49將第1端子12與第3電極44電性絕緣。各溝槽47、48、49內之區域可為絕緣材料，亦可為空隙。
第2層構造體60藉由將第2防反射層61、第3積層體62、第2中間層63及第4積層體64依序積層於第2表面41b而構成。第2防反射層61、第3積層體62、第2中間層63及第4積層體64各自具有與第1防反射層51、第1積層體52、第1中間層53及第2積層體54同樣之構成。如此，第2層構造體60具有將基板41作為基準而與第1層構造體50對稱之積層構造。即，第2層構造體60以與第1層構造體50對應之方式構成。第2層構造體60具有抑制基板41翹曲等之功能。
於第3積層體62、第2中間層63及第4積層體64，以包含光透過區域10a之方式形成開口60a。開口60a之中心線與線L一致。開口60a係例如圓柱狀之區域，且具有與光透過區域10a大致相同之直徑。開口60a朝光出射側開口，開口60a之底面到達第2防反射層61。開口60a使透過第1鏡部55及第2鏡部56之光通過。
於第4積層體64之光出射側之表面形成有遮光層65。遮光層65包含例如鋁等。於遮光層65之表面及開口60a之內表面形成有保護層66。保護層66包含例如氧化鋁。另，可藉由將保護層66之厚度設為1～100 nm(較佳為30 nm左右)，而忽略因保護層66所致之光學性影響。
如上構成之法布里-珀羅干涉濾波器10具有介隔空隙S相互對向之一對第1鏡部55、第2鏡部56，且一對鏡部間之距離根據一對鏡部(第1鏡部55及第2鏡部56)間產生之電位差而變化。即，於法布里-珀羅干涉濾波器10中，經由第1端子12及第2端子13對第1電極42與第3電極44施加電壓(驅動電壓)。藉由該電壓於第1電極42與第3電極44之間產生電位差，而於第1電極42與第3電極44之間產生對應於該電位差之靜電力。藉由該靜電力，第2鏡部56被拉向固定於基板41之第1鏡部55側，而調整第1鏡部55與第2鏡部56之距離。如此，於法布里-珀羅干涉濾波器10中，第1鏡部55與第2鏡部56之距離可變。
透過法布里-珀羅干涉濾波器10之光之波長依存於光透過區域10a中之第1鏡部55與第2鏡部56之距離。因此，可藉由調整施加於第1電極42與第3電極44之電壓，而適當選擇透過之光之波長。第1電極42與第3電極44之間之電位差越大，第1鏡部55與第2鏡部56之距離越小，透過法布里-珀羅干涉濾波器10之光之波長越短。第2電極43為與第3電極44相同之電位。因此，第2電極43作為用以將光透過區域10a中之第1鏡部55及第2鏡部56保持平坦之補償電極發揮功能。
於分光感測器1A中，可藉由例如一面使施加於法布里-珀羅干涉濾波器10之電壓變化(即，一面使法布里-珀羅干涉濾波器10中第1鏡部55與第2鏡部56之距離變化)，一面於光檢測器4中檢測透過法布里-珀羅干涉濾波器10之光透過區域10a之光之強度，而獲得分光光譜。
[配線基板之構造及各零件間之電氣連接構成] 於分光感測器1A中，具有用於抑制產生因施加於法布里-珀羅干涉濾波器10之驅動電壓所致之光感測器4之檢測信號中之串擾雜訊之構造。具體而言，分光感測器1A中，於法布里-珀羅干涉濾波器10與底座21(接地電位)之間，形成電阻小於自法布里-珀羅干涉濾波器10經由間隔件6及配線基板3到達光檢測器4之任意之電流路徑(第1電流路徑)的電流路徑(第2電流路徑)。藉此，於對法布里-珀羅干涉濾波器10施加驅動電壓時，欲自法布里-珀羅干涉濾波器10經由間隔件6流入至配線基板3之電流成分之大部分流向第2電流路徑。其結果，可減少經由第1電流路徑到達光檢測器4之電流量，可抑制檢測信號中之串擾雜訊。
於對分光感測器1A之具體構造進行說明之前，首先，說明比較例之分光感測器100之構造，且對分光感測器100中產生上述之串擾雜訊之機制進行說明。
圖5係顯示比較例之分光感測器100中之配線基板110之構造及各零件間之電氣連接構成的模式圖。配線基板110具有自底座21側起依序積層第1絕緣層111、矽層112、第2絕緣層113及鈍化膜114之構造。第1絕緣層111及第2絕緣層113之各者係藉由加熱矽層112之表面而形成之矽熱氧化膜，其之厚度為例如1 μm左右。第1絕緣層111介隔包含非導電性樹脂之接著層115固定於底座21之內表面21a。於第2絕緣層113之與矽層112相反側之表面113a，設置有上述之配線層31、32。配線層31、32之厚度為例如0.5 μm左右。又，於第2絕緣層113之表面113a上，以覆蓋表面113a、光檢測器4之側面及溫度補償用元件5之側面之方式，將鈍化膜114成膜。鈍化膜114之厚度為例如10 μm左右。
圖6係顯示分光感測器100之等效電路之圖。於圖6中，電阻Ra係沿與配線基板110之厚度方向(方向D1)正交之方向(方向D2)之第1絕緣層111或第2絕緣層113內之電流路徑(具有自配線基板110與間隔件6相接之部分P1至配線基板110(配線層31)與光檢測器4相接之部分P2之長度之電流路徑)之電阻。電阻Rb係沿方向D1橫跨第1絕緣層111或第2絕緣層113之電流路徑之電阻。電阻Rc係沿方向D2之矽層112內之電流路徑(具有部分P1至部分P2之長度之電流路徑)之電阻。電阻Rd係沿方向D1橫跨矽層112之電流路徑之電阻。電阻Re係沿方向D1橫跨接著層115之電流路徑之電阻。此處，各構件(第1絕緣層111、矽層112、第2絕緣層113及接著層115)之電阻係對各構件之材料之電阻率乘以「各構件之長度÷各構件之剖面積」之值。又，各構件之厚度(方向D1之長度)充分小於沿方向D2之部分P1至部分P2之長度。又，各構件之沿方向D1之剖面積充分小於各構件之沿方向D2之剖面積。藉此，「Ra＞＞Rb」及「Rc＞＞Rd」成立。又，由於接著層115為非導電性，故「Re＞＞Rc」成立。又，由於矽熱氧化膜(第1絕緣層111、第2絕緣層113)之電阻率充分大於矽(矽層112)之電阻率，故「Rb＞＞Rc」成立。此處，「A＞＞B」意指A與B相比充分(非常)大。
由於施加於法布里-珀羅干涉濾波器10之驅動電壓為高電壓，故若對法布里-珀羅干涉濾波器10施加上述之驅動電壓，則產生自法布里-珀羅干涉濾波器10經由間隔件6流入至配線基板110之電流成分。又，如上所述，由於電阻Ra～Re係「Ra＞＞Rb＞＞Rc＞＞Rd」及「Re＞＞Rc」之關係成立，故上述電流成分之大部分流向沿圖6所示之箭頭方向之電流路徑(即，電阻最小之電流路徑)。即，上述電流成分之大部分自部分P1沿方向D1於第2絕緣層113內移動並到達矽層112，接著沿方向D2於矽層112內移動，接著沿方向D1於第2絕緣層113內移動而流向光檢測器4(配線層31)。
圖7係顯示於比較例之分光感測器100中觀測到之串擾雜訊之圖。本發明者如下觀測串擾雜訊。即，於對法布里-珀羅干涉濾波器10之光透過區域10a持續入射特定波長λ1之光之狀態下，於某時點t1，將施加於第1電極42與第3電極44之驅動電壓自電壓V0(=0 V)變更為可透過波長λ1之光之電壓Vλ1。其結果，於驅動電壓自電壓V0變更為電壓Vλ1之後，馬上確認到產生了脈衝狀之串擾雜訊N。雖此種串擾雜訊N為瞬間性者，但有因分光感測器100之使用方法(測定方法)而成為問題之情形。
其次，參照圖8，對分光感測器1A中之配線基板3之構造及各零件間之電氣連接構成進行說明。配線基板3具有自底座21側起依序積層第1絕緣層71、矽層72、第2絕緣層73、金屬層74、第3絕緣層75(絕緣層)及鈍化膜76之構造。第1絕緣層71、矽層72及第2絕緣層73與分光感測器100中之第1絕緣層111、矽層112及第2絕緣層113同樣。因此，配線基板3與分光感測器100中之配線基板110之主要不同點在於：於第2絕緣層73與配線層31、32之間設置有金屬層74及第3絕緣層75。
第1絕緣層71及第2絕緣層73之各者係藉由加熱矽層72之表面而形成之矽熱氧化膜，其之厚度為例如1 μm左右。第1絕緣層71介隔包含非導電性樹脂之接著層(與接著層115同樣之接著層)固定於底座21之內表面21a。於第2絕緣層73之與矽層72相反側之表面73a，設置有金屬層74。於本實施形態中，作為一例，金屬層74設置於第2絕緣層73之表面73a之全面。又，金屬層74由包含Al之單層膜形成。然而，金屬層74亦可由上述以外之材料形成，亦可由例如Al以外之金屬材料(例如Au等)之單層膜、或Ti-Pt-Au、Ti-Ni-Au、Cr-Au等之積層膜形成。金屬層74之厚度為例如1 μm左右。
第3絕緣層75具有作為配線基板3之主面3a之第1面75a及與第1面75a相反側之第2面75b。第3絕緣層75由例如TEOS(Tetraethyl Orthosilicate：四乙氧基矽烷)、SiN、SiO2 、BPSG(Boro Phospho Silicate Glass：硼鄰矽鹽酸玻璃)、SOG(Silicon On Glass：玻載矽)膜(玻璃)、聚醯亞胺、絕緣樹脂等材料形成。第3絕緣層75之厚度為例如1 μm左右。上述之配線層31、32及電極墊33、34設置於第3絕緣層75之第1面75a側。另一方面，金屬層74設置於第3絕緣層75之第2面75b側。即，配線層31、32及電極墊33、34與金屬層74藉由第3絕緣層75而絕緣。藉此，光檢測器4與金屬層74相互絕緣。於第3絕緣層75之第1面75a上，以覆蓋第1面75a、光檢測器4之側面及溫度補償用元件5之側面之方式，將鈍化膜76成膜。鈍化膜76之厚度為例如10 μm左右。
於第3絕緣層75，形成有使金屬層74之第3絕緣層75側之面74a露出之開口部75c。於鈍化膜76亦形成有與開口部75c連通之開口部76a。藉此，於配線基板3之至少一部分之區域中，金屬層74之面74a之一部分露出至外部。再者，如圖1、圖2及圖8所示，藉由導線91(連接構件)將該金屬層74之面74a之一部分與底座21之內表面21a電性連接。於本實施形態中，於開口部75c及開口部76a之內側，設置有與金屬層74之面74a之一部分電性連接之接合墊91a(連接構件)。且，導線91之一端連接於該接合墊91a。另一方面，導線91之另一端連接於底座21之內表面21a。另，於本實施形態中，作為一例，於配線基板3上之2個部位，將金屬層74與底座21經由導線91及接合墊91a電性連接。具體而言，於自方向D1觀察時，於與複數個間隔件6之各者相鄰之各位置(矩形狀之配線基板3之2個角部)，設置有開口部75c及開口部76a且設置有接合墊91a。且，各接合墊91a經由導線91與接近各接合墊91a之底座21之內表面21a電性連接。藉此，可將自法布里-珀羅干涉濾波器10經由各間隔件6流向配線基板3之電流成分適當地釋放至底座21。另，藉由導線91及接合墊91a將金屬層74與底座21連接之部位可為1個，亦可為3個以上。
[作用效果] 於以上說明之分光感測器1A中，法布里-珀羅干涉濾波器10與光檢測器4藉由間隔件6分隔。藉此，可增大法布里-珀羅干涉濾波器10與光檢測器4之距離。其結果，抑制因施加於法布里-珀羅干涉濾波器10之驅動電壓所致之光檢測器4之檢測信號中之串擾雜訊。再者，於分光感測器1A中，於法布里-珀羅干涉濾波器10與底座21(接地電位)之間，形成電阻小於自法布里-珀羅干涉濾波器10經由間隔件6及配線基板3到達光檢測器4之任意之電流路徑之電流路徑(第2電流路徑)。於本實施形態中，自法布里-珀羅干涉濾波器10經由間隔件6、第3絕緣層75、金屬層74、接合墊91a及導線91到達底座21之電流路徑相當於上述第2電流路徑。因此，自法布里-珀羅干涉濾波器10流向間隔件6之電流成分較光檢測器4更易流向底座21。藉此，抑制因自法布里-珀羅干涉濾波器10經由間隔件6及配線基板3流向光檢測器4之電流成分所致之串擾雜訊。藉由以上，根據分光感測器1A，可有效地抑制光檢測器4之檢測信號中之串擾雜訊。
又，分光感測器1A具備導電性之連接構件(本實施形態中為導線91及接合墊91a)，其以將自法布里-珀羅干涉濾波器10流向間隔件6之電流成分釋放至底座21之方式，電性連接配線基板3與底座21。根據該構成，可使自法布里-珀羅干涉濾波器10流向間隔件6之電流成分經由導電性之連接構件適當地釋放至底座21。更具體而言，連接構件(導線91及接合墊91a)將沿配線基板3之主面3a之區域(本實施形態中為金屬層74)與底座21電性連接。且，第2電流路徑係自法布里-珀羅干涉濾波器10經由間隔件6、沿主面3a之區域(金屬層74)及連接構件(導線91及接合墊91a)到達底座21之路徑。根據該構成，可將欲經由配線基板3流向光檢測器4之電流成分經由連接構件(導線91及接合墊91a)適當地釋放至底座21。
又，配線基板3具有：第3絕緣層75，其具有作為主面3a之第1面75a及與第1面75a相反側之第2面75b；配線層31，其設置於第3絕緣層75之第1面75a側，且安裝有光檢測器4；及金屬層74，其設置於第3絕緣層75之第2面75b側。根據該構成，可藉由第3絕緣層75確保光檢測器4與金屬層74之間之絕緣，且將企圖流向光檢測器4之電流成分經由金屬層74適當地釋放至底座21。
又，於第3絕緣層75形成有使金屬層74之面74a露出之開口部75c。連接構件(導線91及接合墊91a)經由開口部75c連接於金屬層74且連接於底座21。根據該構成，可藉由接合墊適當且容易地連接金屬層74與底座21。另，如本實施形態般，可藉由將開口部75c(即，接合墊91a)儘可能地設置於配線基板3之外緣部(自方向D1觀察之配線基板3之緣部)附近，而縮短連接接合墊91a與底座21之導線91之長度，且易於避免導線91與其他之導線9之干涉。
[變化例] 於上述第1實施形態中，金屬層74設置於第2絕緣層73之表面73a之全面，但亦可採用僅設置於第2絕緣層73之表面73a之一部分之金屬層。例如，如圖9及圖10所示，亦可取代金屬層74而設置金屬層74A～74D。另，於該情形時，於未設置金屬層74A～74D之部分，於第2絕緣層73上直接設置第3金屬層75。
圖9(A)所示之2個金屬層74A設置成自方向D1觀察時，與配線基板3中設置有間隔件6之區域(換言之，間隔件6與配線基板3經由接著樹脂等相互接觸之區域)重疊。作為一例，金屬層74A依每個間隔件6而設置。具體而言，各金屬層74A設置於自方向D1觀察時包含設置有間隔件6之區域之矩形狀之區域。於各金屬層74A中不與間隔件6重疊之部分，設置有上述之開口部75c及開口部76a(參照圖8)，且設置有與金屬層74A連接之接合墊91a。根據該構成，可使自法布里-珀羅干涉濾波器10經由間隔件6流向配線基板3之電流成分經由設置於間隔件6之正下方區域之金屬層74A而較佳地釋放至底座21。更具體而言，可藉由設置於間隔件6之正下方區域之金屬層74A確實地捕捉自間隔件6之底面流向配線基板3之電流成分。其結果，可將上述電流成分較佳地引導至底座21。
圖9(B)所示之金屬層74B設置成自方向D1觀察時，與設置有間隔件6之區域及光檢測器4之間之任意之電流路徑(本實施形態中為設置有間隔件6之區域與配線層31之間之任意之電流路徑)重疊。即，金屬層74B形成為具有自方向D1觀察時，分斷設置有間隔件6之區域與光檢測器4之間之任意之電流路徑之部分。作為一例，金屬層74B以自方向D1觀察時，對各間隔件6覆蓋隱藏包含配線層31之區域之方式形成。藉此，可藉由金屬層74B適當地捕捉欲自設置有間隔件6之區域流向光檢測器4之電流成分並將其釋放至底座21。另，此處作為一例，經由上述之開口部75c及開口部76a(參照圖8)與金屬層74B連接之接合墊91a設置於與金屬層74B之兩端對應之2個部位。
圖10(A)所示之金屬層74C設置於包含配線層31之矩形狀之區域(此處為包含配線層31及電極墊33之區域)以外之區域。又，於金屬層74C與間隔件6不重疊之區域(此處作為一例為2個部位)，設置有上述之開口部75c及開口部76a(參照圖8)，且設置有與金屬層74C連接之接合墊91a。金屬層74C與金屬層74A同樣，具有自方向D1觀察時與配線基板3中設置有間隔件6之區域重疊之部分。又，金屬層74C金屬層74B同樣，具有自方向D1觀察時分斷自設置有間隔件6之區域往向光檢測器4之任意之電流路徑之部分。因此，根據金屬層74C，可獲得上述之金屬層74A及金屬層74B之兩者之效果。
圖10(B)所示之2個金屬層74D以自方向D1觀察時，分斷設置有各間隔件6之區域與光檢測器4之間之任意之電流路徑之方式，沿各間隔件6之延伸方向(與間隔件6彼此對向之方向正交之方向)設置。與上述之開口部75c及開口部76a(參照圖8)以及金屬層74D連接之接合墊91a設置於各金屬層74D之端部。藉由此種2個金屬層74D，亦可獲得與上述之金屬層74B同樣之效果。
另，藉由金屬層74A～74D獲得之上述之效果亦可藉由設置於第2絕緣層73之表面73a之全面之金屬層74同樣地獲得。另一方面，金屬層74A～74D以自方向D1觀察時，不與光檢測器4重疊之方式設置。更具體而言，金屬層74A～74D以自方向D1觀察，不和與光檢測器4電性連接之配線層31重疊之方式設置。於該構成中，配線層31與金屬層74A～74D不具有方向D1上相互對向之部分。即，金屬層74A～74D形成為使得配線層31與金屬層74A～74D不隔著第3絕緣層75接近。藉此，可較佳地抑制配線層31中產生之寄生電容，且可抑制寄生電容對光檢測器4之影響。其結果，可抑制因此種寄生電容所致之光檢測器4之檢測信號之響應速度降低。
另，圖9(B)所示之金屬層74B及圖10(B)所示之金屬層74D自方向D1觀察時不與間隔件6重疊。因此，自間隔件6之底面流向配線基板3之電流成分之一部分可能於間隔件6之正下方區域，於第2絕緣層73及第3絕緣層75內移動而流向矽層72。因此，為了提高串擾雜訊之降低效果，可藉由在位於金屬層74B、74D與矽層72之間之第2絕緣層73之一部分設置開口，而使金屬層74B、74D之一部分接觸於矽層72。藉此，如上所述，即使電流成分之一部分流向矽層72，亦可使該電流成分之一部分自矽層72與金屬層74B、74D之接觸部分較佳地釋放至金屬層74B、74C。其結果，可較佳地抑制自法布里-珀羅干涉濾波器10流向光檢測器4之電流成分，而可更有效地抑制光檢測器4之檢測信號中之串擾雜訊。
[第2實施形態] 如圖11及圖12所示，分光感測器1B與分光感測器1A之不同點在於：取代配線基板3而具備配線基板3B，取代導線91及接合墊91a而具備導電性樹脂材92。配線基板3B與配線基板3之不同點在於：取代第3絕緣層75及鈍化膜76而具備第3絕緣層75B及鈍化膜76B。金屬層74以覆蓋自方向D1觀察之配線基板3B之緣部之方式設置。即，金屬層74至少設置於配線基板3B之緣部。又，金屬層74中之設置於配線基板3B之緣部之部分露出至外部。於本實施形態中，作為一例，藉由去除第3絕緣層75B之緣部之一部分形成開口部81(缺口)，且藉由去除鈍化膜76B之緣部之一部分形成與開口部81連接之開口部82(缺口)。藉由此種形成包含開口部81及開口部82之開口部80，而使金屬層74之一部分露出至外部。於分光感測器1B中，藉由導電性樹脂材92，將開口部80中露出之金屬層74之一部分與底座21之內表面21a電性連接。導電性樹脂材料92以覆蓋配線基板3B之緣部之方式設置，並與金屬層74之一部分及底座21之內表面21a之兩者接觸。導電性樹脂材92為例如導電性銀漿、導電性碳漿等。
於本實施形態中，自法布里-珀羅干涉濾波器10經由間隔件6、第3絕緣層75B、金屬層74及導電性樹脂材92到達底座21之電流路徑相當於上述第2電流路徑。根據分光感測器1B，可藉由以覆蓋配線基板3B之緣部之方式設置導電性樹脂材92，而適當且容易地連接金屬層74與底座21。
另，於分光感測器1B中，與分光感測器1A同樣，亦可取代金屬層74，而採用僅設置於第2絕緣層73之表面73a之一部分之金屬層。例如，如圖13及圖14所示，亦可取代金屬層74而設置金屬層74E～74H。
圖13(A)所示之2個金屬層74E具備與上述之金屬層74A類似之構成。即，各金屬層74E以自方向D1觀察時與配線基板3中設置有各間隔件6之區域重疊之方式設置。各金屬層74E延伸至配線基板3B之緣部(此處為角部)，且於該角部形成有開口部80。於該開口部80中，各金屬層74E之面74a之一部分露出。如此，以覆蓋露出之面74a之方式設置導電性樹脂材92。根據該構成，與金屬層74A同樣，可使自法布里-珀羅干涉濾波器10經由間隔件6流向配線基板3之電流成分經由設置於間隔件6之正下方區域之金屬層74E較佳地釋放至底座21。更具體而言，可藉由設置於間隔件6之正下方區域之金屬層74E確實地捕捉自間隔件6之底面流向配線基板3之電流成分。其結果，可將上述電流成分較佳地引導至底座21。
圖13(B)所示之金屬層74F具備與上述之金屬層74B類似之構成。即，金屬層74F以自方向D1觀察時與設置有間隔件6之區域及光檢測器4之間之任意之電流路徑重疊之方式設置。藉此，可藉由金屬層74F適當地捕捉欲自設置有間隔件6之區域流向光檢測器4之電流成分並將其釋放至底座21。另，此處，作為一例，於配線基板3B之2個角之各者形成有開口部80，且於各開口部80中，金屬層74F之面74a之一部分露出。如此，以覆蓋露出之面74a之方式設置導電性樹脂材92。
圖13(C)所示之金屬層74G具備與上述之金屬層74C類似之構成。即，金屬層74G設置於包含配線層31之矩形狀之區域(此處為包含配線層31及電極墊33之區域)以外之區域。又，於金屬層74C與間隔件6不重疊之區域(此處，作為一例為配線基板3B之2個角部)，形成有開口部80，於各開口部80中，金屬層74G之面74a之一部分露出。如此，以覆蓋露出之面74a之方式設置導電性樹脂材92。根據此種金屬層74G，獲得上述之金屬層74E及金屬層74F之兩者之效果。
圖13(D)所示之2個金屬層74H具備與上述之金屬層74D類似之構成。即，金屬層74H以自方向D1觀察時，分斷設置有各間隔件6之區域與光檢測器4之間之任意之電流路徑之方式，沿各間隔件6之延伸方向(與間隔件6彼此對向之方向正交之方向)設置。於各金屬層74H之端部(配線基板3B之緣部)形成有開口部80，於各開口部80中，金屬層74H之面74a之一部分露出。如此，以覆蓋露出之面74a之方式設置導電性樹脂材92。藉由此種之2個金屬層74H，亦可獲得與上述之金屬層74E同樣之效果。
又，金屬層74E～74H與金屬層74A～74D同樣，以自方向D1觀察時，不與配線層31重疊之方式設置。藉此，可較佳地抑制配線層31中產生之寄生電容。其結果，可抑制因此種寄生電容所致之光檢測器4之檢測信號之響應速度降低。又，與使用上述之金屬層74B或金屬層74D之情形同樣，於使用金屬層74F或金屬層74H之情形時，為提高降低串擾雜訊之效果，亦可藉由在位於金屬層74F、74H與矽層72之間之第2絕緣層73之一部分設置開口，而使金屬層74F、74H之一部分與矽層72接觸。
[第3實施形態] 如圖15及圖16所示，分光感測器1C與分光感測器100之不同點在於：取代配線基板110而具備配線基板3C，且進而具備連接構件(導線91及接合墊91b)。配線基板3C與配線基板110之不同點在於具備設置於第2絕緣層73與間隔件6之間之金屬層74I。於本實施形態中，作為一例，金屬層74I形成於自方向D1觀察時包含間隔件6且比間隔件6大一圈之區域。然而，金屬層74I亦可形成為與間隔件6之底面(與配線基板3C對向之面)大致相同之大小。金屬層74I例如與配線層31同樣，由包含Cr-Pt-Au之積層膜形成。然而，金屬層74I亦可由上述以外之材料形成，又可由例如Al、Au等之單層膜、或Ti-Pt-Au、Ti-Ni-Au、Cr-Au等之積層膜形成。
於分光感測器1C中，於金屬層74I中未配置間隔件6之部分設置有接合墊91b。且，藉由導線91將接合墊91b與底座21之內表面21a電性連接。於本實施形態中，自法布里-珀羅干涉濾波器10經由間隔件6、金屬層74I、接合墊91b及導線91到達底座21之電流路徑相當於上述第2電流路徑。根據該構成，可使自法布里-珀羅干涉濾波器10經由間隔件6流向配線基板3C之電流成分自設置於間隔件6之正下方區域之金屬層74I較佳地釋放至底座21。更具體而言，可藉由設置於間隔件6之正下方區域之金屬層74I確實地捕捉自間隔件6之底面流向配線基板3C之電流成分。其結果，可將上述電流成分較佳地引導至底座21。又，可藉由將用以使電流成分釋放至底座21之金屬層74I設置於與配線層31相同之層(第2絕緣層73之表面73a上)，而使配線基板3C之製造步驟簡化。具體而言，與上述之分光感測器1A、1B相比，將步驟簡化為能省略形成金屬層74及第3絕緣層75、75B之部分的步驟。
[第4實施形態] 如圖17及圖18所示，分光感測器1D具備具有與配線基板110同樣之構成之配線基板3D。另一方面，分光感測器1D具備具有用於引線接合之區域(設置接合墊91c所需之區域)之間隔件6A。於本實施形態中，作為一例，上述區域係支持法布里-珀羅干涉濾波器10之間隔件6A之上表面6a中自方向D1觀察時不與法布里-珀羅干涉濾波器10重疊之部分。於上述區域設置有接合墊91c。且，藉由導線91將接合墊91c與底座21之內表面21a電性連接。即，分光感測器1D具備將間隔件6A之上表面6a與底座21之內表面21a電性連接之連接構件(接合墊91c及導線91)。於本實施形態中，自法布里-珀羅干涉濾波器10經由間隔件6A、接合墊91c及導線91到達底座21之電流路徑相當於上述第2電流路徑。因此，根據該構成，於自法布里-珀羅干涉濾波器10流向間隔件6A之電流成分到達配線基板3D之前，可使該電流成分自間隔件6A較佳地釋放至底座21。另，於本實施形態中，接合墊91c設置於間隔件6A之上表面6a，但接合墊91c亦可設置於除此以外之部位(例如間隔件6A之側面)。即，亦可將除間隔件6A之上表面6a以外之部分(例如側面)與底座21電性連接。又，間隔件6A之一部分(例如側面)與底座21亦可取代接合墊及導線，而藉由與上述之導電性樹脂材92同樣之連接構件連接。
[第5實施形態] 如圖19及圖20所示，分光感測器1E與分光感測器1D之不同點在於：進而具備配置於間隔件6A之上表面6a之金屬膜93，且將接合墊91c設置於金屬膜93上。於分光感測器1E中，將金屬膜93配置於間隔件6A之上表面6a與法布里-珀羅干涉濾波器10之間。金屬膜93具有自方向D1觀察時不與法布里-珀羅干涉濾波器10重疊之部分，且於該部分設置有接合墊91c。金屬膜93藉由將例如金屬材料(例如Au等)之單層膜、或Ti-Pt-Au、Ti-Ni-Au、Cr-Au等之積層膜以蒸鍍或濺鍍等成膜，而成膜於上表面6a。連接構件(接合墊91c及導線91)經由金屬膜93電性連接間隔件6A與底座21之內表面21a。於本實施形態中，自法布里-珀羅干涉濾波器10經由金屬膜93、接合墊91c及導線91到達底座21之電流路徑相當於上述第2電流路徑。因此，根據該構成，於自法布里-珀羅干涉濾波器10往向間隔件6A之電流成分到達間隔件6A之前，可使該電流成分自金屬膜93較佳地釋放至底座21。另，亦可於間隔件6A之側面設置金屬膜93，並以連接構件(接合墊及導線、或導電性樹脂材)電性連接該金屬膜93與底座21之內表面21a。於該情形時，自法布里-珀羅干涉濾波器10經由間隔件6A、金屬膜93及連接構件到達底座21之電流路徑相當於上述第2電流路徑。
[第6實施形態] 如圖21所示，分光感測器1F與分光感測測器100之不同點在於取代配線基板110而具備配線基板3F。配線基板3F與配線基板110之不同點在於：去除第1絕緣層71、及矽層72(第2層)之與第2絕緣層73(第1層)相反側之面介隔包含導電性樹脂之接著層77(連接構件)與底座21之內表面21a接觸。即，配線基板3F具有：第2絕緣層73，其具有作為主面3a之表面73a(第1面)及與表面73a相反側之背面73b(第2面)；及矽層72，其設置於第2絕緣層73之背面73b側。接著層77配置於矽層72之與第2絕緣層73相反側之面及底座21之內表面21a之間，將矽層72之與第2絕緣層73相反側之面及底座21之內表面21a電性連接。
圖22係顯示分光感測器1F之等效電路之圖。根據該等效電路及上述之電阻間之關係可知自間隔件6經由第2絕緣層73及矽層72往向底座21之電流路徑之電阻小於自間隔件6經由第2絕緣層73及矽層72之至少一者往向光檢測器4之電流路徑之電阻。即，沿圖22所示之箭頭之方向之電流路徑相當於上述第2電流路徑。具體而言，於分光感測器1F中，自法布里-珀羅干涉濾波器10經由間隔件6、第2絕緣層73、矽層72及接著層77到達底座21之電流路徑相當於上述第2電流路徑。根據該構成，可藉由使自法布里-珀羅干涉濾波器10經由間隔件6流入至配線基板3F之電流成分經由配線基板3F之內部(第2絕緣層73及矽層72)而適當地釋放至底座21。
另，於上述實施形態中，第1層為包含矽熱氧化膜之第2絕緣層73，第2層為包含矽之矽層72，但第1層及第2層係只要使上述之關係性(即，「自間隔件6經由第1層及第2層往向底座21之電流路徑之電阻小於自間隔件6經由第1層及第2層之至少一者往向光檢測器4之電流路徑之電阻」之關係性)成立即可，第1層及第2層之材料不限定於上述例。又，第1層或第2層亦可為將複數層組化之層。即，可於第1層或第2層之中包含複數層(例如由複數種不同之材料形成之層)。
圖23係顯示實施例(分光感測器1F)及比較例(分光感測器100)中之串擾雜訊之測定結果之圖。於該測定中，於對法布里-珀羅干涉濾波器10之光透過區域10a持續入射特定之波長之光之狀態下，藉由於某時點(此處為測定開始至0.0002秒以後之時點)，將施加於第1電極42與第3電極44之驅動電壓自0.V變更為可透過上述特定之波長之光之電壓而進行。其結果，於比較例中，產生1.5 V左右之大小之串擾雜訊，相對於此，於實施例中，可將串擾雜訊抑制為0.2 V左右之大小。此種串擾雜訊降低效果係被認為藉由於法布里-珀羅干涉濾波器10與底座21之間，形成電阻小於自法布里-珀羅干涉濾波器10經由間隔件及配線基板到達光檢測器4之任意之第1電流路徑之第2電流路徑(即，藉由將自法布里-珀羅干涉濾波器10經由間隔件往向配線基板之電流成分引導至底座21而非光檢測器4)而獲得。因此，於與分光感測器1F同樣地形成有第2電流路徑(即，將來自法布里-珀羅干涉濾波器10之電流成分積極地釋放至底座21之路徑)之分光感測器1A～1E中，亦認為可獲得同樣之串擾雜訊降低效果。
以上，已就本揭示之若干實施形態進行說明，但本揭示並不限定於上述實施形態。上述之一實施形態或變化例中之一部分構成可任意地應用於其他之實施形態或變化例中之構成。例如，為儘可能地縮小自法布里-珀羅干涉濾波器10往向光檢測器4之電流成分來提高串擾雜訊降低效果，亦可適當組合上述之若干實施形態。例如，亦可組合將沿配線基板之主面3a之區域(金屬層74、74A～74I)與底座21電性連接之構成(例如，第1～第3實施形態之任一者)與將間隔件6A與底座21電性連接之構成(例如第4或第5實施形態)。如此，可藉由組合複數個構成而多段地設置用於使來自法布里-珀羅干涉濾波器10之電流成分釋放至底座21之電流路徑(電阻小於自法布里-珀羅干涉濾波器10往向光檢測器4之電流路徑之路徑)。其結果，能儘可能地縮小對光感測器4造成影響之電流成分，而可更有效地抑制串擾雜訊。
又，於上述實施形態中，利用底座21作為連接於接地電位之接地部(來自法布里-珀羅干涉濾波器10之電流成分之引導端)，但亦可利用底座21以外之構件作為接地部。例如，於第1實施形態中，導線91亦可與連接於接地電位之引線接腳8A直接連接。於該情形時，引線接腳8A作為接地部發揮功能。
又，於上述實施形態中，使用具有用於安裝光檢測器4及溫度補償用元件5之配線構造(配線層31、32等)之配線基板，但亦可取代配線基板而使用不具有如上所述之配線構造之基板(搭載基板)。於使用此種基板之情形時，對光檢測器4或溫度補償用元件5之電性連接亦可藉由例如直接連接光檢測器4或溫度補償用元件5與導線9而實現。又，於該情形時，光檢測器4或溫度補償用元件5亦可介隔例如薄板狀構件配置於基板上。
1A:分光感測器(光檢測裝置) 1B:分光感測器(光檢測裝置) 1C:分光感測器(光檢測裝置) 1D:分光感測器(光檢測裝置) 1E:分光感測器(光檢測裝置) 1F:分光感測器(光檢測裝置) 2:封裝 2a:開口 3:配線基板(搭載基板) 3a:主面 3B:配線基板(搭載基板) 3C:配線基板(搭載基板) 3D:配線基板(搭載基板) 3F:配線基板(搭載基板) 4:光檢測器 4a:受光部 5:溫度補償用元件 6:間隔件(支持構件) 6A:間隔件(支持構件) 6a:上表面 7:帶通濾波器 8:引線接腳 8A:引線接腳 9:導線 10:法布里-珀羅干涉濾波器 10a:光透過區域 12:第1端子 13:第2端子 21:底座(接地部) 21a:內表面 22:蓋 23:光透過構件 23a:光入射面 23b:光出射面 23c:側面 31:配線層 31a:安裝部 31b:電極墊 31c:配線部 32:配線層 32a:安裝部 32b:電極墊 32c:配線部 33:電極墊 34:電極墊 41:基板 41a:第1表面 41b:第2表面 42:第1電極 42a:配線 43:第2電極 43a:配線 44:第3電極 44a:配線 47:溝槽 48:溝槽 49:溝槽 50:第1層構造體 51:第1防反射層 52:第1積層體 52a:表面 53:第1中間層 54:第2積層體 54a:表面 54b:貫通孔 55:第1鏡部 56:第2鏡部 60:第2層構造體 60a:開口 61:第2防反射層 62:第3積層體 63:第2中間層 64:第4積層體 65:遮光層 66:保護層 71:第1絕緣層 72:矽層(第2層) 73:第2絕緣層(第1層) 73a:表面 74:金屬層 74A:金屬層 74a:面 74B:金屬層 74C:金屬層 74D:金屬層 74E:金屬層 74F:金屬層 74G:金屬層 74H:金屬層 74I:金屬層 75:第3絕緣層(絕緣層) 75a:第1面 75B:第3絕緣層(絕緣層) 75b:第2面 75c:開口部 76:鈍化膜 76a:開口部 76B:鈍化膜 77:接著層(接著構件) 80:開口部 81:開口部 82:開口部 91:導線(連接構件) 91a:接合墊 91b:接合墊 91c:接合墊 92:導電性樹脂材(連接構件) 93:金屬膜 100:分光感測器 110:配線基板 111:第1絕緣層 112:矽層 113:第2絕緣層 113a:表面 114:鈍化膜 115:接著層 221:側壁 221a:內表面 222:頂壁 222a:內表面 D1:方向 D2:方向 L:線 N:串擾雜訊 P1:部分 P2:部分 Ra:電阻 Rb:電阻 Rc:電阻 Rd:電阻 Re:電阻 S:空隙 t1:時點 V0:電壓 Vλ1:電壓 II-II:線 IV-IV:線
圖1係第1實施形態之分光感測器之俯視圖。 圖2係沿圖1之II-II線之剖視圖。 圖3係第1實施形態之分光感測器之局部分解立體圖。 圖4係沿圖3之IV-IV線之法布里-珀羅干涉濾波器之剖視圖。 圖5係顯示比較例之分光感測器中之配線基板之構造及各零件間之電氣連接構成的模式圖。 圖6係顯示比較例之分光感測器之等效電路之圖。 圖7係顯示比較例之分光感測器中之串擾雜訊之圖。 圖8係顯示第1實施形態之分光感測器中之配線基板之構造及各零件間之電氣連接構成的模式圖。 圖9(A)、(B)係顯示金屬層之變化例之圖。 圖10(A)、(B)係顯示金屬層之變化例之圖。 圖11係第2實施形態之分光感測器之俯視圖。 圖12係顯示第2實施形態之分光感測器中之配線基板之構造及各零件間之電氣連接構成的模式圖。 圖13(A)、(B)係顯示金屬層之變化例之圖。 圖14(A)、(B)係顯示金屬層之變化例之圖。 圖15係顯示第3實施形態之分光感測器中之配線基板之構造及各零件間之電氣連接構成的模式圖。 圖16係第3實施形態之分光感測器之配線基板之俯視圖。 圖17係第4實施形態之分光感測器之俯視圖。 圖18係顯示第4實施形態之分光感測器中之配線基板之構造及各零件間之電氣連接構成的模式圖。 圖19係第5實施形態之分光感測器之俯視圖。 圖20係第5實施形態之分光感測器中之配線基板之構造及各零件間之電氣連接構成的模式圖。 圖21係顯示第6實施形態之分光感測器中之配線基板之構造及各零件間之電氣連接構成的模式圖。 圖22係顯示第6實施形態之分光感測器之等效電路之圖。 圖23係顯示實施例(第6實施形態)及比較例之串擾雜訊之測定結果之圖。
1A:分光感測器(光檢測裝置)
3:配線基板(搭載基板)
3a:主面
4:光檢測器
5:溫度補償用元件
6:間隔件(支持構件)
8:引線接腳
9:導線
10:法布里-珀羅干涉濾波器
21:底座(接地部)
21a:內表面
31:配線層
32:配線層
71:第1絕緣層
72:矽層(第2層)
73:第2絕緣層(第1層)
73a:表面
74:金屬層
74a:面
75:第3絕緣層(絕緣層)
75a:第1面
75b:第2面
75c:開口部
76:鈍化膜
76a:開口部
91:導線(連接構件)
91a:接合墊
D1:方向

Claims (13)

  1. 一種光檢測裝置，其具備： 搭載基板，其具有主面； 光檢測器，其配置於上述搭載基板之上述主面上； 法布里-珀羅干涉濾波器，其構成為藉由於相互對向之一對鏡部間形成空隙，而使上述一對鏡部間之距離因靜電力變化； 支持構件，其設置於上述搭載基板之上述主面上，並以使上述法布里-珀羅干涉濾波器與上述光檢測器分隔之方式支持上述法布里-珀羅干涉濾波器；及 接地部，其連接於接地電位；且 於上述法布里-珀羅干涉濾波器與上述接地部之間，形成電阻小於自上述法布里-珀羅干涉濾波器經由上述支持構件及上述搭載基板到達上述光檢測器之任意之第1電流路徑的第2電流路徑。
  2. 如請求項1之光檢測裝置，其進而具備導電性之連接構件，其電性連接上述支持構件或上述搭載基板與上述接地部，以將自上述法布里-珀羅干涉濾波器流向上述支持構件之電流成分釋放至上述接地部。
  3. 如請求項2之光檢測裝置，其中上述連接構件電性連接沿上述搭載基板之上述主面之區域與上述接地部，且 上述第2電流路徑係自上述法布里-珀羅干涉濾波器經由上述支持構件、沿上述主面之區域及上述連接構件到達上述接地部之路徑。
  4. 如請求項3之光檢測裝置，其中上述搭載基板具有：絕緣層，其具有作為上述主面之第1面及與上述第1面相反側之第2面；及金屬層，其設置於上述絕緣層之第2面側；且 沿上述主面之區域為上述金屬層。
  5. 如請求項4之光檢測裝置，其中於上述絕緣層，形成有使上述金屬層之上述絕緣層側之面露出之開口部，且 上述連接構件經由上述開口部連接於上述金屬層且連接於上述接地部。
  6. 如請求項4之光檢測裝置，其中上述金屬層至少設置於自上述搭載基板之厚度方向觀察之上述搭載基板之緣部，且 上述金屬層中之設置於上述搭載基板之上述緣部之部分露出至外部， 上述連接構件以覆蓋上述搭載基板之上述緣部之方式設置，且為連接上述金屬層之上述部分與上述接地部之導電性樹脂材料。
  7. 如請求項4至6中任一項之光檢測裝置，其中上述金屬層以自上述搭載基板之厚度方向觀察時，與上述搭載基板中設置有上述支持構件之區域重疊之方式設置。
  8. 如請求項4至7中任一項之光檢測裝置，其中上述金屬層以自上述搭載基板之厚度方向觀察時，不與上述光檢測器重疊之方式設置。
  9. 如請求項8中之光檢測裝置，其中上述金屬層以自上述搭載基板之厚度方向觀察時，與上述搭載基板中設置有上述支持構件之區域及上述光檢測器之間之任意之電流路徑重疊之方式設置。
  10. 如請求項3之光檢測裝置，其中上述搭載基板具有：絕緣層，其具有作為上述主面之第1面；及金屬層，其設置於上述絕緣層之上述第1面與上述支持構件之間；且 沿上述主面之區域為上述金屬層。
  11. 如請求項2之光檢測裝置，其中上述接地部係固定有上述搭載基板之與上述主面相反側之面之底座； 上述搭載基板具有：第1層，其具有作為上述主面之第1面及與上述第1面相反側之第2面；及第2層，其設置於上述第1層之上述第2面側；且 上述連接構件配置於上述第2層之與上述第1層相反側之面及上述底座之間，並電性連接上述第2層之與上述第1層相反側之面及上述底座， 自上述支持構件經由上述第1層及上述第2層往向上述底座之電流路徑之電阻小於自上述支持構件經由上述第1層及上述第2層之至少一者往向上述光檢測器之電流路徑之電阻； 上述第2電流路徑係自上述法布里-珀羅干涉濾波器經由上述支持構件、上述第1層、上述第2層及上述連接構件到達上述底座之路徑。
  12. 如請求項2之光檢測裝置，其中上述連接構件電性連接上述支持構件與上述接地部，且 上述第2電流路徑係自上述法布里-珀羅干涉濾波器經由上述支持構件及上述連接構件到達上述接地部之路徑。
  13. 如請求項2之光檢測裝置，其進而具備配置於上述支持構件與上述法布里-珀羅干涉濾波器之間之金屬膜，且 上述連接構件經由上述金屬膜電性連接上述支持構件與上述接地部， 上述第2電流路徑係自上述法布里-珀羅干涉濾波器經由上述金屬膜及上述連接構件到達上述接地部之路徑。
TW108134765A 2018-10-30 2019-09-26 光檢測裝置 TWI841602B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018204156A JP7351610B2 (ja) 2018-10-30 2018-10-30 光検出装置
JP2018-204156 2018-10-30

Publications (2)

Publication Number Publication Date
TW202022332A true TW202022332A (zh) 2020-06-16
TWI841602B TWI841602B (zh) 2024-05-11

Family

ID=

Also Published As

Publication number Publication date
US20210396579A1 (en) 2021-12-23
KR20210082476A (ko) 2021-07-05
WO2020090200A1 (ja) 2020-05-07
EP3875931A4 (en) 2022-08-24
EP3875931A1 (en) 2021-09-08
JP7351610B2 (ja) 2023-09-27
CN112955722B (zh) 2024-07-02
CN112955722A (zh) 2021-06-11
JP2020071099A (ja) 2020-05-07

Similar Documents

Publication Publication Date Title
US11835388B2 (en) Light detection device
KR102487457B1 (ko) 광 검출 장치
KR20160082965A (ko) 광검출 장치
TW201837504A (zh) 光檢測裝置
JP2024086931A (ja) 光検出装置
CN112955722B (zh) 光检测装置
TWI824053B (zh) 光學濾光裝置及光學濾光裝置之控制方法
TWI841602B (zh) 光檢測裝置
JP7139401B2 (ja) 光検出装置
JP2023057425A (ja) 光検出システム及び電圧決定方法