TW202008159A - 處理中斷優先級的電路系統 - Google Patents

處理中斷優先級的電路系統 Download PDF

Info

Publication number
TW202008159A
TW202008159A TW107126110A TW107126110A TW202008159A TW 202008159 A TW202008159 A TW 202008159A TW 107126110 A TW107126110 A TW 107126110A TW 107126110 A TW107126110 A TW 107126110A TW 202008159 A TW202008159 A TW 202008159A
Authority
TW
Taiwan
Prior art keywords
interrupt
priority
processor
circuit system
priority interrupt
Prior art date
Application number
TW107126110A
Other languages
English (en)
Other versions
TWI676935B (zh
Inventor
費曉行
費善健
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Application granted granted Critical
Publication of TWI676935B publication Critical patent/TWI676935B/zh
Publication of TW202008159A publication Critical patent/TW202008159A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G06F9/4818—Priority circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/24—Interrupt
    • G06F2213/2412—Dispatching of interrupt load among interrupt handlers in processor system or interrupt controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)

Abstract

一種處理中斷優先級的電路系統，電路系統如一系統晶片(SoC)，在其中運行的中斷優先級處理方法中，系統晶片中的處理器在執行工作時，當接收到訪問一臨界區的高優先級中斷時，系統設計高優先級中斷為恆開，但禁止訪問臨界區，如此，即設置一低優先級中斷，以訪問並處理高優先級中斷所要訪問的數據，當返回低優先級中斷後，處理器將判斷是否喚醒之前高優先級中斷未處理完的工作，若尚有工作，即由處理器以一任務繼續處理高優先級中斷未處理完的工作。所揭露的電路系統可以在保有關中斷的特性外，更保持系統處理重要任務的即時性。

Description

處理中斷優先級的電路系統
一種中斷處理的電路系統，特別是一種為了要達成有些高優先級中斷在處理過程中始終打開，並保有關中斷特性，所提出具有中斷優先順序機制的系統晶片。
系統晶片(System on Chip，SoC)為一種整合多種功能的系統的單一晶片，並廣泛被晶片設計者採用，設計系統晶片時，設置有多個子系統(subsystems)，或是子系統的子系統，子系統通過系統匯流排(bus)彼此通訊。
因為系統晶片中的子系統彼此分享共同的數據，傳統上，子系統彼此之間運用了觸發(trigger)中斷(interrupt)的方式進行通訊，作為控制數據存取的機制。所述中斷是由系統內中央處理器(CPU)的中斷控制器(interrupt controller)所處理的，中斷控制器用以連接各種子系統和中央處理器，當有一個子系統產生中斷後，需經過中斷控制器的轉發，訊號才能到達中央處理器。
運作時，由子系統產生中斷訊號給系統晶片中央處理器，由中央處理器的中斷控制器接收到中斷訊號後，判斷是由那個子系統觸發的中斷，接著處理中斷處理程式(Interrupt Service Routine，ISR)，讓子系統可以在不衝突的情況下共享數據。
圖1顯示現有系統晶片的電路方塊圖。
一個設於電子系統中的系統晶片包括有中央處理器110，其中設有管理中斷訊號的中斷控制器115，其他共用資源示意列出有記憶體111與感測器112，彼此通過匯流排10傳遞訊息。系統晶片中設有多個子系統101~105，也可能有子系統的子系統，子系統101~105是在系統晶片中的一些模塊，在需要共用資源時產生中斷訊號，中斷控制器115接收某個子系統中斷訊號時，傳播到其他子系統，達到中斷管理的目的。
而多數處理即時訊息的過程中，現有技術大多採用關中斷(disabled interrupt)的方法來實現臨界區的設置，當一個程式正在處理器上執行其臨界區代碼時，要防止其他程式再進入臨界區訪問，最簡單直接的方法是禁止中斷發生，稱之為關中斷(disable interrupt)。
但是這種方法在禁止低優先級中斷的同時，也關閉了高優先級中斷，在很大程度上影響了系統處理的即時性。
本發明提出一種處理中斷優先級的電路系統，如一種在系統晶片(SoC)的電路系統中，發明目的是利用系統晶片中斷優先級的特性，將高優先級中斷設為恆開，但此高優先級中斷的處理函數禁止訪問臨界區，而低優先級中斷處理函數則允許訪問臨界區，通過此設定，一方面可繼續使用傳統關中斷的方法實現臨界區的設置，另外一方面可以保持系統處理的即時性。
根據一實施例，所述電路系統運行一中斷優先級處理方法，並可應用在一即時作業系統中，當處理器正在執行一工作時，接收一訪問臨界區的高優先級中斷，此時，因為高優先級中斷禁止訪問臨界區，而通過一旗標狀態或位元狀態設置一低優先級中斷訪問並處理高優先級中斷所要訪問的臨界區的數據。接著，當返回低優先級中斷後，處理器將判斷是否喚醒高優先級中斷未處理 完的工作，若尚有工作未完成，由處理器繼續處理高優先級中斷未處理完的工作。
在一實施例中，所述處理器原本執行的工作為一無須中斷處理的普通任務，亦可為低優先級中斷的任務。
根據電路系統實施例，電路系統可為一系統晶片，其中包括一處理器以及一或多個子系統，處理器用以執行上述中斷優先級處理方法。
為了能更進一步瞭解本發明為達成既定目的所採取之技術、方法及功效，請參閱以下有關本發明之詳細說明、圖式，相信本發明之目的、特徵與特點，當可由此得以深入且具體之瞭解，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。
110‧‧‧中央處理器
115‧‧‧中斷控制器
111‧‧‧記憶體
112‧‧‧感測器
10‧‧‧匯流排
101~105‧‧‧子系統
步驟S201~S213‧‧‧中斷優先級處理流程
步驟S301~S311‧‧‧中斷優先級處理流程範例一
步驟S401~S411‧‧‧中斷優先級處理流程範例二
圖1顯示現有系統晶片的電路方塊圖；圖2顯示為中斷優先級處理方法的實施例流程圖；圖3所示範例係在系統處理一普通任務的時候發生了高優先級中斷所執行的中斷優先級處理流程；圖4所示範例顯示系統晶片在處理低優先級中斷的時候發生了高優先順序中斷的中斷優先級處理流程。
本發明提出一種處理中斷優先級(Interrupt Priority)的電路系統，所揭露的技術的目的在於利用系統晶片(SoC)具有中斷優先級的特性，一方面繼續使用關中斷(disabled interrupt)的方法來實現臨界區(Critical Section)的設置，另外一方面可以使得中央處理器(CPU)高優先級中斷永遠被打開，例如是涉及安全性的處理程序、緊急處置，或是重要執行緒，這類優先級中斷處理的任務往往不得被其他中斷干擾，因此維持恆開可以保持系統處 理重要任務的即時性。
所述中斷優先級(Interrupt Priority Level)是指一種中斷狀態(interrupt state)，包括高優先級中斷與低優先級中斷，可以寫在中斷控制器(Interrupt Controller)的暫存器(register)中，或是利用軟體管理。
然而，在通過中斷訊息來決定子系統如何使用系統資源的機制下，仍有需求是要求中央處理器可以對高優先級中斷在處理程序中始終打開，例如，當系統晶片應用在一種即時作業系統(Real-Time Operating System，RTOS)時，為了要保持系統處理的即時性，如即時處理安全性相關的程序，或是需要立即回應的程序，如此，有些高優先級中斷需要一直是打開的狀態。
更者，大多數的即時作業系統是用關中斷的方法來實現臨界區，所謂臨界區，就是指那些有可能被中斷和內核(內部執行緒)同時訪問的代碼區域。舉例來說，當有用戶通過系統晶片訪問臨界區數據，形成一個執行緒正在中央處理器上執行某個臨界區代碼，由於數據無法同時被多個子系統的執行緒(thread)要求訪問，如果可以，各個正在執行的執行緒所取得的數據會有不一致或是錯誤的問題，因此，一般是通過關中斷的方式防止其他執行緒訪問這個臨界區。不過缺點是，關中斷的方法將會關掉低優先級中斷，同時也將高優先級中斷遮蔽(masked)了。如此，一旦發生了高優先級中斷反而得不到即時處理，所以在即時性上會有所損失。
因此，根據本發明所提出的處理中斷優先級的電路系統的實施例，以遮蔽(mask)低優先級中斷的方法來實現臨界區的處理(關中斷)，使得即時作業系統不會影響原先的處理流程，還能有效地提高即時作業系統的即時性。
系統晶片(SoC)包括有一處理器以及一或多個子系統，處理器用以執行中斷優先級處理方法。其中，中央處理器內部中斷控 制器或是系統外部中斷控制器會負責處理各子系統(如系統晶片上的模塊)觸發的中斷訊號，每個子系統皆可經由中斷控制器向中央處理機發出請求使用，中央處理器依優先順序給予適當安排提供服務。當其中之一子系統觸發中斷時，中斷控制器會負責和其他子系統溝通，並將相對應的中斷訊號和中斷需求訊號發給中央處理器，當中斷控制器接收到中斷訊號時，會轉發給中央處理器，中斷控制器也將執行相關中斷處理程式。
舉例來說，在一個系統晶片中，中央處理器支援16個中斷數目，其中0至7為低優先級中斷，優先順序一致，且只能被高優先級中斷打斷；16個中斷內，8至15為高優先級中斷，優先順序一致。
在本實施例中，設定一系統處理中斷程序的規則，包括將關中斷(disable interrupt)方法修改為遮蔽(mask)低優先級中斷，所有開中斷(enable interrupt)方法修改為去遮蔽(unmask)低優先級中斷；而高優先級中斷則設定恆開。其中，低優先級中斷處理函數允許訪問臨界區，高優先級中斷在恆開的狀態下能處理任何即時任務，但禁止其處理函數訪問臨界區。並且，高優先級中斷可以通過和低優先級中斷通信的方法完成消息的傳遞，如設置中斷旗標(flag)，進而在低優先級中斷返回時喚醒任務，讓任務繼續完成高優先級中斷剩下的工作。
根據以上規則，本發明提出的中斷優先級處理方法一實施例的流程如圖2所示。在開始方法前，系統執行一前置作業，為設定高優先級中斷設為一直開的中斷(恆開)，目的是能夠處理即時的任務，但高優先級中斷的處理函數禁止訪問臨界區；另有低優先級中斷處理函數設為允許訪問臨界區。
流程一開始，在步驟S201中，系統晶片內的中央處理器在處理一工作，工作為一無須中斷處理的普通任務，如通過中央處理器中某一執行緒執行的任務A(可參考圖3)，但也可能是處理低 優先級中斷的一般任務。此時，如步驟S203，有高優先級中斷發生，系統晶片中的中央處理器或其中的中斷控制器接收到此高優先級中斷請求，若高優先級中斷的工作為訪問一臨界區，通常處理較一般更為緊急的事件，但由於高優先級中斷被設定禁止訪問臨界區，中央處理器接獲此中斷請求後，如步驟S205，與低優先級中斷通信(傳遞訊息給低優先級中斷)，例如設置一個旗標狀態(flag)或一位元狀態(0或1)，藉以設置(去遮蔽)低優先級中斷以訪問並處理前述高優先級中斷所要訪問的臨界區的數據。
由於低優先級中斷設定為允許訪問臨界區，臨界區中的數據也可被一般任務訪問，當處理器通過中斷旗標通知，系統晶片內執行緒即去遮蔽低優先級中斷，如步驟S207，讓低優先級中斷的處理函數允許訪問臨界區。
接著，當返回低優先級中斷後，即遮蔽低優先級中斷，如步驟S209，處理器判斷是否喚醒高優先級中斷未處理完的工作，若判斷無須繼續未完成工作，則如步驟S211，終止程序，系統可以回到原本工作(如圖3所示的任務A)；反之，若有高優先級中斷未處理完的工作，如步驟S213，則喚醒一任務(如圖3所示的任務B)，由處理器繼續處理高優先級中斷未處理完的工作。
以下以圖示方式表示本發明所揭示的中斷優先級處理流程的實施例。
[實施例一]
圖3所示範例係在系統處理一普通任務的時候發生了高優先級中斷所執行的中斷優先級處理流程。
當系統處理器在執行一般任務時，如任務A(步驟S301)，接著發生一高優先級中斷，這類中斷往往是處理較為即時或緊急的任務，系統即時處理高優先級中斷(步驟S303)。
例如，高優先級中斷的工作為訪問一臨界區，但是系統的規則設計是讓高優先級中斷為恆開，卻禁止其處理函數訪問臨界 區，因此，處理器接著通過旗標等方式設置低優先級中斷(步驟S305)，讓系統能處理低優先級中斷，例如，讓低優先級中斷訪問並處理高優先級中斷所要訪問的臨界區數據(步驟S307)，當由低優先級中斷完成訪問臨界區數據時，並接著檢查是否喚醒之前高優先級中斷並未完成的任務(任務B)(步驟S309)，如果有未完成任務，在低優先順序中斷返回時喚醒任務B，系統即委派任務B繼續完成工作(步驟S311)。
[實施例二]
圖4所示範例顯示系統晶片中的處理器在處理低優先級中斷的時候發生了高優先順序中斷的中斷優先級處理流程。
當處理器正在處理低優先級中斷的任務時(步驟S401)，接收到高優先級中斷的訊號，即接手處理高優先級中斷(步驟S403)，之後，處理高優先級中斷時，同時通過和低優先順序中斷通信的方法完成消息的傳遞(步驟S405)，而繼續處理低優先級中斷的任務(步驟S407)，接著檢查之前高優先級中斷的任務是否完成而判斷是否喚醒任務B(步驟S409)，如果尚有高優先級中斷工作未完成，系統即委派任務B(步驟S411)，讓任務B繼續完成高優先順序中斷剩下的工作。
根據以上實施例，本發明所揭示的中斷優先級處理方法通過重新設置關中斷的方法和修改高優先順序中斷的處理機制，讓高優先級中斷不能被關閉恆開，以處理即時任務，而通過遮蔽低優先級中斷處理一般任務，能繼續使用關中斷的機制，一方面可以滿足原來臨界區的處理要求，另一方面也可以有效地提高系統處理的即時性。
綜上所述，說明書所揭露的中斷優先級處理方法以及相關電路系統適用具有優先級中斷機制的系統晶片(SoC)，而用於改進作業系統中中斷處理程序，這種高性能中斷處理方法可以讓高優先級中斷在任何情況下都可以立即得到回應，並永遠可以被優先 處理，也達到即時處理緊急或最重要任務的目的。
惟以上所述僅為本發明之較佳可行實施例，非因此即侷限本發明之專利範圍，故舉凡運用本發明說明書及圖示內容所為之等效結構變化，均同理包含於本發明之範圍內，合予陳明。
S201‧‧‧處理器在處理一工作
S203‧‧‧發生高優先級中斷
S205‧‧‧設置低優先級中斷
S207‧‧‧低優先級中斷的處理函數訪問臨界區
S209‧‧‧判斷是否喚醒高優先級中斷未處理完的工作？
S211‧‧‧終止程序，回到原工作
S213‧‧‧繼續處理高優先級中斷未處理完的工作

Claims (10)

  1. 一種電路系統，包括：一處理器以及一或多個子系統，該處理器用以執行一中斷優先級處理方法，包括設置一高優先級中斷為恆開，以處理任何即時任務。
  2. 如請求項1所述的電路系統，其中該電路系統的該處理器執行的該中斷優先級處理方法更包括：當該處理器執行一工作，接收該高優先級中斷，該高優先級中斷的工作為訪問一臨界區；設置一低優先級中斷，以訪問並處理該高優先級中斷所要訪問的該臨界區的數據；當返回該低優先級中斷後，該處理器判斷是否喚醒該高優先級中斷未處理完的工作；以及由該處理器繼續處理該高優先級中斷未處理完的工作。
  3. 如請求項2所述的電路系統，其中該電路系統為一系統晶片(SoC)。
  4. 如請求項2所述的電路系統，其中該一或多個子系統向該處理器發出該高優先級中斷或該低優先級中斷。
  5. 如請求項2所述的電路系統，其中該電路系統係運行於一電腦系統，該中斷優先級處理方法運行於一即時作業系統中。
  6. 如請求項2所述的電路系統，其中該處理器原本執行的該工作為一無須中斷處理的任務。
  7. 如請求項2所述的電路系統，其中該處理器原本執行的該工作為該低優先級中斷的任務。
  8. 如請求項2所述的電路系統，其中包括一前置作業，為設定該高優先級中斷設為一直開的中斷，但該優先級中斷的處理函數禁止訪問該臨界區。
  9. 如請求項8所述的電路系統，其中該低優先級中斷處理函數設為允許訪問該臨界區。
  10. 如請求項9所述的電路系統，其中設置該低優先級中斷的步驟係設置一旗標狀態或一位元狀態，用以通知該低優先級中斷。
TW107126110A 2018-07-20 2018-07-27 處理中斷優先級的電路系統 TWI676935B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810802685.X 2018-07-20
CN201810802685.XA CN110737616B (zh) 2018-07-20 2018-07-20 处理中断优先级的电路系统
??201810802685.X 2018-07-20

Publications (2)

Publication Number Publication Date
TWI676935B TWI676935B (zh) 2019-11-11
TW202008159A true TW202008159A (zh) 2020-02-16

Family

ID=69161790

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107126110A TWI676935B (zh) 2018-07-20 2018-07-27 處理中斷優先級的電路系統

Country Status (3)

Country Link
US (1) US20200026671A1 (zh)
CN (1) CN110737616B (zh)
TW (1) TWI676935B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112559403B (zh) * 2019-09-25 2024-05-03 阿里巴巴集团控股有限公司 一种处理器及其中的中断控制器
CN113934516A (zh) * 2020-06-29 2022-01-14 华为技术有限公司 一种锁管理方法、装置及设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202991A (en) * 1988-04-14 1993-04-13 Digital Equipment Corporation Reducing the effect processor blocking
US6779065B2 (en) * 2001-08-31 2004-08-17 Intel Corporation Mechanism for interrupt handling in computer systems that support concurrent execution of multiple threads
GB0407384D0 (en) * 2004-03-31 2004-05-05 Ignios Ltd Resource management in a multicore processor
JP2006243865A (ja) * 2005-03-01 2006-09-14 Seiko Epson Corp プロセッサおよび情報処理方法
JP2009251802A (ja) * 2008-04-03 2009-10-29 Panasonic Corp マルチプロセッサシステムおよびマルチプロセッサシステムの割込み制御方法
US9459890B2 (en) * 2008-07-10 2016-10-04 Mentor Graphics Corporation Controlling real time during embedded system development
CN101482833B (zh) * 2009-02-18 2011-06-15 杭州华三通信技术有限公司 涉及临界资源的中断处理方法和装置及实时操作系统
CN101673221B (zh) * 2009-10-22 2013-02-13 同济大学 一种嵌入式片上多处理器的中断处理方法
KR20110097447A (ko) * 2010-02-25 2011-08-31 삼성전자주식회사 인터럽트 프록시 기능을 구비한 시스템 온 칩 및 그에 따른 인터럽트 프록시 처리방법
CN103294544B (zh) * 2012-02-27 2016-08-17 展讯通信（上海）有限公司 嵌入式系统及其中断处理方法与装置
CN103699437B (zh) * 2013-12-20 2017-06-06 华为技术有限公司 一种资源调度方法及设备
JP6190471B2 (ja) * 2013-12-27 2017-08-30 株式会社日立製作所 パーティション実行制御装置、パーティション実行制御方法及び計算機に読み込み可能な記憶媒体
US10102031B2 (en) * 2015-05-29 2018-10-16 Qualcomm Incorporated Bandwidth/resource management for multithreaded processors
US10031771B2 (en) * 2015-06-15 2018-07-24 Nxp Usa, Inc. Multiple processor core interrupt priority levels
US20170286333A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Arbiter Based Serialization of Processor System Management Interrupt Events

Also Published As

Publication number Publication date
CN110737616B (zh) 2021-03-16
CN110737616A (zh) 2020-01-31
US20200026671A1 (en) 2020-01-23
TWI676935B (zh) 2019-11-11

Similar Documents

Publication Publication Date Title
TWI470552B (zh) Data processor
US8255912B2 (en) Techniques for setting events in a multi-threaded system
EP3241149B1 (en) Method to isolate real-time or safety-critical software and operating system from non-critical software and operating system
EP1889165B1 (en) Method for delivering interrupts to user mode drivers
KR20170031697A (ko) 이종 공유된 가상 메모리에서 온-디맨드 공유가능성 변환
US6633940B1 (en) Method and apparatus for processing interrupts in a computing system
US8135894B1 (en) Methods and systems for reducing interrupt latency by using a dedicated bit
US7398378B2 (en) Allocating lower priority interrupt for processing to slave processor via master processor currently processing higher priority interrupt through special interrupt among processors
TWI676935B (zh) 處理中斷優先級的電路系統
US7404193B2 (en) Method, system, and program for accessing device driver functions
CN109933549B (zh) 一种适用于risc-v处理器的中断控制器
US20060184942A1 (en) System, method and medium for using and/or providing operating system information to acquire a hybrid user/operating system lock
US9772960B2 (en) System and method for operating system aware low latency interrupt handling
US8813070B2 (en) Data processor with interfaces for peripheral devices
CN110858164A (zh) 进程间通信方法、装置及计算机可读介质
US20180143828A1 (en) Efficient scheduling for hyper-threaded cpus using memory monitoring
JP2018073301A (ja) 車両制御装置
JP2014074995A (ja) 情報処理装置
US7702836B2 (en) Parallel processing device and exclusive control method
JP6066807B2 (ja) 計算機システム、計算機システムの割込み処理プログラム及び計算機システムの割込み処理方法
US11947486B2 (en) Electronic computing device having improved computing efficiency
CN117272412B (zh) 中断控制寄存器保护方法、装置、计算机设备及存储介质
KR20030077696A (ko) 실시간 운영체제에서 타스크 레벨 인터럽트 처리 방법
US20210157489A1 (en) Supervisor mode access protection for fast networking
JP2010079369A (ja) データ処理システム、データプロセッサ及びバス調停方法