TW202004483A - 資料儲存裝置及系統資訊的編程方法 - Google Patents
資料儲存裝置及系統資訊的編程方法 Download PDFInfo
- Publication number
- TW202004483A TW202004483A TW107119381A TW107119381A TW202004483A TW 202004483 A TW202004483 A TW 202004483A TW 107119381 A TW107119381 A TW 107119381A TW 107119381 A TW107119381 A TW 107119381A TW 202004483 A TW202004483 A TW 202004483A
- Authority
- TW
- Taiwan
- Prior art keywords
- system information
- page
- pages
- block
- blocks
- Prior art date
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本發明揭露一種資料儲存裝置及系統資訊的編程方法。資料儲存裝置包括一非揮發性記憶體及一記憶體控制器。非揮發性記憶體包括一邏輯單元編號,邏輯單元編號包括複數個平面,各平面包括複數個區塊,各區塊包括複數個頁面。記憶體控制器從邏輯單元編號的每一平面的複數區塊中選取複數個成員區塊以組成一大區塊,並依據平面數量參數將大區塊區分成複數個小區塊,並依據頁面或平面將小區塊中位於不同平面的頁面組成複數個大頁面,將一系統資訊寫入至該些大頁面的至少其中之一。
Description
本發明是有關於一種資料儲存裝置及系統資訊的編程方法。
隨著記憶體製造工藝的進步,記憶體的單位儲存容量越來越大。在近年來記憶體內部結構的發展趨勢中,每個區塊的儲存容量不斷提高,而區塊的總數則是不斷減少。換言之,現今的記憶體是朝向「少區塊數量,大區塊容量」的方向在演變。現有技術中,普遍是將記憶體的內部資訊分散儲存在不同的區塊或超級區塊中。這種方式,在區塊的儲存容量越來越大的情況下,將會浪費過多的可用空間。
本發明的目的係為提出一種資料儲存裝置及其系統資訊的編程方法。
本發明的一方面揭露一種資料儲存裝置,包括非揮發性記憶體及記憶體控制器。非揮發性記憶體包括邏輯單元編號,邏輯單元編號包括複數個平面,各平面包括複數個區塊,各區塊包括複數個頁面。記憶體控制器耦接至記憶體,從該邏輯單元編號的每一該些平面的複數區塊中選取複數個成員區塊以組成一大區塊,並依據平面數量參數將大區塊區分成複數個小區塊,並依據頁面或平面將小區塊中位於不同平面的頁面組成複數個大頁面;將一系統資訊寫入至該些大頁面的至少其中之一。
本發明的另一方面揭露一種資料儲存裝置,包括一非揮發性記憶體及一記憶體控制器。非揮發性記憶體包括複數個邏輯單元編號,邏輯單元編號包括複數個平面,各平面包括複數個區塊,各區塊包括複數個頁面。記憶體控制器耦接至記憶體,從邏輯單元編號的每一平面的複數區塊中選取複數個成員區塊以組成超級區塊,並依據平面數量參數將超級區塊區分成複數個小區塊,並依據頁面或平面將小區塊中位於不同平面的頁面組成複數個大頁面,將一系統資訊寫入至該些大頁面的至少其中之一。
本發明的又一方面揭露一種系統資訊的編程方法,適用於資料儲存裝置,編程方法包括從非揮發性記憶體的邏輯單元編號的每一平面的複數個區塊中分別選取成一個員區塊以組成一個大區塊,依據平面數量參數將大區塊區分成複數個小區塊,依據頁面或平面將小區塊中位於不同平面的複數個頁面組成複數個大頁面,將一系統資訊寫入至該些大頁面的至少其中之一。
本發明的又一方面揭露一種系統資訊的編程方法。適用於資料儲存裝置,編程方法包括從非揮發性記憶體的複數個邏輯單元編號的每一平面的複數個區塊中分別選取一個成員區塊以組成一個超級區塊,依據平面數量參數將超級區塊區分成複數個小區塊,依據頁面或平面將小區塊中位於不同平面的複數個頁面組成複數個大頁面,將一系統資訊寫入至該些大頁面的至少其中之一。
依據本發明提供的資料儲存裝置及其系統資訊的編程方法可有效地利用資料儲存裝置的資料儲存空間,並於記錄系統資訊時,連帶記錄系統資訊代碼以及記錄表,以加速資料回復程序的執行。
為了對本發明之上述及其他方面有更佳的瞭解,下文特舉實施例,並配合所附圖式詳細說明如下:
請參照第1圖,第1圖繪示依據本發明一實施例的資料儲存裝置的方塊圖。資料儲存裝置100主要包括非揮發性記憶體102以及記憶體控制器104,資料儲存裝置100更可包括揮發性記憶體以暫存使用者資料或記憶體控制器104運作所需之韌體或邏輯對實體(Logical to physical,L2P)映射表(Mapping table)。記憶體控制器104耦接至非揮發性記憶體102,並可用於執行本揭露實施例所描述的系統資訊的編程方法。
非揮發性記憶體102可例如是反及閘快閃記憶體(NAND flash)。記憶體控制器104可實現成一或多個控制器晶片,其可與非揮發性記憶體102相互傳送/接收資料與指令,以實現對非揮發性記憶體102的操作,例如讀取(Read)、編程(Program)、抹除(Erase)等操作。
非揮發性記憶體102較佳具有一或多個邏輯單元編號(Logical Unit Number,LUN),可由一晶片致能(Chip Enable,CE)訊號而選取/致能。每一邏輯單元編號包括例如4個平面(Plane),即平面PL1~PL4,每一平面PL1~PL4包括例如2048個區塊(Block),即區塊Bk1~Bkn,其中k=1,2,3,4,n=2048。每一區塊Bk1~Bkn包括例如1024個頁面(Page),即頁面P1~Pm,其中m=1024。每一頁面可由一個字線(Word line)所控制,而一個字線可控制一個以上頁面。一頁面例如具有16768B大小的資料儲存空間,並可劃分成16KB大小的資料區以及384B大小的備用區,資料區可儲存資料(使用者資料或系統資訊),備用區可儲存資料的元資料(Metadata)。每一字線包括例如16KB個記憶胞(未繪示)。。另外,字線上的記憶胞可以是四階式記憶胞(Quad Level Cell,QLC)、三階式記憶胞(Triple Level Cell,TLC)、雙階式記憶胞(Multiple Level Cell,MLC)或是單階式記憶胞(Single Level Cell,SLC)。需要注意的是,本實施例係為示例性的,晶片、平面、區塊、頁面、字線及記憶胞的數量皆可依實際需要進行設計與配置。
資料儲存裝置100更可耦接至一主機(未繪示)。主機可輸出資料存取指令(例如讀出或寫入)至資料儲存裝置100以存取資料儲存裝置100的使用者資料(讀出或寫入使用者資料)。舉例來說,資料儲存裝置100中的記憶體控制器104可回應來自主機的資料讀取指令,對非揮發性記憶體102中的一或多個特定實體位址進行讀取操作。主機可以為個人電腦、手機、平板電腦、車載系統、導航裝置等。
資料儲存裝置100的系統資訊,例如系統規格、操作參數、壞塊資訊、區塊連結表(Linking Table)、區塊屬性表(例如用以記錄抺除次數或有效頁面數)、除錯資訊表(例如SMART資訊表)及/或邏輯對實體(Logical to Physical,L2P)映射表等資料。其中,映射資訊(Map Information)表又稱為高階映射表,其記錄邏輯對實體(Logical to Physical,L2P)映射表的每一子邏輯對實體映射表的位址資訊。不同於使用者資料,系統資訊的預設(或最大值)大小可能不相同,例如:區塊連結表的大小為380KB,映射資訊表的大小為90KB,壞塊資訊的大小為4KB。在上述系統資訊中,區塊連結表記錄區塊使用的先後順序,且區塊連結表通常會在任一個區塊寫入區塊關閉資訊(End of Block,EOB)時進行更新。為了提高資料保存能力,記憶體控制器104較佳以非預設模式或SLC模式進行系統資訊的編程。假如以SLC模式進行系統資訊的編程時,一個字線只控制一個頁面。另外,隨著資料儲存裝置100的運作,記憶體控制器104會不斷對系統資訊進行更新。
邏輯對實體映射表在邏輯上可由複數個子邏輯對實體映射表所組成,例如2048個子邏輯對實體映射表。每一子邏輯對實體映射表較佳包括複數筆連續邏輯位址的實體位址的映射資訊,例如:32K筆連續邏輯位址的實體位址的映射資訊。當子邏輯對實體映射表更新時,記憶體控制器104儲存更新後的子邏輯對實體映射表並將更新後的儲存位址記錄至映射資訊表。
由於邏輯單元編號包括有四個平面,為了使資料儲存裝置100的效能最大化,在進行資料(使用者資料或系統資訊)寫入時,記憶體控制器104通常會以交錯式編程(Interleaved Programming)將資料寫入非揮發性記憶體102中,例如:將資料同時寫入至所有平面的區塊(的頁面)中,例如,將資料同時寫入至平面PL1的區塊B11、平面PL2的區塊B21、平面PL3的區塊B31及平面PL4的區塊B41,以達到較高的資料寫入速度。
以交錯式編程將使用者資料寫入至所有平面的區塊的確可以達到預期的效果。然而,以交錯式編程將系統資訊寫入至所有平面的區塊卻可能會造成可用空間的浪費。以上述例子為例,傳統的交錯式編程使用來自四個平面的四個區塊的四個頁面將可儲存64KB(16KB的四倍)的資料。而系統資訊卻只有30KB。因此,為了執行交錯式編程,記憶體控制器104會產生34KB的偽資料(Dummy Data),並將34KB的偽資料與30KB的系統資訊組成64KB的資料,再將64KB的資料以交錯式編程將系統資訊寫入至所有平面的區塊。因此,每更新/寫入一筆系統資訊,非揮發性記憶體102就儲存了34KB的偽資料,隨著系統資訊更新次數的增加,非揮發性記憶體102就儲存了大量的偽資料,占用非揮發性記憶體102許多可用的資料儲存空間。有鑑於此,記憶體控制器104係採用下文所述的操作方法來進行系統資訊的寫入操作。
值得注意的是,為簡化說明,第1圖僅顯示與本揭露相關的元件。然應知本揭露的實施並不以第1圖所示的架構為限。
請參照第2A圖,第2A圖繪示依據本發明一實施例的系統資訊的編程方法的流程圖,本發明系統資訊的編程方法最佳由記憶體控制器104所執行,亦可由主機所執行,並輸出指令至資料儲存裝置100。在下述說明中將以記憶體控制器104為例進行說明,但不以此為限。
在步驟S202中,記憶體控制器104從邏輯單元編號的每一平面的該些區塊中分別選取一個區塊以組成一個大區塊。被選取的區塊又可稱為成員區塊(Member Block),用以表示大區塊中所包含的區塊。請參照第2B圖,記憶體控制器104選取非揮發性記憶體102的邏輯單元編號的平面PL1~PL4的區塊B11~B41組成一個大區塊BB1,以此類推。亦即,區塊B11~B41為大區塊BB1的成員區塊。記憶體控制器104較佳選取的平面PL1~PL4中具有相同區塊編號的區塊以組成一個大區塊。如果應選取的區塊為壞塊時,記憶體控制器104可選取該壞塊所屬的平面的另一個區塊(非壞塊)以替代該壞塊。另外,記憶體控制器104較佳記錄大區塊中每一區塊的區塊編號(以及平面編號)。
在步驟S204中,記憶體控制器104依據一平面數量參數將大區塊區分成複數小區塊。假設平面數量參數為2,則記憶體控制器104依據平面數量參數將大區塊BB1分成二個小區塊。位於平面PL1~PL2的區塊B11~B21設為第一個小區塊,位於平面PL3~PL4的區塊B31~B41設為第二個小區塊。當然,記憶體控制器104亦可將大區塊BB1中位於平面PL1以及PL3的區塊B11以及B31設為第一個小區塊,位於平面PL2以及PL4的區塊B21以及B41設為第二個小區塊,並不以上述為限。
在步驟S206中,記憶體控制器104以頁面或平面為準(例如但不限於依序)將各個小區塊中位於不同平面的頁面組成複數大頁面。第2B圖即為記憶體控制器104以平面為準而依序將各個小區塊中位於不同平面的頁面組成大頁面的示意圖。以上述為例,記憶體控制器104將第一個小區塊中位於平面PL1~PL2的頁面P1組成大頁面BP1(屬於大區塊BB1),接著將第二個小區塊中位於平面PL3~PL4的頁面P1組成大頁面BP2,接著將第一個小區塊中位於平面PL1~PL2的頁面P2組成大頁面BP3,以下類推。最後可產生2048個大頁面。大頁面編號分別為BP1~BP2048,如第2C圖所示。另外,記憶體控制器104較佳將小區塊中位於平面PL1~PL2的相同頁面編號的頁面組成大頁面。如果其中一個頁面無法使用時,記憶體控制器104可將小區塊中位於平面PL1~PL2或PL3~PL4的不同頁面編號的頁面組成大頁面,或者,跳過此大頁面的組成(這將造成大頁面的總數比預期總數少1)。
在另一實施例中,第2D圖即為記憶體控制器104以頁面為準而依序將各個小區塊中位於不同平面的頁面組成大頁面的示意圖。以上述為例,記憶體控制器104將第一個小區塊中位於平面PL1~PL2的頁面P1組成大頁面BP1,接著將第一個小區塊中位於平面PL1~PL2的頁面P2組成大頁面BP2,以下類推,待第一個小區塊的所有頁面皆組成大頁面之後,接著將第二個小區塊中位於平面PL3~PL4的頁面P1組成大頁面BP1025,第二個小區塊中位於平面PL3~PL4的頁面P2組成大頁面BP1026,以下類推。最終亦可產生2048個大頁面。
第2D圖為大頁面BP1~BP2048的邏輯示意圖,而每一大頁面BP的實體位址如第2B或2C圖所示。另外,大頁面和頁面一樣,可以區分成資料區(Data Area)以及備用區(Spare Area)。一般而言,資料區用以儲存資料,備用區用以儲存資料的元資料(Metadata)。大頁面的資料區較佳由位於不同平面的頁面的資料區所組成,大頁面的備用區較佳由位於不同平面的頁面的備用區所組成,但不以此為限。
在步驟S208中,記憶體控制器104將系統資訊、系統資訊代碼、記錄表寫入至所述大頁面的至少其中之一。系統資訊以及記錄表較佳寫入至大頁面的資料區,系統資訊代碼較佳寫入至大頁面的備用區;或是,將系統資訊寫入至大頁面的資料區,系統資訊代碼以及記錄表寫入至大頁面的備用區。系統資訊代碼是依據系統資訊的類型所給定的一個代號或代碼。表一是系統資訊代碼與系統資訊的類型的對應表的一個示例。由表一可知,每一個類型的系統資訊會被給定一個系統資訊代碼,且不同類型的系統資訊所對應到的系統資訊代碼是不同的,相同類型的系統資訊所對應到的系統資訊代碼則是相同的。另外,不同類型的系統資訊的資料量可能具有不同的預設大小或最大值。以基本規格類型的系統資訊來說,其系統資訊代碼為A,且資料量的預設大小為5KB,其餘類型可依此類推。
表一
請參照第3A圖,第3A圖繪示步驟S208的一實施例。大區塊BB1包括2048個大頁面BP1~BP2048,每一大頁面BP包括大小為32KB的資料區以及256B的備用區。為簡化說明,以下將「系統資訊代碼」簡稱為「代碼」。首先,記憶體控制器104將基本規格、代碼「A」以及記錄表寫入至大頁面BP1,接著,將操作參數、代碼「B」以及記錄表寫入至大頁面BP2,接著,將映射資訊表(例如映射資訊表#A)、代碼「C」以及記錄表寫入至大頁面BP3~BP5,接著,將區塊連結表(例如區塊連結表#A)、代碼「D」以及記錄表寫入至大頁面BP6,接著,將壞塊資訊、代碼「E」以及記錄表寫入至大頁面BP7。假設映射資訊表#A與區塊連結表#A由於資料儲存裝置100的運作致使內容有變動或更新,於是記憶體控制器104將更新後的映射資訊表(映射資訊表#B)、代碼「C」以及記錄表寫入至大頁面BP8~BP10,並將更新後的區塊連結表(區塊連結表#B)、代碼D以及記錄表寫入至大頁面BP11,以下類推。也就是說,當系統資訊有所變動或更新時,更新的系統資訊會接續在前一次寫入用到的最後一個大頁面之後繼續寫入。
表二是記錄表的一實施例。記錄表用以記錄所有類型的系統資訊的最新版本的儲存位址,例如,大區塊BB1的大頁面的頁面編號。當更新系統資訊時,更新的記錄表也會一併儲存至大頁面中。當資料儲存裝置100重新啟動時,記憶體控制器104可讀取大區塊BB1的最後一個有效大頁面,即儲存有效資料的大頁面,例如大頁面BP11,即可得知每一類型的系統資訊的最新版本的儲存位址,可加速資料儲存裝置100重新啟動的程序。
表二
在一實施例中,當存在有任一個類型的系統資訊需要花費二個以上的大頁面來儲存(例如映射資訊表)時,記錄表也可以只儲存於用以儲存該類型的系統資訊的大頁面的最後一個頁面。以前述實施例中的映射資訊表為例,其需要花費三個大頁面來儲存,而記錄表可只儲存在三個大頁面中的第三個頁面。例如大頁面BP3~BP5用以儲存映射資訊表,而記錄表只儲存於大頁面BP5。
請參照第3B圖,第3B圖繪示步驟S208的另一實施例。此實施例除了儲存之前實施例所儲存的資訊之外,更儲存一頁碼,此頁碼是用以指示所在的大頁面儲存的是完整的系統資訊的第幾個部分。例如,映射資訊表#B預設儲存至三個大頁面,當記憶體控制器104將映射資訊表#B、代碼「C」以及記錄表寫入至大頁面BP8~BP10,更分別儲存頁碼0、1及2至大頁面BP8~BP10的備用區。頁碼可以作為判斷系統資訊是否正確且完整地儲存的依據。例如,當資料儲存裝置100重新啟動時,判斷最後一個有效大頁面BP為大頁面BP9,記錄表顯示映射資訊表#B乃儲存至大頁面BP8。因此,映射資訊表#B尚有部份資料應儲存於大頁面BP9~BP10。但是最後一個有效大頁面為大頁面BP9,其頁碼為1。於是,記憶體控制器104判斷映射資訊表#B並未完整地儲存。由於映射資訊表並未完整地儲存。較佳地,記憶體控制器104可啟動或致能一錯誤處理機制,例如,映射資訊表重建(Re-build)程序,以重建映射資訊表#B。由於錯誤處理機制為習知技藝,故不多作說明。
請參照第4A圖,第4A圖繪示依據本發明另一實施例的資料儲存裝置的方塊圖。資料儲存裝置200的非揮發性記憶體可包括四個邏輯單元編號102A~102D以及記憶體控制器104,每一邏輯單元編號102A~102D具有與非揮發性記憶體102相同或類似的結構,每一邏輯單元編號102A~102D具有獨立的通道(Channel)而連結至記憶體控制器104,記憶體控制器104可以相同的晶片致能訊號或不同的晶片致能訊號同時致能每一邏輯單元編號102A~102D,並進行資料的存取。理論上而言,記憶體控制器104可同時存取邏輯單元編號102A~102D。因此,資料儲存裝置200的內部資料傳輸量(Data Throughput)為資料儲存裝置100的四倍。
請參照第4B圖,第4B圖繪示依據本發明另一實施例的系統資訊的編程方法的流程圖。在步驟S402中,記憶體控制器104從每一邏輯單元編號的每一平面的該些區塊中分別選取一個區塊以組成一個超級區塊。被選取的區塊又可稱為成員區塊(member block),用以表示超級區塊(或大區塊)中所包含的區塊。類似步驟S202,記憶體控制器104選取每一邏輯單元編號102A~102D的每一平面PL1~PL4的區塊B11~B41組成一個大區塊或稱為超級區塊SB1,以此類推,其中,記憶體控制器104較佳選取邏輯單元編號102A~102D的平面PL1~PL4中具有相同區塊編號的區塊以組成一個超級區塊。如果應選取的區塊為壞塊時,記憶體控制器104可選取該壞塊所屬的平面的另一個區塊(非壞塊)以替代該壞塊。另外,記憶體控制器104較佳記錄超級區塊中每一區塊的區塊編號、平面編號、邏輯單元編號或上述的組合。
在步驟S404中,記憶體控制器104依據一平面數量參數將超級區塊區分成複數小區塊。假設平面數量參數為2,則記憶體控制器104可將超級區塊SB1中位於邏輯單元編號102A的平面PL1~PL2的區塊B11~B21設為第一個小區塊,位於邏輯單元編號102A的平面PL3~PL4的區塊B31~B41設為第二個小區塊,位於邏輯單元編號102D的平面PL3~PL4的區塊B31~B41設為第八個小區塊。當然,記憶體控制器104亦可將超級區塊SB1中位於邏輯單元編號102A的平面PL1以及PL3的區塊B11以及B31設為第一個小區塊,位於平面PL2以及PL4的區塊B21以及B41設為第二個小區塊,並不以上述為限。
在步驟S406中,記憶體控制器104以頁面或平面為準(例如但不限於依序)將所有小區塊中位於不同平面的頁面組成複數大頁面。以平面為準時,記憶體控制器104將第一個小區塊中位於平面PL1~PL2的頁面P1組成大頁面BP1,接著將第二個小區塊中位於平面PL3~PL4的頁面P1組成大頁面BP2,接著將第三個小區塊中位於平面PL1~PL2的頁面P1組成大頁面BP3,以下類推,最後可產生8192個大頁面,大頁面編號分別為BP1~BP8192。在另一實施例中,以頁面為準時,記憶體控制器104將第一個小區塊中位於平面PL1~PL2的頁面P1組成大頁面BP1,接著將第一個小區塊中位於平面PL1~PL2的頁面P2組成大頁面BP2,以下類推,待第一個小區塊的所有頁面皆組成大頁面之後,接著將第二個小區塊中位於平面PL3~PL4的頁面P1組成大頁面BP1025,第二個小區塊中位於平面PL3~PL4的頁面P2組成大頁面BP1026,以下類推,一樣可產生8192個大頁面。
在步驟S408中,記憶體控制器104將系統資訊、系統資訊代碼、記錄表寫入至所述大頁面的至少其中之一。類似步驟S208,當大頁面組成後,記憶體控制器104可以利用大頁面儲存系統資訊。關於記憶體控制器104將系統資訊寫入超級區塊的大頁面時所用的格式架構、細節與變形係類似於前文所述的裝置資訊的各個相關實施例,故於此不再贅述。
依據本發明提供的資料儲存裝置及其系統資訊的編程方法可有效地利用資料儲存裝置的資料儲存空間,並於記錄系統資訊時,連帶記錄系統資訊代碼以及記錄表,以加速資料回復程序的執行。
綜上所述,雖然本發明已以實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧資料儲存裝置102‧‧‧記憶體104‧‧‧記憶體控制器PL1~PL4‧‧‧平面B11~B4n‧‧‧區塊P1~Pm‧‧‧頁面BB1‧‧‧大區塊BP1~BP2048‧‧‧大頁面SB1~SB2n‧‧‧超級區塊S202~S208‧‧‧步驟S402~S408‧‧‧步驟
第1圖繪示依據本發明一實施例的資料儲存裝置的方塊圖。 第2A圖繪示依據本發明一實施例的系統資訊的編程方法的流程圖。 第2B圖繪示依據本發明一實施例組成大區塊及大頁面的示意圖。 第2C圖繪示依據本發明一實施例大區塊及大頁面的示意圖。 第2D圖繪示依據本發明另一實施例組成大區塊及大頁面的示意圖。 第3A圖繪示步驟S208的一實施例。 第3B圖繪示步驟S208的另一實施例。 第4A圖繪示依據本發明另一實施例的資料儲存裝置的方塊圖。 第4B圖繪示依據本發明另一實施例的系統資訊的編程方法的流程圖。
S202~S208‧‧‧步驟
Claims (24)
- 一種資料儲存裝置,包括: 一非揮發性記憶體記憶體,包括一邏輯單元編號,該邏輯單元編號包括複數個平面,各該平面包括複數個區塊,各該區塊包括複數個頁面;以及 一記憶體控制器,耦接至該記憶體,從該邏輯單元編號的每一該些平面的該些區塊中選取複數個成員區塊以組成一大區塊,並依據一平面數量參數將該大區塊區分成複數個小區塊,並依據頁面或平面將各該小區塊中位於不同平面的該些頁面組成複數個大頁面,以及將一系統資訊寫入至該些大頁面的至少其中之一。
- 如申請專利範圍第1項所述之資料儲存裝置,其中該大頁面包括一資料區以及一備用區,該系統資訊被寫入該至少一大頁面的該資料區。
- 如申請專利範圍第1項所述之資料儲存裝置,其中該記憶體控制器將該系統資訊寫入至該至少一大頁面時更包括將一系統資訊代碼也寫入至該至少一大頁面。
- 如申請專利範圍第1項所述之資料儲存裝置,其中該記憶體控制器將該系統資訊寫入至該至少一大頁面時更包括將一記錄表也寫入至該至少一大頁面。
- 如申請專利範圍第1項所述之資料儲存裝置,其中該記錄表係用以記錄複數類型的系統資訊的儲存位址。
- 如申請專利範圍第2項所述之資料儲存裝置,其中該記憶體控制器將該系統資訊寫入至該至少一大頁面更包括將一頁碼寫入該至少一大頁面的該備用區。
- 一種資料儲存裝置,包括: 一非揮發性記憶體記憶體,包括複數個邏輯單元編號,各該邏輯單元編號包括複數個平面,各該平面包括複數個區塊,各該區塊包括複數個頁面;以及 一記憶體控制器,耦接至該記憶體,從該些邏輯單元編號的每一該些平面的該些區塊中選取複數個成員區塊以組成一超級區塊,並依據一平面數量參數將該超級區塊區分成複數個小區塊,並依據頁面或平面將各該小區塊中位於不同平面的該些頁面組成複數個大頁面,以及將一系統資訊寫入至該些大頁面的至少其中之一。
- 如申請專利範圍第7項所述之資料儲存裝置,其中各該大頁面包括一資料區以及一備用區,該記憶體控制器係將該系統資訊寫入該至少一大頁面的該資料區。
- 如申請專利範圍第7項所述之資料儲存裝置,其中該記憶體控制器將該系統資訊寫入至該至少一大頁面時更包括將一系統資訊代碼也寫入至該至少一大頁面。
- 如申請專利範圍第7項所述之資料儲存裝置,其中該記憶體控制器將該系統資訊寫入至該至少一大頁面時更包括將一記錄表也寫入至該至少一大頁面。
- 如申請專利範圍第7項所述之資料儲存裝置,其中該記錄表係用以記錄複數類型的系統資訊的儲存位址。
- 如申請專利範圍第7項所述之資料儲存裝置,其中該記憶體控制器將該系統資訊寫入至該至少一大頁面更包括將一頁碼寫入該至少一大頁面的該備用區。
- 一種系統資訊的編程方法,適用於一資料儲存裝置,該編程方法包括: 從一非揮發性記憶體的一邏輯單元編號的每一平面的複數個區塊中分別選取一成員區塊以組成一大區塊; 依據一平面數量參數將該大區塊區分成複數個小區塊; 依據頁面或平面將各該小區塊中位於不同平面的複數個頁面組成複數個大頁面;以及 將一系統資訊寫入至該些大頁面的至少其中之一。
- 如申請專利範圍第13項所述之編程方法,其中該大頁面包括一資料區以及一備用區,該系統資訊被寫入該至少一大頁面的該資料區。
- 如申請專利範圍第13項所述之編程方法,其中將該系統資訊寫入至該至少一大頁面時更包括將一系統資訊代碼也寫入至該至少一大頁面。
- 如申請專利範圍第13項所述之編程方法,其中將該系統資訊寫入至該至少一大頁面時更包括將一記錄表也寫入至該至少一大頁面。
- 如申請專利範圍第14項所述之編程方法,更包括:將一頁碼寫入該至少一大頁面的該備用區。
- 如申請專利範圍第13項所述之編程方法,其中該記錄表係用以記錄複數類型的系統資訊的儲存位址。
- 一種系統資訊的編程方法,適用於一資料儲存裝置,該編程方法包括: 從該非揮發性記憶體的複數個邏輯單元編號的每一平面的複數個區塊中分別選取一成員區塊以組成一超級區塊; 依據一平面數量參數將該超級區塊區分成複數個小區塊; 依據頁面或平面將各該小區塊中位於不同平面的複數個頁面組成複數個大頁面;以及 將一系統資訊寫入至該些大頁面的至少其中之一。
- 如申請專利範圍第19項所述之編程方法,其中各該大頁面包括一資料區以及一備用區,該系統資訊被寫入該至少一大頁面的該資料區。
- 如申請專利範圍第19項所述之編程方法,其中將該系統資訊寫入至該至少一大頁面時更包括將一系統資訊代碼也寫入至該至少一大頁面。
- 如申請專利範圍第19項所述之編程方法,其中將該系統資訊寫入至該至少一大頁面時更包括將一記錄表也寫入至該至少一大頁面。
- 如申請專利範圍第20項所述之編程方法,更包括:將一頁碼寫入該至少一大頁面的該備用區。
- 如申請專利範圍第19項所述之編程方法,其中該記錄表係用以記錄複數類型的系統資訊的儲存位址。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107119381A TWI664569B (zh) | 2018-06-05 | 2018-06-05 | 資料儲存裝置及系統資訊的編程方法 |
CN201810712280.7A CN110489051A (zh) | 2018-05-14 | 2018-07-03 | 数据储存装置及系统信息的编程方法 |
US16/410,163 US20190347037A1 (en) | 2018-05-14 | 2019-05-13 | Data storage apparatus and system information programming method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107119381A TWI664569B (zh) | 2018-06-05 | 2018-06-05 | 資料儲存裝置及系統資訊的編程方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI664569B TWI664569B (zh) | 2019-07-01 |
TW202004483A true TW202004483A (zh) | 2020-01-16 |
Family
ID=68049439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107119381A TWI664569B (zh) | 2018-05-14 | 2018-06-05 | 資料儲存裝置及系統資訊的編程方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI664569B (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200917256A (en) * | 2007-10-04 | 2009-04-16 | Super Talent Electronics Inc | Using various flash memory cells to build USB data flash cards with multiple partitions and autorun function |
TW201032043A (en) * | 2009-02-25 | 2010-09-01 | Digi Link Electronics Corp | Method for setting hidden storage area in a flash memory |
WO2014047159A1 (en) * | 2012-09-21 | 2014-03-27 | Violin Memory Inc. | Write cache sorting |
WO2015087424A1 (ja) * | 2013-12-12 | 2015-06-18 | 株式会社日立製作所 | ストレージ装置及びストレージ装置の制御方法 |
US9502118B2 (en) * | 2014-09-26 | 2016-11-22 | Intel Corporation | NAND memory addressing |
TWI654519B (zh) * | 2016-07-13 | 2019-03-21 | 日商東芝記憶體股份有限公司 | Memory device |
-
2018
- 2018-06-05 TW TW107119381A patent/TWI664569B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI664569B (zh) | 2019-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8583860B2 (en) | Block management method for flash memory and controller and storage system using the same | |
US8055873B2 (en) | Data writing method for flash memory, and controller and system using the same | |
US8386698B2 (en) | Data accessing method for flash memory and storage system and controller using the same | |
JP4406339B2 (ja) | コントローラ、メモリカード及びその制御方法 | |
US8250286B2 (en) | Block management method, and storage system and controller using the same | |
US8291155B2 (en) | Data access method, memory controller and memory storage system | |
US8606987B2 (en) | Data writing method for flash memory and controller using the same | |
US10061710B2 (en) | Storage device | |
US20100042774A1 (en) | Block management method for flash memory, and storage system and controller using the same | |
US8510502B2 (en) | Data writing method, and memory controller and memory storage apparatus using the same | |
US8296502B2 (en) | Data management method for flash memory and storage system and controller using the same | |
US20090307413A1 (en) | Data writing method for flash memory and storage system and controller using the same | |
US20100057979A1 (en) | Data transmission method for flash memory and flash memory storage system and controller using the same | |
US9268688B2 (en) | Data management method, memory controller and memory storage apparatus | |
US9721669B2 (en) | Data protection method, memory control circuit unit and memory storage apparatus | |
TW201712549A (zh) | 緩衝記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置 | |
US8074128B2 (en) | Block management and replacement method, flash memory storage system and controller using the same | |
US20130275655A1 (en) | Memory management method and memory controller and memory storage device using the same | |
US8423707B2 (en) | Data access method for flash memory and storage system and controller using the same | |
TW201945927A (zh) | 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置 | |
TW201403319A (zh) | 記憶體儲存裝置、其記憶體控制器與資料寫入方法 | |
TWI687811B (zh) | 資料儲存裝置及系統資訊的編程方法 | |
TWI644210B (zh) | 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置 | |
CN109273033B (zh) | 存储器管理方法、存储器控制电路单元与存储器存储装置 | |
TWI571881B (zh) | 有效資料合併方法、記憶體控制器與記憶體儲存裝置 |