TW201944492A - 半導體製程方法 - Google Patents

半導體製程方法 Download PDF

Info

Publication number
TW201944492A
TW201944492A TW107132262A TW107132262A TW201944492A TW 201944492 A TW201944492 A TW 201944492A TW 107132262 A TW107132262 A TW 107132262A TW 107132262 A TW107132262 A TW 107132262A TW 201944492 A TW201944492 A TW 201944492A
Authority
TW
Taiwan
Prior art keywords
film
layer
fins
semiconductor
forming
Prior art date
Application number
TW107132262A
Other languages
English (en)
Other versions
TWI694523B (zh
Inventor
余德偉
陳建豪
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201944492A publication Critical patent/TW201944492A/zh
Application granted granted Critical
Publication of TWI694523B publication Critical patent/TWI694523B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

於此揭露之實施例整體係關於使用循環式沉積-蝕刻製程(cyclic deposition-etch process)於高深寬比的溝槽中形成閘極層。於一實施例中，提供一種半導體製程方法。此方法包含：進行循環式沉積-蝕刻製程以於底面上方以及沿基底上之部件之複數個側壁表面形成順應性薄膜。此方法包含形成介電蓋層於順應性薄膜上。此方法包含對順應性薄膜進行退火製程。

Description

半導體製程方法
本揭露係有關於一種半導體技術，特別係有關於半導體製程方法。
隨著半導體產業已進展到奈米技術製程節點以追求更高的裝置密度、更高的性能及更低的成本，來自製造及設計問題所帶來的挑戰導致了的三維設計之發展，例如鰭式場效電晶體(FinFET)。鰭式場效電晶體裝置一般包含具有高深寬比的半導體鰭片，並在其中形成半導體電晶體裝置的通道及源極/汲極區。沿著鰭片結構的側部及在其上方形成(例如，包覆)閘極，利用通道增加的表面積的優點，以產生更快、更可靠且更好控制的半導體電晶體裝置。然而，隨著尺寸的微縮化，將薄膜沉積在小尺寸的高深寬比溝槽中而沒有出現問題是具有挑戰性的。
本揭露實施例提供一種半導體製程方法，此方法包含進行循環式沉積-蝕刻製程以於底面上方以及沿基底上之部件之複數個側壁表面形成順應性薄膜。此方法包含形成介電蓋層於順應性薄膜上。此方法包含對順應性薄膜進行退火製程。
本揭露實施例提供另一種半導體製程方法，包含 形成複數鰭片於基底上，此些鰭片的複數側壁以及此些側壁間的底面界定溝槽(trench)於其間。方法亦包含形成閘極層於溝槽中以及此些鰭片上方，形成閘極層包含藉由進行循環式沉積-蝕刻製程沉積閘極層的至少一部份於溝槽中，此閘極層的至少一部分藉由自此些鰭片的此些側壁橫向生長而合併。方法更包含形成介電蓋層於閘極層的一部分上，退火閘極層的一部分。在形成閘極層後，圖案化閘極層以形成閘極結構於此些鰭片上方。
本揭露實施例提供又一種半導體製程方法，包含形成複數鰭片於基底上，此些鰭片的複數側壁與底面界定溝槽於其間。方法亦包含形成虛設閘極結構於此些鰭片上方，其中形成虛設閘極結構包含：進行循環式沉積-蝕刻製程以沉積第一薄膜於此些鰭片上方，第一薄膜包含虛設閘極層之一部分，形成介電蓋層於第一薄膜上，退火第一薄膜，移除介電蓋層，以及進行沉積製程以沉積第二薄膜於第一薄膜上方，第二薄膜包含虛設閘極層之剩餘部分。方法更包含移除虛設閘極結構以形成開口。於開口中形成取代閘極結構於此些鰭片上方。
100‧‧‧流程圖
106‧‧‧虛設閘極層形成製程
102、104、108、110、112、208‧‧‧步驟
204‧‧‧蝕刻製程
202、206、216‧‧‧薄膜沉積製程
210‧‧‧蓋層形成製程
212‧‧‧退火製程
214‧‧‧蓋層移除製程
300‧‧‧半導體裝置結構
302‧‧‧基底
304‧‧‧鰭片
306‧‧‧溝槽
308‧‧‧隔離區
310‧‧‧底面
312‧‧‧側壁表面
414‧‧‧界面介電層
516‧‧‧薄膜
518‧‧‧縫隙及/或孔洞
617‧‧‧蓋層
1018‧‧‧遮罩
1020‧‧‧虛設閘極結構
1122‧‧‧源極/汲極區域
1124‧‧‧閘極間隔物
1226‧‧‧蝕刻停止層
1228‧‧‧第一層間介電質層
1230a、1230b‧‧‧取代閘極結構
1232‧‧‧界面介電質
1234‧‧‧閘極介電層
1236‧‧‧可選的順應層
1238‧‧‧閘極導電填充材料
1340‧‧‧第二層間介電質
1342‧‧‧矽化區
1344‧‧‧阻障層
1346‧‧‧導電材料
根據以下詳細描述並結合附圖閱讀時，可最佳地理解本揭露之各面向。應注意的是，依照產業的標準做法，各種部件(feature)並非依比例繪製。事實上，為使論述清晰，各種部件之尺寸可能任意增加或減少。
第1圖係根據一些實施例，繪示製造半導體裝置結構之範例方法的流程圖。
第2圖係根據一些實施例，繪示範例虛設閘極層形成製程。
第3~8、9A~9B、10A~10C、11A~11B、12A~12B以及13A~13B圖係根據一些實施例，繪示對應於不同製造階段的中間結構的各種三維及剖面示意圖。
以下的揭露內容提供許多不同的實施例或範例，以實施所提供之標的之不同部件。組件和配置的具體範例描述如下，以簡化本揭露。當然，這些說明僅為範例而非用以限定本揭露。舉例來說，敘述中若提及第一部件形成於第二部件上方或之上，可能包含所形成第一部件與第二部件是直接接觸的實施例，亦可能包含額外的部件形成於第一部件與第二部件之間，而使第一部件與第二部件不直接接觸的實施例。另外，本揭露可能在各種範例中使用重複的參考數字及/或字母，此重複是為了簡化和清晰之目的，並未指示不同的實施例及/或所論述的組態之間的關係。
此外，為易於描述，本文中可使用諸如「在...下方」、「在...之下」、「下部」、「在...上方」、「上部」及其類似之空間相對用語，以描述如圖所示之一個(些)元件或部件相對於另一個(些)元件或部件的關係。除圖式中所描繪之方向以外，空間相對用語亦意欲涵蓋裝置在使用或操作中之不同方向。當裝置被轉向至其他方位時(旋轉90度或在其他方向)，則其中所使用之空間相對形容詞亦將依轉向後的方位來解釋。
於此描述的實施例係關於在半導體製程中沉積薄膜或膜層。於此具體描述之實施例是在將薄膜或膜層沉積於鰭 片之間的溝槽中的背景下描述的，此溝槽可為高深寬比。可使用循環式沉積-蝕刻製程(cyclic deposition-etch process)以沉積薄膜或膜層，此製程可包含沉積一部份的薄膜或膜層、蝕刻一部份的薄膜並重複沉積及蝕刻任何次數。於任何循環次數的循環式沉積-蝕刻製程後，可在此沉積層上進行蓋層形成製程與退火製程。此蓋層形成與退火製程可減少或消除在溝槽中的非晶矽(a-Si)薄膜或膜層中的孔洞或縫隙，同時減少或避免於退火期間非晶矽薄膜或膜層的結晶化(crystallization)。於此描述之範例的各面向可應用於在任何可具有高深寬比的溝槽或凹槽中沉積薄膜或膜層。
第1圖係根據一些實施例，繪示製造半導體裝置結構300之範例方法的流程圖100。第2圖係根據一些實施例，繪示可於操作第1圖之流程圖100期間使用之範例虛設閘極層形成製程106。第3~13B圖係根據一些實施例，根據第1圖之流程圖，對應於半導體裝置結構300的不同製造階段之中間結構的三維及剖面示意圖。應注意的是，可利用流程圖100以形成此處未呈現的任何其他半導體結構。本技術領域中具有通常知識者應認知形成半導體裝置及相關結構的完整製程並未於此處之圖示及描述中示出。儘管各種步驟繪示於圖示中或於此描述，但並非意在限制這些步驟之順序或中間步驟之存在。除非具體說明，否則於此描繪或描述之步驟順序僅僅是出於解釋的目的而進行，而非排除各個步驟(如非全部，則至少部分地)實際上以並行或重疊的方式進行之可能性。
流程圖100由步驟102，且進一步參考第3圖，藉由 提供具有鰭片304形成於其上的半導體基底302開始。半導體基底302可為或包含塊狀半導體基底(bulk semiconductor substrate)、絕緣體上半導體(semiconductor-on-insulator，SOI)基底，或類似基底，其可為摻雜(例如，具有p型摻雜或n型摻雜)或未摻雜的。在一些實施例中，半導體基底302的半導體材料可包含含矽(Si)或鍺(Ge)的元素半導體(element semiconductor)；化合物半導體(compound semiconductor)；合金半導體(alloy semiconductor)；或前述之組合。每個鰭片304提供將形成一或多個裝置的主動區。使用於半導體基底302上進行的合適製程製造鰭片304，以於基底302中形成溝槽306，留下鰭片304自基底302向上延伸。可藉由任何合適方法圖案化鰭片304。舉例來說，可使用一或多個光微影(photolithography)製程圖案化鰭片304，包含雙重圖案化(double-patterning)或多重圖案化(multi-patterning)製程。一般而言，雙重圖案化或多重圖案化製程組合光微影及自對準(self-aligned)製程，允許創造的圖案具有例如小於使用單一、直接光微影製程所獲得之節距(pitch)。舉例來說，於一些實施例中，於半導體基底302上方形成犧牲層(sacrificial layer)，並使用光微影製程圖案化。使用自對準製程沿圖案化的犧牲層的側邊形成間隔物。接著移除犧牲層，且保留的間隔物可接著用於圖案化鰭片304。
接著可使用絕緣材料填充溝槽306。絕緣材料可為任何合適材料如氧化物(例如，氧化矽)、氮化物、相似材料或前述之組合。接著凹蝕絕緣材料，如藉由使用容許的蝕刻製程，以形成隔離區308。凹蝕絕緣材料以曝露鰭片304的頂部。 鰭片304自相鄰的隔離區308之間突出於其上。
第3圖進一步繪示A-A剖面。第4~9A圖繪示出在各種製造階段下對應於剖面A-A之半導體裝置結構300的剖面。
於步驟104，且進一步參考第4圖，於基底302上方順應地形成界面介電層414以覆蓋鰭片304及隔離區308之曝露的表面。界面介電層414可包含或為氧化矽、氮化矽、相似材料或前述之多層膜，且可於鰭片304上熱及/或化學生長(thermally and/or chemically grown)，或順應地沉積，如藉由電漿增強化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)、原子層沉積(atomic layer deposition，ALD)，或任何合適沉積技術。於一些實施例中，以及進一步於步驟104中，可於界面介電層414上順應地形成晶種層(未繪示)。可於界面介電層414上形成晶種層以幫助隨後的虛設閘極層於鰭片304及隔離區308上均勻生長。晶種層可依據隨後的虛設閘極層的材料而選擇。於一些隨後的虛設閘極層包含矽(例如，多晶矽或非晶矽)的實施例中，晶種層可為含矽薄膜。於此案例中，晶種層之形成可藉由將基底表面曝露至含矽化合物以於界面介電層414上形成含矽的固相薄膜層。於此揭露的用語「基底表面」意圖包含薄膜/膜層曝露之表面或已沉積於基底(如基底302)上的部分薄膜/膜層，以及新沉積之薄膜/膜層的曝露的表面亦可在任何後續製程之前成為基底表面。晶種層可藉由原子層沉積(ALD)、化學氣相沉積(chemical vapor deposition，CVD)或任何合適沉積技術形成。於一些實施例中，晶種層為藉由原子層沉積(ALD)形成的矽層。合適的含矽化合 物可包含但不限於，(SiH3)3N、Si[N(CH3)2]4、SiH[N(CH3)2]3、SiH2[N(CH3)2]2、SiH3[N(CH3)2]、SiH3[N((CH-(CH3)2)2]、相似材料或前述之組合。於一些實施例中，使用SiH3[N((CH-(CH3)2)2]形成晶種層。
於步驟104之後，虛設閘極層形成於基底表面上方(例如，於界面介電層414及/或晶種層(如使用)上方)並填充溝槽306。各個溝槽306具有底面310(例如，隔離區308的頂面)以及自底面310向上延伸的側壁表面312。於各種實施例中，溝槽306可具有約3：1至約30：1的深寬比，如約5：1至約20：1，例如約8：1至約10：1。用語「深寬比」指的是特定部件的高度尺寸與寬度尺寸的比例，舉例來說，溝槽高度/溝槽寬度。溝槽高度大致上等於鰭片304突出於隔離區308上方的高度，同時溝槽寬度大致上等於兩鄰近鰭片304之間的隔離區308的寬度或距離。
此薄膜可為任何合適薄膜，如用於形成虛設閘極層的薄膜。於一些實施例中，形成的薄膜為非晶矽(a-Si)薄膜。對於取代閘極製程，虛設閘極層可由多晶矽或非晶矽形成。
於此描述之虛設閘極層形成製程可於高深寬比的溝槽中沉積薄膜而不形成(例如，藉由減少或消除)縫隙或孔洞。具體而言，虛設閘極層形成製程可用於填充具任何合適深寬比(部件的深度對部件的寬度的比例)的部件，如具有深寬比等於或大於5：1、10：1、20：1、25：1、30：1、35：1、40：1、50：1或100：1的部件。如於此更詳細描述的，虛設閘極層形成製程的各種實施例包含於相鄰鰭片304之間定義的高寬深比溝槽中 沉積及蝕刻薄膜的循環式製程，以及退火薄膜以破壞薄膜中的Si-H鍵結並創造懸空鍵(dangling bonds)。自懸空鍵再形成的Si-Si鍵結及/或Si-H鍵結，其可再建構薄膜並可減少或消除縫隙及孔洞。於退火製程之前進行蓋層形成製程有助於在於退火製程期間防止氫(H)的釋氣(outgassing)，其有助於在退火製程期間防止縫隙轉變(transitioning)成孔洞。
於步驟106，進行虛設閘極層形成製程以於基底表面(例如，界面介電層414(或如有使用時的晶種層)之曝露的表面)上方沉積虛設閘極層，並填充溝槽306。第2圖根據一些實施例繪示出可使用於步驟106期間的範例虛設閘極層形成製程106，以及第5至9A-9B圖為根據第2圖的流程圖，於製造半導體裝置結構300之各種階段的中間結構的剖面示意圖。虛設閘極層形成製程106一般包含薄膜沉積製程202、蝕刻製程204、薄膜沉積製程206、蓋層形成製程210、退火製程212、蓋層移除製程214以及薄膜沉積製程216。如惰性氣體的清除氣體(purge gas)可於各種沉積、蝕刻、蓋層形成、退火以及蓋層移除製程202、204、206、210、212、214、216之間流入製程腔體(半導體裝置結構300設置於其中)。舉例來說，虛設閘極層形成製程106可包含薄膜沉積製程202，其次是腔體清除，其次是蝕刻製程204，其次是腔體清除，其次是薄膜沉積製程206，以及其次是腔體清除的循環。惰性氣體可為任何合適惰性氣體如氬、氦、氖或任何前述之組合。
薄膜沉積製程202、206、216以及蝕刻製程204可於相同或不同的製程腔體中進行。沉積-蝕刻製程204、206可 被依序地及/或交替地重複以逐漸填充溝槽306。在循環沉積-蝕刻製程204、206預定次數之後，形成的薄膜可填充溝槽，如自底面310至鰭片304頂端的溝槽306。可重複此循環式沉積-蝕刻製程204、206直到達成溝槽的填充，如於步驟208中決定，或是達成虛設閘極層的預期高度。此後，虛設閘極層形成製程106可進行至蓋層形成製程210、退火製程212、蓋層移除製程214，以及另一薄膜沉積製程216，並接著至步驟108。
薄膜沉積製程202包含沉積至少一部份的薄膜516於基底表面上方，如第5圖所示。於一些實施例中，基底表面可包含界面介電層414的曝露的表面，其順應地形成在鰭片304以及隔離區308的上表面之上。於一些實施例中，基底表面可包含順應的形成在界面介電層414上的晶種層(如存在)之曝露的表面。於各種實施例中，藉由薄膜沉積製程202形成的薄膜516可包含或為任何合適虛設閘極層的材料。薄膜516的合適材料可包含非晶矽(a-Si)或多晶矽。於一範例中，藉由薄膜沉積製程202形成的薄膜516為非晶矽。薄膜沉積製程202可為任何合適沉積製程，其包含但不限於低壓化學氣相沉積(low-pressure chemical vapor deposition，LPCVD)、化學氣相沉積(CVD)、電漿增強化學氣相沉積(PECVD)、原子層沉積(ALD)、電漿增強原子層沉積(plasma-enhanced ALD，PEALD)或任何合適沉積技術。於一些實施例中，薄膜沉積製程202使用低壓化學氣相沉積進行。低壓化學氣相沉積於一些應用中可能是有利的，由於其可沉積多種具良好順應階梯覆蓋性的薄膜組合物。
可藉由曝露基底表面至含矽前驅物(silicon-containing precursor)以形成薄膜516。合適含矽前驅物可包含矽烷(silanes)、鹵化矽烷(halogenated silanes)或任何前述之組合。矽烷可包含矽烷(SiH4)以及具實驗式SixH(2x+2)的高階矽烷，例如二矽烷(Si2H6)，三矽烷(Si3H8)和四矽烷(Si4H10)。鹵化矽烷可包含，但不限於氯化矽烷(chlorinated silane)，如一氯矽烷(monochlorosilane，SiH3Cl，MCS)、二氯矽烷(dichlorosilane，SiH2Cl2，DCS)、三氯矽烷(trichlorosilane，SiHCl3，TCS)、六氯二矽烷(Hexachlorodisilane，HCD，Si2Cl6)、八氯三矽烷(octachlorotrisilane，Si3Cl8，OCTS)或四氯化矽(silicon tetrachloride，SiCl4，STC)。於一些實施例中，含矽前驅物可使用有機矽烷，其可包含具實驗式RySixH(2x+2-y)的化合物，其R可獨立地為甲基、乙基、丙基或丁基，如甲基矽烷(methylsilane，(CH3)SiH3)、二甲基矽烷(dimethylsilane，(CH3)2SiH2)、乙基矽烷(ethylsilane，(CH3CH2)SiH3)、甲基二矽烷(methyldisilane，(CH3)Si2H5)、二甲基二矽烷(dimethyldisilane，(CH3)2Si2H4)、六甲基二矽烷(hexamethyldisilane，(CH3)6Si2)、三-二甲胺基矽烷(tris(dimethylamino)silane，TDMAS)以及任何前述之組合。於一些實例中，含矽前驅物可為不含碳的(carbon-free)。
於實施低壓化學氣相沉積(LPCVD)的範例中，可藉由低壓化學氣相沉積(LPCVD)之反應器的加熱元件加熱且維持低壓化學氣相沉積(LPCVD)之反應器的溫度在約300℃至約 800℃之範圍。含矽前驅物，如矽烷(SiH4)、二矽烷(Si2H6)、二氯矽烷(SiH2Cl2)、三氯矽烷(SiHCl3)、六氯二矽烷(Si2Cl6)或任何前述之組合，可由氣體注入器(gas injector)導入低壓化學氣相沉積(LPCVD)之反應器中。於一些範例中，含矽前驅物包含矽烷(SiH4)以及二矽烷(Si2H6)。於一些範例中，含矽前驅物以低於或等於約5每分鐘標準公升(sLm)的速率流動。反應器內部的壓力可維持在低於或等於5Torr。薄膜沉積製程202於基底表面上方形成具有範圍在約10Å至約100Å的厚度的薄膜(例如非晶矽)。
雖然討論了使用矽的虛設柵極層，但是於此描述的概念同樣可應用於其他材料，如矽鍺(SixGe1-x，其x可大致在0和1之間)、碳化矽、磷化矽、碳磷化矽、鍺、III-V族化合物半導體、II-VI族化合物半導體或相似材料。於實施矽鍺的案例中，含鍺前驅物(例如，鍺烷(GeH4)，二鍺烷(Ge2H6)等)或鹵化鍺前驅物(例如，四氯化鍺(GeCl4)、三氯鍺烷(GeHCl3)、六氯二鍺烷(Ge2Cl6)、六氯三鍺烷(Ge3Cl6))可與以上討論的任何含矽前驅物結合使用以填充如溝槽306的溝槽。
於薄膜沉積製程202之後，虛設閘極層形成製程106繼續至蝕刻製程204。可在低壓化學氣相沉積(LPCVD)之反應器中原位進行蝕刻製程204。可於薄膜沉積製程202後及蝕刻製程204之前進行清除。於蝕刻製程204期間，低壓化學氣相沉積(LPCVD)之反應器的溫度可維持於約300℃至約800℃之範圍。蝕刻劑氣體(例如，含鹵素前驅物)，如氯(Cl2)、氯化氫(HCl)、氟(F2)或任何前述之組合可由氣體注入器導入低壓化學 氣相沉積(LPCVD)之反應器中。於一些範例中，蝕刻劑氣體包含氯(Cl2)。於一些範例中，蝕刻劑氣體以約100sccm至約10000sccm之範圍的速率流送。反應器內部的壓力可維持在低於或等於約5Torr。蝕刻製程204可移除在溝槽(如高深寬比溝槽)上部的部分已沉積之薄膜516。藉由移除已沉積之薄膜516的這些部分，可防止薄膜516在填充相應的溝槽之前在溝槽的上部被夾斷(pinched-off)或閉合(close)。
於蝕刻製程204之後，虛設閘極層形成製程106繼續至薄膜沉積製程206。薄膜沉積製程206可在低壓化學氣相沉積(LPCVD)的反應器中原位進行。可於蝕刻製程204後及薄膜沉積製程206之前進行清除。薄膜沉積製程206可與上述之薄膜沉積製程202相同。
於一些實施例中，可以任何次數重複蝕刻製程204以及薄膜沉積製程206的循環。於薄膜沉積製程206之後，虛設閘極層形成製程106進行至步驟208以決定是否需要重複另一循環。如要重複另一循環，虛設閘極層形成製程106進行至執行上述之蝕刻製程204以及薄膜沉積製程206。如果不重複另一循環，虛設閘極層形成製程106進行至蓋層形成製程210。
於一些範例中，可重複循環直到至少一些位於鰭片304之間的溝槽306(例如，高深寬比溝槽)被薄膜516填充。舉例來說，可重複循環直到薄膜516的厚度超過例如定義高深寬比溝槽的相鄰鰭片304之間節距(Pitch)的一半。因此，薄膜516可具有於溝槽中合併在一起的橫向生長前沿(lateral growth fronts)(例如，自個別鰭片304的側壁橫向前進)。橫向生長前沿 的合併可於相鄰鰭片304之間的薄膜516中創造縫隙及/或孔洞518，如第5圖所示。一些實施例可於鰭片304之間具有不同節距，且薄膜516的厚度可對應於任何此節距。
於一些範例中，藉由製程202、204、206的薄膜516之形成可導致一或多個鰭片304的變形。藉由製程202、204、206可形成具有高應力的薄膜516，其可引起例如鰭片304的彎曲。
於一些實施例中，在填充至少一些溝槽且於步驟208不重複另一循環之後，進行蓋層形成製程210以及退火製程212。蓋層形成製程210可於薄膜516上形成蓋層617，如第6圖所示。由於在薄膜沉積製程202、206期間使用之前驅物中存在氫，薄膜516可包含氫。舉例來說，薄膜516可具有約0至約1%的氫濃度。蓋層617可於隨後的退火製程212期間防止至少一些在薄膜516中的氫逸散(escaping)(例如，自薄膜516釋氣)，因而減少或避免於退火製程212期間形成額外孔洞的可能性或縫隙成為孔洞的可能性。
於一些範例中，可進行蓋層形成製程210於與薄膜沉積製程202、206及/或蝕刻製程204相同或不同的腔體內。於一些範例中，蓋層形成製程210於薄膜516上方順應地形成蓋層617。於一些範例中，蓋層617為介電材料，如氧化矽、氮化矽或相似材料。於一些範例中，蓋層617為氧化物。於一些範例中，蓋層形成製程210藉由氧化製程形成蓋層617。於一些範例中，蓋層617之形成藉由將薄膜516曝露至可包含氧或含氧氣體的自然環境，以形成如蓋層617的原生氧化物(native oxide)。 於一些範例中，蓋層617藉由氧化製程形成，其可包含將含氧氣體，如氧(O2)、臭氧(O3)、蒸氣或相似材料流送至其中設置有基底的腔體中。於一些範例中，蓋層617藉由臨場蒸氣產生(In-Situ Steam Generation，ISSG)氧化形成。於一些範例中，於形成薄膜516之後，自腔體移除基底以將薄膜516曝露於自然環境。於一些範例中，蓋層617於薄膜516上熱及/或化學生長，或順應地沉積，如藉由電漿增強氣相沉積(PECVD)、原子層沉積(ALD)或任何合適沉積技術。可對蓋層形成製程210實施其它製程及/或條件。
於一些範例中，可控制蓋層617的厚度以於隨後的退火製程212期間達成減少或避免氫釋氣的目標，其可進一步包含考慮於隨後的退火製程212期間使用之壓力。於一些範例中，對於在隨後的退火製程212期間之減少或防止氫釋氣的指定目標，如果於退火製程212期間使用較高的壓力，可形成具有較薄厚度的蓋層617，以及如果於退火製程212期間使用較低的壓力，可形成具較厚厚度的蓋層617。於一些範例中，蓋層617的厚度為約10Å至約1000Å的範圍。
於形成蓋層617之後，虛設閘極層形成製程106進行至退火製程212。退火製程212為熱退火製程。於一些範例中，退火製程212為快速熱退火(Rapid Thermal Anneal，RTA)、亞秒退火(Sub-Second Anneal，SSA)或雷射退火(融化或亞融化(sub-melting)或不融化)。於一些範例中，退火製程212為低溫高壓退火。於一些範例中，進行退火製程212持續範圍為約15秒至約300分鐘之時間。於一些範例中，退火製程於約300℃至 約800℃的環境溫度下進行。於一些範例中，可選擇或控制退火製程212的持續時間與溫度以減少或避免於退火製程212期間之薄膜516(例如，非晶矽薄膜)的結晶化(crystallization)。舉例來說，對於較高溫度的退火，退火製程212的持續時間可較短，以及對於較低溫度的退火，退火製程212的持續時間可較長。於一些範例中，在例如氮(N2)、氫(H2)或前述之組合的環境氣體中進行退火製程212。於一些範例中，環境氣體為氮氣。於一些範例中，退火製程212於等於或大於約1Torr，如範圍為約1Torr至約90Torr之範圍的環境壓力中進行。如前文所述，可隨著蓋層617的厚度選擇或控制環境壓力以達成氫釋氣的減少或避免。舉例來說，薄膜516初始時可包含第一數量的氫(例如，1%左右)，且於退火製程212之後，於薄膜516中存在第二數量的氫。由於蓋層617以及低溫退火製程212，氫釋氣被減少或消除。因此，在退火製程212之後，薄膜516中存在的第二數量的氫可以與退火之前薄膜516中存在的第一數量的氫類似，舉例來說，於退火製程212之後的第二數量的氫可為退火前薄膜516中存在之第一數量的氫的70%至95%之範圍。可對退火製程212實施其它製程及/或條件。
退火製程212可導致減少或消除縫隙及/或孔洞518，如第7圖所示。退火製程212亦可導致減少或消除鰭片304的彎曲。一般而言，退火製程212可於退火製程212期間破壞薄膜516中的Si-H鍵結。Si-H鍵結的破壞可導致薄膜516中的懸空(dangling)Si鍵結，以及自薄膜516之應力的釋放。釋放薄膜516的應力可減少或消除鰭片304的彎曲。懸空的Si鍵結接著可於 鰭片516中重建為Si-Si及/或Si-H鍵結，其可導致重建薄膜516且可消除或減少縫隙及/或孔洞518。於退火製程212期間存在的蓋層617及/或於退火製程212期間使用的高壓可防止氫釋氣以及額外孔洞的形成，及/或可防止縫隙變成孔洞。退火製程212的低溫及/或持續時間可於退火製程212期間減少或避免非晶矽結晶化為多晶體矽(例如，多晶矽)，退火製程212可於隨後圖案化薄膜516時協助形成平順的側壁，如以下關於第10A、10B和10C圖所詳述的。
於退火製程212之後，虛設閘極層形成製程106進行至蓋層移除製程214。蓋層移除製程214可包含濕式蝕刻製程及/或乾式蝕刻製程，以於進行退火製程212之後自薄膜516移除蓋層617，如第8圖所示。範例濕式蝕刻製程可使用包含稀釋的氫氟酸(diluted hydrofluoric acid，dHF)、氟化銨(ammonium fluoride，NH4F)、稀釋的氫氟酸/氟化銨的混合物或其他適當的濕式蝕刻劑的溶液。於一些範例中，濕式蝕刻製程可藉由於溶液中浸泡及/或沖洗裝置結構300而進行。濕式蝕刻製程可於約20℃至約100℃之範圍的溫度下進行。濕式蝕刻製程可進行約15秒至約3600秒之範圍的持續時間。可對蓋層移除製程214實施其它製程及/或條件。
於蓋層移除製程214之後，虛設閘極層形成製程106進行至薄膜沉積製程216。薄膜沉積製程216可於低壓化學氣相沉積(LPCVD)的反應器內進行。薄膜沉積製程216可與如上所述之薄膜沉積製程202、206相同，或可為任何其他沉積製程。薄膜沉積製程216繼續薄膜516的沉積直到薄膜516獲得預 期的厚度。舉例來說，薄膜沉積製程216可持續至薄膜516之上表面的最低點為高出鰭片304之上表面的一些厚度，其厚度可為，舉例來說約100奈米(nm)至約300奈米(nm)之範圍。
第9A圖繪示於薄膜沉積製程216以及隨後的薄膜516的平坦化之後的薄膜516。如圖所示，於合適次數的沉積-蝕刻製程204、206之循環、蓋層形成製程210、退火製程212、蓋層移除製程214以及薄膜沉積製程216之後，相鄰鰭片304之間的溝槽306已大致上被無縫隙或孔洞(例如，於溝槽306中沒有具有大於1奈米尺寸的縫隙及/或孔洞)的填充。於一些範例中，如所繪示的，將薄膜516平坦化以形成平坦的薄膜516的平坦的頂面，如藉由化學機械平坦化(chemical mechanical planarization，CMP)。
第9B圖依據一些實施例繪示第9A圖的半導體裝置結構300的三維視圖，其中虛設閘極層(例如，薄膜516)已形成於基底表面上方。於形成虛設閘極層516且填充溝槽之後，流程圖100接著進行至步驟108，如在下文將更詳細地論述。
於步驟108，並參考第10A、10B及10C圖，遮罩1018形成於虛設閘極層516上方，且可接著圖案化遮罩1018、虛設閘極層516以及界面介電層414(以及晶種層，如使用的話)，舉例來說，使用光微影製程(photolithography)以及一或多道蝕刻製程以形成用於每個虛設閘極結構1020的遮罩1018、虛設閘極層516以及界面介電層414，如第10A及10C圖所示。遮罩1018可包含或為氮化矽、氮氧化矽、碳氮化矽、相似材料或前述之組合，藉由化學氣相沉積(CVD)、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(ALD)或任何合適沉積技術沉積。具體而言，虛設閘極結構1020位於鰭片304上方且垂直於鰭片304延伸。
第10C圖進一步繪示參考剖面圖。第10C圖之剖面A-A為沿著例如位於相對的源極/汲極區域1122間之一鰭片304中之通道的平面。第10C圖之剖面B-B為垂直於剖面A-A的平面，且橫跨兩相鄰鰭片304中的源極/汲極區域1122。第10C圖的剖面B-B對應於第3圖的剖面A-A的一部份；本技術領域中具有通常知識者將輕易理解如何將圖10C的剖面B-B的製程推斷(extrapolated)至第3圖的剖面A-A。第10A圖及以「A」標記結尾的後續圖示繪示出了對應於第10C圖的橫截面A-A的製程的各種例子下的剖面圖，以及第10B圖及以「B」標記結尾的後續圖示繪示出了對應於第10C圖的橫截面B-B的製程的各種例子下的剖面圖。
於步驟110，並參考第11A及11B圖，閘極間隔物1124可沿虛設閘極結構1020的側壁(例如，界面介電層414、虛設閘極層516及遮罩1018的側壁)以及鰭片304的上方形成。舉例來說，可藉由為閘極間隔物1124順應地沉積一或多個膜層並且非等向性地蝕刻此一或多個膜層形成閘極間隔物1124。閘極間隔物1124的一或多個膜層的材料可包含不同於虛設閘極結構1020的材料。於一些實施例中，閘極間隔物1124可包含或為介電材料，如碳氧化矽、氮化矽、氮氧化矽、碳氮化矽、類似物、前述之多層膜或前述之組合，且可藉由任何合適沉積技術沉積。接著進行非等向性蝕刻製程以移除部分的多層膜以形成 如第11A及11B圖所描繪之閘極間隔物1124。
如果縫隙及/或孔洞518未如上所述的自薄膜516減少或消除，於步驟108以及第10A及10C圖中繪示的虛設閘極層516之圖案化可曝露在虛設閘極結構1020之側壁的縫隙及/或孔洞518。隨著於虛設閘極結構1020之側壁的縫隙及/或孔洞518的曝露，閘極間隔物1124的一或多個膜層可沉積於縫隙及/或孔洞518中，並因此閘極間隔物1124可形成具注入(injected)縫隙及/或孔洞518中的部分。這注入的部分可能導致在虛設閘極結構1020的移除中及/或在取代閘極結構1230的形成中的缺陷，如隨後所述。然而，於一些範例中，於圖案化虛設閘極層516時虛設閘極層516中存在縫隙及/或孔洞518的風險可被減少(例如，藉由進行蓋層形成製程210及退火製程212)，其可減少閘極間隔物1124的注入部分形成於虛設閘極層516中的風險。
於一些範例中，虛設閘極層516為非晶矽，且低溫退火製程212減少或最小化於退火製程212期間非晶矽成為多晶矽的結晶化。閘極間隔物1124的一或多個膜層的沉積及/或非等向性蝕刻製程可於將非晶矽結晶化為多晶矽的溫度下進行。於是，於後續製程中，虛設閘極層516可為多晶矽。用於閘極間隔物1124的一或多個膜層的在沉積開始時，虛設閘極層516為非晶矽，可達成閘極間隔物(以及隨後形成的取代閘極結構1230)之平滑側壁。
於閘極間隔物1124形成之後，源極/汲極區域1122可形成於鰭片304中，如第11A及11B圖所描繪。於一些範例 中，可使用虛設閘極結構1020及閘極間隔物1124作為遮罩(如形成於虛設閘極結構1020的相對的側邊的凹槽)以於鰭片304中蝕刻凹槽，且可於凹槽中磊晶成長材料以形成源極/汲極區域1122。額外地或替代地，可藉由使用虛設閘極結構1020為遮罩(此源極/汲極區域1122可形成在相對於虛設閘極結構1020的側部上)以佈植摻質於鰭片304及/或磊晶源極/汲極區域1122中來形成源極/汲極區域1122。
依據電晶體的導電形式，源極/汲極區域1122的材料可選擇包含或為矽鍺(silicon germanium)、碳化矽(silicon carbide)、磷化矽(silicon phosphorus)、碳磷化矽(silicon carbon phosphorus)、鍺(germanium)、III-V族化合物半導體、II-VI族化合物半導體或相似材料。源極/汲極區域1122可以相對鰭片304升高並且可具有刻面(facets)，其可以對應於半導體基底302的晶面。
參考第12A及12B圖，接觸蝕刻停止層(contact etch stop layer，CESL)1226及第一層間介電質(interlayer dielectric，ILD)1228使用任何合適的沉積技術隨後形成於源極/汲極區域1122的表面、閘極間隔物1124的側壁及頂面、遮罩1018的頂面以及隔離區域308的頂面上。蝕刻停止層(CESL)1226順應地沉積且可包含或為氮化矽、碳氮化矽、碳氧化矽、氮化碳、類似物或前述之組合。第一層間介電質(first ILD)1228可包含或為四乙氧基矽烷(tetraethyl orthosilicate，TEOS)氧化物、二氧化矽、低介電常數介電材料(例如，具有介電常數低於二氧化矽的材料)或其他材料。可接著進行化學機 械平坦化(CMP)製程以平坦化第一層間介電質(first ILD)1228以及蝕刻停止層(CESL)1226並移除虛設閘極結構1020的遮罩1018，從而使第一層間介電質(first ILD)1228的頂面和蝕刻停止層(CESL)1226與虛設閘極層516的頂面齊平。
於步驟112，並參考第12A及12B圖，虛設閘極結構1020被移除且於虛設閘極結構1020被移除處形成取代閘極結構1230a、1230b。可使用一或多道蝕刻製程移除虛設閘極結構1020。在移除虛設極結構1020之後，於虛設閘極結構1020被移除處的閘極間隔物1124之間形成凹槽，並且經由凹槽暴露鰭片304的通道區域。
如先前所描述，如果於閘極間隔物1124的形成期間於虛設閘極結構1020中曝露縫隙及/或孔洞518，可能形成閘極間隔物1124的注入部分。注入部分可作為蝕刻停止並防止一些的虛設閘極結構(例如，注入部分的下方)的移除。此可能導致於隨後形成的取代閘極結構中的缺陷。於一些範例中，如上所述，可減少於虛設閘極結構1020中的閘極間隔物1124之注入部分的風險，其可減少此注入結構作為蝕刻停止並導致缺陷的風險。因此，可以增加製造之裝置的良率。
取代閘極結構1230a、1230b可接著形成於虛設閘極結構1020被移除處的凹槽中。每個取代閘極結構1230a、1230b可包含，如第12A圖所示，界面介電質1232、閘極介電層1234、一或多個可選的順應層1236以及閘極導電填充材料1238。界面介電質1232沿著通道區域形成於鰭片304的頂面上。界面介電質1232可為藉由熱或化學氧化鰭片304形成的氧 化物(例如，氧化矽)、及/或氮化物(例如，氮化矽)、及/或使用任何合適沉積技術的其他介電層。
閘極介電層1234可順應地沉積於虛設閘極結構1020被移除的凹槽中(例如，於界面介電質1232及閘極間隔物1124的側壁上)，以及於第一層間介電質1228、蝕刻停止層1226、以及閘極間隔物1124的頂面上。閘極介電層1234可為或包含氧化矽、氮化矽、高介電常數介電材料、前述之多層膜或其他介電材料。高介電常數介電材料可具有介電常數大於約4.0且可包含鉿(Hf)、鋁(Al)、鋯(Zr)、鑭(La)、鎂(Mg)、鋇(Ba)、鈦(Ti)、鉛(Pb)的金屬氧化物或金屬矽化物、前述之多層膜或前述之組合。
一或多個可選的順應層1236可包含一或多個阻障及/或蓋層以及一或多個功函數調整層。一或多個阻障及/或蓋層可包含氮化鉭、氮化鈦、類似物或前述之組合。一或多個功函數調整層可包含或為碳化鋁鈦、氧化鋁鈦、氮化鋁鈦、類似物或前述之組合。選擇一或多個功函數調整層、阻障層及/或蓋層的材料，以便使電晶體達成所需的臨界電壓(threshold voltage，Vt)，電晶體可為p型場效電晶體(p-type field effect transistor，pFET)或n型場效電晶體(n-type field effect transistor，nFET)。用於閘極導電填充材料1238的膜層形成於一或多個可選的順應層1236上方，及/或於閘極介電層1234(如果實施的話)上方。閘極導電填充材料1238可填充剩餘的虛設閘極結構1020被移除處的凹槽。閘極導電填充材料1238的膜層可為或包含含金屬材料如鎢、鈷、鋁、釕、銅、前述之多層膜、 前述之組合或相似材料。
平坦化製程，如化學機械平坦化(CMP)，可於第一層間介電質1228、蝕刻停止層1226及閘極間隔物1124的頂面上方移除部分的閘極導電填充材料1238、一或多個可選的順應層1236及閘極介電層1234的膜層。可因此形成如第12A圖所繪示的包含閘極導電填充材料1238、一或多個可選的順應層1236、閘極介電層1234及界面介電質1232的取代閘極結構1230。
第二層間介電質1340形成於閘極導電填充材料1238、一或多個可選的順應層1236及閘極介電層1234、第一層間介電質1228、閘極間隔物1124及蝕刻停止層1226上方，如第13A及13B圖所示。第二層間介電質1340可包含或為二氧化矽、低介電常數介電材料、氮氧化矽、磷矽玻璃(PSG)、硼矽玻璃(BSG)、硼磷矽玻璃(BPSG)、無摻雜矽玻璃(USG)、摻氟矽玻璃(FSG)、有機矽酸鹽玻璃(organo-silicate glass，OSG)、SiOxCy、旋塗玻璃、旋塗聚合物(spin-on-polymer)、矽碳材料、前述之化合物、前述之組合物、類似物或前述之組合。
於第二層間介電質1340形成之後，源極/汲極接觸開口穿過第二層間介電質1340、第一層間介電質1228及蝕刻停止層1226至源極/汲極區域1122形成，以曝露至少部份的源極/汲極區域1122。可使用開口來圖案化第二層間介電質1340、第一層間介電質1228及蝕刻停止層1226，舉例來說，使用光微影製程以及一或多個蝕刻製程，如乾式蝕刻或任何合適非等向性蝕刻製程。源極/汲極接觸開口允許與電晶體的源極/汲極區域1122形成電性接觸。
於形成源極/汲極接觸開口之後，在開口中形成導電部件至源極/汲極區域1122。導電部件可包含形成於源極/汲極區域1122上的矽化區1342、阻障層1344及在阻障層1344上的導電材料1346。可藉由將源極/汲極區域1122的上部與於源極/汲極區域1122之上如鈦、鉭或類似物的金屬層(未繪示)熱反應以形成矽化區1342。於矽化區1342上的源極/汲極接觸開口中，以及第二層間介電質1340、第一層間介電質1228以及蝕刻停止層1226的上方順應地沉積阻障層1344，如第13A及13B圖所示。阻障層1344可為或包含氮化鈦、氧化鈦、氮化鉭、氧化鉭、任何合適過渡金屬氮化物或氧化物、相似材料或任何前述之組合，且可藉由任何合適沉積技術沉積。導電材料1346可為或包含鈷、鎢、銅、釕、鋁、金、銀、前述之合金、相似材料或前述之組合，且可藉由任何合適沉積技術沉積。於沉積導電材料1346之後，可藉由使用平坦化製程移除多餘的導電材料1346及阻障層1344，如化學機械平坦化(CMP)。平坦化製程可自第一層間介電質1228的頂面上方移除多餘的導電材料1346及阻障層1344。因此，導電材料1346、阻障層1344及第二層間介電質1340的頂面可為共平面。導電部件可被稱為接觸件、插塞等等。
於此描述的各種實施例可提供數種優點。應理解的是，並非所有優點都必須於此描述，沒有任何實施例需要特定的優點，並且其他實施例可提供不同的優點。舉個範例，於此描述的實施例包含改善的閘極形成方法，其搭配蓋層形成、退火及移除蓋層製程的循環式沉積-蝕刻製程以於高深寬比溝 槽中形成虛設閘極層(例如，非晶矽)。蓋層形成及退火製程可破壞於矽薄膜中的鍵結並可導致再形成的薄膜具減少的孔洞、縫隙及鰭片彎曲。此外，藉由減少或消除孔洞及/或縫隙，可減少取代閘極結構中的缺陷的風險。
於一實施例中，提供一種半導體製程方法。此方法包含進行循環式沉積-蝕刻製程以於底面上方以及沿基底上之部件之複數個側壁表面形成順應性薄膜。此方法包含形成介電蓋層於順應性薄膜上。此方法包含對順應性薄膜進行退火製程。
於另一實施例中，方法包含形成複數個鰭片於基底上。此些鰭片的複數個側壁以及介於此些鰭片的此些側壁間的底面界定溝槽於其間。此方法包含形成閘極層於溝槽中以及此些鰭片上方。形成閘極層包含藉由進行循環式沉積-蝕刻製程沉積閘極層的至少一部份於溝槽中。閘極層的此至少部分藉由自此些鰭片的此些側壁橫向生長而合併。形成閘極層包含形成介電蓋層於閘極層的此部分上。形成閘極層包含退火閘極層的此部分。此方法包含於形成閘極層後，圖案化閘極層以形成閘極結構於此些鰭片上方。
於另一個實施例中，方法包含形成複數個鰭片於基底上。此些鰭片的複數個側壁與底面界定溝槽於其間。此方法包含形成虛設閘極結構於此些鰭片上方。虛設閘極結構的形成包含進行循環式沉積-蝕刻製程以沉積第一薄膜於此些鰭片上方。第一薄膜包含虛設閘極層之一部分。形成虛設閘極包含形成介電蓋層於第一薄膜上。形成虛設閘極包含退火第一薄 膜。形成虛設閘極包含移除介電蓋層。形成虛設閘極包含進行沉積製程以沉積第二薄膜於第一薄膜上方。第二薄膜包括虛設閘極層之一剩餘部分。此方法包含移除虛設閘極結構以形成開口。此方法包含於開口中形成取代閘極結構於此些鰭片上方。
前文概述了數個實施例的部件以便本技術領域中具有通常知識者可更加理解本揭露之各面向。本技術領域中具有通常知識者應理解，可輕易以本揭露為基礎，來設計或變化其他製程與結構以完成與上述實施例相同之目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本揭露之精神與範疇，並可在未脫離本揭露之精神與範疇的前提下進行各種改變、替換、或更動。

Claims (20)

  1. 一種半導體製程方法，包括：進行一循環式沉積-蝕刻製程(cyclic deposition-etch process)以於一底面上方以及沿一基底上之一部件之複數個側壁表面形成一順應性薄膜；形成一介電蓋層於該順應性薄膜上；以及對該順應性薄膜進行一退火製程。
  2. 如申請專利範圍第1項所述之半導體製程方法，其中重複該循環式沉積-蝕刻製程直到自該部件之該些側壁表面分別成長之該順應性薄膜的複數個橫向生長前沿(lateral growth fronts)合併在一起。
  3. 如申請專利範圍第1項所述之半導體製程方法，其中形成該介電蓋層的步驟包括曝露該順應性薄膜至一自然環境。
  4. 如申請專利範圍第1項所述之半導體製程方法，其中形成該介電蓋層的步驟包括沉積該介電蓋層於該順應性薄膜上。
  5. 如申請專利範圍第1項所述之半導體製程方法，其中該退火製程於300℃至800℃的環境溫度中進行。
  6. 如申請專利範圍第1項所述之半導體製程方法，其中該退火製程於等於或大於1托(Torr)的環境壓力中進行。
  7. 如申請專利範圍第1項所述之半導體製程方法，其中該退火製程持續15秒至300分鐘。
  8. 如申請專利範圍第1項所述之半導體製程方法，其中該退火製程於一包括氮氣、氫氣或其組合之環境氣體中進行。
  9. 如申請專利範圍第1項所述之半導體製程方法，其中沉積的 該順應性薄膜為非晶矽，且其中進行該退火製程後，該順應性薄膜為非晶矽。
  10. 如申請專利範圍第1項所述之半導體製程方法，其中沉積的該順應性薄膜為一包含一第一數量的氫的非晶矽，其中進行該退火製程後，該非晶矽包含一第二數量的氫，且其中該第二數量的氫至少為該第一數量的氫的百分之七十。
  11. 如申請專利範圍第1項所述之半導體製程方法，其中進行該循環式沉積-蝕刻製程後且進行該退火製程之前，該順應性薄膜包含一第一數目的孔洞或縫隙(voids or seams)，且其中進行該退火製程後，該順應性薄膜包含一第二數目的孔洞或縫隙，該第二數目小於該第一數目。
  12. 如申請專利範圍第1項所述之半導體製程方法，更包括：進行一蝕刻製程以移除該介電蓋層；以及在移除該介電蓋層之後，進行另一沉積製程以沉積該薄膜至高於該部件之一目標厚度。
  13. 一種半導體製程方法，包括：形成複數個鰭片於一基底上，該些鰭片的複數個側壁以及該些側壁間的一底面界定一溝槽(trench)於其間；形成一閘極層於該溝槽中以及該些鰭片上方，該閘極層的形成包括：藉由進行一循環式沉積-蝕刻製程沉積該閘極層的至少一部份於該溝槽中，該閘極層的至少該部分藉由自該些鰭片的該些側壁橫向生長而合併；形成一介電蓋層於該閘極層的該部分上；以及 退火該閘極層的該部分；以及形成該閘極層後，圖案化該閘極層以形成一閘極結構於該些鰭片上方。
  14. 如申請專利範圍第13項所述之半導體製程方法，更包括：蝕刻該介電蓋層；以及蝕刻該介電蓋層後，沉積該閘極層的一剩餘部分於該閘極層的該部分上。
  15. 一種半導體製程方法，包括：形成複數個鰭片於一基底上，該些鰭片的複數個側壁與一底面界定一溝槽於其間；形成一虛設閘極結構於該些鰭片上方，其中該虛設閘極結構的形成包括：進行一循環式沉積-蝕刻製程以沉積一第一薄膜於該些鰭片上方，該第一薄膜包括一虛設閘極層之一部分；形成一介電蓋層於該第一薄膜上；以及退火該第一薄膜；移除該介電蓋層；以及進行一沉積製程以沉積一第二薄膜於該第一薄膜上方，該第二薄膜包括該虛設閘極層之一剩餘部分；移除該虛設閘極結構以形成一開口；以及於該開口中形成一取代閘極結構於該些鰭片上方。
  16. 如申請專利範圍第15項所述之半導體製程方法，更包括形成一間隔物結構於該虛設閘極結構之一側壁上；其中：於該循環式沉積-蝕刻製程後，該第一薄膜包括含有一第一 濃度的氫雜質之非晶矽；於該退火後，該第一薄膜包括含有一第二濃度的氫雜質之非晶矽，該第二濃度至少為該第一濃度的百分之七十；以及於該間隔物結構形成後，該虛設閘極層包括多晶矽。
  17. 如申請專利範圍第15項所述之半導體製程方法，其中形成該介電蓋層的步驟包括曝露該第一薄膜於一自然環境。
  18. 如申請專利範圍第15項所述之半導體製程方法，其中形成該介電蓋層的步驟包括沉積該介電蓋層於該第一薄膜上。
  19. 如申請專利範圍第15項所述之半導體製程方法，其中該退火於一包括氮氣、氫氣或其組合的氣體中進行。
  20. 如申請專利範圍第15項所述之半導體製程方法，其中於該循環式沉積-蝕刻製程後且於該退火前，該第一薄膜包含一第一數目之空洞或孔隙，且其中於該退火後，該第一薄膜包含一第二數目之空洞或孔隙，該第二數目小於該第一數目。
TW107132262A 2018-04-13 2018-09-13 半導體製程方法 TWI694523B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/952,512 2018-04-13
US15/952,512 US10510865B2 (en) 2018-04-13 2018-04-13 Cap layer and anneal for gapfill improvement

Publications (2)

Publication Number Publication Date
TW201944492A true TW201944492A (zh) 2019-11-16
TWI694523B TWI694523B (zh) 2020-05-21

Family

ID=68162016

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107132262A TWI694523B (zh) 2018-04-13 2018-09-13 半導體製程方法

Country Status (3)

Country Link
US (2) US10510865B2 (zh)
CN (1) CN110379703B (zh)
TW (1) TWI694523B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862468B2 (en) 2021-01-29 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535751B2 (en) 2018-05-30 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Selective silicon growth for gapfill improvement
US20190378915A1 (en) * 2018-06-12 2019-12-12 International Business Machines Corporation Forming nanosheet transistor with inner spacers at highly scaled gate pitch
US11120997B2 (en) * 2018-08-31 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Surface treatment for etch tuning
US11373870B2 (en) 2019-06-27 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device including performing thermal treatment on germanium layer
JP2021167466A (ja) * 2020-03-30 2021-10-21 アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated バリア層のないインシトゥタングステン堆積
US11605555B2 (en) * 2020-04-16 2023-03-14 Taiwan Semiconductor Manufacturing Co., Ltd. Trench filling through reflowing filling material
US12046479B2 (en) * 2020-08-13 2024-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-containing STI liner for SiGe channel

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7056794B2 (en) * 2004-01-09 2006-06-06 International Business Machines Corporation FET gate structure with metal gate electrode and silicide contact
US7071064B2 (en) * 2004-09-23 2006-07-04 Intel Corporation U-gate transistors and methods of fabrication
US8232176B2 (en) 2006-06-22 2012-07-31 Applied Materials, Inc. Dielectric deposition and etch back processes for bottom up gapfill
US8901537B2 (en) 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
US9076889B2 (en) * 2011-09-26 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Replacement gate semiconductor device
WO2014070600A1 (en) * 2012-10-29 2014-05-08 Matheson Tri-Gas, Inc. Methods for selective and conformal epitaxy of highly doped si-containing materials for three dimensional structures
US9362133B2 (en) * 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
WO2014120392A1 (en) * 2013-01-30 2014-08-07 Applied Materials, Inc. Methods for forming a molecular dopant monolayer on a substrate
US8877592B2 (en) * 2013-03-14 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial growth of doped film for source and drain regions
US10084063B2 (en) 2014-06-23 2018-09-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9640423B2 (en) * 2015-07-30 2017-05-02 GlobalFoundries, Inc. Integrated circuits and methods for their fabrication
WO2017161236A1 (en) 2016-03-17 2017-09-21 Applied Materials, Inc. Methods for gapfill in high aspect ratio structures
US9960074B2 (en) 2016-06-30 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated bi-layer STI deposition
US10008418B2 (en) * 2016-09-30 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of semiconductor integrated circuit fabrication
US10460932B2 (en) * 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming
US10818562B2 (en) * 2017-11-30 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and testing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862468B2 (en) 2021-01-29 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
TWI831041B (zh) * 2021-01-29 2024-02-01 台灣積體電路製造股份有限公司 半導體裝置的形成方法

Also Published As

Publication number Publication date
CN110379703B (zh) 2021-09-24
CN110379703A (zh) 2019-10-25
US20200075745A1 (en) 2020-03-05
US20190319113A1 (en) 2019-10-17
US11114545B2 (en) 2021-09-07
TWI694523B (zh) 2020-05-21
US10510865B2 (en) 2019-12-17

Similar Documents

Publication Publication Date Title
TWI694523B (zh) 半導體製程方法
TWI754823B (zh) 半導體裝置及其形成方法
US10727064B2 (en) Post UV cure for gapfill improvement
US10964543B2 (en) Passivator for gate dielectric
US10741674B2 (en) Selective silicon growth for gapfill improvement
TWI792061B (zh) 半導體裝置及其形成方法
TWI706464B (zh) 半導體裝置的形成方法
US11205709B2 (en) Defect filling in patterned layer
TWI807431B (zh) 半導體結構及其製造方法
US11710777B2 (en) Semiconductor device and method for manufacture
US10347741B1 (en) Gapfill improvement
TWI804087B (zh) 電晶體裝置及其製造方法
TWI845103B (zh) 半導體裝置結構之形成方法
TWI844225B (zh) 半導體元件形成的方法
TW202401836A (zh) 半導體裝置及其形成方法