TW201918071A - 影像處理裝置及配合畫面緩衝器之影像資料處理方法 - Google Patents

影像處理裝置及配合畫面緩衝器之影像資料處理方法 Download PDF

Info

Publication number
TW201918071A
TW201918071A TW106135859A TW106135859A TW201918071A TW 201918071 A TW201918071 A TW 201918071A TW 106135859 A TW106135859 A TW 106135859A TW 106135859 A TW106135859 A TW 106135859A TW 201918071 A TW201918071 A TW 201918071A
Authority
TW
Taiwan
Prior art keywords
pages
amount
image data
storage
circuit
Prior art date
Application number
TW106135859A
Other languages
English (en)
Inventor
林佳緯
Original Assignee
晨星半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晨星半導體股份有限公司 filed Critical 晨星半導體股份有限公司
Priority to TW106135859A priority Critical patent/TW201918071A/zh
Priority to US15/874,336 priority patent/US20190124395A1/en
Publication of TW201918071A publication Critical patent/TW201918071A/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/433—Content storage operation, e.g. storage operation in response to a pause request, caching operations
    • H04N21/4331—Caching operations, e.g. of an advertisement for later insertion during playback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/14—Systems for two-way working
    • H04N7/141—Systems for two-way working between two video terminals, e.g. videophone
    • H04N7/147—Communication arrangements, e.g. identifying the communication as a video-communication, intermediate storage of the signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/401—Compressed data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/68—Details of translation look-aside buffer [TLB]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/127—Prioritisation of hardware or computational resources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/149—Data rate or code amount at the encoder output by estimating the code amount by means of a model, e.g. mathematical model or statistical model

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本發明提供一種影像處理裝置，其中包含一畫面緩衝器、一壓縮電路、一預測電路與一記憶體管理電路。該畫面緩衝器被規劃為包含複數個大分頁與複數個小分頁。該壓縮電路係用以將一影像資料壓縮，以產生一壓縮後影像資料。該預測電路係用以針對該壓縮後影像資料產生一預測資料量。回應將該壓縮後影像資料存入該畫面緩衝器之一儲存請求，該記憶體管理電路分派該畫面緩衝器中的N個大分頁與M個小分頁給該壓縮後影像資料。該記憶體管理電路根據預測資料量決定該壓縮後影像資料被存入畫面緩衝器時，該N個大分頁與該M個小分頁被使用的先後順序。

Description

影像處理裝置及配合畫面緩衝器之影像資料處理方法
本發明與影像處理系統相關，並且尤其與影像處理系統中的記憶體管理技術相關。
數位影像的資料量通常相當可觀，且解析度愈高者資料量愈大。在視訊電話及數位電視等應用中，影像資料有時需以串流的方式經由無線網路傳輸。為了避免高資料量導致傳輸頻寬不足的問題，傳送端會將影像資料編碼以降低資料量後再輸出。相對應地，接收端必須利用解碼器將收到的資料解碼還原。許多接收端使用雙倍資料率同步動態隨機存取記憶體（double data rate synchronous dynamic random access memory, DDR SDRAM）等儲存裝置做為畫面緩衝器（frame buffer）來暫存被解碼器還原的影像資料，供後續影像處理程序使用。因畫面緩衝器的硬體成本不低，如何有效利用其中的儲存空間是值得關注的議題。
圖一(A)呈現一數位影像接收端100的局部功能方塊圖。在這個範例中，為了提高畫面緩衝器16的空間利用率並節省存取資料時需要的傳輸頻寬，解碼器12輸出的影像資料會經過壓縮電路14的處理。易言之，存入畫面緩衝器16的是壓縮後影像資料。每當需要將一批新的壓縮後影像資料存入畫面緩衝器16，壓縮電路14便會對記憶體管理電路18發送一儲存請求。回應於此儲存請求，記憶體管理電路18會產生一配置指令，將畫面緩衝器16中大小合適的可用空間分派給這批壓縮後影像資料。
由於壓縮電路14在進行壓縮程序時，便會陸續將已產生的壓縮後影像資料存入畫面緩衝器16，記憶體管理電路18必須在壓縮電路14開始輸出壓縮後影像資料之前便送出配置指令。然而，每張影像的內容各不相同，對記憶體管理電路18來說，直到壓縮電路14工作完畢前，壓縮電路14每次產生的實際資料量是未知數。一種現行做法是預先估計壓縮電路14壓縮一批影像資料可能產生的資料量最大值，做為記憶體管理電路18分派空間的依據。舉例而言，假設在壓縮效果最差的情況下，壓縮電路14產生的資料量是五百萬位元組（以下將百萬位元組縮寫為MB、千位元組縮寫為KB），則記憶體管理電路18可固定分派5MB的儲存空間給每一批壓縮後影像資料，確保足以應付壓縮效果最差的情況。
畫面緩衝器16通常被規劃為包含多個大小相同的分頁（page），且記憶體管理電路18是以分頁為最小單位來分派儲存空間。假設記憶體管理電路18需分派5MB之儲存空間給每一批壓縮後影像資料，以每個分頁之儲存量為5MB且的情況為例，記憶體管理電路18每次可分派一個分頁給新的一批壓縮後影像資料。若每個分頁之儲存量為1MB，則記憶體管理電路18每次可分派五個分頁給新的一批壓縮後影像資料。
若5MB的壓縮後資料量是最差狀況，意味著某些影像資料經壓縮後的資料量會低於5MB。圖一(B)呈現當每個分頁之儲存量為5MB時，畫面緩衝器16中的分頁使用情況範例。在這個範例中，壓縮後影像資料D2的資料量接近於5MB，因此幾乎完全使用分頁P2中的空間。然而，壓縮後影像資料D1、D3的資料量都低於5MB，分頁P1、P3中的空間顯然未被充分使用。做為對照，圖一(C)呈現當待儲存資料量相同但每個分頁之儲存量為1MB時，畫面緩衝器16中的分頁使用情況範例。在確定壓縮後影像資料D1只需要佔用四個分頁的儲存空間後，記憶體管理電路18便可回收完全未被壓縮後影像資料D1使用到的分頁P5。相似地，完全未被壓縮後影像資料D3使用到的分頁P14、P15也都可被記憶體管理電路18回收，並且在隨後分派給其他批壓縮後影像資料使用。未被充分使用造成的空間浪費不會至多超過圖一(C)中一個分頁的儲存量，亦即1MB。
由以上範例可看出，採用小分頁能改善大分頁之空間經常未被充分使用的問題。然而，相較於採用大分頁，採用小分頁時必須以較多的編號來進行分頁管理。此外，在待儲存資料量相同的條件下，採用小分頁時需存取的分頁數量較多，較為耗時，對記憶體的整體運作效率會帶來負面影響。究竟應採用何種尺寸的分頁才能兼顧畫面緩衝器的空間使用率及運作效率，始終是令系統設計者煩惱的問題。
本發明提出一種新的影像處理裝置及配合畫面緩衝器之影像資料處理方法。
根據本發明之一具體實施例為一種影像處理裝置，其中包含一畫面緩衝器、一壓縮電路、一預測電路與一記憶體管理電路。該畫面緩衝器被規劃為包含複數個大分頁與複數個小分頁。該壓縮電路係用以將一影像資料壓縮以產生一壓縮後影像資料，並且產生將該壓縮後影像資料存入該畫面緩衝器之一儲存請求。回應於該儲存請求，該預測電路係用以針對該壓縮後影像資料產生一預測資料量。回應於該儲存請求，該記憶體管理電路分派該畫面緩衝器中的N個大分頁與M個小分頁給該壓縮後影像資料（N與M各自為一正整數）。該記憶體管理電路根據該預測資料量決定該壓縮後影像資料被存入該畫面緩衝器時，該N個大分頁與該M個小分頁被使用的先後順序。
根據本發明之另一具體實施例為一種配合一畫面緩衝器之影像資料處理方法。該畫面緩衝器被規劃為包含複數個大分頁與複數個小分頁。在該影像資料處理方法中，一影像資料被壓縮後會產生一壓縮後影像資料。將該壓縮後影像資料存入該畫面緩衝器之一儲存請求會被產生。回應於該儲存請求，該壓縮後影像資料之一預測資料量被產生。回應於該儲存請求，該畫面緩衝器中的N個大分頁與M個小分頁被分派給該壓縮後影像資料，其中N與M各自為一正整數。並且，該壓縮後影像資料被存入該畫面緩衝器時，該N個大分頁與該M個小分頁被使用之一先後順序係根據該預測資料量來決定。
關於本發明的優點與精神可以藉由以下發明詳述及所附圖式得到進一步的瞭解。
根據本發明之一具體實施例為一種影像處理裝置，其功能方塊圖係繪示於圖二。影像處理裝置200包含一壓縮電路22、一預測電路24、一畫面緩衝器26與一記憶體管理電路28。實務上，影像處理裝置200可獨立存在，亦可被整合進各種需要將影像資料壓縮後存入畫面緩衝器的影像處理系統（不限於傳送端或接收端）。以下分述影像處理裝置200中各電路的功能。
壓縮電路22係用以將一影像資料壓縮，以產生一壓縮後影像資料。舉例而言，該影像資料可以是來自處於數位影像接收端的解碼器，但不以此為限。須說明的是，本發明的範疇並未限定於壓縮電路22採用的壓縮機制。於此實施例中，壓縮電路22在進行壓縮程序時，會陸續將已產生的壓縮後影像資料存入畫面緩衝器26。因此，在將要輸出新的一批壓縮後影像資料至畫面緩衝器26前，壓縮電路22會產生一儲存請求，通知記憶體管理電路28協助分派可用的儲存空間給將產生的壓縮後影像資料。
壓縮電路22送出的儲存請求也被傳遞至預測電路24。回應於此，預測電路24會針對壓縮電路22將產生的壓縮後影像資料產生一預測資料量。以動態影像為例，時序上相鄰的畫面通常有一定程度的相似性，資料量因此也相近；預測電路24可取用前一張畫面的壓縮後資料量或是計算前三張畫面的壓縮後資料量之平均值，做為目前這張畫面的壓縮後資料量之預測值。實務上，另有多種預測壓縮後資料量的方式為本發明所屬技術領域中具有通常知識者所知，於此不贅述；並且，預測電路24產生預測資料量的詳細實施方式不對本發明的範疇構成限制。
首先，畫面緩衝器26被規劃為包含複數個大分頁與複數個小分頁。舉例而言，畫面緩衝器26可被規劃為包含多個儲存量各自為1MB的大分頁，以及多個儲存量各自為128KB的小分頁。本發明的範疇並未限定於特定儲存機制，畫面緩衝器26可包含但不限於一雙倍資料率同步動態隨機存取記憶體（DDR SDRAM）。
回應於壓縮電路22發出的儲存請求，記憶體管理電路28會分派畫面緩衝器26中的N個大分頁與M個小分頁給壓縮後影像資料使用，其中N與M各自為一正整數。於一實施例中，數值N與M被各自預設為為一特定數值，並且足以應付壓縮效果最差（亦即壓縮後資料量最大）的情況。假設已知在壓縮效果最差的情況下，一張畫面的壓縮後資料量是7.125MB。以大分頁儲存量為1MB、小分頁儲存量為128KB的情況為例，令數值N與M各自為5與17即可提供總量為7.125MB的儲存空間。或者，將數值N與M各自預設為4與25同樣能提供7.125MB的儲存空間。須說明的是，記憶體管理電路28亦可根據畫面緩衝器26中的剩餘空間總量來決定數值N與M，容後詳述。
記憶體管理電路28會根據預測資料量決定目前這一批壓縮後影像資料被存入畫面緩衝器26時，該N個大分頁與M個小分頁被使用的先後順序。圖三(A)呈現記憶體管理電路28的一種詳細實施例。數值產生電路281負責根據預測電路24提供的預測資料量產生小於或等於N之一自然數n。隨後，指令產生電路282會根據數值n產生一配置指令，要求畫面緩衝器26在將目前這一批壓縮後影像資料存入畫面緩衝器26時，首先使用N個大分頁中的n個大分頁，其次使用M個小分頁，再其次使用剩餘的(N-n)個大分頁。圖三(B)為此使用順序的示意圖，由左端的分頁開始依序向右使用。
數值產生電路281的目標是選擇出適當的數值n，使這一批壓縮後影像資料全部存入畫面緩衝器26後，前n個大分頁被完全利用，且其結束點落在圖三(B)中由小分頁提供的儲存範圍F內。如此一來，未被充分使用造成的空間浪費至多不會超過一個小分頁儲存量。易言之，相對於習知技術中全部使用大分頁的情況，令結束點落在如圖三(B)的儲存範圍F內能有效減少大分頁經常未被充分使用造成的浪費。此外，由於有n個大分頁首先被使用，相對於習知技術中全部使用小分頁的情況，存取同一批壓縮後影像資料時所需存取的分頁數量較少，因而得以縮短存取時間並減少分頁編號的總數量。
圖四(A)呈現數值產生電路281的一種詳細實施例。在這個實施例中，數值M被預設為為一特定數值，令M個小分頁能提供的總儲存量大致兩倍於一個大分頁儲存量。以大分頁儲存量為1MB、小分頁儲存量為128KB的情況為例，令數值M等於16可符合上述倍率條件。因此，數值M可被設定為等於16，或是14、15、17、18等鄰近16的整數。除法電路281A負責計算將預測資料量除以大分頁儲存量所得到的商數和餘數。隨後，比較電路281B負責比較該餘數及大分頁儲存量的一半。當該餘數大於大分頁儲存量的一半，決定電路281C會令數值n等於除法電路281A計算出的商數。相對地，當該餘數小於大分頁儲存量的一半，決定電路281C則是令數值n等於該商數減一。實務上，決定電路281C可包含一多工器，受到比較電路281B提供的比較結果控制，自兩個輸入信號（商數、商數減一）中選擇一個做為輸出信號n。舉例而言，假設預測資料量為4.837MB而大分頁儲存量為1MB，則除法電路281A將兩者相除後會得到商數為4、餘數為0.837MB。在上述範例中，大分頁儲存量的一半為0.5MB，小於餘數0.837MB，決定電路281C會令數值n等於4。
如前所述，圖四(A)~圖四(C)的範例皆假設已知在壓縮效果最差的情況下，一張畫面的壓縮後資料量是7.125MB。此例中，假設記憶體管理電路28共分派五個大分頁及十七個小分頁給每一批壓縮後影像資料（M=5、N=17），而圖四(B)呈現了對應於上述範例的分頁使用順序，以及預測資料量（4.837MB）與該儲存空間的相對關係。因數值n等於4，該等分頁被使用的先後順序為：四個大分頁、十七個小分頁、一個大分頁。如圖四(B)所示，預測資料量之結束點所對應到的儲存位置前後都還有一些彈性空間。即使實際資料量與預測資料量不同，只要實際資料量的結束點落在儲存範圍F內，便能使前四個大分頁被完全利用，且未被充分使用造成的空間浪費至多不會超過一個小分頁儲存量。
圖四(C)呈現了其他條件相同但預測資料量變為4.125MB的範例。在這個情況下，因餘數0.125MB小於大分頁儲存量之一半（0.5MB），決定電路281C會令數值n等於3。相較於令數值n等於4，令數值n等於3能使得預測資料量之結束點更接近儲存範圍F的中間點。藉此，實際資料量之結束點落在儲存範圍F內的機率能被提高。由這兩個範例可看出適當安排分頁之先後順序的重要性。再次說明，若採用習知的儲存方式，則資料會存入五個大分頁中，如此一來，第五個大分頁僅儲存了0.125MB的資料，剩餘的0.875MB的空間因此被浪費。
於一實施例中，數值產生電路281將數值n限定為不小於一門檻值。舉例而言，若決定電路281C發現原本根據預測資料量決定出的數值n小於一門檻值，可將數值n改設為等於該門檻值，而非除法電路281A計算出的商數或該商數減一。以門檻值等於3的情況為例，若決定電路281C發現原本根據預測資料量決定出的數值n為0、1或2，可將最後輸出的數值n改設為3。這個門檻值是一個可由電路設計者預先決定的數值。舉例而言，假設預測資料量為1.125MB，且大分頁儲存量為1MB、小分頁儲存量為128KB。除法電路281A會計算出商數為1、餘數為0.125MB。由於餘數0.125MB小於大分頁儲存量之一半（0.5MB）。在未設有門檻值的情況下，決定電路281C會令數值n等於商數減一，也就是0，使得指令產生電路282要求畫面緩衝器26首先使用十七個小分頁，其次再使用五個大分頁。在這個情況下，若壓縮後影像資料的實際資料量是1.125MB，便會利用到分派給這批壓縮後影像資料的前九個小分頁。相對地，若設有門檻值等於3，指令產生電路282會要求畫面緩衝器26首先使用三個大分頁、其次使用十七個小分頁，隨後再使用剩餘的兩個大分頁。在這個情況下，實際資料量為1.125MB的壓縮後影像資料會利用到前兩個大分頁，而後續小分頁皆未被使用。比較這兩種情況可看出，在設有門檻值的情況下，即使第二個大分頁的儲存空間沒有被完全使用，存取同一批壓縮後影像資料時所需要存取的分頁總數量可大幅減少（由九個減少為兩個），因而得到提高整體運作效率的好處。
假設已知在壓縮效果最差的情況下，一張畫面的壓縮後資料量是7.125MB。由前一段落的範例可看出，當根據預測資料量決定出的數值n小於門檻值（3），實際資料量是很可能遠低於7.125MB的。從畫面緩衝器26的整體角度看來，這批壓縮後影像資料總共使用的儲存空間並不大。因此，即使有一個大分頁的儲存空間未被完全使用，這些未被使用的空間浪費也能被視為是可容忍的。
須說明的是，本發明的範疇不限於畫面緩衝器26僅包含兩種不同尺寸之分頁的情況，例示如下。
於一實施例中，畫面緩衝器26被規劃為包含複數個大分頁、複數個中分頁與複數個小分頁。舉例而言，畫面緩衝器26可被規劃為包含多個儲存量各自為1MB的大分頁、多個儲存量各自為128KB的中分頁，以及多個儲存量各自為16KB的小分頁。在這個實施例中，回應於壓縮電路22傳來的儲存請求，除了該N個大分頁與該M個小分頁，記憶體管理電路28亦分派P個中分頁給壓縮後影像資料使用，其中P為一正整數。在大分頁與小分頁之外增加中分頁的設計，能夠提高記憶體管理電路28進行分配的靈活度、進一步降低可能浪費的儲存空間。相似地，記憶體管理電路28會根據預測資料量決定這N個大分頁、P個中分頁與M個小分頁被使用的先後順序。
於一實施例中，數值N、P與M被各自預設為為一特定數值，並且足以應付壓縮效果最差的情況。假設已知在壓縮效果最差的情況下，一張畫面的壓縮後資料量是7.125MB。以大分頁儲存量為1MB、中分頁儲存量為128KB、小分頁儲存量為16KB的情況為例，令數值N、P與M各自為5、15與16即可提供總量為7.125MB的儲存空間。須說明的是，記憶體管理電路28亦可根據畫面緩衝器26中的剩餘空間總量即時決定數值N、P與M，容後詳述。
圖五(A)呈現記憶體管理電路28在配合三種不同儲存量之分頁時的一種詳細實施例。第一數值產生電路283負責根據預測資料量產生小於或等於N之一自然數n。第二數值產生電路284負責根據預測資料量產生小於或等於P之一自然數p。隨後，指令產生電路285會根據數值n與數值p產生一配置指令，要求壓縮後影像資料被存入畫面緩衝器26時依次使用：n個大分頁、p個中分頁、M個小分頁、(P-p)個中分頁、(N-n)個大分頁。圖五(B)為此使用順序的示意圖。
相似地，第一數值產生電路283與第二數值產生電路284的目標在選擇出適當的數值n、p，使得一批壓縮後影像資料被全部存入畫面緩衝器26後，前n個大分頁與p個中分頁被完全利用，且其結束點落在圖五(B)中由小分頁提供的儲存範圍F內。
圖六呈現記憶體管理電路28的另一種詳細實施例。在這個實施例中，記憶體管理電路28僅包含一數值產生電路286與一指令產生電路287。更具體地說，這個實施例中的數值n被固定設為等於數值N，因此不需要圖五(A)中的第一數值產生電路283。數值產生電路286負責根據預測資料量產生小於或等於P之一自然數p，而指令產生電路287負責根據數值p產生配置指令，要求壓縮後影像資料被存入畫面緩衝器26時依次使用：N個大分頁、p個中分頁、M個小分頁、(P-p)個中分頁。這種做法的概念類似於前述將數值n限定為不小於一門檻值；在圖六的實施例中，此門檻值即為N。
圖七(A)呈現圖六中數值產生電路286的一種詳細實施例。在這個實施例中，數值M被預設為令M個小分頁能提供的總儲存量大致兩倍於一個中分頁儲存量。以中分頁儲存量為128KB、小分頁儲存量為16KB的情況為例，令數值M等於16可符合上述倍率條件。因此，數值M可被設定為等於16或是14、15、17、18等鄰近16的整數。減法電路286A係用以自預測資料量減去N倍的大分頁儲存量，以產生一剩餘資料量。除法電路286B負責計算將此剩餘資料量除以中分頁儲存量所得到的商數與餘數。比較電路286C負責比較該餘數及中分頁儲存量的一半。當該餘數大於中分頁儲存量的一半，決定電路286D令數值p等於該商數。當該餘數小於中分頁儲存量的一半，決定電路286D令數值p等於該商數減一。假設記憶體管理電路28共分派五個1MB大分頁（M=5）、十五個128KB中分頁（P=15）以及十六個16KB小分頁（N=16）給每一批壓縮後影像資料。當預測資料量為5.837MB時，剩餘資料量是0.837MB，且除法電路286B會計算出商數為6、餘數為0.696（單位是128KB）。因此餘數實際上約是89KB。因該餘數大於中分頁儲存量的一半（64KB），決定電路286D會令數值p等於6。圖七(B)呈現了對應於此範例的分頁使用順序，以及預測資料量（5.837MB）與該儲存空間的相對關係。此實施例的概念相同於圖四(B)與圖四(C)呈現的概念，亦即令預測資料量之結束點接近小分頁貢獻之儲存範圍的中間點。
先前曾提到，記憶體管理電路28可根據畫面緩衝器26中的剩餘空間總量來決定數值N與M。一實施例中，畫面緩衝器26之總容量為64MB，且被規劃為須同時容納十張畫面之壓縮後影像資料。若一張畫面經過不失真（lossless）壓縮後的資料量最大是7.125MB，則畫面緩衝器26有機會但未必能同時容納十批不失真的壓縮後影像資料。在儲存空間可能不敷使用的情況下，記憶體管理電路28便可藉由即時控制數值N與M來進行調節，以盡量達成同時容納十張畫面之壓縮後影像資料的目標。圖八呈現記憶體管理電路28的一種詳細實施範例。此記憶體管理電路28是圖三(A)中的記憶體管理電路28之變化型。除了數值產生電路281產生的數值n，指令產生電路282還會根據分頁數量決定電路288D提供的數值N與M來產生配置指令，詳述如下。
圖八中的乘法電路288A、減法電路288B之組合係用來計算目前將存入的一張畫面之壓縮後影像資料有多大的儲存空間可使用。詳細來說，乘法電路288A負責計算以下兩個數值的乘積做為一保留儲存量：(1)尚未存入畫面緩衝器26的畫面數量減一，以及(2)一張畫面被施以失真壓縮後的資料量最大值。保留儲存量代表的是於一最差情況下（皆採用失真壓縮），之後幾筆壓縮後影像資料總共所需的最大儲存空間。舉例而言，若畫面緩衝器26中已存有六張畫面的壓縮後影像資料，則尚未存入畫面緩衝器26的畫面數量為四。假設一張畫面經失真壓縮後的資料量最大值是4MB，則乘法電路288A會計算出保留儲存量是12MB（=(4-1)*4MB）。實務上，該失真壓縮後資料量最大值是可以預先經由實驗得知，並且做為一固定數值被給乘法電路288A。隨著待存畫面數量的改變，保留儲存量會持續變化。
減法電路288B負責自畫面緩衝器26目前的剩餘空間總量減去乘法電路288A產生的保留儲存量，以產生一可用儲存量。舉例而言，假設畫面緩衝器26中已儲存的六張畫面佔用了42MB的儲存空間，則剩餘空間總量為24MB。將24MB的剩餘空間總量減去12MB的保留儲存量，減法電路288B會計算出可用儲存量為12MB。更具體地說，可用儲存量代表的是如果對後續幾張畫面都施以失真壓縮，目前將存入的一張畫面之壓縮後影像資料還有多大的儲存空間可使用。
比較電路288C負責比較可用儲存量與一預設儲存量。該預設儲存量係對應於壓縮電路22在產生壓縮後影像資料時採用的預設壓縮方式。舉例而言，該預設壓縮方式可以是不失真壓縮，而該預設儲存量可以是一張畫面經過不失真壓縮後的資料量最大值（例如前述範例中的7.125MB）。接著，分頁數量決定電路288D會根據比較電路288C的比較結果決定數值N與M。當可用儲存量大於預設儲存量，表示即使讓第七張畫面以不失真壓縮的型態存入，目前的剩餘空間總量仍足夠讓後續三張畫面至少以失真壓縮的型態存入。因此，分頁數量決定電路288D可根據預設儲存量（7.125MB）決定數值N與M，也就是提供第七張畫面不被施以失真壓縮的好處。舉例而言，若大分頁與小分頁的儲存量分別為1MB與128KB，分頁數量決定電路288D可令數值N、M各自為5與17。
在每次要分派分頁給一張畫面的壓縮後影像資料前，記憶體管理電路28都需要檢查目前畫面緩衝器26的可用儲存量。當可用儲存量小於預設儲存量，表示不宜再根據不失真的壓縮後資料量來分派分頁，否則可能導致即使進行了失真壓縮也無法提供足夠儲存空間給後續畫面之壓縮後影像資料的問題。當可用儲存量小於預設儲存量，分頁數量決定電路288D改為根據可用儲存量來決定數值N與M。舉例而言，假設畫面緩衝器26中已儲存的七張畫面之壓縮後影像資料佔用了49MB的儲存空間，對於第八張畫面來說，剩餘空間總量為15MB，而可用儲存量為7MB（=15-2*4）。由於可用儲存量小於預設儲存量（7.125MB），分頁數量決定電路288D會改為根據可用儲存量來決定數值N與M，也就是選擇能讓N張大分頁與M張小分頁之總儲存量等於7MB的數值N、M（例如令N=5、M=16），藉此在畫面緩衝器26中保留足夠讓後續兩張畫面之壓縮後影像資料以失真壓縮的型態存入的空間。
當可用儲存量小於預設儲存量，除了調整數值N與M，記憶體管理電路28還必須通知壓縮電路22對目前這張畫面進行失真壓縮。此外，當可用儲存量小於預設儲存量，指令產生電路282所產生的配置指令會包含要求N個大分頁優先於M個小分頁被使用。
本發明所屬技術領域中具有通常知識者可理解，上述根據畫面緩衝器26中的剩餘空間總量來決定數值N與M的概念也可以應用在不只有兩種尺寸之分頁的情況，例如在有三種分頁的情況下根據剩餘空間總量來調整數值N、P、M。
根據本發明之另一具體實施例為一種用以配合一畫面緩衝器之影像資料處理方法，其流程圖係繪示於圖九。該畫面緩衝器被規劃為包含複數個大分頁與複數個小分頁。步驟S91為將一影像資料壓縮以產生一壓縮後影像資料。步驟S92則是產生將該壓縮後影像資料存入該畫面緩衝器之一儲存請求。回應於該儲存請求，步驟S93、S94會被執行。在步驟S93中，該壓縮後影像資料之一預測資料量被產生。在步驟S94中，該畫面緩衝器中的N個大分頁與M個小分頁被分派給該壓縮後影像資料，其中N與M各自為一正整數。接著，步驟S95為根據該預測資料量決定該壓縮後影像資料被存入該畫面緩衝器時，該N個大分頁與該M個小分頁被使用之一先後順序。隨後，步驟S96為根據該先後順序將該壓縮後影像資料存入該畫面緩衝器。
本發明所屬技術領域中具有通常知識者可理解，先前在介紹影像處理裝置200時描述的各種操作變化亦可應用至圖九中的影像資料處理方法，其細節不再贅述。
以上實施例之詳述係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
100‧‧‧數位影像接收端
12‧‧‧解碼器
14‧‧‧壓縮電路
16‧‧‧畫面緩衝器
18‧‧‧記憶體管理電路
200‧‧‧影像處理裝置
22‧‧‧壓縮電路
24‧‧‧預測電路
26‧‧‧畫面緩衝器
28‧‧‧記憶體管理電路
281‧‧‧數值產生電路
281A‧‧‧除法電路
281B‧‧‧比較電路
281C‧‧‧決定電路
282‧‧‧指令產生電路
283‧‧‧第一數值產生電路
284‧‧‧第二數值產生電路
285‧‧‧指令產生電路
286‧‧‧數值產生電路
286A‧‧‧減法電路
286B‧‧‧除法電路
286C‧‧‧比較電路
286D‧‧‧決定電路
287‧‧‧指令產生電路
288A‧‧‧乘法電路
288B‧‧‧減法電路
288C‧‧‧比較電路
288D‧‧‧分頁數量決定電路
S91~S96‧‧‧流程步驟
圖一(A)呈現一數位影像接收端的局部功能方塊圖；圖一(B)與圖一(C)呈現了當分頁儲存量不同時，畫面緩衝器中的分頁使用情況範例。 圖二為根據本發明之一實施例中的影像處理裝置之功能方塊圖。 圖三(A)呈現根據本發明之記憶體管理電路的一種詳細實施例；圖三(B)為一種分頁使用順序範例的示意圖。 圖四(A)呈現根據本發明之數值產生電路的一種詳細實施例；圖四(B)與圖四(C)為兩種分頁使用順序範例的示意圖。 圖五(A)呈現記憶體管理電路在配合三種不同儲存量之分頁時的一種詳細實施例；圖五(B)為一種分頁使用順序範例的示意圖。 圖六呈現記憶體管理電路在配合三種不同儲存量之分頁時的另一種詳細實施例。 圖七(A)呈現根據本發明之數值產生電路的另一種詳細實施例；圖七(B)為一種分頁使用順序範例的示意圖。 圖八呈現根據本發明之記憶體管理電路的一種詳細實施例。 圖九為根據本發明之一實施例中的影像資料處理方法之流程圖。
須說明的是，本發明的圖式包含呈現多種彼此關聯之功能性模組的功能方塊圖。該等圖式並非細部電路圖，且其中的連接線僅用以表示信號流。功能性元件及/或程序間的多種互動關係不一定要透過直接的電性連結始能達成。此外，個別元件的功能不一定要如圖式中繪示的方式分配，且分散式的區塊不一定要以分散式的電子元件實現。

Claims (20)

  1. 一種影像處理裝置，包含： 一畫面緩衝器，被規劃為包含複數個大分頁與複數個小分頁； 一壓縮電路，用以將一影像資料壓縮以產生一壓縮後影像資料，並且產生將該壓縮後影像資料存入該畫面緩衝器之一儲存請求； 一預測電路，用以根據該儲存請求，針對該壓縮後影像資料產生一預測資料量；以及 一記憶體管理電路，用以根據該儲存請求，分派該畫面緩衝器中的N個大分頁與M個小分頁給該壓縮後影像資料；其中，該壓縮後影像資料被存入該畫面緩衝器時，該記憶體管理電路根據該預測資料量決定該N個大分頁與該M個小分頁被使用之一先後順序，其中N與M各自為一正整數。
  2. 如申請專利範圍第1項所述之影像處理裝置，其中該記憶體管理電路包含： 一數值產生電路，用以根據該預測資料量產生小於或等於N之一自然數n；以及 一指令產生電路，用以根據數值n產生一配置指令，要求該壓縮後影像資料被存入該畫面緩衝器時，該N個大分頁與該M個小分頁被使用之該先後順序為：該N個大分頁中的n個大分頁、該M個小分頁、剩餘的(N-n)個大分頁。
  3. 如申請專利範圍第2項所述之影像處理裝置，其中每一個大分頁被規劃為能提供一大分頁儲存量，且數值M被預設為為一特定數值，使得該M個小分頁能提供之總儲存量大致兩倍於該大分頁儲存量；該數值產生電路包含： 一除法電路，用以計算將該預測資料量除以該大分頁儲存量所得到之一商數與一餘數； 一比較電路，用以比較該餘數及該大分頁儲存量的一半；以及 一決定電路，當該餘數大於該大分頁儲存量的一半，該決定電路令數值n等於該商數；當該餘數小於該大分頁儲存量的一半，該決定電路令數值n等於該商數減一。
  4. 如申請專利範圍第2項所述之影像處理裝置，其中該數值產生電路將數值n限定為不小於一門檻值，其中該門檻值為小於N之一正整數。
  5. 如申請專利範圍第1項所述之影像處理裝置，其中該畫面緩衝器被規劃為除了複數個大分頁與複數個小分頁，亦包含複數個中分頁；回應於該儲存請求，除了該N個大分頁與該M個小分頁，該記憶體管理電路亦分派該畫面緩衝器中的P個中分頁給該壓縮後影像資料使用，並且根據該預測資料量決定該壓縮後影像資料被存入該畫面緩衝器時，該N個大分頁、該M個小分頁以及該P個中分頁被使用之一先後順序，其中P為一正整數。
  6. 如申請專利範圍第5項所述之影像處理裝置，其中該記憶體管理電路包含： 一第一數值產生電路，用以根據該預測資料量產生小於或等於N之一自然數n； 一第二數值產生電路，用以根據該預測資料量產生小於或等於P之一自然數p；以及 一指令產生電路，用以根據數值n與數值p產生一配置指令，要求該壓縮後影像資料被存入該畫面緩衝器時，該N個大分頁、該M個小分頁以及該P個中分頁被使用之該先後順序為：該N個大分頁中的n個大分頁、該P個中分頁中的p個中分頁、該M個小分頁、剩餘的(P-p)個中分頁、剩餘的(N-n)個大分頁。
  7. 如申請專利範圍第5項所述之影像處理裝置，其中該記憶體管理電路包含： 一數值產生電路，用以根據該預測資料量產生小於或等於P之一自然數p；以及 一指令產生電路，用以根據數值p產生一配置指令，要求該壓縮後影像資料被存入該畫面緩衝器時，該N個大分頁、該M個小分頁以及該P個中分頁被使用之該先後順序為：該N個大分頁、該P個中分頁中的p個中分頁、該M個小分頁、剩餘的(P-p)個中分頁。
  8. 如申請專利範圍第7項所述之影像處理裝置，其中每一個大分頁被規劃為能提供一大分頁儲存量，每一個中分頁被規劃為能提供一中分頁儲存量，且數值M被預設為令該M個小分頁能提供之總儲存量大致兩倍於該中分頁儲存量；該數值產生電路包含： 一減法電路，用以自該預測資料量減去N倍之該大分頁儲存量，以產生一剩餘資料量； 一除法電路，用以計算將該剩餘資料量除以該中分頁儲存量所得到之一商數與一餘數； 一比較電路，用以比較該餘數及該中分頁儲存量的一半；以及 一決定電路，當該餘數大於該中分頁儲存量的一半，該決定電路令數值p等於該商數；當該餘數小於該中分頁儲存量的一半，該決定電路令數值p等於該商數減一。
  9. 如申請專利範圍第5項所述之影像處理裝置，其中數值N、P、M各自為一特定數值。
  10. 如申請專利範圍第1項所述之影像處理裝置，其中該記憶體管理電路包含： 一減法電路，用以自該畫面緩衝器之一剩餘空間總量減去一保留儲存量，以產生一可用儲存量，其中該保留儲存量係保留給一後續壓縮後影像資料； 一比較電路，用以比較該可用儲存量與一預設儲存量，其中該預設儲存量係對應於該壓縮電路產生該壓縮後影像資料時採用之一預設壓縮方式； 一分頁數量決定電路，當該可用儲存量大於該預設儲存量，該分頁數量決定電路根據該預設儲存量決定數值N與數值M；當該可用儲存量小於該預設儲存量，該分頁數量決定電路根據該可用儲存量決定數值N與數值M；以及 一指令產生電路，當該可用儲存量小於該預設儲存量，該指令產生電路產生一配置指令，要求該N個大分頁與該M個小分頁被使用之該先後順序為：該N個大分頁、該M個小分頁。
  11. 一種用以配合一畫面緩衝器之影像資料處理方法，該畫面緩衝器被規劃為包含複數個大分頁與複數個小分頁，該影像資料處理方法包含： (a)將一影像資料壓縮以產生一壓縮後影像資料，並且產生將該壓縮後影像資料存入該畫面緩衝器之一儲存請求； (b)根據該儲存請求，針對該壓縮後影像資料產生一預測資料量； (c)根據該儲存請求，分派該畫面緩衝器中的N個大分頁與M個小分頁給該壓縮後影像資料，其中N與M各自為一正整數； (d)根據該預測資料量決定該N個大分頁與該M個小分頁被使用之一先後順序；以及 (e)根據該先後順序，將該壓縮後影像資料存入該畫面緩衝器。
  12. 如申請專利範圍第11項所述之影像資料處理方法，其中步驟(d)包含： (d1)根據該預測資料量產生小於或等於N之一自然數n；以及 (d2)要求該壓縮後影像資料被存入該畫面緩衝器時，該N個大分頁與該M個小分頁被使用之該先後順序為：該N個大分頁中的n個大分頁，該M個小分頁、剩餘的(N-n)個大分頁。
  13. 如申請專利範圍第12項所述之影像資料處理方法，其中每一個大分頁被規劃為能提供一大分頁儲存量，且數值M被預設為為一特定數值，使得該M個小分頁能提供之總儲存量大致兩倍於該大分頁儲存量；步驟(d1)包含： 計算將該預測資料量除以該大分頁儲存量所得到之一商數與一餘數； 比較該餘數及該大分頁儲存量的一半； 當該餘數大於該大分頁儲存量的一半，令數值n等於該商數；以及 當該餘數小於該大分頁儲存量的一半，令數值n等於該商數減一。
  14. 如申請專利範圍第12項所述之影像資料處理方法，其中步驟(d1)包含將數值n限定為不小於一門檻值，其中該門檻值為小於N之一正整數。
  15. 如申請專利範圍第11項所述之影像資料處理方法，其中該畫面緩衝器被規劃為除了複數個大分頁與複數個小分頁，亦包含複數個中分頁；步驟(c)亦包含分派該畫面緩衝器中的P個中分頁給該壓縮後影像資料使用，其中P為一正整數；步驟(d)亦包含根據該預測資料量決定該壓縮後影像資料被存入該畫面緩衝器時，該N個大分頁、該M個小分頁以及該P個中分頁被使用之一先後順序。
  16. 如申請專利範圍第15項所述之影像資料處理方法，其中步驟(d)包含： 根據該預測資料量產生小於或等於N之一自然數n； 根據該預測資料量產生小於或等於P之一自然數p；以及 要求該壓縮後影像資料被存入該畫面緩衝器時，該N個大分頁、該M個小分頁以及該P個中分頁被使用之該先後順序為：該N個大分頁中的n個大分頁、該P個中分頁中的p個中分頁、該M個小分頁、剩餘的(P-p)個中分頁、剩餘的(N-n)個大分頁。
  17. 如申請專利範圍第15項所述之影像資料處理方法，其中步驟(d)包含： (d1)根據該預測資料量產生小於或等於P之一自然數p；以及 (d2)要求該壓縮後影像資料被存入該畫面緩衝器時，該N個大分頁、該M個小分頁以及該P個中分頁被使用之該先後順序為：該N個大分頁、該P個中分頁中的p個中分頁、該M個小分頁、剩餘的(P-p)個中分頁。
  18. 如申請專利範圍第17項所述之影像資料處理方法，其中每一個大分頁被規劃為能提供一大分頁儲存量，每一個中分頁被規劃為能提供一中分頁儲存量，且數值M被預設為令該M個小分頁能提供之總儲存量大致兩倍於該中分頁儲存量；步驟(d1)包含： 自該預測資料量減去N倍之該大分頁儲存量，以產生一剩餘資料量； 計算將該剩餘資料量除以該中分頁儲存量所得到之一商數與一餘數； 比較該餘數及該中分頁儲存量的一半； 當該餘數大於該中分頁儲存量的一半，令數值p等於該商數；以及 當該餘數小於該中分頁儲存量的一半，令數值p等於該商數減一。
  19. 如申請專利範圍第15項所述之影像資料處理方法，其中數值N、P、M各自為一特定數值。
  20. 如申請專利範圍第11項所述之影像資料處理方法，進一步包含： 自該畫面緩衝器之一剩餘空間總量減去一保留儲存量，以產生一可用儲存量，其中該保留儲存量係保留給一後續壓縮後影像資料； 比較該可用儲存量與一預設儲存量，其中該預設儲存量係對應於該壓縮電路產生該壓縮後影像資料時採用之一預設壓縮方式； 當該可用儲存量大於該預設儲存量，根據該預設儲存量決定數值N與數值M；以及 當該可用儲存量小於該預設儲存量，根據該可用儲存量決定數值N與數值M，並且令該N個大分頁與該M個小分頁被使用之該先後順序為：該N個大分頁、該M個小分頁。
TW106135859A 2017-10-19 2017-10-19 影像處理裝置及配合畫面緩衝器之影像資料處理方法 TW201918071A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106135859A TW201918071A (zh) 2017-10-19 2017-10-19 影像處理裝置及配合畫面緩衝器之影像資料處理方法
US15/874,336 US20190124395A1 (en) 2017-10-19 2018-01-18 Image processing apparatus and image data processing method cooperating with frame buffer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106135859A TW201918071A (zh) 2017-10-19 2017-10-19 影像處理裝置及配合畫面緩衝器之影像資料處理方法

Publications (1)

Publication Number Publication Date
TW201918071A true TW201918071A (zh) 2019-05-01

Family

ID=66171325

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106135859A TW201918071A (zh) 2017-10-19 2017-10-19 影像處理裝置及配合畫面緩衝器之影像資料處理方法

Country Status (2)

Country Link
US (1) US20190124395A1 (zh)
TW (1) TW201918071A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110113614B (zh) * 2019-05-13 2022-04-12 格兰菲智能科技有限公司 图像处理方法及图像处理装置
JP7410830B2 (ja) * 2020-09-17 2024-01-10 本田技研工業株式会社 通信制御装置、通信システム、通信制御方法、及びプログラム
US20220179675A1 (en) * 2020-12-03 2022-06-09 Nutanix, Inc. Memory registration for optimizing rdma performance in hyperconverged computing environments

Also Published As

Publication number Publication date
US20190124395A1 (en) 2019-04-25

Similar Documents

Publication Publication Date Title
US10511325B2 (en) Dynamic data compression selection
TW201918071A (zh) 影像處理裝置及配合畫面緩衝器之影像資料處理方法
US20060271761A1 (en) Data processing apparatus that uses compression or data stored in memory
US8532196B2 (en) Decoding device, recording medium, and decoding method for coded data
JP2008292542A (ja) 画像処理装置および画像処理方法
CN110521208B (zh) 用于片上系统中的智能数据/帧压缩的系统和方法
CN101582903A (zh) 一种流媒体资源存储方法和设备
CN106980465B (zh) 半导体装置、数据处理系统和半导体装置控制方法
US6313767B1 (en) Decoding apparatus and method
De Cea-Dominguez et al. GPU-oriented architecture for an end-to-end image/video codec based on JPEG2000
US10229063B2 (en) Semiconductor device, data processing system, and semiconductor device control method
WO2003073759A1 (fr) Appareil de transmission d'images et procede de transmission d'images
TWI445409B (zh) 影像資料壓縮裝置及方法
CN113691879A (zh) 视频数据处理方法、电子设备、计算机可读存储介质
CN110119313B (zh) 图像处理方法及图像处理装置
US7292729B2 (en) Device, system, and method for contiguous compressed data
US10026149B2 (en) Image processing system and image processing method
JP2018011120A (ja) 撮像装置、撮像装置の制御方法、及びプログラム
US20050257019A1 (en) Method of storing compressed data
US11461224B2 (en) System and method for reducing memory fragmentation in a device lacking graphics memory management unit
JP2004326228A (ja) 並列演算処理装置
JP2018185615A (ja) 電子機器、方法、及びプログラム
CN111970520B (zh) 一种异构节点流式数据分布式存储方法
Kim et al. Address generation for lossless frame memory compression in an H. 264/AVC encoder
US20100290470A1 (en) Packet receiving management method and network control circuit with packet receiving management functionality