TW201911994A - 耐衝擊減震結構及電子裝置 - Google Patents

Abstract

一種耐衝擊減震結構，適用於電子元件。耐衝擊減震結構包括阻抗疊層以及緩衝疊層。阻抗疊層配置於電子元件的第一表面上，緩衝疊層配置於電子元件的第二表面上，電子元件的第一表面以及第二表面相對應。緩衝疊層包括軟膜層以及支撐層。支撐層配置於軟膜層與電子元件之間。

Description

耐衝擊減震結構及電子裝置

本發明是有關於一種耐衝擊減震結構以及電子裝置。

電子元件（例如是軟性電子元件）在輕薄化後，本身的機械強度、硬度不足，在製造、搬運及使用時容易受到外力的刮傷、磨損而造成損傷，因而造成元件可靠度的問題。

本發明實施例提供數種耐衝擊減震結構，其可以形成在電子元件上，或貼合在電子元件上，以減少電子元件受到外力刮傷撞擊，或是在受壓下造成的損壞，進而增加電子產品的可靠度。

本發明實施例提出一種耐衝擊減震結構，適用於電子元件。耐衝擊減震結構包括阻抗疊層以及緩衝疊層。阻抗疊層配置於電子元件的第一表面上，緩衝疊層配置於電子元件的第二表面上。電子元件的第二表面與第一表面相對應。緩衝疊層包括軟膜層以及支撐層，所述支撐層配置於所述軟膜層與所述電子元件之間。

本發明另一實施例提出一種耐衝擊減震結構，適用於電子元件，其中所述電子元件具有第一表面以及與所述第一表面相對應的第二表面。所述耐衝擊減震結構包括配置於所述電子元件的所述第二表面上的緩衝疊層。所述緩衝疊層包括軟膜層以及支撐層。所述支撐層配置於所述軟膜層與所述電子元件之間。

本發明又一些實施例提出一種電子裝置，包括電子元件以及上述配置於電子元件上的耐衝擊減震結構。

為讓本發明能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

本說明書以下揭示的內容提供數個不同的實施例。為求方便說明，以下揭示之實施例列出指定構件，並以特定方式組合。然而，這些實施例並非用以限定本發明。以下實施例中，相同或相似的構件以相同或相似的符號表示，以下將不再贅述。所繪圖式中的元件尺寸是為說明方便而繪製，並非代表其實際之元件尺寸比例。

本發明實施例提出數種耐衝擊減震結構。這些耐衝擊減震結構可以形成在電子元件上，或是貼合在電子元件（例如軟性電子元件）上，藉以減少電子元件受到尖銳物刮傷，或是受到撞擊或壓力時造成的損壞，進而增加電子產品的可靠度。在以下所述之楊氏係數可經由奈米壓痕或是微拉伸求得。當材料不可單一成膜時，則以奈米壓痕方法為主，或複合疊層材料拉伸換算求得。

圖1A為依據本發明實施例的具有耐衝擊減震結構之電子裝置的剖面示意圖。

請參照圖1A，本發明實施例之耐衝擊減震結構10a1配置於電子元件210的第一表面S1和第二表面S2上。電子元件210的第一表面S1和第二表面S2彼此相對應。電子元件210可以是導線、電極、電阻、電感、電容、電晶體、二極體、開關元件、放大器、處理器、控制器、薄膜電晶體、觸控元件、壓力感測元件、微機電元件、回饋元件、顯示器（OLED & Micro-LED）或其它適當的電子元件。在一些實施例，電子元件210可以是消費型電子用品之螢幕。電子元件210的楊氏係數（Y_device ）範圍例如是介於10GPa至100GPa。電子元件210的厚度（L_device ）範圍例如是介於30μm至150μm。

繼續參照圖1A，耐衝擊減震結構10a1包括緩衝疊層110以及阻抗疊層130。阻抗疊層130配置於電子元件210的第一表面S1上。在一些實施例中，第一表面S1可以是電子元件210光源輸出面，或是使用者之點擊區。阻抗疊層130具有防刮以及防撞的功能，可以減少電子元件210的表面受到尖銳物刮損或者受到撞擊時的損害。阻抗疊層130的楊氏係數（Y_r ）例如是介於1GPa至60GPa之間。在一些實施例中，阻抗疊層130的楊氏係數範圍例如是介於1GPa至40GPa之間。在另一些實施例中，阻抗疊層130的楊氏係數範圍例如是介於1GPa至30GPa之間。從另一方面來說，電子元件210與阻抗疊層130之楊氏係數比值（Y_device ／Y_r ）的範圍例如是0.16至100。在一些實施例中，楊氏係數比值（Y_device ／Y_r ）的範圍例如是0.25至100。在另一些實施例中，楊氏係數比值（Y_device ／Y_r ）的範圍例如是0.33至100。阻抗疊層130的形成方法包括塗佈、印刷或其組合。阻抗疊層130的厚度（L_r ）例如是介於10μm至100μm之間。換言之，電子元件210的厚度與阻抗疊層130的厚度比值（L_device ／L_r ）的範圍例如為0.3至15。

在一些實施例中，阻抗疊層130可以是可撓性基板，或是防刮耐磨保護層131。在一些實施例中，防刮耐磨保護層131又稱為塑膠窗口（Plastic Window）。本說明書下文為方便閱讀的緣故，皆以防刮耐磨保護層為實施例，但並不限於此。阻抗疊層130可以是單層、雙層或是多層結構。

在一些實施例中，阻抗疊層130包括有機材料（或稱為聚合物）。有機材料例如是聚醯亞胺（PI）、聚甲基丙烯酸甲酯（PMMA）、聚碳酸酯（PC）、聚醚碸（PES）、聚醯胺（PA）、聚對苯二甲酸乙二酯（PET）、聚醚醚酮（PEEK）、聚萘二甲酸乙二醇酯（PEN）、聚乙烯亞胺（PEI）、聚氨酯（PU）、聚二甲基矽氧烷（PDMS）、壓克力（acrylic）、含醚（ether）系列的聚合物、聚烯（polyolefin）的一種或者是兩種以上的組合，但不以此為限。換言之，阻抗疊層130可以是單一的有機材料、兩種有機材料的混合物或多種有機材料的混合物。

在另一些實施例中，阻抗疊層130為複合材料。阻抗疊層130包括有機材料以及無機材料。無機材料可以點狀、條狀、網狀、立體網狀或其組合的方式分布於有機材料中。有機材料如上述所述者。無機材料的加入可以提升耐衝擊減震結構之耐衝擊能力。無機材料可以是二氧化矽（Silica）、氧化鋁（Aluminum oxide）、氧化鈦（titanic oxide）或其組合，但不以此為限。在阻抗疊層130為複合材料（含有有機材料與無機材料）且所採用的無機材料為二氧化矽的實施例中，二氧化矽的表面官能基可透過分散反應處理，使無機材料產生交聯反應，而形成網狀結構，以提升其抗壓強度。在一些實施例中，分散反應處理可以是利用催化劑，以使無機材料表面官能基產生交聯反應。在一些實施例中，催化劑可以是酸性或鹼性。酸性的催化劑可以例如是鹽酸（HCl）、硫酸（H₂ SO₄ ）、硝酸（HNO₃ ）與丙烯酸（或稱壓克力酸，acrylic acid）。鹼性的催化劑可以例如是氫氧化鈉（NaOH）與氨水（NH₄ OH）。依據不同功能需求，使用適當催化劑，於酸性催化劑下，其水解速率大於縮合速率，較易形成網狀結構。

繼續參照圖1A，耐衝擊減震結構10a1的緩衝疊層110配置於電子元件210之第二表面S2上。第二表面S2可以是相對於電子元件210光源輸出面之另一側或是相對於使用者點擊區之另一側。緩衝疊層110具有緩衝撞擊的功用。當電子元件210受到撞擊時，其可以緩衝直接衝擊或是二次反彈衝擊。緩衝疊層110可以包括軟質之材料與硬質之材料。在一些實施例中，緩衝疊層110包括軟膜層（Soft Film）111以及支撐層（Support Film）113。軟膜層111與電子元件210之間夾著支撐層113。

緩衝疊層110的軟膜層111為軟質之材料。換言之，軟膜層111的楊氏係數小於支撐層113的楊氏係數。在一些實施例中，軟膜層111的楊氏係數範圍（Y_soft ）例如是0.001GPa至1GPa之間。軟膜層111的材料可以是有機材料（或稱為聚合物），例如是橡膠、丁二烯丙烯腈或其組合。軟膜層111的材料也可以是無機材料，例如是矽膠。軟膜層111的形成方法可以是塗佈、印刷、濺鍍、化學氣相沉積或其組合。在另一些實施例中，軟膜層111更可以是上述有機材料與上述無機材料組合而成的複合材料層。電子元件210與軟膜層111之楊氏係數比值（Y_device ／Y_soft ）範圍例如是介於10至100000之間。軟膜層111的厚度L_soft 範圍例如為500μm至3000μm。

繼續參照圖1A，緩衝疊層110的支撐層113為不易變形物質，可以提供軟膜層111的支撐性。換言之，支撐層113的楊氏係數高於軟膜層111的楊氏係數。支撐層113的楊氏係數（Y_support ）範圍例如是50GPa至300GPa之間。在一些實施例中，支撐層113楊氏係數範圍例如是50GP至250GPa之間。在另一些實施例中，支撐層113楊氏係數範圍例如是50GP至220GPa之間。支撐層113的材料可以是聚合物，例如是聚甲基丙烯酸甲酯（PMMA）。在一些實施例中，支撐層113的材料可以是無機材料，例如是金屬、玻璃、不銹鋼或以上的組合等。在另一些實施例中，支撐層113更可以是上述有機材料與上述無機材料組合而成的複合材料層。電子元件210的楊氏係數與支撐層113之楊氏係數比值（Y_device ／Y_support ）的範圍例如是介於0.03至2。在一些實施例中，電子元件210與支撐層113之楊氏係數比值（Y_device ／Y_support ）的範圍例如是0.04至2。在另一些實施例中，電子元件210與支撐層113之楊氏係數比值（Y_device ／Y_support ）的範圍例如是0.045至2。支撐層113的形成方法包括塗佈、印刷、濺鍍、化學氣相沉積或其組合。支撐層113的厚度（L_support ）例如是30μm至1000μm之間。電子元件210的厚度與支撐層113的厚度比值（L_device ／L_support ）範圍例如為0.03至5。在一些實施例中，軟膜層111與支撐層113的厚度比值（L_soft ／L_support ）範圍例如為0.2至30。

繼續參照圖1A，在一些實施例中，上述保護結構10a可以藉由黏著層（未繪示）與電子元件210貼合，其中黏著層分別配置於阻抗疊層130以及電子元件210之間，以及緩衝疊層110與電子元件210之間。黏著層的材料例如是樹脂膜、光學透明黏著劑（OCA）、熱熔膠黏著劑、光學感壓膠（PSA）、光學感壓樹脂（OCR）或以上的組合，但並不限於此。

請參照圖1B，在另一些實施例中，耐衝擊減震結構10a2與耐衝擊減震結構10a1相似，其差異在於耐衝擊減震結構10a2包括緩衝疊層110，但不包括阻抗疊層130，於此不再贅述。

圖2A至圖2B為依據本發明之實施例之具有耐衝擊減震結構之電子裝置的剖面示意圖。

在一些實施例中，耐衝擊減震結構10b與10c與上述耐衝擊減震結構10a1相似，但阻抗疊層130除了包括防刮耐磨保護層131之外，還包括硬質塗層133。硬質塗層133配置於防刮耐磨保護層131的上方。在一些實施例中，硬質塗層133為未圖案化層（未繪示），將防刮耐磨保護層131完全覆蓋。在另一些實施例中，硬質塗層133為圖案化層（圖2A與圖2B）。

請參照圖2A與圖2B，阻抗疊層130包括防刮耐磨保護層131、硬質塗層133以及軟性物質135。硬質塗層133為圖案化層，具有多個開口OP1，曝露出部分防刮耐磨保護層131之頂面。軟性物質135配置在多個開口OP1中，覆蓋開口OP1的底部。軟性物質135的楊氏係數低於或等於硬質塗層133的楊氏係數。在受到撞擊時，較硬之硬質塗層133有助耐衝擊減震結構10b或10c維持結構不變形，而較軟之軟性物質135則可以緩衝因撞擊產生的應力。在一些實施例中，硬質塗層133的楊氏係數（Y_hard ）範圍例如是10GPa至30GPa；軟性物質135的楊氏係數（Y_hard ）範圍例如是1GPa至30GPa。硬質塗層133的材料可以是無機材料，如類鑽碳、氮化矽或其組合。在另一些例子中，硬質塗層133的材料也可以是有機材料（或稱為聚合物），例如是異戊四醇三甲基丙烯酸酯、壓克力材料或其組合。在另一些實施例中，硬質塗層133更可以是上述有機材料與上述無機材料組合而成的複合材料層。在一些例子中，硬質塗層133可使用例如測鍍、蒸鍍、化學氣相沉積、物理氣相沉積等製程來形成。之後，再經由微影與蝕刻製程來圖案化，已形成多個開口OP1。軟性物質135的材料可以是有機材料（或稱為聚合物），例如是六甲基二硅氮烷（HMDS）、丙二醇甲醚醋酸酯（PGMEA）、壓克力樹脂（acrylic resin）、三甲氧基硅烷（trimethoxysilane）、聚甲基丙烯酸甲酯（PMMA）、甲基丙烯酸基丙基三甲氧基硅烷（methacryloxy propyl trimethoxyl silane）、苯乙烯共聚物（MS）、醋酸纖維素（CA）、壓克力（acrylic）系列的聚合物、矽烷（silane）或其組合，但不以此為限。軟性物質135可使用例如塗佈、印刷或其組合的製程填入多個開口OP1中。

請參照圖2A，在一些實施例中，耐衝擊減震結構10b硬質塗層133之第一頂面T1高於或等於軟性物質135之第二頂面T2。換句話說，硬質塗層133的第一頂面T1與軟性物質135的第二頂面T2形成凹凸狀。在一些實施例中，硬質塗層133之厚度（L_hard ）例如是5μm至35μm；軟性物質135的厚度（L_soft ）例如是1μm至35μm。

請參考圖2B，在一些實施例中，耐衝擊減震結構10c中的軟性物質135的第二頂面T2可與硬質塗層133的第一頂面T1齊平。換言之，的第二頂面T2可與硬質塗層133的第一頂面T1共平面。硬質塗層133之厚度（L_hard ）與軟性物質135的厚度例如是5μm至35μm。

圖3為依據本發明之實施例之具有耐衝擊減震結構之電子裝置的剖面示意圖。

請參照圖3，耐衝擊減震結構10d包括以上所述的緩衝疊層110以及阻抗疊層130。本實施例之阻抗疊層130包括防刮耐磨保護層131、硬質塗層133以及硬質支撐層137。硬質支撐層137配置於硬質塗層133與阻抗塗層130之間。硬質支撐層137可以降低硬質塗層133受到外物撞擊時而造成表面裂開的情形。硬質支撐層137的楊氏係數範圍（Y_{hard support} ）例如是10GPa至100GPa。在一些實施例中，硬質支撐層137的楊氏係數範圍例如是20GPa至80GPa。在另一些實施例中，硬質支撐層137的楊氏係數範圍例如是40GPa至60GPa。硬質支撐層137與硬質塗層133之楊氏係數比值（Y_{hard support} ／Y_hard ）例如是0.3至10。在另一些實施例中，楊氏係數比值（Y_{hard support} ／Y_hard ）的範圍例如是0.67至8。在又一些實施例中，楊氏係數比值（Y_{hard support} ／Y_hard ）的範圍例如是6至1.33。硬質支撐層137的厚度（L_{hard support} ）的厚度小於硬質塗層133的厚度。在一些實施例中，硬質支撐層137的厚度（L_{hard support} ）小於0.8μm。硬質支撐層137的厚度與硬質塗層133的厚度（L_hard ）比值（L_{hard support} ／L_hard ）為0.02至0.17。

防刮耐磨保護層131的楊氏係數範圍（Y_plastic ）例如是1GPa至20GPa。硬質支撐層137與防刮耐磨保護層131的楊氏係數比值（Y_{hard support} ／Y_plastic ）例如是0.5至100。在一些實施例中，楊氏係數比值（Y_{hard support} ／Y_plastic ）的範圍例如是1至80。在另一些實施例中，楊氏係數比值（Y_{hard support} ／Y_plastic ）的範圍例如是2至60。硬質支撐層137的厚度（L_{hard support} ）低於防刮耐磨保護層131的厚度。在一些實施例中，防刮耐磨保護層131的厚度（L_plastic ）例如是5至50μm。硬質支撐層137的厚度與防刮耐磨保護層131的厚度比值（L_{hard support} ／L_plastic ）為0.02至0.17。

硬質支撐層137可以是無機材料，例如是單一金屬、金屬氧化物、非金屬氧化物、非金屬氮化物、陶瓷材料或上述材料的單一種或兩種以上材料所組成的複合材料。進一步地說，硬質支撐層137例如是類鑽碳（Diamond-like Carbon, DLC）、氮化矽（Silicon nitride）、氧化矽、二氧化矽（Silica）、氮氧化矽、氧化鋁、鋁二氧化鈦、藍寶石鍍膜、氮氧化鈦、塗佈型阻氣層材料（SGB）或其組合。硬質支撐層137製造方法包括測鍍、蒸鍍、化學氣相沉積、物理氣相沉積或其組合。

圖4為依據本發明之實施例之具有電子元件之耐衝擊減震結構的剖面示意圖。

請參照圖4，耐衝擊減震結構10e包括緩衝疊層110以及以上所述的阻抗疊層130。緩衝疊層110包括軟膜層111和支撐層113。在前面的數個實施例中，軟膜層111和支撐層113之界面P1為平整面，也就是說，前面數個實施例之界面在各自的剖面圖中呈現為直線（如圖1A之P1）。在本實施例中，軟膜層111和支撐層113之界面P1為非平整面，例如是幾何曲面。也就是說界面P1在耐衝擊減震結構10e的剖面圖（圖4）中，可以為弧線、連續的弧線、折線、波浪線、凹凸狀或其組合。支撐層113下表面與軟膜層111上表面在界面P1處之幾何變化是相對應的。也就是說，支撐層113下表面與軟膜層111上表面在界面P1處是互補的，並且密合而沒有間隙。軟膜層111和支撐層113之界面P1為非平整面，例如是幾何曲面，可以增加支撐層113與軟膜層111之間的抗剪能力。

圖5為依據本發明之實施例之緩衝疊層的俯視圖。圖6A至圖6C為依據本發明之實施例之具有耐衝擊減震結構之電子裝置的剖面示意圖。

在前面的數個實施例中，軟膜層和支撐層為未圖案化層。然而，本發明的實施例，不限於此。軟膜層和/或支撐層也可以為圖案化層。

請參照圖5，軟膜層1111以及/或支撐層113是圖案化層。在本實施例中，支撐層113可以是以網格狀（grid）配置，多數個塊狀的軟膜層1111分佈在網格狀的支撐層113之中，以增強緩衝疊層抗剪能力。塊狀的軟膜層1111可以是不規則的形狀或是規則的形狀。塊狀的軟膜層1111的形狀例如是拱型、矩形、圓形、橢圓形、三角形、多角形、梯形或其組合。

請參照圖5，在塊狀的軟膜層1111為矩形的實施例中，多數個軟膜層1111彼此之間的水平距離D5可以是相等，或是不相等；垂直距離D6可以是相等，或是不相等的。多數個軟膜層1111彼此之間的水平的距離D5與垂直的距離D6可以是相等，或是不相等。多數個軟膜層1111的寬度W3可以是相等，或是不相等。多數個軟膜層1111的寬度W4可以是相等或是不相等。每一個軟膜層1111彼此之間的水平的寬度W3與垂直的寬度W4可以是相等，或是不相等。在一些實施例中，多數個軟膜層1111可以m´n的方式排列，m為多數個軟膜層1111在x方向上的個數，n為多數個軟膜層1111在y方向上的個數，m以及n都是正整數，並且m與n可以相等，或是相異。軟膜層1111的製造方法包括塗佈、印刷或其組合。軟膜層1111和支撐層113可以是以各種的方式來形成，以下舉數個例子來說明之。

圖6A所示之耐衝擊減震結構10f1為圖5之耐衝擊減震結構10f的第一示範實施例。請參照圖6A，耐衝擊減震結構10f1包括軟膜層111、軟膜層1111以及支撐層113。支撐層113呈網格狀。換言之，支撐層113包括相互交替的多數個凸區與多數個凹區，而形成凹凸結構。更詳細地說，支撐層113包括第一區R1與第二區R2。第一區R1為凸區；第二區R2為凹區。第一區R1的厚度t1大於第二區R2的厚度t2。第二區R2的厚度t2與第一區R1的厚度t1的比值大於0.3並且小於1。

支撐層113的第一區R1的底面與軟膜層111的頂面接觸；支撐層113的第二區A1的底面與軟膜層1111接觸。換言之，多數個軟膜層1111嵌入於支撐層113中。軟膜層111的位置與第二區R2的位置相對應。軟膜層1111的側壁與支撐層113的第一區R1接觸；軟膜層1111的頂面與支撐層113的第二區R2接觸。軟膜層1111的底面與軟膜層111接觸。換句話說，軟膜層111以及軟膜層1111與支撐層113的界面P1為凹凸狀。軟膜層1111的厚度範圍例如是20μm至350μm。在一些實施例中，軟膜層1111的材料與軟膜層111的材料相同。在另一些實施例中，軟膜層1111的材料與軟膜層111的材料不同。也就是說，軟膜層1111的楊氏係數與軟膜層111相應的楊氏係數可以是相同。在另一些實施例中，軟膜層1111的楊氏係數與軟膜層111相應的楊氏係數不同。

圖6B所示之耐衝擊減震結構10f2為圖5之耐衝擊減震結構10f的第二示範實施例。請參照圖6B，耐衝擊減震結構10f2與圖6A所示的耐衝擊減震結構10f1大致相同，其差異點在於耐衝擊減震結構10f2更包括多數個支撐層1131。從另一方面來說，支撐層1131與軟膜層1111被嵌入於支撐層113之中。支撐層1131配置於軟膜層111以及軟膜層1111之間。換言之，部分的軟膜層111與支撐層113接觸，另一部分的軟膜層111與支撐層1131接觸。在支撐層113為網格狀的實施例中，支撐層1131可以是塊狀。塊狀的支撐層1131可以是不規則的形狀或是規則的形狀。塊狀的支撐層1131的形狀例如是拱型、矩形、圓形、橢圓形、三角形、多角形、梯形或其組合。在一些實施例中，支撐層1131與軟膜層1111具有相同的形狀與大小。支撐層1131的材料可與支撐層113的材料相同或不同。也就是說，支撐層1131的楊氏係數與支撐層113的楊氏係數可以是相同或不同。在一些實施例中，支撐層1131的楊氏係數大於軟膜層1111的楊氏係數，且大於軟膜層111的楊氏係數。從縱向觀之，在電子元件210下方所設置之緩衝疊層110包括楊氏係數高、低、高、低相互交替的支撐層113、軟膜層1111、支撐層1131以及軟膜層111。藉由楊氏係數高、低、高、低相互交替的支撐層113、軟膜層1111、支撐層1131以及軟膜層111可以進一步為電子元件210提供良好的緩衝特性。

圖6C所示之耐衝擊減震結構10f3為圖5之耐衝擊減震結構10f的第三示範實施例。請參照圖6C，耐衝擊減震結構10f3與圖6B所示的耐衝擊減震結構10f2大致相同，其差異點在於軟膜層111與軟膜層1111之間以及支撐層113與軟膜層111之間的支撐層1132為連續層。換言之，在圖6B的實施例中，支撐層1131為不連續的塊狀結構；而在圖6C的實施例中，支撐層1132為連續的層狀結構。軟膜層111與軟膜層1111之間以及支撐層與113與軟膜層111之間均被支撐層1132分隔開來。支撐層1132的材料與支撐層113的材料可以相同或不同。軟膜層111的材料與1111的材料可以相同或不同。也就是說，支撐層1132的楊氏係數可以與支撐層113的楊氏係數相同或不同。軟膜層111的楊氏係數可以與軟膜層1111的楊氏係數相同或是不同。換言之，從縱向觀之，在電子元件210下方所設置之緩衝疊層110包括楊氏係數高、低、高、低相互交替的支撐層113、軟膜層1111、支撐層1132以及軟膜層111。藉由楊氏係數高、低、高、低相互交替的支撐層113、軟膜層1111、支撐層1132以及軟膜層111可以進一步為電子元件210提供良好的緩衝特性。

圖7為依據本發明之實施例之具有耐衝擊減震結構之電子裝置的剖面示意圖。

請參照圖7，耐衝擊減震結構10g與圖1A實施例之耐衝擊減震結構10a1相似，唯緩衝疊層110之軟膜層111以及支撐層113可以組成K層之多重疊層，其中K為正整數，且K大於2。在一些實施例中，多重疊層中軟膜層111和支撐層113在沿著與電子元件210的第二表面S2法線的方向（例如是垂直方向）上相互交替排列，其中距離電子元件210最遠者為軟膜層111，最靠近者為支撐層113。在一些實施例中，在多層疊層中，各軟膜層111（111a、111b）的楊氏係數隨著與電子元件210的距離增加而逐漸變化，變化的趨勢可以為逐漸變大或逐漸變小；各支撐層113（113a、113b）的楊氏係數隨著與電子元件210的距離增加而逐漸變化，變化的趨勢可以為逐漸變大或逐漸變小。在一多重疊層的層數K為4層的實施例中，多重疊層包括分別為第一支撐層113a、第一軟膜層111a、第二支撐層113b以及第二軟膜層111b。第一支撐層113a最接近電子元件210；而第二軟膜層111b最遠離電子元件210。

在一些實施例中，最靠近電子元件210的支撐層113為第一支撐層113a，其楊氏係數為A1；第二支撐層113b在第一支撐層113a下方，其楊氏係數為A2，其中楊氏係數A1大於楊氏係數A2。最靠近電子元件210之軟膜層111為第一軟膜層111a，其楊氏係數為B1；第二軟膜層111b在第一軟膜層111a下方，其楊氏係數為B2，楊氏係數B1大於楊氏係數B2。

在另一些實施例中，多重疊層結構中的軟膜層111與支撐層113的厚度也呈漸變的規律，厚度變化的趨勢可以為逐漸變大或逐漸變小，透過複合多層結構設計，使支撐層113材料維持於彈性範圍內，有效將能量傳遞至軟膜層111，同時降低電子產品於碰撞接觸過程中其內部或表面過大應變量（控致於彈性變形範圍內），導致功能失效，改善碰撞、衝擊後電子表面可視變形量。

圖8為依據本發明之實施例之具有耐衝擊減震結構之電子裝置的剖面示意圖。

請參照圖8，在耐衝擊減震結構10h中，支撐層113還可以包覆著流體115。包覆著流體115的支撐層113所形成之緩衝疊層110，可以使得電子元件210與緩衝疊層110中性軸分離，降低表層彎曲應力。在一些實施例中，支撐層113可以形成一個中空結構，再於其中填入流體115。流體115可以是真空油、矽油、低流速流體、空氣或其組合。

圖9為依據本發明之實施例之具有耐衝擊減震結構之電子裝置的剖面示意圖。

請參照圖9，本實施例之耐衝擊減震結構10i，與圖7所示之實施例的耐衝擊減震結構10g非常相似，唯第一支撐層113a改變為具有包覆流體115的第一支撐層113a’。在一些實施例中，在多層疊層中，各軟膜層111（111a’、111b’）的楊氏係數隨著與電子元件210的距離增加而逐漸變化，變化的趨勢可以為逐漸變大或逐漸變小；各支撐層113（113a’、113b’）的楊氏係數隨著與電子元件210的距離增加而逐漸變化，變化的趨勢可以為逐漸變大或逐漸變小。流體115可以是真空油、矽油、低流速流體、空氣或其組合。

圖10為依據本發明實施例之具有電子元件之耐衝擊減震結構的剖面示意圖。

請參照圖10，耐衝擊減震結構10j中，軟膜層111和支撐層113在沿著與電子元件210第二表面S2平行的方向（例如是水平方向）上交替排列。在一些實施例中，軟膜層111和支撐層113可以各自是長條狀。軟膜層111和支撐層113的上表面可以是齊平，以緊密地形成於電子元件210或其他黏合層或光學層的底部。當電子元件210受到撞擊時，相對較硬的支撐層113可以維持結構，而相對較軟的軟膜層111可以緩衝來自側向的應力。

圖11A為依據本發明實施例之具有電子元件之耐衝擊減震結構的剖面圖。圖11B為依據圖11A之實施例之緩衝層的俯視圖。換言之，在圖11B中，沿切線I-I’之剖面圖如圖11A之緩衝層111所示。

請參照圖11A之耐衝擊減震結構10k，與圖1A實施例之耐衝擊減震結構10a1相似，兩者差別在於耐衝擊減震結構10k的軟膜層111是由兩種材料組成，分別是圖案化的第三軟膜層1112以及第四軟膜層1113。其中圖案化的第三軟膜層1112比第四軟膜層1113硬。也就是說，圖案化的第三軟膜層1112的楊氏係數C1較高於第四軟膜層1113的楊氏係數C2。在一些實施例中，圖案化的第三軟膜層1112可以是彼此連續或不連續之圖案化層，有多個開口OP3形成於其中。開口OP3的形狀包括一些幾何圖形的排列，可以是三角形、矩形、六角形、圓形或其組合。在開口OP3為多個六角形的實施例中，圖案化的第三軟膜層1112的圖案又可稱為蜂巢結構圖案。第四軟膜層1113配置於圖案化的第三軟膜層1112的多個開口OP3之中，並且第四軟膜層1113與圖案化的第三軟膜層1112頂面齊平，也就是說圖案化的第三軟膜層1112以及第四軟膜層1113在同一個平面內。圖案化的第三軟膜層1112的楊氏係數以及第四軟膜層1113的楊氏係數皆低於支撐層113的楊氏係數。

請參考圖11A與圖11B，在圖11B中沿著切線I-I’的剖面圖如圖11A之緩衝層110所示。緩衝層110之圖案化的第三軟膜層1112具有蜂巢結構圖案。與圖1A實施例之耐衝擊減震結構10a1相似，兩者差別在於耐衝擊減震結構10k的緩衝層110中的軟膜層111是由兩種材料組成，分別是圖案化的第三軟膜層1112以及第四軟膜層1113。其中圖案化的第三軟膜層1112為上述之蜂巢結構圖案，並配置有多個開口OP3之中。第四軟膜層1113配置多個開口OP3中。圖案化的第三軟膜層1112比第四軟膜層1113硬。也就是說，圖案化的第三軟膜層1112的楊氏係數較高於第四軟膜層1113的楊氏係數高。

在以上圖4至圖11A的實施例中，是以耐衝擊減震結構包括緩衝疊層110以及阻抗疊層130來說明，然而，在其他的一些實施例中，本發明的耐衝擊減震結構也可以包括緩衝疊層110，但不包括阻抗疊層130。換言之，其他的實施例之耐衝擊減震結構與圖4至圖11A之耐衝擊減震結構相似，但不包括緩衝疊層110。

圖12為依據本發明實施例之具有耐衝擊減震結構之電子裝置的剖面圖。

請參照圖12，耐衝擊減震結構10l中，與圖1A實施例之耐衝擊減震結構10a1相似，唯電子元件210與阻抗疊層130之間更包括光學層310。光學層310可以是黑色濾光層，其光學路徑於Z軸的光學穿透度小於30%。在另一些實施例中，光學層310可以是彩色濾光層，其光學路徑於Z軸的光學穿透度為70%至98%。光學層310可以是絕緣體、半導體、導體或其組合。光學層310可以是單層膜或是多層膜。

在其他實施例中，在電子元件210與緩衝層110之間也可以包括光學層。

以下對本案實施例保護結構之功效以實驗及模擬進行說明。

＜實驗例＞

本實驗例是以圖1A所示之具有耐衝擊減震結構10a1與電子元件210的電子裝置做為樣品A來進行落球撞擊測試。換言之，樣品A由下而上依序是軟膜層111、支撐層113、電子元件210、阻抗疊層130的堆疊結構。軟膜層111為矽膠，厚度為1700μm，楊氏係數為0.046GPa；支撐層113為金屬箔（Metal Foil）不銹鋼材質，厚度為30μm，楊氏係數為193GPa；阻抗疊層130為防刮耐磨保護層，其組成材料為異戊四醇三甲基丙烯酸酯（pentaerythritol tri （meth） acrylate）或壓克力材料 （acrylate）與聚亞酼胺（HC/PI），厚度為40μm，楊氏係數為11.728GPa；電子元件210為發光元件，其厚度為84.24μm，楊氏係數為10.265GPa。實驗的條件係以135克重的壓克力球在阻抗疊層130正上方35公分高度自由落下撞擊之，藉以測試上述耐衝擊減震結構的抗衝擊能力。實驗結果顯示，電子元件210在經過131次重複的落球撞擊測試後，電子元件210的發光區仍可正常運作。

＜比較例＞

比較例所採用的樣品B與實驗例的樣品A相似，但不具有軟膜層111、支撐層113。換言之，樣品B由上而下依序是電子元件210、阻抗疊層130。阻抗疊層130為防刮耐磨保護層，其組成材料為異戊四醇三甲基丙烯酸酯（pentaerythritol tri （meth） acrylate）或壓克力材料（acrylate）與聚亞酼胺（HC/PI），厚度為40μm，楊氏係數為11.728GPa；電子元件210為發光元件，其厚度為84.24μm，楊氏係數為10.265GPa。以相同的測試條件進行測試後，電子元件210的發光區無法正常運作。實驗的結果顯示僅有阻抗疊層之電子元件無法通過落球撞擊測試，阻抗疊層的保護能力不足以完全保護電子元件功能的完整性。

＜模擬例＞

以下以有限元素法（Finite Element Method, FEM）分別對疊結構A與堆疊結構B進行表面最大下壓力（Maximum Normal Stress）的模擬。堆疊結構A與樣品A相似；堆疊結構B與樣品B相似。

模擬的結果顯示，堆疊結構A中正向最大壓力為247.9MPa，垂直方向的應變為-1.577%；堆疊結構B中正向最大壓力為281MPa，垂直方向的應變為-2.179%。堆疊結構A的整體位移量比堆疊結構B減少至少25%。配置有緩衝疊層的堆疊結構A最大下壓力下降幅度大於12%，提升了電子裝置的耐衝擊能力。

本發明實施例之具有阻抗疊層以及緩衝疊層耐衝擊減震結構可以形成在或貼合在電子元件（例如軟性電子元件）上，藉以減少電子元件受到外力撞擊，進而增加電子產品的使用壽命及可靠度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為標準。

110‧‧‧緩衝疊層 111、1111‧‧‧軟膜層

111a、111a’‧‧‧第一軟膜層

111b、111b’‧‧‧第二軟膜層

1112‧‧‧第三軟膜層

1113‧‧‧第四軟膜層

113、1131、1132‧‧‧支撐層（Support Film）

113a、113a’‧‧‧第一支撐層

113b、113b’‧‧‧第二支撐層

115‧‧‧流體

130‧‧‧阻抗疊層

131‧‧‧防刮耐磨保護層

133‧‧‧硬質塗層

135‧‧‧軟性物質

137‧‧‧硬質支撐層

210‧‧‧電子元件

310‧‧‧光學層

S1、S2‧‧‧表面

T1、T2‧‧‧頂面

P1‧‧‧界面

R1‧‧‧第一區

R2‧‧‧第二區

OP1、OP3‧‧‧開口

D5、D6‧‧‧距離

W3、W4‧‧‧寬度

Y_device、Y_r、Y_soft、Y_support、Y_hard、Y_{hard support}、Y_plastic‧‧‧楊氏係數

L_device、L_r、L_soft、L_support、L_hard、L_{hard support}、L_plastic、t1、t2‧‧‧厚度

I-I’‧‧‧切線

圖1A、圖1B、圖2A、圖2B、圖3、圖4、圖6A至圖6C、圖7至圖10、圖11A以及圖12為依據本發明數個實施例之具有耐衝擊減震結構之電子裝置的剖面示意圖。 圖5為依據本發明之實施例之緩衝疊層的俯視圖。 圖11B為圖11A中的緩衝疊層之軟膜層沿著切線I-I’的俯視圖。

Claims (20)

1. 一種耐衝擊減震結構，適用於電子元件，包括： 阻抗疊層，配置於所述電子元件的第一表面上；以及 緩衝疊層，配置於所述電子元件的第二表面上，其中所述第二表面與所述第一表面相對應，所述緩衝疊層包括： 軟膜層；以及 支撐層，所述支撐層配置於所述軟膜層與所述電子元件之間。
2. 如申請專利範圍第1項所述之耐衝擊減震結構，其中所述阻抗疊層的楊氏係數介於1至60GPa；所述軟膜層的楊氏係數介於0.05至1GPa；所述支撐層的楊氏係數介於50至300GPa。
3. 如申請專利範圍第1項所述之耐衝擊減震結構，其中所述阻抗疊層包括有機材料與無機材料之複合材料。
4. 如申請專利範圍第1項所述之耐衝擊減震結構，其中所述阻抗疊層包括有機材料製成之防刮耐磨保護層。
5. 如申請專利範圍第4項所述之耐衝擊減震結構，其中所述阻抗疊層包括： 圖案化硬質塗層，配置於所述防刮耐磨保護層上方；以及 軟性物質，配置於所述圖案化硬質塗層之多個開口中。
6. 如申請專利範圍第5項所述之耐衝擊減震結構，其中所述阻抗疊層更包括硬質支撐層，配置於所述圖案化硬質塗層與所述防刮耐磨保護層之間。
7. 如申請專利範圍第1項所述之耐衝擊減震結構，其中所述阻抗疊層與所述電子元件之間包括光學層。
8. 如申請專利範圍第7項所述之耐衝擊減震結構，其中所述光學層包括黑色濾光層或彩色濾光層。
9. 一種耐衝擊減震結構，適用於電子元件，其中所述電子元件具有第一表面以及與所述第一表面相對應的第二表面，所述耐衝擊減震結構包括： 緩衝疊層，配置於所述電子元件的所述第二表面上，所述緩衝疊層包括： 軟膜層；以及 支撐層，所述支撐層配置於所述軟膜層與所述電子元件之間。
10. 如申請專利範圍第1項或第9項所述之耐衝擊減震結構，其中所述支撐層的楊氏係數大於所述軟膜層的楊氏係數。
11. 如申請專利範圍第1項或第9項所述之耐衝擊減震結構，其中所述支撐層與所述軟膜層之界面具有幾何曲面。
12. 如申請專利範圍第1項或第9項所述之耐衝擊減震結構，其中所述支撐層具有網格狀。
13. 如申請專利範圍第1項或第9項所述之耐衝擊減震結構，其中所述支撐層為多數層，且所述軟膜層為多數層，沿著所述電子元件的所述第二表面的法線方向以互相交替的方式形成堆疊結構，其中堆疊層數大於2。
14. 如申請專利範圍第13項所述之耐衝擊減震結構，其中所述堆疊結構中，所述軟膜層楊氏係數或厚度數值隨著與所述電子元件之間的距離的增加而逐漸增加或減少，所述支撐層的楊氏係數或厚度數值隨著與所述電子元件之間的距離的增加而逐漸增加或減少。
15. 如申請專利範圍第14項所述之耐衝擊減震結構，其中所述堆疊結構的最接近所述電子元件的所述支撐層包覆流體。
16. 如申請專利範圍第1項或第9項所述之耐衝擊減震結構，其中所述支撐層包覆流體。
17. 如申請專利範圍第1項或第9項所述之耐衝擊減震結構，其中所述軟膜層和所述支撐層在沿著與所述電子元件之所述第二表面平行的方向上交替排列設置形成堆疊結構。
18. 如申請專利範圍第1項或第9項所述之耐衝擊減震結構，其中所述軟膜層包括兩種不同的材料。
19. 如申請專利範圍第18項所述之耐衝擊減震結構，其中所述軟膜層包括： 圖案化的第三軟膜層，其具有多個開口；以及 第四軟膜層，配置於所述圖案化的第三軟膜層之所述多個開口中。
20. 一種電子裝置，包括： 電子元件；以及 如申請專利範圍第1至19項任何一項所述之衝擊減震結構或僅包含所述衝擊減震結構之所述阻抗疊層或所述緩衝疊層，配置所述電子元件上。