TW201909570A

TW201909570A - 接收裝置以及訊號轉換方法

Info

Publication number: TW201909570A
Application number: TW106124950A
Authority: TW
Inventors: 康文柱; 陳昱竹; 李易霖
Original assignee: 創意電子股份有限公司; 台灣積體電路製造股份有限公司
Priority date: 2017-07-25
Filing date: 2017-07-25
Publication date: 2019-03-01
Also published as: TWI635713B

Abstract

一種接收裝置包含一第一運算電路、一誤差截剪器、一資料截剪器、一第二運算電路以及一等化電路。第一運算電路用以依據一等化訊號以及一回授訊號產生一運算訊號。誤差截剪器用以依據運算訊號產生一誤差訊號。資料截剪器用以依據運算訊號產生一資料訊號。第二運算電路用以依據資料訊號以及誤差訊號產生一第一等化係數、一第二等化係數以及一第三等化係數。等化電路用以依據第一等化係數、第二等化係數以及第三等化係數產生回授訊號。等化電路的一增益值相關於第一等化係數。等化電路的一時間常數相關於第二等化係數以及第三等化係數。

Description

接收裝置以及訊號轉換方法

本揭示中所述實施例內容是有關於一種積體電路，且特別地是有關於具有消除符元間干擾(inter-symbol interference；ISI)機制的接收裝置以及訊號轉換方法。

在通訊系統中，發送端與接收端透過通道(channel)交換資料。基於通道的特性，接收端所接收到的訊號可能會發生失真(distortion)。失真將會造成符元間干擾(ISI)。如此，接收端將會誤判資料。

有鑒於此，本揭示內容提出一種接收裝置以及訊號轉換方法，藉以解决先前技術所述及的問題。

本揭示內容之一實施方式係關於一種接收裝置包含一第一運算電路、一誤差截剪器、一資料截剪器、一第二運算電路以及一等化電路。第一運算電路用以依據一等化訊號以及一回授訊號產生一運算訊號。誤差截剪器用以依據運算訊號產生一誤差訊號。資料截剪器用以依據運算訊號產生一資料訊號。第二運算電路用以依據資料訊號以及誤差訊號產生一第一等化係數、一第二等化係數以及一第三等化係數。等化電路用以依據第一等化係數、第二等化係數以及第三等化係數產生回授訊號。等化電路的一增益值相關於第一等化係數。等化電路的一時間常數相關於第二等化係數以及第三等化係數。

本揭示內容之一實施方式係關於一種訊號轉換方法。訊號轉換方法包含：藉由一第一運算電路依據一等化訊號以及一回授訊號產生一運算訊號；藉由一誤差截剪器依據運算訊號產生一誤差訊號；藉由一資料截剪器依據運算訊號產生一資料訊號；藉由一第二運算電路依據資料訊號以及誤差訊號產生一第一等化係數、一第二等化係數以及一第三等化係數；以及藉由一等化電路依據第一等化係數、第二等化係數以及第三等化係數產生回授訊號。等化電路的一增益值相關於第一等化係數。等化電路的一時間常數相關於第二等化係數以及第三等化係數。

綜上所述，接收裝置基於該些等化係數產生回授訊號，且依據等化訊號以及回授訊號產生運算訊號。藉此，可降低接收裝置中的符號間干擾以提高通訊品質。

TS‧‧‧發送訊號

RS‧‧‧接收訊號

W1、W2‧‧‧波形

200‧‧‧接收裝置

202‧‧‧放大器

204‧‧‧等化器

206‧‧‧運算電路

208‧‧‧誤差截剪器

210‧‧‧資料截剪器

212‧‧‧邊緣截剪器

214‧‧‧時脈資料回復器

216‧‧‧運算電路

218‧‧‧等化電路

2182‧‧‧濾波電路

2184‧‧‧數位類比轉換器

AS‧‧‧放大訊號

ES‧‧‧等化訊號

CS‧‧‧運算訊號

FB‧‧‧回授訊號

S_ERR‧‧‧誤差訊號

S_DATA‧‧‧資料訊號

S_EDGE‧‧‧邊緣訊號

CLK1‧‧‧時脈訊號

CLK2‧‧‧時脈訊號

V_REF‧‧‧參考電壓

h[1]‧‧‧等化係數

h[2]‧‧‧等化係數

h[3]‧‧‧等化係數

300‧‧‧訊號

302、304、306、308‧‧‧位置

P1‧‧‧前游標

P2‧‧‧後游標

UI9、UI[k]、UI[k+1]、UI[k+2]、UI[k+3]‧‧‧時間

500‧‧‧訊號轉換方法

S510、S520、S530、S540、S550‧‧‧步驟

為讓本揭示之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖是依照本揭示一些實施例所繪示的符元間干擾的示意圖；第2圖是依照本揭示一些實施例所繪示的一種接收裝置的示意圖；第3圖是依照本揭示一些實施例所繪示的第1圖中等化訊號的示意圖；第4圖是依照本揭示一些實施例所繪示的第1圖中等化訊號、回授訊號以及運算訊號的示意圖；以及第5圖是依照本揭示一些實施例所繪示的一種訊號轉換方法的步驟流程圖。

請參考第1圖。第1圖是依照本揭示一些實施例所繪示的符元間干擾的示意圖。在一些實施例中，一發送裝置透過一通道(channel)將發送訊號TS傳輸給一接收裝置(例如：第2圖的接收裝置200)。發送訊號TS經由通道傳輸後形成接收訊號RS。接收訊號RS被接收裝置接收。

以第1圖示例而言，發送訊號TS包含兩個方波。換另一個方式解釋，發送訊號TS包含三個符元(symbol)。該些符元分別對應於邏輯值”1”、邏輯值”0”、邏輯值”1”。在一些實施例中，任兩相鄰的符元之間的資料間隔被定義為單位間隔(unit interval；UI)。基於通道特性，各個方波將會變成緩升緩降的波形。舉例而言，第一個方波會變成波形W1，而第二個方波會變成波形W2。據此，接收訊號RS(例如：波形W1與波形W2的疊合結果)形成且將會發生符元間干擾(inter-symbol interference；ISI)。以第1圖示例而言，由於符元間干擾，接收訊號RS會被判讀為邏輯值”1”、邏輯值”1”、邏輯值”1”。也就是說，位於時間UI9處的資料將會被誤判。

請參考第2圖。第2圖是依照本揭示一些實施例所繪示的一種接收裝置200的示意圖。

在一些實施例中，接收裝置200包含放大器202、等化器204、運算電路206、誤差截剪器208、資料截剪器210、邊緣截剪器212、時脈資料回復器214、運算電路216以及等化電路218。

在一些實施例中，放大器202用以依據接收訊號RS產生放大訊號AS。舉例而言，放大器202放大接收訊號RS以輸出放大訊號AS。在一些實施例中，放大器202是以可變增益放大器(variable gain amplifier；VGA)實現。各種得以實現放大器202的元件皆在本揭示內容的考量範圍內。

在一些實施例中，等化器204用以依據放大訊號AS產生等化訊號ES。舉例而言，等化器204對放大訊號AS執行等化操作以輸出等化訊號ES。在一些實施例中，等化器204是以連續時間線性等化器(continuous time linear equalizer；CTLE)實現。各種得以實現等化器204的元件皆在本揭示內容的考量範圍內。

在一些實施例中，運算電路206用以依據等化訊號ES以及回授訊號FB產生運算訊號CS。在一些實施例中，運算電路206是以加法器實現。舉例而言，運算電路206將等化訊號ES減去回授訊號FB以輸出運算訊號CS。各種得以實現運算電路206的元件皆在本揭示內容的考量範圍內。

在一些實施例中，誤差截剪器208用以依據運算訊號CS產生誤差訊號SERR。在一些實施例中，誤差截剪器208用以將運算訊號CS與參考電壓VREF進行比較以輸出誤差訊號SERR。舉例而言，當運算訊號CS的其中一個符元的電壓值大於參考電壓VREF，誤差訊號SERR的一對應符元將被設定為”+1”。相應的，當該其中一個符元的該電壓值小於參考電壓VREF，該對應符元將被設定為”-1”。據此，誤差訊號SERR產生。在一些實施例中，誤差截剪器208基於時脈訊號CLK2運作。

在一些實施例中，資料截剪器210用以依據運算訊號CS產生資料訊號SDATA。在一些實施例中，資料截剪器210用以將運算訊號CS與中間電壓進行比較以輸出資料訊號SDATA。在一些實施例中，中間電壓低於參考電壓VREF。舉例而言，當運算訊號CS的其中一個符元的電壓值大於中間電壓，資料訊號SDATA的一對應符元被設定為邏輯值”1”。相應的，當該其中一個符元的該電壓值小於中間電壓，該對應符元被設定為邏輯值”0”。據此，資料訊號SDATA產生。在一些實施例中，資料截剪器210基於時脈訊號CLK2運作。

在一些實施例中，運算電路216用以依據資料訊號SDATA以及誤差訊號SERR產生等化係數h[1]、等化係數h[2]以及等化係數h[3]。在一些實施例中，運算電路216對資料訊號SDATA以及誤差訊號SERR進行可適應性演算法以計算出等化係數h[1]、等化係數h[2]以及等化係數h[3]。可適應性演算法例如是最小均方(least mean square；LMS)演算法，且運算電路216包含例如最小均方濾波電路。各種演算法皆在本揭示內容的考量範圍內。運算電路216的實現方式則搭配演算法。

在一些實施例中，等化電路218用以依據等化係數h[1]、等化係數h[2]以及等化係數h[3]產生回授訊號FB。在一些實施例中，等化電路218的脈衝響應關聯於等化係數h[1]、等化係數h[2]以及等化係數h[3]。在一些實施例中，等化電路218包含濾波電路2182以及類比數位轉換器2184。

在一些實施例中，濾波電路2182包含電阻電容(RC)電路。電阻電容電路對應於一時間常數(time constant)。在一些實施例中，時間常數關聯於等化係數h[2]以及等化係數h[3]。在一些實施例中，時間常數是基於等化係數h[2]以及等化係數h[3]所決定。在一些實施例中，類比數位轉換器2184對應於一增益值(gain value)。在一些實施例中，增益值關聯於等化係數h[1]。在一些實施例中，增益值是基於等化係數h[1]所決定。

在一些實施例中，等化電路218用以依據時間常數以及增益值輸出回授訊號FB。回授訊號FB的產生方式將於後段進行詳述。在一些實施例中，回授訊號FB為一類比訊號。如前所述，運算電路206將等化訊號ES減去回授訊號FB以輸出運算訊號CS。在一些實施例中，等化電路218是以無限脈衝響應/決策回授等化器(infinite impulse response/decision feedback equalizer；IIR/DEF)實現。各種得以實現等化電路218的元件皆在本揭示內容的考量範圍內。

請參考第3圖。第3圖是依照本揭示一些實施例所繪示的第2圖中等化訊號ES的示意圖。在一些實施例中，訊號300為第1圖中的等化訊號ES。在一些實施例中，訊號300對應於等化訊號ES中的一個符元。第3圖中的訊號300僅用以示例之目的。等化訊號ES的各種波形皆在本揭示內容的考量範圍內。

在一些實施例中，訊號300包含位置302、位置304、位置306以及位置308。位置302對應於訊號300的峰值。位置302對應於峰值時間UI[k]。

在一些實施例中，位置304對應時間UI[k+1]。位置306對應時間UI[k+2]。位置308對應時間UI[k+3]。在一些實施例中，時間UI[k+1]與時間UI[k]之間相差一個單位間隔(UI)。相應地，時間UI[k+2]與時間UI[k+1]之間相差一個單位間隔。時間UI[k+3]與時間UI[k+2]之間相差一個單位間隔。在一些實施例中，位於位置304的值被視為等化係數h[1]。位於位置306的值被視為等化係數h[2]。位於位置308的值被視為等化係數h[3]。

在一些實施例中，訊號300中位於位置302之前的部分(上升邊緣)被視為前游標(pre-cursor)P1，且訊號300中位於位置302之後的部分(下降邊緣)被視為後游標(post-cursor)P2。等效而言，等化係數h[1]、等化係數h[2]以及等化係數h[3]位於訊號300的後游標P2。

由於訊號300的後游標P2與下一個符元的前游標會形成符元間干擾，因此訊號300的後游標P2需要被適當地消除，以避免誤判資料。

請參考第4圖。第4圖是依照本揭示一些實施例所繪示的第2圖中等化訊號ES、回授訊號FB以及運算訊號CS的示意圖。第4圖中的等化訊號ES、回授訊號FB以及運算訊號CS僅用以示例之目的。等化訊號ES、回授訊號FB以及運算訊號CS的各種波形皆在本揭示內容的考量範圍內。

以第4圖示例而言，回授訊號FB的波形相似於等化訊號ES的後游標P2。如前所述，在一些實施例中，運算電路206將等化訊號ES減去回授訊號FB以產生運算訊號CS。如第4圖所示，相較於等化訊號ES，運算訊號CS為較窄。在這種情況下，運算訊號CS較不易與下一個符元的前游標形成符元間干擾。如何產生回授訊號FB將於下段進行詳述。

在一些實施例中，等化電路218的脈衝響應得以從以下公式(1)而取得：

其中H(s)代表等化電路218於頻域(frequency domain)上的脈衝響應，g代表前述的類比數位轉換器2184的增益值，s代表頻率，且RC代表前述的濾波電路2182的時間常數。

上述公式(1)經由拉普拉斯轉換(Laplace transform)後產生以下公式(2)：

其中h(t)代表等化電路218於時域(time domain)上的脈衝響應。在一些實施例中，h(t)為回授訊號FB。

將上述公式(2)微分後產生以下公式(3)：

接著，將上述公式(3)移項且將部分參數代入上述公式(3)後產生以下公式(4)：

其中T代表前述的單位間隔(UI)，h(2T)對應等化訊號ES的等化係數h[2]，且h(3T)對應等化訊號ES的等化係數h[3]。

在一些實施例中，h(t)為回授訊號FB，h(2T)為等化係數h[2]，且h(3T)為等化係數h[3]。以下將針對如何決定上述公式(2)中的h(t)進行詳述。

在一些實施例中，類比數位轉換器2184的增益值(例如：公式(2)中的增益值g)是基於等化係數h[1]所決定。舉例而言，類比數位轉換器2184的增益值等於等化訊號ES的等化係數h[1]。由於等化係數h[1]對下一個符元的前游標具有較為明顯的影響，因此以等化係數h[1]作為等化電路218的脈衝響應的振幅。

在一些實施例中，濾波電路2182的時間常數(例如：公式(2)中的時間常數RC)是基於等化係數h[2]以及等化係數h[3]所決定。舉例而言，濾波電路2182的時間常數是利用公式(4)所決定。由於等化係數h[2]與等化係數h[3]之間的斜率值對應於等化訊號ES的衰減，因此，在一些實施例中，等化係數h[2]與等化係數h[3]之間的斜率值用來決定等化電路218的脈衝響應的衰減。如此，可使得回授訊號FB的波形與等化訊號ES的後游標P2較為接近。

據此，藉由從等化訊號ES中減去回授訊號FB，等化訊號ES的後游標P2得以被消除。如此，符元間干擾得以被降低。上述回授訊號FB的產生方式僅用以示例之目的。回授訊號FB的各種產生方式皆在本揭示內容的考量範圍內。

在一些實施例中，邊緣截剪器212用以依據運算訊號CS產生邊緣訊號SEDGE。在一些實施例中，邊緣截剪器212基於時脈訊號CLK1運作。舉例而言，邊緣截剪器212依據時脈訊號CLK1對運算訊號CS的上升邊緣或下降邊緣進行取樣以輸出邊緣訊號SEDGE。

在一些實施例中，時脈資料回復器214用以依據邊緣訊號SEDGE以及資料訊號SDATA產生時脈訊號CLK1與時脈訊號CLK2。在一些實施例中，時脈訊號CLK1與時脈訊號CLK2之間的相位差為90度。

在一些實施例中，時脈資料回復器214包含一偵測器、一迴路濾波電路、一相位內差器以及一時脈訊號產生/調整電路。偵測器接收邊緣訊號SEDGE以及資料訊號SDATA。偵測器偵測邊緣訊號SEDGE以及資料訊號SDATA之間的誤差以產生一誤差訊號。迴路濾波電路將誤差訊號與至少一臨界值進行比較以產生一控制訊號。在一些實施例中，該至少一臨界值包含一頻率臨界值以及一相位臨界值。相位內差器依據控制訊號產生一調整訊號。時脈訊號產生/調整電路依據調整訊號產生或調整時脈訊號CLK1以及時脈訊號CLK2。在一些實施例中，時脈訊號產生/調整電路依據調整訊號將時脈訊號CLK1與時脈訊號CLK2往同一相位方向進行調整。舉例而言，當調整訊號的狀態為「上」(UP)時，時脈訊號產生/調整電路可將時脈訊號CLK1與時脈訊號CLK2之時脈的相位往正方向調整。或者，當調整訊號的狀態為「下」(DOWN)時，時脈訊號產生/調整電路可將時脈訊號CLK1與時脈訊號CLK2之時脈的相位往負方向調整。

上述時脈資料回復器214的實現方式僅用以示例之目的。時脈資料回復器214的各種實現方式皆在本揭示內容的考量範圍內。

在一些實施例中，運算電路216對資料訊號SDATA以及誤差訊號SERR進行可適應性演算法以計算出參考電壓VREF。在一些實施例中，參考電壓VREF被提供給誤差截剪器208，以使誤差截剪器208得以將運算訊號CS與參考電壓VREF進行比較。

上述接收裝置200的實現方式僅用以示例之目的。接收裝置200的各種實現方式皆在本揭示內容的考量範圍內。

請參考第5圖。第5圖是依照本揭示一些實施例所繪示的一訊號轉換方法500的流程圖。訊號轉換方法500包含步驟S510、步驟S520、步驟S530、步驟S540以及步驟S550。在一些實施例中，訊號轉換方法500被應用於第2圖的接收裝置200中。為了以較佳的方式理解本揭示內容，訊號轉換方法500將搭配第2圖的接收裝置200進行討論，但本揭示內容不以此為限制。

在步驟S510中，運算電路206依據等化訊號ES以及回授訊號FB產生運算訊號CS。在一些實施例中，運算電路206將等化訊號ES減去回授訊號FB以輸出運算訊號CS。在一些實施例中，運算電路206是以加法器實現。

在步驟S520中，誤差截剪器208依據運算訊號CS產生誤差訊號SERR。在一些實施例中，誤差截剪器208將運算訊號CS與參考電壓VREF進行比較以輸出誤差訊號SERR。

在步驟S530中，資料截剪器210依據運算訊號CS產生資料訊號SDATA。在一些實施例中，資料截剪器210將運算訊號CS與中間電壓進行比較以輸出資料訊號SDATA。在一些實施例中，中間電壓低於參考電壓VREF。

在步驟S540中，運算電路216依據資料訊號SDATA以及誤差訊號SERR產生等化係數h[1]、等化係數h[2]以及等化係數h[3]。在一些實施例中，運算電路216對資料訊號SDATA以及誤差訊號SERR進行最小均方演算法以計算出等化係數h[1]、等化係數h[2]以及等化係數h[3]。各種演算法皆在本揭示內容的考量範圍內。

在步驟S550中，等化電路218依據等化係數h[1]、等化係數h[2]以及等化係數h[3]產生回授訊號FB。在一些實施例中，等化電路218包含濾波電路2182以及類比數位轉換器2184。濾波電路2182對應於時間常數，且類比數位轉換器2184對應於增益值。在一些實施例中，時間常數是基於等化係數h[2]以及等化係數h[3]所決定，且增益值是基於等化係數h[1]所決定。在一些實施例中，等化電路218依據時間常數以及增益值產生回授訊號FB。

上述訊號轉換方法500的敘述包含示例性的操作，但訊號轉換方法500的該些操作不必依所顯示的順序被執行。訊號轉換方法500的該些操作的順序得以被變更，或者該些操作得以在適當的情況下被同時執行、部分同時執行或部分省略，皆在本揭示之實施例的精神與範圍內。

雖然本揭示已以實施方式揭示如上，然其並非用以限定本揭示，任何本領域具通常知識者，在不脫離本揭示之精神和範圍內，當可作各種之更動與潤飾，因此本揭示之保護範圍當視後附之申請專利範圍所界定者為準。

Claims

一種接收裝置，包含：一第一運算電路，用以依據一等化訊號以及一回授訊號產生一運算訊號；一誤差截剪器，用以依據該運算訊號產生一誤差訊號；一資料截剪器，用以依據該運算訊號產生一資料訊號；一第二運算電路，用以依據該資料訊號以及該誤差訊號產生一第一等化係數、一第二等化係數以及一第三等化係數；以及一等化電路，用以依據該第一等化係數、該第二等化係數以及該第三等化係數產生該回授訊號，其中該等化電路的一增益值相關於該第一等化係數，且該等化電路的一時間常數相關於該第二等化係數以及該第三等化係數。
如請求項1所述的接收裝置，其中該等化電路的一脈衝響應關聯於該第一等化係數、該第二等化係數以及該第三等化係數。
如請求項1所述的接收裝置，其中該第一等化係數、該第二等化係數以及該第三等化係數關聯於該等化訊號的一後游標(post-cursor)。
如請求項1所述的接收裝置，其中該等化電路包含：一濾波電路，對應於該時間常數，該一時間常數是基於該第二等化係數以及該第三等化係數決定；以及一數位類比電路，對應於該增益值，該增益值是基於該第一等化係數決定，其中該等化電路依據該時間常數以及該增益值輸出該回授訊號。
如請求項4所述的接收裝置，其中該時間常數是基於一公式決定，且該公式如下：其中RC代表該時間常數，h[2]代表該第二等化係數，h[3]代表該第三等化係數，T代表一單位間隔，且該單位間隔為該等化訊號的資料間隔。
如請求項1所述的接收裝置，其中該第一等化係數、該第二等化係數以及該第三等化係數分別對應於該等化訊號的一第一時間、一第二時間以及一第三時間，該第一時間與該等化訊號的一峰值時間相差一單位間隔，該第二時間與該第一時間相差該單位間隔，該第三時間與該第二時間相差該單位間隔，且該單位間隔為該等化訊號的資料間隔。
如請求項1所述的接收裝置，更包含：一邊緣截剪器，用以依據該運算訊號產生一邊緣訊號；以及一時脈資料回復器，用以依據該資料訊號以及該邊緣訊號產生一第一時脈訊號以及一第二時脈訊號，其中該第一時脈訊號被傳輸至該邊緣截剪器，該第二時脈訊號被傳輸至該資料截剪器，且該第一時脈訊號與該第二時脈訊號之間的一相位差為90度。
一種訊號轉換方法，包含：藉由一第一運算電路依據一等化訊號以及一回授訊號產生一運算訊號；藉由一誤差截剪器依據該運算訊號產生一誤差訊號；藉由一資料截剪器依據該運算訊號產生一資料訊號；藉由一第二運算電路依據該資料訊號以及該誤差訊號產生一第一等化係數、一第二等化係數以及一第三等化係數；以及藉由一等化電路依據該第一等化係數、該第二等化係數以及該第三等化係數產生該回授訊號，其中該等化電路的一增益值相關於該第一等化係數，且該等化電路的一時間常數相關於該第二等化係數以及該第三等化係數。
如請求項8所述的訊號轉換方法，其中該等化電路的一脈衝響應關聯於該第一等化係數、該第二等化係數以及該第三等化係數。
如請求項8所述的訊號轉換方法，其中該第一等化係數、該第二等化係數以及該第三等化係數關聯於該等化訊號的一後游標。
如請求項8所述的訊號轉換方法，其中產生該回授訊號包含：藉由該等化電路依據該時間常數以及該增益值輸出該回授訊號，其中該時間常數對應於一濾波電路且該時間常數是基於該第二等化係數以及該第三等化係數決定，該增益值對應於一數位類比電路且該增益值是基於該第一等化係數決定。
如請求項11所述的訊號轉換方法，其中該時間常數是基於一公式決定，其中該公式如下：其中RC代表該時間常數，h[2]代表該第二等化係數，h[3]代表該第三等化係數，T代表一單位間隔，且該單位間隔為該等化訊號的資料間隔。
如請求項8所述的訊號轉換方法，其中該第一等化係數、該第二等化係數以及該第三等化係數分別對應於該等化訊號的一第一時間、一第二時間以及一第三時間，該第一時間與該等化訊號的一峰值時間相差一單位間隔，該第二時間與該第一時間相差該單位間隔，該第三時間與該第二時間相差該單位間隔，且該單位間隔為該等化訊號的資料間隔。
如請求項8所述的訊號轉換方法，更包含：藉由一邊緣截剪器依據該運算訊號產生一邊緣訊號；以及藉由一時脈資料回復器依據該資料訊號以及該邊緣訊號產生一第一時脈訊號以及一第二時脈訊號，其中該第一時脈訊號被傳輸至該邊緣截剪器，該第二時脈訊號被傳輸至該資料截剪器，且該第一時脈訊號與該第二時脈訊號之間的一相位差為90度。