TW201905717A - 伺服器機櫃系統及其訊號傳輸頻率調整方法 - Google Patents
伺服器機櫃系統及其訊號傳輸頻率調整方法Info
- Publication number
- TW201905717A TW201905717A TW106120646A TW106120646A TW201905717A TW 201905717 A TW201905717 A TW 201905717A TW 106120646 A TW106120646 A TW 106120646A TW 106120646 A TW106120646 A TW 106120646A TW 201905717 A TW201905717 A TW 201905717A
- Authority
- TW
- Taiwan
- Prior art keywords
- server
- frequency
- output pin
- universal input
- test signal
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
本發明提出一種伺服器機櫃系統及其訊號傳輸頻率調整方法,所述方法包含第二伺服器於開機階段經由第二晶片組之第二通用輸入輸出腳位輸出具有第一頻率之測試訊號,第二伺服器於輸出測試訊號後之預設時間內判斷第一伺服器是否經由連接於第二通用輸入輸出腳位之第一通用輸入輸出腳位回應測試訊號;當第二伺服器於預設時間內經由第二通用輸入輸出腳位接收到第一伺服器經由第一通用輸入輸出腳位回應測試訊號時,第二伺服器以第一頻率溝通於第一伺服器;及當第二伺服器於預設時間內未經由第二通用輸入輸出腳位接收到第一伺服器經由第一通用輸入輸出腳位回應測試訊號時,第二伺服器以小於第一頻率之第二頻率溝通於第一伺服器。
Description
本發明是關於一種伺服器機櫃系統,且特別是其訊號傳輸頻率的調整方法。
一般來說,設置在機櫃內的每一台伺服器皆須配置有各自的基板管理控制器(Baseboard Management Controller;BMC)或機櫃管理控制器(Rack Management Controller;RMC),並由上述管理控制器來對伺服器進行控制及維護。然而,在每一台伺服器中額外配置一管理控制器將增加伺服器的生產成本,且只要機櫃中的現有伺服器是藉由管理控制器來控制的話,往後擴充的伺服器也必須要使用具有管理控制器之機型,使可擴充的伺服器機型選擇受限。
再者,伺服器在開機階段執行基本輸入輸出系統(BIOS)程式碼時一般都會在特定階段中藉由埠80輸出一編碼,並顯示在一七段顯示器或者是發光二極體上,當BIOS程式發生問題時,伺服器的管理者可藉由前述編碼來得知BIOS程式大約是掛在何處,進而除錯。然而,藉由埠80輸出編碼之技術大多是透過低接腳數(Low pin count;LPC)介面來實現,而LPC介面上的線路長度必須符合規範,否則將造成前述之編碼輸出功能失效。因此,在安裝伺服器時還需要進一步考量每一台伺服器的擺設位置,相當不便。
有鑑於此,本發明提出一種伺服器機櫃系統及其訊號傳輸頻率調整方法。
在一實施例中,一種伺服器機櫃系統包含背板模組及連接於背板模組之第一伺服器及第二伺服器。第一伺服器包含第一晶片組,第一晶片組包含第一通用輸入輸出腳位;第二伺服器包含第二晶片組,第二晶片組包含第二通用輸入輸出腳位,第二通用輸入輸出腳位經由背板模組連接於第一通用輸入輸出腳位;其中,於第二伺服器之一開機階段中,第二伺服器經由第二通用輸入輸出腳位輸出具有第一頻率之測試訊號;當第二伺服器於一預設時間內經由第二通用輸入輸出腳位接收到第一伺服器經由第一通用輸入輸出腳位回應測試訊號時,第二伺服器以第一頻率溝通於第一伺服器,當第二伺服器於預設時間內未經由第二通用輸入輸出腳位接收到第一伺服器經由第一通用輸入輸出腳位回應測試訊號時,第二伺服器以小於第一頻率之第二頻率溝通於第一伺服器。
在一實施例中,當前述第二伺服器未收到第一伺服器回應測試訊號時,第二伺服器經由第二通用輸入輸出腳位輸出具有第二頻率之另一測試訊號,第二伺服器根據所接收的第一伺服器根據另一測試訊號經由第一通用輸入輸出腳位輸出的確認訊號以第二頻率溝通於第一伺服器。
在一實施例中,當第二伺服器接收到第一伺服器回應測試訊號時,第二伺服器於執行作業系統時以第一頻率溝通於第一伺服器;當第二伺服器未接收到第一伺服器回應測試訊號時,第二伺服器於執行作業系統時以第二頻率溝通於第一伺服器。
在一實施例中,當第二伺服器接收到第一伺服器回應測試訊號時,第二伺服器於開機階段經由第二通用輸入輸出腳位將開機資料以第一頻率發送至第一伺服器;當第二伺服器未接收到第一伺服器回應測試訊號時,第二伺服器於開機階段經由第二通用輸入輸出腳位將開機資料以第二頻率發送至第一伺服器。
在一實施例中,當第一伺服器接收到第二伺服器於另一預設時間內未進入作業系統並經由第二通用輸入輸出腳位以第一頻率或第二頻率發送之一錯誤訊號時,第一伺服器根據錯誤訊號將控制訊號經由第一通用輸入輸出腳位以第一頻率或第二頻率發送至第二伺服器。
在一實施例中,一種伺服器機櫃系統的訊號傳輸頻率調整方法包含第二伺服器於開機階段經由第二晶片組之第二通用輸入輸出腳位輸出具有一第一頻率之測試訊號、第二伺服器於輸出測試訊號後之一預設時間內判斷一第一伺服器是否經由連接於第二通用輸入輸出腳位之一第一通用輸入輸出腳位回應測試訊號、當第二伺服器於預設時間內經由第二通用輸入輸出腳位接收到第一伺服器經由第一通用輸入輸出腳位回應測試訊號時,第二伺服器以第一頻率溝通於第一伺服器以及當第二伺服器於預設時間內未經由第二通用輸入輸出腳位接收到該第一伺服器經由第一通用輸入輸出腳位回應測試訊號時,第二伺服器以小於第一頻率之第二頻率溝通於第一伺服器。
在一實施例中,前述之第二伺服器以第二頻率溝通於第一伺服器之步驟包含:當第二伺服器未接收到第一伺服器回應測試訊號時,第二伺服器經由第二通用輸入輸出腳位輸出具有第二頻率之另一測試訊號以及當第二伺服器接收到第一伺服器根據另一測試訊號經由第一通用輸入輸出腳位輸出之一確認訊號時,第二伺服器以第二頻率溝通於第一伺服器。
在一實施例中,於前述之第二伺服器以第一頻率溝通於第一伺服器之步驟中,第二伺服器係於執行作業系統時以第一頻率溝通於第一伺服器;於前述之第二伺服器以第二頻率溝通於第一伺服器之步驟中,第二伺服器係於執行作業系統時以第二頻率溝通於第一伺服器。
在一實施例中,於前述之第二伺服器以第一頻率溝通於第一伺服器之步驟中,第二伺服器係於開機階段經由第二通用輸入輸出腳位將一開機資料以第一頻率發送至第一伺服器;於第二伺服器以第二頻率溝通於第一伺服器之步驟中,第二伺服器係於開機階段經由第二通用輸入輸出腳位將開機資料以第二頻率發送至第一伺服器。
在一實施例中,前述第二伺服器以第一頻率溝通於第一伺服器之步驟包含:當第一伺服器接收到第二伺服器於另一預設時間內未進入一作業系統並經由第二通用輸入輸出腳位以第一頻率發送之一錯誤訊號時,第一伺服器根據錯誤訊號將控制訊號經由第一通用輸入輸出腳位以第一頻率發送至第二伺服器;前述第二伺服器以第二頻率溝通於第一伺服器之步驟包含:當第一伺服器接收到第二伺服器於前述另一預設時間內未進入作業系統並經由第二通用輸入輸出腳位以第二頻率發送之另一錯誤訊號時,第一伺服器根據錯誤訊號將控制訊號經由第一通用輸入輸出腳位以第二頻率發送至第二伺服器。
綜上所述,根據本發明之伺服器機櫃系統及其訊號傳輸頻率調整方法之一實施例,兩伺服器之間可藉由個別之晶片組的GPIO腳位進行溝通而不需要管理控制器,可節省額外增加管理控制器於伺服器中的生產成本,並且,不論伺服器是否具有控制器,具有控制器之伺服器及不具有控制器之伺服器之間可相互溝通,進而提高伺服器之間的兼容性;再者,兩伺服器之間的溝通頻率可隨著GPIO腳位之間的線路長度進行調整,使兩伺服器之間可正確地傳送並接收資料。
圖1為根據本發明之伺服器機櫃系統之一實施例之示意圖。圖2為圖1之伺服器機櫃系統內部之一實施態樣之示意圖。請合併參照圖1及圖2,伺服器機櫃系統包含機櫃15及設置於機櫃15之背板模組14及複數伺服器11、12、13(為方便描述,以下分別稱為第一伺服器11、第二伺服器12及第三伺服器13)。在此,圖1係以伺服器數量為三為例,然本發明不以此為限,可依據實際需求將伺服器的數量予以增減。在一實施例中,伺服器11、12、13可為刀鋒(blade)伺服器,伺服器11、12、13係為大量資料運算及儲存之單元。
圖3為圖1之伺服器11、12、13之電路結構之一功能方塊圖。請參照圖3,第一伺服器11包含第一晶片組111、第一處理器112及第一BIOS記憶體113。其中,第一晶片組111連接於第一處理器112及第一BIOS記憶體113,第一處理器112連接於第一BIOS記憶體113。第一處理器112可執行第一BIOS記憶體113中之BIOS碼以將第一晶片組111初始化,並執行一開機程序。第二伺服器12包含第二晶片組121、第二處理器122及第二BIOS記憶體123。其中,第二晶片組121連接於第二處理器122及第二BIOS記憶體123,第二處理器122連接於第二BIOS記憶體123。第二處理器122可執行第二BIOS記憶體123中之BIOS碼以將第二晶片組121初始化,並執行一開機程序。第三伺服器13包含第三晶片組131、第三處理器132及第三BIOS記憶體133。其中,第三晶片組131連接於第三處理器132及第三BIOS記憶體133,第三處理器132連接於第三BIOS記憶體133。第三處理器132可執行第三BIOS記憶體133中之BIOS碼以將第三晶片組131初始化,並執行一開機程序。在一實施例中,晶片組111、121、131可為平台路徑控制器(Platform Controller Hub;PCH)晶片組或南北僑晶片組,且晶片組111與處理器112可為分離之構件或可整合在一系統單晶片(System on Chip:SoC)中,晶片組121與處理器122可為分離之構件或可整合在一系統單晶片中,晶片組131與處理器132可為分離之構件或可整合在一系統單晶片中。
進一步,第一伺服器11可作為管理伺服器,第一伺服器11可藉由晶片組111分別溝通於第二伺服器12及第三伺服器13。詳細而言,晶片組111包含複數通用輸入輸出腳位(GPIO)腳位,複數GPIO腳位中之兩閒置GPIO腳位(以下分別稱為第一GPIO腳位111A及第四GPIO腳位111B)分別連接於背板模組14。如圖2及圖3所示,第一GPIO腳位111A經由背板模組14的線路141連接至晶片組121的GPIO腳位121A(以下稱為第二GPIO腳位121A),第四GPIO腳位111B經由背板模組14的另一線路142連接至晶片組131的GPIO腳位131A(以下稱為第三GPIO腳位131A)。藉由第一GPIO腳位111A及第二GPIO腳位121A,第一伺服器11與第二伺服器12之間可相互傳遞資料以進行溝通;同理,藉由第四GPIO腳位111B及第三GPIO腳位131A,第一伺服器11與第三伺服器13之間可相互傳遞資料以進行溝通。
然而,由於兩晶片組(第一晶片組111與第二晶片組121以及第一晶片組111與第三晶片組131)之間的線路141、142會隨著伺服器11、12、13的裝設位置不同而具有不同的線路長度,不同的線路長度會造成不同的訊號衰減量。因此,為符合實際的線路長度,第二伺服器12與第三伺服器13在開機程序中會先確認與第一伺服器11之間可溝通的訊號頻率,爾後即以可溝通的訊號頻率傳遞資料,以確保每一資料都可正確地發送至第一伺服器11,且可正確地接收來自第一伺服器11之資料。以下先以第二伺服器12及第一伺服器11之間之運作為例說明。
圖4及圖5分別為第二伺服器12於開機階段中溝通於第一伺服器11之一實施態樣之示意圖。請先參照圖4,在第二伺服器12的開機階段中,第二伺服器12先以預設之第一頻率溝通於第一伺服器11以測試是否可正確的接收第一伺服器11的回應。其中,第二處理器122根據BIOS碼控制第二GPIO腳位121A為輸出,並經由第二GPIO腳位121A輸出具有第一頻率之第一測試訊號S1;而第一伺服器11的第一處理器112可在第二GPIO腳位121A輸出第一測試訊號S1之前執行作業系統中的軟體控制第一GPIO腳位111A為預設的輸入設定,使第一GPIO腳位111A可在第二GPIO腳位121A輸出第一測試訊號S1後接收到第一測試訊號S1。當第一伺服器11接收且辨識出第一測試訊號S1時,第一處理器112即根據所接收並辨識出的第一測試訊號S1,藉由前述軟體控制GPIO腳位111A由輸入轉為輸出,並經由第一GPIO腳位111A輸出確認訊號S2,以回應第一測試訊號S1;而第二處理器122在第二GPIO腳位121A輸出第一測試訊號S1後藉由BIOS碼控制第二GPIO腳位121A由輸出轉為輸入,以接收第一GPIO腳位111A輸出之確認訊號S2。第二伺服器12在接收到確認訊號S2之後即確認可以第一頻率溝通於第一伺服器11,此時第二處理器122可控制第二GPIO腳位121A為輸出,以在後續的程序中將資料發送至第一伺服器11;而第一處理器112在GPIO腳位111A輸出確認訊號S2後控制第一GPIO腳位111A為輸入,以接收第二伺服器12發送之資料。
然而,當第一GPIO腳位111A與第二GPIO腳位121A之間的線路141較長時,較長之線路141造成的訊號衰減量導致第一處理器112無法辨識出具有第一頻率之第一測試訊號S1,致使第二處理器122在輸出第一測試訊號S1後未接收到第一伺服器11發出的確認訊號S2。於此,第二伺服器12在輸出第一測試訊號S1後之一預設時間內即根據第二GPIO腳位121A是否接收到確認訊號S2來判斷第一伺服器11是否在前述之預設時間內回應第一測試訊號S1,當第一伺服器11在前述之預設時間內未回應第一測試訊號S1時(即,第一伺服器11未經由第一GPIO腳位111A輸出確認訊號S2),第二伺服器12再測試是否可以較低之另一頻率溝通於第一伺服器11。詳細而言,在經過前述之預設時間後,第二處理器122根據BIOS碼控制第二GPIO腳位121A由輸入(在前述之預設時間內,第二GPIO腳位121A的狀態為輸入,以等待第一伺服器11之回應)轉為預設的輸出設定,並如圖5所示經由第二GPIO腳位121A輸出具有第二頻率之第二測試訊號S3,而第二頻率小於第一頻率,第二伺服器12藉由第二測試訊號S3測試是否可以頻率較低之第二頻率溝通於第一伺服器11。在第二GPIO腳位121A輸出第二測試訊號S3後,第二處理器122控制第二GPIO腳位121A為輸入,並再次地等待第一伺服器11之回應。
爾後,如圖5所示,若第二伺服器12接收到第一伺服器11根據第二測試訊號S3發出的確認訊號S6,第二伺服器12即確認可以第二頻率溝通於第一伺服器11;若第二伺服器12在前述之預設時間內未接收到第一伺服器11根據第二測試訊號S3發出的確認訊號S6,表示第二伺服器12嘗試以第二頻率溝通於第一伺服器11之結果為失敗,此時第二伺服器12再次經由第二GPIO腳位121A輸出具有訊號頻率小於第一頻率及第二頻率之一第三測試訊號,第二伺服器12可藉由第三測試訊號測試是否可以更低之另一頻率溝通於第一伺服器11。基此,在前述之程序中,第二伺服器12可重覆地輸出較前次輸出之測試訊號具有較低頻率之另一測試訊號,直至第一伺服器11回應為止。在實作上,第二伺服器12更可包含一計時電路,以計數前述之預設時間。再者,設計者可根據實際狀況調整預設時間,例如預設時間可為10 ns,或可為100 ns之其他時間,且在第二伺服器12發送具有不同頻率的測試訊號之後所等待的預設時間可為相同或不同,本發明不以此為限。
基於上述內容,同理可知,第三伺服器13亦可藉由上述程序來確認與第一伺服器11之間的溝通頻率,而第三伺服器13與第一伺服器11之間的溝通頻率與第二伺服器12溝通於第一伺服器11之頻率並不相關,也就是說,依據第三伺服器13與第一伺服器11之間的線路長度,第三伺服器13與第一伺服器11之間的溝通頻率可相同或不同於第二伺服器12與第一伺服器11之間的溝通頻率。
圖6為第二伺服器12於開機階段遭遇開機錯誤時溝通於第一伺服器11之一實施態樣之示意圖。在一實施例中,請參照圖6,以第二伺服器12為例,當第一伺服器11與第二伺服器12之間的溝通頻率確定時,第二伺服器12在開機階段根據BIOS碼啟動其看門狗(watchdog)機制,第二處理器122檢驗第二伺服器12的開機程序在一預設時間(為進行區別,以下稱為第二預設時間)內是否進入作業系統(OS),例如第二處理器122可檢驗第二伺服器12在其電源啟動後的30秒內是否進入作業系統,當第二伺服器12的開機程序在第二預設時間內未進入作業系統時,表示第二伺服器12開機異常,此時,以第一伺服器11藉由前述之第二頻率溝通於第二伺服器12為例,第二處理器122經由第二GPIO腳位121A輸出具有第二頻率之一錯誤訊號S4,並在第二GPIO腳位121A輸出錯誤訊號S4後根據BIOS碼控制第二GPIO腳位121A為輸入;而第一處理器112在第一GPIO腳位111A接收錯誤訊號S4後根據前述軟體控制第一GPIO腳位111A為輸出,並經由第一GPIO腳位111A將具有第二頻率之一控制訊號S5發送至第二伺服器12,使第二伺服器12可根據控制訊號S5進行相應的動作。在一實施例中,控制訊號S5可為重置訊號、關機訊號或偵錯訊號;當第一伺服器11發送重置訊號時,第二伺服器12根據重置訊號自動重新開機,或經一延遲時間後自動重新開機;當第一伺服器11發送關機訊號時,第二伺服器12根據關機訊號自動關機;當第一伺服器11發送偵錯訊號時,第二伺服器12根據偵錯訊號進行一偵錯程序。
再者,同樣以第二伺服器12為例,當第一伺服器11與第二伺服器12之間的溝通頻率確定時,第二處理器122可藉由第二GPIO腳位121A在開機階段中將多筆資料輸出至第一伺服器11,例如開機檢查碼(checksum)、表示第二伺服器12之識別碼、可延伸韌體介面(Extensible Firmware Interface;EFI)狀態資料及來自連接埠80之錯誤資料(包含開機階段之錯誤類別及錯誤值)等,且第一伺服器11可將前述之資料進行儲存,使伺服器機櫃系統之管理者可據以進行資料管理或進行除錯(debug);以開機資料為例,當第二伺服器12遭遇開機異常時,管理者可藉由第一伺服器11中的記錄得知第二伺服器12是停止在開機階段中的哪一個階段以進行相應之除錯程序。在一實施態樣中,在前述第二伺服器12將多筆資料輸出至第一伺服器11之過程中,第一伺服器11可在接收到來自第二伺服器12之每一筆資料後即切換第一GPIO腳位111A為輸出,並向第二伺服器12回報接收完成;或者,第一伺服器11亦可在接收到來自第二伺服器12之每一筆資料時先判斷該資料是否包含結束碼,當包含結束碼時,第一伺服器11始切換第一GPIO腳位111A為輸出,並向第二伺服器12回報接收完成。
進一步,當第二伺服器12成功地開機而進入作業系統時,第二伺服器12藉由GPIO腳位121A向第一伺服器11發送開機成功訊號,使第一伺服器11據以將GPIO腳位111A由輸入設定為輸出,以藉由GPIO腳位111A控制第二伺服器12進行相應的動作。舉例來說,第一伺服器11可向第二伺服器12發送溫度回報訊號,使第二伺服器12經由第二GPIO腳位121A將其自身的溫度訊號發送至第一伺服器11,第一伺服器11可將溫度訊號儲存於記憶單元中,供管理者調閱監看。
在實作上,BIOS碼之設計者可將具有不同頻率之多個測試訊號例如第一測試訊號S1、第二測試訊號S3及第三測試訊號以數位訊號之形式預先定義在第二BIOS記憶體123及第三BIOS記憶體133的BIOS碼中,舉例來說,設計者可分別定義第一測試訊號S1、第二測試訊號S3及第三測試訊號維持在高邏輯位準及低邏輯位準的時間以及在不同周期時間內的轉態次數等,以分別建立其頻率,使第二伺服器12及第三伺服器13可在開機階段中根據BIOS碼輸出至少一測試訊號。
綜上所述,根據本發明之伺服器機櫃系統及其訊號傳輸頻率調整方法之一實施例,兩伺服器之間可藉由個別之晶片組的GPIO腳位進行溝通而不需要管理控制器,可節省額外增加管理控制器於伺服器中的生產成本,並且,不論伺服器是否具有控制器,具有控制器之伺服器及不具有控制器之伺服器之間可相互溝通,進而提高伺服器之間的兼容性;再者,兩伺服器之間的溝通頻率可隨著GPIO腳位之間的線路長度進行調整,使兩伺服器之間可正確地傳送並接收資料。
雖然本案已以實施例揭露如上然其並非用以限定本案,任何所屬技術領域中具有通常知識者,在不脫離本案之精神和範圍內,當可作些許之更動與潤飾,故本案之保護範圍當視後附之專利申請範圍所界定者為準。
11‧‧‧第一伺服器
111‧‧‧第一晶片組
111A‧‧‧第一GPIO腳位
111B‧‧‧第四GPIO腳位
112‧‧‧第一處理器
113‧‧‧第一BIOS記憶體
12‧‧‧第二伺服器
121‧‧‧第二晶片組
121A‧‧‧第二GPIO腳位
122‧‧‧第二處理器
123‧‧‧第二BIOS記憶體
13‧‧‧第三伺服器
131‧‧‧第三晶片組
131A‧‧‧第三GPIO腳位
132‧‧‧第三處理器
133‧‧‧第三BIOS記憶體
14‧‧‧背板模組
141‧‧‧線路
142‧‧‧線路
15‧‧‧機櫃
S1‧‧‧第一測試訊號
S2‧‧‧確認訊號
S3‧‧‧第二測試訊號
S4‧‧‧錯誤訊號
S5‧‧‧控制訊號
S6‧‧‧確認訊號
[圖1] 為根據本發明之伺服器機櫃系統之一實施例之示意圖。 [圖2] 為圖1之伺服器機櫃系統內部之一實施態樣之示意圖。 [圖3] 為圖1之伺服器之電路結構之一功能方塊圖。 [圖4] 為第二伺服器於開機階段中溝通於第一伺服器之一實施態樣之示意圖。 [圖5] 為第二伺服器於開機階段中溝通於第一伺服器之一實施態樣之另一示意圖。 [圖6] 為第二伺服器於開機階段遭遇開機錯誤時溝通於第一伺服器之一實施態樣之示意圖。
Claims (10)
- 一種伺服器機櫃系統,包含: 一背板模組; 一第一伺服器,連接於該背板模組,該第一伺服器包含一第一晶片組,該第一晶片組包含一第一通用輸入輸出腳位;及 一第二伺服器,連接於該背板模組,該第二伺服器包含一第二晶片組,該第二晶片組包含一第二通用輸入輸出腳位,該第二通用輸入輸出腳位經由該背板模組連接於該第一通用輸入輸出腳位; 其中,於該第二伺服器之一開機階段中,該第二伺服器經由該第二通用輸入輸出腳位輸出具有一第一頻率之一測試訊號,當該第二伺服器於一預設時間內經由該第二通用輸入輸出腳位接收該第一伺服器經由該第一通用輸入輸出腳位回應該測試訊號時,該第二伺服器以該第一頻率溝通於該第一伺服器,當該第二伺服器於該預設時間內未經由該第二通用輸入輸出腳位接收到該第一伺服器經由該第一通用輸入輸出腳位回應該測試訊號時,該第二伺服器以小於該第一頻率之一第二頻率溝通於該第一伺服器。
- 如請求項1所述之伺服器機櫃系統,其中當該第二伺服器未收到該第一伺服器回應該測試訊號時,該第二伺服器經由該第二通用輸入輸出腳位輸出具有該第二頻率之另一測試訊號,該第二伺服器根據所接收的該第一伺服器根據該另一測試訊號經由該第一通用輸入輸出腳位所輸出的一確認訊號並以該第二頻率溝通於該第一伺服器。
- 如請求項1所述之伺服器機櫃系統,其中當該第二伺服器接收到該第一伺服器回應該測試訊號時,該第二伺服器於執行一作業系統時以該第一頻率溝通於該第一伺服器;當該第二伺服器未接收到該第一伺服器回應該測試訊號時,該第二伺服器於執行該作業系統時以該第二頻率溝通於該第一伺服器。
- 如請求項1所述之伺服器機櫃系統,其中當該第二伺服器接收到該第一伺服器回應該測試訊號時,該第二伺服器於該開機階段經由該第二通用輸入輸出腳位將一開機資料以該第一頻率發送至該第一伺服器;當該第二伺服器未接收到該第一伺服器回應該測試訊號時,該第二伺服器於該開機階段經由該第二通用輸入輸出腳位將該開機資料以該第二頻率發送至該第一伺服器。
- 如請求項1所述之伺服器機櫃系統,其中當該第一伺服器接收到該第二伺服器因於另一預設時間內未進入一作業系統並經由該第二通用輸入輸出腳位以該第一頻率或該第二頻率所傳送的一錯誤訊號時,該第一伺服器根據該錯誤訊號將一控制訊號經由該第一通用輸入輸出腳位以該第一頻率或該第二頻率發送至該第二伺服器。
- 一種伺服器機櫃系統的訊號傳輸頻率調整方法,包含: 一第二伺服器於一開機階段經由一第二晶片組之一第二通用輸入輸出腳位輸出具有一第一頻率之一測試訊號; 該第二伺服器於輸出該測試訊號後之一預設時間內判斷一第一伺服器是否經由連接於該第二通用輸入輸出腳位之一第一通用輸入輸出腳位回應該測試訊號; 當該第二伺服器於該預設時間內經由該第二通用輸入輸出腳位接收到該第一伺服器經由該第一通用輸入輸出腳位回應該測試訊號時,該第二伺服器以該第一頻率溝通於該第一伺服器;及 當該第二伺服器於該預設時間內未經由該第二通用輸入輸出腳位接收到該第一伺服器經由該第一通用輸入輸出腳位回應該測試訊號時,該第二伺服器以小於該第一頻率之一第二頻率溝通於該第一伺服器。
- 如請求項6所述之伺服器機櫃系統的訊號傳輸頻率調整方法,其中該第二伺服器以該第二頻率溝通於該第一伺服器之步驟包含: 當該第二伺服器未接收到該第一伺服器回應該測試訊號時,該第二伺服器經由該第二通用輸入輸出腳位輸出具有該第二頻率之另一測試訊號;及 當該第二伺服器接收到該第一伺服器根據該另一測試訊號經由該第一通用輸入輸出腳位輸出之一確認訊號時,該第二伺服器以該第二頻率溝通於該第一伺服器。
- 如請求項6所述之伺服器機櫃系統的訊號傳輸頻率調整方法,其中,於該第二伺服器以該第一頻率溝通於該第一伺服器之步驟中,該第二伺服器係於執行一作業系統時以該第一頻率溝通於該第一伺服器;於該第二伺服器以該第二頻率溝通於該第一伺服器之步驟中,該第二伺服器係於執行該作業系統時以該第二頻率溝通於該第一伺服器。
- 如請求項6所述之伺服器機櫃系統的訊號傳輸頻率調整方法,其中,於該第二伺服器以該第一頻率溝通於該第一伺服器之步驟中,該第二伺服器係於該開機階段經由該第二通用輸入輸出腳位將一開機資料以該第一頻率發送至該第一伺服器;於該第二伺服器以該第二頻率溝通於該第一伺服器之步驟中,該第二伺服器係於該開機階段經由該第二通用輸入輸出腳位將該開機資料以該第二頻率發送至該第一伺服器。
- 如請求項6所述之伺服器機櫃系統的訊號傳輸頻率調整方法,其中該第二伺服器以該第一頻率溝通於該第一伺服器之步驟包含: 當該第一伺服器接收到該第二伺服器於另一預設時間內未進入一作業系統並經由該第二通用輸入輸出腳位以該第一頻率發送之一錯誤訊號時,該第一伺服器根據該錯誤訊號將一控制訊號經由該第一通用輸入輸出腳位以該第一頻率發送至該第二伺服器; 其中,該第二伺服器以該第二頻率溝通於該第一伺服器之步驟包含: 當該第一伺服器接收到該第二伺服器於該另一預設時間內未進入該作業系統並經由該第二通用輸入輸出腳位以該第二頻率發送之另一錯誤訊號時,該第一伺服器根據該錯誤訊號將該控制訊號經由該第一通用輸入輸出腳位以該第二頻率發送至該第二伺服器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106120646A TWI654524B (zh) | 2017-06-20 | 2017-06-20 | 伺服器機櫃系統及其訊號傳輸頻率調整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106120646A TWI654524B (zh) | 2017-06-20 | 2017-06-20 | 伺服器機櫃系統及其訊號傳輸頻率調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201905717A true TW201905717A (zh) | 2019-02-01 |
TWI654524B TWI654524B (zh) | 2019-03-21 |
Family
ID=66213162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106120646A TWI654524B (zh) | 2017-06-20 | 2017-06-20 | 伺服器機櫃系統及其訊號傳輸頻率調整方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI654524B (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201614412A (en) | 2014-10-02 | 2016-04-16 | Wistron Corp | Server system and controlling method thereof |
TWI570540B (zh) | 2015-09-10 | 2017-02-11 | 神雲科技股份有限公司 | 伺服系統及隨機啓動裝置 |
TWI598729B (zh) | 2015-10-16 | 2017-09-11 | 神雲科技股份有限公司 | 伺服器及自動檢修基板管理控制器的方法 |
CN106527633A (zh) | 2016-10-24 | 2017-03-22 | 郑州云海信息技术有限公司 | 一种服务器风扇控制装置、方法及系统 |
-
2017
- 2017-06-20 TW TW106120646A patent/TWI654524B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TWI654524B (zh) | 2019-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107171833B (zh) | 一种通过bmc实现服务器bmc和bios批量升级方法 | |
WO2021212948A1 (zh) | 存储系统启动方法、装置及计算机可读存储介质 | |
US20160147604A1 (en) | Server system | |
CN110554943B (zh) | 一种基于i3c的多节点服务器cmc管理系统及方法 | |
US8954629B2 (en) | Adapter and debugging method using the same | |
US20120137027A1 (en) | System and method for monitoring input/output port status of peripheral devices | |
JP2006201881A (ja) | 情報処理装置およびシステムバス制御方法 | |
TWI598729B (zh) | 伺服器及自動檢修基板管理控制器的方法 | |
RU2614569C2 (ru) | Стойка с функцией автоматического восстановления и способ автоматического восстановления для этой стойки | |
US8117430B2 (en) | Boot test system and method thereof | |
TWI668567B (zh) | 伺服器及自動檢修基板管理控制器的方法 | |
TW201423385A (zh) | 電腦測試系統及方法 | |
US20130173897A1 (en) | Computer system | |
TW202042062A (zh) | 提供系統資料之方法、系統及伺服器 | |
TW201734779A (zh) | 通知開機階段的方法及伺服器系統 | |
US20180145869A1 (en) | Debugging method of switches | |
TWI654524B (zh) | 伺服器機櫃系統及其訊號傳輸頻率調整方法 | |
US11113166B2 (en) | Monitoring system and method with baseboard management controller | |
CN106649002A (zh) | 服务器及自动检修基板管理控制器的方法 | |
TWM598968U (zh) | 頻外的外接控制設備與系統 | |
TWI675293B (zh) | 主機開機檢測方法及其系統 | |
CN108388481B (zh) | Olt设备的智能看门狗电路系统 | |
US20150127996A1 (en) | Information processing apparatus and method for monitoring device | |
TWI715005B (zh) | 用於監控基板管理控制器之常駐程序的方法 | |
TWI724700B (zh) | 頻外的外接控制設備、系統與方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |